CN116314528A - 转移芯片的结构和方法以及芯片接合结构 - Google Patents

转移芯片的结构和方法以及芯片接合结构 Download PDF

Info

Publication number
CN116314528A
CN116314528A CN202111576362.1A CN202111576362A CN116314528A CN 116314528 A CN116314528 A CN 116314528A CN 202111576362 A CN202111576362 A CN 202111576362A CN 116314528 A CN116314528 A CN 116314528A
Authority
CN
China
Prior art keywords
chip
chips
bonding
oxide layer
transferring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111576362.1A
Other languages
English (en)
Inventor
陈永祥
魏云洲
徐可芳
许静宜
何彦仕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN202111576362.1A priority Critical patent/CN116314528A/zh
Publication of CN116314528A publication Critical patent/CN116314528A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种转移芯片的结构和方法以及芯片接合结构，所述转移芯片的结构包括：一氧化层支撑部件，具有复数个重复单元，其中各所述重复单元具有一芯片设置区和一外围区，且一个所述重复单元的所述芯片设置区分离于相邻的另一个所述重复单元的所述外围区；复数个芯片，设置于所述氧化层支撑部件的所述芯片设置区上；一接合部件，设置于所述氧化层支撑部件的所述外围区上；一支撑晶圆，设置于所述氧化层支撑部件下方，且与所述复数个芯片和所述接合部件相隔一空隙；以及，一间隔部件，设置于所述接合部件和所述支撑晶圆之间，且所述间隔部件与所述接合部件接合。

Description

转移芯片的结构和方法以及芯片接合结构
技术领域
本发明涉及巨量转移芯片的技术，特别是涉及转移芯片过程中使用的转移芯片的结构、转移芯片的方法以及转移芯片后的芯片接合结构。
背景技术
随着科技的进步，芯片已经被大量使用于各式电子装置上。通常需要利用巨量转移(mega transfer)方式将大量的芯片放置于电子装置的基板上，以进行后续组装。将芯片放置于电子装置的基板上的方法例如为表面贴装技术(SMT)、晶圆转移(Wafer-to-WaferTransfer)技术、静电转移(Electrostatic Transfer)技术、弹性印模(Elastomer stamp)微转印等技术，其中弹性印模微转印技术是以弹性印模作为拾取头，微调拾取头的速度及施力，破坏元件的弱化结构而达成拾取芯片的动作，可以一次将大量的芯片转移至电子装置的基板上。
元件的弱化结构需要连接于悬空的芯片，通常让芯片悬空是利用蚀刻制程移除芯片下方的材料层，然而，蚀刻制程不容易控制，可能会有蚀刻不足或过度蚀刻等问题发生，造成巨量转移芯片的效率低落，且可转移的芯片数量、尺寸和摆放方式都受到限制。
发明内容
鉴于此，有必要提出一种改良的转移芯片的结构及方法，以提高转移芯片的效率，增加单位面积内转移芯片的数量，并且让芯片的尺寸和摆放方式的容许度都能得到提升。
根据本发明的一实施例，提供一种转移芯片的结构，包括：一氧化层支撑部件，具有复数个重复单元，其中各所述重复单元具有一芯片设置区和一外围区，且一个所述重复单元的所述芯片设置区分离于相邻的另一个所述重复单元的所述外围区；复数个芯片，设置于所述氧化层支撑部件的所述芯片设置区上；一接合部件，设置于所述氧化层支撑部件的所述外围区上；一支撑晶圆，设置于所述氧化层支撑部件下方，且与所述复数个芯片和所述接合部件相隔一空隙；以及，一间隔部件，设置于所述接合部件和所述支撑晶圆之间，且所述间隔部件与所述接合部件接合。
根据本发明的一实施例，提供一种转移芯片的方法，包括：提供一绝缘体上覆半导体基板，所述绝缘体上覆半导体基板包括一半导体基板、一氧化层和一半导体层，其中所述氧化层位于所述半导体基板和所述半导体层之间；在所述氧化层上形成复数个芯片及一接合部件，其中所述接合部件分离于所述复数个芯片，且所述复数个芯片位于所述氧化层的一重复单元的一芯片设置区上，所述接合部件位于所述氧化层的所述重复单元的一外围区上；提供一支撑晶圆，并且在所述支撑晶圆上形成一间隔部件；进行一接合制程，将所述支撑晶圆经由所述间隔部件接合至所述接合部件，其中所述支撑晶圆与所述复数个芯片和所述接合部件相隔一空隙；对所述氧化层进行一蚀刻制程，将所述氧化层的一个所述重复单元的所述芯片设置区与相邻的另一个所述重复单元的所述外围区分离；以及，在所述接合制程之后，移除所述绝缘体上覆半导体基板的所述半导体基板，并露出所述氧化层。
根据本发明的一实施例，提供一种芯片接合结构，包括：一承载基板；复数个芯片，接合于所述承载基板上，各所述芯片具有相对的一第一表面和一第二表面，其中所述第二表面远离所述承载基板；一焊接部件，设置于各所述芯片的所述第一表面与所述承载基板之间；以及，一氧化层，设置于各所述芯片的所述第二表面上，其中所述氧化层的一部分突出于各所述芯片。
与现有技术相比，本发明技术方案的有益效果在于：在巨量转移芯片时，可以让单位面积内的芯片数量增加，从而可提升转移芯片的效率；同时，在转移芯片后的芯片接合结构中，芯片的正面和侧面可以被保护层覆盖，而其背面可以被氧化层覆盖，避免水气和氧气渗透入芯片内，从而可提高使用这些芯片的电子产品的可靠性。
附图说明
图1a和图1b是根据本发明的一些实施例所绘示的具有不同间隔部件和支撑晶圆的转移芯片的结构的剖面示意图。
图2a和图2b是根据本发明的另一些实施例所绘示的具有不同间隔部件和支撑晶圆的转移芯片的结构的剖面示意图。
图3是根据本发明的一些实施例所绘示的转移芯片的结构的俯视图。
图4是根据本发明一实施例所绘示的转移芯片的方法示意图，其中图4(a)、图4(b)、图4(c)、图4(d)、图4(e)、图4(f)为转移芯片的方法各阶段的结构剖面示意图，图4(g)为转移芯片后的芯片接合结构的剖面示意图。
图5是根据本发明另一实施例所绘示的转移芯片的方法示意图，其中图5(a)、图5(b)、图5(c)、图5(d)为转移芯片的方法的一些阶段的结构剖面示意图。
图6是根据本发明又另一实施例所绘示的转移芯片的方法示意图，其中图6(a)、图6(b)、图6(c)、图6(d)、图6(e)、图6(f)为转移芯片的方法各阶段的结构剖面示意图，图6(g)为转移芯片后的芯片接合结构的剖面示意图。
图7是根据本发明再另一实施例所绘示的转移芯片的方法示意图，其中图7(a)、图7(b)、图7(c)、图7(d)为转移芯片的方法的一些阶段的结构剖面示意图。
图8是根据本发明另一些实施例所绘示的转移芯片的方法示意图，其中图8(a)、图8(b)、图8(c)为转移芯片的方法的一些阶段的结构剖面示意图，图8(d)为转移芯片后的芯片接合结构的剖面示意图。
图9是根据本发明的一些实施例所绘示的转移芯片后的芯片接合结构的俯视图。
附图标记说明：
100…转移芯片的结构
101…氧化层支撑部件
101A…芯片设置区
101B…外围区
101U…重复单元
102…半导体基板
103…半导体层
104…氧化层
105…互连结构层
107…芯片
109…接合部件
110…绝缘体上覆半导体基底
111…支撑晶圆
112…空穴
113…间隔部件
114…间隔部件
114a…共晶接合凸块
114b…支座
115…导电垫
116…钝化层
117…接合垫
120…保护层
d1…距离
d2…距离
122…凸块下金属层
124…金属凸块
S1…间距
S2…间距
A…区域
200…芯片接合结构
201…承载基板
202…焊接部件
203…导线
330…转移设备
332…附着部件
334…扭力
410…蚀刻制程
420…接合制程
510…接合制程
520…蚀刻制程
610…蚀刻制程
620…接合制程
710…接合制程
720…蚀刻制程
具体实施方式
为让本发明的技术方案明显易懂，下文特举出实施例，并配合附图，对本发明作进一步说明。本发明提供了数个不同的实施例，可用于实现本发明的不同特征。为简化说明起见，本发明也同时描述了特定构件与布置的范例。提供这些实施例的目的仅在于示意，而非予以任何限制。举例而言，下文中针对「第一特征形成在第二特征上或上方」的叙述，其可以是指「第一特征与第二特征直接接触」，也可以是指「第一特征与第二特征间另存在有其他特征」，致使第一特征与第二特征并不直接接触。此外，本发明中的各种实施例可能使用重复的参考符号和/或文字注记。使用这些重复的参考符号与注记是为了使叙述更简洁和明确，而非用以指示不同的实施例及/或配置之间的关联性。
另外，针对本发明中所提及的空间相关的叙述词汇，例如：「在...之下」，「低」，「下」，「上方」，「之上」，「上」，「顶」，「底」和类似词汇时，为便于叙述，其用法均在于描述附图中一个元件或特征与另一个(或多个)元件或特征的相对关系。除了附图中所显示的摆向外，这些空间相关词汇也用来描述半导体装置在使用中以及操作时的可能摆向。随着半导体装置的摆向的不同(旋转90度或其它方位)，用以描述其摆向的空间相关叙述亦应透过类似的方式予以解释。
虽然本发明使用第一、第二、第三等等用词，以叙述种种元件、部件、区域、层、及/或区块(section)，但应了解此等元件、部件、区域、层、及/或区块不应被此等用词所限制。此等用词仅是用以区分某一元件、部件、区域、层、及/或区块与另一个元件、部件、区域、层、及/或区块，其本身并不意含及代表该元件有任何之前的序数，也不代表某一元件与另一元件的排列顺序、或是制造方法上的顺序。因此，在不背离本发明的具体实施例的范畴下，下列所讨论的第一元件、部件、区域、层、或区块亦可以第二元件、部件、区域、层、或区块之词称之。
本发明中所提及的「约」或「实质上」的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，亦即在没有特定说明「约」或「实质上」的情况下，仍可隐含「约」或「实质上」的含义。
虽然下文通过具体实施例以描述本发明的发明原理，然而本发明的发明原理亦可应用至其他的实施例。此外，为了不致使本发明的精神晦涩难懂，特定的细节会被予以省略，该些被省略的细节属于本技术领域普通技术人员的知识范围。
本发明是关于巨量转移(mega transfer)芯片的结构及方法，其利用绝缘体上覆半导体(semiconductor-on-insulator,SOI)基底中的氧化层作为转移芯片的结构中具有支撑(anchor)的弱化结构(tether structure)，根据本发明的实施例，在形成转移芯片用的具有支撑的弱化结构时，不需蚀刻芯片下方的材料层，因此不会有蚀刻不足或过度蚀刻的问题产生，同时，被转移的芯片尺寸和摆放方式的容许度都能得到提升，藉此可增加单位面积内转移芯片的数量，进而提高转移芯片的效率。此外，根据本发明的实施例，在转移芯片后的芯片接合结构中，于芯片背面具有氧化层，其可以保护芯片，并且对厚度减薄的芯片提供支撑作用，增加芯片接合结构的机械强度。
图1a和图1b是根据本发明的一些实施例所绘示的具有不同间隔部件和支撑晶圆的转移芯片的结构100的剖面示意图。请参阅图1a，其为根据本发明一实施例所绘示的一种转移芯片的结构100的剖面示意图，转移芯片的结构100为巨量转移芯片过程中所使用的中间结构，为了让附图简洁易懂，全部附图中仅绘出一个芯片，实际上被转移的芯片数量可以是数千或数百万以上，被转移的芯片例如可应用于微型发光二极管(micro lightemitting diode,μ-LED)显示装置上，作为μ-LED的驱动芯片，但不限于此。如图1a所示，根据本发明一实施例，转移芯片的结构100包含氧化层支撑部件101，其具有复数个重复单元101U，各重复单元101U具有芯片设置区101A和外围区101B，且一个重复单元101U的芯片设置区101A分离于相邻的另一个重复单元的外围区101B。对于各重复单元101U，芯片设置区101A和外围区101B的交界处会存在如同栓绳(tether)状态的弱化结构。藉由此弱化结构，可使得芯片设置区101A连接至外围区101B。复数个芯片107设置于氧化层支撑部件101的芯片设置区101A上，且接合部件109设置于氧化层支撑部件101的外围区101B上。根据本发明的实施例，氧化层支撑部件101可由绝缘体上覆半导体(silicon-on-insulator，SOI)基底中的埋设氧化层(buried oxide)形成，其材料例如为氧化硅。芯片107和接合部件109都是由绝缘体上覆半导体(SOI)基底中的半导体层103和半导体层103上的互连结构层105形成，因此芯片107和接合部件109大致上具有相同的半导体层103和相同的互连结构层105，并且互相分离。半导体层103包含硅、多晶硅或其他半导体材料，互连结构层105包含多层介电层和多层导电层，且电性连接至半导体层103中的各种元件。根据本发明一实施例，接合部件109中的半导体层103中仅设置虚置元件(dummy device)；而接合部件109中的互连结构层105中仅设置虚置多层导电层(dummy interconnection)。
在一实施例中，各芯片107具有复数个导电垫115，接合部件109也具有接合垫117，并且在各芯片107和接合部件109的表面上可设置钝化层(passivation layer)116，钝化层116具有开口暴露出芯片107的导电垫115和接合部件109的接合垫117。此外，转移芯片的结构100还包含保护层120，其顺应地(conformally)覆盖芯片107的侧面和表面、接合部件109的侧面和表面、以及位于芯片107与接合部件109之间暴露出的氧化层支撑部件101的表面。保护层120具有复数个开口，分别暴露出各芯片107的多个导电垫115以及接合部件109的接合垫117。在一些实施例中，保护层120的材料包含氧化硅、氮化硅、氮氧化硅或者前述的组合，或其他绝缘材料。根据本发明一实施例，在芯片设置区101A的氧化层支撑部件101的厚度会介于2～4μm(简称为第一厚度)，且在芯片设置区101A的氧化层支撑部件101的厚度和其上方芯片107的厚度的总和会小于15μm(简称为第二厚度)，使第一厚度和第二厚度之间的比值会介于0.2～1.0之间。
如图1a所示，根据本发明一实施例，转移芯片的结构100还包含支撑晶圆111，设置于氧化层支撑部件101下方；且支撑晶圆111与芯片107和接合部件109相隔一空隙。此外，转移芯片的结构100还包含间隔部件113，设置于接合部件109和支撑晶圆111之间，且间隔部件113接合至接合部件109的接合垫117。在此实施例中，间隔部件113包含黏胶接合块(gluebond dam)，可利用黏着力进行接合。
根据本发明的实施例，转移芯片的结构100中的氧化层支撑部件101可以在转移芯片的过程中支撑互相分离的芯片107和接合部件109，并且在转移芯片的机器设备附着至氧化层支撑部件101上之后，位于芯片107和接合部件109之间的氧化层支撑部件101的一部分可作为弱化结构，当转移芯片的机器设备施加扭力于氧化层支撑部件101上时，作为弱化结构的氧化层支撑部件101的此部分会断裂，让芯片107从转移芯片的结构100中脱离，后续再将芯片107转移并接合至电子装置的承载基板上。此外，转移芯片的结构100中的间隔部件113可以让芯片107和支撑晶圆111之间保持一空隙，避免芯片107在转移的过程中受到碰撞而损伤，而支撑晶圆111则是在转移芯片的过程中，对厚度减薄的芯片107提供更多的支撑力，强化转移芯片的结构100的整体机械强度。
参阅图1b，其为根据本发明另一实施例所绘示的转移芯片的结构100的剖面示意图。图1b与图1a之间的差异在于：图1b中转移芯片的结构100的支撑晶圆111具有一空穴(cavity)112对应于芯片107的位置，且芯片107与支撑晶圆111的空穴112的底面之间的距离d1大于接合部件109与支撑晶圆111的表面之间的距离d2。此外，图1b中转移芯片的结构100的间隔部件114包含共晶接合凸块(eutectic bondbump)114a及支座(stand-off)114b，其中支座114b可由支撑晶圆111的一部分蚀刻形成，亦即支座114b和支撑晶圆111可以是一体成型的，此实施例可利用共晶接合凸块114a与接合部件109的接合垫117产生共晶接合的方式进行接合。此外，图1b中转移芯片的结构100的其他部件或结构可参考前述图1a的说明，在此不再赘述。
图2a和图2b是根据本发明的另一些实施例所绘示的具有不同间隔部件和支撑晶圆的转移芯片的结构100的剖面示意图，其中图2a所示转移芯片的结构100的间隔部件113和支撑晶圆111可参考前述图1a的说明，图2b所示转移芯片的结构100的间隔部件114和具有空穴112的支撑晶圆111可参考前述图1b的说明，在此不再赘述。图2a、图2b与图1a、图1b的差异在于：图2a和图2b的转移芯片的结构100中，各芯片107的各导电垫115上还设置有凸块下金属层(under bump metallurgy,UBM)122和金属凸块124，其中凸块下金属层122顺应地形成在钝化层116的开口所暴露出的导电垫115的表面上、钝化层116的开口的侧壁上及钝化层116的部分表面上，金属凸块124则设置在凸块下金属层122上，金属凸块124填充钝化层116的开口，并且延伸至钝化层116的部分表面上。此外，在图2a和图2b的实施例中，保护层120还进一步覆盖凸块下金属层122和金属凸块124的侧壁，并且还可延伸至金属凸块124的一部分表面上，保护层120的开口暴露出各金属凸块124的另一部分表面。
图3是根据本发明的一些实施例所绘示的转移芯片的结构的俯视图，其中的区域A可对应至图1a和图1b，以及图2a和图2b的结构。为了让附图简洁易懂，图3仅绘出氧化层支撑部件101、间隔部件113/114及支撑晶圆111。如图3所示，在一些实施例中，氧化层支撑部件101的芯片设置区101A和外围区101B的交界处的宽度(例如在Y方向上)变窄，使得氧化层支撑部件101可以作为转移芯片的弱化结构，当转移芯片的机器设备施加扭力于氧化层支撑部件101上时，此宽度变窄的部分会断裂，使得芯片脱离转移芯片的结构100。在一些实施例中，间隔部件113/114可以是对应外围区101B设置的长条形结构。在另一些实施例中，两个相邻的间隔部件113/114也可以构成环形结构的一部分。此外，氧化层支撑部件101的芯片设置区101A可以对应至各芯片的摆放位置。
根据本发明的实施例，由于转移芯片用的具有支撑(anchor)的弱化结构(tetherstructure)由氧化层支撑部件101提供，并且支撑晶圆111、间隔部件113/114和接合部件109可以让芯片107悬空，因此不需要对芯片107下方的材料层进行蚀刻就可以转移芯片，如此可以让芯片的尺寸、芯片的布局密度、各芯片之间的距离(例如图3中所示的芯片设置区101A之间的间距S1)以及一重复单元的芯片设置区101A和相邻的另一重复单元的外围区101B之间的距离(例如图3中所示的间距S2)不会受到蚀刻制程的限制，上述间距S1和间距S2可以缩小，芯片的布局密度得以提高，使得单位面积内转移芯片的数量增加，进而提升转移芯片的效率。
图4是根据本发明一实施例所绘示的转移芯片的方法示意图，其中图4(a)、图4(b)、图4(c)、图4(d)、图4(e)、图4(f)为转移芯片的方法的各阶段结构剖面示意图，图4(g)为转移芯片后的芯片接合结构的剖面示意图。在一实施例中，如图4(a)所示，首先提供绝缘体上覆半导体(SOI)基底110，该绝缘体上覆半导体(SOI)基底110包含半导体基板102、氧化层104和半导体层103，其中氧化层104位于半导体基板102和半导体层103之间。在半导体层103中形成多个电子元件，例如晶体管、电阻器、电容器等元件，并且在半导体层103上形成互连结构层105，各芯片107的多个导电垫115和接合部件109的接合垫117可以由互连结构层105的最顶端的导电层形成，钝化层116形成在互连结构层105上，并且具有多个开口分别暴露出多个导电垫115和接合垫117。接着，对互连结构层105和半导体层103进行图案化制程，在氧化层104上形成多个芯片107及接合部件109，其中接合部件109分离于芯片107，可参考前述图1a的说明，各芯片107位于氧化层104的重复单元的芯片设置区101A上，接合部件109位于氧化层104的重复单元的外围区101B上。然后，沉积保护层120顺应地覆盖芯片107的侧面和表面、接合部件109的侧面和表面、以及位于芯片107与接合部件109之间暴露出的氧化层104的表面，并且可利用蚀刻方式在保护层120形成复数个开口，分别暴露出各芯片107的多个导电垫115及接合部件109的接合垫117。
接着，如图4(b)所示，对保护层120和氧化层104进行蚀刻制程410，使得一个重复单元的芯片设置区101A的保护层120和氧化层104与相邻的另一个重复单元的外围区101B的保护层120和氧化层104分离，形成氧化层支撑部件101。
然后，如图4(c)所示，提供支撑晶圆111，并且在支撑晶圆111上形成间隔部件113，进行接合制程420，将支撑晶圆111经由间隔部件113接合至接合部件109的接合垫117，其中支撑晶圆111与芯片107和接合部件109皆相隔一空隙。在此实施例中，接合制程420可通过间隔部件113的黏胶进行接合。
之后，如图4(d)所示，将图4(c)的结构上下翻转，并且将SOI基底110的半导体基板102完全移除，露出氧化层支撑部件101，形成如图1a的转移芯片的结构100。
接着，如图4(e)所示，提供转移芯片的机器设备(之后可简称为转移设备)330，其经由附着部件332暂时固定于氧化层支撑部件101的芯片设置区101A上。在一些实施例中，附着部件332包含黏胶、紫外光可硬化胶带(UV-tape)、凡德瓦力(Van derWaals force)吸附治具或机械夹具，使得转移设备330粘附或吸附在氧化层支撑部件101上，或者转移设备330可直接使用机械夹具夹住芯片107和其上方的氧化层支撑部件101。
然后，如图4(e)和图4(f)所示，利用转移设备330施加扭力334，将氧化层支撑部件101的同一个重复单元的芯片设置区101A与外围区101B交界处的弱化结构断裂，而使得同一个重复单元的芯片设置区101A与外围区101B互相分离，进而使得芯片107脱离于转移芯片的结构100，留下氧化层支撑部件101的一部分(例如芯片设置区101A)和芯片107附着于转移设备330。
之后，如图4(f)和图4(g)所示，利用转移设备330将多个芯片107和其背面上的氧化层支撑部件101留下的部分(例如芯片设置区101A)转移至承载基板201上，在多个芯片107转移至承载基板201上之后，将转移设备330和附着部件332脱离于氧化层支撑部件101留下的部分，完成如图4(g)所示的芯片接合结构200。在一些实施例中，承载基板201包含玻璃基板、可挠性塑胶基板、印刷电路板或其他可应用的电子产品的装置基板。此外，多个芯片107可通过焊接部件202接合至承载基板201上，焊接部件202设置于各芯片107面对承载基板201的第一表面与承载基板201之间，在一些实施例中，焊接部件202包含复数个焊球或复数个焊接凸块，并且焊接部件202接合至各芯片107的导电垫115。如图4(g)所示，根据本发明的一些实施例，转移芯片后的芯片接合结构200包含氧化层支撑部件101的一部分(例如芯片设置区101A，也可称为氧化层)设置于各芯片107远离承载基板201的第二表面上，并且在俯视方向上，氧化层的一部分突出于各芯片107，使得氧化层的俯视面积会大于各芯片107的俯视面积。此外，芯片接合结构200还包含保护层120覆盖各芯片107的侧面和第一表面，以及覆盖氧化层突出于各芯片107的部分的表面。根据本发明的实施例，转移芯片后的芯片接合结构200所包含的氧化层可以保护各芯片107的第二表面(或称为背面)，并且转移芯片后的芯片接合结构200所包含的保护层120可以保护各芯片107的侧面和第一表面(或称为正面)，因此，本发明实施例的芯片接合结构200可以避免外界的水气和氧气渗透到芯片107内，进而提高电子产品的可靠性。
图5是根据本发明另一实施例所绘示的转移芯片的方法示意图，其中图5(a)、图5(b)、图5(c)、图5(d)为转移芯片的方法的一些阶段的结构剖面示意图。参阅图5(a)，其提供SOI基底110，并且在氧化层104上形成互相分离的芯片107和接合部件109，细节可参考前述图4(a)的说明，在此不再赘述。接着，如图5(b)所示，提供支撑晶圆111，并且在支撑晶圆上形成间隔部件113，进行接合制程510，将支撑晶圆111经由间隔部件113接合至接合部件109的接合垫117，其中支撑晶圆111与芯片107和接合部件109皆相隔一空隙。在此实施例中，接合制程420可通过间隔部件113的黏胶进行接合。
然后，如图5(c)所示，将图5(b)的结构上下翻转，并且将SOI基底110的半导体基板102完全移除，露出氧化层104。接着，如图5(d)所示，对露出的氧化层104和其下方的保护层120进行蚀刻制程520，使得一个重复单元的芯片设置区101A的保护层120和氧化层104与相邻的另一个重复单元的外围区101B的保护层120和氧化层104分离，形成氧化层支撑部件101，并且完成图1a的转移芯片的结构100。之后，进行如图4e(b)、图4(f)和图4(g)所示的制程步骤，利用转移设备330让大量的芯片107从转移芯片的结构100中脱离，并将芯片转移至承载基板201上，完成芯片接合结构200的制作。
图5与图4的差异为在图5的实施例的转移芯片的方法中，氧化层104的蚀刻制程520是在支撑晶圆111的接合制程510之后以及移除半导体基板102之后进行，而在图4的实施例的转移芯片的方法中，氧化层104的蚀刻制程410是在支撑晶圆111的接合制程420之前进行。
图6是根据本发明又另一实施例所绘示的转移芯片的方法示意图，其中图6(a)、图6(b)、图6(c)、图6(d)、图6(e)、图6(f)为转移芯片的方法各阶段的结构剖面示意图，图6(g)为转移芯片后的芯片接合结构的剖面示意图。参阅图6(a)，其提供SOI基底110，并且在氧化层104上形成互相分离的芯片107和接合部件109，细节可参考前述图4(a)的说明，在此不再赘述。接着，参阅图6(b)，对氧化层104和保护层120进行蚀刻制程610，形成氧化层支撑部件101，细节可参考前述图4(b)的说明，在此不再赘述。
然后，如图6(c)所示，提供支撑晶圆111，对支撑晶圆111进行蚀刻制程形成空穴112和间隔部件114的支座，并且在支座上形成间隔部件114的共晶接合凸块，将支撑晶圆111和间隔部件114经由接合制程620接合至接合部件109的接合垫117，其中芯片107的位置对应于支撑晶圆111的空穴112，以提供更大的空间容纳芯片107。在此实施例中，接合制程620可通过间隔部件114的共晶接合凸块进行共晶接合。
接着，如图6(d)所示，将图6(c)的结构上下翻转，并且将SOI基底110的半导体基板102完全移除，露出氧化层支撑部件101，形成如图1b的转移芯片的结构100。
之后，如图6(e)、图6(f)和图6(g)所示，利用转移设备330让大量的芯片107从转移芯片的结构100中脱离，并将芯片转移至承载基板201上，完成图6(g)所示的芯片接合结构200。图6(e)、图6(f)和图6(g)的细节可参阅前述图4(e)、图4(f)和图4(g)的说明，在此不再赘述。
图6与图5的差异为在图6的实施例的转移芯片的方法中，在支撑晶圆111形成空穴112和间隔部件114的支座，并经由间隔部件114的共晶接合凸块进行接合。
图7是根据本发明再另一实施例所绘示的转移芯片的方法，其中图7(a)、图7(b)、图7(c)、图7(d)为转移芯片的方法的一些阶段的结构剖面示意图。参阅图7(a)，提供SOI基底110，并且在氧化层104上形成互相分离的芯片107和接合部件109，细节可参考前述图4(a)的说明，在此不再赘述。接着，如图7(b)所示，提供支撑晶圆111，对支撑晶圆111进行蚀刻制程形成空穴112和间隔部件114的支座，并且在支座上形成间隔部件114的共晶接合凸块，将支撑晶圆111和间隔部件114经由接合制程710接合至接合部件109的接合垫117，其中芯片107的位置对应于支撑晶圆111的空穴112，以提供更大的空间容纳芯片107。在此实施例中，接合制程710可透过间隔部件114的共晶接合凸块进行共晶接合。
然后，如图7(c)所示，将图7(b)的结构上下翻转，并且将SOI基底110的半导体基板102完全移除，露出氧化层104。接着，如图7(d)所示，对露出的氧化层104和其下方的保护层120进行蚀刻制程720，使得一个重复单元的芯片设置区101A的保护层120和氧化层104与相邻的另一个重复单元的外围区101B的保护层120和氧化层104分离，形成氧化层支撑部件101，并且完成图1b的转移芯片的结构100。之后，进行如图6(e)、图6(f)和图6(g)所示的制程步骤，利用转移设备330让大量的芯片107从转移芯片的结构100中脱离，并将芯片转移至承载基板201上，完成芯片接合结构200的制作。
图7与图6的差异为在图7的实施例的转移芯片的方法中，氧化层104的蚀刻制程720是在支撑晶圆111的接合制程710之后以及移除半导体基板102之后进行，而在图6的实施例的转移芯片的方法中，氧化层104的蚀刻制程610是在支撑晶圆111的接合制程620之前进行。
图8是根据本发明另一些实施例所绘示的转移芯片的方法示意图，其中图8(a)、图8(b)、图8(c)为转移芯片的方法的一些阶段的结构剖面示意图，图8(d)为转移芯片后的芯片接合结构的剖面示意图。参阅图8(a)，根据一些实施例，提供SOI基底110，并且在氧化层104上形成互相分离的芯片107和接合部件109，细节可参考前述图4(a)的说明，在此不再赘述。图8(a)的实施例可用来取代前述图4(a)、图5(a)、图6(a)、图7(a)的实施例的结构，完成图2a、图2b的转移芯片的结构100，并且差异在于图8(a)的实施例的各芯片107的各导电垫115上还设置有凸块下金属层(UBM)122和金属凸块124。接着，进行如前述图4(b)、图4(c)和图4(d)的制程步骤，或者如前述图5(b)、图5(c)和图5(d)的制程步骤，或者如前述图6(b)、图6(c)和图6(d)的制程步骤，或者如前述图7(b)、图7(c)和图7(d)的制程步骤，完成图2a和图2b的转移芯片的结构100。
之后，如图8(a)、图8(b)、图8(c)和图8(d)所示，在一些实施例中，利用转移设备330将大量的芯片107从图2a的转移芯片的结构100中脱离，并将芯片转移至承载基板201上，完成如图8(d)所示的芯片接合结构200，其中多个焊接部件202设置于各芯片107的多个金属凸块124与承载基板201之间。类似地，图2b的转移芯片的结构100中的大量芯片107也可以采用如图8(b)、图8(c)和图8(d)所示的制程步骤，完成如图8(d)所示的芯片接合结构200。
图9是根据本发明的一些实施例所绘示的转移芯片后的芯片接合结构200的俯视图。为了附图简洁易懂，图9中仅绘出芯片接合结构200的氧化层，例如是氧化层支撑部件101的芯片设置区101A，以及承载基板201和承载基板上的多条导线203，其中氧化层支撑部件101的芯片设置区101A的位置为大量芯片转移后的位置，并且这些芯片各自电性连接至承载基板201上的导线203，在一些实施例中，这些导线203例如是信号线，可以将各芯片的信号传递至电子产品的其他元件，或者将外围电路的信号传递至各芯片。
根据本发明的实施例，在巨量转移芯片时，可以让单位面积内的芯片数量增加，进而可提升转移芯片的效率。同时，在转移芯片后的芯片接合结构中，芯片的正面和侧面可以被保护层覆盖，而其背面可以被氧化层覆盖，避免水气和氧气渗透入芯片内，进而可提高使用这些芯片的电子产品的可靠性。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。

Claims (25)

1.一种转移芯片的结构，其特征在于，包括：
一氧化层支撑部件，具有复数个重复单元，其中各所述重复单元具有一芯片设置区和一外围区，且一个所述重复单元的所述芯片设置区分离于相邻的另一个所述重复单元的所述外围区；
复数个芯片，设置于所述氧化层支撑部件的所述芯片设置区上；
一接合部件，设置于所述氧化层支撑部件的所述外围区上；
一支撑晶圆，设置于所述氧化层支撑部件下方，且与所述复数个芯片和所述接合部件相隔一空隙；以及，
一间隔部件，设置于所述接合部件和所述支撑晶圆之间，且所述间隔部件与所述接合部件接合。
2.如权利要求1所述的转移芯片的结构，其特征在于，所述接合部件分离于所述复数个芯片，且所述接合部件和所述复数个芯片具有相同的半导体层和相同的互连结构层。
3.如权利要求1所述的转移芯片的结构，其特征在于，所述间隔部件包括一黏胶接合块或一共晶接合凸块。
4.如权利要求3所述的转移芯片的结构，其特征在于，所述接合部件包括一接合垫，且所述黏胶接合块或所述共晶接合凸块接合至所述接合垫。
5.如权利要求1所述的转移芯片的结构，其特征在于，各所述芯片包括复数个导电垫；或者，各所述芯片包括复数个导电垫，以及设置于各所述导电垫上的一凸块下金属层和一金属凸块。
6.如权利要求1所述的转移芯片的结构，其特征在于，所述支撑晶圆包括对应于所述复数个芯片的一空穴，且所述复数个芯片与所述支撑晶圆的所述空穴的底面之间的距离大于所述接合部件与所述支撑晶圆的表面之间的距离。
7.如权利要求1所述的转移芯片的结构，其特征在于，所述氧化层支撑部件的各所述重复单元的所述外围区在转移所述复数个芯片时分离于所述芯片设置区。
8.如权利要求1所述的转移芯片的结构，其特征在于，还包括：
一保护层，覆盖所述复数个芯片、所述接合部件以及所述复数个芯片与所述接合部件之间暴露出的所述氧化层支撑部件的表面，且所述保护层具有复数个开口，暴露出所述复数个芯片的复数个导电垫或复数个金属凸块，以及所述接合部件的一接合垫。
9.一种转移芯片的方法，其特征在于，包括：
提供一绝缘体上覆半导体基板，所述绝缘体上覆半导体基板包括一半导体基板、一氧化层和一半导体层，其中所述氧化层位于所述半导体基板和所述半导体层之间；
在所述氧化层上形成复数个芯片及一接合部件，其中所述接合部件分离于所述复数个芯片，且所述复数个芯片位于所述氧化层的一重复单元的一芯片设置区上，所述接合部件位于所述氧化层的所述重复单元的一外围区上；
提供一支撑晶圆，并且在所述支撑晶圆上形成一间隔部件；
进行一接合制程，将所述支撑晶圆经由所述间隔部件接合至所述接合部件，其中所述支撑晶圆与所述复数个芯片和所述接合部件相隔一空隙；
对所述氧化层进行一蚀刻制程，将所述氧化层的一个所述重复单元的所述芯片设置区与相邻的另一个所述重复单元的所述外围区分离；以及，
在所述接合制程之后，移除所述绝缘体上覆半导体基板的所述半导体基板，并露出所述氧化层。
10.如权利要求9所述的转移芯片的方法，其特征在于，所述氧化层的所述蚀刻制程在所述支撑晶圆的所述接合制程之前进行。
11.如权利要求9所述的转移芯片的方法，其特征在于，所述氧化层的所述蚀刻制程在所述支撑晶圆的所述接合制程之后以及移除所述半导体基板之后进行。
12.如权利要求9所述的转移芯片的方法，其特征在于，还包括：
提供一转移设备，经由一附着部件暂时固定于所述氧化层的所述芯片设置区上；
利用所述转移设备将所述氧化层的所述重复单元的所述芯片设置区与所述外围区断裂分离，留下所述氧化层的一部分和所述复数个芯片附着于所述转移设备；
使用所述转移设备将所述氧化层的所述部分和所述复数个芯片转移至一承载基板上；以及，
在所述复数个芯片转移至所述承载基板上之后，将所述转移设备和所述附着部件脱离于所述氧化层的所述部分。
13.如权利要求12所述的转移芯片的方法，其特征在于，所述附着部件包括黏胶、紫外光可硬化胶带、凡德瓦力吸附治具或机械夹具。
14.如权利要求9所述的转移芯片的方法，其特征在于，所述间隔部件包括一黏胶接合块或一共晶接合凸块。
15.如权利要求14所述的转移芯片的方法，其特征在于，所述接合部件包括一接合垫，且所述黏胶接合块或所述共晶接合凸块接合至所述接合垫。
16.如权利要求9所述的转移芯片的方法，其特征在于，形成所述复数个芯片和所述接合部件包括：在所述绝缘体上覆半导体基板的所述半导体层上形成一互连结构层，以及将所述半导体层和所述互连结构层图案化，以形成互相分离的所述复数个芯片和所述接合部件。
17.如权利要求9所述的转移芯片的方法，其特征在于，还包括：
在所述接合制程之前，在所述支撑晶圆形成一空穴，并且在所述接合制程之后，所述支撑晶圆的所述空穴对应于所述复数个芯片。
18.如权利要求9所述的转移芯片的方法，其特征在于，各所述芯片包括复数个导电垫；或者，各所述复数个芯片包括复数个导电垫以及形成于各所述导电垫上的一凸块下金属层和一金属凸块。
19.如权利要求18所述的转移芯片的方法，其特征在于，还包括：
形成一保护层覆盖所述复数个芯片、所述接合部件以及所述复数个芯片与所述接合部件之间暴露出的所述氧化层的表面；且所述保护层具有复数个开口，暴露出所述复数个芯片的所述复数个导电垫或复数个所述金属凸块，以及所述接合部件的一接合垫。
20.如权利要求19所述的转移芯片的方法，其特征在于，对所述氧化层进行所述蚀刻制程的同时蚀刻所述保护层。
21.一种芯片接合结构，其特征在于，包括：
一承载基板；
复数个芯片，接合于所述承载基板上，各所述芯片具有相对的一第一表面和一第二表面，其中所述第二表面远离所述承载基板；
一焊接部件，设置于各所述芯片的所述第一表面与所述承载基板之间；以及，
一氧化层，设置于各所述芯片的所述第二表面上，其中所述氧化层的一部分突出于各所述芯片。
22.如权利要求21所述的芯片接合结构，其特征在于，各所述芯片包括复数个导电垫，且所述芯片接合结构还包括一保护层，所述保护层覆盖各所述芯片的侧面和所述第一表面以及所述氧化层的所述部分的表面，且所述保护层具有复数个开口，暴露出各所述芯片的所述复数个导电垫。
23.如权利要求21所述的芯片接合结构，其特征在于，各所述芯片包括复数个导电垫，以及一凸块下金属层和一金属凸块设置于各所述导电垫上；且所述芯片接合结构还包括一保护层，所述保护层覆盖各所述芯片的侧面和所述第一表面、所述氧化层的所述部分的表面以及所述金属凸块的侧面，且所述保护层具有复数个开口，暴露出各所述芯片的所述金属凸块的表面。
24.如权利要求21所述的芯片接合结构，其特征在于，还包括：
复数条导线，设置在所述承载基板上，且所述复数个芯片电性连接至所述复数条导线，其中所述承载基板包括玻璃基板、可挠性塑胶基板或印刷电路板。
25.如权利要求21所述的芯片接合结构，其特征在于，所述焊接部件包括复数个焊球或复数个焊接凸块。
CN202111576362.1A 2021-12-21 2021-12-21 转移芯片的结构和方法以及芯片接合结构 Pending CN116314528A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111576362.1A CN116314528A (zh) 2021-12-21 2021-12-21 转移芯片的结构和方法以及芯片接合结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111576362.1A CN116314528A (zh) 2021-12-21 2021-12-21 转移芯片的结构和方法以及芯片接合结构

Publications (1)

Publication Number Publication Date
CN116314528A true CN116314528A (zh) 2023-06-23

Family

ID=86820874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111576362.1A Pending CN116314528A (zh) 2021-12-21 2021-12-21 转移芯片的结构和方法以及芯片接合结构

Country Status (1)

Country Link
CN (1) CN116314528A (zh)

Similar Documents

Publication Publication Date Title
US6897090B2 (en) Method of making a compliant integrated circuit package
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
CN109478516B (zh) 将电子组件连接至基板
US6855572B2 (en) Castellation wafer level packaging of integrated circuit chips
US6743661B1 (en) Method of fabricating an integrated circuit package utilizing an interposer surrounded by a flexible dielectric material with conductive posts
JP3565334B2 (ja) 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法
US7615405B2 (en) Method for precision assembly of integrated circuit chip packages
US20070228549A1 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
JPH08213427A (ja) 半導体チップおよびマルチチップ半導体モジュール
KR102322539B1 (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
JP2008532307A5 (zh)
US7626265B2 (en) Semiconductor package having flexible lead connection plate for electrically connecting base and chip
KR100699892B1 (ko) 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판
US9334158B2 (en) Chip package and method for forming the same
US20090020874A1 (en) Semiconductor device and method for manufacturing semiconductor device
US5889333A (en) Semiconductor device and method for manufacturing such
US20040121576A1 (en) Process for bonding solder bumps to a substrate
CN116314528A (zh) 转移芯片的结构和方法以及芯片接合结构
TWI805135B (zh) 轉移晶片的結構和方法以及晶片接合結構
US20060284301A1 (en) CSP semiconductor chip and BGA assembly with enhanced physical protection, protective members and assemblies used with same, and methods of enhancing physical protection of chips and assemblies
TW201025523A (en) Chip package structure and packaging method
US20230307268A1 (en) Structures and methods of transferring dies and die bonded structures
KR100752665B1 (ko) 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
US7125746B2 (en) Flip-chip sub-assembly, methods of making same and device including same
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination