KR20210129159A - 마이크로 디바이스 카트리지 구조 - Google Patents

마이크로 디바이스 카트리지 구조 Download PDF

Info

Publication number
KR20210129159A
KR20210129159A KR1020217030214A KR20217030214A KR20210129159A KR 20210129159 A KR20210129159 A KR 20210129159A KR 1020217030214 A KR1020217030214 A KR 1020217030214A KR 20217030214 A KR20217030214 A KR 20217030214A KR 20210129159 A KR20210129159 A KR 20210129159A
Authority
KR
South Korea
Prior art keywords
micro
substrate
micro devices
micro device
layer
Prior art date
Application number
KR1020217030214A
Other languages
English (en)
Inventor
골람레자 차지
에사놀라 파티
프라나브 가비르네니
바하레 사데기마키
위살 마흐디 얄라야시
Original Assignee
뷰리얼 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 뷰리얼 인크. filed Critical 뷰리얼 인크.
Publication of KR20210129159A publication Critical patent/KR20210129159A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

개시되는 것은 마이크로 디바이스를 시스템 기판에 통합시키는 구조 및 방법이다.

Description

마이크로 디바이스 카트리지 구조
관련 출원의 교차 참조
본 출원은, 2019년 11월 5일자로 출원된 미국 임시 출원 제62/931,023호, 2019년 8월 30일자로 출원된 미국 임시 출원 제62/894,409호, 및 2019년 2월 22일자로 출원된 미국 임시 출원 제62/809,161호의 우선권과 이들 출원의 이익을 주장한다. 이들 출원 각각은 그 전체 내용이 본원에 인용되어 포함된다.
기술분야
본 개시내용은 마이크로 디바이스들을 시스템 기판에 통합시키는 것에 관한 것이다.
본 발명은 마이크로 디바이스들을 백플레인 상에 통합시키는 방법에 관한 것이고, 이 방법은, 하나 이상의 마이크로 디바이스들을 포함하는 마이크로 디바이스 기판을 제공하는 것, 마이크로 디바이스들 상의 패드들과 백플레인 상의 대응하는 패드들을 연결함으로써 기판으로부터의 마이크로 디바이스들의 선택 세트를 백플레인에 접착시키는 것, 및 마이크로 디바이스 기판을 분리시킴으로써 마이크로 디바이스들의 접착된 선택 세트를 백플레인 상에 남겨 두는 것을 포함한다.
본 발명의 다른 실시예는 마이크로 디바이스들을 백플레인 상에 통합시키는 방법에 관한 것이고, 이 방법은, 하나 이상의 마이크로 디바이스들을 포함하는 마이크로 디바이스 기판을 제공하는 것, 마이크로 디바이스들 상의 패드들과 백플레인 상의 대응하는 패드들을 연결함으로써 기판으로부터의 마이크로 디바이스들의 선택 세트를 백플레인에 접착시키는 것, 및 마이크로 디바이스 기판을 분리시킴으로써 마이크로 디바이스들의 접착된 선택 세트를 백플레인 상에 남겨 두는 것을 포함한다.
본 발명의 다른 실시예는 마이크로 디바이스들을 시스템 기판에 통합시키는 방법에 관한 것이고, 이 방법은, 시스템 기판의 표면 상에 제1 마이크로 디바이스를 통합시키는 것, 하나 이상의 제2 마이크로 디바이스를 포함하는 카트리지 기판을 제공하는 것, 및 시스템 기판의 표면 상에 적어도 하나의 제2 마이크로 디바이스를 통합시키는 것을 포함하고, 여기서 제1 마이크로 디바이스와 제2 마이크로 디바이스의 크기를 다르게 함으로써 제1 마이크로 디바이스와 제2 마이크로 디바이스 사이의 간섭 영역이 제거된다.
본 개시내용의 앞선 그리고 다른 장점은 다음의 상세한 설명을 숙독하고 도면을 참조할 때 명백하게 될 것이다.
도 1a는 본 발명의 일 실시예에 따른, 마이크로 디바이스 기판 상의 마이크로 디바이스 어레이의 단면도를 보여준다.
도 1b는 본 발명의 일 실시예에 따른, 완충 층을 갖는 마이크로 디바이스 어레이의 단면도를 보여준다.
도 1c는 본 발명의 일 실시예에 따른, 마이크로 디바이스 어레이의 단면도를 보여준다.
도 1d는 본 발명의 일 실시예에 따른, 중간 기판에 접착된 마이크로 디바이스 어레이의 단면도를 보여준다.
도 1e는 본 발명의 일 실시예에 따른, 패드들을 갖는 마이크로 디바이스 어레이의 단면도를 보여준다.
도 2는 본 발명의 일 실시예에 따른, 백플레인 및 중간 기판에 접착된 마이크로 디바이스 어레이의 단면도를 보여준다.
도 3a는 본 발명의 일 실시예에 따른, 마이크로 디바이스들의 위치를 추출하기 위한 프로세스 단계들을 보여준다.
도 3b는 본 발명의 일 실시예에 따른, 마이크로 디바이스들의 위치에 근거하는 전극의 위치/형상의 수정을 보여준다.
도 3c는 본 발명의 일 실시예에 따른, 전극들에 확장부를 제공하는 것을 보여준다.
도 4a는 본 발명의 다른 실시예에 따른, 시스템 기판 및 카트리지 기판의 단면도를 보여준다.
도 5a는 기판 상의 마이크로 디바이스들의 어레이를 보여준다.
도 5b는 완충부를 갖는 기판 상의 마이크로 디바이스들의 어레이를 보여준다.
도 5c는 완충 및 평탄화 층을 갖는 기판 상의 마이크로 디바이스들의 어레이를 보여준다.
도 5d는 접착 층 및 중간 기판과 함께 완충 및 평탄화 층을 갖는 기판 상의 마이크로 디바이스들의 어레이를 보여준다.
도 5e는 기판이 제거된 마이크로 디바이스들의 어레이를 보여준다.
도 5f는 마이크로 디바이스들의 선택적 분리를 보여준다.
본 개시내용은 다양한 수정 및 대안적 형태를 가질 수 있지만, 특정 실시예 또는 구현예가 도면에서 예시적으로 보여졌고 본원에서 상세히 설명될 것이다. 하지만, 본 개시내용은 본원에 개시되는 특정 형태에 한정되도록 의도된 것이 아님이 이해되어야 한다. 오히려, 본 개시내용은 첨부되는 청구범위에 의해 정의되는 바와 같은 본 발명의 사상 및 범위 내에 있는 모든 수정물, 등가물, 및 대안물을 포괄하려는 것이다.
본 명세서의 설명에서, 용어 "디바이스"와 "마이크로 디바이스"는 상호교환 가능하게 사용된다. 하지만, 본원에서 설명되는 실시예가 디바이스 크기와 독립되어 있음은 본 발명의 기술분야에서 숙련된 자에게 명백하다.
본 설명의 몇 가지 실시예는 마이크로-디바이스들을 수용 기판에 통합시키는 것에 관한 것이다. 시스템 기판은, 마이크로 발광 다이오드(LED)들, 유기 LED들, 센서들, 솔리드 스테이트 디바이스들, 집적 회로들, MEMS(Micro-Electro-Mechanical Systems; 마이크로-전자-기계 시스템), 및/또는 다른 전자 부품들을 포함할 수 있다.
수용 기판은, 인쇄 회로 기판(PCB), 박막 트랜지스터 백플레인, 집적 회로 기판, 또는 LED들과 같은 광학 마이크로 디바이스들의 경우, 디스플레이의 부품, 예컨대, 구동 회로 백플레인일 수 있으나, 이에 한정되지 않는다. 마이크로 디바이스 공여자 기판 및 수용 기판의 패터닝은, 다양한 전사 기술과 결합되어 사용될 수 있고, 이러한 전사 기술은 다양한 메커니즘(예컨대, 정전기 전사 헤드, 탄성중합체 전사 헤드) 또는 직접 전사 메커니즘(예컨대, 이중 기능 패드 등)을 갖는 픽 앤 플레이스를 포함하지만, 이에 한정되지 않는다.
일 실시예에서, 마이크로 디바이스 기판 상에 마이크로 디바이스들의 어레이가 현상(develop)될 수 있고, 여기서 마이크로 디바이스들은 평면 층들의 에칭에 의해 현상될 수 있다.
다른 실시예에서, 마이크로 디바이스들의 어레이 상에 또는 위에 완충 층이 증착된다. 완충 층은 마이크로 디바이스 기판의 표면 위로 확장될 수 있다.
일부 실시예에서, 하나 이상의 평탄화 층들이 마이크로 디바이스 기판 상에 형성될 수 있고, 온도, 광, 또는 다른 소스 중 하나에 의해 경화될 수 있다.
일 실시예에서, 중간 기판이 제공될 수 있다. 하나의 사례에서, 접착 층들이 중간 기판 상에 또는 평탄화 층들 위에 형성될 수 있다.
다른 실시예에서, 마이크로 디바이스 기판은 레이저 또는 화학적 리프트오프(liftoff)에 의해 제거될 수 있다.
일 실시예에서, 마이크로 디바이스들이 평탄화 층에 연결될 수 있게 하는 개구가 완충 층에 존재할 수 있다. 하나의 사례에서, 전극이 평탄화 층의 상부 또는 하부 상에 제공될 수 있다.
다른 실시예에서, 마이크로 디바이스 기판이 제거된 후에 추가 프로세스가 수행될 수 있다. 이러한 프로세스들은, 추가 공통 층들을 제거하는 것, 평탄화 층 및/또는 마이크로 디바이스를 박형화하는 것 중 하나를 포함한다.
하나의 사례에서, 하나 이상의 패드들이 마이크로 디바이스들에 부가될 수 있다. 이 패드들은 전기 전도성일 수 있거나, 시스템 기판에 단순히 접착시키기 위한 것일 수 있다. 하나의 사례에서, 완충 층은 적어도 하나의 마이크로 디바이스를 테스트 패드에 연결할 수 있다. 테스트 패드는 마이크로 디바이스에 바이어스를 가하고 마이크로 디바이스의 기능을 테스트하는 데 사용될 수 있다. 테스트는 웨이퍼 레벨에서 또는 중간 (카트리지) 레벨에서 수행될 수 있다. 패드는 과다 층들이 제거된 후에 중간 (카트리지) 레벨에서 접근 가능할 수 있다.
마이크로 디바이스가 상부 면에 하나보다 많은 접촉부를 갖는 경우, 완충 층은 마이크로 디바이스 중 적어도 하나의 접촉부들이 테스트 패드들에 연결되도록 하기 위해 패터닝될 수 있다.
다른 실시예에서, 백플레인이 제공될 수 있다. 하나의 사례에서, 백플레인은 픽셀 회로가 마이크로 디바이스를 구동시키기 위한 트랜지스터들 및 다른 소자들을 가질 수 있다. 다른 사례에서, 백플레인은 어떠한 부품도 갖지 않는 기판일 수 있다.
일 실시예에서, 하나 이상의 패드들이 접착을 위해 백플레인 상에 제공될 수 있다. 하나의 사례에서, 백플레인 상의 패드들 또는 마이크로 디바이스들 상의 패드들은 선택된 마이크로 디바이스들을 뽑아내는 힘을 생성할 수 있다.
다른 실시예에서, 마이크로 디바이스들을 백플레인에 전사한 후에, 마이크로 디바이스들의 위치/배치를 검출하여서 다른 층들에 대한 패터닝을 전사의 오정렬에 맞추어지도록 조정하는 것이 가능하다. 하나의 사례에서, 카메라, 프로브 팁들 등과 같은 다양한 수단이 마이크로 디바이스의 위치를 검출하는 데 사용될 수 있다. 다른 사례에서, 시스템 기판 상의 마이크로 디바이스들의 위치의 오정렬을 식별하는 데 전사 설정에서의 오프셋이 사용될 수 있다. 다른 사례에서, 마이크로 디바이스들의 위치에 근거하여 컬러 필터 또는 컬러 변환도 또한 조정될 수 있다. 하나의 사례에서, 광학 아티팩트들을 감소시키기 위해 마이크로 디바이스 위치에서 일부 무작위 오프셋이 유발될 수 있다.
일 실시예에서, 마이크로 디바이스들과 관련된 패턴들(예를 들어, 패시베이션/평탄화 층, 백플레인 층들 등 내의 개구를 통해 마이크로 디바이스들을 신호, 기능적 튜닝가능 층들(예컨대, 컬러 변환 또는 컬러 필터)에 결합시키는 전극들)이 수정될 수 있다.
하나의 사례에서, 전극의 위치/형상은 마이크로 디바이스들의 위치에 근거하여 수정될 수 있다. 다른 사례에서, 각각의 전극마다 마이크로 디바이스의 위치에 근거하여 위치 또는 길이가 수정될 수 있는 어떤 확장부가 존재할 수 있다.
제공된 본 구조들 및 프로세스들에 따른 다양한 실시예들이 아래에서 상세히 설명된다.
도 1a를 참조하면, 마이크로 디바이스 기판(102)이 제공된다. 마이크로 디바이스 기판(102) 상에 마이크로 디바이스들(104)의 어레이가 현상될 수 있다. 하나의 사례에서, 마이크로-디바이스들은 마이크로 발광 디바이스들일 수 있다. 다른 사례에서, 마이크로 디바이스들은, LED, OLED, 센서, 솔리드 스테이트 디바이스, 집적 회로, MEMS, 및/또는 다른 전자 부품들을 이에 한정됨이 없이 포함하는, 전형적으로 평면형 배치(planar batch)로 제조될 수 있는 임의의 마이크로 디바이스일 수 있다.
하나의 사례에서, 하나 이상의 평면 활성 층들이 기판 상에 형성될 수 있다. 평면 활성 층들은 제1 하부 전도성 층, 기능 층들, 예컨대, 발광, 및 제2 상부 전도성 층을 포함할 수 있다. 마이크로 디바이스들은 평면 활성 층들을 에칭함으로써 현상될 수 있다. 하나의 사례에서, 에칭은 마이크로 디바이스 기판까지 계속해서 수행될 수 있다. 다른 사례에서, 에칭은 평면 층들 상에서 부분적으로 수행될 수 있고 마이크로 디바이스 기판의 표면 상에 일부를 남겨 둘 수 있다. 마이크로 디바이스들의 형성 전 또는 후에 다른 층들이 증착되고 패터닝될 수 있다.
도 1b를 참조하면, 마이크로 디바이스 기판(102) 상에 완충 층(106)이 형성될 수 있다. 완충 층(106)은 마이크로 디바이스 기판(102)의 표면 위로 확장될 수 있다. 완충 층은 전도성일 수 있다. 완충 층(106)은 공통 전극으로서 사용될 수 있거나 패터닝될 수 있는 전극을 포함할 수 있다. 완충 층은 마이크로 디바이스(104)로의 개구가 생성되도록 하기 위해 패터닝될 수 있다. 개구는 앵커를 형성하기 위한 마이크로 디바이스(104)로의 접근을 제공할 수 있다.
도 1c를 참조하면, 평탄화 층(108)이 마이크로 디바이스 기판(102)의 상부에 각각의 마이크로 디바이스(104)를 격리 및/또는 보호하기 위해 둘러싸도록 증착될 수 있다. 평탄화 층은 경화될 수 있다. 하나의 사례에서, 평탄화 층은 온도, 광, 또는 어떤 다른 소스에 의한 것 중 하나를 통해 경화될 수 있다. 평탄화 층은 폴리머로 구성될 수 있다. 하나의 사례에서, 폴리아미드, SU8 또는 BCB가 폴리머로서 사용될 수 있다.
도 1d를 참조하면, 하나의 사례에서, 평탄화 층(108) 상에 접착 층(들)(112)이 형성될 수 있다. 접착 층(들)(112)은 평탄화 층과 동일할 수 있거나 상이할 수 있다. 다른 사례에서, 접착 층(들)은 중간 기판(카트리지)(110)의 상부 상에 형성될 수 있다. 접착 층(들)은 정전기적 힘, 화학적 힘, 물리적 힘, 열적 힘 등과 같은 다양한 힘들 중 하나 이상을 제공할 수 있다. 접착 층(112)은 평탄화 층(108)과 접촉하게 될 수 있고, 평탄화 층과의 접촉 후에 압력, 온도, 광, 또는 다른 소스에 의해 경화되게 된다.
일 실시예에서, 접착 층 위에 중간 기판(110)이 형성된 후에, 마이크로 디바이스 기판(102)은 제거될 수 있다. 마이크로 디바이스 기판은 레이저 또는 화학적 리프트오프에 의해 제거될 수 있다.
하나의 사례에서, 마이크로 디바이스들(104)이 평탄화 층(108)에 연결될 수 있게 하는 개구가 완충 층(106)에 존재할 수 있다. 이러한 연결은 앵커로서 작용할 수 있다. 하나의 사례에서, 완충 층은 각각의 마이크로 디바이스를 적어도 부분적으로 둘러싸는 하우징, 베이스, 또는 앵커가 형성되도록 에칭될 수 있다. 리프트오프 후에, 앵커는 마이크로 디바이스를 기판에 유지시킬 수 있다. 다른 사례에서, 완충 층은 마이크로 디바이스 패드들 중 적어도 하나를 전극에 결합시킬 수 있다. 전극은 평탄화 층의 상부 또는 하부 상에 배치될 수 있다.
도 1e를 참조하면, 마이크로 디바이스 기판은, 유연성 시스템 또는 사후 프로세싱 단계들이 상기 기판에 대면하는 상기 시스템 측에서 수행될 수 있도록 하기 위해, 제거될 수 있다. 기판이 제거된 후에, 추가 프로세스가 수행될 수 있다. 이러한 프로세스들은, 추가 공통 층들을 제거하는 것, 평탄화 층 및/또는 마이크로 디바이스를 박형화하는 것 중 하나를 포함한다. 하나의 사례에서, 하나 이상의 패드들(120)이 마이크로 디바이스들(104)에 부가될 수 있다. 하나의 사례에서, 이러한 패드들은 전기 전도성일 수 있다. 다른 사례에서, 이러한 패드들은 시스템 기판에 단순히 접착시키기 위한 것일 수 있다. 하나의 사례에서, 완충 층(106)은 전도성일 수 있다.
일 실시예에서, 완충 층(106)은 하나 이상의 마이크로 디바이스들을 테스트 패드에 연결할 수 있다. 테스트 패드는 마이크로 디바이스에 바이어스를 가하고 마이크로 디바이스의 기능을 테스트하는 데 사용될 수 있다. 하나의 사례에서, 테스트는 웨이퍼/기판 레벨에서 수행될 수 있다. 다른 사례에서, 테스트는 중간 (카트리지) 레벨에서 수행될 수 있다. 패드는 과다 층들이 제거된 후에 중간 (카트리지) 레벨에서 접근 가능할 수 있다.
하나의 사례에서, 마이크로 디바이스가 상부 면에 하나보다 많은 접촉부를 갖는 경우, 완충 층은 마이크로 디바이스들 중 적어도 하나의 접촉부들이 테스트 패드들에 연결되도록 하기 위해 패터닝될 수 있다.
도 2를 참조하면, 백플레인(230)이 제공될 수 있다. 하나의 사례에서, 백플레인은 박막 트랜지스터(TFT) 프로세스로 제조될 수 있다. 다른 사례에서, 백플레인은 CMOS 또는 다른 프로세스들로 제조되는 칩렛으로 만들어질 수 있다.
일 실시예에서, 백플레인은 픽셀 회로가 마이크로 디바이스들을 구동시키기 위한 트랜지스터들 및 다른 소자들을 가질 수 있다. 다른 실시예에서, 백플레인은 어떠한 소자도 없는 기판일 수 있다. 하나 이상의 패드들(222)이 백플레인을 마이크로 디바이스 어레이에 접착시키기 위해 백플레인(230) 상에 형성될 수 있다. 하나의 사례에서, 백플레인 상의 하나 이상의 패드들은 전기 전도성일 수 있다.
일 실시예에서, 완충 층(206)은 마이크로 디바이스들을 분리하기 위해 제거되거나 변형될 수 있다. 백플레인 상의 패드들(222) 또는 마이크로 디바이스들 상의 패드들(220)은 선택된 마이크로 디바이스들(240)을 뽑아내는 힘을 생성할 수 있다. 다른 실시예에서, 완충 층(206) 또는 하우징을 다시 에칭하거나, 감소시키거나, 또는 제거할 수 있다. 하우징은 빈 LED 지점들로부터 제거될 수 있다.
도 3a를 참조하면, 마이크로 디바이스들을 백플레인으로 전사한 후에, 백플레인 상의 마이크로 디바이스들의 위치가 검출될 수 있고, 전사 오정렬이 있는 경우에는, 다른 층들에 대한 패터닝이 그 전사 오정렬에 맞추어지도록 조정될 수 있다. 프로세스 단계들은 시스템 기판 상에 마이크로 디바이스들을 배치하는 단계 300-1을 포함한다. 단계 300-2에서, 시스템 기판 상의 마이크로 디바이스들의 위치를 추출한다. 마이크로 디바이스의 위치를 추출하는 것은 카메라, 표면 프로파일러(광학, 초음파, 전기 등), 또는 다른 수단에 의해 수행될 수 있다. 단계 300-3에서, 마이크로 디바이스들과 관련된 패턴들이 수정될 수 있다. 패턴들은, 패시베이션/평탄화 층, 백플레인 층들 등 내의 개구를 통해 마이크로 디바이스들을 신호, 기능적 튜닝가능 층들(예컨대, 컬러 변환 또는 컬러 필터)에 결합시키는 전극들 중 하나를 포함할 수 있다. 먼저 마이크로 디바이스 위치를 추출하기 위해 사용되는 도구를 교정하는 데 사용될 어떤 기준 구조가 시스템 기판 상에 존재할 수 있거나, 또는 이 기준은 마이크로 디바이스들의 상대적 위치를 찾는 데 사용될 수 있다.
일 실시예에서, 마이크로 디바이스들의 위치를 검출하는 데 다양한 수단이 사용될 수 있다. 예를 들어, 카메라, 프로브 팁들, 및 표면 프로파일러(광학, 초음파, 전기 등) 또는 기타 수단이 마이크로 디바이스의 위치/배치를 검출/추출하는 데 사용될 수 있다. 다른 실시예에서, 시스템 기판/백플레인 상의 마이크로 디바이스들의 위치의 오정렬을 식별하는 데 전사 설정에서의 오프셋이 사용될 수 있다.
예를 들어, 하나의 사례에서, 금속화 패터닝이 단락 또는 개로를 피하기 위해 수행될 수 있다. 다른 사례에서, 마이크로 디바이스들의 위치에 근거하여 컬러 필터 또는 컬러 변환이 또한 조정될 수 있다. 이는 마이크로 디바이스들의 배치를 위해 요구되는 허용오차를 감소시킬 수 있다. 광학 아티팩트들을 감소시키기 위해 마이크로 디바이스 위치에서 일부 무작위 오프셋도 또한 유발될 수 있다.
도 3b는 본 발명의 일 실시예에 따른, 마이크로 디바이스들의 위치에 근거하는 전극의 위치/형상의 수정을 보여준다. 하나 이상의 마이크로 디바이스들(310, 312 또는 314)에 접촉부 패드들(310)이 제공될 수 있다. 하나의 사례에서, 전극(302, 304)의 위치/형상은 마이크로 디바이스들(310, 212, 314)의 위치에 근거하여 수정될 수 있다. 다른 사례에서, 전극의 위치/형상은 비아의 위치에 근거하여 수정될 수 있다. 다른 사례에서, 평탄화/패시베이션 층 내의 비아의 위치는 마이크로 디바이스 위치에 따라 수정될 수 있다.
도 3c는 본 발명의 일 실시예에 따른, 전극들에 확장부를 제공하는 것을 보여준다. 하나의 사례에서, 전극(302)의 위치가 수정될 수 있다. 또한, 각각의 전극마다 마이크로 디바이스(310, 312 또는 314)의 위치에 근거하여 위치 또는 길이가 수정될 수 있는 어떤 확장부(320)가 존재할 수 있다. 이는 공통 전극 또는 개별 전극에 대해 사용될 수 있다.
도 4a는 본 발명의 다른 실시예에 따른, 시스템 기판 및 카트리지 기판의 단면도를 보여준다. 여기서, 시스템 기판(402)은 제2 마이크로 디바이스가 통합될 위치(408)와 비교하여 높이 차이(406)를 갖는 표면 프로파일(404)을 포함한다. 표면 프로파일(404)은 시스템 기판(402)의 표면 상에 통합되는 제1 마이크로 디바이스일 수 있다. 복수의 제2 마이크로 디바이스들(412)을 갖는 카트리지 기판(410)(또는 캐리어 기판)이 존재한다. 제2 마이크로 디바이스들(412)은 높이(414) 및 폭(416)을 가질 수 있다. 카트리지 기판(410) 상의 제2 마이크로 디바이스들(412)은 높이(420)를 갖는 하우징(418)에 의해 부분적으로 또는 완전히 둘러싸인다. 카트리지 기판(410) 상의 제2 마이크로 디바이스들(412) 중 두 개의 제2 마이크로 디바이스들 사이에 표면 프로파일(404)의 폭보다 넓은 적어도 하나의 간격(422)이 존재한다.
하나의 사례에서, 제2 마이크로 디바이스(412)의 폭은 제1 마이크로 디바이스(404)의 폭보다 넓다. 결과적으로, 제2 마이크로 디바이스가 카트리지 기판(410)으로부터 제거되어 간격이 생성될 때, 간격(422)은 제1 마이크로 디바이스(404)보다 폭이 넓다. 폭 차이는 제1 디바이스의 폭과 마이크로 디바이스들의 전사에서의 오정렬보다 클 수 있다. 따라서, 제2 마이크로 디바이스(412)가 카트리지 기판(410)으로부터 시스템 기판(402)으로 통합되고 있을 때, 수용기 기판 내에 이미 존재하는 제1 마이크로 디바이스(404)와 카트리지 기판 내의 제2 마이크로 디바이스들 또는 하우징 간의 간섭이 없다.
다른 실시예에서, 제2 마이크로 디바이스의 높이(414)는 제1 마이크로 디바이스보다 높다. 높이 차이는, 제1 마이크로 디바이스(404)의 높이(406)와 하우징(418)의 높이(420)의 합에서 제1 마이크로 디바이스 및 제2 마이크로 디바이스에 대한 스테이징(408, 408-2) 간의 높이 차이를 뺀 것보다 클 수 있다.
도 5a를 참조하면, 마이크로 디바이스 기판(502)이 제공된다. 마이크로 디바이스 기판(502) 상에 마이크로 디바이스들(504)의 어레이가 현상될 수 있다. 하나의 사례에서, 마이크로-디바이스들은 마이크로 발광 디바이스들일 수 있다. 다른 사례에서, 마이크로 디바이스들은, LED, OLED, 센서, 솔리드 스테이트 디바이스, 집적 회로, MEMS, 및/또는 다른 전자 부품들을 이에 한정됨이 없이 포함하는, 전형적으로 평면 배치로 제조될 수 있는 임의의 마이크로 디바이스일 수 있다.
하나의 사례에서, 하나 이상의 평면 활성 층들이 기판 상에 형성될 수 있다. 평면 활성 층들은 제1 하부 전도성 층, 기능 층들, 예컨대, 발광, 및 제2 상부 전도성 층을 포함할 수 있다. 마이크로 디바이스들은 평면 활성 층들을 에칭함으로써 현상될 수 있다. 하나의 사례에서, 에칭은 마이크로 디바이스 기판까지 계속해서 수행될 수 있다. 다른 사례에서, 에칭은 평면 층들 상에서 부분적으로 수행될 수 있고 마이크로 디바이스 기판의 표면 상에 일부를 남겨 둘 수 있다. 마이크로 디바이스들의 형성 전 또는 후에 다른 층들이 증착되고 패터닝될 수 있다.
도 5b를 참조하면, 마이크로 디바이스 기판(502) 상에 완충 층(506)이 형성될 수 있다. 완충 층(506-A)은 마이크로 디바이스 기판(502)의 표면 위로 확장될 수 있다. 완충 층은 전도성일 수 있다. 완충 층(506-A)은 공통 전극으로서 사용될 수 있거나 패터닝될 수 있는 전극을 포함할 수 있다. 완충 층은 마이크로 디바이스(504)로의 개구가 생성되도록 하기 위해 패터닝될 수 있다. 개구는 앵커를 형성하기 위한 마이크로 디바이스(504)로의 접근을 제공할 수 있다. 이러한 사례에서, 완충 층의 상부 상에 보호 층(506-B)이 증착된다. 완충 층(506-A)과 마이크로 디바이스 층 사이에 다른 패시베이션 층이 존재할 수 있다. 보호 층(506-B)은 더 많은 앵커들이 생성되도록 패터닝될 수 있다.
도 5c를 참조하면, 평탄화 층(508)이 마이크로 디바이스 기판(502)의 상부에 각각의 마이크로 디바이스(504)를 격리 및/또는 보호하기 위해 둘러싸도록 증착될 수 있다. 평탄화 층은 경화될 수 있다. 하나의 사례에서, 평탄화 층은 온도, 광, 또는 어떤 다른 소스에 의한 것 중 하나를 통해 경화될 수 있다. 평탄화 층은 폴리머로 구성될 수 있다. 하나의 사례에서, 폴리아미드, SU8 또는 BCB가 폴리머로서 사용될 수 있다.
도 5d를 참조하면, 하나의 사례에서, 접착 층(들)(512)이 평탄화 층(508) 상에 형성될 수 있다. 접착 층(들)(512)은 평탄화 층과 동일할 수 있거나 상이할 수 있다. 다른 사례에서, 접착 층(들)은 중간 기판(카트리지)(510)의 상부 상에 형성될 수 있다. 접착 층(들)은 정전기적 힘, 화학적 힘, 물리적 힘, 열적 힘 등과 같은 다양한 힘들 중 하나 이상을 제공할 수 있다. 접착 층(512)은 평탄화 층(508)과 접촉하게 될 수 있고, 평탄화 층과의 접촉 후에 압력, 온도, 광, 또는 다른 소스에 의해 경화되게 된다.
일 실시예에서, 접착 층 위에 중간 기판(510)이 형성된 후에, 마이크로 디바이스 기판(502)은 제거될 수 있다. 마이크로 디바이스 기판은 레이저 또는 화학적 리프트오프에 의해 제거될 수 있다.
하나의 사례에서, 마이크로 디바이스들(504)이 평탄화 층(508)에 또는 보호 층(506-B)에 연결될 수 있게 하는 개구가 완충 층(506-A)에 존재할 수 있다. 이러한 연결은 앵커로서 작용할 수 있다. 하나의 사례에서, 완충 층은 각각의 마이크로 디바이스를 적어도 부분적으로 둘러싸는 하우징, 베이스, 또는 앵커가 형성되도록 에칭될 수 있다. 리프트오프 후에, 앵커는 마이크로 디바이스를 기판에 유지시킬 수 있다. 다른 사례에서, 완충 층은 마이크로 디바이스 패드들 중 적어도 하나를 전극에 결합시킬 수 있다. 전극은 평탄화 층의 상부 또는 하부 상에 배치될 수 있다.
도 5e를 참조하면, 마이크로 디바이스 기판은, 유연성 시스템 또는 사후 프로세싱 단계들이 상기 기판과 대면하는 상기 시스템 측에서 수행되도록 하기 위해, 제거될 수 있다. 기판이 제거된 후에, 추가 프로세스가 수행될 수 있다. 이러한 프로세스들은, 추가 공통 층들을 제거하는 것, 평탄화 층 및/또는 마이크로 디바이스를 박형화하는 것 중 하나를 포함한다. 하나의 사례에서, 하나 이상의 패드들(520)이 마이크로 디바이스들(504)에 부가될 수 있다. 하나의 사례에서, 이러한 패드들은 전기 전도성일 수 있다. 다른 사례에서, 이러한 패드들은 시스템 기판에 단순히 접착시키기 위한 것일 수 있다. 하나의 사례에서, 완충 층(506-A)은 전도성일 수 있다.
일 실시예에서, 완충 층(506-A) 또는 보호 층(506-B)은 하나 이상의 마이크로 디바이스들을 테스트 패드에 연결할 수 있다. 테스트 패드는 마이크로 디바이스에 바이어스를 가하고 마이크로 디바이스의 기능을 테스트하는 데 사용될 수 있다. 하나의 사례에서, 테스트는 웨이퍼/기판 레벨에서 수행될 수 있다. 다른 사례에서, 테스트는 중간 (카트리지) 레벨에서 수행될 수 있다. 패드는 과다 층들이 제거된 후에 중간 (카트리지) 레벨에서 접근 가능할 수 있다.
하나의 사례에서, 마이크로 디바이스가 상부 면에 하나보다 많은 접촉부를 갖는 경우, 완충 층은 마이크로 디바이스들 중 적어도 하나의 접촉부들이 테스트 패드들에 연결되도록 하기 위해 패터닝될 수 있다.
도 5f를 참조하면, 백플레인(530)이 제공될 수 있다. 하나의 사례에서, 백플레인은 박막 트랜지스터(TFT) 프로세스로 제조될 수 있다. 다른 사례에서, 백플레인은 CMOS 또는 다른 프로세스들로 제조되는 칩렛으로 만들어질 수 있다.
일 실시예에서, 백플레인은 픽셀 회로가 마이크로 디바이스들을 구동시키기 위한 트랜지스터들 및 다른 소자들을 가질 수 있다. 다른 실시예에서, 백플레인은 어떠한 소자도 없는 기판일 수 있다. 하나 이상의 패드들(522)이 백플레인을 마이크로 디바이스 어레이에 접착시키기 위해 백플레인(530) 상에 형성될 수 있다. 하나의 사례에서, 백플레인 상의 하나 이상의 패드들은 전기 전도성일 수 있다.
일 실시예에서, 완충 층(506-A)은 마이크로 디바이스들을 분리하기 위해 제거될 수 있거나 변형될 수 있다. 백플레인 상의 패드들(522) 또는 마이크로 디바이스들 상의 패드들(t20)은 선택된 마이크로 디바이스들(540)을 뽑아내는 힘을 생성할 수 있다. 다른 실시예에서, 완충 층(506-A) 또는 하우징을 다시 에칭하거나, 감소시키거나, 또는 제거할 수 있다. 하우징은 빈 LED 지점들로부터 제거될 수 있다.
일 실시예에 따르면, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법이 제공될 수 있고, 이러한 방법은, 하나 이상의 마이크로 디바이스들을 포함하는 마이크로 디바이스 기판을 제공하는 것; 마이크로 디바이스들 상의 패드들과 백플레인 상의 대응하는 패드들을 연결함으로써 기판으로부터의 마이크로 디바이스들의 선택 세트를 백플레인에 접착시키는 것; 마이크로 디바이스 기판을 분리시킴으로써 마이크로 디바이스들의 접착된 선택 세트를 백플레인 상에 남기는 것을 포함한다.
다른 실시예에 따르면, 본 방법은 하나 이상의 마이크로 디바이스들 상에 또는 위에 기판 위로 확장되는 완충 층을 형성하는 것, 완충 층 상에 평탄화 층을 형성하는 것, 평탄화 층과 중간 기판 사이에 접착 층을 증착하는 것, 접착 층을 평탄화 층과 접촉한 후에 경화시키는 것, 레이저 또는 화학적 리프트오프 중 하나에 의해 마이크로 디바이스 기판을 제거하는 것을 더 포함할 수 있다.
일부 실시예들에 따르면, 접착 층은 압력, 온도, 또는 광 중 어느 하나에 의해 경화된다.
다른 실시예에 따르면, 본 방법은 마이크로 디바이스 기판의 제거 후에 완충 층을 통해 마이크로 디바이스들 상에 패드들을 형성하는 것, 백플레인 상에 대응하는 패드들을 제공하는 것을 더 포함할 수 있고, 여기서 마이크로 디바이스들 상의 패드들 및 백플레인 상의 대응하는 패드들은 전기 전도성이다.
또 다른 실시예에 따르면, 기판으로부터의 마이크로 디바이스들의 선택 세트를 백플레인에 접착시키는 것은, 마이크로 디바이스들과 백플레인을 정렬시켜 접촉하게 하는 단계; 마이크로 디바이스들을 분리하기 위해 완충 층을 제거하는 단계; 마이크로 디바이스들의 선택된 세트를 뽑아내는 힘을 생성하는 단계; 및 마이크로 디바이스들의 선택된 세트를 백플레인에 접착시키는 단계를 포함한다.
일부 실시예들에 따르면, 평탄화 층은 폴리머를 포함할 수 있고, 여기서 폴리머는 폴리아미드, SU8 또는 BCB이다.
다른 실시예들에 따르면, 본 방법은 마이크로 디바이스들이 평탄화 층에 연결될 수 있게 하기 위해 완충 층 내에 개구를 제공하는 것을 더 포함할 수 있다. 완충 층은 전도성이고, 여기서 완충 층은 적어도 하나의 마이크로 디바이스를 테스트 패드에 연결된다.
다른 실시예들에 따르면, 본 방법은 평탄화 층의 상부 또는 하부 상에 전극을 제공하는 것, 적어도 하나의 마이크로 디바이스를 완충 층을 통해 전극에 결합시키는 것, 백플레인 상의 마이크로 디바이스들의 위치를 추출하는 것, 전극의 위치를 백플레인 상의 마이크로 디바이스들의 추출 위치로 확장시키는 것을 더 포함할 수 있고, 여기서 마이크로 디바이스들의 위치는 카메라, 프로브 팁, 또는 표면 프로파일러 중 하나에 의해 추출된다.
본 발명의 특정 실시예 및 응용예가 예시되고 설명되었지만, 본 발명은 본원에 개시되는 정확한 구성 및 조성에 한정되지 않는다는 점과, 첨부된 청구범위에서 정의되는 바와 같은 본 발명의 사상 및 범위로부터 벗어남이 없이 다양한 수정, 변경, 및 변형이 앞서의 설명으로부터 명백할 수 있다는 점이 이해되어야 한다.

Claims (48)

  1. 시스템 기판 상의 마이크로 디바이스들의 통합된 어레이로부터 마이크로 디바이스들을 분리하는 방법으로서,
    상기 통합된 어레이로부터 마이크로 디바이스가 분리되도록 하기 위해 상기 통합된 어레이로부터 완충 층이 제거되는 것을 포함하는, 마이크로 디바이스들을 분리하는 방법.
  2. 제1항에 있어서, 백플레인 또는 마이크로 디바이스들 상의 테스트 패드들이, 마이크로 디바이스들을 뽑아내는 힘을 생성하는, 마이크로 디바이스들을 분리하는 방법.
  3. 제2항에 있어서, 상기 백플레인은 TFT로 제조되는, 마이크로 디바이스들을 분리하는 방법.
  4. 제1항에 있어서, 상기 완충 층이 하나 이상의 마이크로 디바이스들을, 마이크로 디바이스에 바이어스를 가하고 마이크로 디바이스의 기능을 테스트하기 위한 테스트 패드에 연결하는, 마이크로 디바이스들을 분리하는 방법.
  5. 제4항에 있어서, 상부 면에 하나보다 많은 접촉부를 갖는 마이크로 디바이스들의 경우, 상기 완충 층은 적어도 하나의 마이크로 디바이스의 상기 접촉부들이 테스트 패드들에 연결되도록 하기 위해 패터닝되는, 마이크로 디바이스들을 분리하는 방법.
  6. 제4항에 있어서, 상기 테스트는 기판 또는 카트리지 레벨에서 수행되는, 마이크로 디바이스들을 분리하는 방법.
  7. 제1항에 있어서, 기판 상의 마이크로 디바이스들의 상기 통합된 어레이는 상기 기판 상에 평면 활성 층들을 포함하고, 상기 평면 활성 층들은 제1 하부 전도성 층, 기능 층, 및 제2 상부 전도성 층을 포함하는, 마이크로 디바이스들을 분리하는 방법.
  8. 제7항에 있어서, 상기 마이크로 디바이스들은 상기 평면 활성 층들을 에칭함으로써 현상되고, 이와 더불어, 상기 마이크로 디바이스들의 형성 전 또는 후에 다른 층들이 증착되는, 마이크로 디바이스들을 분리하는 방법.
  9. 제7항에 있어서, 상기 완충 층은 상기 마이크로 디바이스 기판 상에 형성되며 상기 마이크로 디바이스 기판의 표면 위로 확장가능한, 마이크로 디바이스들을 분리하는 방법.
  10. 제9항에 있어서, 상기 완충 층은 전도성인, 마이크로 디바이스들을 분리하는 방법.
  11. 제9항에 있어서, 상기 완충 층은, 패터닝 가능하거나 또는 공통인 전극을 포함하는, 마이크로 디바이스들을 분리하는 방법.
  12. 제9항에 있어서, 상기 완충 층은 상기 마이크로 디바이스로의 개구가 생성되도록 패터닝되고, 상기 개구는 앵커를 형성하기 위한 접근을 제공하고, 상기 완충 층의 상부 상에 보호 층이 증착되되 그 보호 층이 더 많은 앵커들을 생성하게끔 패터닝될 수 있도록, 증착되는, 마이크로 디바이스들을 분리하는 방법.
  13. 제9항에 있어서, 평탄화 층이 마이크로 디바이스 기판의 상부 상에 증착되어 상기 평탄화 층이 경화될 수 있게 되는, 마이크로 디바이스들을 분리하는 방법.
  14. 제13항에 있어서, 상기 평탄화 층은 폴리머를 포함하는, 마이크로 디바이스들을 분리하는 방법.
  15. 제13항에 있어서, 접착 층이 상기 평탄화 층 상에 또는 상기 카트리지 상에 형성되는, 마이크로 디바이스들을 분리하는 방법.
  16. 제15항에 있어서, 상기 접착 층은 하나 이상의 상이한 힘을 제공하고, 상기 평탄화 층과 접촉하게 된 후에 경화되는, 마이크로 디바이스들을 분리하는 방법.
  17. 제15항에 있어서, 중간 기판이 상기 접착 층 위에 형성된 후에 상기 마이크로 디바이스 기판이 레이저 또는 화학적 리프트오프에 의해 제거되는, 마이크로 디바이스들을 분리하는 방법.
  18. 제15항에 있어서, 상기 완충 층 내의 개구는 상기 마이크로 디바이스들을 상기 평탄화 층 또는 보호 층에 연결하되, 그 연결이 앵커처럼 작용하여서 그 앵커가 상기 화학적 리프트오프 후에 상기 마이크로 디바이스들을 유지시킬 수 있도록, 연결하는, 마이크로 디바이스들을 분리하는 방법.
  19. 제13항에 있어서, 상기 완충 층은 상기 마이크로 디바이스들을 적어도 부분적으로 둘러싸는 하우징, 베이스, 또는 앵커가 형성되도록 에칭되는, 마이크로 디바이스들을 분리하는 방법.
  20. 제19항에 있어서, 상기 분리된 마이크로 디바이스들의 하우징을 다시 에칭하거나, 감소시키거나, 또는 제거하는, 마이크로 디바이스들을 분리하는 방법.
  21. 제19항에 있어서, 상기 마이크로 디바이스 기판은 제거되어서 상기 기판 측에서의 유연성 시스템 프로세싱을 가능하게 하고, 상기 프로세싱은 추가 공통 층들을 제거하는 것, 상기 평탄화 층 및/또는 상기 마이크로 디바이스를 박형화하는 것을 포함할 수 있는, 마이크로 디바이스들을 분리하는 방법.
  22. 제21항에 있어서, 하나 이상의 테스트 패드들이 상기 마이크로 디바이스들에 부가되되, 그 테스트 패드들이 전도성일 수 있도록 하여, 부가되는, 마이크로 디바이스들을 분리하는 방법.
  23. 제21항에 있어서, 상기 테스트 패드들은 단지 상기 시스템 기판에만 접착되는, 마이크로 디바이스들을 분리하는 방법.
  24. 마이크로 디바이스들을 백플레인 상에 통합시키는 방법으로서,
    하나 이상의 마이크로 디바이스들을 포함하는 마이크로 디바이스 기판을 제공하는 것; 상기 마이크로 디바이스들 상의 패드들과 상기 백플레인 상의 대응하는 패드들을 연결함으로써 상기 기판으로부터의 상기 마이크로 디바이스들의 선택 세트를 상기 백플레인에 접착시키는 것; 및
    상기 마이크로 디바이스 기판을 분리시킴으로써 마이크로 디바이스들의 상기 접착된 선택 세트를 상기 백플레인 상에 남겨 두는 것을 포함하는, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  25. 제24항에 있어서,
    상기 하나 이상의 마이크로 디바이스들 상에 또는 위에 상기 기판 위로 확장되는 완충 층을 형성하는 것;
    상기 완충 층 상에 평탄화 층을 형성하는 것; 및
    상기 평탄화 층과 중간 기판 사이에 접착 층을 증착하는 것을 더 포함하는, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  26. 제24항에 있어서, 상기 접착 층을 상기 평탄화 층과의 접촉 후에 경화시키는 것을 더 포함하는, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  27. 제26항에 있어서, 상기 접착 층은 압력, 온도, 또는 광 중 어느 하나에 의해 경화되는, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  28. 제24항에 있어서, 레이저 또는 화학적 리프트오프 중 하나에 의해 상기 마이크로 디바이스 기판을 제거하는 것을 더 포함하는, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  29. 제24항에 있어서, 상기 마이크로 디바이스 기판의 제거 후에 상기 완충 층을 통해 상기 마이크로 디바이스들 상에 상기 패드들을 형성하는 것을 더 포함하는, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  30. 제24항에 있어서, 상기 백플레인 상에 상기 대응하는 패드들을 제공하는 것을 더 포함하는, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  31. 제24항에 있어서, 상기 마이크로 디바이스들 상의 패드들 및 상기 백플레인 상의 대응하는 패드들은 전기 전도성인, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  32. 제24항에 있어서, 상기 기판으로부터의 상기 마이크로 디바이스들의 상기 선택 세트를 상기 백플레인에 접착시키는 것은,
    상기 마이크로 디바이스들과 상기 백플레인을 정렬시켜 접촉하게 하는 단계; 상기 마이크로 디바이스들을 분리하기 위해 상기 완충 층을 제거하는 단계;
    마이크로 디바이스들의 상기 선택된 세트를 뽑아내는 힘을 생성하는 단계; 및 마이크로 디바이스들의 상기 선택된 세트를 상기 백플레인에 접착시키는 단계를 포함하는, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  33. 제24항에 있어서, 상기 평탄화 층은 폴리머를 포함하는, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  34. 제33항에 있어서, 상기 폴리머는 폴리아미드, SU8, 또는 BCB인, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  35. 제24항에 있어서, 상기 마이크로 디바이스들이 상기 평탄화 층에 연결될 수 있게 하기 위해 상기 완충 층 내에 개구를 제공하는 것을 더 포함하는, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  36. 제24항에 있어서, 상기 완충 층은 전도성인, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  37. 제24항에 있어서, 상기 완충 층은 적어도 하나의 마이크로 디바이스를 테스트 패드에 연결하는, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  38. 제24항에 있어서, 상기 평탄화 층의 상부 또는 하부 상에 전극을 제공하는 것을 더 포함하는, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  39. 제24항에 있어서, 적어도 하나의 마이크로 디바이스를 상기 완충 층을 통해 상기 전극에 결합시키는 것을 더 포함하는, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  40. 제24항에 있어서, 상기 백플레인 상의 마이크로 디바이스들의 위치를 추출하는 것을 더 포함하는, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  41. 제24항에 있어서, 상기 전극의 위치를 상기 백플레인 상의 마이크로 디바이스들의 추출 위치로 확장시키는 것을 더 포함하는, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  42. 제24항에 있어서, 마이크로 디바이스들의 위치가 카메라, 프로브 팁, 또는 표면 프로파일러 중 하나에 의해 추출되는, 마이크로 디바이스들을 백플레인 상에 통합시키는 방법.
  43. 마이크로 디바이스들을 시스템 기판에 통합시키는 방법으로서,
    상기 시스템 기판의 표면 상에 제1 마이크로 디바이스를 통합시키는 것;
    하나 이상의 제2 마이크로 디바이스를 포함하는 카트리지 기판을 제공하는 것; 및
    상기 시스템 기판의 상기 표면 상에 상기 적어도 하나의 제2 마이크로 디바이스를 통합시키는 것을 포함하고, 상기 제1 마이크로 디바이스와 상기 제2 마이크로 디바이스의 크기를 다르게 함으로써 상기 제1 마이크로 디바이스와 상기 제2 마이크로 디바이스 사이의 간섭 영역이 제거된, 마이크로 디바이스들을 시스템 기판에 통합시키는 방법.
  44. 제43항에 있어서, 상기 제2 마이크로 디바이스는 상기 제1 마이크로 디바이스보다 높이가 높은, 마이크로 디바이스들을 시스템 기판에 통합시키는 방법.
  45. 제43항에 있어서, 상기 제2 마이크로 디바이스는 상기 제1 마이크로 디바이스보다 폭이 넓은, 마이크로 디바이스들을 시스템 기판에 통합시키는 방법.
  46. 제43항에 있어서, 상기 제1 마이크로 디바이스와 상기 하나 이상의 제2 마이크로 디바이스는 하우징 벽에 의해 둘러싸이는, 마이크로 디바이스들을 시스템 기판에 통합시키는 방법.
  47. 제44항에 있어서, 상기 제2 마이크로 디바이스의 높이는 상기 제1 마이크로 디바이스와 상기 하우징 벽의 높이보다 높은, 마이크로 디바이스들을 시스템 기판에 통합시키는 방법.
  48. 제45항에 있어서, 상기 제2 마이크로 디바이스의 폭은 상기 제1 마이크로 디바이스의 폭과 상기 전사 오정렬의 합보다 큰, 마이크로 디바이스들을 시스템 기판에 통합시키는 방법.
KR1020217030214A 2019-02-22 2020-02-22 마이크로 디바이스 카트리지 구조 KR20210129159A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201962809161P 2019-02-22 2019-02-22
US62/809,161 2019-02-22
US201962894409P 2019-08-30 2019-08-30
US62/894,409 2019-08-30
US201962931023P 2019-11-05 2019-11-05
US62/931,023 2019-11-05
PCT/IB2020/051501 WO2020170219A1 (en) 2019-02-22 2020-02-22 Microdevice cartridge structure

Publications (1)

Publication Number Publication Date
KR20210129159A true KR20210129159A (ko) 2021-10-27

Family

ID=72144309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217030214A KR20210129159A (ko) 2019-02-22 2020-02-22 마이크로 디바이스 카트리지 구조

Country Status (6)

Country Link
US (1) US20220149231A1 (ko)
KR (1) KR20210129159A (ko)
CN (1) CN113454777A (ko)
DE (1) DE112020000904T5 (ko)
TW (1) TW202105671A (ko)
WO (1) WO2020170219A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11777059B2 (en) 2019-11-20 2023-10-03 Lumileds Llc Pixelated light-emitting diode for self-aligned photoresist patterning
WO2023238069A1 (en) * 2022-06-07 2023-12-14 Vuereal Inc. Alignment mark in busy pixel layouts
WO2024073861A1 (en) * 2022-10-07 2024-04-11 Vuereal Inc. Chiplet cartridge

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917197A (en) * 1997-05-21 1999-06-29 Siemens Aktiengesellschaft Integrated multi-layer test pads
US20070070311A1 (en) * 2005-09-23 2007-03-29 Asml Netherlands B.V. Contacts to microdevices
DE112011101135B4 (de) * 2010-03-29 2021-02-11 X-Celeprint Limited Elektrisch verbundene Felder von aktiven Bauteilen in Überführungsdrucktechnik
US8518204B2 (en) * 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US9490276B2 (en) * 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display backplane and method of fabricating the same
CN113035850B (zh) * 2014-06-18 2022-12-06 艾克斯展示公司技术有限公司 微组装led显示器
KR102143680B1 (ko) * 2014-10-17 2020-08-11 인텔 코포레이션 마이크로 픽 앤드 본드 조립체
US10134803B2 (en) * 2015-01-23 2018-11-20 Vuereal Inc. Micro device integration into system substrate

Also Published As

Publication number Publication date
DE112020000904T5 (de) 2021-11-04
CN113454777A (zh) 2021-09-28
US20220149231A1 (en) 2022-05-12
WO2020170219A1 (en) 2020-08-27
TW202105671A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
US11251139B2 (en) Secure integrated-circuit systems
KR20210129159A (ko) 마이크로 디바이스 카트리지 구조
US10396137B2 (en) Testing transfer-print micro-devices on wafer
US9153707B2 (en) Chip package and method for forming the same
US10998352B2 (en) Integration of microdevices into system substrate
US11322460B2 (en) Secure integrated-circuit systems
US7811849B2 (en) Placing a MEMS part on an application platform using a guide mask
JP4675945B2 (ja) 半導体装置
US20230326937A1 (en) Integration of microdevices into system substrate
WO2020100127A1 (en) Microdevice cartridge structure
US20230230869A1 (en) Hybrid release layer for microdevice cartridge
US20220416116A1 (en) Cartridge inspection anchors
WO2023050005A1 (en) Microdevice cartridge structure
WO2022027139A1 (en) Microdevice block transfer
CN111377388B (zh) 具有可移动平台的微机电装置
KR20230147713A (ko) 마이크로 디바이스의 이송
US20230261149A1 (en) Printed components in device pockets
TWI805135B (zh) 轉移晶片的結構和方法以及晶片接合結構
US20240136215A1 (en) Transfer of micro devices
US20230307268A1 (en) Structures and methods of transferring dies and die bonded structures
US20230336150A1 (en) Suspended components and functional frames
KR20240065101A (ko) 마이크로 디바이스 카트리지 구조
CN117716487A (zh) 微装置的选择性释放
CN116314528A (zh) 转移芯片的结构和方法以及芯片接合结构