KR20230147713A - 마이크로 디바이스의 이송 - Google Patents

마이크로 디바이스의 이송 Download PDF

Info

Publication number
KR20230147713A
KR20230147713A KR1020237032480A KR20237032480A KR20230147713A KR 20230147713 A KR20230147713 A KR 20230147713A KR 1020237032480 A KR1020237032480 A KR 1020237032480A KR 20237032480 A KR20237032480 A KR 20237032480A KR 20230147713 A KR20230147713 A KR 20230147713A
Authority
KR
South Korea
Prior art keywords
pad
substrate
system substrate
micro device
micro
Prior art date
Application number
KR1020237032480A
Other languages
English (en)
Inventor
골람레자 차지
에사놀라 파티
호세인 자마니 시보니
다나 사우드 유세프 아이야쉬
Original Assignee
뷰리얼 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 뷰리얼 인크. filed Critical 뷰리얼 인크.
Publication of KR20230147713A publication Critical patent/KR20230147713A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manipulator (AREA)

Abstract

본 개시내용은 도너 기판으로부터 리시버/시스템 기판으로의 선택된 마이크로 디바이스 세트의 이송에 관한 것이지만, 시스템 기판에 이송된 마이크로 디바이스가 이미 있을 수 있다. 특히, 본 발명은 경질 베이스 및 연질 쉘을 갖는 패드를 다룬다. 또한, 마이크로 디바이스 이송을 용이하게 하기 위한 스테이지의 사용이 상세히 설명된다.

Description

마이크로 디바이스의 이송
본 개시내용은 도너 기판으로부터 리시버/시스템 기판으로의 선택된 마이크로 디바이스 세트의 이송에 관한 것이지만, 시스템 기판에 이송된 마이크로 디바이스가 이미 있을 수 있다.
실시예 중 하나에 따르면, 마이크로 디바이스를 이송하는 방법이 있으며, 본 방법은 도너 기판 상에 버퍼 층을 형성하는 단계, 버퍼 층의 상단에 마이크로 디바이스가 위치하게 하는 단계, 연질 재료로 제조된 패드 상에 이송된 마이크로 디바이스를 가진 시스템 기판을 갖는 단계; 마이크로 디바이스 없이 시스템 기판 상에 연질 재료로 제조된 다른 패드를 갖는 단계, 및 이송될 선택된 마이크로 디바이스가 시스템 기판 상의 연관된 패드에 가까이 있도록 도너 기판 및 시스템 기판을 더 가까워지게 하는 단계를 포함한다.
또 다른 실시예에 따르면, 마이크로 디바이스를 이송하는 방법이 있으며, 본 방법은 도너 기판 상에 버퍼 층을 형성하는 단계, 버퍼 층의 상단에 마이크로 디바이스가 위치하게 하는 단계, 경질 재료 베이스 및 연질 쉘을 갖는 패드 상에 이송된 마이크로 디바이스를 가진 시스템 기판을 갖는 단계, 마이크로 디바이스가 없는 시스템 기판 상에 경질 재료 베이스 및 연질 쉘을 가진 다른 패드를 갖는 단계, 및 이송될 선택된 마이크로 디바이스가 시스템 기판 상의 연관된 패드에 가까이 있도록 도너 기판 및 시스템 기판을 더 가까워지게 하는 단계를 포함한다.
본 개시내용의 전술한 이점 및 다른 이점은 다음의 상세한 설명을 숙독하고 도면을 참조할 때에 명백해질 것이다.
도 1a는 도너/카트리지 기판 또는 시스템 기판의 비평탄도(non-flatness)를 도시한다.
도 1b는 선택된 마이크로 디바이스가 선택된 패드와 접촉하거나 이에 가까이 있는 것을 도시한다.
도 2a는 도너 기판이 버퍼 층을 갖는 것을 도시한다.
도 2b는 경질 코어(152-a) 및 연질 쉘을 갖는 패드 구조를 도시한다.
도 2c는 불균일한 압력을 추가로 방지하기 위한 백플레인 상의 포스트(post)를 도시한다.
도 2d는 포스트가 또한 도너 기판 상에 형성될 수 있는 것을 도시한다
도 3a 및 도 3b는 시스템 기판 상의 패드가 스테이지 상에 형성되는 것을 도시한다.
본 개시내용은 다양한 수정 및 대안적 형태를 취할 수 있으나, 특정 실시예 또는 구현예는 도면에 예로서 도시되어 있으며, 본원에서 상세히 설명될 것이다. 그러나, 본 개시내용은 개시된 특정 형태에 한정되도록 의도된 것이 아님을 이해해야 한다. 오히려, 본 개시내용은 첨부된 청구범위에 의해 정의되는 바와 같은 본 발명의 사상 및 범위 내에 있는 모든 수정, 균등물, 및 대안을 포괄하려는 것이다.
본 발명은 도너 기판으로부터 리시버/시스템 기판으로의 선택된 마이크로 디바이스 세트의 이송에 관한 것이지만, 시스템 기판에 이송된 마이크로 디바이스가 이미 있을 수 있다. 또는 다른 경우에서, 이송을 방해할 수 있는 리시버 기판에는 다른 구조가 존재한다. 본 발명에서, 본 발명자들은 이전에 이송된 마이크로 디바이스를 사용하여 본 발명을 설명하지만, 유사한 주제가 다른 구조에 적용될 수 있다.
마이크로 디바이스는 마이크로 LED, OLED, 마이크로 센서, MEMs, 및 임의의 기타 유형의 디바이스일 수 있다.
한 경우에, 마이크로 디바이스는 기능적 본체 및 콘택트를 갖는다. 콘택트는 전기식, 광학식, 또는 기계식 콘택트일 수 있다.
광전자 마이크로 디바이스의 경우에, 마이크로 디바이스는 기능 층 및 전하 운반 층을 가질 수 있다. 전하 운반 층(도핑된 층, 저항(ohmics) 및 콘택트)이 디바이스 외부의 기능 층과 콘택트 사이에서 전하(정공의 전자)를 이송하는 경우. 기능 층은 전자기 신호(예를 들어, 광)를 생성하거나 전자기 신호를 흡수할 수 있다.
시스템 기판은 픽셀, 및 각 픽셀이 적어도 하나의 마이크로 디바이스를 제어하는 픽셀 회로를 가질 수 있다. 픽셀 회로는 전극, 트랜지스터, 또는 다른 구성요소로 이루어질 수 있다. 트랜지스터는 박막 공정, CMOS, 또는 유기 재료로 제작될 수 있다.
도 1a는 도너 기판(102)으로부터 리시버 기판(150)으로 마이크로 디바이스를 이송하기 위한 실시예를 도시한다. 여기서, 버퍼 층(104)은 도너 기판(102) 상에 형성될 수 있고 마이크로 디바이스(106)는 버퍼 층의 상단에 위치된다. 버퍼 층은 패터닝 또는 에칭 공정에 의해 형성될 수 있다. 이는 중합체, 유전체, 또는 금속과 같은 다른 재료일 수 있다. 버퍼 층을 전개(develop)하기 위한 반도체 공정의 사용으로 인해, 이는 기판 상의 마지막 마이크로 디바이스의 에지에 정렬될 수 있다. 시스템 기판(150)은 도너 기판(102)으로부터 시스템 기판(150)으로 이송될 현재 마이크로 디바이스와 연관된 패드(152)를 갖는다. 시스템 기판(150)은 또한 마이크로 디바이스(156)로 이미 채워진 패드(154)를 갖고, 이들 패드 중 일부는 이송을 위해 현재 위치에 인접해 있을 수 있다.
도너 기판(102) 및 시스템 기판(152)이 서로 가까이 있을 때 도 1b에 도시된 바와 같이, 선택된 마이크로 디바이스는 선택된 패드(152)와 접촉하고(또는 이에 가까워지고) 있다. 패드(152)는 연질 재료(접착제, 중합체, 인듐 등)일 수 있다. 압력 하에서의 결과로서, 패드는 변형될 수 있다. 압력이 균일하지 않은 경우, 패드는 상이하게 변형됨으로써 백플레인, 백플레인 내의 기존 마이크로 디바이스 중 일부를 손상시킬 수 있다. 또 다른 경우에, 패드(152)는 경질 재료로 제조된다. 그 결과, 패드는 변형되지 않을 것이다. 이는 2개의 기판 사이의 표면 불균일성 또는 평행성의 편차로 인해 일부 디바이스에 대해 더 적은 연결 손실을 초래할 수 있다.
도 2a는 도너 기판(102)으로부터 리시버 기판(150)으로 마이크로 디바이스를 이송하기 위한 실시예를 도시한다. 여기서, 버퍼 층(104)은 도너 기판(102) 상에 형성될 수 있고 마이크로 디바이스(106)는 버퍼 층의 상단에 위치된다. 버퍼 층은 패터닝 또는 에칭 공정에 의해 형성될 수 있다. 이는 중합체, 유전체, 또는 금속과 같은 다른 재료일 수 있다. 버퍼 층을 전개하기 위한 반도체 공정의 사용으로 인해, 이는 기판 상의 마지막 마이크로 디바이스의 에지에 정렬될 수 있다. 시스템 기판(150)은 도너 기판(102)으로부터 시스템 기판(150)으로 이송될 현재 마이크로 디바이스와 연관된 패드(152)를 갖는다. 시스템 기판(150)은 또한 마이크로 디바이스(156)로 이미 채워진 패드(154)를 갖고, 이들 패드 중 일부는 이송을 위해 현재 위치에 인접해 있을 수 있다. 도너 기판(102) 및 시스템 기판(152)이 서로 가까이 있을 때, 선택된 마이크로 디바이스는 선택된 패드(152)와 접촉하고(또는 이에 가까워지고) 있다. 하나의 관련된 경우에, 패드는 경질 재료 베이스(152-a) 및 연질 쉘(152-b)을 갖는다. 도시된 바와 같이, 이송된 디바이스(156)는 연질 재료(154-b)를 변형시킬 수 있다.
도 2b는 경질 코어(152-a) 및 연질 쉘(152-b)을 갖는 패드 구조를 도시한다. 쉘(152-b)은 코어(152-a)의 상단 표면만, 또는 적어도 하나의 측벽 또한 덮을 수 있다. 여기서, 패드를 시스템 기판/백플레인(150)에 연결하는 전극(202)이 있을 수 있다. 패드는 상이한 형상을 가질 수 있다. 경질 코어는 Al, 금과 같은 경질 금속, 또는 산화규소 또는 질화규소와 같은 유전체, 또는 BCB, SU8 등과 같은 중합체일 수 있으며, 쉘은 인듐 또는 다른 연질 금속 또는 연질 접착제(예컨대, PI, PMMA, PSA)일 수 있다. 접착제는 그 안에 매립된 전도성 입자를 가질 수 있다. 경질 코어의 높이는 시스템 기판 내의 최고 지점과 시스템 기판 내의 패드의 위치 사이의 표면 차이보다 더 높도록 설계된다. 2개의 기판의 표면 불균일성 및 도너 및 시스템 기판 사이의 평행성의 오차와 같은 다른 파라미터가 패드의 경질 코어의 높이를 조정하는 데 사용될 수 있다. 이 경우에, 높이는 도너 기판이 시스템 기판을 향해 이동하는 것을 정지시킴에 따라 마이크로 디바이스가 시스템 기판에서 원하지 않는 영역과 접촉하는 것을 방지하도록 설계된다. 연질 쉘의 높이는 충분한 접착력, 도너 기판을 가로지르는 패드로의 연결을 제공하도록 설계된다. 이를 달성하기 위해, 연질 재료는 시스템 기판 상의 패드와 도너 기판 상의 마이크로 디바이스 사이의 거리 차이보다 높이가 더 높아야 한다. 거리 차이는 2개의 기판 사이의 평행성의 오차 및 시스템 기판과 도너 기판의 표면 불균일성으로부터 유래될 수 있다.
불균일한 압력을 추가로 방지하기 위해 도 2c에 도시된, 또 다른 관련 실시예에서, 포스트(154)는 백플레인(150) 상에 전개될 수 있다. 여기서, 포스트는 이송 동안 도너 기판(102)과 접촉하여, 패드, 마이크로 디바이스, 및 백플레인에 대한 손상을 제거한다.
또 다른 관련 실시예에서, 포스트(120)는 또한 도너 기판 상에 형성될 수 있다(도 2d). 포스트는 금속 또는 유전체 또는 중합체로 제조될 수 있다.
도 3a에 나타낸 또 다른 관련된 경우에, 시스템 기판(150) 상의 패드는 스테이지(200) 상에 형성된다. 여기서, 전극(202)은 스테이지(200)의 상단에 걸쳐 연장되고, 패드(204)는 전극의 상단에 형성된다. 그 결과, 도 1에 나타낸 바와 같이 이송 동안, 도너 기판과 시스템 기판 사이의 갭은 스테이지의 높이만큼 증가할 것이다. 또 다른 관련된 경우에, 스테이지(200) 상에는 (도 3b에 도시된 바와 같이) 포스트(206) 또는 스페이서가 있을 수 있다. 스페이서(206)는 마이크로 디바이스가 하나 초과의 패드를 갖는 경우 2개의 패드 사이의 단락을 방지할 수 있고, 또한 이는 접착제인 경우 마이크로 디바이스의 이송을 도울 수 있다.
방법 단계
본 개시내용은 마이크로 디바이스를 이송하는 방법에 관한 것이며, 본 방법은 도너 기판 상에 버퍼 층을 형성하는 단계, 버퍼 층의 상단에 마이크로 디바이스가 위치하게 하는 단계, 연질 재료로 제조된 패드 상에 이송된 마이크로 디바이스를 가진 시스템 기판을 갖는 단계, 마이크로 디바이스가 없는 시스템 기판 상에 연질 재료로 제조된 다른 패드를 갖는 단계, 및 이송될 선택된 마이크로 디바이스가 시스템 기판 상의 연관된 패드에 가까이 있도록 도너 기판 및 시스템 기판을 더 가까워지게 하는 단계를 포함한다.
본 방법에서 추가로, 패드 및 다른 패드는 경질 재료로 제조될 수 있다.
본 방법에서 추가로, 전극은 스테이지의 상단에 걸쳐 연장될 수 있고, 패드는 전극의 상단에 형성된다.
본 방법에서 추가로, 스테이지의 상단에는 포스트가 존재하고 패드는 전극의 상단에 형성된다.
본 개시내용은 마이크로 디바이스를 이송하는 방법에 관한 것이며, 본 방법은 도너 기판 상에 버퍼 층을 형성하는 단계, 버퍼 층의 상단에 마이크로 디바이스가 위치하게 하는 단계, 경질 재료 베이스 및 연질 쉘을 갖는 패드 상에 이송된 마이크로 디바이스를 가진 시스템 기판을 갖는 단계, 마이크로 디바이스가 없는 시스템 기판 상에 경질 재료 베이스 및 연질 쉘을 가진 다른 패드를 갖는 단계, 및 이송될 선택된 마이크로 디바이스가 시스템 기판 상의 연관된 패드에 가까이 있도록 도너 기판 및 시스템 기판을 더 가까워지게 하는 단계를 포함한다.
본 방법에서 추가로, 버퍼 층은 패터닝 또는 에칭 공정에 의해 형성되고 중합체, 유전체, 또는 금속이다.
본 방법에서 추가로, 패드의 연질 쉘은 경질 재료 베이스의 상단 표면 또는 재료 베이스의 적어도 하나의 측벽만을 덮는다.
본 방법에서 추가로, 경질 재료 베이스는 Al, 금, 또는 산화규소 또는 질화규소와 같은 유전체, 또는 BCB, SU8과 같은 중합체 중 하나이고, 연질 쉘은 인듐 또는 연질 접착제 중 하나이다. 여기서, 전극은 패드를 시스템 기판에 연결하도록 형성될 수 있다.
본 방법에서 추가로, 포스트가 시스템 기판 상에 전개되고, 그에 따라 포스트는 이송 동안 도너 기판과 접촉하여, 패드, 마이크로 디바이스, 및 시스템 기판 상의 손상을 제거한다. 여기서, 포스트는 또한 도너 기판 상에 형성될 수 있고, 포스트는 금속 또는 유전체 또는 중합체로 제조된다.
본 방법에서 추가로, 도너 기판과 시스템 기판 사이의 갭은 이송 동안 스테이지의 높이만큼 증가한다.
본 방법에서 추가로, 경질 코어의 높이는 시스템 기판 내의 최고 지점과 시스템 기판 내의 패드의 위치 사이의 표면 차이보다 더 높도록 설계된다. 2개의 기판의 표면 불균일성 및 도너 및 시스템 기판 사이의 평행성의 오차와 같은 다른 파라미터가 패드의 경질 코어의 높이를 조정하는 데 사용될 수 있다. 이 경우에, 높이는 도너 기판이 시스템 기판을 향해 이동하는 것을 정지시킴에 따라 마이크로 디바이스가 시스템 기판에서 원하지 않는 영역과 접촉하는 것을 방지하도록 설계된다. 연질 쉘의 높이는 충분한 접착력, 도너 기판을 가로지르는 패드로의 연결을 제공하도록 설계된다. 이를 달성하기 위해, 연질 재료는 시스템 기판 상의 패드와 도너 기판 상의 마이크로 디바이스 사이의 거리 차이보다 높이가 더 높아야 한다. 거리 차이는 2개의 기판 사이의 평행성의 오차 및 시스템 기판과 도너 기판의 표면 불균일성으로부터 유래될 수 있다.
본 발명의 특정 실시예 및 응용예가 예시되고 설명되었지만, 본 발명은 본원에 개시되는 정확한 구성 및 조성에 한정되지 않고 첨부된 청구범위에서 정의되는 바와 같은 본 발명의 사상 및 범위로부터 벗어남이 없이 다양한 수정, 변경, 및 변형이 전술한 설명으로부터 명백할 수 있음을 이해해야 한다.

Claims (13)

  1. 마이크로 디바이스를 이송하는 방법으로서,
    도너 기판 상에 버퍼 층을 형성하는 단계;
    상기 버퍼 층의 상단에 마이크로 디바이스가 위치하게 하는 단계;
    연질 재료로 제조된 패드 상에 이송된 마이크로 디바이스를 가진 시스템 기판을 갖는 단계;
    마이크로 디바이스 없이 상기 시스템 기판 상에 상기 연질 재료로 제조된 다른 패드를 갖는 단계; 및
    이송될 선택된 마이크로 디바이스가 상기 시스템 기판 상의 연관된 패드에 가까이 있도록 상기 도너 기판 및 상기 시스템 기판을 더 가까워지게 하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 상기 패드 및 다른 패드는 경질 재료로 제조되는, 방법.
  3. 마이크로 디바이스를 이송하는 방법으로서,
    도너 기판 상에 버퍼 층을 형성하는 단계;
    상기 버퍼 층의 상단에 마이크로 디바이스가 위치하게 하는 단계;
    경질 재료 베이스 및 연질 쉘을 갖는 패드 상에 이송된 마이크로 디바이스를 가진 시스템 기판을 갖는 단계;
    마이크로 디바이스가 없는 상기 시스템 기판 상에 경질 재료 베이스 및 연질 쉘을 가진 다른 패드를 갖는 단계; 및
    이송될 선택된 마이크로 디바이스가 상기 시스템 기판 상의 연관된 패드에 가까이 있도록 상기 도너 기판 및 상기 시스템 기판을 더 가까워지게 하는 단계를 포함하는, 방법.
  4. 제3항에 있어서, 상기 버퍼 층은 패터닝 또는 에칭 공정에 의해 형성되고 중합체, 유전체, 또는 금속인, 방법.
  5. 제3항에 있어서, 상기 패드의 상기 연질 쉘은 상기 경질 재료 베이스의 상단 표면 또는 상기 재료 베이스의 적어도 하나의 측벽만을 덮는, 방법.
  6. 제3항에 있어서, 상기 경질 재료 베이스는 Al, 금, 또는 산화규소 또는 질화규소와 같은 유전체, 또는 BCB, SU8과 같은 중합체 중 하나이고, 상기 연질 쉘은 인듐 또는 연질 접착제 중 하나인, 방법.
  7. 제3항에 있어서, 포스트(post)가 상기 시스템 기판 상에 전개(develop)되고, 그에 따라 상기 포스트는 이송 동안 상기 도너 기판과 접촉하여, 상기 패드, 상기 마이크로 디바이스, 및 상기 시스템 기판 상의 손상을 제거하는, 방법.
  8. 제5항에 있어서, 전극은 상기 패드를 상기 시스템 기판에 연결하도록 형성되는, 방법.
  9. 제7항에 있어서, 포스트는 또한 상기 도너 기판 상에 형성되는, 방법.
  10. 제9항에 있어서, 상기 포스트는 금속 또는 유전체 또는 중합체로 제조되는, 방법.
  11. 제1항에 있어서, 전극은 스테이지의 상단에 걸쳐 연장되고, 상기 패드는 상기 전극의 상단에 형성되는, 방법.
  12. 제11항에 있어서, 도너 기판과 시스템 기판 사이의 갭은 이송 동안 상기 스테이지의 높이만큼 증가하는, 방법.
  13. 제1항에 있어서, 상기 스테이지의 상단에는 포스트가 존재하고 상기 패드는 상기 전극의 상단에 형성되는, 방법.
KR1020237032480A 2021-02-22 2022-02-22 마이크로 디바이스의 이송 KR20230147713A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163152026P 2021-02-22 2021-02-22
US63/152,026 2021-02-22
PCT/CA2022/050250 WO2022174359A1 (en) 2021-02-22 2022-02-22 Transfer of micro devices

Publications (1)

Publication Number Publication Date
KR20230147713A true KR20230147713A (ko) 2023-10-23

Family

ID=82932202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237032480A KR20230147713A (ko) 2021-02-22 2022-02-22 마이크로 디바이스의 이송

Country Status (6)

Country Link
US (1) US20240136215A1 (ko)
KR (1) KR20230147713A (ko)
CN (1) CN116802791A (ko)
DE (1) DE112022001235T5 (ko)
TW (1) TW202316644A (ko)
WO (1) WO2022174359A1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002084631A1 (fr) * 2001-04-11 2002-10-24 Sony Corporation Procede de transfert d'element, procede de disposition d'element mettant en oeuvre ce procede et procede de production d'un appareil d'affichage d'image
US20170215280A1 (en) * 2016-01-21 2017-07-27 Vuereal Inc. Selective transfer of micro devices
CN112366168A (zh) * 2020-11-10 2021-02-12 浙江清华柔性电子技术研究院 微型led器件巨量转移方法及装置

Also Published As

Publication number Publication date
CN116802791A (zh) 2023-09-22
WO2022174359A1 (en) 2022-08-25
DE112022001235T5 (de) 2023-12-21
US20240136215A1 (en) 2024-04-25
TW202316644A (zh) 2023-04-16

Similar Documents

Publication Publication Date Title
TWI581355B (zh) 轉置微元件的方法
WO2020215856A1 (zh) 芯片转移方法、显示装置、芯片及目标基板
US9006896B2 (en) Chip package and method for forming the same
CN104979301A (zh) 晶片封装体及其制造方法
CN110832635A (zh) 用于制造基于led的发射显示装置的方法
US20200168697A1 (en) Spliced unit and spliced panel
US20220208738A1 (en) Optoelectronic solid state array
CN109119410B (zh) 发光装置的制造方法
US10930528B2 (en) Method for transferring micro device
CA2887186A1 (en) Selective transferring and bonding of pre-fabricated micro-devices
KR20210129159A (ko) 마이크로 디바이스 카트리지 구조
KR20230147713A (ko) 마이크로 디바이스의 이송
US20220005774A1 (en) Microdevice cartridge structure
US20130049230A1 (en) Stacking method and stacking carrier
US9365415B2 (en) Compact electronic package with MEMS IC and related methods
US20220068986A1 (en) Method for manufacturing imaging module
KR20140038922A (ko) 하나 이상의 집적회로 부품용 상호접속 또는 리다이렉트 배선 생성 방법
KR20230147717A (ko) 카트리지 간섭
US20190252222A1 (en) Method for transferring micro device
KR102440998B1 (ko) 양면 패턴부를 포함하는 템포러리 본딩용 미끄럼 방지 패드
KR102615699B1 (ko) 반도체 웨이퍼의 보유 방법 및 반도체 장치의 제조 방법
US7323354B2 (en) Method of manufacturing MEMS device
CN103224217A (zh) 用于导电柱的系统和方法
US10090269B2 (en) Bump structure, display device including a bump structure, and method of manufacturing a bump structure
CN114746999A (zh) 在用于微型器件集成的背板上创建暂存