KR101659383B1 - 적층 세라믹 콘덴서, 적층 세라믹 콘덴서 어레이 및 적층 세라믹 콘덴서의 실장 구조체 - Google Patents
적층 세라믹 콘덴서, 적층 세라믹 콘덴서 어레이 및 적층 세라믹 콘덴서의 실장 구조체 Download PDFInfo
- Publication number
- KR101659383B1 KR101659383B1 KR1020150017223A KR20150017223A KR101659383B1 KR 101659383 B1 KR101659383 B1 KR 101659383B1 KR 1020150017223 A KR1020150017223 A KR 1020150017223A KR 20150017223 A KR20150017223 A KR 20150017223A KR 101659383 B1 KR101659383 B1 KR 101659383B1
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic capacitor
- outer layer
- multilayer ceramic
- width direction
- thickness
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 95
- 239000000919 ceramic Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims description 20
- 239000011521 glass Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 238000003475 lamination Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000011230 binding agent Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000007767 bonding agent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000005534 acoustic noise Effects 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 238000009530 blood pressure measurement Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002759 woven fabric Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/129—Ceramic dielectrics containing a glassy phase, e.g. glass ceramic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
[과제] 소음이 한층 더 발생하기 어려운 적층 세라믹 콘덴서를 제공한다.
[해결 수단] 유전체로 이루어진 세라믹 소체(2) 내에 있어서, 복수의 내부 전극(3,4)이 배치되어 있다. 복수의 내부 전극(3,4)이 적층되어 있는 방향을 적층 방향, 세라믹 소체(2)의 적층 방향과 직교하는 제 1 방향을 길이 방향, 적층 방향과 제 1 방향과 직교하고 있는 제 2 방향을 폭 방향으로 한다. 세라믹 소체(2)는 복수의 내부 전극(3,4)이 적층되어 있는 유효부와, 유효부의 적층 방향 일방측에 위치하고 있는 제 1 외층부(2g)와, 타방측에 위치하고 있는 제 2 외층부(2h)와, 유효부 및 제 1, 제 2 외층부(2g,2h)가 적층되어 있는 부분의 상기 폭 방향 일방측과 타방측에 형성된 제 1, 제 2 폭 방향 갭부(2i,2j)를 갖는다. 제 1, 제 2 폭 방향 갭부(2i,2j)의 폭 방향 치수를 A, 유효부의 적층 방향을 따르는 치수인 두께를 B라고 했을 때, A/B가 0.04 이하이다.
[해결 수단] 유전체로 이루어진 세라믹 소체(2) 내에 있어서, 복수의 내부 전극(3,4)이 배치되어 있다. 복수의 내부 전극(3,4)이 적층되어 있는 방향을 적층 방향, 세라믹 소체(2)의 적층 방향과 직교하는 제 1 방향을 길이 방향, 적층 방향과 제 1 방향과 직교하고 있는 제 2 방향을 폭 방향으로 한다. 세라믹 소체(2)는 복수의 내부 전극(3,4)이 적층되어 있는 유효부와, 유효부의 적층 방향 일방측에 위치하고 있는 제 1 외층부(2g)와, 타방측에 위치하고 있는 제 2 외층부(2h)와, 유효부 및 제 1, 제 2 외층부(2g,2h)가 적층되어 있는 부분의 상기 폭 방향 일방측과 타방측에 형성된 제 1, 제 2 폭 방향 갭부(2i,2j)를 갖는다. 제 1, 제 2 폭 방향 갭부(2i,2j)의 폭 방향 치수를 A, 유효부의 적층 방향을 따르는 치수인 두께를 B라고 했을 때, A/B가 0.04 이하이다.
Description
본 발명은 적층 세라믹 콘덴서, 적층 세라믹 콘덴서 어레이 및 적층 세라믹 콘덴서의 실장 구조체에 관한 것이다.
하기의 특허문헌 1에는 적층 세라믹 콘덴서의 실장 구조가 개시되어 있다. 특허문헌 1에서는 적층 세라믹 콘덴서의 세라믹 소체에 있어서, 복수의 내부 전극이 유전체층을 통해서 겹쳐져 있는 부분보다 하방의 세라믹층의 두께가 두껍게 되어 있다. 그것에 의해, 회로 기판에 적층 세라믹 콘덴서를 실장했을 경우의 「소음(acoustic noise)」이라고 불리는 현상이 억제된다고 되어 있다.
적층 세라믹 콘덴서에 인가되고 있는 전압이 변화하면, 세라믹 소체에 있어서 변형이 발생하는 경우가 있다. 이 변형이 도전성 접합재 등을 통해서 실장되어 있는 회로 기판에 전파된다. 그것에 따라 회로 기판이 진동하여 상기 「소음」이라고 불리는 현상이 발생한다.
특허문헌 1에서는 상기 소음의 억제가 도모되고 있지만, 아직 충분하지는 않았다. 특히, 외형 치수 중 최대 치수가 1.8㎜를 밑도는 직육면체 형상의 적층 세라믹 콘덴서에 있어서는 도전성 접합제의 젖음 높이가 변동되기 쉬웠다. 그 때문에 적층 세라믹 콘덴서의 소음의 억제 정도에 편차가 생기기 쉬웠다. 따라서, 최대 치수가 1.8㎜를 밑도는 적층 세라믹 콘덴서에 있어서는 더욱 소음을 억제하는 것이 요망된다.
본 발명의 목적은 소음을 한층 더 효과적으로 억제할 수 있는 적층 세라믹 콘덴서, 적층 세라믹 콘덴서 어레이 및 적층 세라믹 콘덴서의 실장 구조체를 제공하는 것에 있다.
본 발명에 의한 적층 세라믹 콘덴서는 유전체로 이루어진 세라믹 소체와 상기 세라믹 소체 내에 있어서 유전체층을 사이에 두고 대향하도록 적층되어 있는 복수의 내부 전극을 구비한다. 본 발명에 있어서는 상기 세라믹 소체에 있어서 상기 복수의 내부 전극이 적층되어 있는 방향을 적층 방향, 그 적층 방향과 직교하는 제 1 방향을 길이 방향, 상기 적층 방향과 직교하고 있고 또한 상기 제 1 방향과 직교하고 있는 제 2 방향을 폭 방향으로 한다. 상기 세라믹 소체는 복수의 내부 전극이 적층되어 있는 유효부와, 유효부의 적층 방향 일방측에 위치하고 있는 제 1 외층부와, 적층 방향 타방측에 위치하고 있는 제 2 외층부와, 상기 유효부 및 상기 제 1 및 제 2 외층부가 적층되어 있는 부분의 상기 폭 방향의 일방측 및 타방측에 각각 형성된 제 1 및 제 2 폭 방향 갭부를 갖는다. 상기 제 1, 제 2 폭 방향 갭부의 폭 방향 치수를 A, 상기 유효부의 적층 방향을 따르는 치수인 두께를 B라고 했을 때, A/B가 0.04 이하로 되어 있다.
본 발명에 의한 적층 세라믹 콘덴서에서는, 바람직하게는 상기 제 1 외층부의 적층 방향 외측면이 실장면측으로 되어 있고, 제 1 외층부의 두께를 C라고 했을 때 C>A이다.
또한, 본 발명에 의한 적층 세라믹 콘덴서에서는, 바람직하게는 상기 제 1 외층부의 적층 방향 외측면이 실장면측으로 되어 있고, 제 1 외층부의 두께를 C, 제 2 외층부의 두께를 D라고 했을 때 C>D이다.
본 발명에 의한 적층 세라믹 콘덴서에서는, 바람직하게는 상기 제 1 외층부의 적층 방향 외측면이 실장면측으로 되어 있고, 제 1 외층부의 두께를 C, 제 2 외층부의 두께를 D라고 했을 때 C>D>A이다.
본 발명에 의한 적층 세라믹 콘덴서에서는, 바람직하게는 상기 제 1, 제 2 폭 방향 갭부의 폭(A)이 17㎛ 이하이다.
본 발명에 의한 적층 세라믹 콘덴서에서는, 바람직하게는 상기 유효부에 있어서의 유전체층의 밀도와 비교해서 상기 제 1, 제 2 폭 방향 갭부의 밀도가 낮다.
본 발명에 의한 적층 세라믹 콘덴서의 다른 특정 국면에서는, 상기 세라믹 소체가 유전체 세라믹스와 유리를 함유하고 있고, 상기 유효부에 있어서의 유전체층의 유리 함유 비율보다 상기 폭 방향 갭부의 유리 함유 비율이 낮다.
본 발명에 의한 적층 세라믹 콘덴서의 다른 특정 국면에서는, 상기 세라믹 소체가 공극을 갖고, 상기 유효부에 있어서의 유전체층의 공극률보다 상기 폭 방향 갭부에 있어서의 공극률이 낮다.
본 발명에 의한 적층 세라믹 콘덴서에서는, 바람직하게는 A/B가 0.03 이하이다.
본 발명에 의한 적층 세라믹 콘덴서 어레이는 복수의 캐비티를 갖는 포장체와 상기 각 캐비티에 수용되어 있는 본 발명에 따라 구성되어 있는 적층 세라믹 콘덴서를 구비하고, 각 적층 세라믹 콘덴서의 내부 전극이 상기 캐비티의 저면과 평행하게 배치되어 있다.
본 발명에 의한 적층 세라믹 콘덴서의 실장 구조체는 기판과 상기 기판의 표면에 실장된 본 발명에 따라 구성된 적층 세라믹 콘덴서를 구비하고, 상기 적층 방향이 상기 기판의 표면과 직교하고 있고, 또한 상기 제 1 외층부가 상기 제 2 외층부보다 기판측에 위치하고 있다.
(발명의 효과)
본 발명에 의한 적층 세라믹 콘덴서에 의하면, A/B가 0.04 이하이기 때문에 소음을 한층 더 효과적으로 억제할 수 있다.
도 1(a) 및 도 1(b)는 본 발명의 제 1 실시형태에 의한 적층 세라믹 콘덴서의 정면 단면도 및 측면 단면도이다.
도 2는 적층 세라믹 콘덴서에 있어서 전압 인가시의 변형 현상을 설명하기 위한 모식적 사시도이다.
도 3은 적층 세라믹 콘덴서에 있어서 소음이 발생하는 메커니즘을 설명하기 위한 모식적 평면도이다.
도 4는 적층 세라믹 콘덴서에 있어서 소음이 발생하는 메커니즘을 설명하기 위한 모식적 평면도이다.
도 5는 제 1 실시형태에 의한 적층 세라믹 콘덴서를 회로 기판에 실장한 실장 구조체를 나타내는 부분 노치 정면 단면도이다.
도 6은 본 발명의 제 2 실시형태로서의 적층 세라믹 콘덴서 어레이를 설명하기 위한 부분 절결 정면 단면도이다.
도 7은 실험예 1~4에 있어서의 최대 음압 레벨을 나타내는 도면이다.
도 2는 적층 세라믹 콘덴서에 있어서 전압 인가시의 변형 현상을 설명하기 위한 모식적 사시도이다.
도 3은 적층 세라믹 콘덴서에 있어서 소음이 발생하는 메커니즘을 설명하기 위한 모식적 평면도이다.
도 4는 적층 세라믹 콘덴서에 있어서 소음이 발생하는 메커니즘을 설명하기 위한 모식적 평면도이다.
도 5는 제 1 실시형태에 의한 적층 세라믹 콘덴서를 회로 기판에 실장한 실장 구조체를 나타내는 부분 노치 정면 단면도이다.
도 6은 본 발명의 제 2 실시형태로서의 적층 세라믹 콘덴서 어레이를 설명하기 위한 부분 절결 정면 단면도이다.
도 7은 실험예 1~4에 있어서의 최대 음압 레벨을 나타내는 도면이다.
이하, 도면을 참조하면서 본 발명의 구체적인 실시형태를 설명함으로써, 본 발명을 명확하게 한다.
도 1(a) 및 도 1(b)는 본 발명의 제 1 실시형태에 의한 적층 세라믹 콘덴서의 정면 단면도 및 측면 단면도이다.
적층 세라믹 콘덴서(1)는 직육면체 형상의 세라믹 소체(2)를 갖는다. 세라믹 소체(2)는 유전체 세라믹스로 이루어진다. 세라믹 소체(2) 내에는 복수의 제 1 내부 전극(3)과 복수의 제 2 내부 전극(4)이 설치되어 있다. 제 1 내부 전극(3)과 제 2 내부 전극(4)은 유전체층을 통해서 대향하도록 교대로 적층되어 있다.
세라믹 소체(2)는 상면(2a)과 하면(2b)을 갖는다. 또한, 제 1 끝면(2c)과 제 2 끝면(2d)이 대향하고 있다. 또한, 세라믹 소체(2)는 제 1 측면(2e)과 제 2 측면(2f)을 갖는다. 세라믹 소체(2)에 있어서, 복수의 내부 전극(3,4)이 적층되어 있는 방향인 상면(2a)과 하면(2b)을 연결하는 두께 방향을 적층 방향으로 한다. 또한, 적층 방향과 직교하고 있는 제 1 방향, 즉 제 1 끝면(2c)과 제 2 끝면(2d)을 연결하는 방향을 길이 방향으로 한다. 제 1 측면(2e)과 제 2 측면(2f)을 연결하는 방향을 폭 방향으로 한다. 즉, 적층 방향과 직교하고 있고, 또한 제 1 방향과 직교하고 있는 제 2 방향을 폭 방향으로 한다.
세라믹 소체(2)는 적당한 유전체 세라믹스로 이루어진다. 상기 유전체 세라믹스로서는 BaTiO3계 세라믹스, CaTiO3계 세라믹스, 또는 SrTiO3계 세라믹스 등을 들 수 있다. 복수의 제 1, 제 2 내부 전극(3,4)은 Ni, Cu, Ag, Ag-Pd 합금 등의 적당한 금속 또는 합금으로 이루어진다.
세라믹 소체(2) 내에 있어서, 복수의 제 1, 제 2 내부 전극(3,4)이 유전체층을 통해서 적층되어 있는 부분을 유효부로 한다. 그리고 이 유효부의 적층 방향 일방측, 도 1에서는 하방측에 위치하고 있는 유전체층 부분을 제 1 외층부(2g)로 한다. 유효부의 적층 방향 반대측, 도 1에서는 상방측에 위치하고 있는 유전체층 부분을 제 2 외층부(2h)로 한다.
도 1(b)에 나타내는 바와 같이 제 1, 제 2 외층부(2g,2h)의 폭 방향 치수는 제 1, 제 2 내부 전극(3,4)과 같게 되어 있다.
그리고, 세라믹 소체(2)는 적층 구조의 제 1 측면(2e)측에 제 1 폭 방향 갭부(2i)를 갖고, 제 2 측면(2f)측에 제 2 폭 방향 갭부(2j)를 갖는다. 상기 폭 방향 갭부(2i,2j)는 유효부에 있어서 제 1, 제 2 내부 전극(3,4)이 노출되어 있는 측면을 덮을뿐만 아니라, 제 1, 제 2 외층부(2g,2h)의 측면도 피복하듯이 형성되어 있다. 이 폭 방향 갭부(2i,2j)는 즉, 제 1 끝면(2c)과 제 2 끝면(2d)을 연결하는 길이 방향 전장에 걸쳐 형성되어 있다.
또한, 도 1(a)에 나타내는 바와 같이 제 1 끝면(2c) 및 제 2 끝면(2d)을 덮도록 각각 제 1, 제 2 외부 전극(5,6)이 형성되어 있다. 제 1, 제 2 외부 전극(5,6)은 도금이나 도전 페이스트의 베이킹 등에 의해 형성할 수 있다. 제 1, 제 2 외부 전극(5,6)은 각각 제 1, 제 2 내부 전극(3,4)에 전기적으로 접속되어 있다.
제 1, 제 2 외부 전극(5,6)을 구성하는 재료로서는 Ni, Ag, Cu, Sn 등의 적당한 금속 또는 합금을 사용할 수 있다.
또한, 상기 세라믹 소체(2)의 제조시에는 유전체층을 주체로 하는 세라믹 그린 시트 상에 마더의 내부 전극을 형성한다. 이 마더의 내부 전극이 형성된 세라믹 그린 시트를 적층하고, 상하에 무지의 마더의 세라믹 그린 시트를 적층한다. 이렇게 하여 얻어진 마더의 적층체를 절단하여 상기 유효부의 하방에 제 1 외층부(2g), 상방에 제 2 외층부(2h)가 적층되어 있는 구조체를 얻는다. 그리고 이 구조체의 측면에 세라믹 슬러리를 도포함으로써, 또는 세라믹 그린 시트를 부착함으로써 제 1, 제 2 폭 방향 갭부(2i,2j)를 형성한다. 이렇게 하여 얻어진 적층체를 소성함으로써 세라믹 소체(2)가 얻어진다.
적층 세라믹 콘덴서(1)에서는 상기한 바와 같이 하여 폭 방향 갭부(2i,2j)를 형성한다. 그 때문에, 폭 방향 갭부(2i,2j)의 폭 방향 치수(A), 즉 폭 방향 갭부(2i,2j)의 두께를 작게 할 수 있다. 그것에 의해, 소형화 및 대용량화를 도모할 수 있다.
또한, 본 실시형태의 적층 세라믹 콘덴서(1)에서는 상기 제 1, 제 2 폭 방향 갭부(2i,2j)의 폭 방향 치수를 A, 상기 유효부의 적층 방향을 따르는 치수인 두께를 B로 했을 때, A/B가 0.04 이하로 되어 있다. 그것에 의해, 실장 기판 등에 실장된 후에 전압이 적층 세라믹 콘덴서(1)에 인가되었다고 해도, 상술한 소음이 한층 더 발생하기 어렵다. 이것을 도 2~도 5를 참조해서 보다 상세하게 설명한다.
또한, 본 실시형태의 적층 세라믹 콘덴서(1)에서는 제 1 외층부(2g)가 실장 기판측에 실장되는 측으로서 사용된다. 즉, 하면(2b)측부터 실장 기판에 실장되는 것으로 한다.
도 5는 적층 세라믹 콘덴서(1)가 회로 기판에 실장되어 있는 적층 세라믹 콘덴서의 실장 구조체의 실시형태를 나타내는 부분 절결 정면 단면도이다. 적층 세라믹 콘덴서(1)는 하면(2b)측부터 실장 기판(11)에 실장되어 있다. 여기서는 적층 세라믹 콘덴서(1)에 있어서의 상술한 적층 방향이 실장 기판(11)의 표면에 직교하고 있다. 또한, 하면(2b)측부터 적층 세라믹 콘덴서(1)가 실장되어 있으므로, 제 1 외층부(2g)가 제 2 외층부(2h)보다 실장 기판(11)측에 위치하고 있다. 보다 구체적으로는 제 1, 제 2 외부 전극(5,6)이 각각 제 1, 제 2 접합재(12,13)에 의해 실장 기판(11) 상의 전극에 접합되어 고정되어 있다.
이 상태에서, 적층 세라믹 콘덴서(1)에 전압이 인가되면 상기 적층 방향을 따라 세라믹 소체(2)가 변형되는 경우가 있다. 보다 구체적으로는, 도 2에 모식적 사시도로 나타내는 바와 같이, 세라믹 소체(2)에 있어서 화살표 AT 및 -AT로 나타내는 바와 같이 세라믹 소체(2)의 중앙 영역에 있어서 상면 및 하면이 상방 및 하방으로 크게 변형된다. 이것은 유효부에 있어서 전압이 인가됨으로써 변형이 발생하고 있기 때문이다. 이것에 따라, 길이 방향(L)에 있어서는 제 1, 제 2 끝면(2c,2d)의 중앙 부분이 근접하도록 변형되게 된다. 바꿔 말하면, 제 1 끝면(2c)이 화살표 AL 방향으로 변위하고, 제 2 끝면(2d)의 중앙이 화살표 -AL 방향으로 변위한다.
또한. 폭 방향(W)에서는 세라믹 소체(2)의 제 1, 제 2 측면(2e,2f)이 화살표 AW 및 화살표 -AW 방향으로 변위한다. 그리고, 직육면체 형상의 세라믹 소체(2)의 코너 부분에 있어서는 변형은 거의 발생하지 않는다.
상기 적층 세라믹 콘덴서(1)에 인가되는 전압의 주기에 따라, 상술한 변형이 반복해서 발생한다. 그 때문에, 실장 기판(11)에 접합재(12,13)에 의해 접합되어 있는 적층 세라믹 콘덴서가 진동원이 되고, 실장 기판(11)에 진동이 전파된다. 그것에 의해서 실장 기판(11)이 진동하고, 소음이 발생한다.
그런데, 본 실시형태의 적층 세라믹 콘덴서(1)에서는 유효부가 상하 방향으로 변위하면, 즉 도 2의 화살표 AT 방향 및 화살표 -AT 방향으로 변위하면 제 1, 제 2 폭 방향 갭부(2i,2j)는 유효부에 의해 인장되어 중앙 영역에 있어서 상하 방향으로 신장되게 된다. 따라서, 중앙 영역이 상하 방향으로 신장되면 제 1, 제 2 폭 방향 갭부(2i,2j)는 폭 방향(W)에 있어서는 수축하게 된다.
도 3은 변형되기 전의 상태를 모식적으로 나타내고, 도 4는 유효부가 상하 방향으로 신장되어 변형된 후의 상태를 모식적으로 나타내는 도면이다.
상기 변형의 전후로 폭 방향 갭부(2i,2j)의 체적이 일정하다고 가정하면, 제 1, 제 2 폭 방향 갭부(2i,2j)의 폭 방향 치수(A)에 비례해서 제 1, 제 2 폭 방향 갭부(2i,2j)의 수축량이 작아지는 것을 본원 발명자들은 발견했다. 구체적으로는 본원 발명자들은 실험을 반복한 결과, 상기 유효부의 두께(B)에 대한 제 1, 제 2 폭 방향 갭부(2i,2j)의 폭 방향 치수(A)의 비가 0.04 이하로 되면, 0.04보다 클 경우와 비교하여 소음의 발생을 억제할 수 있는 것을 발견했다.
또한, 본원 발명자들은 상기 유효부의 두께(B)에 대한 제 1, 제 2 폭 방향 갭부(2i,2j)의 폭 방향 치수(A)의 비가 0.03 이하로 되면, 0.03보다 클 경우와 비교하여 소음의 발생을 비약적으로 억제할 수 있는 것을 발견하여 본 발명을 이루는 것에 이르렀다.
이것을 이하의 실험예에 의거하여 설명한다. 티탄산 바륨을 주체로 하는 세라믹 그린 시트를 사용하여 상술한 제조 방법에 따라 세라믹 소체(2)를 얻었다. 내부 전극 재료로서는 Ni를 사용했다. 또한, 제 1, 제 2 외부 전극(5,6)의 형성시에 후막 전극 상에 도금막을 적층했다. 후막으로서 Cu, 도금막으로서 Ni 및 Sn을 사용했다. 제 1 내부 전극(3)과 제 2 내부 전극(4)의 적층수를 조정하여 하기의 표 1에 나타내는 실험예 1~4의 적층 세라믹 콘덴서를 제작했다. 하기의 표 1에 있어서는 세라믹 소체(2)의 길이 치수(L0), 폭 방향 치수(W0) 및 두께(T0)를 나타낸다.
또한, 하기의 표 1에는 제 1, 제 2 폭 방향 갭부의 두께(A)와 기판에 탑재되었을 때의 기판측의 외층부인 제 1 외층부(2g)의 두께(C)의 값을 함께 나타낸다. 또한, 상술한 비 A/B의 값도 나타낸다. 여기서는 어느 실험예에 있어서나 제 2 외층부(2h)의 두께(D)는 제 1 외층부(2g)의 두께(C)와 같아지도록 적층 세라믹 콘덴서를 제작했다.
또한, 상기 표 1에 나타낸 치수의 측정은 이하와 같이 해서 행하였다. 즉, 적층 세라믹 콘덴서의 세라믹 소체를 연마하고, 칩의 중심을 지나 폭 방향(W)과 두께 방향(T)을 따르는 단면을 노출시켰다. 노출된 단면을 현미경으로 관찰하고, 이하의 요령으로 측정했다.
치수(A) : 칩의 두께 방향 중심에 가장 가까운 내부 전극의 단부로부터 폭 방향 갭부의 폭 방향 치수(A)를 측정했다.
유효부의 두께(B) : 칩의 두께 방향 양단의 내부 전극의 단부끼리를 연결하는 거리를 구했다.
제 1 외층부(2g)의 두께(C) : 칩의 두께 방향 하단에 위치하고 있는 내부 전극의 폭 방향 중심으로부터 칩의 하면(2b)까지의 거리를 측정했다.
제 2 외층부(2h)의 두께(D) : 칩의 두께 방향에 있어서 상단에 위치하고 있는 내부 전극의 폭 방향 중심으로부터 상면(2a)까지의 거리를 구했다.
(소음의 음압 측정)
상기와 같이 해서 준비한 실험예 1~4의 적층 세라믹 콘덴서를 에폭시 수지로 이루어진 모재에 유리제의 직포가 첨가된 유리 에폭시 기판으로 이루어진 두께 1.6㎜의 실장 기판에 땜납을 접합재로서 사용해서 실장했다. 이렇게 하여 실험예 1~4의 샘플을 제작했다.
각 샘플을 측정 장치의 무향(無響) 하우징 내에 설치했다. 그리고, 무향 하우징 내의 적층 세라믹 콘덴서에 대하여 1㎑~6㎑의 주파수대에 있어서의 1Vpp의 교류 전압을 인가했다. 그 상태에서, 적층 세라믹 콘덴서의 3㎜ 상방에 배치한 집음 마이크에 의해 소음을 집음했다. 그리고, 집음계 및 FFT 애널라이저(가부시키가이샤 오노소키제, CF-5220)를 사용하여 집음된 소리의 최대 음압 레벨을 측정했다. 결과를 도 7에 나타낸다. 도 7로부터 분명하게 나타나 있는 바와 같이, 실험예 1, 2에 비해 실험예 3, 4에서는 최대 음압 레벨이 현저하게 낮아져 있는 것을 알 수 있다. 따라서, 실험예 1, 2와 실험예 3, 4의 대비로부터 상기 비 A/B를 0.03 이하로 함으로써 소음을 비약적으로 억압할 수 있는 것을 알 수 있다.
상술한 바와 같이, 외형 치수 중 최대 치수가 1.8㎜를 밑도는 직육면체 형상의 적층 세라믹 콘덴서에 있어서는 도전성 접합제의 젖음 높이가 변동되기 쉬웠다. 그 때문에 적층 세라믹 콘덴서의 소음의 억제에 편차가 발생하기 쉬웠다. 이러한 적층 세라믹 콘덴서여도, A/B를 0.04 이하로 함으로써 소음을 효과적으로 억압할 수 있다.
제 1 외층부(2g), 제 2 외층부(2h) 및 제 1, 제 2 폭 방향 갭부(2i,2j)는 유효부의 주위를 둘러싸고 있다. 따라서, 유효부의 변형을 구속한다. 특히, 유효부를 양측으로부터 끼우는 제 1 외층부(2g)와 제 2 외층부(2h)는 유효부의 팽창 변형을 구속한다.
따라서, 제 1 외층부(2g)와 제 2 외층부(2h)를 두껍게 할수록 구속력이 높아지고, 유효부 상하 방향의 변위가 작아진다. 이 경우, 제 1, 제 2 폭 방향 갭부(2i,2j)의 폭 방향(W)의 수축이 작아진다. 그 결과, 소음을 보다 효과적으로 억제할 수 있다. 이 때문에, 제 1 외층부(2g)의 두께(C) 또는 제 2 외층부(2h)의 두께(D)는 상술의 실험예 2, 3, 4와 같이 제 1, 제 2 폭 방향 갭부(2i,2j)의 폭 방향 치수(A)보다 크게 하는 것이 바람직하다. 즉, C>A 또는 D>A가 바람직하고, C>A 이고 D>A인 것이 한층 더 바람직하다. 또한, 상술의 실험예 3, 4와 같이 C>A/0.7 또는 D>A/0.7의 조건을 만족시키는 것이 바람직하다. C>A/0.7이고 D>A/0.7인 것이 한층 더 바람직하다.
또한, 마찬가지의 사고방식으로 제 1 외층부(2g)의 두께(C)는 유효부의 두께를 B로 했을 때, C/B가 0.07보다 큰 것이 바람직하다. 그것에 의해서 소음을 한층 더 억제할 수 있다. 또는, 제 2 외층부(2h)의 두께(D)를 크게 함으로써도 소음을 억제할 수 있다. 따라서, 바람직하게는 D/B가 0.07보다 크면 소음을 더 효과적으로 억제할 수 있다.
또한, 제 2 외층부(2h)의 두께(D)가 지나치게 커지면, 소음을 충분히 억제하는 것이 불가능한 경우가 있다. 따라서, 소음을 충분히 억제하기 위해서는 B /T0>0.6 이고 1.2>C/D>0.8이 충족되는 것이 바람직하다. 바람직하게는 제 1, 제 2 폭 방향 갭부(2i,2j)의 두께(A)는 17㎛ 이하이며, 그 경우에는 소음을 보다 효과적으로 억제할 수 있다.
또한, 상기 제 1, 제 2 폭 방향 갭부(2i,2j)의 밀도는 바람직하게는 상기 유효부에 있어서의 유전체층의 밀도보다 낮은 것이 바람직하다. 제 1, 제 2 폭 방향 갭부(2i,2j)의 밀도가 유효부의 유전체층의 밀도보다 낮아지면, 변형이 유효부의 유전체층으로부터 제 1, 제 2 폭 방향 갭부(2i,2j)로 전파될 때에 변형의 에너지의 일부가 산일된다. 따라서, 제 1, 제 2 폭 방향 갭부(2i,2j)에 있어서의 변형을 효과적으로 작게 할 수 있다. 그것에 의해, 소음을 더욱 효과적으로 억제할 수 있다.
상기한 바와 같이, 제 1, 제 2 폭 방향 갭부(2i,2j)의 밀도를 상대적으로 낮게 하기 위해서는 제 1, 제 2 폭 방향 갭부(2i,2j)에 있어서의 유리 함유 비율을 유효부의 유전체층에 있어서의 유리 함유 비율보다 낮게 하면 좋다. 다른 방법으로서, 상기 제 1, 제 2 폭 방향 갭부에 있어서의 공극률을 유효부에 있어서의 유전체층의 공극률보다 낮게 해도 좋다. 공극률을 낮게 하기 위해서는 제조시에 폭 방향 갭부(2i,2j)를 형성하기 위한 슬러리 중의 수지 바인더 양이나 세라믹 그린 시트 중의 수지 바인더 양을 유효부용의 세라믹 그린 시트 중의 수지 바인더 양보다 많게 하면 좋다.
또한, 상기 세라믹 소체(2)에 있어서 제 1, 제 2 폭 방향 갭부(2i,2j)의 주성분으로서의 세라믹스는 유효부를 구성하고 있는 유전체층의 세라믹스와 같은 것이 바람직하다. 그것에 의해, 소성시의 수축률 차를 작게 할 수 있다. 단, 제 1, 제 2 폭 방향 갭부(2i,2j)를 구성하고 있는 세라믹스는 유효부의 유전체 세라믹스와 완전히 같은 조성이 아니어도 좋다. 즉, 다른 조성을 사용해도 된다.
도 6은 본 발명의 제 2 실시형태로서의 적층 세라믹 콘덴서 어레이를 나타내는 부분 절결 정면 단면도이다. 상기 실시형태의 적층 세라믹 콘덴서(1)는 임의의 방법으로 회로 기판 등에 실장하기 위해서 공급될 수 있다.
바람직하게는, 적층 세라믹 콘덴서(1)를 제 1 외층부(2g)측부터 확실하게 실장하기 위해서 도 6에 나타내는 적층 세라믹 콘덴서 어레이(21)를 사용하는 것이 바람직하다. 적층 세라믹 콘덴서 어레이(21)는 장척상의 캐리어 테이프(22)와 장척상의 커버 테이프(23)를 갖는다. 캐리어 테이프(22)에 있어서는 복수의 오목부(22a)가 한쪽 면에 개구되도록 형성되어 있다. 이 복수의 오목부(22a)는 캐리어 테이프(22)의 길이 방향에 있어서 분산 배치되어 있다.
각 오목부(22a) 내에 적층 세라믹 콘덴서(1)가 수납되어 있다. 보다 구체적으로는, 적층 세라믹 콘덴서(1)는 상술한 도 1에 나타낸 내부 전극(3,4)이 오목부(22a)의 저면과 평행하게 되도록 배치되어 있다. 적층 세라믹 콘덴서(1)의 제 1 외층부(2g)가 오목부(22a)의 저면측에, 즉 하측에 위치하도록 수납되어 있다.
상기 복수의 오목부(22a)를 폐성하도록 커버 테이프(23)가 캐리어 테이프(22)의 한쪽 면에 부착되어 있다.
적층 세라믹 콘덴서 어레이(21)에서는 적층 세라믹 콘덴서(1)가 상기한 바와 같이 해서 오목부(22a)에 수납되어 있다. 따라서, 적층 세라믹 콘덴서(1)의 실장시에는 커버 테이프(23)을 제거한 후, 적층 세라믹 콘덴서(1)의 상면측에서 적층 세라믹 콘덴서(1)를 흡착하여 유지할 수 있다. 따라서, 흡착 헤드 등을 사용하여 적층 세라믹 콘덴서(1)를 오목부(22a)로부터 인출하고, 제 1 외층부(2g)측부터 회로 기판 등에 확실하게 실장할 수 있다.
제 1 외층부(2g)측부터 적층 세라믹 콘덴서(1)를 회로 기판에 실장했을 경우, 제 1 외층부(2g)의 두께(C)를 제 2 외층부(2h)의 두께(D)보다 크게 하는, 즉 C>D로 하는 것이 바람직하다. 이것은 특허문헌 1에 나타내어지는 바와 같이 회로 기판측의 외층부의 두께 쪽이 소음의 억제에 효과적이고, 적층 세라믹 콘덴서의 전체의 두께를 억제하면서 소음을 억제하기 때문이다.
또한, 상술의 제 1 외층부(2g)의 두께(C)를 두껍게 함으로써 유효부의 팽창 변형을 구속할 수 있다. 그 때문에, 제 1, 제 2 폭 방향 갭부(2i,2j)의 폭 방향(W)의 수축이 억제되게 된다. 따라서, C>D에 추가해서 C>D>A의 조건을 만족시키는 것이 한층 더 바람직하다. 그것에 의해, 소음을 한층 더 억제할 수 있다.
본 발명에 의하면, 상기와 같이 소음을 효과적으로 억제하는 것이 가능하게 된다. 따라서, 소음이 발생하기 쉬운 적층 세라믹 콘덴서, 예를 들면 고용량의 적층 세라믹 콘덴서, 비유전율이 높은 유전체를 사용한 적층 세라믹 콘덴서, 내부 전극 적층수가 많은 적층 세라믹 콘덴서, 또는 내부 전극 사이에 끼워진 유전체층의 두께가 얇은 적층 세라믹 콘덴서에 있어서 본 발명은 특히 효과적이다. 구체적으로는 정전 용량이 1㎌ 이상, 특히 10㎌ 이상의 적층 세라믹 콘덴서에 있어서도 소음이 발생하기 쉽지만, 본 발명은 이들 적층 세라믹 콘덴서에도 효과적이다. 또한, 비유전율이 3000 이상인 유전체를 사용한 적층 세라믹 콘덴서에도 본 발명은 효과적이다. 또한, 내부 전극의 적층수가 350층 이상인 적층 세라믹 콘덴서에 있어서도 본 발명은 효과적이다. 또한, 제 1, 제 2 내부 전극 사이에 끼워진 유전체층의 두께가 1㎛ 이하인 적층 세라믹 콘덴서에도 본 발명은 효과적이다.
1 : 적층 세라믹 콘덴서 2 : 세라믹 소체
2a : 상면 2b : 하면
2c : 제 1 끝면 2d : 제 2 끝면
2e : 제 1 측면 2f : 제 2 측면
2g : 제 1 외층부 2h : 제 2 외층부
2i : 제 1 폭 방향 갭부 2j : 제 2 폭 방향 갭부
3,4 : 제 1, 제 2 내부 전극 5,6 : 제 1, 제 2 외부 전극
11 : 실장 기판 12,13 : 제 1, 제 2 접합재
21 : 적층 세라믹 콘덴서 어레이 22 : 캐리어 테이프
22a : 오목부 23 : 커버 테이프
2a : 상면 2b : 하면
2c : 제 1 끝면 2d : 제 2 끝면
2e : 제 1 측면 2f : 제 2 측면
2g : 제 1 외층부 2h : 제 2 외층부
2i : 제 1 폭 방향 갭부 2j : 제 2 폭 방향 갭부
3,4 : 제 1, 제 2 내부 전극 5,6 : 제 1, 제 2 외부 전극
11 : 실장 기판 12,13 : 제 1, 제 2 접합재
21 : 적층 세라믹 콘덴서 어레이 22 : 캐리어 테이프
22a : 오목부 23 : 커버 테이프
Claims (11)
- 유전체로 이루어진 세라믹 소체와,
상기 세라믹 소체 내에 있어서 유전체층을 사이에 두고 대향하도록 적층되어 있는 복수의 내부 전극을 구비하고,
상기 세라믹 소체에 있어서 상기 복수의 내부 전극이 적층되어 있는 방향을 적층 방향, 그 적층 방향과 직교하는 제 1 방향을 길이 방향, 상기 적층 방향과 직교하고 있고 또한 상기 제 1 방향과 직교하고 있는 제 2 방향을 폭 방향으로 하고, 상기 세라믹 소체는 복수의 내부 전극이 적층되어 있는 유효부와, 유효부의 적층 방향 일방측에 위치하고 있는 제 1 외층부와, 적층 방향 타방측에 위치하고 있는 제 2 외층부와, 상기 유효부 및 상기 제 1 및 제 2 외층부가 적층되어 있는 부분의 상기 폭 방향의 일방측 및 타방측에 각각 형성된 제 1 및 제 2 폭 방향 갭부를 갖고, 상기 제 1, 제 2 폭 방향 갭부의 폭 방향 치수를 A, 상기 유효부의 적층 방향을 따르는 치수인 두께를 B라고 했을 때, A/B가 0.027 이상 0.030 이하인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제 1 항에 있어서,
상기 제 1 외층부의 적층 방향 외측면이 실장면측으로 되어 있고, 제 1 외층부의 두께를 C라고 했을 때, C>A인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제 1 항 또는 제 2 항에 있어서,
상기 제 1 외층부의 적층 방향 외측면이 실장면측으로 되어 있고, 제 1 외층부의 두께를 C, 제 2 외층부의 두께를 D라고 했을 때, C>D인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제 1 항 또는 제 2 항에 있어서,
상기 제 1 외층부의 적층 방향 외측면이 실장면측으로 되어 있고, 제 1 외층부의 두께를 C, 제 2 외층부의 두께를 D라고 했을 때, C>D>A인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제 1 항 또는 제 2 항에 있어서,
상기 제 1, 제 2 폭 방향 갭부의 폭(A)이 17㎛ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제 1 항 또는 제 2 항에 있어서,
상기 유효부에 있어서의 유전체층의 밀도와 비교해서 상기 제 1, 제 2 폭 방향 갭부의 밀도가 낮은 것을 특징으로 하는 적층 세라믹 콘덴서. - 제 1 항 또는 제 2 항에 있어서,
상기 세라믹 소체가 유전체 세라믹스와 유리를 함유하고 있고, 상기 유효부에 있어서의 유전체층의 유리 함유 비율보다 상기 폭 방향 갭부의 유리 함유 비율이 낮은 것을 특징으로 하는 적층 세라믹 콘덴서. - 제 1 항 또는 제 2 항에 있어서,
상기 세라믹 소체가 공극을 갖고, 상기 유효부에 있어서의 유전체층의 공극률보다 상기 폭 방향 갭부에 있어서의 공극률이 낮은 것을 특징으로 하는 적층 세라믹 콘덴서. - 삭제
- 복수의 캐비티를 갖는 포장체와,
상기 각 캐비티에 수용되어 있는 제 1 항 또는 제 2 항에 기재된 적층 세라믹 콘덴서를 구비하고, 각 적층 세라믹 콘덴서의 내부 전극이 상기 캐비티의 저면과 평행하게 배치되어 있는 것을 특징으로 하는 적층 세라믹 콘덴서 어레이. - 기판과,
상기 기판의 표면에 실장된 제 1 항 또는 제 2 항에 기재된 적층 세라믹 콘덴서를 구비하고,
상기 적층 방향이 상기 기판의 표면과 직교하고 있고, 또한 상기 제 1 외층부가 상기 제 2 외층부보다 기판측에 위치하고 있는 것을 특징으로 하는 적층 세라믹 콘덴서의 실장 구조체.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014023457A JP2015153764A (ja) | 2014-02-10 | 2014-02-10 | 積層セラミックコンデンサ、積層セラミックコンデンサ連及び積層セラミックコンデンサの実装構造体 |
| JPJP-P-2014-023457 | 2014-02-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150094516A KR20150094516A (ko) | 2015-08-19 |
| KR101659383B1 true KR101659383B1 (ko) | 2016-09-23 |
Family
ID=53775508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150017223A KR101659383B1 (ko) | 2014-02-10 | 2015-02-04 | 적층 세라믹 콘덴서, 적층 세라믹 콘덴서 어레이 및 적층 세라믹 콘덴서의 실장 구조체 |
Country Status (4)
| Country | Link |
|---|---|
| US (4) | US9530561B2 (ko) |
| JP (1) | JP2015153764A (ko) |
| KR (1) | KR101659383B1 (ko) |
| CN (1) | CN104835646A (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015153764A (ja) * | 2014-02-10 | 2015-08-24 | 株式会社村田製作所 | 積層セラミックコンデンサ、積層セラミックコンデンサ連及び積層セラミックコンデンサの実装構造体 |
| JP6795292B2 (ja) * | 2015-09-15 | 2020-12-02 | Tdk株式会社 | 積層電子部品 |
| JP2017143129A (ja) | 2016-02-09 | 2017-08-17 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2018093051A (ja) | 2016-12-02 | 2018-06-14 | 株式会社村田製作所 | 電子部品 |
| JP6937981B2 (ja) * | 2017-02-02 | 2021-09-22 | 太陽誘電株式会社 | 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法 |
| JP6939187B2 (ja) * | 2017-07-25 | 2021-09-22 | Tdk株式会社 | 電子部品及びその製造方法 |
| JP7040534B2 (ja) * | 2017-12-29 | 2022-03-23 | 株式会社村田製作所 | 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連 |
| JP2020031152A (ja) * | 2018-08-23 | 2020-02-27 | 太陽誘電株式会社 | 積層セラミック電子部品、積層セラミック電子部品実装基板及び積層セラミック電子部品包装体並びに積層セラミック電子部品の製造方法 |
| CZ201984A3 (cs) * | 2019-02-13 | 2020-04-01 | ÄŚeskĂ© vysokĂ© uÄŤenĂ technickĂ© v Praze | Miniaturní snímač akustického tlaku v kapalinách a plynech |
| KR20220084603A (ko) * | 2020-12-14 | 2022-06-21 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299193A (ja) * | 2001-03-29 | 2002-10-11 | Murata Mfg Co Ltd | チップ型積層電子部品 |
| JP2006041268A (ja) * | 2004-07-28 | 2006-02-09 | Kyocera Corp | 積層型電子部品の製法および積層型電子部品 |
| JP2009032833A (ja) * | 2007-07-26 | 2009-02-12 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ |
| JP2012094819A (ja) * | 2010-09-28 | 2012-05-17 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4347650A (en) | 1980-09-22 | 1982-09-07 | Avx Corporation | Method of making marginless multi-layer ceramic capacitors |
| US5072329A (en) | 1991-04-01 | 1991-12-10 | Avx Corporation | Delamination resistant ceramic capacitor and method of making same |
| US5548474A (en) | 1994-03-01 | 1996-08-20 | Avx Corporation | Electrical components such as capacitors having electrodes with an insulating edge |
| JPH11340081A (ja) * | 1998-05-21 | 1999-12-10 | Murata Mfg Co Ltd | 積層セラミック電子部品及びその製造方法 |
| JP2001035738A (ja) * | 1999-07-15 | 2001-02-09 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| JP5246347B2 (ja) * | 2009-12-11 | 2013-07-24 | 株式会社村田製作所 | 積層型セラミック電子部品 |
| KR101141434B1 (ko) * | 2010-12-15 | 2012-05-04 | 삼성전기주식회사 | 적층 세라믹 콘덴서 및 그 제조방법 |
| JP5313289B2 (ja) * | 2011-04-15 | 2013-10-09 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP5375877B2 (ja) | 2011-05-25 | 2013-12-25 | Ｔｄｋ株式会社 | 積層コンデンサ及び積層コンデンサの製造方法 |
| TWI530974B (zh) * | 2011-06-15 | 2016-04-21 | Murata Manufacturing Co | Manufacture of laminated ceramic electronic parts |
| JP5884653B2 (ja) | 2011-09-01 | 2016-03-15 | 株式会社村田製作所 | 実装構造 |
| JP5484506B2 (ja) * | 2012-03-30 | 2014-05-07 | 太陽誘電株式会社 | セラミック粉末及び積層セラミックコンデンサ |
| KR101452048B1 (ko) * | 2012-11-09 | 2014-10-22 | 삼성전기주식회사 | 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체 |
| KR101452068B1 (ko) * | 2012-12-18 | 2014-10-16 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판 |
| KR102097332B1 (ko) * | 2013-02-20 | 2020-04-06 | 삼성전기주식회사 | 적층 세라믹 전자 부품 |
| KR101681358B1 (ko) * | 2013-04-08 | 2016-11-30 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| KR102078012B1 (ko) * | 2014-01-10 | 2020-02-17 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| JP2015153764A (ja) * | 2014-02-10 | 2015-08-24 | 株式会社村田製作所 | 積層セラミックコンデンサ、積層セラミックコンデンサ連及び積層セラミックコンデンサの実装構造体 |
| JP2014212349A (ja) * | 2014-08-13 | 2014-11-13 | 株式会社村田製作所 | 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体 |
| JP2014232898A (ja) * | 2014-09-18 | 2014-12-11 | 株式会社村田製作所 | 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体 |
-
2014
- 2014-02-10 JP JP2014023457A patent/JP2015153764A/ja active Pending
-
2015
- 2015-02-04 KR KR1020150017223A patent/KR101659383B1/ko active IP Right Grant
- 2015-02-09 US US14/616,787 patent/US9530561B2/en active Active
- 2015-02-10 CN CN201510068346.XA patent/CN104835646A/zh active Pending
-
2016
- 2016-11-15 US US15/351,517 patent/US9818544B2/en active Active
-
2017
- 2017-10-25 US US15/792,800 patent/US10090109B2/en active Active
-
2018
- 2018-08-17 US US16/104,299 patent/US10312025B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299193A (ja) * | 2001-03-29 | 2002-10-11 | Murata Mfg Co Ltd | チップ型積層電子部品 |
| JP2006041268A (ja) * | 2004-07-28 | 2006-02-09 | Kyocera Corp | 積層型電子部品の製法および積層型電子部品 |
| JP2009032833A (ja) * | 2007-07-26 | 2009-02-12 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ |
| JP2012094819A (ja) * | 2010-09-28 | 2012-05-17 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170062135A1 (en) | 2017-03-02 |
| US9530561B2 (en) | 2016-12-27 |
| US9818544B2 (en) | 2017-11-14 |
| JP2015153764A (ja) | 2015-08-24 |
| KR20150094516A (ko) | 2015-08-19 |
| US10312025B2 (en) | 2019-06-04 |
| US20180358179A1 (en) | 2018-12-13 |
| US10090109B2 (en) | 2018-10-02 |
| US20180061580A1 (en) | 2018-03-01 |
| CN104835646A (zh) | 2015-08-12 |
| US20150228409A1 (en) | 2015-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101659383B1 (ko) | 적층 세라믹 콘덴서, 적층 세라믹 콘덴서 어레이 및 적층 세라믹 콘덴서의 실장 구조체 | |
| JP5774549B2 (ja) | チップ型積層キャパシタ | |
| KR101504001B1 (ko) | 적층 칩 전자부품, 그 실장 기판 및 포장체 | |
| JP6000682B2 (ja) | チップ型積層キャパシタ | |
| KR101452054B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| CN108155006B (zh) | 电子部件 | |
| JP5684339B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
| KR20140028092A (ko) | 적층 칩 전자부품, 그 실장 기판 및 포장체 | |
| JP6021016B2 (ja) | 積層セラミックキャパシタの実装基板 | |
| JP5718389B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| US9520239B2 (en) | Chip electronic component and board having the same | |
| KR20140038911A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP2014229867A (ja) | セラミック電子部品 | |
| JP2014120754A (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
| KR101462759B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR101565643B1 (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
| KR101548904B1 (ko) | 칩 타입 적층 커패시터 | |
| JP2015056456A (ja) | セラミック電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190906 Year of fee payment: 4 |