JP5774549B2 - チップ型積層キャパシタ - Google Patents

チップ型積層キャパシタ Download PDF

Info

Publication number
JP5774549B2
JP5774549B2 JP2012140668A JP2012140668A JP5774549B2 JP 5774549 B2 JP5774549 B2 JP 5774549B2 JP 2012140668 A JP2012140668 A JP 2012140668A JP 2012140668 A JP2012140668 A JP 2012140668A JP 5774549 B2 JP5774549 B2 JP 5774549B2
Authority
JP
Japan
Prior art keywords
margin
ceramic body
ave
length
multilayer capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012140668A
Other languages
English (en)
Other versions
JP2013008972A (ja
Inventor
アン・ヨン・ギュ
イ・ビョン・ファ
パク・ミン・チョル
ソン・ヨン・フン
イ・ミ・ヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013008972A publication Critical patent/JP2013008972A/ja
Application granted granted Critical
Publication of JP5774549B2 publication Critical patent/JP5774549B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、小型化及び高容量化を具現するとともに、音響ノイズを低減するチップ型積層キャパシタに関する。
電子製品が小型化及び多機能化するに伴い、上記電子製品に内蔵されるチップ型積層キャパシタにおいても小型化及び高容量化が求められている。
チップ型積層キャパシタを小型化及び高容量化するために、誘電体層を形成するセラミック材料としてチタン酸バリウムのような高誘電率の材料を用いる必要性がある。高誘電率の材料で製造された誘電体層を有したチップ型積層キャパシタに電圧変動が発生する場合、内部電極の間の誘電体層の圧電性によりチップ型積層キャパシタに振動が発生する。
上記振動は、誘電体層の誘電率が高いほど、また、同一の静電容量を基準にチップのサイズが相対的に大きい場合、顕著になる傾向がある。上記振動は、上記チップ型積層キャパシタの外部電極から上記チップ型積層キャパシタが実装された回路基板に伝達される。この際、上記回路基板が振動して共鳴が発生する。
即ち、上記回路基板の振動によって発生する共鳴が可聴周波数（２０〜２００００Ｈｚ）領域に含まれると、その振動音が人に不快感を与えるようになり、このような音を音響ノイズ（ａｃｏｕｓｔｉｃ ｎｏｉｓｅ）という。
しかし、強誘電体を材料として用いる積層セラミックキャパシタの圧電現象による振動音（ａｃｏｕｓｔｉｃ ｎｏｉｓｅ）が、一部電子装置において深刻な問題となっている。
このような振動音は、積層セラミックキャパシタが実装される電子装置の騒音発生の原因となるという問題がある。
本発明の目的は、誘電体層の誘電率を低め、厚さが顕著に減少された場合にも、音響ノイズが低減されたチップ型積層キャパシタを提供することにある。
本発明の一実施例によるチップ型積層キャパシタは、グレインの平均サイズの１０倍以上であり、３μｍ以下の厚さに形成される誘電体層が積層されて形成されるセラミック本体と、上記セラミック本体の長さ方向の両端部に形成され、相違する極性を有する第１及び第２外部電極と、一端は上記第２外部電極が形成される上記セラミック本体の一端部面と第１マージンを形成し、他端は第１外部電極に引き出される第１内部電極と、一端は上記第１外部電極が形成される上記セラミック本体の他端部面と第２マージンを形成し、他端は第２外部電極に引き出される第２内部電極と、を含み、上記第１マージンと第２マージンとは、２００μｍ以下の条件で相違する幅を有することができる。
また、本発明の一実施例によるチップ型積層キャパシタの上記第１及び第２外部電極は、上記セラミック本体のＬ−Ｔ平面上で相違する幅に形成される第１及び第２バンド部を有し、上記セラミック本体のＬ−Ｗ平面上の上記第１マージンと第２マージンに対するマージン不均衡率Ｘが、下記の条件（１）を満たすことができる。
５％≦Ｘ＝│Ｍ１／Ａ１−Ｍ２／Ａ２│／ａｖｅ（Ｍ１／Ａ１、Ｍ２／Ａ２）≦４０％ （１）
ここで、Ｍ１は第１マージンの長さ、Ｍ２は第２マージンの長さ、Ａ１は第１バンド部の長さ、Ａ２は第２バンド部の長さであり、ａｖｅは平均を示す関数で、ａｖｅ（ｘ、ｙ）＝（ｘ＋ｙ）／２を意味する。
また、本発明の一実施例によるチップ型積層キャパシタの上記第１及び第２内部電極は、上記誘電体層を介在し重なって対向する容量形成部と上記第１及び第２外部電極に引き出される引き出し部とを含み、上記容量形成部の両側端部とＬ−Ｗ平面上で上記セラミック本体の側面部とが成す第３マージン及び第４マージンが相違しており、Ｗ−Ｔ平面上の上記第３マージンと第４マージンに対するマージン不均衡率Ｙが、下記の条件（２）を満たすことができる。
５％≦Ｙ＝│Ｍ３−Ｍ４│／ａｖｅ（Ｍ３、Ｍ４）≦４０％ （２）
ここで、Ｍ３は第３マージンの長さ、Ｍ４は第４マージンの長さであり、ａｖｅは平均を示す関数で、ａｖｅ（ｘ、ｙ）＝（ｘ＋ｙ）／２を意味する。
また、本発明の一実施例によるチップ型積層キャパシタの上記マージン不均衡率Ｘ及びＹを考慮した音響ノイズの減少率Ｚは、下記の条件（３）を満たすことができる。
２．５％≦Ｚ＝│Ｘ×Ｙ│≦１０．５％ （３）
また、本発明の一実施例によるチップ型積層キャパシタの上記引き出し部の両側端部とＬ−Ｗ平面上で上記セラミック本体の側面部とが成す第５マージン及び第６マージンが相違することができる。
他の側面において、本発明の一実施例によるチップ型積層キャパシタは、六面体状のセラミック本体の長さ方向の両端部を覆うように形成される第１及び第２外部電極と、誘電体層を介在し重なって対向する第１及び第２容量形成部と上記第１及び第２外部電極を連結する第１及び第２引き出し部とを含む第１及び第２内部電極と、を含み、上記第１及び第２内部電極は、誘電体層を介在して交互に上部及び下部ダミー誘電体層まで積層され、上記第１及び第２容量形成部の端部と上記セラミック本体の両端部とが成す第１マージン及び第２マージンは、２００μｍ以下の条件で相違する幅を有することができる。
また、本発明の一実施例によるチップ型積層キャパシタの上記第１及び第２容量形成部と上記第１及び第２引き出し部の幅は、同一であることができる。
また、本発明の一実施例によるチップ型積層キャパシタの上記第１及び第２引き出し部の幅は同一であり、上記第１及び第２容量形成部の幅より小さいことができる。
また、本発明の一実施例によるチップ型積層キャパシタの上記第１及び第２引き出し部は、上記第１及び第２外部電極に向かう方向に連続的に減少する幅を有することができる。
また、本発明の一実施例によるチップ型積層キャパシタの上記第１及び第２外部電極は、上記セラミック本体のＬ−Ｔ平面上で相違する幅に形成される第１及び第２バンド部を有することができる。
また、本発明の一実施例によるチップ型積層キャパシタの上記セラミック本体のＬ−Ｗ平面上の上記第１マージンと第２マージンに対するマージン不均衡率Ｘが、下記の条件（４）を満たすことができる。
５％≦Ｘ＝│Ｍ１／Ａ１−Ｍ２／Ａ２│／ａｖｅ（Ｍ１／Ａ１、Ｍ２／Ａ２）≦４０％ （４）
ここで、Ｍ１は第１マージンの長さ、Ｍ２は第２マージンの長さ、Ａ１は第１バンド部の長さ、Ａ２は第２バンド部の長さであり、ａｖｅは平均を示す関数で、ａｖｅ（ｘ、ｙ）＝（ｘ＋ｙ）／２を意味する。
また、本発明の一実施例によるチップ型積層キャパシタの上記第１及び第２容量形成部の両側端部とＷ−Ｔ平面上で上記セラミック本体の側面部とが成す第３マージン及び第４マージンは相違することができる。
また、本発明の一実施例によるチップ型積層キャパシタのＷ−Ｔ平面上の上記第３マージンと第４マージンに対するマージン不均衡率Ｙが、下記の条件（５）を満たすことができる。
５％≦Ｙ＝│Ｍ３−Ｍ４│／ａｖｅ（Ｍ３、Ｍ４）≦４０％ （５）
ここで、Ｍ３は第３マージンの長さ、Ｍ４は第４マージンの長さであり、ａｖｅは平均を示す関数で、ａｖｅ（ｘ、ｙ）＝（ｘ＋ｙ）／２を意味する。
また、本発明の一実施例によるチップ型積層キャパシタの上記マージン不均衡率Ｘ及びＹを考慮した音響ノイズの減少率Ｚは、下記の条件（６）を満たすことができる。
２．５％≦Ｚ＝│Ｘ×Ｙ│≦１０．５％ （６）
また、本発明の一実施例によるチップ型積層キャパシタの上記引き出し部の両側端部とＬ−Ｗ平面上で上記セラミック本体の側面部とが成す第５マージン及び第６マージンが相違することができる。
一方、また他の側面での本発明の一実施例によるチップ型積層キャパシタは、３μｍ以下の厚さを有する誘電体層を介在して配置される第１及び第２内部電極を含むセラミック本体と、上記セラミック本体の長さ方向の両端部に形成され、上記第１及び第２内部電極に夫々連結される第１及び第２外部電極と、を含み、上記第１及び第２内部電極の間に配置されるグレインの数は、誘電体層の厚さ方向に１０個以上であり、下記の条件（７）を満たすことができる。
５％≦Ｘ＝│Ｍ１／Ａ１−Ｍ２／Ａ２│／ａｖｅ（Ｍ１／Ａ１、Ｍ２／Ａ２）≦４０％ （７）
ここで、Ｍ１は第１内部電極の端部と第２外部電極が形成されるセラミック本体の一端部面との間のマージン（第１マージン）、Ｍ２は第２内部電極の端部と第１外部電極が形成されるセラミック本体の一端部面との間のマージン（第２マージン）、Ａ１、Ａ２は第１外部電極及び第２外部電極がセラミック本体の長さ方向の両端部から長さ方向の内側に形成される第１及び第２バンド部の長さであり、ａｖｅは平均を示す関数で、ａｖｅ（ｘ、ｙ）＝（ｘ＋ｙ）／２を意味する。
また、本発明の一実施例によるチップ型積層キャパシタの上記第１及び第２内部電極は、上記誘電体層を介在し重なって対向する容量形成部と上記第１及び第２外部電極に引き出される引き出し部とを含み、上記容量形成部の両側端部とＬ−Ｗ平面上で上記セラミック本体の側面部とが成す第３マージン及び第４マージンが相違しており、Ｗ−Ｔ平面上の上記第３マージンと第４マージンに対するマージン不均衡率Ｙが、下記の条件（８）を満たすことができる。
５％≦Ｙ＝│Ｍ３−Ｍ４│／ａｖｅ（Ｍ３、Ｍ４）≦４０％ （８）
ここで、Ｍ３は第３マージンの長さ、Ｍ４は第４マージンの長さであり、ａｖｅは平均を示す関数で、ａｖｅ（ｘ、ｙ）＝（ｘ＋ｙ）／２を意味する。
また、本発明の一実施例によるチップ型積層キャパシタの上記マージン不均衡率Ｘ及びＹを考慮した音響ノイズの減少率Ｚは、下記の条件（９）を満たすことができる。
２．５％≦Ｚ＝│Ｘ×Ｙ│≦１０．５％ （９）
また、本発明の一実施例によるチップ型積層キャパシタの上記引き出し部の両側端部とＬ−Ｗ平面上で上記セラミック本体の側面部とが成す第５マージン及び第６マージンが相違することができる。
本発明の一実施例によるチップ型積層キャパシタによると、誘電率が低い誘電体層の厚さが、特に、３μｍ以下である小型高容量のチップ型積層キャパシタで、音響ノイズが顕著に減少する。
本発明の一実施例によるチップ型積層キャパシタの概略部分切開斜視図である。 図１のII−II’線の切断面を図示した概略図である。 図１のIII−III’線の切断面を図示した概略図である。 図１のチップ型積層キャパシタを分解して図示した概略斜視図である。 誘電体層上に形成される内部電極の積層形態の第１実施例を図示した概略平面図である。 誘電体層上に形成される内部電極の積層形態の第２実施例を図示した概略平面図である。 誘電体層上に形成される内部電極の積層形態の第３実施例を図示した概略平面図である。 図５の内部電極の引き出し形態を図示したＷ−Ｔ方向における断面図であり、図１のVIII−VIII’線を切断し、外部電極を削除して図示した断面図である。 図６の内部電極の引き出し形態を図示したＷ−Ｔ方向における断面図であり、図１のVIII−VIII’線を切断し、外部電極を削除して図示した断面図である。 図７の内部電極の引き出し形態を図示したＷ−Ｔ方向における断面図であり、図１のVIII−VIII’線を切断し、外部電極を削除して図示した断面図である。 本発明のバンド部の長さを測定するために図示した概略断面図である。
以下、図面を参照して本発明の具体的な実施例を詳細に説明する。但し、本発明の思想は提示される実施例に制限されず、本発明の思想を理解する当業者は同一の思想の範囲内で他の構成要素の追加、変更、削除等によって、退歩的な他の発明や本発明の思想の範囲内に含まれる他の実施形態を容易に提案することができ、これも本発明の思想の範囲内に含まれる。
また、各実施例の図面に示す同一の思想の範囲内における機能が同一の構成要素は、同一の参照符号を用いて説明する。
チップ型積層セラミックキャパシタ
図１は本発明の一実施例によるチップ型積層キャパシタの概略部分切開斜視図であり、図２は図１のII−II’線の切断面を図示した概略図であり、図３は図１のIII−III’線の切断面を図示した概略図であり、図４は図１のチップ型積層キャパシタを分解して図示した概略斜視図である。
図１から図４を参照すると、チップ型積層キャパシタ１０は、セラミック本体１２と、第１及び第２外部電極１４、１６と、内部電極２０と、を含むことができる。
上記セラミック本体１２は、セラミックグリーンシート上に内部電極２０を形成するために導電性ペーストを塗布し、上記内部電極２０が形成されたセラミックグリーンシートを積層した後焼成することにより製造されることができる。上記セラミック本体１２は、多数の誘電体層４０と内部電極２０とが繰り返し積層されて形成されることができる。
上記セラミック本体１２は六面体状からなることができる。チップの焼成時におけるセラミック粉末の焼成収縮により、セラミック本体１２は完全な直線を有する六面体状ではないが、実質的に六面体状を有することができる。
本発明の実施例を明確に説明するために六面体の方向を定義すると、図１に示されたＬ、Ｗ及びＴは、夫々長さ方向、幅方向、厚さ方向を示す。ここで、厚さ方向は、誘電体層が積層された積層方向と同一の概念として用いられることができる。
図１の実施例は、長さ方向の長さが幅方向や厚さ方向の長さより長い直方体状を有するチップ型積層キャパシタ１０である。
上記誘電体層４０を成す材料として、高容量化のために高誘電率を有するセラミック粉末を用いて形成されることができる。上記セラミック粉末は、これに制限されるものではないが、例えばチタン酸バリウム（ＢａＴｉＯ３）系粉末またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末などを用いることができる。
また、平均サイズが小さい強誘電体セラミック粉末を用いて焼成した後、グレインサイズを小さくすると、強誘電体の誘電率を低減することができる。本発明は誘電体層の誘電率によって制限されるものではない。
本実施例において、誘電体層４０は３μｍ以下の厚さ（ｔｄ）を有し、上記誘電体層４０を成すセラミックグレイン４２の平均サイズは０．３μｍ以下であることができる。即ち、上記誘電体層４０は、焼成されたチップ型積層キャパシタ１０の一つの誘電体層４０に含まれるグレイン４２の平均サイズの１０倍以上であることができる。
ここで、誘電体層４０の厚さ（ｔｄ）は、内部電極２０の間に配置される一つの誘電体層４０の平均厚さを意味することができる。
上記誘電体層４０の厚さは、図２に示すように、セラミック本体１２の長さ方向の断面を走査型電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ Ｅｌｅｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンして測定することができる。例えば、上記セラミック本体１２の幅方向（Ｗ）の中心部で切断した長さ方向及び厚さ方向（Ｌ−Ｔ）の断面を走査型電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ Ｅｌｅｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出された任意の誘電体層４０に対して、長さ方向に等間隔である３０個の地点でその厚さを測定することにより平均値を測定することができる。上記等間隔である３０個の地点は、第１及び第２内部電極２２、２４が重なる領域を意味する容量形成部で測定されることができる。また、このような平均値の測定を１０個以上の誘電体層４０に拡張して平均値を測定すると、誘電体層の厚さをさらに一般化することができる。
また、上記誘電体層４０の厚さは、長さ方向（Ｌ）の中心部で切断した幅方向及び厚さ方向（Ｗ−Ｔ）の断面を走査型電子顕微鏡でスキャンしたイメージからも測定することができる。
ここで、セラミック本体１２の幅方向（Ｗ）または長さ方向（Ｌ）の中心部は、上記セラミック本体１２の幅方向（Ｗ）または長さ方向（Ｌ）の中心点から上記セラミック本体１２の幅または長さの３０％範囲内の地点に規定することができる。
一方、上記誘電体層４０のグレイン４２の平均サイズは、走査型電子顕微鏡（ＳＥＭ）で抽出された誘電体層の断面写真を分析して測定することができる。例えば、ＡＳＴＭ（Ａｍｅｒｉｃａｎ Ｓｏｃｉｅｔｙ ｆｏｒ Ｔｅｓｔｉｎｇ ａｎｄ Ｍａｔｅｒｉａｌｓ）Ｅ１１２で規定するグレインの平均サイズ標準測定方法を支援するグレインサイズ測定ソフトウェアを利用して、誘電体層４０のグレイン４２の平均サイズを測定することができる。
本発明の一実施例の場合は、グレイン４２の平均サイズを減らすことによりセラミック誘電率を低減させることができる。また、誘電体層４０の厚さを３μｍ以下に設定することにより、同一のチップサイズにおいて誘電体層４０を多く積層することができる。従って、小型化されたチップでの高容量化が可能になる。
上記内部電極２０は第１内部電極２２と第２内部電極２４とを含むことができ、上記第１及び第２内部電極２２、２４は夫々第１及び第２外部電極１４、１６に電気的に連結されることができる。
一方、音響ノイズの減少のために、誘電体層４０の厚さ（ｔｄ）を減少させるとともに誘電体層４０内のグレイン４２の平均サイズを減少させることにより、低誘電率化することができる。
このように、誘電体層４０の厚さ（ｔｄ）及びグレインの平均サイズを減らすことにより積層セラミックキャパシタ１０を低誘電率化すると、音響ノイズが低減される。
しかし、上記セラミック本体１２内で、第１及び第２内部電極２２、２４の間の距離、即ち、誘電体層４０の厚さを３μｍ以下に製造し、上記誘電体層４０内にグレイン数が１０個以上製造された積層セラミックキャパシタ１０では、音響ノイズの低減効果が顕著に減少した。
これは、下記の表１からさらに明確に分かる。
Figure 0005774549
ここで、実験対象となった試料は下記のように製作された。
まず、チタン酸バリウム（ＢａＴｉＯ３）などの粉末を含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥し、複数の実験条件に必要な厚さに製造された複数個のセラミックグリーンシートを準備し、これにより誘電体層を形成する。
次に、スクリーンを利用して、上記グリーンシート上にニッケル内部電極用導電性ペーストで内部電極を形成した後、３７０層を積層し、カバー層の厚さが相違するように、即ち１０〜１００μｍになるようにセラミック積層体を製造した。
上記セラミック積層体を８５℃で１０００ｋｇｆ／ｃｍ２の圧力条件で等圧圧縮成形（ｉｓｏｓｔａｔｉｃ ｐｒｅｓｓｉｎｇ）した。
圧着が完了したセラミック積層体を個別チップの形態に切断し、切断されたチップは大気雰囲気で２３０℃、６０時間維持して脱バインダを行った。その後、１２００℃で内部電極が酸化されないようにＮｉ／ＮｉＯ平衡酸素分圧より低い１０−１１ａｔｍ〜１０−１０ａｔｍの酸素分圧下の還元雰囲気で焼成した。焼成後のチップサイズは３．２ｍｍ×１．６ｍｍ×１．６ｍｍ（Ｌ×Ｗ×Ｔ）であり、誘電体層の厚さ（ｔｄ）及びグレインサイズ（Ｄｃ）は上記表のとおりである。
表１を参照すると、試料１−４のように誘電体の厚さが４．３μｍの条件下でグレインサイズを減らして低誘電率化する場合は、振動音の大きさが顕著に減少することが分かる。しかし、試料５−１２のように誘電体の厚さが約３μｍ以下の条件でグレインサイズを減らして低誘電率化する場合には、ｔｄ／Ｄｃ、即ち、誘電体の厚さに対するグレインサイズの比が１／１０以下の場合にも振動音の減少効果が微少であることが分かる。
従って、誘電体の厚さが薄型化された場合、振動音の減少効果をより大きくするためには、グレインサイズの減少の他に別の条件を付加することが必要であるということが分かる。
本発明の一実施例によると、上記第１及び第２内部電極２２、２４は、誘電体層４０を介在して交互に繰り返し積層されることができる。図２において、Ｌ−Ｔ平面上での切断面には、一つの誘電体層４０を介在して第１及び第２内部電極２２、２４が重なっている全体部分である活性層２５０と、上記活性層２５０の厚さ方向の上部及び下部を規定し、上記活性層２５０を保護するダミー誘電体層４２２、４２４と、上記活性層２５０を構成することができない第１内部電極２２及び第２内部電極２４の部分で、第１及び第２外部電極１４、１６と電気的に連結される第１及び第２引き出し部２２８、２４８と、が表れている。
特に、活性層２５０を成して静電容量の形成に寄与する第１及び第２内部電極２２、２４部分夫々を、第１及び第２容量形成部２２６、２４６に規定することができる。
ここで、チップ型積層セラミックキャパシタ１０内に電界が加えられると、圧電性及び電歪性による歪み変形がチップ型積層セラミックキャパシタの容量を形成する容量形成部２２６、２４６によって発生し、容量形成部２２６、２４６を除くマージン部は上記歪み変形を抑制する役割をする。
上記第１及び第２外部電極１４、１６は、直方体状のセラミック本体１２の長さ方向の両端部に形成されることができる。上記第１及び第２外部電極１４、１６は、相違する極性を有し、上記誘電体層４０を介在して対向する第１内部電極２２と第２内部電極２４とに電気的に連結されることができる。
上記第１及び第２外部電極１４、１６は、上記セラミック本体１２のＬ−Ｗ平面及びＬ−Ｔ平面視において、上記セラミック本体１２の長さ方向の両端部から長さ方向の内側に夫々延長されて形成されることができる。
図２に図示されたように、セラミック本体１２の長さ方向の両端部１２２、１２４から夫々上記セラミック本体１２の長さ方向（Ｌ）の内側に夫々延長された部分を、第１及び第２バンド部１４２、１６２とすることができる。この際、上記第１及び第２バンド部１４２、１６２の幅は、同一または相違することができる。
ここで、上記第１及び第２バンド部１４２、１６２の長さＡ１、Ａ２の測定について、図１１を参照して説明する。
図１１は図２のように、上記セラミック本体１２の幅方向（Ｗ）の中心部で切断した長さ方向及び厚さ方向（Ｌ−Ｔ）の断面を概略的に図示した断面図である。
上記セラミック本体１２のＬ−Ｔ方向の断面を参照すると、第１外部電極１４の第１バンド部１４２の長さＡ１は、上記セラミック本体１２の厚さ方向の上下端部面１２６、１２８の厚さ方向の中心点Ｃｐ１、Ｃｐ２を延長した中心線Ｃにおいて、厚さ方向に垂直に延長した仮想線ｘｘ'から上記第１バンド部１４２までの距離に規定されることができる。
また、上記第２バンド部１６２の長さＡも、中心線Ｃにおいて厚さ方向に垂直に延長した仮想線ｙｙ'から上記第２バンド部１６２までの距離に規定されることができる。
ここで、上記第１バンド部１４２までの距離及び第２バンド部１６２までの距離とは、上記セラミック本体１２に形成される上記第１及び第２バンド部１４２、１６２の長さ方向の最内側地点までの距離を意味する。
図２及び図４を参照すると、上記第１及び第２容量形成部２２６、２４６の端部と上記セラミック本体１２の両端部面１２２、１２４とが成す第１マージンＭ１及び第２マージンＭ２の長さが、相違することができる。
この際、上記第１及び第２容量形成部２２６、２４６の端部と上記セラミック本体１２の両端部１２２、１２４とが成す第１マージンＭ１及び第２マージンＭ２の長さを相違するように形成することにより、チップ型積層セラミックキャパシタ１０の歪み変形による振動が回路基板に伝達される時、力の不均衡を発生させるようになる。このような力の不均衡は回路基板の振動を抑制し、チップ型積層セラミックキャパシタ１０で発生する音響ノイズを減少させる。
ここで、上記第１及び第２マージンＭ１、Ｍ２は、容量形成のために夫々２００μｍを超えないようにし、高い容量形成に寄与することができる。
図３及び図４を参照すると、第１及び第２容量形成部２２６、２４６とセラミック本体１２の幅方向の端部とが成す第３マージンＭ３及び第４マージンＭ４も相違するように形成されることができる。
このようなマージン不均衡も、第１マージンＭ１及び第２マージンＭ２と同一の理由により、チップ型積層セラミックキャパシタ１０で発生する音響ノイズを減少させることができる。
小型化及び高容量化を具現し、音響ノイズを減少するための本実施例によるチップ型積層セラミックキャパシタ１０において、上記第１から第４マージンＭ１、Ｍ２、Ｍ３、Ｍ４と第１及び第２バンド部１４２、１６２が下記の条件を満たすと、チップ型積層キャパシタ１０における音響ノイズを減らすことができるとともに、マージンがなくなることにより発生する可能性のある耐湿負荷ＮＧ率が向上されることができる。
まず、第１及び第２マージンＭ１、Ｍ２の不均衡率Ｘは、下記の条件を満たすことができる。
５％≦Ｘ＝│Ｍ１／Ａ１−Ｍ２／Ａ２│／ａｖｅ（Ｍ１／Ａ１、Ｍ２／Ａ２）≦４０％ （１）
ここで、Ｍ１は第１マージンの長さ、Ｍ２は第２マージンの長さ、Ａ１は第１バンド部の長さ、Ａ２は第２バンド部の長さであり、ａｖｅは平均を意味する関数で、一例としてａｖｅ（ｘ、ｙ）＝（ｘ＋ｙ）／２を意味することができる。
Ｘが５％未満の場合は音響ノイズ、即ち振動音が４０ｄＢ以上に大きくなる問題があり、Ｘが４０％超過の場合は振動音の減少には効果的であるが耐湿負荷ＮＧ率が発生する。
また、上記第３マージンＭ３と第マージンＭ４に対するマージン不均衡率Ｙが、下記の条件 （２）を満たすことができる。
５％≦Ｙ＝│Ｍ３−Ｍ４│／ａｖｅ（Ｍ３、Ｍ４）≦４０％ （２）
ここで、Ｍ３は第３マージンの長さ、Ｍ４は第４マージンの長さであり、ａｖｅは平均を意味する関数で、一例としてａｖｅ（ｘ、ｙ）＝（ｘ＋ｙ）／２を意味することができる。
Ｙが５％未満の場合は音響ノイズ、即ち振動音が４０ｄＢ以上に大きくなる問題があり、Ｙが４０％超過の場合は振動音の減少には効果的であるが耐湿負荷ＮＧ率が発生する。
また、上記マージン不均衡率Ｘ及びＹを考慮した全体マージン不均衡率Ｚは、下記の条件（３）を満たすことができる。
２．５％≦Ｚ＝│Ｘ×Ｙ│≦１０．５％ （３）
ここで、全体マージン不均衡率Ｚは、音響ノイズ減少に影響を与える変数になることができる。
Ｚが２．５％未満の場合は音響ノイズ、即ち振動音が４０ｄＢ以上に大きくなる問題があり、Ｚが１０．５％超過の場合は振動音の減少には効果的であるが耐湿負荷ＮＧ率が発生する。
以下、本発明の実施例及び比較例の実験データを参照して、本発明の実施例をより具体的に説明する。
実験例
本発明の実施例及び比較例による積層セラミックキャパシタは下記のように製作された。
チタン酸バリウム（ＢａＴｉＯ３）などの粉末を含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥し、３．９μｍの厚さに製造された複数個のセラミックグリーンシートを準備する。
次に、上記セラミックグリーンシート上に、マージンが非対称であるパターンが形成されるようにするスクリーンを利用して、ニッケル内部電極用導電性ペーストを塗布して内部電極を形成する。
上記セラミックグリーンシートを３７０層積層し、この積層体を８５℃で１０００ｋｇｆ／ｃｍ２の圧力条件で等圧圧縮成形（ｉｓｏｓｔａｔｉｃ ｐｒｅｓｓｉｎｇ）した。圧着が完了したセラミック積層体を個別チップの形態に切断し、切断されたチップは大気雰囲気で２３０℃、６０時間維持して脱バインダを行った。
その後、１２００℃で内部電極が酸化されないようにＮｉ／ＮｉＯ平衡酸素分圧より低い１０−１１ａｔｍ 〜１０−１０ａｔｍの酸素分圧下の還元雰囲気で焼成した。焼成後の誘電体層の厚さは２．７μｍ、焼成後の誘電体層のグレインの平均サイズは０．２７μｍ、焼成後のチップサイズは３．２ｍｍ×１．６ｍｍ×１．６ｍｍ（Ｌ×Ｗ×Ｔ）であった。
次に、外部電極の形成、メッキなどの工程を経て積層セラミックキャパシタを製作した。
ここで、上記積層セラミックキャパシタの試料は、マージン部の非対称比率によって多様に製作された。
下記の表２から表４は、セラミック本体の断面に対するマージン部の非対称による振動音、耐湿負荷ＮＧ率を比較した表である。振動音は、定格電圧の１／２に当たるＤＣ電圧に３Ｖｐｐのパルス波を印加し、無響室で騒音を直接測定した。また、耐湿負荷ＮＧ率は、４００個のサンプルに対して、４０℃、相対湿度９５％下で２５ＶのＤＣ電圧を印加し、１００時間以内に絶縁抵抗が２．５ｘ０６以下に低くなったサンプル数を百分率で示したものである。
Figure 0005774549
 ＊：比較例、Ｍ１、Ｍ２：Ｌ−Ｔ切断面での第１及び第２マージン、Ａ１、Ａ２：セラミック本体の長さ方向の端部から長さ方向の内側に延長された外部電極のバンド部、Ｘ：Ｍ１とＭ２のマージン不均衡率。Ｘ＝│Ｍ１／Ａ１−Ｍ２／Ａ２│／ａｖｅ（Ｍ１／Ａ１、Ｍ２／Ａ２）。
表２を参照すると、試料１、２、７及び８は比較例であり、試料３から７は実施例である。
本発明の実施例に該当する試料３から７は、Ｍ１とＭ２のマージン不均衡率Ｘが５％〜４０％で、３５ｄＢ以下の低い振動音を発生するだけでなく、セラミック本体１２の外部から内部電極に侵入する湿気によって発生する不良が完全になくなることが分かる。
Ｘが５％未満の比較例１及び２の場合は、音響ノイズ、即ち振動音が４０ｄＢ以上に大きくなる問題があり、Ｘが４０％超過の比較例７及び８の場合は、振動音の減少には効果的であるが耐湿負荷ＮＧ率が発生する。
結果的に、本発明の実施例は、比較例に比べ振動音を顕著に減少させるだけでなく、耐湿負荷ＮＧ率の危険を減らすことができる。
Figure 0005774549
 ＊：比較例、Ｍ３、Ｍ４：Ｗ−Ｔ切断面での第３及び第４マージン、Ｙ：Ｍ３とＭ４のマージン不均衡率。Ｙ＝│Ｍ３−Ｍ４│／ａｖｅ（Ｍ３、Ｍ４）。
表３を参照すると、試料１１、１２、１７及び１８は比較例であり、試料１３から１７は実施例である。
本発明の実施例に該当する試料１３から１７は、Ｍ３とＭ４のマージン不均衡率Ｙが５％〜４０％で、３５ｄＢ以下の低い振動音を発生するだけでなく、セラミック本体１２の外部から内部電極に侵入する湿気によって発生する不良が完全になくなることが分かる。
Ｙが５％未満の比較例１１及び１２の場合は、音響ノイズ、即ち振動音が４０ｄＢ以上に大きくなる問題があり、Ｙが４０％超過の比較例１７及び１８の場合は、振動音の減少には効果的であるが耐湿負荷ＮＧ率が発生する。
結果的に、本発明の実施例は、比較例に比べ振動音を顕著に減少させるだけでなく、耐湿負荷ＮＧ率の危険を減らすことができる。
Figure 0005774549
 ＊：比較例、Ｍ１、Ｍ２：第１及び第２マージン、Ｍ３、Ｍ４：第３及び第４マージン、Ａ１、Ａ２：セラミック本体の長さ方向の端部から長さ方向の内側に延長された外部電極のバンド部、Ｘ：Ｍ１とＭ２のマージン不均衡率。Ｘ＝│Ｍ１／Ａ１−Ｍ２／Ａ２│／ａｖｅ（Ｍ１／Ａ１、Ｍ２／Ａ２）、Ｙ：Ｍ３とＭ４のマージン不均衡率。Ｙ＝│Ｍ３−Ｍ４│／ａｖｅ（Ｍ３、Ｍ４）、Ｚ：全体マージン不均衡率、Ｚ＝│Ｘ×Ｙ│。
表４の試料の夫々のマージン部の長さＭ１、Ｍ２、Ｍ３、Ｍ４の測定は、長さ方向及び幅方向（Ｌ−Ｗ）でセラミック本体を研磨して表れる断面のイメージを利用した。この際、薄い誘電体層を介在して重なる二つの層の内部電極は、一つのセラミック本体のＬ−Ｗ平面写真によって確認することができる。
表４を参照すると、試料２１、２２、２７及び２８は比較例であり、試料２３から２７は実施例である。
本発明の実施例に該当する試料２３から２７は、全体マージン不均衡率、Ｚが２．５％〜１０％で、３５ｄＢ以下の低い振動音を発生するだけでなく、セラミック本体１２の外部から内部電極に侵入する湿気によって発生する不良が完全になくなることが分かる。
Ｚが２．５％未満の比較例２１及び２２の場合は、音響ノイズ、即ち振動音が４０ｄＢ以上に大きくなる問題があり、Ｚが１０．５％超過の比較例２７及び２８の場合は、振動音の減少には効果的であるが耐湿負荷ＮＧ率が発生する。
結果的に、本発明の実施例は、比較例に比べ振動音を顕著に減少させるだけでなく、耐湿負荷ＮＧ率の危険を減らすことができる。
変形例
図５は誘電体層上に形成される内部電極の積層形態の第１実施例を図示した概略平面図であり、図８は図５の内部電極の引き出し形態を図示したＷ−Ｔ方向における断面図であり、図１のVIII−VIII’線を切断し、外部電極を削除して図示した断面図である。
図６は誘電体層上に形成される内部電極の積層形態の第２実施例を図示した概略平面図であり、図９は図６の内部電極の引き出し形態を図示したＷ−Ｔ方向における断面図であり、図１のVIII−VIII’線を切断し、外部電極を削除して図示した断面図である。
また、図７は誘電体層上に形成される内部電極の積層形態の第３実施例を図示した概略平面図であり、図１０は図７の内部電極の引き出し形態を図示したＷ−Ｔ方向における断面図であり、図１のVIII−VIII’線を切断し、外部電極を削除して図示した断面図である。
図５及び図８の実施例は本発明の実施例と同様に、容量形成部２２６、２４６と引き出し部２２８、２４８の幅が同一の場合である。
図６及び図９の実施例及び図７及び図１０の実施例は、図５及び図８の実施例と異なって、第１及び第２内部電極２２、２４の第１及び第２容量形成部２２６、２４６と第１及び第２引き出し部２２８、２４８の幅が相違する場合である。
図６及び図９の実施例は、上記第１及び第２容量形成部２２６、２４６の幅と第１及び第２引き出し部２２８、２４８の幅夫々は均一に形成され、第１及び第２容量形成部２２６、２４６の幅に比べ第１及び第２引き出し部２２８、２４８の幅は小さく設定した。
また、Ｌ−Ｗ平面上で、第１及び第２引き出し部２２８、２４８とセラミック本体１２の幅方向の端部とが成す第５マージンＭ５及び第６マージンＭ６も相違するように形成されることができる。
相違するように形成される第５マージンＭ５及び第６マージンＭ６は、容量形成部とセラミック本体の外部面との間に形成される第１から第４マージンＭ１、Ｍ２、Ｍ３、Ｍ４の振動抑制力を補完することができる。
一方、図７及び図１０の実施例は、上記第１及び第２容量形成部２２６、２４６の幅が同一であるが、第１及び第２引き出し部２２８、２４８夫々は長さ方向の両端部に向かって幅が連続的に減少することができる。但し、連続的に減少する傾きを相違するようにし、第５マージンＭ５及び第６マージンＭ６を相違するように形成することができる。
この場合も、図６及び図９の実施例と同様に、相違するように形成される第５マージンＭ５及び第６マージンＭ６は、容量形成部とセラミック本体の外部面との間に形成される第１から第４マージンＭ１、Ｍ２、Ｍ３、Ｍ４の振動抑制力を補完することができる。
１０ チップ型積層キャパシタ
１４、１６ 第１及び第２外部電極
２０ 内部電極
４０ 誘電体層
４２ グレイン
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６ 第１から第６マージン
Ａ１、Ａ２ 第１及び第２バンド部の長さ

Claims (16)

  1. グレインの平均サイズの１０倍以上であり、３μｍ以下の厚さに形成される誘電体層が積層されて形成されるセラミック本体と、
    前記セラミック本体の長さ方向の両端部に形成され、相違する極性を有する第１及び第２外部電極と、
    一端は前記第２外部電極が形成される前記セラミック本体の一端部面と第１マージンを形成し、他端は第１外部電極に引き出される第１内部電極と、
    一端は前記第１外部電極が形成される前記セラミック本体の他端部面と第２マージンを形成し、他端は第２外部電極に引き出される第２内部電極と、を含み、
    前記第１マージンと第２マージンとは相違する幅を有し、各幅が２００μｍ以下で、
    前記第１及び第２外部電極は、前記セラミック本体のＬ−Ｔ平面上で相違する幅に形成される第１及び第２バンド部を有し、
    前記セラミック本体のＬ−Ｗ平面上の前記第１マージンと第２マージンに対するマージン不均衡率Ｘが、下記の条件（１）を満たす、チップ型積層キャパシタ。
    ５％≦Ｘ＝│Ｍ１／Ａ１−Ｍ２／Ａ２│／ａｖｅ（Ｍ１／Ａ１、Ｍ２／Ａ２）≦４０％ （１）
    ここで、Ｍ１は第１マージンの長さ、Ｍ２は第２マージンの長さ、Ａ１は第１バンド部の長さ、Ａ２は第２バンド部の長さであり、
    ａｖｅは平均を示す関数で、ａｖｅ（ｘ、ｙ）＝（ｘ＋ｙ）／２を意味する。
  2. 前記第１及び第２内部電極は、前記誘電体層を介在し重なって対向する容量形成部と前記第１及び第２外部電極に引き出される引き出し部とを含み、
    前記容量形成部の両側端部とＬ−Ｗ平面上で前記セラミック本体の側面部とが成す第３マージン及び第４マージンが相違しており、
    Ｗ−Ｔ平面上の前記第３マージンと第４マージンに対するマージン不均衡率Ｙが、下記の条件（２）を満たす請求項１に記載のチップ型積層キャパシタ。
    ５％≦Ｙ＝│Ｍ３−Ｍ４│／ａｖｅ（Ｍ３、Ｍ４）≦４０％ （２）
    ここで、Ｍ３は第３マージンの長さ、Ｍ４は第４マージンの長さであり、
    ａｖｅは平均を示す関数で、ａｖｅ（ｘ、ｙ）＝（ｘ＋ｙ）／２を意味する。
  3. 前記マージン不均衡率Ｘ及びＹを考慮した音響ノイズの減少率Ｚは、下記の条件（３）を満たす請求項２に記載のチップ型積層キャパシタ。
    ２．５％≦Ｚ＝│Ｘ×Ｙ│≦１０．５％ （３）
  4. 前記引き出し部の両側端部とＬ−Ｗ平面上で前記セラミック本体の側面部とが成す第５マージン及び第６マージンが相違する請求項２に記載のチップ型積層キャパシタ。
  5. 六面体状のセラミック本体の長さ方向の両端部を覆うように形成される第１及び第２外部電極と、
    グレインの平均サイズの１０倍以上であり、３μｍ以下の厚さに形成される誘電体層を介在し重なって対向する第１及び第２容量形成部と前記第１及び第２外部電極を連結する第１及び第２引き出し部とを含む第１及び第２内部電極と、を含み、
    前記第１及び第２内部電極は、誘電体層を介在して交互に上部及び下部ダミー誘電体層まで積層され、
    前記第１及び第２容量形成部の端部と前記セラミック本体の両端部とが成す第１マージン及び第２マージンは、相違する幅を有し、各幅が２００μｍ以下で、
    前記第１及び第２外部電極は、前記セラミック本体のＬ−Ｔ平面上で相違する幅に形成される第１及び第２バンド部を有し、前記セラミック本体のＬ−Ｗ平面上の前記第１マージンと第２マージンに対するマージン不均衡率Ｘが、下記の条件（４）を満たす、チップ型積層キャパシタ。
    ５％≦Ｘ＝│Ｍ１／Ａ１−Ｍ２／Ａ２│／ａｖｅ（Ｍ１／Ａ１、Ｍ２／Ａ２）≦４０％ （４）
    ここで、Ｍ１は第１マージンの長さ、Ｍ２は第２マージンの長さ、Ａ１は第１バンド部の長さ、Ａ２は第２バンド部の長さであり、
    ａｖｅは平均を示す関数で、ａｖｅ（ｘ、ｙ）＝（ｘ＋ｙ）／２を意味する。
  6. 前記第１及び第２容量形成部と前記第１及び第２引き出し部の幅は、同一である請求項５に記載のチップ型積層キャパシタ。
  7. 前記第１及び第２引き出し部の幅は同一であり、前記第１及び第２容量形成部の幅より小さい請求項５に記載のチップ型積層キャパシタ。
  8. 前記第１及び第２引き出し部は、前記第１及び第２外部電極に向かう方向に連続的に減少する幅を有する請求項５に記載のチップ型積層キャパシタ。
  9. 前記第１及び第２容量形成部の両側端部とＷ−Ｔ平面上で前記セラミック本体の側面部とが成す第３マージン及び第４マージンは相違する請求項５に記載のチップ型積層キャパシタ。
  10. Ｗ−Ｔ平面上の前記第３マージンと第４マージンに対するマージン不均衡率Ｙが、下記の条件（５）を満たす請求項９に記載のチップ型積層キャパシタ。
    ５％≦Ｙ＝│Ｍ３−Ｍ４│／ａｖｅ（Ｍ３、Ｍ４）≦４０％ （５）
    ここで、Ｍ３は第３マージンの長さ、Ｍ４は第４マージンの長さであり、
    ａｖｅは平均を示す関数で、ａｖｅ（ｘ、ｙ）＝（ｘ＋ｙ）／２を意味する。
  11. 前記マージン不均衡率Ｘ及びＹを考慮した音響ノイズの減少率Ｚは、下記の条件（６）を満たす請求項１０に記載のチップ型積層キャパシタ。
    ２．５％≦Ｚ＝│Ｘ×Ｙ│≦１０．５％ （６）
  12. 前記引き出し部の両側端部とＬ−Ｗ平面上で前記セラミック本体の側面部とが成す第５マージン及び第６マージンが相違する請求項５に記載のチップ型積層キャパシタ。
  13. ３μｍ以下の厚さを有する誘電体層を介在して配置される第１及び第２内部電極を含むセラミック本体と、
    前記セラミック本体の長さ方向の両端部に形成され、前記第１及び第２内部電極に夫々連結される第１及び第２外部電極と、を含み、
    前記第１及び第２内部電極の間に配置されるグレインの数は、誘電体層の厚さ方向に１０個以上であり、
    下記の条件（７）を満たすチップ型積層キャパシタ。
    ５％≦Ｘ＝│Ｍ１／Ａ１−Ｍ２／Ａ２│／ａｖｅ（Ｍ１／Ａ１、Ｍ２／Ａ２）≦４０％ （７）
    ここで、Ｍ１は第１内部電極の端部と第２外部電極が形成されるセラミック本体の一端部面との間のマージン（第１マージン）、
    Ｍ２は第２内部電極の端部と第１外部電極が形成されるセラミック本体の一端部面との間のマージン（第２マージン）、
    Ａ１、Ａ２は第１外部電極及び第２外部電極がセラミック本体の長さ方向の両端部から長さ方向の内側に形成される第１及び第２バンド部の長さであり、
    ａｖｅは平均を示す関数で、ａｖｅ（ｘ、ｙ）＝（ｘ＋ｙ）／２を意味する。
  14. 前記第１及び第２内部電極は、前記誘電体層を介在し重なって対向する容量形成部と前記第１及び第２外部電極に引き出される引き出し部とを含み、
    前記容量形成部の両側端部とＬ−Ｗ平面上で前記セラミック本体の側面部とが成す第３マージン及び第４マージンが相違しており、
    Ｗ−Ｔ平面上の前記第３マージンと第４マージンに対するマージン不均衡率Ｙが、下記の条件（８）を満たす請求項１３に記載のチップ型積層キャパシタ。
    ５％≦Ｙ＝│Ｍ３−Ｍ４│／ａｖｅ（Ｍ３、Ｍ４）≦４０％ （８）
    ここで、Ｍ３は第３マージンの長さ、Ｍ４は第４マージンの長さであり、
    ａｖｅは平均を示す関数で、ａｖｅ（ｘ、ｙ）＝（ｘ＋ｙ）／２を意味する。
  15. 前記マージン不均衡率Ｘ及びＹを考慮した音響ノイズの減少率Ｚは、下記の条件（９）を満たす請求項１４に記載のチップ型積層キャパシタ。
    ２．５％≦Ｚ＝│Ｘ×Ｙ│≦１０．５％ （９）
  16. 前記引き出し部の両側端部とＬ−Ｗ平面上で前記セラミック本体の側面部とが成す第５マージン及び第６マージンが相違する請求項１４に記載のチップ型積層キャパシタ。
JP2012140668A 2011-06-23 2012-06-22 チップ型積層キャパシタ Active JP5774549B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110061345A KR101548771B1 (ko) 2011-06-23 2011-06-23 칩 타입 적층 커패시터
KR10-2011-0061345 2011-06-23

Publications (2)

Publication Number Publication Date
JP2013008972A JP2013008972A (ja) 2013-01-10
JP5774549B2 true JP5774549B2 (ja) 2015-09-09

Family

ID=47361635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012140668A Active JP5774549B2 (ja) 2011-06-23 2012-06-22 チップ型積層キャパシタ

Country Status (4)

Country Link
US (2) US8351181B1 (ja)
JP (1) JP5774549B2 (ja)
KR (1) KR101548771B1 (ja)
CN (1) CN102842424B (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142478A (ja) * 2011-01-05 2012-07-26 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP5783096B2 (ja) * 2012-03-16 2015-09-24 株式会社村田製作所 セラミックコンデンサ
CN103489639B (zh) * 2012-06-12 2016-07-06 株式会社村田制作所 层叠电容器
KR101452079B1 (ko) 2012-12-28 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101462759B1 (ko) * 2013-01-29 2014-12-01 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6136916B2 (ja) * 2013-03-15 2017-05-31 株式会社村田製作所 積層コンデンサ
KR101681358B1 (ko) * 2013-04-08 2016-11-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101514515B1 (ko) * 2013-05-06 2015-04-22 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR101862422B1 (ko) * 2013-06-14 2018-05-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101477405B1 (ko) * 2013-07-05 2014-12-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101474152B1 (ko) * 2013-07-17 2014-12-23 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101499726B1 (ko) * 2014-01-24 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP5915682B2 (ja) 2014-03-27 2016-05-11 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造
JP2015228482A (ja) * 2014-05-09 2015-12-17 株式会社村田製作所 積層セラミック電子部品の実装構造体
US10083795B2 (en) * 2014-09-30 2018-09-25 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and mounted structure with multilayer ceramic capacitor
JP2017069417A (ja) * 2015-09-30 2017-04-06 株式会社村田製作所 積層コンデンサ
CN109071212A (zh) 2016-01-28 2018-12-21 罗斯韦尔生物技术股份有限公司 使用大规模分子电子传感器阵列测量分析物的方法和装置
WO2017132567A1 (en) 2016-01-28 2017-08-03 Roswell Biotechnologies, Inc. Massively parallel dna sequencing apparatus
CA3053103A1 (en) 2016-02-09 2017-08-17 Roswell Biotechnologies, Inc. Electronic label-free dna and genome sequencing
US10597767B2 (en) 2016-02-22 2020-03-24 Roswell Biotechnologies, Inc. Nanoparticle fabrication
WO2017204338A1 (ja) * 2016-05-27 2017-11-30 京セラ株式会社 積層型コンデンサ
US9829456B1 (en) * 2016-07-26 2017-11-28 Roswell Biotechnologies, Inc. Method of making a multi-electrode structure usable in molecular sensing devices
JP7051283B2 (ja) * 2016-10-17 2022-04-11 太陽誘電株式会社 積層セラミックコンデンサ
KR102622275B1 (ko) 2017-01-10 2024-01-05 로스웰 바이오테크놀로지스 인코포레이티드 Dna 데이터 저장을 위한 방법들 및 시스템들
JP6822155B2 (ja) * 2017-01-12 2021-01-27 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造体
EP3571286A4 (en) 2017-01-19 2020-10-28 Roswell Biotechnologies, Inc SOLID STATE SEQUENCING DEVICES WITH TWO-DIMENSIONAL LAYER MATERIALS
JP6954519B2 (ja) 2017-04-11 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
KR20240122598A (ko) 2017-04-25 2024-08-12 로스웰 엠이 아이엔씨. 분자 센서들을 위한 효소 회로들
US10508296B2 (en) 2017-04-25 2019-12-17 Roswell Biotechnologies, Inc. Enzymatic circuits for molecular sensors
CN110651182B (zh) 2017-05-09 2022-12-30 罗斯威尔生命技术公司 用于分子传感器的结合探针电路
WO2019046589A1 (en) 2017-08-30 2019-03-07 Roswell Biotechnologies, Inc. PROCESSIVE ENZYME MOLECULAR ELECTRONIC SENSORS FOR STORING DNA DATA
US11100404B2 (en) 2017-10-10 2021-08-24 Roswell Biotechnologies, Inc. Methods, apparatus and systems for amplification-free DNA data storage
JP7369703B2 (ja) * 2018-03-06 2023-10-26 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 超広帯域性能を有する積層セラミックコンデンサ
KR102620524B1 (ko) * 2018-08-06 2024-01-03 삼성전기주식회사 적층형 커패시터
KR102191251B1 (ko) * 2018-08-30 2020-12-15 삼성전기주식회사 적층 세라믹 전자부품
KR20190116135A (ko) * 2019-07-17 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터.
JP7488045B2 (ja) * 2019-11-27 2024-05-21 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2022114628A (ja) * 2021-01-27 2022-08-08 Tdk株式会社 積層コンデンサ

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5691433U (ja) * 1979-12-14 1981-07-21
JPH0342669Y2 (ja) * 1985-03-28 1991-09-06
JPH0950935A (ja) 1995-08-08 1997-02-18 Murata Mfg Co Ltd 積層コンデンサ
US5774326A (en) * 1995-08-25 1998-06-30 General Electric Company Multilayer capacitors using amorphous hydrogenated carbon
JPH09213560A (ja) * 1996-02-01 1997-08-15 Murata Mfg Co Ltd 積層セラミック電子部品
US6195249B1 (en) * 1997-03-17 2001-02-27 Matsushita Electric Industrial Co., Ltd. Electronic component having gaps between conductive thin films
JP3391269B2 (ja) * 1998-01-20 2003-03-31 株式会社村田製作所 誘電体セラミックおよびその製造方法、ならびに、積層セラミック電子部品およびその製造方法
JP3671703B2 (ja) * 1998-11-16 2005-07-13 松下電器産業株式会社 積層セラミックコンデンサ
JP2001035738A (ja) 1999-07-15 2001-02-09 Murata Mfg Co Ltd 積層セラミック電子部品
JP2001240466A (ja) * 2000-02-28 2001-09-04 Taiyo Yuden Co Ltd 誘電体磁器と積層セラミック電子部品
AU2003275664A1 (en) * 2002-10-28 2004-05-13 Matsushita Electric Industrial Co., Ltd. Process for producing laminated ceramic capacitor
JP4110978B2 (ja) * 2003-01-24 2008-07-02 株式会社村田製作所 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
JP2005136131A (ja) 2003-10-30 2005-05-26 Tdk Corp 積層コンデンサ
US7206187B2 (en) * 2004-08-23 2007-04-17 Kyocera Corporation Ceramic electronic component and its manufacturing method
JP4463045B2 (ja) * 2004-08-23 2010-05-12 京セラ株式会社 セラミック電子部品及びコンデンサ
JP2007142342A (ja) * 2005-11-22 2007-06-07 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP4753860B2 (ja) * 2006-12-25 2011-08-24 京セラ株式会社 積層セラミックコンデンサ
JP5018604B2 (ja) * 2008-03-31 2012-09-05 Ｔｄｋ株式会社 誘電体磁器組成物および電子部品
JP5025570B2 (ja) * 2008-04-24 2012-09-12 京セラ株式会社 積層セラミックコンデンサ
JP5152017B2 (ja) * 2009-01-30 2013-02-27 株式会社村田製作所 誘電体セラミックおよび積層セラミックコンデンサ
KR101343091B1 (ko) * 2009-08-27 2013-12-20 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서

Also Published As

Publication number Publication date
US20130094123A1 (en) 2013-04-18
US8351181B1 (en) 2013-01-08
US8908352B2 (en) 2014-12-09
KR20130006800A (ko) 2013-01-18
CN102842424A (zh) 2012-12-26
JP2013008972A (ja) 2013-01-10
US20120327557A1 (en) 2012-12-27
CN102842424B (zh) 2016-06-29
KR101548771B1 (ko) 2015-09-01

Similar Documents

Publication Publication Date Title
JP5774549B2 (ja) チップ型積層キャパシタ
JP6000682B2 (ja) チップ型積層キャパシタ
JP6382385B2 (ja) 積層セラミックキャパシタ
US10176924B2 (en) Multilayer ceramic capacitor and board for mounting of the same
US9326381B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
JP6058591B2 (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装基板
US10090109B2 (en) Monolithic ceramic capacitor, monolithic ceramic capacitor array, and monolithic ceramic capacitor mounting structure
JP2017085129A (ja) 積層セラミックコンデンサ
JP2013251522A (ja) 積層チップ電子部品、その実装基板及び包装体
KR20140038911A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101565643B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101548904B1 (ko) 칩 타입 적층 커패시터
KR20180050268A (ko) 적층 세라믹 커패시터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130904

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150424

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150701

R150 Certificate of patent or registration of utility model

Ref document number: 5774549

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250