KR101644187B1 - 고체 촬상 장치 및 고체 촬상 장치의 제조 방법 - Google Patents

고체 촬상 장치 및 고체 촬상 장치의 제조 방법 Download PDF

Info

Publication number
KR101644187B1
KR101644187B1 KR1020090085080A KR20090085080A KR101644187B1 KR 101644187 B1 KR101644187 B1 KR 101644187B1 KR 1020090085080 A KR1020090085080 A KR 1020090085080A KR 20090085080 A KR20090085080 A KR 20090085080A KR 101644187 B1 KR101644187 B1 KR 101644187B1
Authority
KR
South Korea
Prior art keywords
insulating film
oxide insulating
oxide
layer
imaging device
Prior art date
Application number
KR1020090085080A
Other languages
English (en)
Other versions
KR20100030604A (ko
Inventor
이따루 오시야마
유끼 미야나미
스스무 히야마
가즈끼 다나까
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100030604A publication Critical patent/KR20100030604A/ko
Application granted granted Critical
Publication of KR101644187B1 publication Critical patent/KR101644187B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

고체 촬상 장치는 반도체 기판의 표면층에 형성된 불순물 확산층을 포함하 센서; 및 센서 상에 제공된 탄소를 함유하는 산화 절연막을 포함한다.
고체 촬상 장치, 암전류, 계면 상태, HAD 구조, 탄소 함유 산화 절연막

Description

고체 촬상 장치 및 고체 촬상 장치의 제조 방법{SOLID-STATE IMAGING DEVICE AND METHOD OF PRODUCING SOLID-STATE IMAGING DEVICE}
본 발명은 고체 촬상 장치 및 고체 촬상 장치의 제조 방법에 관한 것이다. 특히, 본 발명은 광전 변환을 행하는 센서를 갖는 반도체 기판 표면의 계면 상태를 보상하는 것이 가능한 고체 촬상 장치에 관한 것이다.
CCD나 CMOS 이미지 센서 등의 고체 촬상 장치에 있어서, 포토다이오드로 이루어지는 센서에서의 결정 결함 및 센서 표면과 그 위에 배치된 막 사이의 계면에서의 계면 상태가 암전류의 발생 원인들이 되는 것으로 알려져 있다. 상기 원인들 중 하나인 계면 상태에 기인하는 암전류의 발생을 억제하는 기술로서, HAD(hole accumulatet diode) 구조가 알려져 있다.
도 8a는 HAD 구조를 적용하고 있지 않은 구조를 도시한다. 도 8a에 도시된 구조에서는, 반도체 기판(201)의 표면측에 형성된 센서(203)의 상부가 절연막(205)으로 직접 덮여 있다. 이로 인해, 센서(203)와 절연막(205) 사이의 계면에 형성되는 계면 상태에 기인하여 생성된 전자가, 암전류의 형태로서 센서(203)에 유입된다. 대조적으로, 도 8b는 HAD 구조를 적용한 구조를 도시한다. 도 8b에 도시된 구조에서는, 센서(203) 상에 P형 확산층으로 이루어지는 정공 축적층(hole accumulation layer)(207)을 제공하여 반도체 기판(201)의 표면을 덮고, 이 정공 축적층(207) 상에 절연막(205)을 제공하고 있다. 따라서, 반도체 기판의 표면을 구성하는 정공 축적층(207)과 절연막(205) 사이의 계면 상태에 기인하여 생성된 전자는 정공 축적층(207)에서 사라져, 암전류의 발생이 방지된다.
위에서 기술된 것과 같은 HAD 구조는, CCD 이미지 센서 또는 CMOS 이미지 센서 중 어느 쪽에도 채용될 수 있다. 또한 HAD 구조는 관련 기술의 표면 조사형의 이미지 센서에 적용될 수 있을 뿐만 아니라, 이면 조사형의 이미지 센서(예를 들어, 일본 특허 출원 제2003-338615호 공보 참조)에도 적용될 수 있다.
상술한 정공 축적층(207) 형성을 위해서는, 반도체 기판(201)의 표면층에 도입한 불순물을 활성화하기 위해 700℃ 이상이라는 고온에서의 어닐링 처리가 필요하다. 따라서, 400℃ 이하의 저온 프로세스만에 의한 정공 축적층(207)의 형성은 곤란하다. 또한, 700℃ 이상이라는 고온에서의 어닐링 처리에서는, 이미 형성되어 있는 다른 불순물층에서의 불순물의 확산이 발생한다.
또한 센서(203)에 축적된 전하를 효율적으로 판독해내기 위해서는, 반도체 기판(201) 내의 가능한 한 얕은 위치에 센서(203)를 형성하는 것이 바람직하다. 따라서, 센서(203)의 상부에 형성되는 정공 축적층(207)은 이러한 소망을 만족시키도록 얇게 형성되는 것이 바람직하다.
그러나, 정공 축적층(207)의 깊이와 HAD 구조 표면에서의 계면 상태에 기인하는 암전류 사이에는 트레이드 오프의 관계가 있다. 따라서, 정공 축적층(207)의 두께를 감소시키는 것이 암전류를 증가시키는 요인이 된다. 게다가, 정공 축적층(207)은 깊이가 감소함에 따라 편차가 증가하므로, 암전류 증가에 미치는 영향이 커진다.
따라서 본 발명은, 불순물 확산층으로 이루어지는 정공 축적층을 제공하지 않고 계면 상태에 기인한 암전류를 저감시킴으로써, 반도체 기판 내의 얕은 위치에 센서를 제공하여 전하 전송 효율이 개선된 고체 촬상 장치, 및 그 제조 방법을 제공하는 것이 바람직하다.
본 발명의 실시예에 따른 고체 촬상 장치는, 반도체 기판의 표면층에 제공된 불순물 확산층을 포함하는 센서와, 이 센서 상에 제공된 탄소를 함유하는 산화 절연막을 포함한다. 이 산화 절연막은, 음(negative)의 고정 전하를 갖는 음전하 축적층으로서 제공되고, 금속 산화물이나 실리콘계 재료로 이루어진다. 탄소 농도는, 6×1019원자/㎤ 이상인 것이 바람직하다.
본 발명의 실시예에 따른 고체 촬상 장치의 제조 방법에서, 반도체 기판의 표면층에 불순물 확산층을 포함하는 센서를 형성한 후, 이 센서 상에 탄소를 함유하는 산화 절연막을 증착한다. 이 단계에서, 탄소를 함유하는 재료 가스의 유량비(flow rate ratio)와 증착 온도를 변경하는 것에 의해, 산화 절연막 중의 탄소 농도를 제어한다.
위의 구성을 갖는 고체 촬상 장치에서는, 센서 상에 탄소를 함유하는 산화 절연막을 제공하였다. 탄소를 함유하는 산화 절연막은 음의 고정 전하를 갖는 음전하 축적층으로서 기능한다. 따라서, 이 산화 절연막을 센서 상에 제공함으로써, 산화 절연막에 있어서의 음의 밴드 휘어짐 효과(negative band-bending effect)에 의해 반도체 기판의 표면측으로 양전하가 효과적으로 끌어 당겨질 수 있다, 따라서, 이 부분에 정공 축적층을 형성함으로써, 계면 상태가 보상된다. 또한, 산화 절연막 중의 음의 고정 전하량은 탄소 농도에 의해 제어된다. 따라서, 충분한 밴드 휘어짐 효과에 의해 반도체 기판의 표면측에는 확실하게 정공 축적층이 형성될 수 있다.
이상 설명한 바와 같이, 본 발명의 일 실시예에 따른 고체 촬상 장치에 따르면, 탄소 농도의 제어에 의해 얻어진 음의 밴드 휘어짐 효과를 충분히 갖는 산화 절연막을 제공함에 의해, 센서를 갖는 반도체 기판의 표면층에 확실하게 정공 축적층을 형성할 수 있으므로, 계면 상태를 보상하는 것이 가능하게 된다. 따라서, 센서 표면에 고온에서의 열처리를 행함으로써 형성되는 불순물 확산층으로 이루어지는 정공 축적층을 제공하지 않고 HAD 구조를 구성함으로써 암전류 및 백색점(white spots)의 발생을 방지하는 것이 가능해진다. 그 결과, 반도체 기판의 표면의 얕은 위치에 센서를 제공할 수 있고, 이로써 센서의 일측에 게이트 전극을 사이에 두고 배치한 부동 확산부로의 전하의 전송 효율을 높이는 것이 가능해진다.
이제, 본 발명의 실시 형태를 도면을 참조하여 상세하게 설명한다.
<제1 실시 형태>
(산화 절연막이 금속 산화물로 이루어지는 실시 형태)
[고체 촬상 장치의 구성]
도 1의 (a)는 본 발명의 실시 형태에 따른 고체 촬상 장치를 CMOS 센서에 적용한 경우의 1 화소의 관련부의 단면도이다. 도 1의 (b)는 도 1의 (a)의 IB부 확대도이다. 도 1의 (a) 및 도 1의 (b)에 도시하는 제1 실시 형태의 고체 촬상 장치(1A)는 다음과 같은 구성을 갖는다.
N형의 단결정 실리콘으로 이루어지는 반도체 기판(101)의 표면측에는, 예를 들어 홈형의 소자 분리 영역(101a)(shallow trench isolation : STI)이 제공되어 각 화소 영역이 분리되어 있다. 소자 분리 영역(101a)으로 분리된 각 화소 영역의 반도체 기판(101)의 표면측에는 P웰 확산층(102)이 제공되어 있다. 반도체 기판(101) 상에는 P웰 확산층(102)과 교차하도록 게이트 절연막(3)을 사이에 두고 전송 게이트(5)가 패턴 형성되어 있다. 게이트 절연막(3)은, 예를 들어, 산화 실리콘막으로 구성되거나 산화하프늄 막과 같은 고유전율막으로 구성될 수 있다. 전송 게이트(게이트 전극)(5)는 폴리실리콘막으로 구성되거나 또는 금속 재료로 구성될 수 있다. 예를 들어, 위의 구조를 갖는 전송 게이트(5)의 각 측벽 상에는 절연성의 측벽(7)이 제공되어 있다. 도면에 도시되지는 않았지만, 각 화소 영역의 P웰 확산층(102) 상에는 전송 게이트(5) 이외에도 리셋 게이트, 증폭용 게이트 등도 제 공된다.
이상과 같은 전송 게이트(5)로 구획된 화소 영역의 일측은, 수광 영역으로서 기능한다. 이 수광 영역의 P웰 확산층(102)의 표면측에는 N형 확산층(103)이 배치된다. 이 P웰 확산층(102)과 N형 확산층(103)은 다이오드(센서) D를 구성한다. 이와 같은 다이오드 D에서는, 광전 변환에 의해 얻어진 전하가 N형 확산층(103)에 축적된다. 따라서, N형 확산층(103)이 전하 축적층으로서 기능한다.
전송 게이트(5)의 다른 측 및 P웰 확산층(102)의 표면측에 N형의 확산층으로 이루어지는 부동 확산부(105)가 제공되어 있다.
상술된 구조의 화소 영역이 배열되어 있는 촬상 영역의 주위에는, 구동 회로가 제공된 주변 영역(도시 안됨)이 배열되어 있다. 이 주변 영역에는, 구동 회로를 구성하는 트랜지스터 등이 배열되어 있다.
소자 분리 영역(101a), 전송 게이트(5), 다이오드 D, 부동 확산부(105) 및 구동 회로를 구성하는 트랜지스터를 포함하는 반도체 기판(101)은, 산화 절연막(9A)으로 덮여 있다. 이 산화 절연막(9A)은 탄소를 함유하고, 따라서 산화 절연막(9A)는 음의 고정 전하를 갖는 음전하(negative-charge) 축적층으로서 제공되어 있다.
이러한 제1 실시 형태에서, 이와 같은 산화 절연막(9A)은 금속 산화물로 이루어진다. 금속 산화물 중에서도, 그 재료 자체가 음의 고정 전하를 갖는 재료가 바람직하다. 특히 이와 같은 금속 산화물 중에서도, 산화하프늄(HfO2), 산화지르코 늄(ZrO2), 산화알루미늄(Al2O3), 산화티탄(TiO2), 또는 산화탄탈(Ta2O5)이 바람직하게 사용된다. 위의 재료들 중 임의의 재료로 이루어지는 산화 절연막(9A)이 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등으로 실제로 사용되고 있으므로, 그에 대한 증착 방법이 확립되어 왔다. 따라서, 위의 재료로 이루어지는 산화 절연막(9A)은 용이하게 형성될 수 있다.
산화 절연막(9A)에 포함된 탄소 농도는, 6×1019원자/㎤ 이상인 것이 바람직하다. 따라서, 산화 절연막(9A)에는, 충분한 양의 음의 고정 전하가 축적된다. 산화 절연막(9A)에 포함된 탄소 농도의 상한은, 탄소 농도에 의해 음전하 축적량의 제어가 가능한 범위, 예를 들어 5×1021원자/㎤ 이하이다.
도 2는, 일례로서 산화하프늄(HfO2)으로 이루어지는 산화 절연막(9A) 중의 탄소 농도(C 농도)와 플랫 밴드 전압(Vfb) 사이의 관계를 나타낸다. 이 그래프에서 볼 수 있는 바와 같이, 산화 절연막(9A) 중의 탄소 농도가 6×1019원자/㎤ 이상이면, 플랫 밴드 전압(Vfb)을 0.3V 이상의 범위에서 제어하는 것이 가능하다. 따라서, 보다 확실하게 음의 고정 전하의 축적이 가능하다. 한편, 산화 절연막(9A) 중의 탄소 농도가 5×1021원자/㎤ 이하이면, 탄소 농도에 의해 플랫 밴드 전압(Vfb), 즉 음전하 축적량의 제어가 가능하다.
이와 같은 산화 절연막(9A)은, 적어도 반도체 기판(101)에 접하는 측에(즉, 하층에) 탄소를 함유하면 충분하고, 상층에는 탄소를 함유하지 않을 수 있다는 것 에 주목한다. 즉, 산화 절연막(9A) 중에서는, 탄소 농도 구배가 있을 수도 있고, 반도체 기판(101)에 접하는 측에서(즉, 하층에서) 탄소 농도가 제어되면 된다.
또한 이상과 같이, 산화 절연막(9A)이 음전하 축적층으로서 제공됨으로써, 반도체 기판(101)은 다이오드 D의 표면층에 양전하가 끌어당겨지는 정공 축적층(107)이 형성된 상태로 되어 있다.
또한, 이 산화 절연막(9A) 상에는, 예를 들어 평탄면을 갖는 절연막(11)을 사이에 두고 차광막(13)이 제공되어 있다. 이 차광막(13)은, 텅스텐(W) 등의 광흡수성이 양호한 재료로 이루어진다. 차광막(13)은 다이오드 D 상에 개구부(13a)를 갖고 개구부(13a) 외의 영역을 덮음으로써, 다이오드 D 이외의 영역으로의 광 입사에 의한 특성 변동을 방지하고 있다. 또한, 일부 화소의 다이오드 D는 차광막(13)으로 덮힌다는 것에 주목한다. 따라서, 차광막(13)으로 덮인 다이오드 D로부터의 출력에 의해 화상에서의 흑색 레벨이 결정된다.
또한, 차광막(13) 상에는 평탄화 절연막(15)을 사이에 두고 컬러 필터층(17)이 제공되고, 집광을 위한 온 칩 렌즈(19)가 컬러 필터층(17) 위에 제공된다. 컬러 필터층(17) 및 온 칩 렌즈(19)는 각 화소마다 패턴 형성되어 있다.
[고체 촬상 장치의 제조 방법]
다음에, 도 3a 내지 도 4b의 단면 공정도를 참고하여, 도 1의 (a) 및 도 1의 (b)에 도시한 고체 촬상 장치(1A)의 제조 방법을 설명한다.
우선, 도 3a에 도시한 바와 같이, N형의 단결정 실리콘으로 이루어지는 반도체 기판(101)의 표면측에, 홈형의 소자 분리 영역(101a)을 형성하여 각 화소 영역 을 분리한다. 다음에, 분리된 각 화소 영역에서의 반도체 기판(101)의 표면측에 이온 주입과 그 후의 열처리에 의해 P웰 확산층(102)을 형성한다.
그 후, 반도체 기판(101) 상에서의 각 화소 영역(P웰 확산층(102))을 가로지르도록, 게이트 절연막(3)을 사이에 두고 전송 게이트(5)를 패턴 형성한다. 이 단계에서, 도면에 도시되지 않은 리셋 게이트, 증폭용 게이트 등도 동일 프로세스로 형성한다. 이어서, 선택적으로 확장(extension) 영역 등의 확산층 형성을 행한 후, 전송 게이트 전극(게이트 전극)(5)의 각 측벽에 절연성의 측벽(7)을 형성한다.
계속해서, 전송 게이트(5)에 의해 구획된 P웰 확산층(102)의 일측의 표면층에, 이온 주입과 그 후의 열처리에 의해 N형 확산층(103)을 형성한다. 이에 의해, 반도체 기판(101)의 표면측에, P웰 확산층(102)과 N형 확산층(103)을 포함하는 다이오드 D가 형성된다. 전송 게이트(5)에 의해 구획된 P웰 확산층(102)의 다른 측의 표면층에, 이온 주입과 그 후의 열처리에 의해 N형 확산층으로 이루어지는 부동 확산부(105)를 형성한다. 또한, 전술된 것과 동일한 단계에 의해, 화소 영역이 배열된 촬상 영역 주변에 배치된 주변 영역에 구동 회로를 구성하는 구동용 트랜지스터 등을 형성한다.
다음에, 도 3b에 도시한 바와 같이, 전송 게이트(5), 다이오드 D, 부동 확산부(105), 및 구동용 트랜지스터가 제공된 반도체 기판(101) 상에 산화 절연막(9A)을 증착한다.
상술한 바와 같은 탄소를 함유하며 금속 산화물로 이루어진 산화 절연막(9A)을 형성하기 위해서, 바람직하게는, 재료 가스로서 유기 금속 가스(organometallic gas)를 사용하는 증착 방법을 채용한다. 이와 같은 증착 방법의 예들은, 유기 금속 화학 기상 성장법(metal-organic chemical vapor deposition : MOCVD법) 및 원자층 증착법(atomic layer deposition : ALD법)을 포함한다. 이들 방법을 채용함으로써, 반도체 기판(101)에 대한 손상을 억제한 산화 절연막(9A)을 형성할 수 있다.
또한, 탄소 농도가 위에서 기술한 것과 같은 구배를 갖는 산화 절연막(9A)의 증착에서, 상술한 MOCVD법 또는 ALD법에 의한 증착이 먼저 행해지고, 그 후 스퍼터법과 같은 물리 기상 성장법(Physical vapor deposition : PVD)에 의한 증착을 행할 수도 있다. PVD법에 의해 그러한 증착을 행함으로써, 산화 절연막(9A) 전체층의 막 증착률(film deposition rate)이 증가될 수 있다.
일례로서 ALD법에 대한 증착 조건은 다음과 같다.
증착 기판 온도 : 200℃ 내지 500℃,
유기 금속 가스 유량 : 10 내지 500sccm,
유기 금속 가스 조사 시간 : 1 내지 15sec,
오존 가스 유량 : 10 내지 500sccm
오존 가스 조사 시간 : 1 내지 15sec
한편, MOCVD법에 대한 증착 조건은 다음과 같다.
증착 기판 온도 : 200℃ 내지 600℃
상술된 것과 같은 유기 금속 가스를 사용한 막 증착 방법에 있어서는, 탄소를 함유하는 재료 가스(유기 금속 가스)의 유량비와 증착 온도를 제어함으로써, 산 화 절연막(9A)에 함유된 탄소 농도가 6×1019원자/㎤ 내지 5×1021원자/㎤ 범위 내에 있도록 증착을 행한다.
이어서 행하는 PVD법에 대한 증착 조건은 다음과 같다.
증착 챔버 압력 : 0.01 내지 50Pa,
DC 전력 : 500 내지 2000W,
아르곤(Ar) 유량 : 5 내지 50sccm,
산소(O2) 유량 : 5 내지 50sccm
그 후, 도 3c에 도시한 바와 같이, 산화 절연막(9A) 상에 산화 실리콘(SiO2) 등으로 이루어진 절연막(11)을 형성한다. 이 절연막(11)은, 예를 들어 표면 평탄하게 형성되어 있다. 그 후 이 절연막(11) 상에 텅스텐(W) 등의 광흡수성이 양호한 재료로 이루어지는 차광막(13)을 형성한다. 이러한 구조에 따르면, 산화 절연막(9A)이 절연막(11)으로 덮여 있음으로써, 산화 절연막(9A)과 차광막(13)이 직접 접촉함으로써 일어나는 반응이 억제될 수 있다.
다음에, 도 4a에 도시한 바와 같이, 차광막(13)에 형성된 다이오드 D에 대응하는 위치를 개구하는 개구부(13a)를 형성한다. 본 실시예에는, 예를 들어 레지스트 패턴(도시 생략)을 마스크로서 사용하여 차광막(13)을 패턴 에칭함으로써, 다이오드 D 상에 개구부(13a)를 형성한다. 이 단계에서, 절연막(11)이 에칭 스토퍼로서 기능함으로써, 산화 절연막(9A)이 에칭에 노출되는 것을 방지한다.
다음에, 도 4b에 도시한 바와 같이, 차광막(13)의 존재로 인한 단 차(difference in level)를 저감하기 위한 평탄화 절연막(15)을 형성한다. 이 평탄화 절연막(15)은, 예를 들어 산화 실리콘으로 이루어지며, 도포에 의해 표면이 평탄하게 형성된다.
그 후, 도 1의 (a)에 도시한 바와 같이, 평탄화 절연막(15) 상의 각 화소에 대응시켜, 컬러 필터층(17)을 패턴 형성하고, 또한 온 칩 렌즈(19)를 컬러 필터층(17) 상에 형성한다.
상술된 것과 같이 하여 얻어진 도 1의 (a) 및 도 1의 (b)의 구조를 갖는 고체 촬상 장치(1A)에서는, 다이오드 D 상에 탄소를 함유하는 산화 절연막(9A)이 제공된다. 탄소를 함유하는 산화 절연막(9A)은, 음의 고정 전하를 갖는 음전하 축적층으로서 기능한다. 따라서, 이 산화 절연막(9A)을 센서(다이오드 D) 상에 제공함으로써, 산화 절연막(9A)에 있어서의 음의 밴드 휘어짐 효과에 의해 반도체 기판(101)의 표면측으로 양전하가 효과적으로 끌어 당겨진다. 따라서, 이 부분에 정공 축적층(107)이 형성됨으로써, 계면 상태를 보상하는 것이 가능해진다. 특히, 산화 절연막(9A) 중의 음의 고정 전하량은, 도 2를 참조하여 설명한 바와 같이 탄소 농도에 의해 제어된다. 따라서, 충분한 밴드 휘어짐 효과에 의해, 반도체 기판(101)의 표면측에는 확실하게 정공 축적층(107)을 형성하는 것이 가능해진다.
따라서, 다이오드 D 표면에 고온에서의 열처리를 행함으로써 형성되는 불순물 확산층으로 이루어지는 정공 축적층을 제공하지 않고, HAD 구조를 구성하여 암전류의 발생을 방지하는 것이 가능해진다. 그 결과, 반도체 기판(101)의 표면의 얕은 위치에 다이오드 D를 제공할 수 있고, 이로써 다이오드 D의 일측에 전송 게이 트(5)를 사이에 두고 배치된 부동 확산부(105)로의 전하의 전송 효율을 높이는 것이 가능해진다.
<2.제2 실시 형태>
(산화 절연막이 실리콘계 재료로 이루어지는 실시 형태)
[고체 촬상 장치의 구성]
제2 실시 형태의 고체 촬상 장치와, 도 1의 (a) 및 도 1의 (b)를 참조하여 설명한 제1 실시 형태의 고체 촬상 장치(1A)의 다른 점은, 산화 절연막의 구조이며, 이들 고체 촬상 소자의 다른 구성은 서로 동일하다. 이제, 도 1의 (a) 및 도 1의 (b)를 참조하여 제2 실시 형태의 고체 촬상 장치(1B)의 구조를 설명한다.
구체적으로, 본 제2 실시 형태의 고체 촬상 장치(1B)에서는, 소자 분리 영역(101a), 전송 게이트(5), 다이오드 D, 부동 확산부(105), 및 구동 회로를 구성하는 트랜지스터를 포함하는 반도체 기판(101)이 실리콘계 재료로 이루어지는 산화 절연막(9B)으로 덮여 있다. 이 산화 절연막(9B)은 탄소를 함유하고, 따라서 산화 절연막(9B)이 음의 고정 전하를 갖는 음전하 축적층으로서 제공되어 있는 것은 제1 실시 형태와 마찬가지이다.
이와 같은 산화 절연막(9B)은, 산화 실리콘(SiO2)과 같은 실리콘계 재료로 이루어진다. 실리콘계 재료 중에서, 그 재료 자체가 음의 고정 전하를 갖는 재료인 것이 바람직하다. 구체적으로, 붕소 및 인에서 선택된 불순물을 함유하는 산화 실리콘막이 바람직하게 사용된다. 그 구체적인 예로는, 붕소를 함유하는 산화 실 리콘(보로실리케이트 글래스: BSG), 인을 함유하는 산화 실리콘(포스포실리케이트 글래스: PSG), 붕소와 인을 함유하는 산화 실리콘(보로포스포실리케이트 글래스: BPSG)이다.
도 5는, 불순물을 함유하지 않는 산화 실리콘막(비도핑된 실리케이트 글래스: NSG막), BSG막, PSG막, 및 BPSG막에 있어서의 플랫 밴드 전압(Vfb)을 나타낸다. 이들 각 막은, 인이나 붕소를 포함하는 막 증착 가스의 유량비만을 바꾸고, 다른 조건을 동일하게 유지한 채 준 대기압 CVD(semi atmosphere CVD: SA-CVD)법을 사용하여 증착한 막이다. 증착 온도는 480℃로 하였다.
도 5에 도시한 바와 같이, 불순물을 포함하지 않는 NSG막과 비교하여, 모두가 붕소, 인 등에서 선택된 불순물을 함유하는 BSG막, PSG막, 및 BPSG막에 있어서의 플랫 밴드 전압(Vfb)이 양(positive)의 측으로 시프트되어 있는 것이 확인된다. 이 결과는, 산화 실리콘막 중에 붕소, 인 등에서 선택된 불순물을 함유시킴으로써, 막 중에 있어서의 양의 고정 전하가 저감되고, 음의 고정 전하가 증가하고 있는 것을 의미하고 있다. 또한, 이와 같은 음의 고정 전하의 증가량은, BPSG에서 가장 크고, PSG가 2번째로 크고, BSG가 세번째로 크다. 그러나, 이와 같은 실리콘계의 산화 절연막(9B) 중의 인, 붕소 등에서 선택된 불순물 함유량은 0 내지 10 중량%의 범위 내이다.
산화 절연막(9B) 내에 함유된 탄소 농도는, 바람직하게는 6×1019원자/㎤ 이상이다. 따라서, 산화 절연막(9B) 내에는 충분한 양의 음의 고정 전하가 축적된 다. 산화 절연막(9B) 중에 함유된 탄소 농도의 상한은, 탄소 농도에 의해 음전하 축적량의 제어가 가능한 범위, 예를 들어 5×1021원자/㎤ 이하이다.
이와 같은 산화 절연막(9B)은 적어도 반도체 기판(101)에 접하는 측에(즉, 하층에) 탄소가 함유되어 있으면 충분하고, 상층에는 탄소가 함유되어 있지 않을 수도 있다는 것에 주목한다. 즉, 산화 절연막(9B)에서는, 탄소 농도에 구배가 있을 수 있고, 반도체 기판(101)에 접하는 측에(즉, 하층에) 있어서 탄소 농도가 제어되면 충분한 것은, 제1 실시 형태와 마찬가지이다.
이상과 같이, 산화 절연막(9B)이 음전하 축적층으로서 제공됨으로써, 반도체 기판(101)이 다이오드 D의 표면층으로 양전하가 끌어 당겨지는 정공 축적층(107)이 형성되는 상태가 되는 것은, 제1 실시 형태와 마찬가지이다.
또한, 이 산화 절연막(9B) 상에, 제1 실시 형태와 마찬가지로, 예를 들어 표면이 평탄한 절연막(11)을 사이에 두고 차광막(13)이 제공된다. 또한, 차광막(13) 상에 평탄화 절연막(15), 컬러 필터층(17), 및 온 칩 렌즈(19)가 이 순서대로 제공되어 있다.
[고체 촬상 장치의 제조 방법]
이상과 같은 구성의 제2 실시 형태의 고체 촬상 장치(1B)의 제조 방법은, 산화 절연막(9B)의 형성 단계를 제외하고, 도 3a 내지 도 4b의 단면 공정도를 참조하여 설명한 제1 실시 형태의 고체 촬상 장치의 제조 방법과 동일할 수도 있다.
구체적으로, 우선, 도 3a에 도시한 바와 같이, N형의 단결정 실리콘으로 이 루어지는 반도체 기판(101)의 표면측에 홈형의 소자 분리(101a)를 형성하여 각 화소 영역을 분리한다. 그 후, P웰 확산층(102)을 형성한다. 그 후, P웰 확산층(102)을 가로지르도록, 게이트 절연막(3)을 사이에 두고 전송 게이트(5)를 패턴 형성한다. 그 후, 전송 게이트(5)의 각 측벽에 절연성의 측벽(7)을 형성한다. 계속해서, 전송 게이트(5)에 의해 구획된 P웰 확산층(102)의 일측의 표면층에 N형 확산층(103)을 형성하여, P웰 확산층(102)과 N형 확산층(103)을 포함하는 다이오드 D를 형성한다. 전송 게이트(5)에 의해 구획된 P웰 확산층(102)의 다른 측 표면층에, N형 확산층으로 이루어지는 부동 확산부(105)를 형성한다. 또한, 전술된 것과 동일 단계에 의해, 화소 영역이 배열된 촬상 영역 주변에 위치된 주변 영역에, 구동 회로를 구성하는 구동용 트랜지스터 등을 형성한다.
다음에, 도 3b에 도시한 바와 같이, 전송 게이트(5), 다이오드 D, 부동 확산부(105), 및 구동용 트랜지스터가 제공된 반도체 기판(101) 상에 산화 절연막(9B)을 증착한다.
탄소를 함유하고 실리콘계 재료로 이루어진 상술한 산화 절연막(9B)을 형성하기 위해서는, 탄소 함유 가스인 TEOS(테트라에톡시실란) 가스를 사용한 CVD법이 채용된다. 특히, TEOS 가스와 함께 오존(O3) 가스를 사용한 SA-CVD법이 바람직하게 채용된다. 이 증착 방법을 채용함으로써, 반도체 기판(101)에 대한 손상을 억제한 산화 절연막(9B)을 형성하는 것이 가능하고, 또한 양호한 매립 특성도 달성될 수 있다.
또한, 상술한 바와 같이 탄소 농도가 구배를 갖는 산화 절연막(9B)의 증착에서는, TEOS 가스를 사용한 상술한 CVD법에 의한 증착을 먼저 행하고, 그 후 스퍼터법과 같은 물리 기상 성장법에 의한 증착을 행할 수도 있다. PVD법에 의하여 이러한 증착을 행함으로써, 산화 절연막(9B) 전체층의 막 증착률을 증가시킬 수 있다.
상술된 TEOS 가스를 사용한 CVD법에서는, 탄소를 함유하는 TEOS 가스의 유량비와 증착 온도를 제어함으로써, 산화 절연막(9B)에 함유된 탄소 농도가 6×1019원자/㎤ 내지 5×1021원자/㎤ 범위 내가 되도록 증착을 행한다.
도 6은, TEOS 가스를 사용한 CVD법에 의해 NSG를 증착할 때의, 증착 조건과 플랫 밴드 전압(Vfb) 사이의 관계를 나타내는 그래프이다. 이 실시예에서는, 증착 온도 또는 O3/TEOS 유량비를 바꾸고, 다른 조건을 동일하게 유지한 채 준 대기압 CVD법을 사용하여 증착하였다. 또한, 비교를 위해, 그래프에 열산화막의 플랫 밴드 전압(Vfb)을 나타냈다.
도 6에 도시한 바와 같이, 증착 온도가 낮을수록, 또한 TEOS 유량비가 높을수록, 플랫 밴드 전압(Vfb)이 양의 측으로 시프트되는 것이 확인되었다. 이러한 결과는, 증착 온도가 낮고 TEOS 유량비가 높을수록, 막 중의 양의 고정 전하가 저감되고, 음의 고정 전하가 증가하고 있는 것을 나타내고, 또한 막 중의 탄소 농도도 증가하는 것을 의미하고 있다. 따라서, TEOS 가스를 사용한 CVD법에서는, 탄소를 함유하는 TEOS 가스의 유량비와 증착 온도를 제어함으로써, 산화 절연막(9B) 중의 탄소 농도가 제어된다.
이와 같은 TEOS 가스에 의한 CVD법에 의한, 실리콘계의 산화 절연막(9B)의 증착 조건은 다음 범위로 설정된다.
증착 기판 온도 : 250℃ 내지 350℃,
TEOS 유량 : 50 내지 250㎎/min,
O3 유량 : 250 내지 10000sccm,
O3/TEOS 유량비 : 5 내지 40
TEB(트리에틸 보레이트) 유량 : 0 내지 200㎎/min
TEPO(트리에틸 포스페이트) 유량 : 0 내지 100㎎/min
증착 분위기 내 압력, 캐리어 가스 종류, 캐리어 가스 유량은 적절하게 선택된다.
후속 단계는 제1 실시 형태에서와 마찬가지로 행한다.
구체적으로, 도 3c에 도시한 바와 같이, 산화 절연막(9B) 상에 절연막(11)을 표면이 평탄하게 형성한다. 또한 광흡수성이 양호한 재료로 이루어지는 차광막(13)을 형성한다. 이어서 도 4a에 도시한 바와 같이, 다이오드 D 에 대응하는 위치를 개구하는 개구부(13a)를 차광막(13)에 형성한다.
다음에, 도 4b에 도시한 바와 같이, 차광막(13)의 존재로 인한 단차를 저감하기 위한 평탄화 절연막(15)을 형성한다.
이어서 도 1의 (a)에 도시한 바와 같이, 평탄화 절연막(15) 상의 각 화소에 대응하도록, 컬러 필터층(17)을 패턴 형성하고, 또한 온 칩 렌즈(19)를 컬러 필 터(17) 상에 형성한다.
이상과 같이 하여 얻어진 도 1의 (a) 및 도 1의 (b)에 도시된 구조를 갖는 고체 촬상 장치(1B)에서는, 탄소를 함유하는 실리콘계의 산화 절연막(9B)이 다이오드 D 상에 제공된다. 탄소를 함유하는 실리콘계의 산화 절연막(9B)은, 음의 고정 전하를 갖는 음전하 축적층으로서 기능한다. 따라서, 이 산화 절연막(9B)을 센서(다이오드 D) 상에 배치함으로써, 산화 절연막(9B)에서의 음의 밴드 휘어짐 효과에 의해 반도체 기판(101)의 표면측으로 양전하가 효과적으로 끌어 당겨진다. 따라서, 이 부분에 정공 축적층(107)이 형성됨으로써, 계면 상태를 보상하는 것이 가능하게 된다. 특히, 산화 절연막(9B)의 음의 고정 전하량은, 탄소 농도에 의해 제어된다. 따라서, 충분한 밴드 휘어짐 효과에 의해, 반도체 기판(101)의 표면측에 확실하게 정공 축적층(107)을 형성하는 것이 가능하게 된다. 또한, 실리콘계의 산화 절연막(9B)에 붕소나 인 등의 불순물을 함유시킴으로써, 산화 절연막(9B)에서의 음의 고정 전하의 양을 증가시키는 것이 가능하고, 또한 더욱 확실하게 정공 축적층(107)을 형성하는 것이 가능하게 된다.
따라서, 제1 실시 형태에서와 마찬가지로, 다이오드 D의 표면에 고온에서의 열처리를 행하여 형성되는 불순물 확산층으로 이루어지는 정공 축적층을 제공하지 않고, HAD 구조를 구성하여 암전류의 발생을 방지하는 것이 가능하게 된다. 그 결과, 반도체 기판(101)의 표면의 얕은 위치에 다이오드 D를 제공할 수 있고, 이로써 다이오드 D의 일측에 전송 게이트(5)를 사이에 두고 배치한 부동 확산부(105)로의 전하의 전송 효율을 높이는 것이 가능하게 된다.
<변형>
(불순물 확산층으로 이루어지는 정공 축적 영역이 제공되는 실시 형태)
[고체 촬상 장치의 구성]
도 7a 및 도 7b는, 제1 실시 형태 및 제2 실시 형태의 고체 촬상 장치의 변형이다. 더욱 구체적으로는, 도 7a 및 도 7b는 다이오드 D의 표면에, 불순물 확산층으로 이루어지는 양전하 축적층(109)이 제공되는 예를 나타낸다. 다른 구성은, 제1 실시 형태 및 제2 실시 형태의 고체 촬상 장치의 구성과 마찬가지이다.
고체 촬상 장치(1A' 또는 1B')에 제공된 양전하 축적층(109)은, 반도체 기판(101)의 상면, 즉, 다이오드 D를 구성하는 N형 확산층(103)의 상면에 p형 불순물을 확산시켜 형성되는 층이다.
[고체 촬상 장치의 제조 방법]
위의 구조를 갖는 고체 촬상 장치(1A' 또는 1B')의 제조에 있어서, 제1 실시 형태 및 제2 실시 형태에 있어서 도 3a를 참조하여 설명한 바와 같이 다이오드 D를 형성하고, 그 후 다이오드 D의 표면에 p형 확산층을 도입하여 정공 축적층(109)을 형성하는 단계가 행해진다. 후속 단계는, 제1 실시 형태 및 제2 실시 형태와 마찬가지로 행할 수 있다.
위의 구조를 갖는 고체 촬상 장치(1A' 또는 1B')에 따르면, 산화 절연막(9A 또는 9B)에 있어서의 음의 밴드 휘어짐 효과에 의해, 불순물 확산층으로 이루어지는 정공 축적층(109)에 있어서의 양의 고정 전하량의 증가가 가능하다. 따라서, 불순물 확산층으로 이루어지는 정공 축적층(109)이 낮은 불순물 농도를 갖고 정공 축적층(109)의 깊이가 얕은 경우에도, 산화 절연막(9A 또는 9B)의 음의 밴드 휘어짐 효과의 도움 때문에, 충분한 고정 전하량에 의해 암전류의 발생이 방지될 수 있다.
본 출원은 일본 특허청에 2008년 9월 10일자로 출원된 일본 우선권 특허 출원 JP 2008-231780호에 개시된 요지와 관련된 요지를 포함하며, 그 전체 내용은 본 명세서에 참조로서 포함된다.
본 기술 분야의 당업자들은 다양한 변형, 조합, 서브 조합(sub-combination) 및 변경들이 첨부된 청구범위 및 그들의 등가물의 범위 내에 있는 한 설계 요건 및 다른 요인에 따라 생길 수 있다는 것을 이해해야 한다.
도 1의 (a) 및 도 1의 (b)는 제1 실시 형태 및 제2 실시 형태의 고체 촬상 장치의 구성을 설명하는 관련부의 단면도.
도 2는 산화 절연막 중의 탄소 농도와 플랫 밴드 전압(Vfb)의 관계를 나타내는 도면.
도 3a 내지 도 3c는 제1 실시 형태 및 제2 실시 형태의 고체 촬상 장치를 제조하는 방법을 나타내는 단면 공정도(파트 1).
도 4a 및 도 4b는 제1 실시 형태 및 제2 실시 형태의 고체 촬상 장치를 제조하는 방법을 나타내는 단면 공정도(파트 2).
도 5는 실리콘계의 각종 산화 절연막에 있어서의 플랫 밴드 전압(Vfb)을 도시하는 도면.
도 6은 실리콘계의 산화 절연막의 증착 조건과 플랫 밴드 전압(Vfb) 사이의 관계를 도시하는 도면.
도 7a 및 도 7b는 제1 실시 형태 및 제2 실시 형태의 변형을 설명하는 관련부의 단면도.
도 8a 및 도 8b는 종래 기술의 고체 촬상 장치의 구조를 설명하는 관련부의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1A, 1B : 고체 촬상 장치
5 : 전송 게이트
9A, 9B : 산화 절연막
101 : 반도체 기판
102 : P웰
103 : N형 확산층
105 : 부동 확산부
107 : 정공 축적층

Claims (13)

  1. 고체 촬상 장치로서,
    반도체 기판의 표면층에 제공되는 불순물 확산층을 포함하는 센서; 및
    상기 센서 상에 제공되며 탄소를 함유하는 산화 절연막
    을 포함하고,
    상기 산화 절연막은 음의 고정 전하를 갖는 음전하 축적층으로서 제공되며,
    상기 음전하 축적층의 탄소 농도는 6×1019원자/㎤ 이상이고,
    상기 센서의 표면층에는, 상기 음전하 축적층에 축적된 음전하의 작용에 의해 형성된 정공 축적층이 제공되는,
    고체 촬상 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 산화 절연막은 금속 산화물로 구성되는, 고체 촬상 장치.
  6. 제5항에 있어서,
    상기 금속 산화물은, 산화하프늄(HfO2), 산화지르코늄(ZrO2), 산화알루미늄(Al2O3), 산화티탄(TiO2) 또는 산화탄탈(Ta2O5)인, 고체 촬상 장치.
  7. 제1항에 있어서,
    상기 산화 절연막은 실리콘계 재료로 구성되는, 고체 촬상 장치.
  8. 제7항에 있어서,
    상기 실리콘계 재료로 이루어진 산화 절연막은 붕소와 인 중 적어도 하나를 함유하는, 고체 촬상 장치.
  9. 제1항에 있어서,
    상기 센서는 P형 확산층 및 상기 P형 확산층 상에 배치된 N형 확산층을 포함하는 다이오드인, 고체 촬상 장치.
  10. 제9항에 있어서,
    상기 다이오드의 일측에는, 상기 반도체 기판 상에 제공된 게이트 전극을 사이에 두고 배치되는 N형 확산층을 더 포함하는, 고체 촬상 장치.
  11. 고체 촬상 장치의 제조 방법으로서,
    도체 기판의 표면층에 불순물 확산층을 포함하는 센서를 형성하는 단계; 및
    탄소를 함유하는 재료 가스의 유량비와 증착 온도를 제어함으로써 탄소의 농도를 제어하면서, 상기 센서 상에 탄소를 함유하는 산화 절연막을 증착하는 단계
    를 포함하고,
    상기 산화 절연막은 음의 고정 전하를 갖는 음전하 축적층으로서 제공되며,
    상기 음전하 축적층의 탄소 농도는 6×1019원자/㎤ 이상이고,
    상기 센서의 표면층에는, 상기 음전하 축적층에 축적된 음전하의 작용에 의해 형성된 정공 축적층이 제공되는,
    고체 촬상 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 산화 절연막을 증착하는 단계에서는, 원자층 증착(ALD)법 또는 유기 금속 화학 기상 증착(MOCVD)법 중 하나에 의해 금속 산화물로 이루어지는 산화 절연막을 형성하는, 고체 촬상 장치의 제조 방법.
  13. 제11항에 있어서,
    상기 산화 절연막을 증착하는 단계에서, TEOS(테트라에톡시실란) 가스를 사용하는 CVD법에 의해 산화 실리콘계 재료로 이루어지는 산화 절연막을 형성하는, 고체 촬상 장치의 제조 방법.
KR1020090085080A 2008-09-10 2009-09-09 고체 촬상 장치 및 고체 촬상 장치의 제조 방법 KR101644187B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-231780 2008-09-10
JP2008231780A JP5374980B2 (ja) 2008-09-10 2008-09-10 固体撮像装置

Publications (2)

Publication Number Publication Date
KR20100030604A KR20100030604A (ko) 2010-03-18
KR101644187B1 true KR101644187B1 (ko) 2016-07-29

Family

ID=41798929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090085080A KR101644187B1 (ko) 2008-09-10 2009-09-09 고체 촬상 장치 및 고체 촬상 장치의 제조 방법

Country Status (5)

Country Link
US (2) US20100060758A1 (ko)
JP (1) JP5374980B2 (ko)
KR (1) KR101644187B1 (ko)
CN (2) CN102522413B (ko)
TW (1) TWI393251B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5651982B2 (ja) 2010-03-31 2015-01-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP5708025B2 (ja) * 2011-02-24 2015-04-30 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI548073B (zh) * 2011-12-14 2016-09-01 Sony Corp Solid-state imaging devices and electronic equipment
JP5801245B2 (ja) * 2012-04-09 2015-10-28 株式会社東芝 固体撮像装置
US9659981B2 (en) 2012-04-25 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated image sensor with negatively charged layer
JP6054069B2 (ja) * 2012-06-18 2016-12-27 浜松ホトニクス株式会社 固体撮像装置
US9349769B2 (en) * 2012-08-22 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor comprising reflective guide layer and method of forming the same
KR20150027449A (ko) 2013-09-03 2015-03-12 에스케이하이닉스 주식회사 이미지센서 및 그의 제조 방법
JP6345519B2 (ja) * 2014-07-09 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9431443B1 (en) * 2015-05-28 2016-08-30 Semiconductor Components Industries, Llc Image sensor with heating effect and related methods
KR20230003631A (ko) * 2016-04-25 2023-01-06 소니그룹주식회사 고체 촬상 소자 및 그 제조 방법 및 전자 기기
CN112563298A (zh) * 2020-12-07 2021-03-26 上海韦尔半导体股份有限公司 一种低暗电流的图像传感器像素结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004271A1 (en) 2002-07-01 2004-01-08 Fujitsu Limited Semiconductor substrate and method for fabricating the same
JP2006128383A (ja) 2004-10-28 2006-05-18 Canon Inc 固体撮像素子及びその製造方法
US20070012963A1 (en) 2005-07-14 2007-01-18 Dongbu Electronics Co., Ltd. CMOS image sensor and manufacturing method thereof
US20070210395A1 (en) 2006-02-24 2007-09-13 Yasushi Maruyama Solid-state imaging device, method for producing same, and camera

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5190838A (en) * 1988-08-18 1993-03-02 Canon Kabushiki Kaisha Electrophotographic image-forming member with photoconductive layer comprising non-single-crystal silicon carbide
KR940011483B1 (ko) * 1990-11-28 1994-12-19 가부시끼가이샤 도시바 반도체 디바이스를 제조하기 위한 방법 및 이 방법에 의해 제조되는 반도체 디바이스
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3335757B2 (ja) * 1994-03-17 2002-10-21 株式会社半導体エネルギー研究所 陽極酸化方法
US5963279A (en) * 1995-02-23 1999-10-05 Citizen Watch Co., Ltd. Liquid crystal display device containing openings in a protective layer to compensate for defect and method of producing the same
JP2000174245A (ja) * 1998-12-08 2000-06-23 Sharp Corp 受光素子を内蔵する半導体装置
US6924226B2 (en) * 1999-10-02 2005-08-02 Uri Cohen Methods for making multiple seed layers for metallic interconnects
US6887780B2 (en) * 2001-08-31 2005-05-03 Intel Corporation Concentration graded carbon doped oxide
JP4123415B2 (ja) 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
US6743524B2 (en) * 2002-05-23 2004-06-01 General Electric Company Barrier layer for an article and method of making said barrier layer by expanding thermal plasma
JP4171250B2 (ja) * 2002-06-19 2008-10-22 東京エレクトロン株式会社 半導体装置の製造方法
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
US7122415B2 (en) * 2002-09-12 2006-10-17 Promos Technologies, Inc. Atomic layer deposition of interpoly oxides in a non-volatile memory device
JP4028393B2 (ja) * 2003-01-09 2007-12-26 株式会社東芝 半導体装置およびその製造方法
EP1637624B1 (en) * 2003-06-02 2012-05-30 Shincron Co., Ltd. Thin film forming apparatus
US7187018B2 (en) * 2003-06-25 2007-03-06 Micron Technology, Inc. Reduced barrier photodiode/transfer gate device structure of high efficiency charge transfer and reduced lag and method of formation
US7148525B2 (en) * 2004-01-12 2006-12-12 Micron Technology, Inc. Using high-k dielectrics in isolation structures method, pixel and imager device
KR100607178B1 (ko) * 2004-01-14 2006-08-01 삼성전자주식회사 불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는캐패시터 및 그 제조 방법
US20050266180A1 (en) * 2004-05-26 2005-12-01 Yubai Bi Ink-jet recording medium for dye-or pigment-based ink-jet inks
US20050274994A1 (en) * 2004-06-14 2005-12-15 Rhodes Howard E High dielectric constant spacer for imagers
US20060088660A1 (en) * 2004-10-26 2006-04-27 Putkonen Matti I Methods of depositing lead containing oxides films
US7294583B1 (en) * 2004-12-23 2007-11-13 Novellus Systems, Inc. Methods for the use of alkoxysilanol precursors for vapor deposition of SiO2 films
JP2006228873A (ja) * 2005-02-16 2006-08-31 Oki Electric Ind Co Ltd 不揮発性半導体メモリの製造方法
US7858415B2 (en) * 2005-04-28 2010-12-28 Sharp Kabushiki Kaisha Production methods of pattern thin film, semiconductor element, and circuit substrate, and resist material, semiconductor element, and circuit substrate
US8216663B2 (en) * 2005-06-28 2012-07-10 Canaan Precision Co., Ltd. Surface-modified member, surface-treating process and apparatus therefor
JP2007048893A (ja) * 2005-08-09 2007-02-22 Fujifilm Corp 固体撮像素子およびその製造方法
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
US7341960B2 (en) * 2005-11-10 2008-03-11 National Sun Yat-Sen University Method for making a metal oxide semiconductor device
CN101079967B (zh) * 2006-02-24 2013-07-10 索尼株式会社 固态成像装置及其制造方法、以及摄像机
JP5032145B2 (ja) * 2006-04-14 2012-09-26 株式会社東芝 半導体装置
JP2008103572A (ja) * 2006-10-19 2008-05-01 Sony Corp 固体撮像装置及びその製造方法
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US8900695B2 (en) * 2007-02-23 2014-12-02 Applied Microstructures, Inc. Durable conformal wear-resistant carbon-doped metal oxide-comprising coating
US20100068489A1 (en) * 2007-02-23 2010-03-18 Applied Microstructures, Inc. Wear-resistant, carbon-doped metal oxide coatings for MEMS and nanoimprint lithography
JP5087304B2 (ja) * 2007-03-30 2012-12-05 富士フイルム株式会社 固体撮像素子の製造方法
TWI436474B (zh) * 2007-05-07 2014-05-01 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus
JP5217251B2 (ja) * 2007-05-29 2013-06-19 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP5136110B2 (ja) * 2008-02-19 2013-02-06 ソニー株式会社 固体撮像装置の製造方法
US8163343B2 (en) * 2008-09-03 2012-04-24 Applied Materials, Inc. Method of forming an aluminum oxide layer
JP4924634B2 (ja) * 2009-03-04 2012-04-25 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
JP5418049B2 (ja) * 2009-08-03 2014-02-19 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
KR102227591B1 (ko) * 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014135478A (ja) * 2012-12-03 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US9105658B2 (en) * 2013-01-30 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor layer
KR20150027449A (ko) * 2013-09-03 2015-03-12 에스케이하이닉스 주식회사 이미지센서 및 그의 제조 방법
JP6465545B2 (ja) * 2013-09-27 2019-02-06 ソニー株式会社 撮像素子およびその製造方法ならびに電子機器
FR3030491B1 (fr) * 2014-12-23 2016-12-30 Saint Gobain Vitrage comprenant un revetement protecteur
JP7023109B2 (ja) * 2015-06-05 2022-02-21 ソニーグループ株式会社 固体撮像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004271A1 (en) 2002-07-01 2004-01-08 Fujitsu Limited Semiconductor substrate and method for fabricating the same
JP2006128383A (ja) 2004-10-28 2006-05-18 Canon Inc 固体撮像素子及びその製造方法
US20070012963A1 (en) 2005-07-14 2007-01-18 Dongbu Electronics Co., Ltd. CMOS image sensor and manufacturing method thereof
US20070210395A1 (en) 2006-02-24 2007-09-13 Yasushi Maruyama Solid-state imaging device, method for producing same, and camera

Also Published As

Publication number Publication date
KR20100030604A (ko) 2010-03-18
JP2010067736A (ja) 2010-03-25
CN102522413A (zh) 2012-06-27
CN102522413B (zh) 2016-03-23
US20100060758A1 (en) 2010-03-11
CN101673749A (zh) 2010-03-17
JP5374980B2 (ja) 2013-12-25
US20180175099A1 (en) 2018-06-21
TWI393251B (zh) 2013-04-11
TW201017872A (en) 2010-05-01
CN101673749B (zh) 2012-02-08
US10361242B2 (en) 2019-07-23

Similar Documents

Publication Publication Date Title
KR101644187B1 (ko) 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
KR101333903B1 (ko) 고체 촬상 장치의 제조 방법
US7544560B2 (en) Image sensor and fabrication method thereof
TWI442556B (zh) A solid-state image pickup device, a method of manufacturing the same, and an image pickup device
JP5418049B2 (ja) 固体撮像素子及びその製造方法、撮像装置
KR100399952B1 (ko) 암전류를 감소시키기 위한 이미지센서의 제조 방법
US7939860B2 (en) Solid-state imaging device
US8709958B2 (en) Solid-state image pickup element, method of manufacturing the same, and image pickup apparatus including the same
US10777596B2 (en) Imaging apparatus, method of manufacturing the same, and device
JP5136081B2 (ja) 固体撮像素子
JP2006332124A (ja) 固体撮像素子及びその製造方法
JP2014143376A (ja) 半導体装置及び半導体装置の製造方法
US7772625B2 (en) Image sensor having an RPO layer containing nitrogen
KR20100076257A (ko) 반도체 소자 및 그 제조 방법
JP2007141938A (ja) 固体撮像素子及びその製造方法
JP2009176950A (ja) 固体撮像素子及びその製造方法
US20080305572A1 (en) Method of fabricating image device having capacitor and image device fabricated thereby
KR20110070076A (ko) 이미지 센서의 제조 방법
JP2003229558A (ja) 固体撮像素子の製造方法
KR20080011550A (ko) 이미지 센서의 제조 방법
JPH08227987A (ja) 半導体素子およびその製造方法

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant