JP5801245B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP5801245B2
JP5801245B2 JP2012088587A JP2012088587A JP5801245B2 JP 5801245 B2 JP5801245 B2 JP 5801245B2 JP 2012088587 A JP2012088587 A JP 2012088587A JP 2012088587 A JP2012088587 A JP 2012088587A JP 5801245 B2 JP5801245 B2 JP 5801245B2
Authority
JP
Japan
Prior art keywords
charge
layer
film
incident
holding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012088587A
Other languages
English (en)
Other versions
JP2013219189A (ja
Inventor
昌己 上村
昌己 上村
宇家 眞司
眞司 宇家
知靖 工藤
知靖 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012088587A priority Critical patent/JP5801245B2/ja
Priority to KR20130021231A priority patent/KR101484389B1/ko
Priority to CN201310066905.4A priority patent/CN103367372B/zh
Priority to US13/787,746 priority patent/US9012925B2/en
Publication of JP2013219189A publication Critical patent/JP2013219189A/ja
Application granted granted Critical
Publication of JP5801245B2 publication Critical patent/JP5801245B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明の実施形態は、固体撮像装置に関する。
従来、固体撮像装置では、入射光を光電変換する受光部へ入射する入射光の有無に関わらず受光部に存在する電荷が電流(以下、「暗電流」と記載する)となって検出され、実際よりも明るい画像が撮像されるという問題がある。
そこで、光電変換によって発生する電荷が負電荷の場合、受光部の上面側に負電荷を保持した固定電荷層を形成することで、暗電流の発生を抑制する固体撮像装置が考案されている。かかる固体撮像装置では、固定電荷層中の負電荷によって引き寄せられた受光部内の正電荷が受光部の上面部分に蓄積される。
これにより、入射光の有無に関わらず受光部に存在する負電荷は、受光部の上面部分に蓄積された正電荷と再結合するので、暗電流となり難くなる。なお、光電変換によって発生する電荷が正電荷の場合、受光部の上面側に正電荷を保持した固定電荷層を形成することで、暗電流の発生を抑制することができる。
しかしながら、暗電流の発生をより確実に抑制するためには、固定電荷層における電荷量をさらに増加させる必要がある。
特開2008−306154号公報
本発明が解決しようとする課題は、固定電荷層における電荷量を増加させることができる固体撮像装置を提供することである。
実施形態によれば、固体撮像装置が提供される。固体撮像装置は、受光部と、第1の電荷保持膜と、第2の電荷保持膜とを備える。受光部は、入射光を光電変換する。第1の電荷保持膜は、前記受光部の前記入射光が入射する面側に形成されて電荷を保持する。第2の電荷保持膜は、前記第1の電荷保持膜よりも酸素含有量が高く、前記第1の電荷保持膜における前記入射光が入射する面側に形成されて電荷を保持する。
第1の実施形態に係るCMOSセンサの平面視による説明図。 第1の実施形態に係るCMOSセンサの断面視による説明図。 第1の実施形態に係る固定電荷層に代えて単層構造の固定電荷層を設けた場合の断面視による説明図。 第1の実施形態に係る固定電荷層の断面視による説明図。 第2の実施形態に係る固定電荷層の断面視による説明図。 第2の実施形態に係る固定電荷層のフラットバンド電圧を示す説明図。 第2の実施形態に係る第1の電荷保持膜および第3の電荷保持膜における不純物の含有量を示す説明図。 第2の実施形態に係る第2の電荷保持膜における不純物の含有量を示す説明図。
以下に、添付図面を参照して、実施形態に係る固体撮像装置を詳細に説明する。なお、以下に示す実施形態によって本発明が限定されるものではない。
(第1の実施形態)
本実施形態では、固体撮像装置の一例として、入射光を光電変換する受光部における入射光が入射される側の面とは逆の面側に配線層が形成された所謂裏面照射型CMOS(Complementary Metal Oxide Semiconductor)イメージセンサを例に挙げて説明する。
また、以下では、裏面照射型CMOSイメージセンサが入射光を負電荷へ光電変換する場合について説明するが、実施形態に係る裏面照射型CMOSイメージセンサは、入射光を正電荷へ光電変換する構成であってもよい。
なお、本実施形態に係る固体撮像装置は、裏面照射型CMOSイメージセンサに限定するものではなく、表面照射型CMOSイメージセンサや、CCD(Charge Coupled Device)イメージセンサ等といった任意のイメージセンサであってもよい。
図1は、第1の実施形態に係る裏面照射型CMOSイメージセンサ(以下、「CMOSセンサ1」と記載する)の平面視による説明図である。図1に示すように、CMOSセンサ1は、半導体基板に形成されたピクセル部2と、ロジック部3とを備える。
ピクセル部2は、撮像する画像の各画素に対応してマトリックス状に設けられた複数の撮像素子を備える。また、各撮像素子は、入射光を負電荷へ光電変換して蓄積する受光部と、受光部に蓄積された負電荷を読み出すトランジスタ、および読み出された負電荷の電流を増幅するトランジスタ等の複数のトランジスタとを備える。
ロジック部3は、タイミングジェネレータ31、垂直選択回路32、サンプリング回路33、水平選択回路34、ゲインコントロール回路35、A/D(アナログ/デジタル)変換回路36、出力回路37等を備える。
タイミングジェネレータ31は、ピクセル部2およびロジック部3が備える複数のトランジスタへ各トランジスタの動作タイミングの基準となるパルス信号を出力する処理部である。垂直選択回路32は、マトリックス状に配置された複数の撮像素子の中から入射光の強度に応じた量の負電荷を読み出す撮像素子を列単位で順次選択する処理部である。水平選択回路34は、負電荷を読み出す撮像素子を行単位で順次選択する処理部である。
また、サンプリング回路33は、垂直選択回路32および水平選択回路34によって選択された撮像素子のトランジスタを、タイミングジェネレータ31が出力するパルス信号に同期したタイミングで駆動して受光部から負電荷を読み出す処理部である。かかるサンプリング回路33は、読み出した負電荷に応じた信号をゲインコントロール回路35へ出力する。
ゲインコントロール回路35は、サンプリング回路33から入力される信号のゲインを調整してA/D変換回路36へ出力する処理部である。A/D変換回路36は、ゲインコントロール回路35から入力されるアナログの信号をデジタルの信号へ変換して出力回路37へ出力する処理部である。出力回路37は、A/D変換回路36から入力されるデジタルの信号を(必要であれば増幅して)所定のDSP(Digital Signal Processor(図示略))へ出力する処理部である。
次に、図2を参照してCMOSセンサ1の断面視による構成について説明する。図2は、第1の実施形態に係るCMOSセンサ1の断面視による説明図である。
図2に示すように、CMOSセンサ1は、光が入射する側から順に、マイクロレンズ4、カラーフィルタR、G、B、保護層5、反射防止層6、固定電荷層7、P型半導体層8、N型半導体層9、配線層10、接着層11、支持基板12を備える。
また、CMOSセンサ1は、ロジック部3における保護層5と反射防止層6との間に、遮光膜51を備える。なお、P型半導体層8と固定電荷層7との間には、界面準位を低減させる薄い酸化膜を備えるが、ここでは、図示を省略している。
マイクロレンズ4は、CMOSセンサ1へ入射する入射光を集光する集光レンズである。また、カラーフィルタRは、赤色の光を選択的に透過させるフィルタであり、カラーフィルタGは、緑色の光を選択的に透過させるフィルタであり、カラーフィルタBは、青色の光を選択的に透過させるフィルタである。そして、CMOSセンサ1では、これらのカラーフィルタR、G、Bを透過した入射光をそれぞれ個別に光電変換することで、一つの画素に対応する信号が生成される。
保護層5は、CMOSセンサ1の上面を保護する層であり、例えば、窒化シリコン膜によって形成される。遮光膜51は、ロジック部3の上面からピクセル部2への光の入射を遮断する膜であり、例えば、アルミニウムやチタン等の金属膜である。また、反射防止層6は、CMOSセンサ1へ入射される光の反射を防止する層であり、光屈折率が所定値未満の任意の材料によって形成される。
固定電荷層7は、所定の電荷(ここでは、負電荷)を保持することで、CMOSセンサ1へ入射する光の有無に関わらずN型半導体層9の内部に存在する負電荷に起因した暗電流の発生を抑制する層である。本実施形態では、かかる固定電荷層7を複層構造とすることにより、固定電荷層7を単層構造とした場合よりも蓄積する負電荷の量を増大させて、暗電流の発生を効果的に抑制した。なお、かかる点については、図3Aおよび図3Bを参照して後に詳述する。
P型半導体層8は、例えば、ボロン等のP型の不純物がドープされた半導体層である。かかるP型半導体層8は、上層部分に比較的高濃度にP型の不純物がドープされたP+層(図示略)を備え、下層部分に比較的低濃度にP型の不純物がドープされたP層(図示略)とを備える。
N型半導体層9は、例えば、リン等のN型の不純物がドープされた半導体層である。かかるN型半導体層9は、P型の不純物がドープされた素子分離領域91を備える。そして、ピクセル部2におけるN型半導体層9では、素子分離領域91によって素子分離されたN型半導体層9のそれぞれが入射光を受光する受光部92として機能する。なお、CMOSセンサ1では、かかる各受光部92におけるN型半導体層9とP型半導体層8とのPN接合によってフォトダイオードが形成される。
また、ロジック部3におけるN型半導体層9では、素子分離領域91によってピクセル部2から電気的に隔離されたN型半導体層9が周辺回路領域93となる。かかる周辺回路領域93には、ロジック部3における前述したトランジスタ等の回路素子が形成される。
配線層10は、例えば、酸化シリコン等によって形成された層間絶縁膜101と、層間絶縁膜101の内部に設けられ、光電変換された負電荷の読出しや、各回路素子への駆動信号等の伝送に用いられる多層配線102とを備える。
接着層11は、配線層10と支持基板12とを接着する接着材の層である。また、支持基板12は、次に説明するCMOSセンサ1の製造工程において、P型半導体層8、N型半導体層9、配線層10が順次形成された半導体基板のP型半導体層8側を研磨してP型半導体層8の上面を露出させる際に、半導体基板を支持する基板である。
ここで、CMOSセンサ1の製造工程について簡単に説明する。かかるCMOSセンサ1を製造する場合、まず、エピタキシャル法またはイオン注入法を用い、半導体基板上にP型半導体層8およびN型半導体層9を順次形成する。
続いて、N型半導体層9の所定位置へP型の不純物をイオン注入することによって素子分離領域91を形成する。これにより、周辺回路領域93および複数の受光部92が形成される。その後、周辺回路領域93および受光部92の所定位置に、トランジスタ群等の各種回路素子(図示略)を形成する。
続いて、N型半導体層9の光が入射される側とは逆側の面(表面)側に配線層10を形成した後、接着層11によって、配線層10と支持基板12とを貼り合わせる。そして、支持基板12を支持した状態で、半導体基板の裏面側(P型半導体層8が形成された側)を研削してP型半導体層8の表面を露出させる。
その後、露出したP型半導体層8の表面に、界面準位を低減する酸化膜(図示略)、固定電荷層7を順次形成する。このとき、本実施形態では、多層構造の固定電荷層7を形成する。なお、固定電荷層7の形成方法については、図3Bを参照して後述する。
続いて、固定電荷層7の光が入射する側の面に、反射防止層6、遮光膜51、保護層5、カラーフィルタR、G、B、およびマイクロレンズ4を順次形成することで、CMOSセンサ1が製造される。
かかるCMOSセンサ1は、外部からマイクロレンズ4を介して受光部92へ入射する光を負電荷へ光電変換して受光部92に蓄積する。これにより、受光部92には、入射した光に応じた量の負電荷が蓄積される。そして、CMOSセンサ1は、蓄積された負電荷を各受光部92から読み出すことによって撮像を行う。
このとき、入射光の有無に関わらず、受光部92の内部に負電荷が存在している場合がある。かかる場合に、CMOSセンサ1では、受光部92に蓄積されている負電荷の読出しを行うと、入射光の強度に応じた量の負電荷に加え、入射光の有無に関係のない負電荷が暗電流として読み出されるので、実際よりも明るくぼやけた画像が撮像される。
そこで、CMOSセンサ1では、受光部92の光が入射する面側に、電荷を保持する固定電荷層7を設け、さらに、かかる固定電荷層7を多層構造とすることで、暗電流の発生をより効果的に抑制する構成を備える。以下、CMOSセンサ1が備える固定電荷層7について、図3Aおよび図3Bを参照して具体的に説明する。
ここでは、第1の実施形態に係る固定電荷層7による作用効果を明確にする観点から、図3Aを参照して単層構造の固定電荷層について説明した後に、図3Bを参照して第1の実施形態に係る固定電荷層7について説明する。
図3Aは、第1の実施形態に係る固定電荷層7に代えて単層構造の固定電荷層70を設けた場合の断面視による説明図であり、図3Bは、第1の実施形態に係る固定電荷層7の断面視による説明図である。なお、図3Aおよび図3Bには、図2に示す配線層10および反射防止層6によって挟まれる層間部分を選択的に示している。
図3Aに示すように、受光部92の光が入射する側の面側に、単層構造の固定電荷層70を設けた場合、固定電荷層70とP型半導体層8との界面(厳密には、固定電荷層70と界面準位を低下させる酸化膜との界面)に、負電荷が蓄積される。
このとき、P型半導体層8と受光部92とのPN接合部分をフォトダイオードとして機能させるために、受光部92へ正のバイアスを印加すると、固定電荷層70の内部で分極が起こり、固定電荷層70とP型半導体層8との界面に負電荷がさらに蓄積される。
そして、受光部92では、内部に存在する正電荷が固定電荷層70に蓄積された負電荷に引き寄せられ、P型半導体層8との界面に蓄積される。これにより、受光部92では、入射光の有無に関わらず存在する負電荷の一部をP型半導体層8との界面に蓄積された正電荷と再結合させることで暗電流の発生を抑制することができる。
しかしながら、入射光の有無にかかわらず受光部92の内部に存在する負電荷をより多く正電荷と再結合させて暗電流の発生をより確実に抑制するためには、受光部92とP型半導体層8との界面に蓄積させる正電荷の量をさらに増加させる必要がある。
そこで、本実施形態では、固定電荷層7を複層構造とすることで、受光部92とP型半導体層8との界面に蓄積させる正電荷の量をさらに増加させた。具体的には、図3Bに示すように、固定電荷層7は、受光部92の入射光が入射する面側に形成されて電荷を保持する第1の電荷保持膜71を備える。さらに、固定電荷層7は、第1の電荷保持膜71よりも酸素含有量が高く、第1の電荷保持膜71における入射光が入射する面側に形成されて電荷を保持する第2の電荷保持膜72を備える。
これにより、固定電荷層7では、第1の電荷保持膜71およびP型半導体層8の界面(厳密には、第1の電荷保持膜71および界面準位を低下させる酸化膜の界面)と、第1の電荷保持膜71および第2の電荷保持膜72の界面とに負電荷が蓄積される。
しかも、第2の電荷保持膜72では、第1の電荷保持膜71よりも酸素含有量が高いため、第1の電荷保持膜71との界面に未結合手を持つ酸素原子が配置されることになる。これにより、第2の電荷保持膜72は、第1の電荷保持膜71との界面における未結合手によって負電荷を効率的に保持することができるので、単純に固定電荷層を単層構造とした場合よりも多くの負電荷を蓄積することができる。
このように、固定電荷層7は、単層構造の固定電荷層70(図3A参照)よりも保持する負電荷の量を増加させることができるので、単層構造の固定電荷層70を設ける場合よりも多くの正電荷を受光部92とP型半導体層8との界面に蓄積することができる。したがって、CMOSセンサ1によれば、単層構造の固定電荷層70を設ける場合よりも確実に暗電流の発生を抑制することができる。
かかる固定電荷層7は、次のような製造方法によって形成される。まず、前述した製造工程によって表面に界面準位を低減する酸化膜(図示略)が形成されたP型半導体層8の光が入射する側の面に、第1の電荷保持膜71を形成する。その後、第1の電荷保持膜71の光が入射する側の面に、第2の電荷保持膜72を形成する。
かかる工程では、ALD(Atomic Layer Deposition)を使用して、所定の金属酸化膜を形成することにより、第1の電荷保持膜71および第2の電荷保持膜72を順次形成する。
ここでは、例えば、酸化ハフニウム、酸化アルミニウム、酸化ジルコニウム、酸化チタニウム、酸化タンタル、酸化ルテニウムのうちのいずれか、または、これらの組み合わせからなる第1の電荷保持膜71および第2の電荷保持膜72を順次形成する。
このとき、第1の電荷保持膜71および第2の電荷保持膜72として、同一の金属元素を含む金属酸化膜を形成した場合、各金属酸化膜へ含有させる酸素の量を変更するだけで容易に第1の電荷保持膜71および第2の電荷保持膜72を形成することができる。
なお、第1の電荷保持膜71および第2の電荷保持膜72は、それぞれ結晶構造が異なる異種の金属元素を含む金属酸化膜であってもよい。このように、結晶構造の異なる金属酸化膜を積層することで、両金属酸化膜の界面における未結合手を持った元素の量を増加させることができるので、第2の電荷保持膜72における第1の電荷保持膜71との界面に保持される負電荷の量を増加させることができる。
また、第1の電荷保持膜71および第2の電荷保持膜72を形成する工程では、CMOSセンサ1における既に形成済みの構成要素の耐熱上限温度未満の処理温度(たとえば、100℃以下)で第1の電荷保持膜71および第2の電荷保持膜72を形成する。これにより、ALDを行う際の熱が既に形成済みの構成要素へ悪影響を及ぼすことを防止することができる。
また、第2の電荷保持膜72における酸素含有量を第1の電荷保持膜71よりも高める手法としては、例えば、第2の電荷保持膜72を水蒸気酸化させる手法を用いることができる。なお、酸素含有量を高める手法は、水蒸気酸化に限定するものではない。
例えば、第2の電荷保持膜72へ酸素イオンをイオン注入した後、アニール処理等の所定の熱処理を施すことによって、第2の電荷保持膜72における酸素含有量を第1の電荷保持膜71よりも高めることができる。
なお、かかるイオン注入および熱処理、または、水蒸気酸化のいずれの処理を行う場合も、前述したCMOSセンサ1における形成済みの構成要素の耐熱上限温度未満の処理温度で酸素含有量を高める処理を行う。
また、第2の電荷保持膜72を形成する工程では、第1の電荷保持膜71よりも酸素含有量が数%(例えば、3%)以上高い第2の電荷保持膜72を形成する。また、かかる第2の電荷保持膜72を形成する場合には、1cm^3に10%以上の酸素原子を含んだ材料(例えば、ソースガス)を使用する。
(第2の実施形態)
次に、第2の実施形態に係るCMOSセンサについて説明する。本実施形態に係るCMOSセンサと第1の実施形態に係るCMOSセンサ1との相違点は、固定電荷層の構成が異なる点である。このため、ここでは、図4を参照して、本実施形態に係る固定電荷層7aについて説明することとし、CMOSセンサにおける他の構成要素については、その説明を省略する。
図4は、第2の実施形態に係る固定電荷層7aの断面視による説明図である。なお、以下の説明では、図4に示す構成要素のうち図3Bに示す構成要素と同一の構成要素に対して同一の符号を付することにより、その説明を省略する。
図4に示すように、固定電荷層7aは、第1の電荷保持膜71における光が入射する面側に、負電荷を保持する第2の電荷保持膜72aを備え、さらに、第2の電荷保持膜72aにおける光が入射する面側に、負電荷を保持する第3の電荷保持膜73を備える。
ここで、第2の電荷保持膜72aは、酸化シリコンを材料として形成された薄膜であり、第3の電荷保持膜73は、第1の電荷保持膜71と同種または異種の金属元素を含む材料により形成された金属酸化膜である。このように、固定電荷層7aは、第1の電荷保持膜71、第2の電荷保持膜72a、第3の電荷保持膜73を備えた三層構造である。
これにより、固定電荷層7aは、第1の実施形態で説明した固定電荷層7における負電荷の保持領域に加え、第2の電荷保持膜72aと第3の電荷保持膜73との界面にも負電荷を保持することができる。したがって、固定電荷層7aによれば、保持する負電荷の量をさらに増加させることができるので、暗電流の発生をより確実に抑制することができる。
また、図4では、便宜上、第2の電荷保持膜72aの膜厚を実際よりも厚く図示しているが、かかる第2の電荷保持膜72aは、膜厚が第1の電荷保持膜71の膜厚よりも一桁以上薄く形成される。
このように、固定電荷層7aでは、第2の電荷保持膜72aを薄膜化することで、第2の電荷保持膜72aと第3の電荷保持膜73との界面に保持される負電荷から受光部92までの距離を短くする。例えば、第1の電荷保持膜71の膜厚が60〜100nmの場合、第2の電荷保持膜72aの膜厚を2nm以下とする。
これにより、固定電荷層7aでは、受光部92の内部に存在する正電荷を、第2の電荷保持膜72aと第3の電荷保持膜73との界面に保持される負電荷によって受光部92とP型半導体層8との界面へ効果的に蓄積させることができる。
したがって、固定電荷層7aによれば、受光部92とP型半導体層8との界面に蓄積される正電荷の量をさらに増加させることができるので、暗電流の発生をより一層効果的に抑制することができる。
次に、図5を参照し、第2の実施形態に係る固定電荷層7aのフラットバンド電圧の測定結果について説明する。図5は、第2の実施形態に係る固定電荷層7aのフラットバンド電圧を示す説明図である。
図5に示すように、単層構造の固定電荷層70(図3A)のフラットバンド電圧と、三層構造の固定電荷層7aのフラットバンド電圧とを計測した結果、フラットバンド電圧は、固定電荷層7aの方が固定電荷層70よりも2倍強高い値となった。
かかる測定結果は、三層構造の固定電荷層7aの方が単層構造の固定電荷層70よりも2倍強の量の負電荷を保持することを意味する。かかる測定結果からも明らかなように、本実施形態におけるCMOSセンサは、単層構造の固定電荷層70を備えるCMOSセンサよりも確実に暗電流の発生を抑制することができる。
次に、図6Aおよび図6Bを参照し、第2の実施形態に係る固定電荷層における不純物の含有量について説明する。図6Aは、第2の実施形態に係る第1の電荷保持膜71および第3の電荷保持膜73における不純物の含有量を示す説明図であり、図6Bは、第2の実施形態に係る第2の電荷保持膜72aにおける不純物の含有量を示す説明図である。
第1の電荷保持膜71および第3の電荷保持膜73が酸化ハフニウム(HfOx)または酸化アルミニウム(AlOx)の場合、第1の電荷保持膜71および第3の電荷保持膜73における炭素(C)、窒素(N)の含有量は、図6Aに示す値を上限値とする。このように、第1の電荷保持膜71および第3の電荷保持膜73における不純物の含有量を調整することで、負電荷の保持量を適切に増加させることができる。
なお、第1の電荷保持膜71および第3の電荷保持膜73における各界面の終端化を最適化するためには、第1の電荷保持膜71および第3の電荷保持膜73に不純物として水素(H)が図6Aに示す値程度の量含有されることが望ましい。
また、第2の電荷保持膜72aが酸化シリコン(SiO2)の場合、第2の電荷保持膜72aの膜中および界面における炭素(C)、窒素(N)の含有量は、図6Bに示す値を上限値とする。このように、第2の電荷保持膜72aにおける不純物の含有量を調整することで、負電荷の保持量を適切に増加させることができる。
なお、第2の電荷保持膜72aについても、界面の終端化を最適化するためには、第2の電荷保持膜72aに不純物として水素(H)が図6Bに示す値程度の量含有されることが望ましい。
また、第2の電荷保持膜72aが酸化シリコンの場合、第2の電荷保持膜72aは、1×1020atoms/cm以上の珪素を含有することが望ましい。これにより、珪素が酸化して第2の電荷保持膜72aが形成される際に、第2の電荷保持膜72aへ必要十分な量の酸素を取り込むことで、第2の電荷保持膜72aにおける酸素含有量を第1の電荷保持膜71よりも高めることができる。
なお、上述した実施形態では、固定電荷層が2層または3層の電荷保持膜を備える場合について説明したが、実施形態に係る固定電荷層は、4層以上の電荷保持膜を備えた構成であってもよい。
また、上述した実施形態では、入射光を負電荷へ光電変換するCMOSセンサを例に挙げて説明したが、実施形態に係るCMOSセンサは、入射光を正電荷へ光電変換するものであってもよい。
なお、入射光を正電荷へ光電変換するCMOSセンサの場合、図2に示すCMOSセンサ1の半導体によって形成された各構成要素の導電型(P型、N型)が逆となる。かかる場合、各電荷保持膜は、界面に正電荷を保持するように構成される。
例えば、第1〜第3の電荷保持膜は、それぞれ炭素を含有する金属酸化膜によって構成され、第2の電荷保持膜における炭素含有量が第1の電荷保持膜の炭素含有量よりも高くなるように調整される。
このとき、第2の電荷保持膜には、1×1020atoms/cm以上の炭素を含有させる。かかる構成とすれば、入射光の有無に関わらず受光部に存在している正電荷に起因した暗電流の発生を抑制することができる。
なお、入射光を正電荷へ光電変換するCMOSセンサの場合、第1〜第3の電荷保持膜における炭素および窒素の含有量は、図6Aおよび図6Bに示す各値よりも高い値とすることが望ましい。
また、入射光を正電荷へ光電変換するCMOSセンサの場合であっても、各電荷保持膜の界面を適切に終端化させるためには、第1〜第3の電荷保持膜における水素の含有量は、図6Aおよび図6Bに示す値程度必要である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 CMOSセンサ、 2 ピクセル部、 3 ロジック部、 4 マイクロレンズ、 5 保護層、 6 反射防止層、 7、7a、70 固定電荷層、 8 P型半導体層、 9 N型半導体層、 10 配線層、 11 接着層、 12 支持基板、 31 タイミングジェネレータ、 32 垂直選択回路、 33 サンプリング回路、 34 水平選択回路、 35 ゲインコントロール回路、 36 A/D変換回路、 37 出力回路、 51 遮光膜、 71 第1の電荷保持膜、 72、72a 第2の電荷保持膜、 73 第3の電荷保持膜、 91 素子分離領域、 92 受光部、 93 周辺回路領域、 101 層間絶縁膜、 102 多層配線、 R、G、B カラーフィルタ

Claims (3)

  1. 入射光を光電変換する受光部と、
    前記受光部の前記入射光が入射する面側に設けられ、負電荷を保持する固定電荷層と
    を備え、
    前記固定電荷層は、
    前記受光部の前記入射光が入射する面側に設けられた金属酸化膜からなる第1の電荷保持膜と、
    前記第1の電荷保持膜よりも酸素含有量が高く、前記第1の電荷保持膜における前記入射光が入射する面側に設けられた金属酸化膜からなり、前記第1の電荷保持膜との界面に負電荷を保持する第2の電荷保持膜と
    を備えることを特徴とする固体撮像装置。
  2. 前記第1の電荷保持膜および前記第2の電荷保持膜は、
    同一の金属元素を含
    とを特徴とする請求項1に記載の固体撮像装置。
  3. 入射光を光電変換する受光部と、
    前記受光部の前記入射光が入射する面側に設けられ、負電荷を保持する固定電荷層と
    を備え、
    前記固定電荷層は、
    前記受光部の前記入射光が入射する面側に設けられた金属酸化膜からなる第1の電荷保持膜と、
    前記第1の電荷保持膜の前記入射光が入射する面側に設けられた酸化シリコン膜からなる第2の電荷保持膜と、
    前記第2の電荷保持膜の前記入射光が入射する面側に設けられた金属酸化膜からなる第3の電荷保持膜と
    を備え、
    前記第1の電荷保持膜と前記第2の電荷保持膜との界面、および前記第2の電荷保持膜と前記第3の電荷保持膜との界面に負電荷を保持する
    ことを特徴とする固体撮像装置。
JP2012088587A 2012-04-09 2012-04-09 固体撮像装置 Active JP5801245B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012088587A JP5801245B2 (ja) 2012-04-09 2012-04-09 固体撮像装置
KR20130021231A KR101484389B1 (ko) 2012-04-09 2013-02-27 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
CN201310066905.4A CN103367372B (zh) 2012-04-09 2013-03-04 固体拍摄装置及固体拍摄装置的制造方法
US13/787,746 US9012925B2 (en) 2012-04-09 2013-03-06 Solid state imaging device having a pair of charge holding films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012088587A JP5801245B2 (ja) 2012-04-09 2012-04-09 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2013219189A JP2013219189A (ja) 2013-10-24
JP5801245B2 true JP5801245B2 (ja) 2015-10-28

Family

ID=49291636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012088587A Active JP5801245B2 (ja) 2012-04-09 2012-04-09 固体撮像装置

Country Status (4)

Country Link
US (1) US9012925B2 (ja)
JP (1) JP5801245B2 (ja)
KR (1) KR101484389B1 (ja)
CN (1) CN103367372B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102137592B1 (ko) * 2013-11-06 2020-07-24 삼성전자 주식회사 광학 결정을 포함하는 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 데이터 처리 시스템
US9111993B1 (en) * 2014-08-21 2015-08-18 Omnivision Technologies, Inc. Conductive trench isolation
US10847565B2 (en) * 2018-12-20 2020-11-24 Samsung Electronics Co., Ltd. Back side illumination image sensors having an infrared filter
JP2021048152A (ja) * 2019-09-17 2021-03-25 ソニーセミコンダクタソリューションズ株式会社 半導体素子および半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344649A (ja) 2005-06-07 2006-12-21 Sharp Corp 金属膜およびその形成方法、固体撮像装置およびその製造方法、および電子情報機器
JP2008072090A (ja) 2006-08-14 2008-03-27 Fujifilm Corp 光電変換素子及び固体撮像素子
TWI436474B (zh) 2007-05-07 2014-05-01 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus
JP5151375B2 (ja) 2007-10-03 2013-02-27 ソニー株式会社 固体撮像装置およびその製造方法および撮像装置
KR101541544B1 (ko) * 2007-12-26 2015-08-03 소니 주식회사 고체 촬상 장치와 그 제조 방법 및 촬상 장치
US8053661B2 (en) * 2008-01-25 2011-11-08 Fujifilm Corporation Photoelectric conversion element and imaging device
JP5136110B2 (ja) 2008-02-19 2013-02-06 ソニー株式会社 固体撮像装置の製造方法
JP5108806B2 (ja) * 2008-03-07 2012-12-26 富士フイルム株式会社 光電変換素子及び撮像素子
JP2009218438A (ja) 2008-03-11 2009-09-24 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5374980B2 (ja) * 2008-09-10 2013-12-25 ソニー株式会社 固体撮像装置
JP5418049B2 (ja) * 2009-08-03 2014-02-19 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
JP2011054708A (ja) * 2009-09-01 2011-03-17 Elpida Memory Inc 絶縁膜およびその製造方法、半導体装置、ならびにデータ処理システム
JP2012054321A (ja) * 2010-08-31 2012-03-15 Sony Corp 固体撮像素子及びその製造方法、並びに固体撮像装置及び撮像装置

Also Published As

Publication number Publication date
KR20130114609A (ko) 2013-10-17
US9012925B2 (en) 2015-04-21
KR101484389B1 (ko) 2015-01-19
CN103367372B (zh) 2016-02-10
JP2013219189A (ja) 2013-10-24
US20130264670A1 (en) 2013-10-10
CN103367372A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
TWI477147B (zh) Solid state camera device, camera
TWI532160B (zh) 固態影像感測裝置及固態影像感測裝置之製造方法
JP2014041867A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2015032640A (ja) 固体撮像装置および固体撮像装置の製造方法
TW201528489A (zh) 固態影像感測裝置及固態影像感測裝置之製造方法
KR20170010034A (ko) 고체 촬상 장치와 그 제조 방법, 촬상 장치, 반도체 장치와 그 제조 방법, 및 반도체 기판
JP2014150231A (ja) 固体撮像装置および同装置の製造方法
JP5801245B2 (ja) 固体撮像装置
JP2017055050A (ja) 固体撮像装置および固体撮像装置の製造方法
US20140110806A1 (en) Solid-state imaging device and method of manufacturing solid-state imaging device
JP2014130922A (ja) 半導体装置及びその製造方法
JP2012114143A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2015032717A (ja) 固体撮像装置およびカメラモジュール
US20150137299A1 (en) Solid state imaging device and manufacturing method for solid state imaging device
JP2014011239A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2016082067A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2020057658A (ja) 撮像素子、撮像装置、及び、撮像素子の製造方法
JP2014053431A (ja) 固体撮像装置の製造方法
JP2017076738A (ja) 固体撮像装置
JP2016063043A (ja) 固体撮像装置および固体撮像装置の製造方法
JP5035452B2 (ja) 固体撮像装置
JP2012142524A (ja) 固体撮像装置の製造方法
JP2019117931A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2015032748A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2016082103A (ja) 固体撮像装置および固体撮像装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150826

R151 Written notification of patent or utility model registration

Ref document number: 5801245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250