KR101618898B1 - 웨이퍼 몰드재 및 반도체 장치의 제조 방법 - Google Patents

웨이퍼 몰드재 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101618898B1
KR101618898B1 KR1020110128042A KR20110128042A KR101618898B1 KR 101618898 B1 KR101618898 B1 KR 101618898B1 KR 1020110128042 A KR1020110128042 A KR 1020110128042A KR 20110128042 A KR20110128042 A KR 20110128042A KR 101618898 B1 KR101618898 B1 KR 101618898B1
Authority
KR
South Korea
Prior art keywords
wafer
mold material
resin
film
semiconductor device
Prior art date
Application number
KR1020110128042A
Other languages
English (en)
Other versions
KR20120061755A (ko
Inventor
미찌히로 스고
가즈노리 곤도
히데또 가또
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20120061755A publication Critical patent/KR20120061755A/ko
Application granted granted Critical
Publication of KR101618898B1 publication Critical patent/KR101618898B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/50—Amines
    • C08G59/56—Amines together with other curing agents
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/62—Alcohols or phenols
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/14—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/42—Block-or graft-polymers containing polysiloxane sequences
    • C08G77/452—Block-or graft-polymers containing polysiloxane sequences containing nitrogen-containing sequences
    • C08G77/455—Block-or graft-polymers containing polysiloxane sequences containing nitrogen-containing sequences containing polyamide, polyesteramide or polyimide sequences
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L33/00—Compositions of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Compositions of derivatives of such polymers
    • C08L33/18—Homopolymers or copolymers of nitriles
    • C08L33/20—Homopolymers or copolymers of acrylonitrile
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • C08L83/06—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/10—Block- or graft-copolymers containing polysiloxane sequences
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Sealing Material Composition (AREA)

Abstract

본 발명은 광 반도체 장치를 효율적으로 제조할 수 있고, 특히 LED, LD를 비롯한 광 반도체 소자를 광 반도체 장치의 소자 부착부에 고정하기까지의 작업을 효율적으로 행할 수 있고, 광 반도체 장치의 제조의 생산성을 높일 수 있는 광 반도체 장치용 접착제, 광 반도체 장치용 접착제 시트, 그의 제조 방법 및 광 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 웨이퍼로부터 잘라내어져 소팅된 광 반도체 소자를 기재 시트 상에서 픽업하여, 상기 광 반도체 소자를 광 반도체 장치 내의 소자 부착부에 탑재한 후, 상기 광 반도체 소자를 상기 소자 부착부에 경화 접착하기 위해서 이용하는 광 반도체 장치용 접착제로서, 필름상으로 성형되어 있고, 상기 기재 시트 상에 배치되어 있고, 상기 기재 시트로부터 박리할 수 있는 것임을 특징으로 하는 광 반도체 장치용 접착제에 관한 것이다.

Description

웨이퍼 몰드재 및 반도체 장치의 제조 방법 {WAFER MOLD MATERIAL AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 웨이퍼 몰드재, 특히 표면에 반도체 소자를 갖는 웨이퍼를 일괄해서 수지 몰드하기 위한 몰드재에 관한 것이고, 또한 반도체 장치의 제조 방법에 관한 것이다.
최근의 웨이퍼 크기는 대구경화, 박막화가 진행되고 있고, 제조 공정의 단순화, 비용의 삭감 측면에서 표면에 반도체 소자를 갖는 웨이퍼를 웨이퍼 레벨로 밀봉하는 기술이 요구되고 있다. 따라서, 종래의 고형 타입의 에폭시 수지의 트랜스퍼 성형 방법 이외에, 액상 타입의 에폭시 수지를 이용한 압축 성형 방법이 제안되어 있다(특허문헌 1). 그러나, 트랜스퍼 성형에서는 협부에 수지를 유동시키기 위해서 와이어 변형을 일으키는 것이 염려되고, 밀봉 면적의 증대에 따른 충전 불량도 일으키기 쉬워진다는 문제가 있다. 또한, 압축 성형법에서는 웨이퍼의 단부면 부분에서의 성형 범위가 미세한 제어가 어려운데다, 성형기에 액상 밀봉 수지를 유입시킬 때의 유동성과 물성을 최적화하는 것이 용이하지 않다는 문제가 있었다.
이 문제에 대하여, 웨이퍼 레벨 칩 사이즈 패키지의 칩 표면 보호 및 메탈 포스트의 밀봉에 경화성 접착 시트가 제안되어 있다(특허문헌 2). 이러한 경화성 접착시트이면, 수지를 유입시킬 필요가 없기 때문에 상기한 바와 같은 문제는 생기지 않는다. 그러나, 최근의 웨이퍼 크기는 대구경화, 박막화에 의해, 지금까지 문제가 되지 않았던 몰드 후의 웨이퍼의 휘어짐이 문제가 되었고, 또한 특히 경화성 접착 시트에는 대구경, 박막 웨이퍼에 대하여 양호한 전사 성능도 요구된다. 이 점, 상기 경화성 접착 시트에서는 경화 수축이 큰 에폭시 수지를 이용하고 있고, 두께 300 ㎛의 직경 200 mm(8 인치)의 웨이퍼에서는 휘어짐 및 전사 성능은 문제가 되지 않지만, 그 이상의 크기의 웨이퍼에서는 휘어짐은 무시할 수 없다는 문제가 있었다. 그 때문에, 직경 200 mm(8 인치), 직경 300 mm(12 인치) 등의 대구경, 박막 웨이퍼에 대하여 양호한 전사 성능을 갖고, 몰드 후의 웨이퍼의 휘어짐을 억제할 수 있는 웨이퍼 몰드재가 요망되고 있었다.
WO2009-142065호 공보 일본 특허 공개 제2004-161886호 공보
본 발명은 상기 과제를 해결하기 위해서 이루어진 것으로, 액상이 아닌 필름상의 몰드재로서, 반도체 소자가 형성된 웨이퍼를 일괄해서 몰드(웨이퍼 몰드)할 수 있는 것으로, 대구경, 박막 웨이퍼에 대하여 양호한 전사 성능을 갖고, 가요성 및 저응력성의 경화물을 제공할 수 있어, 성형 후(몰드 후)의 웨이퍼의 휘어짐이 적고, 웨이퍼 레벨 패키지에서의 몰드재로서 바람직하게 이용할 수 있는 웨이퍼 몰드재, 및 그것을 이용한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명에서는 표면에 반도체 소자를 갖는 웨이퍼를 일괄해서 수지 몰드하기 위한 웨이퍼 몰드재로서, 적어도 아크릴 수지, 에폭시기를 갖는 실리콘 수지, 우레탄 수지, 폴리이미드 실리콘 수지 중 어느 하나와, 충전재를 포함하는 수지층을 갖는 것이고, 필름상으로 형성된 것임을 특징으로 하는 웨이퍼 몰드재를 제공한다.
이와 같이, 표면에 반도체 소자를 갖는 웨이퍼를 일괄해서 수지 몰드하기 위한 웨이퍼 몰드재로서, 적어도 아크릴 수지, 에폭시기를 갖는 실리콘 수지, 우레탄 수지, 폴리이미드 실리콘 수지 중 어느 하나와, 충전재를 포함하는 수지층을 갖는 것이고, 필름상으로 형성된 웨이퍼 몰드재이면, 대구경, 박막 웨이퍼에 대하여 양호한 전사 성능을 갖고, 가요성 및 저응력성의 경화물을 제공할 수 있고, 몰드 후의 웨이퍼의 휘어짐이 적고, 웨이퍼 레벨 패키지에서의 몰드재로서 바람직하게 이용할 수 있는 웨이퍼 몰드재가 된다.
또한, 상기 수지층의 막 두께가 20 마이크로미터 내지 500 마이크로미터의 웨이퍼 몰드재인 것이 바람직하다.
이와 같이, 상기 수지층의 막 두께가 20 마이크로미터 내지 500 마이크로미터의 웨이퍼 몰드재이면, 전사 성능이 보다 양호한 막 두께가 되고, 또한 두께가 너무 두껍게 되지 않기 때문에 몰드 후에는 웨이퍼의 휘어짐을 보다 억제할 수 있는 웨이퍼 몰드재가 되기 때문에 바람직하다.
또한, 상기 수지층은 지지 필름 상에 형성되고, 이 수지층 상에 보호 필름을 구비하는 웨이퍼 몰드재인 것이 바람직하다.
실제의 사용에서는 이와 같이, 상기 수지층이 지지 필름 상에 형성되고, 이 수지층 상에 보호 필름을 구비하는 웨이퍼 몰드재이면, 사용성이 좋기 때문에 바람직하다.
또한, 경화 후의 상기 수지층의 25 ℃에서의 저장 탄성률이 1 GPa 이하의 웨이퍼 몰드재인 것이 바람직하다.
이와 같이, 경화 후의 상기 수지층의 25 ℃에서의 저장 탄성률이 1 GPa 이하의 웨이퍼 몰드재이면, 가요성 및 저응력성의 경화물을 제공할 수 있어, 몰드 후의 웨이퍼의 휘어짐이 적은 웨이퍼 몰드재가 되기 때문에 바람직하다.
또한, 본 발명에서는 반도체 장치의 제조 방법으로서, 적어도 필름상의 상기 웨이퍼 몰드재를 표면에 반도체 소자를 갖는 웨이퍼에 전사하는 전사 공정, 상기 전사된 웨이퍼 몰드재를 가열하는 가열 공정, 및 상기 가열된 웨이퍼 몰드재를 갖는 상기 표면에 반도체 소자를 갖는 웨이퍼를 상기 웨이퍼 몰드재마다 절단하여 개편화하는 개편화 공정을 갖는 반도체 장치의 제조 방법을 제공한다.
이와 같이, 필름상의 상기 웨이퍼 몰드재를 표면에 반도체 소자를 갖는 웨이퍼에 전사하는 전사 공정, 상기 전사된 웨이퍼 몰드재를 가열하는 가열 공정, 및 상기 가열된 웨이퍼 몰드재를 갖는 상기 표면에 반도체 소자를 갖는 웨이퍼를 상기 웨이퍼 몰드재마다 절단하여 개편화하는 개편화 공정을 갖는 반도체 장치의 제조 방법이면, 웨이퍼 레벨 패키지에 있어서, 대구경, 박막 웨이퍼에 대하여 양호하게 웨이퍼 몰드재를 전사할 수 있고, 또한 상기 웨이퍼 몰드재는 가요성 및 저응력성의 경화물을 제공할 수 있기 때문에, 가열 공정 후에는 몰드된 상기 웨이퍼의 휘어짐을 억제할 수 있고, 휘어짐이 억제된 웨이퍼를 개편화할 수 있기 때문에, 품질이 균일한 반도체 장치를 제조할 수 있는 방법이 된다.
이상 설명한 바와 같이, 본 발명에 따르면, 액상이 아닌 필름상의 몰드재로서, 반도체 소자가 형성된 웨이퍼를 일괄해서 몰드(웨이퍼 몰드)할 수 있는 것으로, 대구경, 박막 웨이퍼에 대하여 양호한 전사 성능을 갖고, 가요성 및 저응력성의 경화물을 제공할 수 있어, 몰드 후의 웨이퍼의 휘어짐이 적고, 웨이퍼 레벨 패키지에서의 몰드재로서 바람직하게 이용할 수 있는 웨이퍼 몰드재, 및 그것을 이용한 반도체 장치의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 웨이퍼 몰드재의 일양태의 단면도를 나타낸다.
도 2는 본 발명의 웨이퍼 몰드재를 이용한 반도체 장치의 제조 방법의 플로우도를 나타낸다.
이하, 본 발명의 웨이퍼 몰드재 및 그것을 이용한 반도체 장치의 제조 방법에 대해서 상세히 설명하지만, 본 발명은 이것으로 한정되는 것은 아니다.
상술한 바와 같이, 대구경, 박막 웨이퍼에 대하여 양호한 전사 성능을 갖고, 가요성 및 저응력성의 경화물을 제공할 수 있고, 몰드 후의 웨이퍼의 휘어짐이 적은 웨이퍼 몰드재 및 그것을 이용한 반도체 장치의 제조 방법이 요망되고 있었다.
본 발명자들은 상기 과제를 달성하기 위해서 예의 검토를 거듭한 결과, 표면에 반도체 소자를 갖는 웨이퍼를 일괄해서 수지 몰드하기 위한 웨이퍼 몰드재로서, 적어도 아크릴 수지, 에폭시기를 갖는 실리콘 수지, 우레탄 수지, 폴리이미드 실리콘 수지 중 어느 하나와, 충전재를 포함하는 수지층을 갖는 것이고, 필름상으로 형성된 웨이퍼 몰드재이면, 대구경, 박막 웨이퍼에 대하여 양호한 전사 성능을 갖는 것을 발견하고, 또한 가요성 및 저응력성의 경화물을 제공할 수 있는 것을 발견하고, 몰드 후의 웨이퍼의 휘어짐이 적은 웨이퍼 몰드재가 되는 것을 발견하여, 본 발명을 완성시켰다.
또한, 본 발명자들은 상기 웨이퍼 몰드재를 이용한 반도체 장치의 제조 방법이면, 필름상의 몰드재를 이용하기 때문에 밀봉 면적의 증대에 따른 충전 불량을 억제할 수 있는 것, 및 대구경, 박막 웨이퍼에 대해서도 웨이퍼 몰드재를 양호하게 전사할 수 있는 것을 발견하고, 또한 상기 웨이퍼 몰드재는 가요성 및 저응력성의 경화물을 제공할 수 있기 때문에, 몰드 후의 웨이퍼의 휘어짐이 적은 것을 발견하고, 그 때문에 몰드된 웨이퍼를 반송할 때의 흡착 불량이 억제할 수 있고, 또한 개편화할 때에는 절단 개소 등의 위치 어긋남을 회피할 수 있는 반도체 장치의 제조 방법이 되는 것을 발견하여, 본 발명을 완성시켰다. 이하, 상세히 설명한다.
상기 과제를 해결하기 위해서, 본 발명에서는
표면에 반도체 소자를 갖는 웨이퍼를 일괄해서 수지 몰드하기 위한 웨이퍼 몰드재로서,
적어도 아크릴 수지, 에폭시기를 갖는 실리콘 수지, 우레탄 수지, 폴리이미드 실리콘 수지 중 어느 하나와, 충전재를 포함하는 수지층을 갖는 것이고, 필름상으로 형성된 것임을 특징으로 하는 웨이퍼 몰드재를 제공한다.
[수지층]
본 발명의 필름상으로 형성된 웨이퍼 몰드재는 적어도 아크릴 수지, 에폭시기를 갖는 실리콘 수지, 우레탄 수지, 폴리이미드 실리콘 수지 중 어느 하나와, 충전재로 이루어지는 수지층을 갖는다.
상기 수지층의 막 두께는 20 마이크로미터 내지 500 마이크로미터의 것임이 바람직하고, 20 마이크로미터 내지 400 마이크로미터인 것이 보다 바람직하고, 20 마이크로미터 내지 300 마이크로미터인 것이 특히 바람직하다. 막 두께가 20 마이크로미터 내지 500 마이크로미터이면, 전사 성능이 보다 양호한 막 두께가 되고, 또한 두께가 너무 두꺼워지지 않기 때문에 몰드 후에는 기판의 휘어짐을 보다 억제할 수 있는 웨이퍼 몰드재가 되기 때문에 바람직하다. 그 때문에, 웨이퍼 크기가 대구경화(8 인치, 12 인치 또는 그 이상), 박막화한 경우에도, 몰드 후의 웨이퍼의 휘어짐을 보다 억제할 수 있고, 또한 상기 웨이퍼에 대하여 보다 양호한 전사 성능을 발휘할 수 있기 때문에 바람직하다.
또한, 본 발명의 필름상의 웨이퍼 몰드재는 지지 필름과 보호 필름을 가질 수 있다. 상기 수지층은 상기 지지 필름 상에 형성되고, 이 수지층 상에 상기 보호 필름을 구비하는 것임이 바람직하다. 실제의 사용에서는, 이와 같이 지지 필름과 보호 필름을 구비하는 웨이퍼 몰드재는 사용성이 좋기 때문에 바람직하다.
또한, 경화 후의 상기 수지층의 25 ℃에서의 저장 탄성률이 1 GPa 이하인 것임이 바람직하고, 700 MPa 이하인 것이 보다 바람직하고, 400 MPa 이하인 것이 특히 바람직하다. 저장 탄성률이 1 GPa 이하이면, 가요성 및 저응력성의 경화물을 제공할 수 있고, 몰드 후의 웨이퍼의 휘어짐이 적은 웨이퍼 몰드재가 되기 때문에 바람직하다. 그 때문에, 웨이퍼 크기가 대구경화(8 인치, 12 인치 또는 그 이상), 박막화한 경우에도, 몰드 후의 웨이퍼의 휘어짐을 보다 억제할 수 있기 때문에 바람직하다. 이하, 수지층을 구성하는 성분에 대해서 설명한다.
[아크릴 수지]
본 발명에 따른 아크릴 수지는 특별히 한정되지 않지만, (a) 아크릴산에스테르 및/또는 메타크릴산에스테르, (b) 아크릴로니트릴 및/또는 메타크릴로니트릴, 및 (c) 불포화 카르복실산의 3성분을 공중합함으로써 얻어진 아크릴계 중합체가 바람직하다. 또한, 이 아크릴계 중합체는 (a) 내지 (c) 성분만을 포함하는 공중합체이거나, 그 밖의 성분을 포함하는 공중합체일 수도 있다. (a) 성분은 하기 화학식 1로 예시된다.
Figure 112011095841227-pat00001
(R1은 1가의 탄화수소기임)
상기 화학식 1로 표시되는 (a) 성분의 아크릴산에스테르 및/또는 메타크릴산에스테르는 상기 아크릴계 중합체에 유연성을 부여하는 것이고, 아크릴산에스테르의 구체적인 화합물로서는, 예를 들면 (메트)아크릴산메틸, (메트)아크릴산에틸, (메트)아크릴산-n-부틸, (메트)아크릴산이소부틸, (메트)아크릴산이소펜틸, (메트)아크릴산-n-헥실, (메트)아크릴산이소옥틸, (메트)아크릴산-2-에틸헥실, (메트)아크릴산-n-옥틸, (메트)아크릴산이소노닐, (메트)아크릴산-n-데실, (메트)아크릴산이소데실 등을 들 수 있다. 그 중에서도, R1이 탄소 원자수 1 내지 12, 특히 1 내지 4의 알킬기인 (메트)아크릴산알킬에스테르가 바람직하다. 이들 (a) 성분의 (메트)아크릴산에스테르는 1종 단독으로 이용하거나 2종 이상을 병용할 수도 있다.
(c) 성분의 불포화 카르복실산은 접착성을 부여함과 동시에, 가열시에 가교점이 되는 것으로, 카르복실기를 갖는 공중합 가능한 비닐 단량체일 수 있고, 구체적인 화합물로서는, 예를 들면 아크릴산, 메타크릴산, 크로톤산, 말레산, 푸마르산, 이타콘산 등을 들 수 있다.
상기한 (a) 내지 (c) 성분의 혼합물에 과산화물 등의 라디칼 개시제를 이용함으로써, 아크릴계 중합체를 합성할 수 있다. 라디칼 중합 개시제로서는 특별히 한정되지 않지만, 2,2'-아조비스이소부티로니트릴, 2,2'-아조비스(2,4-디메틸발레로니트릴), 디메틸2,2-아조비스(2-메틸프로피오네이트), 벤조일퍼옥시드, 라우로일퍼옥시드 등을 들 수 있다. 합성법은 주지의 중합법을 사용할 수 있다.
적어도, 상기 아크릴 수지와 충전재를 포함하는 상기 수지층을 갖는 필름상의 웨이퍼 몰드재이면, 반도체 소자가 형성된 웨이퍼를 일괄해서 몰드(웨이퍼 몰드)할 수 있는 것으로, 웨이퍼 크기가 대구경화(8 인치, 12 인치 또는 그 이상), 박막화한 경우에도, 양호한 전사 성능을 갖고, 가요성 및 저응력성의 경화물을 제공할 수 있어, 성형 후(몰드 후)의 웨이퍼의 휘어짐이 적고, 웨이퍼 레벨 패키지에서의 몰드재로서 바람직하게 이용할 수 있는 웨이퍼 몰드재가 된다.
[에폭시기를 갖는 실리콘 수지]
본 발명에 따른 에폭시기를 갖는 실리콘 수지는 에폭시기를 갖는 실리콘 화합물이면 직쇄, 환상, 분지상 등 특별히 한정되지 않지만, 바람직하게 이용되는 예로서, 에폭시기를 갖는 환상 실리콘 화합물이 바람직하고, 또한 오르가노히드로젠폴리실록산과 알케닐기 함유 폴리실록산과의 염화백금산에 의한 히드로실레이션에 의해 얻어지는 실리콘 수지로서, 에폭시기를 갖는 실리콘 수지가 바람직하다. 이 때, 실리콘 레진을 첨가할 수도 있다.
적어도, 상기 에폭시기를 갖는 실리콘 수지와 충전재를 포함하는 상기 수지층을 갖는 필름상의 웨이퍼 몰드재이면, 반도체 소자가 형성된 웨이퍼를 일괄해서 몰드(웨이퍼 몰드)할 수 있는 것으로, 웨이퍼 크기가 대구경화(8 인치, 12 인치 또는 그 이상), 박막화한 경우에도, 양호한 전사 성능을 갖고, 가요성 및 저응력성의 경화물을 제공할 수 있어, 성형 후(몰드 후)의 웨이퍼의 휘어짐이 적고, 웨이퍼 레벨 패키지에서의 몰드재로서 바람직하게 이용할 수 있는 웨이퍼 몰드재가 된다.
[우레탄 수지]
본 발명에 따른 우레탄 수지는 특별히 한정되지 않지만, 바람직하게 이용되는 예로서, 유기 디이소시아네이트 화합물과 하기 화학식 2의 원료로부터 합성되는 우레탄 수지를 들 수 있다. R2는 탄소수 1 내지 7의 동일 또는 이종의 알킬기 또는 아릴기이고, 바람직하게는 메틸기, 에틸기, 프로필기, 페닐기, 4-메틸페닐기 등을 들 수 있다. 또한, X는 수산기 또는 아미노기이다. 하기 화학식 2로 표시되는 분지상 디올 또는 디아민은 우레탄 수지 합성에 있어서 쇄길이 연장제가 된다.
Figure 112011095841227-pat00002
(식 중, R2는 탄소수 1 내지 7의 동일 또는 이종의 알킬기 또는 아릴기이고, X는 수산기 또는 아미노기임)
상기 유기 디이소시아네이트 화합물로서는, 예를 들면 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, m-페닐렌디이소시아네이트, p-페닐렌디이소시아네이트, 4,4'-디페닐메탄디이소시아네이트, 2,4'-디페닐메탄디이소시아네이트, 2,2'-디페닐메탄디이소시아네이트, 3,3'-디메틸-4,4'-비페닐렌디이소시아네이트, 3,3'-디메톡시-4,4'-비페닐렌디이소시아네이트, 3,3'-디클로로-4,4'-비페닐렌디이소시아네이트, 1,5-나프탈렌디이소시아네이트, 1,5-테트라히드로나프탈렌디이소시아네이트, 테트라메틸렌디이소시아네이트, 1,6-헥사메틸렌디이소시아네이트, 도데카메틸렌디이소시아네이트, 트리메틸헥사메틸렌디이소시아네이트, 1,3-시클로헥실렌디이소시아네이트, 1,4-시클로헥실렌디이소시아네이트, 크실릴렌디이소시아네이트, 테트라메틸크실릴렌디이소시아네이트, 수소 첨가 크실릴렌디이소시아네이트, 리신디이소시아네이트, 이소포론디이소시아네이트, 4,4'-디시클로헥실메탄디이소시아네이트, 3,3'-디메틸-4,4'-디시클로헥실메탄디이소시아네이트 등을 들 수 있다.
상기 화학식 2로 표시되는 쇄길이 연장제와 상기 유기 디이소시아네이트 화합물을 반응시켜 우레탄 수지를 합성할 때의 쇄길이 연장제와 유기 디이소시아네이트 화합물의 비율은 당량이 1대 1이 되는 양이 바람직하다.
적어도, 상기 우레탄 수지와 충전재를 포함하는 상기 수지층을 갖는 필름상의 웨이퍼 몰드재이면, 반도체 소자가 형성된 웨이퍼를 일괄해서 몰드(웨이퍼 몰드) 할 수 있는 것으로, 웨이퍼 크기가 대구경화(8 인치, 12 인치 또는 그 이상), 박막화한 경우에도, 양호한 전사 성능을 갖고, 가요성 및 저응력성의 경화물을 제공할 수 있어, 성형 후(몰드후)의 웨이퍼의 휘어짐이 적고, 웨이퍼 레벨 패키지에서의 몰드재로서 바람직하게 이용할 수 있는 웨이퍼 몰드재가 된다.
[폴리이미드 실리콘 수지]
본 발명에 따른 폴리이미드 실리콘 수지는 특별히 한정되지 않지만, 바람직하게 이용되는 예로서, 산 이무수물과 디아미노폴리실록산 등의 디아민 실리콘 화합물로부터 폴리아믹산을 합성하고, 그러한 후에 가열 탈수함으로써 얻어지는 폴리이미드 실리콘 수지를 들 수 있다.
상기 폴리아믹산의 합성에 이용되는 산 이무수물로서는, 예를 들면 3,3',4,4'-디페닐술폰테트라카르복실산 이무수물, 3,3',4,4'-비페닐테트라카르복실산 이무수물, 2,3',3,4'-비페닐테트라카르복실산 이무수물, 5-(2,5-디옥소테트라히드로-3-푸라닐)-3-메틸-3-시클로헥센-1,2-디카르복실산 무수물, 4-(2,5-디옥소테트라히드로푸란-3-일)-1,2,3,4-테트라히드로나프탈렌-1,2-디카르복실산 무수물, 1,2,3,4-부탄테트라카르복실산 이무수물, 3,3',4,4'-벤조페논테트라카르복실산 이무수물, 4,4'-헥사플루오로프로필리덴비스프탈산 이무수물, 1,3-테트라메틸디실록산비스프탈산 이무수물, 4,4'-옥시디프탈산 이무수물을 들 수 있다.
적어도, 상기 폴리이미드 실리콘 수지와 충전재를 포함하는 상기 수지층을 갖는 필름상의 웨이퍼 몰드재이면, 반도체 소자가 형성된 웨이퍼를 일괄해서 몰드(웨이퍼 몰드)할 수 있는 것으로, 웨이퍼 크기가 대구경화(8 인치, 12 인치 또는 그 이상), 박막화한 경우에도, 양호한 전사 성능을 갖고, 가요성 및 저응력성의 경화물을 제공할 수 있어, 성형 후(몰드 후)의 웨이퍼의 휘어짐이 적고, 웨이퍼 레벨 패키지에서의 몰드재로서 바람직하게 이용할 수 있는 웨이퍼 몰드재가 된다.
[충전재]
본 발명에 따른 충전재로서는 특별히 한정되지 않지만, 바람직하게 이용되는 예로서, 실리카 미분말, 복합 실리콘 고무 미립자, 실리콘 미립자, 아크릴 미립자 등을 들 수 있으며, 공지된 것을 1종 단독으로 사용하거나 2종 이상을 조합하여 사용할 수도 있다. 또한 반도체 소자 및 웨이퍼 등과의 밀착성의 향상을 목적으로서 카본 관능성 실란을 첨가할 수도 있다.
상기 실리카 미분말로서는, 예를 들면 퓸드 실리카, 침강성 실리카 등의 보강성 실리카; 석영 등의 결정성 실리카를 들 수 있다. 구체적으로는, 닛본 아에로질사 제조의 아에로질(Aerosil) R972, R974, R976; (주)애드마테크스사 제조의 SE-2050, SC-2050, SE-1050, SO-E1, SO-C1, SO-E2, SO-C2, SO-E3, SO-C3, SO-E5, SO-C5; 신에쓰 가가꾸 고교사 제조의 무실(Musil) 120A, 무실 130A 등이 예시된다.
상기 복합 실리콘 고무 미립자로서는, 예를 들면 신에쓰 가가꾸 고교사 제조의 KMP-600, KMP-605, X-52-7030 등을 사용할 수 있다.
상기 실리콘 미립자로서는, 예를 들면 신에쓰 가가꾸 고교사 제조의 KMP-590, KMP-701 등을 사용할 수 있다. 또한, 평균 입경 0.1 내지 10 ㎛의 것을 들 수 있다. 평균 입경이 0.1 ㎛ 이상이면 점도가 지나치게 증대하는 것을 억제할 수 있고, 평균 입경이 10 ㎛ 이하이면 밀봉 후의 표면 상태가 조악하게 되는 것을 억제할 수 있기 때문에 바람직하다.
상기 아크릴 미립자로서는, 예를 들면 네가미 고교사 제조의 아트펄 G-800, SE-006 등을 사용할 수 있다. 또한, 평균 입경 0.1 내지 60 ㎛의 것을 들 수 있다. 평균 입경이 0.1 ㎛ 이상이면 점도가 지나치게 증대하는 것을 억제할 수 있고, 평균 입경이 60 ㎛ 이하이면 밀봉 후의 표면 상태가 조악하게 되는 것을 억제할 수 있기 때문에 바람직하다.
본 발명에 따른 수지층에 포함되는 충전재의 함유량으로서는, 수지층의 총 질량을 100 질량％로서, 1 내지 97 질량％ 포함될 수 있고, 바람직하게는 5 내지 95 질량％, 보다 바람직하게는 10 내지 92 질량％이다. 1 질량％ 이상이면 수지층의 경화 후의 휘어짐을 보다 억제할 수 있고, 97 질량％ 이하이면 점도가 지나치게 증대하는 것을 억제할 수 있기 때문에 바람직하다.
적어도, 상기 각 수지 중 어느 하나와 이상의 충전재를 포함하는 상기 수지층을 갖는 필름상의 웨이퍼 몰드재이면, 웨이퍼 크기가 대구경화(8 인치, 12 인치 또는 그 이상), 박막화한 경우에도, 몰드 후의 웨이퍼의 휘어짐을 억제할 수 있고, 또한 상기 웨이퍼에 대하여 양호한 전사 성능을 발휘할 수 있다.
[임의 성분]
본 발명에 따른 수지층은 기타 에폭시 수지, 폴리이미드 수지, 실리콘 수지 등을 포함할 수 있다. 이하, 본 발명에 포함할 수 있는 각 수지에 대해서 설명한다.
[에폭시 수지]
본 발명에 포함할 수 있는 에폭시 수지는 특별히 한정되지 않지만, 예를 들면 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 디글리시딜 비스페놀 A 등의 비스페놀 A형 에폭시 수지, 디글리시딜 비스페놀 F 등의 비스페놀 F형 에폭시 수지, 트리페닐올프로판 트리글리시딜에테르 등의 트리페닐메탄형 에폭시 수지, 3,4-에폭시시클로헥실메틸-3,4-에폭시시클로헥산카르복실레이트 등의 환상 지방족 에폭시 수지, 디글리시딜프탈레이트, 디글리시딜헥사히드로프탈레이트, 디메틸글리시딜프탈레이트 등의 글리시딜에스테르계 수지, 테트라글리시딜디아미노디페닐메탄, 트리글리시딜-p-아미노페놀, 디글리시딜아닐린, 디글리시딜톨루이딘, 테트라글리시딜비스아미노메틸시클로헥산 등의 글리시딜아민계 수지 등을 들 수 있고 이들 1종을 단독으로 또는 2종 이상 병용하여 사용할 수 있다. 또한 필요에 따라서 1분자 중에 에폭시기를 1개 포함하는 단관능 에폭시 화합물을 첨가할 수도 있다.
상기 에폭시 수지의 반응을 촉진시키는 목적, 또는 상기 수지층에 에폭시기를 갖는 화합물이 포함되는 경우에 에폭시기의 반응을 촉진시키는 목적으로 각종 경화 촉진제를 사용할 수도 있다. 경화 촉진제의 예로서는 트리페닐포스핀, 트리시클로헥실포스핀 등의 유기 포스핀 화합물, 트리메틸헥사메틸렌디아민, 디아미노디페닐메탄, 2-(디메틸아미노메틸)페놀, 2,4,6-트리스(디메틸아미노메틸)페놀, 트리에탄올아민 등의 아미노 화합물, 2-메틸이미다졸, 2-에틸이미다졸, 2-페닐이미다졸 및 2-페닐-4,5-디히드록시메틸이미다졸 등의 이미다졸 화합물을 들 수 있다.
[폴리이미드 수지]
본 발명에 포함할 수 있는 폴리이미드 수지는 특별히 한정되지 않지만, 바람직하게 이용되는 예로서, 산 이무수물과 디아민 화합물로부터 폴리아믹산을 합성하고, 그러한 후에 가열 탈수함으로써 얻어지는 폴리이미드 수지를 들 수 있다.
상기 폴리아믹산의 합성에 이용되는 산 이무수물로서는, 예를 들면 3,3',4,4'-디페닐술폰테트라카르복실산 이무수물, 3,3',4,4'-비페닐테트라카르복실산 이무수물, 2,3',3,4'-비페닐테트라카르복실산 이무수물, 5-(2,5-디옥소테트라히드로-3-푸라닐)-3-메틸-3-시클로헥센-1,2-디카르복실산 무수물, 4-(2,5-디옥소테트라히드로푸란-3-일)-1,2,3,4-테트라히드로나프탈렌-1,2-디카르복실산 무수물, 1,2,3,4-부탄테트라카르복실산 이무수물, 3,3',4,4'-벤조페논테트라카르복실산 이무수물, 4,4'-헥사플루오로프로필리덴비스프탈산 이무수물, 1,3-테트라메틸디실록산비스프탈산 이무수물, 4,4'-옥시디프탈산 이무수물을 들 수 있다.
상기 폴리아믹산의 합성에 이용되는 디아민 화합물로서는, 예를 들면 3,3'-디아미노-4,4'-디히드록시비페닐, 2,2'-디아미노-4,4'-디히드록시비페닐, 2,2-비스(4-아미노-3-히드록시페닐)프로판, 2,2-비스(3-아미노-4-히드록시페닐)프로판, 9,9-비스(3-아미노-4-히드록시페닐)플루오렌, 2,2'-메틸렌비스[6-(4-아미노-3,5-디메틸벤질)-4-메틸]페놀, 3,3'-디아미노-4,4'-디히드록시디페닐에테르, 2,2-비스(3-아미노-4-히드록시페닐)헥사플루오로프로판 등의 페놀기를 갖는 디아민, 4,4'-디아미노벤즈아닐리드, 4,4'-디아미노디페닐에테르, 3,4'-디아미노디페닐에테르, 4,4'-디아미노디페닐술폰, 3,3'-디메틸-4,4'-디아미노비페닐, 4,4'-(p-페닐렌디이소프로필리덴)디아닐린, 4,4'-(m-페닐렌디이소프로필리덴)디아닐린, 1,3-비스(4-아미노페녹시)벤젠, 1,4-비스(4-아미노페녹시)벤젠, 1,3-비스(3-아미노페녹시)벤젠, 2,2-비스[4-(4-아미노페녹시)페닐]프로판, 2,2-비스[4-(4-아미노페녹시)페닐]헥사플루오로프로판, 비스[4-(4-아미노페녹시)페닐]술폰, 비스[4-(3-아미노페녹시)페닐]술폰, 4,4'-비스(4-아미노페녹시)비페닐, 9,9-비스(4-아미노페닐)플루오렌 등을 들 수 있다.
[실리콘 수지]
본 발명에 포함할 수 있는 실리콘 수지는 특별히 한정되지 않지만, 바람직하게 이용되는 예로서, 오르가노히드로젠폴리실록산과 알케닐기 함유 폴리실록산과의 염화백금산에 의한 히드로실레이션에 의해 얻어지는 실리콘 수지가 바람직하다. 이 때, 실리콘 레진을 첨가할 수도 있다.
[유기 용매]
본 발명의 수지층에는 적절하게 유기 용매를 포함시킬 수 있다. 유기 용매는 특별히 한정되지 않지만, 예를 들면 메틸에틸케톤, 시클로헥사논, 시클로펜타논, 톨루엔 등을 들 수 있다.
[지지 필름]
본 발명의 필름상으로 형성된 웨이퍼 몰드재는 지지 필름을 가질 수 있다. 상기 지지 필름은 단일이거나 복수의 중합체 필름을 적층한 다층 필름일 수도 있다. 재질로서는 폴리에틸렌, 폴리프로필렌, 폴리카보네이트, 폴리에틸렌테레프탈레이트 등의 합성 수지 필름이 있지만, 적합한 가요성, 기계적 강도 및 내열성을 갖는 폴리에틸렌테레프탈레이트가 바람직하다. 또한, 이들 지지 필름에 대해서는, 코로나 처리나 박리제가 도포되었던 것과 같은 각종 처리가 행하여진 것일 수도 있다. 이들은 시판품을 사용할 수 있고, 예를 들면 세라필 WZ(RX), 세라필 BX8(R)(이상, 도레이 필름 가코(주) 제조), E7302, E7304(이상, 도요 보세끼(주) 제조), 퓨렉스 G31, 퓨렉스 G71T1(이상, 데이진 듀퐁 필름(주) 제조), PET38×1-A3, PET38×1-V8, PET38×1-X08(이상, 닛파(주) 제조) 등을 들 수 있다.
[보호 필름]
본 발명의 필름상으로 형성된 웨이퍼 몰드재는 보호 필름을 가질 수 있다. 상기 보호 필름은 상술한 지지 필름과 동일한 것을 사용할 수 있지만, 적합한 가요성을 갖는 폴리에틸렌테레프탈레이트 및 폴리에틸렌이 바람직하다. 이들은 시판품을 사용할 수 있고, 폴리에틸렌테레프탈레이트로서는 이미 예시한 것, 폴리에틸렌으로서는, 예를 들면 GF-8(다마폴리(주) 제조), PE 필름 0 타입(닛파(주) 제조)을 들 수 있다.
상기 지지 필름 및 보호 필름의 두께는 웨이퍼 몰드재의 제조에 있어서의 안정성 및 권심에 대한 독특한 감음, 소위 컬링 방지 측면에서, 모두 바람직하게는 10 내지 100 ㎛, 특히 바람직하게는 25 내지 50 ㎛이다.
[웨이퍼 몰드재]
본 발명의 웨이퍼 몰드재는 표면에 반도체 소자를 갖는 웨이퍼를 일괄해서 수지 몰드하기 위한 웨이퍼 몰드재로서, 적어도 아크릴 수지, 에폭시기를 갖는 실리콘 수지, 우레탄 수지, 폴리이미드 실리콘 수지 중 어느 하나와, 충전재를 포함하는 상기 수지층을 갖는 것이고, 필름상으로 형성된 것이다. 본 발명의 웨이퍼 몰드재의 일 양태를 도 1에 예시한다. 본 발명의 필름상으로 형성된 웨이퍼 몰드재 (10)은 상기 수지층 (2) 이외에, 상기 지지 필름 (1) 및 상기 보호 필름 (3)을 가질 수 있다. 이러한 웨이퍼 몰드재이면, 웨이퍼 크기가 대구경화(8 인치, 12 인치 또는 그 이상), 박막화한 경우에도, 몰드 후의 웨이퍼의 휘어짐을 억제할 수 있고, 또한 상기 웨이퍼에 대하여 양호한 전사 성능을 발휘할 수 있다.
본 발명의 웨이퍼 몰드재에 의해 일괄해서 수지 몰드되는 상기 표면에 반도체 소자를 갖는 웨이퍼로서는, 표면에 반도체 소자(칩)이 적재된 웨이퍼이거나, 표면에 반도체 소자가 제작된 반도체 웨이퍼일 수도 있다.
또한, 본 발명의 웨이퍼 몰드재는 필름상으로 형성된 것이다. 이러한 필름상의 웨이퍼 몰드재이면, 표면에 반도체 소자를 갖는 웨이퍼를 일괄해서 수지 몰드할 때에, 수지를 유입시킬 필요가 없다. 그 때문에, 트랜스퍼 성형에서 생길 수 있는 와이어 변형, 충전 불량이나, 압축 성형법에서 생길 수 있는 성형 범위의 제어의 어려움, 액상 밀봉 수지의 유동성과 물성의 최적화의 문제는 해소할 수 있다.
본 발명의 필름상의 웨이퍼 몰드재는, 예를 들면 지지 필름 상에 상기 수지층을 형성하고, 이 수지층 상에 보호 필름을 밀착시킴으로써 제조할 수 있다.
[반도체 장치의 제조 방법]
또한, 본 발명은 적어도, 상기 필름상의 웨이퍼 몰드재를 표면에 반도체 소자를 갖는 웨이퍼에 전사하는 전사 공정, 상기 전사된 웨이퍼 몰드재를 가열하는 가열 공정, 및 상기 가열된 웨이퍼 몰드재를 갖는 상기 표면에 반도체 소자를 갖는 웨이퍼를 상기 웨이퍼 몰드재마다 절단하여 개편화하는 개편화 공정을 갖는 반도체 장치의 제조 방법을 제공한다. 이하, 본 발명의 웨이퍼 몰드재를 이용한 반도체 장치의 제조 방법의 일 실시 양태에 대해서, 도 2를 이용하여 상세히 설명한다.
[전사 공정]
본 발명에 따른 전사 공정은 필름상의 상기 웨이퍼 몰드재 (10)을 표면에 반도체 소자 (4)를 갖는 웨이퍼 (7)에 전사하는 공정이다(도 2(A) 내지 (D)). 우선, 필름상의 웨이퍼 몰드재 (10)으로부터 보호 필름 (3)을 박리하여, 수지층 (2)를 노출시킨다(도 2(A), (B)). 구리 포스트 (5)와 언더필재 (6)을 통해 표면에 반도체 소자 (4)를 갖는 웨이퍼 (7)에 대하여 웨이퍼 몰드재의 수지층 (2)를 밀착시킨다(도 2(C)). 그 후, 지지 필름 (1)을 박리함으로써 웨이퍼 몰드재(수지층 (2))가 반도체 소자 (4)를 갖는 웨이퍼 (7)의 표면에 전사된다(도 2(D)). 상기 웨이퍼 몰드재 (10)은 대구경화, 박막화한 웨이퍼 (7)에 대해서도 양호하게 전사할 수 있기 때문에, 몰드 면적의 증대에 따른 충전 불량을 억제할 수 있다. 또한, 이 전사 공정에서, 웨이퍼 몰드재의 수지층 (2)는 웨이퍼 (7)의 반도체 소자 (4)의 형상에 대하여 간극이 생기는 일없이 전사할 수 있다.
웨이퍼 몰드재가 전사되는 웨이퍼로서는, 도 2에 나타내는 바와 같이 표면에 반도체 소자 (4)가, 구리 포스트 (5)와 언더필 (6)을 통해 적재되어, 이면에 땜납 범프 (8)을 갖는 웨이퍼이거나, 표면에 반도체 소자가 제작된 반도체 웨이퍼일 수도 있다.
[가열 공정]
본 발명에 따른 가열 공정은, 상기 전사된 웨이퍼 몰드재(수지층 (2))를 가열하는 공정이다. 웨이퍼 몰드재(수지층 (2))는 가열에 의해 경화하여, 표면에 반도체 소자 (4)를 갖는 웨이퍼 (7)을 일괄해서 몰드할 수 있다. 경화 후의 웨이퍼 몰드재(수지층 (2'))로 몰드된 웨이퍼 (7)은 대구경화, 박막화한 웨이퍼이거나, 휘어짐이 억제된 것이 된다(도 2(E)).
[개편화 공정]
본 발명에 따른 개편화 공정은, 상기 가열된 웨이퍼 몰드재(경화 후의 수지층 (2'))를 갖는 상기 표면에 반도체 소자 (4)를 갖는 웨이퍼 (7)을, 다이서(도시되지 않음)를 이용하여 상기 웨이퍼 몰드재(경화 후의 수지층 (2'))마다 절단하여 개편화하는 공정이다. 몰드 후라도 휘어짐이 억제되어 있는 웨이퍼 (7)은 양호하게 개편화할 수 있다. 이에 따라, 개편화된 경화 후의 수지층 (2")에서 몰드되어, 개편화된 웨이퍼 (7')을 포함하는 반도체 장치 (9)를 제조할 수 있다(도 2(F)).
이와 같이, 상기 웨이퍼 몰드재를 이용하여 반도체 장치를 제조하는 방법이면, 웨이퍼 크기가 대구경화(8 인치, 12 인치 또는 그 이상), 박막화한 경우에도, 웨이퍼에 대하여 수지층을 양호하게 전사할 수 있고, 몰드 후의 웨이퍼의 휘어짐을 억제할 수 있다. 그 때문에, 웨이퍼 반송시의 흡착 불량, 개편화 공정에서의 절단 개소의 위치 어긋남 등의 문제점이 없고, 반도체 장치를 제조할 수 있는 반도체 장치의 제조 방법이 된다.
[실시예]
이하, 본 발명의 웨이퍼 몰드재 및 반도체 장치의 제조 방법의 실시예 및 비교예를 나타내어 본 발명을 보다 상세히 설명하지만, 본 발명은 이것으로 한정되는 것은 아니다.
처음에 본 발명의 웨이퍼 몰드재에 대해서 설명한다.
[실시예 1]
하기 성분을 자전ㆍ공전 방식의 혼합기((주)신키사 제조)에 투입하고, 추가로 이들 성분의 합계의 농도가 50 질량％가 되도록 메틸에틸케톤을 가하고, 혼합하여, 에폭시기를 갖는 실리콘 수지와 충전재를 포함하는 수지 조성물 (I)를 제조하였다.
SG-P3: 에폭시기를 갖는 아크릴로니트릴계 수지(나가세 켐텍스사 제조) 60 질량부
KF-102: 에폭시기를 갖는 실리콘 수지(신에쓰 가가꾸 고교사 제조) 40 질량부
RE-310S: 비스페놀 A형 에폭시 수지(재팬 에폭시 레진사 제조) 20 질량부
4,4'-DDS: 4,4'-디아미노디페닐술폰(와카야마 세이까사 제조) 3 질량부
2PHZ: 2-페닐-4,5-디히드록시메틸이미다졸(시코쿠 가세이 제조) 1 질량부
SE-2050: 실리카 미분말(애드마테크스사 제조) 15 질량부
[필름상의 웨이퍼 몰드재의 제작]
필름 코터로서 다이코터, 지지 필름으로서 폴리에틸렌테레프탈레이트 필름(두께 38 ㎛)를 이용하여, 상기 수지 조성물 (I)을 상기 지지 필름 상에 도포하였다. 이어서, 100 ℃로 설정된 열풍 순환 오븐(길이 4 m)을 5분간으로 통과시킴으로써, 지지 필름 상에 막 두께 100 ㎛의 수지층을 형성하였다. 다음으로 상기 수지층 상으로부터, 보호 필름으로서 폴리에틸렌 필름(두께 50 ㎛)을 이용하고, 상기 보호 필름을 라미네이트 롤을 이용하여 압력 1 MPa에서 접합시켜, 웨이퍼 몰드재(실시예 1)를 제작하였다.
[실시예 2]
교반기, 온도계 및 질소 치환 장치를 구비한 플라스크 내에, 4,4'-헥사플루오로프로필리덴비스프탈산 이무수물 44.4 g(0.1몰) 및 디글라임 350 g을 투입하였다. 이어서, 2,2-비스(3-아미노-4-히드록시페닐)프로판 5.2 g(0.02몰) 및 디아미노실록산(하기 화학식 3의 양쪽 말단이 아미노기이고, R3은 메틸기이고, h의 평균이 8인 것) 67.2 g(0.08몰)을 반응계의 온도가 50 ℃를 넘지 않도록 조절하면서, 상기 플라스크 내에 가하였다. 그 후, 추가로 실온에서 10시간 교반하였다. 이어서, 상기 플라스크에 수분 수용기 부착 환류 냉각기를 부착한 후, 톨루엔 100 g을 가하고, 150 ℃로 승온하여 그의 온도를 6시간 유지한 바, 갈색의 용액이 얻어졌다.
Figure 112011095841227-pat00003
이렇게 해서 얻어진 갈색의 용액을 실온(25 ℃)까지 냉각한 후, 메탄올 중에 투입하여, 얻어진 침전을 여과 분별 후, 고체물을 건조함으로써 하기 화학식 4로 표시되는 반복 단위를 갖는 폴리이미드 실리콘 수지를 얻었다. 하기 화학식 4 중의 0.2, 0.8의 첨자는 반복 단위의 몰 비율을 나타낸다. 이 폴리이미드 실리콘 수지 100 질량부, 비스페놀 A 디글리시딜에테르 10 질량부 및 2-에틸이미다졸 0.5 질량부, 충전재로서 SE-2050(애드마테크스사 제조) 20 질량부 및 용제로서 시클로펜타논을 농도가 50％가 되도록 가하여, 폴리이미드 실리콘 수지와 충전재를 포함하는 수지 조성물 (II)를 제작하였다.
Figure 112011095841227-pat00004
상기 수지 조성물 (II)를 이용하여 실시예 1과 동일하게, 필름상의 웨이퍼 몰드재(실시예 2)를 제작하였다.
[실시예 3]
[(CH3)3SiO1/2] 단위 1.1몰과 [SiO4/2] 단위 1몰의 비율을 포함하고, 수산기를 100 그램당, 0.07몰 함유하는 메틸폴리실록산 레진 50부와, 말단이 수산기로 봉쇄된 중합도 2,000의 생고무상의 디메틸폴리실록산 50부를 톨루엔 100부에 용해하고, 이 용액에 농도 28％의 암모니아수를 0.5부 첨가하고, 실온에서 16시간 교반하여, 축합 반응을 행하였다. 이어서 이 반응 용액을 120 내지 130 ℃로 가열하여, 공비 탈수에 의해 축합수를 제거하고, 추가로 150 ℃에서 30분간 용매를 휘발시켜 불휘발 성분을 얻어, 이 불휘발 성분이 40 질량％가 되도록 톨루엔을 가하여 실리콘 부분 축합물-I 용액을 합성하였다.
상기 실리콘 부분 축합물-I 용액을 100부, 하기 구조식 5로 표시되는 에폭시기를 갖는 실리콘 수지를 3부, 또한 하기 구조식 6으로 표시되는 규소 원자 결합 수소 원자를 갖는 오르가노폴리실록산 화합물을 2부, 충전재로서 SE-2050(애드마테크스사 제조) 20 질량부와 백금량이 10 ppm이 되는 염화백금산의 2-에틸헥산올 변성 용액을 촉매량, 반응 억제제로서 3-메틸-1-부틴-3-올 0.05부를 혼합하여, 에폭시기를 갖는 실리콘 수지와 충전재를 포함하는 수지 조성물 (III)을 제조하였다.
<구조식 5>
Figure 112011095841227-pat00005
<구조식 6>
Figure 112011095841227-pat00006
상기 수지 조성물 (III)을 이용하여 실시예 1과 동일하게, 필름상의 웨이퍼 몰드재(실시예 3)를 제작하였다.
[실시예 4]
(a) 아크릴산메틸 30부, (b) 아크릴로니트릴 30부, 및 (c) 아크릴산 40부, (d) 편말단 메타크릴 변성 실리콘(X-22-174DX 신에쓰 가가꾸 고교사 제조) 50부의 4성분을 라디칼 중합 개시제로서 2,2'-아조비스이소부티로니트릴 0.5부를 이용하여 톨루엔 용액 중 60 ℃에서 공중합시켜, 아크릴 수지를 얻었다.
상기 아크릴 수지 50부, 비스페놀 A 디글리시딜에테르 10 질량부 및 2-에틸이미다졸 0.5 질량부, 충전재로서 SE-2050(애드마테크스사 제조) 20 질량부 및 용제로서 시클로펜타논을 농도가 50％가 되도록 가하여, 아크릴 수지와 충전재를 포함하는 수지 조성물 (IV)를 제작하였다. 상기 수지 조성물 (IV)를 이용하여 실시예 1과 동일하게, 필름상의 웨이퍼 몰드재(실시예 4)를 제작하였다.
[실시예 5]
말단 알코올 변성 실리콘(X-22-170B 신에쓰 가가꾸 고교사 제조) 50부와 2,4-톨릴렌디이소시아네이트 50부를 반응시켜 우레탄 수지를 얻었다. 상기 우레탄 수지 50부, 비스페놀 A 디글리시딜에테르 10 질량부 및 2-에틸이미다졸 0.5 질량부, 충전재로서 SE-2050(애드마테크스사 제조) 20 질량부 및 용제로서 시클로펜타논을 농도가 50％가 되도록 가하여, 우레탄 수지와 충전재를 포함하는 수지 조성물 (V)를 제작하였다.
상기 수지 조성물 (V)를 이용하여 실시예 1과 동일하게, 필름상의 웨이퍼 몰드재(실시예 5)를 제작하였다.
[비교예 1]
교반기, 냉각관을 구비한 플라스크에, 스티렌계-부타디엔계-스티렌계 블록 공중합체(상품명: TR2000 니혼 고세이 고무사 제조, 수 평균 분자량 100000, 스티렌/부타디엔 공중합비[질량]=40/60) 300 g, 아세트산에틸 1500 g을 투입 용해하였다. 이어서, 과아세트산의 30 질량％ 아세트산에틸 용액 169 g을 연속 적하시켜, 교반 40 ℃에서 3시간 에폭시화 반응을 행하였다. 반응액을 상온으로 복귀하여 플라스크에 의해 취출하고, 다량의 메탄올을 가하여 석출시켜, 여과 후, 수세하고, 건조시켜 에폭시 당량 520의 에폭시화 스티렌계-부타디엔계-스티렌계 블록 공중합체를 얻었다.
상기 에폭시화 스티렌계-부타디엔계-스티렌계 블록 공중합체와, 하기 성분을 혼합하여, 에폭시 수지를 갖는 수지 조성물 (VI)을 제조하였다. 이 수지 조성물 (VI)을 이용하여 실시예 1과 동일하게, 필름상의 웨이퍼 몰드재(비교예 1)를 제작하였다.
테트라글리시딜페닐메탄형 에폭시 수지: 에피코트 604(유카 쉘 에폭시사 제조) 47.1 질량％
노볼락형 페놀 수지: 쇼놀 BRG555(쇼와 고분시사 제조) 29.7 질량％
디아미노디실록산: TSL9306(도시바 실리콘사 제조) 0.9 질량％
에폭시계 실란 커플링제: 사이라에이스 S530(칫소사 제조) 3 질량％
이미다졸계 에폭시 수지 경화제: 큐어졸 2E4MZ(시코쿠 가세이 고교사 제조) 0.3 질량％
이상과 같이 하여 얻어진 실시예 1 내지 5, 비교예 1의 필름상의 웨이퍼 몰드재를, 표면에 반도체 소자를 갖는 웨이퍼에 전사하여(전사 공정), 상기 전사된 웨이퍼 몰드재를 가열하고(가열 공정), 상기 웨이퍼를 웨이퍼 몰드재마다 절단하여 개편화함으로써(개편화 공정) 반도체 장치를 제조하였다. 이하, 상세히 설명한다.
[전사 공정]
두께 100 ㎛, 직경 300 mm(12 인치)의 웨이퍼로, 표면에 반도체 소자를 갖는 실리콘 웨이퍼를 준비하였다. 상기 6종류의 웨이퍼 몰드재에 대해서, 그의 보호 필름을 박리하고, 진공 라미네이터((주)타카트리사 제조 TEAM-300M)를 이용하여, 진공 챔버 내를 진공도 100 Pa로 설정하고, 100 ℃에서 지지 필름 상의 수지층을 상기 실리콘 웨이퍼에 밀착시켰다. 상압으로 복귀한 후, 상기 실리콘 웨이퍼를 25 ℃로 냉각하여 상기 진공 라미네이터로부터 취출하고, 지지 필름을 박리하여, 웨이퍼 몰드재를 웨이퍼에 전사하였다. 이 때, 각 웨이퍼 몰드재에 대해서 육안으로 전사성을 평가하였다. 전사성의 평가에서는 간극이 생기는 일없이 전사할 수 있으면 양호로 하고, 충전 불량이 생기면 불량으로 하였다. 결과를 표 1에 나타내었다.
[가열 공정]
계속해서, 웨이퍼 몰드재가 전사된 웨이퍼를 150 ℃, 1시간으로 가열하여, 웨이퍼 몰드재를 경화시켰다. 경화, 몰드 후의 각 웨이퍼 몰드재의 저장 탄성률(MPa) 및 웨이퍼 휘어짐량(mm)을 측정하였다. 결과를 표 1에 나타내었다.
[다이싱성]
가열 공정 후, 다이서(디스코(DISCO)사 제조 DAD361)를 이용하여 웨이퍼를 웨이퍼 몰드재마다 절단하여 개편화하였다. 개편화 후, 다이싱성에 대해서 평가를 하였다. 다이싱성의 평가로서는 칩(반도체 장치)의 결함 등의 이상이 없는지 육안으로 확인하여, 이상이 없으면 양호로 하고 이상이 있으면 불량으로 하였다. 결과를 표 1에 나타내었다.
Figure 112011095841227-pat00007
이상으로부터, 비교예 1에서는 전사성은 양호하지만, 저장 탄성률이 높고, 또한 웨이퍼 휘어짐량이 높고, 그 때문에 다이싱성이 불량인 것이 나타났다. 한편으로, 본 발명에서 얻어진 필름은 전사성이 양호하고, 저장 탄성률이 낮고, 웨이퍼 휘어짐량이 낮고, 그 때문에 다이싱성이 양호한 것이 나타났다.
또한, 본 발명은 상기 실시 형태로 한정되는 것은 아니다. 상기 실시 형태는 예시이고, 본 발명의 특허 청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용 효과를 발휘하는 것은 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.
1…지지 필름, 2…수지층, 2'…경화 후의 수지층, 2"…개편화된 경화 후의 수지층, 3…보호 필름, 4…반도체 소자, 5…구리 포스트, 6…언더필재, 7…웨이퍼, 7'…개편화된 웨이퍼, 8…땜납 범프, 9…반도체 장치, 10…웨이퍼 몰드재

Claims (5)

  1. 표면에 반도체 소자를 갖는 웨이퍼를 일괄해서 수지 몰드하기 위한 웨이퍼 몰드재로서,
    적어도 에폭시기를 갖는 실리콘 수지, 폴리이미드 실리콘 수지 중 어느 하나와, 충전재를 포함하는 수지층을 갖는 것이고, 상기 수지층의 막 두께가 20 마이크로미터 내지 500 마이크로미터의 것이고, 상기 수지층은 지지 필름 상에 형성되고, 이 수지층 상에 보호 필름을 구비하는 것이고, 경화 후의 상기 수지층의 25 ℃에서의 저장 탄성률이 1 GPa 이하의 것이고, 필름상으로 형성된 것임을 특징으로 하는 웨이퍼 몰드재.
  2. 제1항에 있어서, 상기 웨이퍼가 직경 200 mm 이상인 것임을 특징으로 하는 웨이퍼 몰드재.
  3. 삭제
  4. 삭제
  5. 반도체 장치의 제조 방법으로서, 적어도
    제1항 또는 제2항에 기재된 필름상의 상기 웨이퍼 몰드재를 표면에 반도체 소자를 갖는 웨이퍼에 전사하는 전사 공정,
    상기 전사된 웨이퍼 몰드재를 가열하는 가열 공정, 및
    상기 가열된 웨이퍼 몰드재를 갖는 상기 표면에 반도체 소자를 갖는 웨이퍼를 상기 웨이퍼 몰드재마다 절단하여 개편화하는 개편화 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020110128042A 2010-12-03 2011-12-02 웨이퍼 몰드재 및 반도체 장치의 제조 방법 KR101618898B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-270027 2010-12-03
JP2010270027A JP5385247B2 (ja) 2010-12-03 2010-12-03 ウエハモールド材及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20120061755A KR20120061755A (ko) 2012-06-13
KR101618898B1 true KR101618898B1 (ko) 2016-05-09

Family

ID=45217127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110128042A KR101618898B1 (ko) 2010-12-03 2011-12-02 웨이퍼 몰드재 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US20120139131A1 (ko)
EP (1) EP2461356B1 (ko)
JP (1) JP5385247B2 (ko)
KR (1) KR101618898B1 (ko)
TW (1) TWI549241B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130119538A1 (en) * 2011-11-16 2013-05-16 Texas Instruments Incorporated Wafer level chip size package
US20130234344A1 (en) * 2012-03-06 2013-09-12 Triquint Semiconductor, Inc. Flip-chip packaging techniques and configurations
JP5769674B2 (ja) * 2012-08-08 2015-08-26 日東電工株式会社 電子部品封止用樹脂シート、樹脂封止型半導体装置、及び樹脂封止型半導体装置の製造方法
JP5943898B2 (ja) * 2012-11-29 2016-07-05 日東電工株式会社 熱硬化性樹脂シート及び電子部品パッケージの製造方法
JP6041933B2 (ja) * 2012-11-29 2016-12-14 日東電工株式会社 熱硬化性樹脂シート及び電子部品パッケージの製造方法
JP5735036B2 (ja) * 2013-05-23 2015-06-17 日東電工株式会社 電子部品装置の製造方法、及び、積層シート
JP2014229769A (ja) * 2013-05-23 2014-12-08 日東電工株式会社 電子部品装置の製造方法
JP6216180B2 (ja) * 2013-08-01 2017-10-18 日東電工株式会社 封止用シート、及び、当該封止用シートを用いた半導体装置の製造方法
JP2015053469A (ja) * 2013-08-07 2015-03-19 日東電工株式会社 半導体パッケージの製造方法
JP2015035523A (ja) * 2013-08-09 2015-02-19 日東電工株式会社 セパレータ付き電子デバイス封止用樹脂シート群及びセパレータ付き電子デバイス封止用樹脂シートの選択方法
JP2015103572A (ja) * 2013-11-21 2015-06-04 日東電工株式会社 両面セパレータ付き封止用シート、及び、半導体装置の製造方法
JP6272690B2 (ja) * 2013-12-26 2018-01-31 日東電工株式会社 両面セパレータ付き封止用シート、及び、半導体装置の製造方法
JP6763139B2 (ja) 2015-12-25 2020-09-30 信越化学工業株式会社 無溶剤型シリコーン変性ポリイミド樹脂組成物
KR101955754B1 (ko) * 2016-02-16 2019-03-07 삼성에스디아이 주식회사 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 소자
JP6597471B2 (ja) * 2016-05-02 2019-10-30 信越化学工業株式会社 大面積の半導体素子搭載基材を封止する方法
KR102440947B1 (ko) 2017-03-31 2022-09-05 쇼와덴코머티리얼즈가부시끼가이샤 봉지 필름, 전자 부품 장치의 제조 방법 및 전자 부품 장치
KR102196881B1 (ko) * 2017-12-11 2020-12-30 주식회사 엘지화학 금속 박막 코팅용 열경화성 수지 조성물 및 이를 이용한 금속 적층체
CN114539535B (zh) * 2020-11-25 2023-04-07 中蓝晨光化工研究设计院有限公司 一种含酰胺基单组份室温固化弹塑性硅树脂及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076203A (ja) * 2000-08-31 2002-03-15 Hitachi Chem Co Ltd ウエハレベルチップサイズパッケージ用の封止用成形材料及びウエハレベルチップサイズパッケージ
JP2005060584A (ja) * 2003-08-18 2005-03-10 Hitachi Chem Co Ltd 封止用フィルム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6124258A (ja) * 1984-07-12 1986-02-01 Fujitsu Ltd 電子部品の外装構造
US5151327A (en) * 1990-03-15 1992-09-29 Nitto Denko Corporation Adhesive sheet for reinforcing thin rigid plates
JP3604988B2 (ja) * 2000-02-14 2004-12-22 シャープ株式会社 半導体装置およびその製造方法
MY131961A (en) * 2000-03-06 2007-09-28 Hitachi Chemical Co Ltd Resin composition, heat-resistant resin paste and semiconductor device using them and method for manufacture thereof
JP2002012666A (ja) * 2000-06-29 2002-01-15 Shin Etsu Chem Co Ltd ポリイミドシリコーン樹脂、その製造方法およびその組成物
JP3865046B2 (ja) * 2001-05-08 2007-01-10 信越化学工業株式会社 無溶剤型ポリイミドシリコーン系樹脂組成物
US20060194064A1 (en) * 2002-03-01 2006-08-31 Xiao Allison Y Underfill encapsulant for wafer packaging and method for its application
JP3998564B2 (ja) 2002-11-13 2007-10-31 株式会社巴川製紙所 半導体封止用硬化性接着剤組成物および接着シート
TWI304835B (en) * 2003-06-10 2009-01-01 Hitachi Chemical Co Ltd Film adhesive and manufacturing method thereof,adhesive sheet and semiconductor device
JP5046366B2 (ja) * 2005-10-20 2012-10-10 信越化学工業株式会社 接着剤組成物及び該接着剤からなる接着層を備えたシート
US7524775B2 (en) * 2006-07-13 2009-04-28 Infineon Technologies Ag Method for producing a dielectric layer for an electronic component
US20080039555A1 (en) * 2006-08-10 2008-02-14 Michel Ruyters Thermally conductive material
JP2008177432A (ja) * 2007-01-19 2008-07-31 Kyocera Chemical Corp 封止用熱硬化型樹脂シート、電子部品装置及び電子部品装置の製造方法
JP5008190B2 (ja) * 2007-06-15 2012-08-22 信越化学工業株式会社 スクリーン印刷用接着剤組成物
TWI345276B (en) * 2007-12-20 2011-07-11 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
KR100963675B1 (ko) * 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
KR101485612B1 (ko) * 2008-04-25 2015-01-22 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 웨이퍼용 보호 필름
EP2280044A4 (en) * 2008-05-21 2015-08-19 Nagase Chemtex Corp EPOXY RESIN COMPOSITION FOR THE PACKAGING OF AN ELECTRONIC COMPONENT
CN102356109B (zh) * 2009-03-17 2014-04-02 日本曹达株式会社 包合配合物、固化剂、固化促进剂、环氧树脂组合物及半导体封装用环氧树脂组合物
TW201037035A (en) * 2009-04-01 2010-10-16 Microcosm Technology Co Ltd Polyimide film having sheltering property and application thereof and preparation method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076203A (ja) * 2000-08-31 2002-03-15 Hitachi Chem Co Ltd ウエハレベルチップサイズパッケージ用の封止用成形材料及びウエハレベルチップサイズパッケージ
JP2005060584A (ja) * 2003-08-18 2005-03-10 Hitachi Chem Co Ltd 封止用フィルム

Also Published As

Publication number Publication date
TW201236116A (en) 2012-09-01
US20120139131A1 (en) 2012-06-07
KR20120061755A (ko) 2012-06-13
JP2012119599A (ja) 2012-06-21
EP2461356B1 (en) 2020-01-15
JP5385247B2 (ja) 2014-01-08
TWI549241B (zh) 2016-09-11
EP2461356A1 (en) 2012-06-06

Similar Documents

Publication Publication Date Title
KR101618898B1 (ko) 웨이퍼 몰드재 및 반도체 장치의 제조 방법
JP6528404B2 (ja) 半導体用樹脂組成物および半導体用樹脂フィルムならびにこれらを用いた半導体装置
JP6874350B2 (ja) 樹脂シート
TWI811223B (zh) 樹脂組成物、樹脂薄片、電路基板、及半導體晶片封裝體
TWI674972B (zh) 零件封裝用薄膜之製造方法
TW201408749A (zh) 半導體裝置製造用遮罩片材及使用其之半導體裝置的製造方法
KR20200116052A (ko) 수지 조성물
TW201829634A (zh) 樹脂組成物
JP6891427B2 (ja) 樹脂シート
TW202108653A (zh) 樹脂組成物
CN114634683A (zh) 树脂组合物、固化物、树脂片材、电路基板、半导体芯片封装、半导体装置及结构体
JP7192674B2 (ja) 樹脂シート
KR20150109272A (ko) 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법
TWI639668B (zh) 接著組成物及具有其的接著膜、帶有接著組成物的基板、半導體裝置及其製造方法
JP7287348B2 (ja) 樹脂組成物
TW202200375A (zh) 半導體裝置之製造方法及樹脂薄片
TW202045614A (zh) 樹脂組成物
WO2023157542A1 (ja) 樹脂組成物
JP2023002324A (ja) 半導体チップ接着用樹脂シート
KR20240023049A (ko) 수지 조성물, 경화물, 수지 시트, 회로 기판 및 반도체 칩 패키지
CN116987363A (zh) 树脂组合物
CN117099196A (zh) 电路基板的制造方法
TW202216833A (zh) 樹脂組成物
JP2024034359A (ja) 再配線層形成用樹脂シート
JP2023055130A (ja) 樹脂組成物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190418

Year of fee payment: 4