KR101505350B1

KR101505350B1 - 전자 결합 구조, 다층 전송 선로판, 전자 결합 구조의 제조 방법 및 다층 전송 선로판의 제조 방법

Info

Publication number: KR101505350B1
Application number: KR1020137022718A
Authority: KR
Inventors: 유우스케 곤도우; 에츠오 미즈시마; 야스시 와타나베; 야스유키 미즈노
Original assignee: 히타치가세이가부시끼가이샤
Priority date: 2011-02-08
Filing date: 2011-11-04
Publication date: 2015-03-23
Also published as: US20130328646A1; WO2012108084A1; US9397381B2; DE112011104858T8; JP5831096B2; DE112011104858T5; KR20130119492A; CN103380537A; JP2012182782A; CN103380537B

Abstract

본 전자 결합 구조에서는, 내측 유전체층 (23)이 내측 도체층 (12), (15)의 사이에 끼워져 적층된 적층체와, 적층체를 사이에 두고 대향하는 한 쌍의 외측 유전체층 (21), (25)와, 한 쌍의 외측 유전체층 (21), (25)를 사이에 두고 대향하는 한 쌍의 외측 도체층 (11), (16)을 구비한다. 한 쌍의 외측 도체층의 각각은, 배선부 (11W), (16W)와, 배선부의 선단에 설치된 도체 패치부 (11P), (16P)를 각각 포함하고, 도체 패치부 (11P), (16P)는 배선부 (11W), (16W)의 연장 방향과 직교하는 방향에서 배선부 (11W), (16W)의 길이보다 긴 부분을 갖는다. 적층체에는, 내측 유전체층 (23) 및 내측 도체층 (12), (15)를 관통하는 구멍 (S)가 설치되어 있고, 구멍 (S) 내에 형성된 금속막 (3)을 통해 한 쌍의 외측 도체층 (11), (16)이 전자 결합된다.

Description

전자 결합 구조, 다층 전송 선로판, 전자 결합 구조의 제조 방법 및 다층 전송 선로판의 제조 방법{ELECTROMAGNETIC COUPLING STRUCTURE, MULTILAYERED TRANSMISSION LINE PLATE, METHOD FOR PRODUCING ELECTROMAGNETIC COUPLING STRUCTURE, AND METHOD FOR PRODUCING MULTILAYERED TRANSMISSION LINE PLATE}

본 발명은, 전자 결합 구조, 다층 전송 선로판, 전자 결합 구조의 제조 방법 및 다층 전송 선로판의 제조 방법에 관한 것이다.

마이크로파대나 밀리미터파대의 고주파수대에서의 전송 선로 기판의 층간을 전기적으로 접속하는 방법으로서, 전자계 결합을 사용한 방식이 제안되어 있다. 예를 들면 특허문헌 1에는, 다층 배선판에서의 층간이 전자계 결합된 것이 기재되어 있다.

일본 특허 제3323087호 공보

특허문헌 1의 다층 배선판에서는, 제1 전송 선로와, 제1 유전체와, 슬롯 구멍을 갖는 지도체(地導體)와, 제2 유전체와, 제2 전송 선로가 이 순서대로 적층되어 형성되어 있다. 제1 전송 선로는, 지도체의 슬롯 구멍을 통해 제2 전송 선로와 전자 결합된다.

그런데, 특허문헌 1에서는, 고주파 신호의 손실을 작게 하기 위해, 전송 선로를 전송하는 고주파 신호의 주파수 f(Hz), 유전체의 비유전율 ε, 슬롯 구멍 중심 바로 위로부터 전송 선로 단부까지의 거리 ML(mm), 슬롯 구멍의 길이 SL(mm) 및 슬롯 구멍의 폭 SW(mm)를 파라미터로 하여, 소정의 4개의 부등식의 조건을 모두 만족할 필요가 있다. 이와 같이, 종래의 전자 결합 구조에서는, 원하는 전송 특성을 얻기 위해서는 높은 치수 정밀도를 필요로 하고 있었다.

본 발명은 상기 과제의 해결을 위해 이루어진 것으로, 높은 치수 정밀도를 필요로 하지 않고 저손실의 전송 특성을 갖는 전자 결합 구조, 다층 전송 선로판, 전자 결합 구조의 제조 방법 및 다층 전송 선로판의 제조 방법을 제공하는 것을 목적으로 한다.

상술한 과제를 해결하기 위해, 본 발명의 마이크로파대의 주파수 대역에서 사용되는 전자 결합 구조는, 복수의 그라운드층이 되는 내측 도체층의 사이에 내측 유전체층이 끼워져 적층된 적층체와, 적층체를 사이에 두고 대향하는 한 쌍의 외측 유전체층과, 한 쌍의 외측 유전체층을 사이에 두고 대향하는 한 쌍의 외측 도체층을 구비한다. 한 쌍의 외측 도체층의 각각은, 배선부와, 당해 배선부의 선단에 설치된 도체 패치부를 각각 포함하고, 도체 패치부는, 배선부의 연장 방향과 직교하는 방향에서 배선부의 길이보다 긴 부분을 갖는다. 적층체에는, 내측 유전체층 및 복수의 그라운드층이 되는 내측 도체층을 관통하는 구멍이 설치되어 있고, 구멍의 내벽에 형성된 관상의 금속막을 통해 복수의 그라운드층이 되는 내측 도체층이 전기적으로 접속됨으로써, 한 쌍의 외측 도체층이 전자 결합되는 것을 특징으로 한다.

이 전자 결합 구조에서는, 전자 결합되는 한 쌍의 외측 도체층의 배선부의 선단에 도체 패치부가 각각 설치되어 있다. 이와 같이 한 쌍의 외측 도체층의 배선부의 선단을 패치 형상으로 함으로써, 도체 패치부와 구멍과의 임피던스 정합을 용이하게 취할 수 있다. 이때, 종래와 같이 전송 신호의 주파수와 유전체의 비유전율에 따라, 소정의 부등식의 조건을 만족하도록 전자 결합부의 다양한 치수를 엄밀하게 관리할 필요는 없다. 즉, 본 발명의 전자 결합 구조에서는, 배선부의 연장 방향과 직교하는 방향에서 배선부의 길이보다 긴 부분을 갖는 도체 패치부를 사용함으로써, 제조 단계에서 전자 결합부의 다양한 치수에 변동이 발생하여도 치수 정밀도의 영향을 받기 어려워져, 우수한 전송 특성을 유지할 수 있다. 따라서, 높은 치수 정밀도를 필요로 하지 않고, 저손실의 전송 특성을 갖는 전자 결합 구조를 제공할 수 있다.

또한, 본 발명의 마이크로파대의 주파수 대역에서 사용되는 전자 결합 구조에서는, 제1 도체층, 제1 유전체층, 제2 도체층, 제2 유전체층, 제3 도체층, 제3 유전체층 및 제4 도체층이 이 순서대로 적층되어 있다. 제1 도체층 및 제4 도체층의 각각은, 배선부와, 당해 배선부의 선단에 설치된 도체 패치부를 각각 포함한다. 도체 패치부는, 배선부의 연장 방향과 직교하는 방향에서 배선부의 길이보다 긴 부분을 갖는다. 제2 도체층, 제2 유전체층 및 제3 도체층을 관통하는 구멍이 설치되어 있고, 당해 구멍의 내벽에 형성된 관상의 금속막을 통해 제2 도체층과 제3 도체층이 전기적으로 접속됨으로써, 제1 도체층이 제4 도체층과 전자 결합되는 것을 특징으로 한다.

이 전자 결합 구조에서는, 전자 결합되는 제1 도체층 및 제4 도체층의 배선부의 선단에 도체 패치부가 각각 설치되어 있다. 이와 같이 제1 도체층 및 제4 도체층의 배선부의 선단을 패치 형상으로 함으로써, 도체 패치부와 구멍과의 임피던스 정합을 용이하게 취할 수 있다. 이때, 종래와 같이 전송 신호의 주파수와 유전체의 비유전율에 따라, 소정의 부등식의 조건을 만족하도록 전자 결합부의 다양한 치수를 엄밀하게 관리할 필요는 없다. 즉, 본 발명의 전자 결합 구조에서는, 배선부의 연장 방향과 직교하는 방향에서 배선부의 길이보다 긴 부분을 갖는 도체 패치부를 사용함으로써, 제조 단계에서 전자 결합부의 다양한 치수에 변동이 발생하여도 치수 정밀도의 영향을 받기 어려워져, 우수한 전송 특성을 유지할 수 있다. 따라서, 높은 치수 정밀도를 필요로 하지 않고, 저손실의 전송 특성을 갖는 전자 결합 구조를 제공할 수 있다.

또한, 본 발명의 마이크로파대의 주파수 대역에서 사용되는 다층 전송 선로판은, 복수의 그라운드층이 되는 내측 도체층의 사이에 내측 유전체층이 끼워져 적층된 적층체와, 적층체를 사이에 두고 대향하는 한 쌍의 외측 유전체층과, 한 쌍의 외측 유전체층을 사이에 두고 대향하며, 전송 선로를 이루는 한 쌍의 외측 도체층을 구비한다. 한 쌍의 외측 도체층의 각각은, 배선부와, 당해 배선부의 선단에 설치된 도체 패치부를 각각 포함하고, 도체 패치부는, 배선부의 연장 방향과 직교하는 방향에서 배선부의 길이보다 긴 부분을 갖는다. 적층체에는, 내측 유전체층 및 복수의 그라운드층이 되는 내측 도체층을 관통하는 구멍이 설치되어 있고, 구멍의 내벽에 형성된 관상의 금속막을 통해 복수의 그라운드층이 되는 내측 도체층이 전기적으로 접속됨으로써, 한 쌍의 외측 도체층이 전자 결합되는 것을 특징으로 한다.

이 다층 전송 선로판에서는, 전자 결합되는 한 쌍의 외측 도체층의 배선부의 선단에 도체 패치부가 각각 설치되어 있다. 이와 같이 한 쌍의 외측 도체층의 배선부의 선단을 패치 형상으로 함으로써, 도체 패치부와 구멍과의 임피던스 정합을 용이하게 취할 수 있다. 이때, 종래와 같이 전송 신호의 주파수와 유전체의 비유전율에 따라, 소정의 부등식의 조건을 만족하도록 전자 결합부의 다양한 치수를 엄밀하게 관리할 필요는 없다. 즉, 본 발명의 다층 전송 선로판에서는, 배선부의 연장 방향과 직교하는 방향에서 배선부의 길이보다 긴 부분을 갖는 도체 패치부를 사용함으로써, 제조 단계에서 전자 결합부의 다양한 치수에 변동이 발생하여도 치수 정밀도의 영향을 받기 어려워져, 우수한 전송 특성을 유지할 수 있다. 따라서, 높은 치수 정밀도를 필요로 하지 않고, 저손실의 전송 특성을 갖는 다층 전송 선로판을 제공할 수 있다.

또한, 본 발명의 마이크로파대의 주파수 대역에서 사용되는 다층 전송 선로판은, 제1 전송 선로를 이루는 제1 도체층, 제1 유전체층, 제2 도체층, 제2 유전체층, 제3 도체층, 제3 유전체층 및 제2 전송 선로를 이루는 제4 도체층이 이 순서대로 적층되어 있다. 제1 도체층 및 제4 도체층의 각각은, 배선부와, 당해 배선부의 선단에 설치된 도체 패치부를 각각 포함하고, 도체 패치부는, 배선부의 연장 방향과 직교하는 방향에서 배선부의 길이보다 긴 부분을 갖는다. 제2 도체층, 제2 유전체층 및 제3 도체층을 관통하는 구멍이 설치되어 있고, 구멍의 내벽에 형성된 관상의 금속막을 통해 제2 도체층과 제3 도체층이 전기적으로 접속됨으로써, 제1 도체층이 제4 도체층과 전자 결합되는 것을 특징으로 한다.

이 다층 전송 선로판에서는, 전자 결합되는 제1 도체층 및 제4 도체층의 배선부의 선단에 도체 패치부가 각각 설치되어 있다. 이와 같이 제1 도체층 및 제4 도체층의 배선부의 선단을 패치 형상으로 함으로써, 도체 패치부와 구멍과의 임피던스 정합을 용이하게 취할 수 있다. 이때, 종래와 같이 전송 신호의 주파수와 유전체의 비유전율에 따라, 소정의 부등식의 조건을 만족하도록 전자 결합부의 다양한 치수를 엄밀하게 관리할 필요는 없다. 즉, 본 발명의 다층 전송 선로판에서는, 배선부의 연장 방향과 직교하는 방향에서 배선부의 길이보다 긴 부분을 갖는 도체 패치부를 사용함으로써, 제조 단계에서 전자 결합부의 다양한 치수에 변동이 발생하여도 치수 정밀도의 영향을 받기 어려워져, 우수한 전송 특성을 유지할 수 있다. 따라서, 높은 치수 정밀도를 필요로 하지 않고, 저손실의 전송 특성을 갖는 다층 전송 선로판을 제공할 수 있다.

또한, 상술한 전자 결합 구조에 있어서, 배선부의 연장 방향과 직교하는 방향에서의 구멍의 폭은, 사용하는 주파수에 대응하는 실효 파장 이하로 설정되어 있는 것이 바람직하다.

또한, 상술한 다층 전송 선로판에 있어서, 배선부의 연장 방향과 직교하는 방향에서의 구멍의 폭은, 사용하는 주파수에 대응하는 실효 파장 이하로 설정되어 있는 것이 바람직하다.

이와 같이 구멍의 폭을 설정함으로써, 저손실의 전송 특성을 갖는 전자 결합 구조로 할 수 있다.

또한, 상술한 전자 결합 구조 또는 다층 전송 선로판에 있어서, 관상의 금속막이 형성된 상기 구멍 내에 10GHz에서의 유전 정접이 0 내지 0.0300인 유전체가 충전되어 있는 것이 바람직하다.

전송 손실은 재료의 유전 정접에 비례하여 커지기 때문에, 이와 같이 유전 정접이 낮은 유전체를 구멍 내에 충전함으로써, 전송 손실이 억제된다.

또한, 관상의 금속막이 형성된 상기 구멍 내에 공기를 충전시킬 수도 있다. 이 경우에도, 유전체를 구멍 내에 충전한 경우와 마찬가지로 전송 손실이 억제된다. 또한, 유전체를 충전하는 공정을 보다 간략화할 수 있기 때문에 바람직하다.

또한, 본 발명의 마이크로파대의 주파수 대역에서 사용되는 전자 결합 구조의 제조 방법은, 복수의 그라운드층이 되는 내측 도체층의 사이에 내측 유전체층이 배치되는 적층체를 형성하는 공정과, 적층체에서의 내측 유전체층 및 복수의 그라운드층이 되는 내측 도체층을 관통하는 구멍을 형성하는 공정과, 구멍의 내벽에 관상의 금속막을 설치하는 공정과, 적층체를 사이에 두고 대향하는 한 쌍의 외측 유전체층을 형성하는 공정과, 한 쌍의 외측 유전체층을 사이에 두고 대향하는 한 쌍의 외측 도체층을 형성하는 공정을 구비한다. 한 쌍의 외측 도체층의 각각이, 배선부와, 당해 배선부의 선단에 설치된 도체 패치부를 각각 포함하고, 도체 패치부가 배선부의 연장 방향과 직교하는 방향에서 배선부의 길이보다 긴 부분을 갖도록 한 쌍의 외측 도체층을 형성한다. 이 제조 방법에 따르면, 상술한 전자 결합 구조를 효율적으로 생산할 수 있다.

또한, 본 발명의 마이크로파대의 주파수 대역에서 사용되는 다층 전송 선로판의 제조 방법은, 복수의 그라운드층이 되는 내측 도체층의 사이에 내측 유전체층이 배치되는 적층체를 형성하는 공정과, 적층체에서의 내측 유전체층 및 복수의 그라운드층이 되는 내측 도체층을 관통하는 구멍을 형성하는 공정과, 구멍의 내벽에 관상의 금속막을 설치하는 공정과, 적층체를 사이에 두고 대향하는 한 쌍의 외측 유전체층을 형성하는 공정과, 한 쌍의 외측 유전체층을 사이에 두고 대향하는 한 쌍의 외측 도체층을 형성하는 공정을 구비한다. 한 쌍의 외측 도체층의 각각이, 배선부와, 당해 배선부의 선단에 설치된 도체 패치부를 각각 포함하고, 도체 패치부가 배선부의 연장 방향과 직교하는 방향에서 배선부의 길이보다 긴 부분을 갖도록 한 쌍의 외측 도체층을 형성한다. 이 제조 방법에 따르면, 상술한 전송 선로판을 효율적으로 생산할 수 있다.

또한, 상술한 전자 결합 구조 또는 다층 전송 선로판의 제조 방법에 있어서, 관상의 금속막을 도금에 의해 형성하는 것이 생산 효율 향상의 관점에서 더욱 바람직하다.

또한, 상술한 전자 결합 구조의 제조 방법 또는 다층 전송 선로판의 제조 방법에 있어서, 관상의 금속막이 형성된 상기 구멍 내에 10GHz에서의 유전 정접이 0 내지 0.0300인 유전체를 충전하는 공정을 구비하는 것이 바람직하다.

전송 손실은 재료의 유전 정접에 비례하여 커지기 때문에, 이와 같이 유전 정접이 낮은 유전체를 구멍 내에 충전함으로써 전송 손실이 억제된다.

또한, 관상의 금속막이 형성된 상기 구멍 내에 공기를 충전하는 공정을 구비하는 것도 바람직하다. 이 경우에도, 유전체를 구멍 내에 충전한 경우와 마찬가지로 전송 손실이 억제된다. 또한, 유전체를 충전하는 공정을 보다 간략화할 수 있기 때문에 바람직하다.

본 발명에 따르면, 높은 치수 정밀도를 필요로 하지 않고 저손실의 전송 특성을 갖는 전자 결합 구조, 다층 전송 선로판, 전자 결합 구조의 제조 방법 및 다층 전송 선로판의 제조 방법을 제공할 수 있다.

[도 1] 도 1은, 본 실시 형태에 관한 전자 결합 구조를 갖는 다층 전송 선로판을 도시하는 분해 사시도이다.
[도 2] 도 2는, 도 1의 II-II선에 따른 단면도이다.
[도 3] 도 3(a) 내지 도 3(d)는, 도체 패치부와 구멍과의 관계를 도시하는 상면도이다.
[도 4] 도 4(a) 내지 도 4(c)는, 본 실시 형태에 관한 전자 결합 구조를 갖는 다층 전송 선로판의 제조 방법의 일례를 나타내는 도면이다.
[도 5] 도 5(a) 내지 도 5(c)는, 본 실시 형태에 관한 전자 결합 구조를 갖는 다층 전송 선로판의 제조 방법의 일례를 나타내는 도면이다.
[도 6] 도 6(a) 내지 도 6(d)는, 도체 패치부와 구멍과의 거리의 관계의 변형예를 도시하는 상면도이다.
[도 7] 도 7은, 본 실시 형태에 관한 전자 결합 구조를 갖는 다층 전송 선로판의 변형예를 도시하는 단면도이다.
[도 8] 도 8(a)는, 실시예에 관한 전자 결합 구조를 갖는 다층 전송 선로판에서의 고주파 특성을 측정하기 위한 구조를 도시하는 단면도이다. 도 8(b)는, 실시예에 관한 전자 결합 구조를 갖는 다층 전송 선로판에서의 고주파 특성을 측정하기 위한 구조를 도시하는 상면도이다.
[도 9] 도 9는, 비교예에 관한 전자 결합 구조를 갖는 다층 전송 선로판을 도시하는 분해 사시도이다.
[도 10] 도 10은, 도 9의 III-III선에 따른 단면도이다.
[도 11] 도 11은, 비교예에 관한 전자 결합 구조를 갖는 다층 전송 선로판에서의 고주파 특성을 측정하기 위한 구조를 도시하는 단면도이다.
[도 12] 도 12는, 실시예 1 및 비교예 1의 고주파 특성의 측정 결과를 나타내는 그래프이다.
[도 13] 도 13은, 실시예 1 및 비교예 1의 고주파 특성의 측정 결과를 나타내는 그래프이다.
[도 14] 도 14는, 실시예 1, 2 및 비교예 1, 2의 고주파 특성의 측정 결과를 나타내는 그래프이다.

이하, 도면을 참조하면서, 본 발명에 관한 전자 결합 구조를 갖는 다층 전송 선로판의 적합한 실시 형태에 대하여 상세히 설명한다. 도면 중에는, XYZ 직교 좌표축계 C가 도시되어 있다.

본 실시 형태에 관한 전자 결합 구조를 갖는 다층 전송 선로판은, 마이크로파대의 고주파수 대역에서 사용되는 것이다. 여기서 말하는 마이크로파대의 주파수 대역이란, 구체적으로 10GHz 내지 100GHz의 주파수 대역이다.

도 1은, 본 실시 형태에 관한 전자 결합 구조를 갖는 다층 전송 선로판 (1)을 도시하는 분해 사시도이다. 도 2에, 도 1의 II-II선에 따른 단면도를 도시한다. 다층 전송 선로판 (1)에서는, 제1 도체층 (11), 제1 유전체층 (21), 제2 도체층 (12), 제2 유전체층 (23), 제3 도체층 (15), 제3 유전체층 (25) 및 제4 도체층 (16)이 이 순서대로 적층되어 있다. 여기서, 제2 유전체층 (23)은 내측 유전체층에 상당하고, 제2 도체층 (12) 및 제3 도체층 (15)는 복수의 그라운드층이 되는 내측 도체층에 상당하고, 제1 유전체층 (21) 및 제3 유전체층 (25)는 한 쌍의 외측 유전체층에 상당하고, 제1 도체층 (11) 및 제4 도체층 (16)은 한 쌍의 외측 도체층에 상당한다.

제1 도체층 (11)은, 제1 전송 선로를 이루는 부분이다. 마찬가지로, 제4 도체층 (16)은, 제2 전송 선로를 이루는 부분이다. 이들 제1 전송 선로와 제2 전송 선로는, 전자계적으로 접속되어야 할 고주파 전송 선로이다. 제1 전송 선로를 이루는 제1 도체층 (11)은 제1 유전체층 (21)의 면내 방향으로 연장되어 있으며, 제2 전송 선로를 이루는 제4 도체층 (16)은 제3 유전체층 (25)의 면내 방향으로 연장되어 있다.

전자 결합되는 한 쌍의 외측 도체층 (11), (16)의 선단은, 패치 형상을 이루고 있다. 보다 구체적으로 제1 도체층 (11)은, 배선부 (11W)와, 당해 배선부 (11W)의 선단에 설치된 도체 패치부 (11P)를 포함한다. 마찬가지로, 제4 도체층 (16)은, 배선부 (16W)와, 당해 배선부 (16W)의 선단에 설치된 도체 패치부 (16P)를 포함한다.

배선부 (11W) 및 배선부 (16W)는 직사각 형상을 이루고, Y 방향을 장축으로서 연장되어 있다. 도체 패치부 (11P) 및 도체 패치부 (16P)는 직사각 형상을 이루고, X 방향을 장축으로서 연장되어 있다. 즉, 제1 도체층 (11)에 있어서, 도체 패치부 (11P)는 배선부 (11W)가 연장되는 방향(도 1에 도시하는 예에서는 Y 방향)에 대하여 직교하는 방향(도 1에 도시하는 예에서는 X 방향)으로 연장되어 있다. 마찬가지로, 제4 도체층 (16)에 있어서, 도체 패치부 (16P)는 배선부 (16W)가 연장되는 방향(도 1에 도시하는 예에서는 Y 방향)에 대하여 직교하는 방향(도 1에 도시하는 예에서는 X 방향)으로 연장되어 있다.

도체 패치부 (11P), (16P)는, 배선부 (11W), (16W)의 연장 방향(도 1의 예에서는 Y 방향)에 대하여 직교하는 방향(도 1의 예에서는 X 방향)에 있어서, 배선부 (11W), (16W)의 길이보다 긴 부분을 갖는다. 즉, 도체 패치부 (11P), (16P)는, 배선부 (11W), (16W)의 선단에 패치워크부로서 형성되어 있다. 단, 후술하는 바와 같이, 도체 패치부 (11P), (16P)는 배선부 (11W), (16W)와 동시에 패턴 형성되는 것이다. 즉, 도체 패치부 (11P), (16P)는, 배선부 (11W), (16W)와 동일 재료로 이루어지고, 배선부 (11W), (16W)와 공통인 주면을 갖는다.

또한, 이들 도체 패치부 (11P), (16P)나 배선부 (11W), (16W)의 연장 방향(도 1에 도시하는 Y 방향 및 X 방향)은, 제1 도체층 (11), 제1 유전체층 (21), 제2 도체층 (12), 제2 유전체층 (23), 제3 도체층 (15), 제3 유전체층 (25) 및 제4 도체층 (16)의 적층 방향(도 1이나 도 2에 도시하는 Z 방향)과 직교하고 있다.

제2 도체층 (12) 및 제3 도체층 (15)는, 그라운드층을 이루는 지도체이다.

제1 유전체층 (21), 제2 유전체층 (23) 및 제3 유전체층 (25)는, 제1 도체층 (11), 제2 도체층 (12), 제3 도체층 (15) 및 제4 도체층 (16)을 서로 전기적으로 절연하기 위한 부분이다. 제1 유전체층 (21), 제2 유전체층 (23) 및 제3 유전체층 (25)는, 예를 들면 세라믹, 테플론(등록 상표), 폴리페닐렌 에테르, 폴리페닐렌 에테르의 변성물, 액정 중합체 등의 절연 재료이다. 또한, 제1 유전체층 (21) 및 제3 유전체층 (25)로서, 유리 섬유를 포함하고 있을 수도 있다. 제2 유전체층 (23)은, 저손실 재료를 사용하면 전송 선로판 전체적으로 저손실이 되어 바람직하지만, 전자 결합 구조의 손실에는 영향을 미치지 않기 때문에, 비용을 고려하여 FR-4 레벨의 통상의 에폭시 기판 등을 사용할 수도 있다. 또한, 제2 유전체층 (23)으로서 유리 섬유를 포함하고 있을 수도 있다.

다층 전송 선로판 (1)에는, 제2 도체층 (12), 제2 유전체층 (23) 및 제3 도체층 (15)를 관통하는 구멍 (S)가 설치되어 있다. 도 1 및 도 2의 예에서는, 관통 구멍인 구멍 (S)는 한쪽 도체 패치부 (11P)와 다른쪽 도체 패치부 (16P)가 대향하는 영역에 설치되어 있다. 구멍 (S)의 내벽에는, 관상의 금속막 (3)이 형성되어 있다. 금속막 (3)은, 예를 들면 무전해 도금 등으로 형성된 도금막이다. 금속막 (3)은, 구멍 (S)의 내벽의 전체면에 걸쳐서 형성되어 있다. 제2 도체층 (12) 및 제3 도체층 (15)는, 금속막 (3)을 통해 전기적으로 접속되기 때문에, 제1 전송 선로를 이루는 제1 도체층 (11)과 제2 전송 선로를 이루는 제4 도체층 (16)이 전자 결합된다.

금속막 (3)이 형성된 구멍 (S) 내에는, 유전 정접이 낮은 유전체 (4)가 충전되어 있다. 본 실시 형태에서는, 10GHz에서의 유전 정접이 0 내지 0.0300인 유전체 (4)가 구멍 (S) 내에 충전되어 있다. 전송 손실은 재료의 유전 정접에 비례하여 커지기 때문에, 구멍 (S) 내가 저유전 정접의 유전체로 충전되어 있음으로써 전송 손실을 억제할 수 있다. 또한, 구멍 (S) 내에 충전하는 유전체 (4)는 공기일 수도 있다. 이 경우에도 전송 손실의 억제가 가능하다. 또한, 유전체 (4)를 충전하는 공정을 보다 간략화할 수 있기 때문에 바람직하다.

도 1에 도시하는 예에서는, XY 평면에 평행해지도록 자른 구멍 (S)의 단면은, X 방향으로 연장되는 벨트상 부분의 양단 각각에 있어서, 이 벨트상 부분의 외측을 향해 반원 부분이 돌출되도록 하여 설치된 형상을 이루고 있다.

도 3(a)는, 도체 패치부 (11P), (16P)와 구멍 (S)와의 관계를 도시하는 상면도이다. 도 3(a)에 도시한 바와 같이, 본 실시 형태에서는 도체 패치부 (11P), (16P)는, 적층 방향으로부터 봐서 구멍 (S)의 영역과 중첩되어 있다. 여기서, 도체 패치부 (11P), (16P)에서의 장축 방향의 길이 (L2) 및 단축 방향의 길이 (L3)은 모두, 다층 전송 선로판 (1)에서 사용되는 주파수 대역의 주파수에 대응하는 실효 파장 λ 이하인 것이 적합하고, λ/2 이하인 것이 보다 적합하고, λ/4 이하인 것이 더욱 적합하다. 또한, 이러한 λ는, 예를 들면 1.5mm 내지 30mm이다.

이러한 길이를 λ 이하로 함으로써, 구멍 (S)와 도체 패치부 (11P), (16P)의 강한 전자 결합이 얻어지기 때문에, 전송 손실을 억제할 수 있다. 도체 패치부 (11P), (16P)의 치수가 지나치게 크면 도체 패치부 (11P), (16P)로부터의 방사가 발생하기 때문에, 손실이 증대될 가능성이 있다. 또한, 이러한 길이를 λ/2 이하로 함으로써 패턴 면적을 축소할 수 있기 때문에, 효율적인 패턴 배치를 도모할 수 있다. 보다 바람직하게는, λ/16 이상 λ/2 이하이다. 또한, 이러한 길이를 λ/4 이하로 함으로써, 구멍 (S)와 도체 패치부 (11P), (16P)와의 보다 강한 전자 결합이 얻어지고, 저손실의 신호 전송에 가장 적합한 형태가 된다. 단, 이러한 길이가 λ/16 미만이 되면, 다층 전송 선로판 (1)의 기판 제조시의 치수 정밀도(예를 들면 패터닝에서의 에칭의 정밀도 등)의 영향이 커지는 경향이 있다.

배선부 (11W), (16W)의 연장 방향과 직교하는 방향에서의 구멍 (S)의 폭 (L4)는, 다층 전송 선로판 (1)에서 사용되는 주파수 대역의 주파수에 대응하는 실효 파장 λ 이하가 되도록 설정되어 있다. 이와 같이 구멍 (S)의 폭 (L4)를 설정함으로써, 저손실의 전송 특성을 갖는 전자 결합 구조로 할 수 있다. 또한, 배선부 (11W), (16W)의 연장 방향에서의 구멍의 폭 (L5)는, 배선부 (11W), (16W)의 연장 방향과 직교하는 방향에서의 구멍 (S)의 폭 (L4)보다 짧다.

이하, 도 4 및 도 5를 사용하여, 다층 전송 선로판 (1)의 제조 방법의 일례를 나타낸다. 우선, 도 4(a)에 도시한 바와 같이, 유전체층 (23a)의 양면에 동박 등의 도체층 (12a), (15a)가 형성된 적층체를 준비한다. 이어서, 도 4(b)에 도시한 바와 같이 이 적층체에 드릴 등으로 개공을 함으로써, 구멍 (S)를 갖고, 도체층 (12a), (15a)를 양면에 구비하는 유전체층 (23)을 형성한다. 이어서, 구멍 (S)의 내벽에 금속막 (3)을 형성한다. 예를 들면 도 4(c)에 도시한 바와 같이, 구멍 (S)가 형성된 적층체에 예를 들면 무전해 도금 처리를 행함으로써 구멍 (S)의 내벽에 금속막 (3)이 형성됨과 함께, 도 4(b)에 도시하는 도체층 (12a), (15a)보다 두꺼운 도체층 (12), (15)가 유전체층 (23)의 양면에 형성된다. 이에 따라, 도 4(c)에 도시한 바와 같이, 유전체층 (23)을 사이에 두고 대향하는 한 쌍의 도체층 (12), (15)를 관통하는 구멍 (S)의 내벽에 금속막 (3)이 형성된 적층체 (30)이 얻어진다. 또한, 금속막 (3)의 두께는 5㎛ 이상 50㎛ 이하인 것이 바람직하고, 10㎛ 이상 50㎛ 이하인 것이 보다 바람직하다. 금속막 (3)의 두께가 5㎛ 미만이면 금속막 (3)을 균일하게 형성할 수 없게 될 우려가 있다.

이어서, 금속막 (3)이 형성된 구멍 (S) 내에 유전체 (4)를 충전한다. 도 5(a)에 도시한 바와 같이, 유전체 (4)의 표면을 연마하여 평탄화한다. 이어서, 도 5(b)에 도시한 바와 같이, 한 쌍의 유전체층 (21), (25)를 적층체 (30)을 사이에 두고 대향시키고, 한 쌍의 도체층 (11a), (16a)를 유전체층 (21), (25)를 사이에 두고 대향시킨 후, 이들을 가열 압착시킨다. 이에 따라, 도체층 (11a), 유전체층 (21), 도체층 (12), 유전체층 (23), 도체층 (15), 유전체층 (25) 및 도체층 (16a)가 이 순서대로 적층된 구조체로 할 수 있다. 마지막으로, 한 쌍의 도체층 (11a), (16a)를 예를 들면 에칭으로 패터닝함으로써, 배선부 (11W), (16W)와, 당해 배선부 (11W), (16W)의 선단에 설치된 도체 패치부 (11P), (16P)를 각각 포함하는 한 쌍의 외측 도체층 (11), (16)을 형성한다. 이때, 도 5(c)에 도시한 바와 같이, 구멍 (S)를 사이에 두고 대향하는 위치에 도체 패치부 (11P), (16P)를 배치한다. 이상과 같이 하여, 도 1 및 도 2에 도시한 전자 결합 구조를 갖는 다층 전송 선로판 (1)이 얻어진다.

이상과 같은 전자 결합 구조를 갖는 다층 전송 선로판 (1)에서는 전송 손실을 작게 할 수 있다. 왜냐하면, 도 2에 도시한 바와 같이, 다층 전송 선로판 (1)에서는 한 쌍의 도체 패치부 (11P), (16P)를 갖고, 전송 선로를 이루는 제1 도체층 (11) 및 제4 도체층 (16) 위의 전자계 모드가 그라운드층을 이루는 제2 도체층 (12) 및 제3 도체층 (15)와, 이들 제2 도체층 (12) 및 제3 도체층 (15)를 전기적으로 접속하는 금속막 (3)과의 적층체를 사이에 두고 「거울상」의 관계에 있다. 즉, 이 적층체는, 전송 선로의 거울상 현상의 중심 위치인 다층 전송 선로판 (1)의 적층 방향의 중앙에 배치되어 있다. 이 구성에 의해, 전자계가 안정되어, 강한 모드 결합이 얻어지기 때문에 전송 손실이 억제된다.

또한, 상술한 전자 결합 구조를 갖는 다층 전송 선로판 (1)에서는, 전자 결합되는 한 쌍의 외측 도체층(즉 제1 도체층 (11) 및 제4 도체층 (16))의 배선부 (11W), (16W)의 선단에, 도체 패치부 (11P), (16P)가 각각 설치되어 있다. 이와 같이 한 쌍의 외측 도체층 (11), (16)의 배선부 (11W), (16W)의 선단을 패치 형상으로 함으로써, 도체 패치부 (11P), (16P)와 구멍 (S)와의 임피던스 정합을 용이하게 취할 수 있다. 이때, 종래와 같이, 전송 신호의 주파수와 유전체의 비유전율에 따라, 소정의 부등식의 조건을 만족하도록 전자 결합부의 다양한 치수를 엄밀하게 관리할 필요는 없다. 즉, 본 실시 형태에 관한 전자 결합 구조를 갖는 다층 전송 선로판 (1)에서는, 배선부 (11W), (16W)의 연장 방향과 직교하는 방향에서 배선부 (11W), (16W)의 길이보다 긴 부분을 갖는 도체 패치부 (11P), (16P)를 사용함으로써, 제조 단계에서 전자 결합부의 다양한 치수에 변동이 발생하여도 치수 정밀도의 영향을 받기 어려워져, 우수한 전송 특성을 유지할 수 있다. 따라서, 높은 치수 정밀도를 필요로 하지 않고, 저손실의 전송 특성을 갖는 다층 전송 선로판 (1)을 제공할 수 있다.

이상, 본 실시 형태에서의 전자 결합 구조를 갖는 다층 전송 선로판 (1)을 설명했지만, 본 발명은 이들로 한정되지 않는다. 예를 들면, 도체 패치부 (11P), (16P)의 장축 방향의 길이 (L2)에 대한 단축 방향의 길이 (L3)의 비율은, 상기한 치수의 범위 내이면 적절히 변경할 수 있다. 또한, 도체 패치부 (11P), (16P)의 형상은 직사각 형상으로 한정되지 않으며, 예를 들면 도 3(b)에 도시한 바와 같이 정사각형, 도 3(c)에 도시한 바와 같이 원형, 도 3(d)에 도시한 바와 같이 별형일 수도 있다. 여기서, 별형이란, 다각형의 각 변을 연장하고, 얻어진 교점을 연결한 도형으로부터 다각형을 제거한 형태를 말한다.

또한, 구멍 (S)의 단면 형상은, 상술한 바와 같은 벨트상 부분과 반원 부분으로 이루어지는 형상을 이루고 있는 것이 바람직하지만, 이 형상으로 한정되지 않고, 예를 들면 원형, 직사각형 등일 수도 있다. 또한, 금속막 (3)이 형성된 구멍 (S) 내는 유전체 재료로 충전될 필요는 없고, 예를 들면 공기층으로 할 수 있다. 공기는, 유전율, 유전 정접 모두 낮기 때문에, 다층 전송 선로판 (1)의 전송 손실이 억제된다.

또한, 상기 실시 형태에서는, 도체 패치부 (11P), (16P)가 적층 방향으로부터 봐서 구멍 (S)의 영역과 중첩되어 있는 예를 나타냈지만, 도체 패치부 (11P), (16P)와 구멍 (S)는, 어느 정도의 거리를 이격하고 있어도 전자적으로 결합하기 때문에 신호의 전송이 가능하다. 단, 다층 전송 선로판 (1)에서 사용되는 주파수 대역의 주파수에 대응하는 실효 파장을 λ로 하는 경우, 도체 패치부 (11P), (16P)와 구멍 (S)와의 최단 거리는 λ/2 이하인 것이 적합하다. 보다 구체적으로는, 도 6(a)에 도시한 바와 같이 도체 패치부 (11P), (16P)에서의 배선부 (11W), (16W)측의 단부 (Q1)과, 구멍 (S)에서의 도체 패치부 (11P), (16P)측의 단부 (R1)과의 최단 거리 (L6)이 λ/2 이하인 것이 적합하다. 또는, 도 6(b)에 도시한 바와 같이, 도체 패치부 (11P), (16P)에서의 배선부 (11W), (16W)측과는 반대측의 단부 (Q2)와, 구멍 (S)에서의 도체 패치부 (11P), (16P)측의 단부 (R2)와의 최단 거리 (L7)이 λ/2 이하인 것이 적합하다. 이와 같이, 도체 패치부 (11P), (16P)와 구멍 (S)와의 최단 거리가 λ/2 이하이면, 신호의 전송을 적절하게 행할 수 있다.

도체 패치부 (11P), (16P)와 구멍 (S)와의 최단 거리가 작을수록 전자 결합이 강해지기 때문에, 도체 패치부 (11P), (16P)와 구멍 (S)와의 최단 거리는 λ/4 이하인 것이 보다 적합하다. 또한, 도 6(c)나 도 6(d)에 도시한 바와 같이, 도체 패치부 (11P), (16P)가 적층 방향으로부터 봐서 구멍 (S)의 적어도 일부에 중첩되는 것이 더욱 적합하다. 이러한 배치로 함으로써, 효율적인 패턴 배치를 도모할 수 있다. 또한, 도체 패치부 (11P), (16P)의 형상이 도 6에 도시한 것 이외여도 마찬가지이다. 예를 들면, 도 3(d)에 도시한 별형의 경우에는, 도체 패치부 (11P), (16P)와 구멍 (S)와의 최단 거리는 돌기의 선단과 구멍 (S)와의 최단 거리로 한다.

또한, 상기에서는, 복수의 그라운드층이 되는 내측 도체층의 사이에 내측 유전체층이 끼워져 적층된 적층체의 예를 나타냈지만, 적층체의 형태는 이것으로 한정되지 않는다. 예를 들면, 이러한 적층체 중에 있어서, 내측 유전체층 이외에 그라운드층이 되지 않는 도체층이 있을 수도 있다. 이 경우에는, 예를 들면 그라운드층이 되는 내측 도체층의 사이에 있어서, 그라운드층이 되지 않는 도체층 및 내측 유전체층이 끼워지는 구조가 된다.

또한, 상기 전자 결합 구조를 실현하기 위한 구체적인 구조로서는, 제2 유전체층 (23)의 두께는 0.02mm 이상 4mm 이하인 것이 바람직하고, 0.02mm 이상 2mm 이하인 것이 보다 바람직하다. 제2 도체층 (12)의 제1 유전체층 (21)측의 표면 및 제3 도체층 (15)의 제3 유전체층 (25)측의 표면은, 표피 효과를 고려하여 표면 조도가 작은 쪽이 바람직하고, 표면 조도(십점 평균 조도; Rz)가 0.1㎛ 이상 9㎛ 이하인 것이 바람직하고, 0.1㎛ 이상 6㎛ 이하인 것이 보다 바람직하고, 0.1㎛ 이상 3㎛ 미만인 것이 더욱 바람직하다. 제2 도체층 (12) 및 제3 도체층 (15)의 두께는 5㎛ 이상 50㎛ 이하인 것이 바람직하고, 12㎛ 이상 50㎛ 이하인 것이 보다 바람직하다.

이러한 구조를 얻기 위한 재료로서는, 일반적인 다층 배선판 재료이면 특별히 문제는 없고, 세라믹계나 유기계의 배선판 재료를 사용할 수 있다. 저렴한 다층 전송 선로판 (1)을 얻기 위해, 고주파 신호를 흘리지 않는 배선층에는 범용적인 다층 배선판 재료를 사용할 수 있다. 따라서, 제2 도체층 (12), 제2 유전체층 (23) 및 제3 도체층 (15)로서, 예를 들면 양면 동장 적층판인 MCL-E-679(히타치 가세이 고교 가부시끼가이샤 제조, 상품명)를 적용할 수 있다. 또한, 고주파 신호를 흘리는 전송 선로의 전송 손실을 억제하기 위해서는, 저유전율이면서도 저유전 정접의 배선판 재료가 바람직하다. 제1 유전체층 (21)이나 제3 유전체층 (25)의 두께는 0.02mm 이상 0.8mm 이하인 것이 바람직하고, 0.07mm 이상 0.2mm 이하인 것이 보다 바람직하다. 예를 들면, 제1 유전체층 (21)이나 제3 유전체층 (25)로서, 저유전 정접 고내열 다층 재료인 양면 동장 적층판 MCL-FX-2(히타치 가세이 고교 가부시끼가이샤 제조, 상품명)나 프리프레그 GFA-2(히타치 가세이 고교 가부시끼가이샤 제조, 상품명)를 적용할 수 있다.

또한, 제1 전송 선로를 이루는 도체층 (11)이나 제2 전송 선로를 이루는 도체층 (16)을 제작할 때에 사용되는 동박에 대해서는, 제1 도체층 (11)의 제1 유전체층 (21)측의 표면 및 제4 도체층 (16)의 제3 유전체층 (25)측의 표면은, 표피 효과를 고려하여 표면 조도가 작은 쪽이 바람직하고, 표면 조도(Rz)가 0.1㎛ 이상 9㎛ 이하인 것이 바람직하고, 0.1㎛ 이상 6㎛ 이하인 것이 보다 바람직하고, 0.1㎛ 이상 3㎛ 미만인 것이 더욱 바람직하다. 또한, 제1 도체층 (11) 및 제4 도체층 (16)의 두께는 5㎛ 이상 50㎛ 이하인 것이 바람직하고, 12㎛ 이상 50㎛ 이하인 것이 보다 바람직하다. 이러한 재료로서, 예를 들면 3EC-VLP-18(미쓰이 긴조꾸 고교 가부시끼가이샤 제조, 상품명) 등이 있다.

또한, 상기에서는 도체층이 제1 도체층 (11), 제2 도체층 (12), 제3 도체층 (15), 제4 도체층 (16)의 계 4층인 예를 나타냈지만, 도체층은 4층 이상으로 할 수 있다. 예를 들면, 도 7에 도시한 바와 같이 도체층을 6층으로 할 수 있다. 도 7에 도시하는 다층 전송 선로판 (2)가 도 2에 도시한 다층 전송 선로판 (1)과 상이한 것은, 제2 도체층 (12)와 제3 도체층 (15) 사이에, 제5 도체층 (13)과 제6 도체층 (14)를 더 구비하고, 이들 제2 도체층 (12), 제5 도체층 (13), 제6 도체층 (14) 및 제3 도체층 (15)의 사이를 절연하기 위한 유전체층 (31), (32), (33)이 설치되어 있는 점이다.

여기서, 제5 도체층 (13)과 제6 도체층 (14)는, 내층의 신호선을 이루는 부분이다. 도 7에 도시한 바와 같이, 제5 도체층 (13)과 제6 도체층 (14)는 구멍 (S)의 내벽에 형성된 금속막 (3)과는 유전체층 (31), (32), (33)에 의해 절연되어 있다. 이와 같이, 다층 전송 선로판 (2)는 복수의 유전체층 (31), (32), (33) 및 복수의 도체층 (12), (13), (14), (15)가 교대로 적층된 적층체와, 당해 적층체를 사이에 두고 대향하는 한 쌍의 유전체층 (21), (25)와, 이 한 쌍의 유전체층 (21), (25)를 사이에 두고 대향하는 한 쌍의 도체층 (11), (16)을 구비하고 있다. 또한, 이 다층 전송 선로판 (2)는, 복수의 유전체층 (31), (32), (33) 및 복수의 도체층 (12), (13), (14), (15)를 관통하는 구멍 (S)의 내벽에 형성된 금속막 (3)을 통해, 한 쌍의 도체 패치 및 전송 선로를 이루는 도체층 (11), (16) 사이가 전자 결합하고 있는 전자 결합 구조를 갖는다. 따라서, 상기와 마찬가지로, 층수가 바뀌어도 제1 도체층 (11) 및 제4 도체층 (16)의 선단이 패치 형상을 이루고 있다. 즉, 제1 도체층 (11) 및 제4 도체층 (16)이 배선부 (11W), (16W)의 연장 방향과 직교하는 방향에서 배선부 (11W), (16W)의 길이보다 긴 부분을 갖는 도체 패치부 (11P), (16P)를 각각 갖고 있기 때문에, 상술한 바와 마찬가지로 치수 변동의 영향을 받기 어려워져, 전자 결합부에서의 치수 정밀도를 높이지 않고, 저손실이며 안정된 전송 특성을 갖는 다층 전송 선로판 (2)를 제공할 수 있다.

이하, 실시예에 대하여 설명하지만, 본 발명은 이것으로 한정되는 것은 아니다. 실시예에서는, 주파수대가 60 내지 80GHz인 경우의 전자 결합 구조의 전송 손실의 측정을 행하였다. 여기서, 상기에서 설명한 전자 결합 구조는 다층 전송 선로판의 표면과 이면에 배선(즉 도체층 (11), (16))이 나누어져 있기 때문에, 그대로는 웨이퍼 프로버 등을 사용하여 고주파 측정을 하는 것이 곤란하다. 그 때문에,이하의 실시예에서는, 도 8(a) 및 도 8(b)에 도시한 바와 같은 2개의 구멍 (S1), (S2)를 갖는 다층 전송 선로판 (1A)를 대신 사용하여, 2개의 구멍 (S1), (S2)를 직렬로 접속함으로써 프로빙에 의한 측정을 가능하게 하였다.

[실시예 1]

우선, 유전체층의 양면에 동박이 형성된 적층판(히타치 가세이 고교 가부시끼가이샤 제조, 상품명 MCL-E-679)을 준비하였다. 이 적층판의 두께는 0.5mm이며, 동박의 두께는 18㎛였다. 이어서, 이 적층체에 직경 0.25mm의 드릴을 사용하여 직경 0.25mm, 폭 1.45mm의 개공을 하여 2개의 구멍 (S1), (S2)를 형성하였다. 이 2개의 구멍 (S1), (S2)의 내벽에 구리 도금을 실시한 후, 각 구멍 (S1), (S2) 내에 유전체 (4)인 구멍 메움 수지(hole filling resin; 다이요 잉크 세이조우 가부시끼가이샤 제조, 상품명 DX-1, 10GHz에서의 유전 정접 0.03)를 인쇄하고, 표면을 연마하여 내층 회로판을 제작하였다.

이어서, 두께 18㎛의 동박(미쓰이 긴조꾸 고교 가부시끼가이샤 제조, 상품명 3EC-VLP-18), 프리프레그(히타치 가세이 고교 가부시끼가이샤 제조, 상품명 GFA-2), 상기 내층 회로판, 프리프레그(히타치 가세이 고교 가부시끼가이샤 제조, 상품명 GFA-2), 두께 18㎛의 동박(미쓰이 긴조꾸 고교 가부시끼가이샤 제조, 상품명 3EC-VLP-18)의 순서대로 이들을 중첩하여, 온도 180℃, 압력 3MPa, 시간 80분의 조건으로 적층 일체화한 다층 전송 선로판을 제작하였다.

마지막으로, 이 다층 전송 선로판에 대하여 분할 투영 노광에 의해 에칭 레지스트를 형성하고, 상하의 동박을 에칭으로 패터닝함으로써, 내층 회로판에서 형성한 한쪽 구멍 (S1)에 대응하는 위치에, 직사각 형상의 도체 패치부 (16P)(X 방향의 길이: 장경 600㎛, Y 방향의 길이: 단경 250㎛)와, 배선부 (16W)(X 방향의 길이: 220㎛)를 갖는 전송 선로 (16A) 및 직사각 형상의 도체 패치부 (11P)(X 방향의 길이: 장경 600㎛, Y 방향의 길이: 단경 250㎛)와, 배선부 (11W)(X 방향의 길이: 220㎛)를 갖는 전송 선로 (11A)를 대향 배치하였다. 마찬가지로, 다른 한쪽의 구멍 (S2)에 대응하는 위치에, 직사각 형상의 도체 패치부 (16P)(X 방향의 길이: 장경 600㎛, Y 방향의 길이: 단경 250㎛)와, 배선부 (16W)(X 방향의 길이: 220㎛)를 갖는 전송 선로 (16B) 및 직사각 형상의 도체 패치부 (11P)(X 방향의 길이: 장경 600㎛, Y 방향의 길이: 단경 250㎛)와, 배선부 (11W)(X 방향의 길이: 220㎛)를 갖는 전송 선로 (11A)를 대향 배치하였다. 이들의 전송 선로 (16A), (16B), (11A)는, 특성 임피던스를 50Ω로 한 마이크로스트립 라인이다. 이상과 같이 하여, 도 8(a)나 도 8(b)에 도시한 바와 같은 2개의 구멍 (S1), (S2)를 갖는 전자 결합 구조 100을 갖는 다층 전송 선로판 (1A)를 제작하였다.

보충하면, 다층 전송 선로판 (1A)에서는, 전송 선로인 제1 도체층 (11A)와, 제1 유전체층 (21)과, 제2 도체층 (12)와, 제2 유전체층 (23)과, 제3 도체층 (15)와, 제3 유전체층 (25)와, 2개의 전송 선로인 제4 도체층 (16A), (16B)를 이 순서대로 적층하였다. 당해 제1 도체층 (11A)로서는, 배선부 (11W)와, 배선부 (11W)의 양단에 각각 설치된 도체 패치부 (11P), (11P)를 갖는 전송 선로를 형성하였다. 또한, 제4 도체층 (16A), (16B)로서는, 배선부 (16W)와, 배선부 (16W)의 선단에 설치된 도체 패치부 (16P)를 각각 갖는 전송 선로를 형성하였다. 이러한 다층 전송 선로판 (1A)는, 2개의 구멍 (S1), (S2)의 각각에 있어서 내벽에 형성된 금속막 (3)을 통해 제2 도체층 (12)와 제3 도체층 (15)가 전기적으로 접속됨으로써, 전송 선로 (11A)와 전송 선로 (16A)가 전자 결합됨과 함께, 전송 선로 (11A)와 전송 선로 (16B)가 전자 결합되는 전자 결합 구조 100을 갖는다.

이와 같이 하여 수 패널 제작한 전자 결합 구조 100을 갖는 다층 전송 선로판 (1A)에 있어서, 광학 현미경으로 마무리 치수를 측정하였다. 그 결과, 구멍 (S1)부터 전송 선로 (16A)의 개방 단부 (16J)까지의 거리 (L8)과, 구멍 (S1)부터 전송 선로 (11A)의 한쪽 개방 단부 (11J)까지의 거리 (L8)과, 구멍 (S2)부터 전송 선로 (16B)의 개방 단부 (16K)까지의 거리 (L9)와, 구멍 (S2)부터 전송 선로 (11A)의 다른쪽 개방 단부 (11K)까지의 거리 (L9)는, 각각 설계값에 대하여 ±20㎛의 범위였다.

[실시예 2]

최후의 공정에 있어서, 상하의 동박에 에칭 레지스트를 형성할 때에 일괄 평행 노광을 사용한 것 이외에는, 실시예 1과 동일하게 하여 다층 전송 선로판 (1A)를 제작하였다.

이와 같이 하여 수 패널 제작한 전자 결합 구조 100을 갖는 다층 전송 선로판 (1A)에 있어서, 광학 현미경으로 위치 어긋남량을 측정하였다. 그 결과, 구멍 (S1)의 X 방향에서의 중심으로부터 전송 선로 (16A)의 X 방향에서의 중심까지의 거리, 구멍 (S1)의 X 방향에서의 중심으로부터 전송 선로 (11A)의 X 방향에서의 중심까지의 거리, 구멍 (S2)의 X 방향에서의 중심으로부터 전송 선로 (16B)의 X 방향에서의 중심까지의 거리 및 구멍 (S2)의 X 방향에서의 중심으로부터 전송 선로 (11A)의 X 방향에서의 중심까지의 거리는, 각각 설계값에 대하여 최대 -100㎛, +100㎛, -100㎛, +100㎛였다.

[비교예 1]

비교예에서는, 도 9 및 도 10에 도시하는 바와 같은 제2 도체층 (12)만을 관통하는 슬롯 구멍 (S3)과, 제3 도체층 (15)만을 관통하는 슬롯 구멍 (S4)를 갖는 다층 전송 선로판 (10)을 제작하였다. 여기서 슬롯 구멍이란, 도체층에만 설치된 구멍이다. 따라서, 비교예의 다층 전송 선로판 (10)에서는, 실시예와 같이 제2 유전체층 (23)을 관통하는 구멍은 설치되어 있지 않다.

단, 다층 전송 선로판 (10)의 표면과 이면에 배선(즉 도체층 (111), (161))이 나누어져 있기 때문에, 상술한 바와 같이 그대로는 웨이퍼 프로버 등을 사용하여 고주파 측정을 하는 것이 곤란하다. 이 때문에 실제는, 도 11에 도시하는 바와 같은 표면에 2개의 배선(즉 도체층 (161A), (161B))을 갖고, 이면에 1개의 배선 (즉 도체층 (111A))을 갖고, 4개의 슬롯 구멍 (S11), (S12), (S13), (S14)를 갖는 다층 전송 선로판 (10A)를 제작하였다. 이하, 그의 제작 방법을 설명한다.

우선, 판 두께 0.5mm 및 동박 두께 18㎛의 양면 동장 적층판(히타치 가세이 고교 가부시끼가이샤 제조, 상품명 MCL-E-679)을 준비하였다. 동박을 에칭에 의해 패터닝함으로써, 장경 1.9mm×단경 0.4mm의 4개의 슬롯 구멍 (S11), (S12), (S13), (S14)를 갖는 내층 회로판을 제작하였다. 슬롯 구멍 (S11) 및 슬롯 구멍 (S13)은, 도체층 (12)가 되는 동박만을 관통하도록 형성하고, 슬롯 구멍 (S12) 및 슬롯 구멍 (S14)는, 도체층 (15)가 되는 동박만을 관통하도록 형성하였다. 또한, 슬롯 구멍 (S11)과 슬롯 구멍 (S12)가 적층 방향에서 대향하도록 배치하고, 슬롯 구멍 (S13)과 슬롯 구멍 (S14)가 적층 방향에서 대향하도록 배치하였다.

마지막으로, 분할 투영 노광에 의해 에칭 레지스트를 형성하고, 상하의 동박을 에칭으로 패터닝함으로써, 폭 220㎛의 전송 선로 (161A)의 개방 단부 (161J) 및 폭 220㎛의 전송 선로 (111A)의 한쪽 개방 단부 (111J)와, 내층 회로판에서 형성한 슬롯 구멍 (S11), (S12)와의 거리 (L10)이 각각 700㎛가 되도록, 전송 선로 (161A)의 개방 단부 (161J)와, 전송 선로 (111A)의 개방 단부 (111J)를 대향하여 배치하였다. 마찬가지로, 폭 220㎛의 전송 선로 (161B)의 다른쪽 개방 단부 (161K) 및 폭 220㎛의 전송 선로 (111A)의 개방 단부 (111K)와, 내층 회로판에서 형성한 슬롯 구멍 (S13), (S14)와의 거리 (L11)이 각각 700㎛가 되도록, 전송 선로 (161B)의 개방 단부 (161K)와, 전송 선로 (111A)의 개방 단부 (111K)를 대향하여 배치하였다.

또한, 전송 선로 (161A), (161B), (111A)는, 특성 임피던스를 50Ω로 한 마이크로스트립 라인이다. 이상과 같이 하여, 도 11에 도시하는 바와 같은 4개의 슬롯 구멍 (S11), (S12), (S13), (S14)를 갖는 전자 결합 구조 1000을 갖는 다층 전송 선로판 (10A)를 제작하였다. 보충하면, 다층 전송 선로판 (10A)는, 전송 선로 (111A), 제1 유전체층 (21), 제2 도체층 (12), 제2 유전체층 (23), 제3 도체층 (15), 제3 유전체층 (25) 및 2개의 전송 선로 (161A), (161B)가 이 순서대로 적층되고, 슬롯 구멍 (S11) 및 슬롯 구멍 (S12)를 통해 전송 선로 (111A)와 전송 선로 (161A)가 전자 결합됨과 함께, 슬롯 구멍 (S13) 및 슬롯 구멍 (S14)를 통해 전송 선로 (111A)와 전송 선로 (161B)가 전자 결합되는 전자 결합 구조 1000을 갖는다. 이 다층 전송 선로판 (10A)에서는, 전송 선로 (161A), (161B), (111A)에는 도체 패치부를 설치하지 않았다.

이와 같이 하여 수 패널 제작한 전자 결합 구조 1000을 갖는 다층 전송 선로판 (10A)에 있어서, 광학 현미경으로 마무리 치수를 측정하였다. 그 결과, 상기 거리 (L10) 및 거리 (L11)은 각각 설계값에 대하여 ±20㎛의 범위였다.

[비교예 2]

최후의 공정에 있어서, 상하의 동박에 에칭 레지스트를 형성할 때에 일괄 평행 노광을 사용한 것 이외에는, 비교예 1과 마찬가지로 하여 다층 전송 선로판 (10A)를 제작하였다.

이와 같이 하여 수 패널 제작한 전자 결합 구조 1000을 갖는 다층 전송 선로판 (10A)에 있어서, 광학 현미경으로 위치 어긋남량을 측정하였다. 그 결과, 구멍 (S11), 구멍 (S12)의 X 방향에서의 중심으로부터 전송 선로 (161A)의 X 방향에서의 중심까지의 거리, 구멍 (S11), 구멍 (S12)의 X 방향에서의 중심으로부터 전송 선로 (111A)의 X 방향에서의 중심까지의 거리, 구멍 (S13), 구멍 (S14)의 X 방향에서의 중심으로부터 전송 선로 (161B)의 X 방향에서의 중심까지의 거리 및 구멍 (S13), 구멍 (S14)의 X 방향에서의 중심으로부터 전송 선로 (111A)의 X 방향에서의 중심까지의 거리는, 각각 설계값에 대하여 최대 -100㎛, +100㎛, -100㎛, +100㎛였다.

[측정 결과]

이상과 같이 실시예에서 제작한 전자 결합 구조 100 및 비교예에서 제작한 전자 결합 구조 1000에 대하여, 전송 선로 (16A), (161A)와 전송 선로 (16B), (161B)에 고주파 프로브(캐스케이드 마이크로테크사 제조, 상품명 ACP-L-GSG150)를 접촉시켜, 동축 케이블(애질런트 테크놀로지사 제조, 상품명 E7342)을 통해 접속된 네트워크 애널라이저(애질런트 테크놀로지사 제조, 상품명 HP8510C)로부터 전력을 공급함과 함께, 전송 선로 (16A), (161A)와 전송 선로 (16B), (161B)의 단부면에 전력이 통과할 때의 전송 손실을 측정하였다.

도 12 내지 도 14는, 실시예 1, 2 및 비교예 1, 2의 고주파 특성의 측정 결과를 나타내는 그래프이다. 이들 그래프에 나타내는 특성은 모두 구멍 또는 슬롯 구멍을 통한 전자 결합이 2개분인 특성이다. 따라서, 구멍 또는 슬롯 구멍을 통한 전자 결합이 1개분인 전송 손실은, 이들 그래프의 전송 손실의 대략 절반의 특성이 된다. 또한, 측정 결과의 그래프에는, 측정한 마이크로스트립 라인의 전송 손실도 함께 나타내었다. 이에 따라, 구멍 또는 슬롯 구멍을 통한 전자 결합부의 전송 손실을 산출할 수 있도록 하였다. 이하, 그의 산출 방법과 함께 구체적으로 설명한다.

도 12에 있어서, G1은 마이크로스트립 라인의 전송 손실을 나타낸다. G2는, 실시예 1에서의 마이크로스트립 라인의 구멍을 통한 전자 결합이 2개분인 전자 결합 구조 100의 전송 손실을 나타낸다. G3은, 비교예 1에서의 마이크로스트립 라인의 슬롯 구멍을 통한 전자 결합이 2개분인 전자 결합 구조 1000의 전송 손실을 나타낸다. 또한, 도 13에 있어서, G4, G5는 실시예 1에서의 전자 결합 구조 100의 전송 손실의 변동을 나타낸다. G6, G7은 비교예 1에서의 전자 결합 구조 1000의 전송 손실의 변동을 나타낸다. 도 14에 있어서, G8은 실시예 2에서의 전자 결합 구조 100의 전송 손실의 변동을 나타낸다. G9는 비교예 2에서의 전자 결합 구조 1000의 전송 손실의 변동을 나타낸다.

표 1에, 실시예 1에서의 전자 결합 구조 100 및 비교예 1에서의 전자 결합 구조 1000의 75GHz시의 특성을 함께 나타내었다.

도 12의 G2 또는 표 1에 나타낸 바와 같이, 75GHz시에는 실시예의 전자 결합 구조 100에서 상기 거리 (L8) 및 거리 (L9)가 각각 설계값 대로인 경우, 측정한 기판의 전송 손실은 -3.62dB였다. 이 값으로부터 도 12의 G1, 또는 표 1에 나타내는 마이크로스트립 라인의 전송 손실 -1.92dB를 빼면, -1.70dB가 된다. 이 -1.70dB라는 값은, 마이크로스트립 라인의 구멍을 통한 전자 결합이 2개분인 전자 결합 구조 100의 전송 손실이기 때문에, 이 절반의 값인 -0.85dB가 1개분의 전송 손실이 된다.

마찬가지로 도 13의 G4, G5, 또는 표 1에 나타낸 바와 같이, 실시예의 전자 결합 구조 100에서 상기 거리 (L8) 및 거리 (L9)가 각각 설계값에 대하여 -20㎛ 또는 +20㎛인 경우, 측정한 기판의 전송 손실은 -3.73dB 또는 -3.58dB였다. 이 값으로부터 도 9의 G1, 또는 표 1에 나타내는 마이크로스트립 라인의 전송 손실 -1.92dB를 빼면, -1.82dB 또는 -1.66dB가 된다. 이 -1.82 또는 -1.66dB라는 값은, 마이크로스트립 라인의 구멍을 통한 전자 결합이 2개분인 전자 결합 구조 100의 전송 손실이기 때문에, 이 절반의 값인 -0.91 또는 -0.83dB가 1개분의 전송 손실이 된다.

또한, 도 13의 G3, 또는 표 1에 나타낸 바와 같이, 75GHz시에는 비교예 1의 전자 결합 구조 1000에서 상기 거리 (L10) 및 거리 (L11)이 각각 설계값 대로인 경우, 측정한 기판의 전송 손실은 -15.90dB이고, 이 값으로부터 도 12의 G1, 또는 표 1에 나타내는 마이크로스트립 라인의 전송 손실 -1.92dB를 빼면, -13.98dB가 된다. 이 -13.98dB라는 값은, 마이크로스트립 라인의 슬롯 구멍을 통한 전자 결합이 2개분인 전자 결합 구조 1000의 전송 손실이기 때문에, 이 절반의 값인 -6.99dB가 1개분의 전송 손실이 된다.

마찬가지로 도 13의 G6, G7, 또는 표 1에 나타낸 바와 같이, 비교예 1의 전자 결합 구조 1000에서 상기 거리 (L10) 및 거리 (L11)이 각각 설계값에 대하여 -20㎛ 또는 +20㎛인 경우, 측정한 기판의 전송 손실은 -14.65dB 또는 -16.87dB였다. 이 값으로부터 도 12의 G1, 또는 표 1에 나타내는 마이크로스트립 라인의 전송 손실 -1.92dB를 빼면, -12.73dB 또는 -14.95dB가 된다. 이 -12.73 또는 -14.95dB라는 값은, 마이크로스트립 라인의 슬롯 구멍을 통한 전자 결합이 2개분인 전자 결합 구조 1000의 전송 손실이기 때문에, 이 절반의 값인 -6.37 또는 -7.48dB가 1개분의 전송 손실이 된다.

또한, 표 2에, 실시예 2에서의 전자 결합 구조 100 및 비교예 2에서의 전자 결합 구조 1000의 75GHz시의 특성을 함께 나타내었다.

도 14의 G8, 또는 표 2에 나타낸 바와 같이, 실시예 2의 전자 결합 구조 100에서 상기 구멍 (S1)의 X 방향에서의 중심으로부터 전송 선로 (16A)의 X 방향에서의 중심까지의 거리, 구멍 (S1)의 X 방향에서의 중심으로부터 전송 선로 (11A)의 X 방향에서의 중심까지의 거리, 구멍 (S2)의 X 방향에서의 중심으로부터 전송 선로 (16B)의 X 방향에서의 중심까지의 거리 및 구멍 (S2)의 X 방향에서의 중심으로부터 전송 선로 (11A)의 X 방향에서의 중심까지의 거리가 각각 설계값에 대하여 ±100㎛인 경우, 측정한 기판의 전송 손실은 -3.66dB였다. 이로부터 구한 층간 접속부 1개분의 전송 손실은 -0.87dB였다.

마찬가지로, 도 14의 G9, 또는 표 2에 나타낸 바와 같이, 비교예 2의 전자 결합 구조 1000에서 상기 구멍 (S11), 구멍 (S12)의 X 방향에서의 중심으로부터 전송 선로 (161A)의 X 방향에서의 중심까지의 거리, 구멍 (S11), 구멍 (S12)의 X 방향에서의 중심으로부터 전송 선로 (111A)의 X 방향에서의 중심까지의 거리, 구멍 (S13), 구멍 (S14)의 X 방향에서의 중심으로부터 전송 선로 (161B)의 X 방향에서의 중심까지의 거리 및 구멍 (S13), 구멍 (S14)의 X 방향에서의 중심으로부터 전송 선로 (111A)의 X 방향에서의 중심까지의 거리가 각각 설계값에 대하여 ±100㎛인 경우, 측정한 기판의 전송 손실은 -16.66dB였다. 이로부터 구한 층간 접속부 1개분의 전송 손실은 -7.37dB였다.

따라서, 75GHz대에서의 전송 손실은, 실시예 1, 2의 전자 결합 구조 100쪽이 비교예 1, 2의 전자 결합 구조 1000보다도 작다. 또한, 도 12에 도시된 바와 같이, 60 내지 80GHz의 주파수 대역에 걸쳐서, 실시예 1, 2의 전자 결합 구조 100쪽이 비교예 1, 2의 전자 결합 구조 1000보다도 전송 손실이 작다.

또한, 75GHz시에서의 층간 접속부의 최대 전송 손실로부터 최소 전송 손실을 뺀 손실 변동은, 실시예 1에서는 0.08dB, 비교예 1에서는 1.11dB였다. 또한, 실시예 2에서는 0.02dB, 비교예 2에서는 0.38dB였다. 따라서, 실시예 1, 2의 전자 결합 구조 100쪽이 비교예 1, 2의 전자 결합 구조 1000보다도 손실 변동도 대폭 감소된다.

이와 같이, 실시예와 같은 다층 전송 선로판 (1A)에서는, 비교예와 같은 종래의 다층 전송 선로판 (10A)와 비교하여 전송 손실이 줄어든다. 이것은, 종래의 다층 전송 선로판에서는, 전송 선로간의 전자 결합이 약한 것에 기인한다. 전자 결합이 약해지는 이유는 2개 있다. 첫째는, 전송 선로간의 거리가 전송 선로의 사이에 존재하는 다층 구조의 두께 분만큼 멀어지기 때문이다. 둘째는, 종래의 다층 전송 선로판에서는 「거울상」 관계를 이용하여 전자 결합을 강화하는 설계 방법이 얻어지지 않기 때문이다.

실시예와 같은 다층 전송 선로판 (1A)에서는, 전송 선로를 이루는 도체층 (11A) 및 도체층 (16A), (16B) 위의 전자계 모드가 그라운드층을 이루는 도체층 (12) 및 도체층 (15)와, 이들 도체층 (12) 및 도체층 (15)를 전기적으로 접속하는 금속막 (3)과의 적층체를 사이에 두고 「거울상」의 관계에 있다. 즉, 이 적층체는, 전송 선로의 거울상 현상의 중심 위치인 다층 전송 선로판 (1A)의 적층 방향의 중앙에 배치되어 있다. 이 구성에 의해 전자계가 안정되어 강한 모드 결합을 얻을 수 있기 때문에, 전송 손실이 억제된다.

이에 비해, 비교예와 같은 종래의 다층 전송 선로판 (10A)에서는, 전송 선로를 이루는 도체층 (111A) 및 도체층 (161A), (161B)의 거울상 현상의 중심 위치에는 유전체층 (23)이 존재하고, 도체층(그라운드층)이 없기 때문에 거울상 원리에 의해 모드 결합을 강화할 수 없다.

또한, 실시예와 같은 다층 전송 선로판 (1A)에서는, 비교예와 같은 종래의 다층 전송 선로판 (10A)와 비교하여 손실 변동이 작아진다. 이것은, 전송 선로의 선단을 패치 형상으로 함으로써(즉, 배선부의 연장 방향과 직교하는 방향에서 배선부의 길이보다 긴 부분을 갖는 도체 패치부를 사용함으로써), 구멍과의 임피던스를 정합시키는 구조를 이루고 있는 것에 기인한다. 이러한 구조에서는, 도체 패치부의 치수 등의 변화에 따른 전송 손실로의 영향이 비교적 작다. 실시예 2에서 행한 일괄 평행 노광법은, 분할 투영 노광법에 비해 선로 형성 정밀도의 변동이 비교적 크지만, 본 발명에 관한 구조를 가짐으로써, 도체 패치부의 치수의 변화나 위치 어긋남에 의한 전송 손실로의 영향이 작다.

이에 비해, 종래의 다층 전송 선로판 (10A)에서는, 전자파의 위상을 고려하여 슬롯 구멍과 개방 단부의 거리를 결정한다. 이것은 진행파와 반사파의 간섭에 의해 슬롯 구멍 상부에서 전자파가 약해지지 않도록 할 필요가 있기 때문이다. 이러한 구조에서는 전송 선로의 개방 단부와 슬롯 구멍과의 거리가 매우 중요해지기 때문에, 패턴의 치수 변화에 따른 전송 손실로의 영향이 크다.

1…다층 전송 선로판, 11…제1 도체층, 11W…배선부, 11P…도체 패치부, 12…제2 도체층, 15…제3 도체층, 16…제4 도체층, 16W…배선부, 16P…도체 패치부, 21…제1 유전체층, 23…제2 유전체층, 25…제3 유전체층, 3…금속막, S…구멍.

Claims

마이크로파대의 주파수 대역에서 사용되는 전자 결합 구조로서,
복수의 그라운드층이 되는 내측 도체층의 사이에 내측 유전체층이 끼워져 적층된 적층체와,
상기 적층체를 사이에 두고 대향하는 한 쌍의 외측 유전체층과,
상기 한 쌍의 외측 유전체층을 사이에 두고 대향하는 한 쌍의 외측 도체층을 구비하며,
상기 한 쌍의 외측 도체층의 각각은, 배선부와, 당해 배선부의 선단에 설치된 도체 패치부를 각각 포함하고,
상기 도체 패치부는, 상기 배선부의 연장 방향과 직교하는 방향에서 상기 배선부의 길이보다 긴 부분을 갖고,
상기 적층체에는, 상기 내측 유전체층 및 상기 복수의 그라운드층이 되는 내측 도체층을 관통하는 구멍이 설치되어 있고,
상기 구멍의 내벽에 형성된 관상의 금속막을 통해 상기 복수의 그라운드층이 되는 상기 내측 도체층이 전기적으로 접속됨으로써, 상기 한 쌍의 외측 도체층이 전자 결합되는, 전자 결합 구조.
마이크로파대의 주파수 대역에서 사용되는 전자 결합 구조로서,
제1 도체층, 제1 유전체층, 제2 도체층, 제2 유전체층, 제3 도체층, 제3 유전체층 및 제4 도체층이 이 순서대로 적층되며,
상기 제1 도체층 및 상기 제4 도체층의 각각은, 배선부와, 당해 배선부의 선단에 설치된 도체 패치부를 각각 포함하고,
상기 도체 패치부는, 상기 배선부의 연장 방향과 직교하는 방향에서 상기 배선부의 길이보다 긴 부분을 갖고,
상기 제2 도체층, 상기 제2 유전체층 및 상기 제3 도체층을 관통하는 구멍이 설치되어 있고,
상기 구멍의 내벽에 형성된 관상의 금속막을 통해 상기 제2 도체층과 상기 제3 도체층이 전기적으로 접속됨으로써, 상기 제1 도체층이 상기 제4 도체층과 전자 결합되는, 전자 결합 구조.
제1항 또는 제2항에 있어서, 상기 관상의 금속막은 도금막인 전자 결합 구조.
마이크로파대의 주파수 대역에서 사용되는 다층 전송 선로판으로서,
복수의 그라운드층이 되는 내측 도체층의 사이에 내측 유전체층이 끼워져 적층된 적층체와,
상기 적층체를 사이에 두고 대향하는 한 쌍의 외측 유전체층과,
상기 한 쌍의 외측 유전체층을 사이에 두고 대향하며, 전송 선로를 이루는 한 쌍의 외측 도체층을 구비하며,
상기 한 쌍의 외측 도체층의 각각은, 배선부와, 당해 배선부의 선단에 설치된 도체 패치부를 각각 포함하고,
상기 도체 패치부는, 상기 배선부의 연장 방향과 직교하는 방향에서 상기 배선부의 길이보다 긴 부분을 갖고,
상기 적층체에는, 상기 내측 유전체층 및 상기 복수의 그라운드층이 되는 상기 내측 도체층을 관통하는 구멍이 설치되어 있고,
상기 구멍의 내벽에 형성된 관상의 금속막을 통해 상기 복수의 그라운드층이 되는 내측 도체층이 전기적으로 접속됨으로써, 상기 한 쌍의 외측 도체층이 전자 결합되는, 다층 전송 선로판.
마이크로파대의 주파수 대역에서 사용되는 다층 전송 선로판으로서,
제1 전송 선로를 이루는 제1 도체층, 제1 유전체층, 제2 도체층, 제2 유전체층, 제3 도체층, 제3 유전체층 및 제2 전송 선로를 이루는 제4 도체층이 이 순서대로 적층되며,
상기 제1 도체층 및 상기 제4 도체층의 각각은, 배선부와, 당해 배선부의 선단에 설치된 도체 패치부를 각각 포함하고,
상기 도체 패치부는, 상기 배선부의 연장 방향과 직교하는 방향에서 상기 배선부의 길이보다 긴 부분을 갖고,
상기 제2 도체층, 상기 제2 유전체층 및 상기 제3 도체층을 관통하는 구멍이 설치되어 있고,
상기 구멍의 내벽에 형성된 관상의 금속막을 통해 상기 제2 도체층과 상기 제3 도체층이 전기적으로 접속됨으로써, 상기 제1 도체층이 상기 제4 도체층과 전자 결합되는, 다층 전송 선로판.
제4항 또는 제5항에 있어서, 상기 관상의 금속막은 도금막인 다층 전송 선로판.
제1항 또는 제2항에 있어서, 상기 배선부의 연장 방향과 직교하는 방향에서의 상기 구멍의 폭은, 상기 주파수 대역에서 사용되는 주파수에 대응하는 실효 파장 이하로 설정되어 있는, 전자 결합 구조.
제4항 또는 제5항에 있어서, 상기 배선부의 연장 방향과 직교하는 방향에서의 상기 구멍의 폭은, 상기 주파수 대역에서 사용되는 주파수에 대응하는 실효 파장 이하로 설정되어 있는, 다층 전송 선로판.
제1항 또는 제2항에 있어서, 상기 관상의 금속막이 형성된 상기 구멍 내에 10GHz에서의 유전 정접이 0 내지 0.0300인 유전체가 충전되어 있는, 전자 결합 구조.
제1항 또는 제2항에 있어서, 상기 관상의 금속막이 형성된 상기 구멍 내에 공기가 충전되어 있는, 전자 결합 구조.
제4항 또는 제5항에 있어서, 상기 관상의 금속막이 형성된 상기 구멍 내에 10GHz에서의 유전 정접이 0 내지 0.0300인 유전체가 충전되어 있는, 다층 전송 선로판.
제4항 또는 제5항에 있어서, 상기 관상의 금속막이 형성된 상기 구멍 내에 공기가 충전되어 있는, 다층 전송 선로판.
마이크로파대의 주파수 대역에서 사용되는 전자 결합 구조의 제조 방법으로서,
복수의 그라운드층이 되는 내측 도체층의 사이에 내측 유전체층이 배치되는 적층체를 형성하는 공정과,
상기 적층체에서의 상기 내측 유전체층 및 상기 복수의 그라운드층이 되는 내측 도체층을 관통하는 구멍을 형성하는 공정과,
상기 구멍의 내벽에 관상의 금속막을 설치하는 공정과,
상기 적층체를 사이에 두고 대향하는 한 쌍의 외측 유전체층을 형성하는 공정과,
상기 한 쌍의 외측 유전체층을 사이에 두고 대향하는 한 쌍의 외측 도체층을 형성하는 공정을 구비하며,
상기 한 쌍의 외측 도체층의 각각이, 배선부와, 당해 배선부의 선단에 설치된 도체 패치부를 각각 포함하고, 상기 도체 패치부가 상기 배선부의 연장 방향과 직교하는 방향에서 상기 배선부의 길이보다 긴 부분을 갖도록 상기 한 쌍의 외측 도체층을 형성하는, 전자 결합 구조의 제조 방법.
제13항에 있어서, 상기 관상의 금속막을 도금에 의해 형성하는, 전자 결합 구조의 제조 방법.
제13항 또는 제14항에 있어서, 상기 관상의 금속막이 형성된 상기 구멍 내에 10GHz에서의 유전 정접이 0 내지 0.0300인 유전체를 충전하는 공정을 갖는, 전자 결합 구조의 제조 방법.
제13항 또는 제14항에 있어서, 상기 관상의 금속막이 형성된 상기 구멍 내에 공기를 충전하는 공정을 갖는, 전자 결합 구조의 제조 방법.
마이크로파대의 주파수 대역에서 사용되는 다층 전송 선로판의 제조 방법으로서,
복수의 그라운드층이 되는 내측 도체층의 사이에 내측 유전체층이 배치되는 적층체를 형성하는 공정과,
상기 적층체에서의 상기 내측 유전체층 및 상기 복수의 그라운드층이 되는 내측 도체층을 관통하는 구멍을 형성하는 공정과,
상기 구멍의 내벽에 관상의 금속막을 설치하는 공정과,
상기 적층체를 사이에 두고 대향하는 한 쌍의 외측 유전체층을 형성하는 공정과,
상기 한 쌍의 외측 유전체층을 사이에 두고 대향하는 한 쌍의 외측 도체층을 형성하는 공정을 구비하며,
상기 한 쌍의 외측 도체층의 각각이, 배선부와, 당해 배선부의 선단에 설치된 도체 패치부를 각각 포함하고, 상기 도체 패치부가 상기 배선부의 연장 방향과 직교하는 방향에서 상기 배선부의 길이보다 긴 부분을 갖도록 상기 한 쌍의 외측 도체층을 형성하는, 다층 전송 선로판의 제조 방법.
제17항에 있어서, 상기 관상의 금속막을 도금에 의해 형성하는, 다층 전송 선로판의 제조 방법.
제17항 또는 제18항에 있어서, 상기 관상의 금속막이 형성된 상기 구멍 내에 10GHz에서의 유전 정접이 0 내지 0.0300인 유전체를 충전하는 공정을 갖는, 다층 전송 선로판의 제조 방법.
제17항 또는 제18항에 있어서, 상기 관상의 금속막이 형성된 상기 구멍 내에 공기를 충전하는 공정을 갖는, 다층 전송 선로판의 제조 방법.