KR101442839B1 - 화상 표시 장치 - Google Patents

화상 표시 장치 Download PDF

Info

Publication number
KR101442839B1
KR101442839B1 KR1020080030729A KR20080030729A KR101442839B1 KR 101442839 B1 KR101442839 B1 KR 101442839B1 KR 1020080030729 A KR1020080030729 A KR 1020080030729A KR 20080030729 A KR20080030729 A KR 20080030729A KR 101442839 B1 KR101442839 B1 KR 101442839B1
Authority
KR
South Korea
Prior art keywords
pixel
signal
signal line
memory
liquid crystal
Prior art date
Application number
KR1020080030729A
Other languages
English (en)
Other versions
KR20080090316A (ko
Inventor
야스유끼 데라니시
요시하루 나까지마
나오유끼 이따꾸라
다까유끼 나까니시
요시또시 기다
Original Assignee
재팬 디스프레이 웨스트 인코포레이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재팬 디스프레이 웨스트 인코포레이트 filed Critical 재팬 디스프레이 웨스트 인코포레이트
Publication of KR20080090316A publication Critical patent/KR20080090316A/ko
Application granted granted Critical
Publication of KR101442839B1 publication Critical patent/KR101442839B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

화상 표시 장치는, 화소 매트릭스의 배치에 포함되고 입력 화상 데이터의 논리 레벨을 저장하는데 사용된 메모리부에 제공되는 화소부를 갖는 표시부; 표시부에 제공된 주사선 상에 주사 신호를 나타내는 수직 구동부; 및 입력 화상 데이터에 따라서 구동 신호를 표시부에 제공되는 신호선 상에 나타내는 수평 구동부를 포함한다.
액정 셀, 화상 표시 장치, 수평 구동부, 타이밍 제너레이터, 수직 구동부

Description

화상 표시 장치{IMAGE DISPLAY APPARATUS}
<관련 출원의 상호 참조>
본 발명은 2007년 4월 2일 일본 특허청에 제출된 일본 출원 제2007-096011호와 관련된 기술 내용을 포함하며, 그 전체 내용은 본 명세서에 참조로서 포함된다.
본 발명은 화상 표시 장치와 화상 표시 방법에 관한 것이다. 좀더 구체적으로, 본 발명은 아날로그 구동 방식과 메모리 방식 간에 동작을 절환할 수 있는 화상 표시 장치에 채용될 수 있다. 본 발명은, 화소부에 채용된 액정 셀을 메모리 방식으로 동일한 화소부에 채용된 메모리부에 접속하는데 사용되는 각 스위치 회로로서, 아날로그 구동 방식으로 화소부를 신호선에 접속하는데 사용되는 각 스위치 회로를 사용하는 단순한 구성을 사용함으로써 화소 셀에 채용된 액정 셀의 개구창이 충분히 넓어지도록 한다.
종래, 액정 표시 장치는 표시부를 포함한다. 표시부는, 표시부 상에 매트릭스 형상으로 배치된 화소부 상에 화상을 표시한다. 각 화소부는 표시된 화상을 형성하는 액정 셀과 액정 셀을 구동하는 회로인 구동 회로 중의 하나를 포함한다. 액정 표시 장치의 표시부는 매트릭스를 구성하는 화소 행의 하나와 결합되는 각 주사선에 제공된다. 더욱이, 표시부는, 또한 매트릭스를 구성하는 화소 열의 하나와 결합된 각 신호선에 제공된다. 각 주사선은 신호선과 교차한다. 액정 표시 장치에서, 주사선에 나타나는 주사 신호는 주사선과 결합된 열 상의 화소부를 제어한다. 주사선은 순차적으로 각각의 열을 제어한다. 신호선은, 신호선과 결합된 열 상의 화소부의 하나에 포함되는 각 액정 셀에 접속된다. 액정 셀의 계조는 액정 셀에 접속된 신호선에 나타나는 신호의 레벨에 의해 결정된다. 그러한 구성으로, 액정 표시 장치는 필요한 화상을 표시한다. 이하의 설명에서, 액정 셀에 접속된 신호선에 나타나는 신호의 레벨에 따라서 액정 셀의 계조를 제어하는 방식은 상술한 아날로그 구동 방식으로 지칭된다.
일본 특허공개공보 제Hei 9-243995호에 개시된 기술에 따르면, 한편, 각 화소부가 데이터를 기록하는데 사용되는 메모리부에 제공되고 화소부가 메모리부에 기록된 데이터에 따라서 구동되는 구성이 제공된다. 이하의 설명에서, 화소부와 결합된 메모리부에 기록된 데이터에 따라서 화소부를 구동하는 본 방식은, 상술한 메모리 방식으로 지칭된다. 메모리 방식에서, 일단 각 화소부의 계조를 설정하는 처리는 더 이상 요구되지 않는다. 따라서, 아날로그 구동 방식과 비교해서 전력 소비가 적다.
그런데, 메모리 방식과 아날로그 구동 방식 양쪽이 다 채용될 수 있도록 하는 구성은 편리한 구성으로 간주된다. 구체적으로는, 일반적인 구성에서, 아날로그 구동 방식은 동화상 및 정지 화상을 표시하는데 채택되는데, 메모리 방식은 모 노크롬 텍스트(monochrome text)를 표시하는데 채택된다. 그러한 구성으로, 다계조 동화상 및 정지 화상이 낮은 전력 소비로 표시될 수 있다. 이하의 설명에서, 메모리 방식과 아날로그 구동 방식 양쪽 모두가 채용될 수 있도록 하는 시스템은 하이브리드 시스템으로 지칭된다.
도 23에 도시된 바와 같이, 하이브리드 시스템에서, 메모리 방식에 사용된 메모리부(3)에 제공되는 각 화소부(1)는, 메모리 방식과 아날로그 구동 방식의 계조 설정 동작을 스위치하는 절환 스위치 회로(changeover switch circuit)를 포함하는 구성을 가지며, 주사선 구동을 위한 구동 회로와 화소부(1)의 구성에 따라 신호선을 구동하는 구동 회로를 구성하는 것을 생각할 수 있다.
구체적으로, NMOS 트랜지스터(Q1 및 Q2)는 더블 게이트 기술을 채용하는 스위치 회로를 구성한다. 이 스위치 회로는 아날로그 구동 방식을 선택하는 스위치이다. 게이트 신호(DATEA)는 NMOS 트랜지스터(Q1 및 Q2)를 턴온한다. NMOS 트랜지스터(Q1 및 Q2)는 온 상태로 되어 신호선(SIG)을 액정 셀(2) 및 축적 용량(Cs)에 접속한다. 도 23의 파선으로 도시되는 바와 같이, 아날로그 구동 방식에서, 액정 셀(2)의 특정한 하나의 단자에 나타나는 전위와 축적 용량(Cs)의 특정한 하나의 단자에 나타나는 전위는 신호선(SIG)에 나타나는 신호의 레벨로 각각 설정된다. 따라서, 액정 셀(2)의 계조는 신호선(SIG)에 나타나는 신호의 레벨에 의해서 결정된다. 축적 용량(Cs)의 다른 단자가 Cs 구동 회로에 접속된 주사선에 접속됨에 유의한다. CS 구동 회로는, 도 24a에 도시된 바와 같이 주사선 상의 프리차지(pre-charge) 처리에 관련된 프리차징 구동 신호(CS)가 나타난다. 액정 셀(2)의 다른 단자는 액정 셀(2)의 공통 전극으로 지칭된다. 공통 전극은 도면에 도시되지 않은 다른 화소부(1)에 채용된 각 액정 셀(2)의 공통 전극에 접속된다. 구동 전원(VCOM)은 액정 셀(2)의 공통 전극에 접속된다. 구동 전원(VCOM)에 의해 생성되는 전압의 레벨은 프리차징 구동 신호(CS)에 연동하여 변화한다.
더욱이, 화소부(1)는, 더블 게이트 기술을 채용하는 스위치 회로로서 서빙하는 NMOS 트랜지스터(Q3 및 Q4)를 채용한다. 이 스위치 회로는 메모리 방식을 선택하는 스위치이다. 게이트 신호(RM)는 NMOS 트랜지스터(Q3 및 Q4)를 턴온한다. NMOS 트랜지스터(Q3 및 Q4)는 NMOS(Q5)와 NMOS(Q6)를 액정 셀(2)과 축적 용량(Cs)에 접속한다. NMOS(Q5 또는 Q6)는, 도 23에 파선 블록으로 도시된 메모리부(3)의 상태에 따라서 각각 구동 신호(FRP 또는 XFRP)를 선택하여 출력한다. 도 24b에 도시된 바와 같이, 구동 신호(FRP)는 프리차지 처리에 관련된 구동 신호(CS)와 동일한 위상을 갖는다. 한편, 도 24c에 도시된 바와 같이, 구동 신호(XFRP)는 구동 신호(CS)에 반대되는 위상을 갖는다. 이러한 방식으로, 아날로그 구동 방식으로 NMOS 트랜지스터(Q1 및 Q2)를 채용하는 스위치 회로를 대신하여, NMOS 트랜지스터(Q3 및 Q4)를 채용하는 스위치 회로는 액정 셀(2)을 구동하기 위해서 메모리 방식으로 활성화될 수 있다.
메모리부(3)는 NMOS 트랜지스터(Q9)와 PMOS 트랜지스터(Q10)를 갖는 CMOS 인버터뿐만 아니라 NMOS 트랜지스터(Q7)와 PMOS 트랜지스터(Q8)를 갖는 CMOS 인버터를 포함하는 SRAM(Static Random Access Memory) 구성을 가진다는 것에 유의한다. NMOS 트랜지스터(Q7)의 게이트는 NMOS 트랜지스터(Q8)의 게이트에 접속되는 한편, NMOS 트랜지스터(Q7)의 드레인은 NMOS 트랜지스터(Q8)에 접속된다. 마찬가지로, NMOS 트랜지스터(Q9)의 게이트는 NMOS 트랜지스터(Q10)의 게이트에 접속되는 한편, NMOS 트랜지스터(Q9)의 드레인은 NMOS 트랜지스터(Q10)의 드레인에 접속된다. 메모리부(3)는 게이트 신호(GATED)에 의해 턴온된 NMOS 트랜지스터(Q11)를 통해서 신호선(SIG)에 접속되어, 신호선(SIG)의 논리 레벨을 저장하는데 사용된 메모리로서 서빙한다. 메모리부(3)는 신호선(SIG)의 저장된 논리 레벨을 나타내는 출력 신호(RAM)를 출력하고 또한 출력 신호(RAM)의 반전된 논리 레벨을 나타내는 반전된 출력 신호선을 출력한다.
반전된 출력 신호는 NMOS 트랜지스터(Q5)의 게이트에 공급되는 한편, 출력 신호(RAM)는 NMOS 트랜지스터(Q6)의 게이트에 공급된다. 반전된 출력 신호의 논리 레벨이 출력 신호(RAM)의 반전된 논리 레벨이기 때문에, NMOS 트랜지스터(Q5)나 NMOS 트랜지스터(Q6)만 턴온되어서 구동 신호(FRP 또는 XRFP)를 NMOS 트랜지스터(Q3 및 Q4)를 채용하는 스위치 회로에 공급한다.
그런데, 상술한 바와 같이, 하이브리드 시스템 내의 화소부로서 도 23에 도시된 화소부(1)는, 메모리 방식과 아날로그 구동 방식의 계조 설정 동작을 절환하는 스위치 회로를 채용하기 때문에, 화소부(1)는 트랜지스터의 수와 주사선의 수가 커져서, 구성이 복잡해진다는 문제를 갖는다. 더욱이, 화소부(1)는 또한 액정 셀(2)의 개구창이 좁다는 다른 문제를 갖는다.
이하의 설명에서, 상술한 일본 특허공개공보 제 Hei 9-243995호는 특허 문헌 1로 지칭한다.
상술한 문제를 해결하기 위해서, 본 발명의 발명자는 아날로그 구동 방식과 메모리 방식의 계조 설정 동작을 절환할 수 있도록 구성된 각 화소부를 채용하고, 간단한 구성을 이용함으로써 그 액정 셀의 개구창을 충분히 넓힐 수 있는 표시 장치를 제안했고, 화상 표시 장치를 위한 화상 표시 방법을 제안했다.
상기 문제를 해결하기 위해서, 본 발명의 일 실시예에 따라서 화상 표시 장치가 제공된다. 장치는, 화소 매트릭스의 배치에 포함된 화소부를 갖고, 입력 화상 데이터의 논리 레벨을 저장하는데 사용되는 메모리부가 제공되는 표시부; 표시부에 제공된 주사선에 주사 신호를 출력하는 수직 구동부; 및 입력 화상 데이터에 따라서 표시부에 제공된 신호선에 구동 신호를 출력하는 수평 구동부를 채용한다. 장치에서, 화소부를 구동하는 동작은 아날로그 구동 방식과 메모리 방식 간에 절환되고; 아날로그 구동 방식에서, 수평 구동부는 디지털 아날로그 변환 처리를 실행하여 입력 화상 데이터를 아날로그 신호로 변환하여 아날로그 신호를 신호선에 출력하며; 메모리 방식에서, 수평 구동부는 입력 화상 데이터를 신호선에 할당하여 입력 화상 데이터의 논리 레벨로 신호선을 설정하고; 메모리 방식에서, 신호선에 표시된 입력 화상 데이터의 논리 레벨이 메모리부에 저장된 후, 상기 메모리부는 화소부에 접속되어 입력 화상 데이터의 논리 레벨에 따른 값에서 화소부의 계조를 설정하고; 아날로그 구동 방식에서, 신호선은 화소부에 접속되어 신호선에 출력된 구동 신호의 레벨에 따른 값으로 화소부의 계조를 설정하며; 메모리 방식으로 메모리부를 화소부에 접속하는 스위치 회로는, 또한 신호선을 아날로그 구동 방식으로 화소부에 접속하는 스위치 회로에 사용된다.
상술한 문제점을 해결하기 위해서, 본 발명의 일 실시예에 따르면, 화소 매트릭스의 배치에 포함되는 화소부를 가지고 메모리부에 제공되는 표시부; 표시부에 제공되는 주사선에 주사 신호를 나타내는 수직 구동부; 및 입력 화상에 따라 구동 신호를 표시부에 제공된 신호선 상에 나타내는 수평 구동부를 채용하는 화상 표시 장치에 채용되는 화상 표시 방법이 제공된다. 화상 표시 방법은, 아날로그 구동 방식과 메모리 방식 간에 화소부의 구동 동작을 절환하는 단계; 수평 구동부가 디지털 아날로그 변환 처리를 실행하도록 구동하여 입력 화상 데이터를 아날로그 신호로 변환하여 아날로그 구동 방식으로 신호선에 아날로그 신호를 출력하는 단계; 수평 구동부가 신호선에 입력 화상 데이터를 적절히 할당하도록 구동하여, 메모리 방식으로 신호선을 입력 화상 데이터의 논리 레벨로 설정하는 단계; 화소부에 메모리부를 접속하여, 메모리 방식으로 입력 화상 데이터의 논리 레벨을 메무리부에 저장한 후, 신호선에 출력된 입력 화상 데이터의 논리 레벨에 따른 값으로 화소부의 계조를 설정하는 단계; 화소부에 신호선을 접속하여, 아날로그 구동 방식으로 신호선에 출력된 구동 신호의 레벨에 따른 값으로 화소부의 계조를 설정하는 단계; 및 메모리 방식으로 화소부에 메모리부를 접속하는 스위치 회로를, 아날로그 구동 방식으로 화소부에 신호선을 접속하는 스위치 회로로서 사용하는 단계를 포함한다.
본 발명의 일 실시예에 따른 화상 표시 장치와 본 발명의 다른 실시예에 따 른 화상 표시 방법에 따르면, 메모리 방식으로 메모리부를 화소부에 접속하는 스위치 회로는, 또한 아날로그 구동 방식으로 화소부에 신호선을 접속하는 스위치 회로로서 사용된다. 따라서, 각 화소의 구성은 스위치 회로의 수를 감소시킴으로써 간단해질 수 있다.
본 발명의 화상 표시 장치에 따르면, 각 화소부는 아날로그 구동 방식과 메모리 방식 간에 화소부를 구동하는 동작을 절환할 수 있고, 간단한 구성을 사용해서 그 액정 셀의 개구창을 충분히 넓히도록 구성된다.
본 발명의 바람직한 실시예는 이하의 도면을 참조하여 설명될 것이다.
제1 실시예
1. 제1 실시예의 구성
도 2는, 본 발명의 제1 실시예에 따른 화상 표시 장치(11)를 도시하는 블록도이다. 아날로그 구동 방식으로, 화상 표시 장치(11)는 도면에는 도시되지 않는 표시부(13) 상의 튜너, 외부 장치 등으로부터 출력된 비디오 데이터에 기초하여 일반적으로 동화상 또는 정지 화상을 표시한다. 한편, 화상 표시 장치(11)는 표시부(13) 상에 일반적으로 다양한 메뉴를 메모리 방식으로 표시된다.
화상 표시 장치(11)에서, 인터페이스(IF)(12)는, 각 화소의 계조를 순차적으로 나타내는 시리얼 화상 데이터 SDI, 이 화상 데이터 SDI에 동기한 시스템 클럭 신호 SCK, 수직 동기 신호에 동기한 타이밍 신호 SCS를 수신한다. 또한 여기서 이 시리얼 화상 데이터 SDI는, 아날로그 구동 방식에 의해 표시부(13)에서 표시하는 화상 데이터임에 유의한다. 또한, 인터페이스(12)는, 컨트롤러(14)로부터, 메모리 방식에 의해 표시부(13)에서 표시하는 2진(binary) 화상 데이터 DV를 수신한다. 인터페이스(12)는 시리얼 화상 데이터 SDI와 이진 화상 데이터 DV와 같은 이들 다양한 입력 신호를, 컨트롤러(14)에 의해 실행된 제어에 따라서 수평 구동부(15)와 TG(Timing Generator)(16)에 출력한다.
타이밍 제너레이터(16)는, 컨트롤러(14)의 제어에 의해, 메모리 방식, 아날로그 구동 방식에서 필요한 각종 타이밍 신호를 수평 구동부(15)와 수직 구동부(17)에 출력한다. 또한, 타이밍 제너레이터(16)는, 표시부(13)에 포함된 화소부에 채용된 각 액정 셀의 공통 전극에 의해 공유된 전압으로서, 표시부(13)에 액정 셀의 공통 전극용의 구동 전원 전압 VCOM을 출력한다. 본 실시예에 따른 액정 셀은, 반사형, 투과형, 반사형과 투과형의 병용형 중 어디에도 채용할 수 있음에 유의한다.
컨트롤러(14)에 의해 실행되는 제어에 따르면, 수평 구동부(15)는 아날로그 구동 방식과 메모리 방식 간에 계조 설정 동작을 절환한다. 아날로그 구동 방식에서는, 수평 구동부(15)는 신호선들 SIG 중의 인터페이스(12)로부터 수신된 시리얼 화상 데이터 SDI를 순차적으로 배분하며, 디지털 아날로그 처리를 실행하여, 필드 반전, 프레임 반전 및 라인 반전 처리와 같은 처리에서의 신호선 SIG의 하나를 구동하는 구동 신호로서 사용되는 각 아날로그 신호로 시리얼 화상 데이터 SDI를 변환한다. 아날로그 구동 방식으로 수평 구동부(15)는 구동 신호를 표시부(13)의 각 신호선 SIG로 출력한다.
한편 수평 구동부(15)는, 메모리 방식에서는, 컨트롤러(14)로부터 출력되는 2진 화상 데이터를 대응하는 신호선 SIG에 출력하여 신호선 SIG를 대응하는 입력 화상 데이터의 논리 레벨로 설정한 후, 소정의 구동 신호 XCS를 신호선에 출력한다. 이하에서, 아날로그 구동 방식에 의해 신호선 SIG에 출력하는 구동 신호, 메모리 방식에 의해 각 신호선 SIG에 출력하는 화상 데이터를, 적절하게, 신호선 SIG의 부호를 유용하여 나타낸다.
수직 구동부(17)는, 컨트롤러(14)의 제어에 의해 아날로그 구동 방식과 메모리 방식 간에 동작을 절환하고, 표시부(13)의 주사선에 소정의 구동 신호를 출력한다.
표시부(13)는, 화상 데이터 SDI 또는 2진 화상 데이터 DV에 의한 화상을 표시하기 위해서 수평 구동부(15)와 수직 구동부(17)로부터 출력되는 각종 신호에 의해 동작한다. 표시부(13)는, 도 23을 대신하여 도 1에 도시하는 화소부(21)의 매트릭스를 포함한다. 도 1에 도시된 화소부(21)는, 아날로그 구동 방식에서, 신호선 SIG를 액정 셀(2)에 접속하는 트랜지스터 Q1 및 Q2를 포함하는 스위치 회로를 채용하지 않는다. 대신, 액정 셀(2)은 메모리 방식을 선택하는 트랜지스터 Q3, Q4를 포함하는 스위치 회로를 통해서 신호선 SIG에 접속된다. 구체적으로 설명하면, 트랜지스터 Q3 및 Q4가, 트랜지스터 Q5, Q6에 직접 연결되는 신호선 SIG에 액정 셀(2)을 접속한다. 즉, 도 1에 도시된 화소부(21)는, 이들 스위치 회로에 관한 구성이 상이한 점을 제외하고, 도 23의 화소부(1)와 동일하게 구성된다. 이러한 이 유로, 도 23에 도시된 화소부(1)에 포함된 각각의 대응부와 동일한 컴포넌트로서 도 1에 도시된 화소부(21)에 채용된 컴포넌트들은, 대응하는 바와 같이 동일한 참조부호 및 동일한 부호로 나타낸다. 또한, 동일한 컴포넌트들은 설명의 중복을 피하기 위해서 다시 설명하지 않는다.
아날로그 구동 방식에서, 신호선 SIG 의 레벨이 액정 셀(2)의 단자에 인가되는 기간동안 트랜지스터 Q5 및 Q6가 신호 FRP 및 XFRP 각각이 온 동작하지 않도록, 수직 구동부(17)는 신호 FRP 및 XFRP를 구동하여 트랜지스터 Q5 및 Q6에 공급하도록 하는 동작을 정지한다. 구체적으로, 이 기간동안, 구동 신호 FRP 및 XFRP를 공급하는 신호선 각각에 나타나는 신호의 레벨은 소정 전압 OFF로 설정된다. 또한, 동일한 기간동안, 수직 구동부(17)는, 스위치 회로를 구성하는 트랜지스터 Q3 및 Q4를 턴온하기 위해서 소정의 전위에서 게이트 신호 RM을 유지한다. 따라서, 도 1의 파선 화살표에 의해 도시된 바와 같이, 아날로그 구동 모드에서, 화소부(21)에 채용된 축적 용량 Cs의 단자 중의 특정한 하나에 나타나는 전위는 신호선 SIG의 레벨로 유지된다. 마찬가지로, 화소부(21)에 채용된 액정 셀(2)의 단자 중의 특정한 하나에 나타나는 전위는 또한 신호선 SIG의 레벨로 유지되어서, 액정 셀(2)의 계조가 신호선 SIG의 레벨로 결정된 값으로 설정된다.
한편, 메모리 방식에서, 화상 데이터 DV는 메모리부(3)에 저장되고 화소부(21)에 트랜지스터 Q3 및 Q4를 채용하는 스위치 회로로서 포함된 스위치 회로는 오프 상태로 유지된다. 또한, 구동 신호 FRP 및 XFRP를 공급하는 주사선에 나타나는 신호의 레벨은 트랜지스터 Q5 및 Q6에 공급되는 소정의 전압 OFF으로 유지된다. 그러나, 트랜지스터 Q11은, 메모리부(3) 내의 신호선 SIG에 나타나는 신호의 논리 레벨을 설정하기 위해서 턴온된다.
이후, 동일한 메모리 방식에서는, 신호선 SIG에 접속된 단자로서 수평 구동부(15)에 의해 채용된 단자는 고임피던스 상태에 놓이고, 트랜지스터 Q3 및 Q4를 포함하는 스위치 회로는 턴온된다. 또한, 구동 신호 FRP 및 XFRP를 트랜지스터 Q5 와 Q6 각각에 공급하는 동작이 시작된다. 따라서, 구동 신호 FRP 및 XFRP 중의 선택된 하나는 트랜지스터 Q3 및 Q4를 통해서 화소부(21)에 채용된 액정 셀(2)에 인가된다. 프리차지 처리와 관련된 프리차징 구동 신호 CS로서 동일한 위상을 갖는 구동 신호 FRP, 또는 프리차징 구동 신호 CS의 반대 위상을 갖는 구동 신호 XFRP 중의 어느 하나가, 트랜지스터 Q4 및 Q5를 통해서 액정 셀(2)에 인가된 구동 신호로서 메모리부(3)에 저장된 논리 레벨에 따라서 선택된다. 그 결과, 액정 셀(2)의 계조는 2진 화상 데이터 DV에 의해 결정된 값으로 설정된다.
화소부(21)의 구성에 따라서, 수평 구동부(15) 및 수직 구동부(17)는, 화소부(21)에 채용된 액정 셀(2)의 계조를 행별로 순차적으로 설정하도록, 순차적으로 신호선 SIG에 나타나는 신호의 레벨 뿐만 아니라 논리 레벨로 설정하고, 구동 신호가 각 열의 주사선에 출력되로록 순차적으로 절환된다.
2. 실시예의 동작
도 2를 참조하여 상술한 구성을 갖는 화상 표시 장치(11)는, 튜너, 외부기기 등으로부터 출력되는 비디오 데이터에 기초하여 동화상이나 정지 화상을 표시한다. 화상 표시 장치(11)에 채용된 다양한 컴포넌트 상의 컨트롤러(14)에 의해 실행되는 제어에 따라서, 인터페이스(12)에 의해 입력된 화상 데이터 SDI는 수평 구동부(15)에 공급된다. 수평 구동부(15)는 디지털 아날로그 처리를 실행하여 시리얼 화상 데이터 SDI를, 필드 반전, 프레임 반전 및 라인 반전 처리와 같은 처리에서의 신호선 SIG의 하나를 구동하기 위한 구동 신호로서 각각 사용되는 아날로그 신호로 변환한다. 이 경우, 컨트롤러(14)가 화상 표시 장치(11)에 아날로그 구동 방식을 설정하는 경우, 트랜지스터 Q5 및 Q6 양쪽 모두 오프 상태로 유지된다. 전술한 바와 같이, 트랜지스터 Q5 및 Q6는 프리차지 처리에 관련된 프리차징 구동 신호 CS와 동일한 위상을 갖는 구동 신호 FRP 또는 프리차징 구동 신호 CS의 위상에 반대되는 위상을 갖는 구동 신호 XFRP를 메모리 방식으로 선택하는 트랜지스터이다. 트랜지스터 Q5 및 Q6 양쪽 모두를 아날로그 구동 방식으로 오프 상태로 유지시키면서, 트랜지스터 Q3 및 Q4를 채용하는 스위치 회로는 온 상태로 유지되어서, 신호선 SIG는 트랜지스터 Q3 및 Q4를 통해서 액정 셀(2)에 접속된다. 따라서, 액정 셀(2)의 단자 중의 특정한 하나에 나타나는 전압은 신호선 SIG 상에 나타나는 신호의 레벨로 설정된다. 그 결과, 아날로그 구동 방식으로 설정된 화상 표시 장치(11)에서, 시리얼 화상 데이터 SDI에 기초한 동화상이나 정지 화상은 다계조 기술의 채용에 의해서 표시부(13)에 표시된다.
예를 들어 컨트롤러(14)로부터 수신된 메뉴의 화상을 일반적으로 표시하는 동작에서, 제일 먼저, 컨트롤러(14)는, 메모리 방식의 인터페이스(12)의 방식에 의해서 2진 화상 데이터 DV를 수평 구동부(15)에 공급한다. 화상 표시 장치(11)에서, 신호선 SIG에 나타나는 신호의 논리 레벨은, 2진 화상 데이터 DV의 논리 레벨 에 따라서 순차적으로 설정된다. 신호선 SIG을 따라서 액정 셀(2)에 나타나는 신호의 논리 레벨의 효과를 피하기 위해서, 트랜지스터 Q3 및 Q4는 각각 턴 오프 상태로 된다. 트랜지스터 Q5 및 Q6가 각각 턴 오프되면서, 신호선 SIG을 트랜지스터 Q7 내지 Q10를 채용하는 메모리부(3)에 접속하기 위해서 트랜지스터 Q11는 턴온된다. 이 상태에서, 신호선 SIG에 나타나는 신호의 논리 레벨은 메모리부(3)에 저장된다.
또한 그 후, 트랜지스터 Q3 및 Q4 각각은 턴온 상태로 되는데 반해, 프리차지 처리에 관련된 프리차징 구동 신호 CS와 동일한 위상을 갖는 구동 신호 FRP 및 프리차징 구동 신호 CS의 위상과 반대 위상을 갖는 구동 신호 XFRP는 트랜지스터 Q5 및 Q6 각각에 공급된다. 그러나, 트랜지스터 Q5 및 Q6만이, 메모리부(3)에 저장된 논리 레벨에 따라서 선택적으로 턴온된다. 따라서, 구동 신호 FRP 및 XFRP중의 어느 하나가 트랜지스터 Q5 및 Q6 각각에 의해서 선택되고, 트랜지스터 Q3 및 Q4을 채용하는 스위치 회로의 방식에 의해서 액정 셀(2)에 공급된다. 이러한 방식으로, 화상 표시 장치(11)가 메모리 방식으로 설정되도록 하면서, 표시부(13)는 메뉴 화면 등을 표시할 수 있다.
그리하여, 도 23에 도시된 구성은 이하의 실시예에 따른 구성으로서 도 1에 도시된 구성과 비교될 수 있다. 제일 먼저, 아날로그 구동 모드를 선택하기 위한 회로로서 트랜지스터 Q1 및 Q2가 제공된 스위치 회로는 본 실시예에 따라 구성으로부터 제거된다. 대신, 메모리 측에 트랜지스터 Q3 및 Q4를 채용하는 스위치 회로는 또한 제거된 스위치 회로의 기능을 실행한다. 이러한 방식으로 듀얼 기능 스위 치 회로로서 이 스위치 회로를 채용함으로써, 화상 표시 장치(11)에 채용된 트랜지스터의 수는 11에서 9로 줄어들 수 있다. 따라서, 화상 표시 장치(11)의 구성은 제거된 트랜지스터만큼 간단하게 될 수 있다. 그 결과, 액정 셀(2)의 개구창은 넓혀질 수 있다.
3. 실시예의 효과
화소부를 전술한 바와 같이 아날로그 구동 방식과 메모리 방식의 쌍방에 대응 가능하게 하는 경우에, 메모리 방식을 선택하는 스위치 회로를, 아날로그 구동 방식을 선택하는 스위치 회로에 사용될 수 있다. 따라서, 화소부(21)의 구성은 간략화될 수 있고, 그 결과, 액정 셀(2)의 개구창을 크게 할 수 있다.
구체적으로, 화소부(21)는 메모리 방식에 사용된 스위치 회로를 갖는 구성으로 설계된다. 메모리 방식에 사용된 스위치 회로는,
메모리부(3)를 신호선 SIG에 접속하고 신호선 SIG 상에 나타난 입력 화상 데이터 DV의 논리 레벨을 메모리부(3)에 저장하기 위한 트랜지스터 Q11를 채용하는 스위치 회로;
메모리부(3)에 저장된 논리 레벨에 따라서 서로 반대되는 위상을 갖는 구동 신호 FRP 또는 XFRP 각각을 선택하고 선택된 구동 신호 FRP 또는 XFRP를 트랜지스터 Q3 및 Q4를 채용하는 스위치 회로의 방식으로 액정 셀(2)에 출력하기 위한 트랜지스터 Q5 및 Q6를 채용하는 스위치 회로; 및
트랜지스터 Q5 및 Q6를 채용하는 스위치 회로를 액정 셀(2)에 접속하고, 메모리부(3)에 저장된 논리 레벨에 따라 선택된 구동 신호 FRP 또는 XFRP에 따라서 액정 셀(2)의 계조를 설정하기 위한 트랜지스터 Q3 및 Q4를 채용하는 스위치 회로이다.
아날로그 구동 방식에서, 트랜지스터 Q3 및 Q4를 채용하는 스위치 회로는 또한 신호선 SIG를 액정 셀(2)에 접속하기 위한 회로로서 사용된다. 따라서, 화소부(21)의 구성은 간략화될 수 있고, 그 결과로서 액정 셀(2)의 개구창은 넓어질 수 있다.
제2 실시예
도 3은, 본 발명의 제2 실시예에 따른 화상 표시 장치에서의 화소부를 도시하는 접속도이다. 즉, 제2 실시예에 따른 화상 표시 장치는 도면에 도시된 구성을 갖는 화소부(31) 각각의 매트릭스를 포함하는 표시부를 채용한다. 제2 실시예에 따른 화상 표시 장치에 채용된 화소부(31)는, 화소부(31)의 매트릭스를 구동하기 위한 수직 및 수평 구동부를 제외한 제1 실시예에 따른 화상 표시 장치에 채용된 화소부(21)와 동일한 구성을 갖는다. 이러한 이유로, 도 1에 도시된 화소부(21) 및 도 23에 도시된 화소부(1)에 포함된 각각의 대응하는 부분과 동일한 컴포넌트 및 도 3에 도시된 화소부(31)에 채용된 컴포넌트들은, 대응하는 동일한 참조부호와 동일한 부호로서 나타낸다. 또한, 동일한 컴포넌트는 설명의 중복을 피하기 위해서 다시 설명하지 않는다.
화소부(31)에서, 트랜지스터 Q6은 신호선 SIG 에 접속된다. 따라서, 프리차지 처리에 관련된 프리차징 구동 신호 CS의 위상과 반대되는 위상을 갖는 구동 신호 XCS는 신호선 SIG를 통해서 트랜지스터 Q6에 공급될 수 있다.
우선, 도 3에 도시된 바와 같이 아날로그 구동 방식에서, 트랜지스터 Q6의 초기 설정을 위한 H 논리 레벨은 신호선 SIG를 통해서 화소부(31)에 채용된 메모리부(3)에 미리 저장되고, 트랜지스터 Q11은 도 4e에 도시된 게이트 신호 GATED에 의해 구동된다. 도 5에 도시된 바와 같이, 미리 메모리부(3)에 저장된 H 논리 레벨은, 신호선 SIG에 접속된 트랜지스터 Q6을 선택적으로 구동하여 온 상태로 동작하도록 하기 위해서 도 4f에 도시된 전압 RAM과 같이 트랜지스터 Q6의 게이트에 공급된다. 이후, 도 4b에 도시된 게이트 신호 GATEA는 화소부(31)에 채용된 트랜지스터 Q3 및 Q4를 구동하여 온 상태로 동작하도록 한다. 이 상태에서, 액정 셀(2)은 트랜지스터 Q6, Q3 및 Q4를 통해서 신호선 SIG에 전기적으로 접속되어서, 도 4a에 도시된 신호선 SIG에 현재 나타나는 신호의 레벨이 액정 셀(2)의 단자들 중의 특정한 하나에 저장된다. 도 5에 도시된 부호 PIX는 액정 셀(2)의 특정 단자, 즉 트랜지스터 Q4측의 단자에 나타나는 신호를 나타낸다. 신호 PIX의 타이밍 차트는 도 4c에 도시된다. 또한, 트랜지스터 Q6의 초기 설정을 위한 H 논리 레벨은, 논리 레벨을 메모리 방식으로 메모리부(3)에 저장하여 이하의 도 6 및 도 7을 참조하여 기술되는 처리와 동일한 처리로 상술된 바와 같이 미리 메모리부(3)에 저장된다.
한편, 메모리 방식에서, 신호선 SIG에 나타나는 신호의 논리 레벨은 이하와 같이 메모리부(3)에 저장된다. 도 6b에 도시된 바와 같이, 트랜지스터 Q3 및 Q4가 턴오프 상태로 화소부(31)에 채용되도록 하기 위해서, 게이트 신호 GATEA는 낮은 레벨로 유지된다. 이러한 상태에서, 메모리부(3)의 전원 전압으로서 도 6d에 도시된 전원 전압 VRAM은, 신호선 SIG에 나타나는 신호의 레벨로서 도 6f에 도시된 H 레벨 VDD에 따른 전압 VDD로 하강된다. 그 후, 도 6a에 도시된 신호선 SIG은 현재 화상 데이터 DV의 논리 레벨로 유지되는 반면, 도 6e에 도시된 게이트 신호 GATED는, 화소부(31)에 채용된 트랜지스터 Q11를 온 상태로 유지하기 위해서, 높은 레벨로 유지된다. 이러한 상태에서, 메모리부(3)는 신호선 SIG에 전기적으로 접속되어서, 신호선 SIG에 나타나는 신호의 논리 레벨이 도 6f에 도시된 전압 RAM에 의해 표시되는 바와 같이 메모리부(3)에 저장되도록 한다. 이후, 도 6e에 도시된 게이트 신호 GATED는, 화소부(31)에 채용된 트랜지스터 Q11를 오프 상태로 두기 위해서 낮은 레벨로 변경된다. 이러한 상태에서, 도 6d 및 도 6f에 각각 메모리부(3)의 전력 전압으로서 도시된 전력 전압 VRAM 및 RAM은 액정 셀(2)의 구동 전압에 대응하는 전압 VDD2로 상승된다. 따라서, 트랜지스터 Q3 및 Q4를 통해서 액정 셀(2)에 접속된 트랜지스터 Q5 및 Q6은 턴온 및 턴오프로 제어될 수 있다.
도 8a 내지 도 8g는 메모리 방식으로 실행되는 연속적인 화상 표시 동작의 타이밍 차트를 도시한다. 프리차지 처리에 관련된 신호로서 도 8a에 도시된 프리차징 구동 신호 8a의 위상에 반대되는 위상을 갖는 신호로서 도 8b에 도시된 구동 신호 XCS는 신호선 SIG에 공급된다. 따라서, 신호선 SIG에 나타난 신호의 논리 레벨로서 메모리부(3)에 이미 저장된 논리 레벨에 따라서, 프리차지 처리에 관련된 프리차징 구동 신호 CS 또는 프리차징 구동 신호 CS의 위상에 반대되는 위상을 갖는 구동 신호 XCS를, 트랜지스터 Q3 및 Q4를 채용하는 스위치 회로에 공급하기 위해서, 트랜지스터 Q5 또는 Q6가 도 9에 도시된 화소부(31)에서 동작하는 트랜지스터로서 선택된다.
도 8c에 도시된 게이트 신호 GATEA는 트랜지스터 Q3 및 Q4를 온 상태로 둔다. 따라서, 프리차지 처리에 관련된 프리차징 구동 신호 CS 또는 프리차징 구동 신호 CS의 위상에 반대되는 위상을 갖는 구동 신호 XCS는, 트랜지스터 Q3 및 Q4를 채용하는 스위치 회로의 방식으로 화소부(31)에 채용된 액정 셀(2)에 공급된다. 그 결과, 액정 셀(2)은 신호선 SIG에 나타나는 신호의 논리 레벨로서 메모리부(3)에 이미 저장된 논리 레벨에 의해 결정된 2진 계조로 설정된다.
화소부(31)의 구성에 따라서, 수평 구동부(15)와 수직 구동부(17)는 신호선 SIG 뿐만 아니라 논리 레벨에 나타나는 신호의 레벨을 순차적으로 설정하고, 화소부(31)에 채용된 액정 셀(2)의 계조를 행마다 순차적으로 설정하도록, 각 행의 주사선뿐만 아니라 각 열의 신호선에 출력될 구동 신호를 절환함에 유의한다.
구체적으로, 아날로그 구동 방식에서, 트랜지스터 Q6를 온 상태로 두는데 필요한 초기 설정을 위해서 논리 레벨을 신호선 SIG로 출력한 후, 수평 구동부(15)는 신호선 SIG 상의 구동 신호를 액정 셀(2)의 계조를 결정하는 아날로그 신호로서 출력한다. 한편 메모리 방식에서, 논리 레벨이 시분할로 신호선 SIG에 접속된 화소부(31)에 저장된 후, 프리차지 처리에 관련된 프리차징 구동 신호 CS의 위상에 반대되는 위상을 갖는 구동 신호 XCS는 신호선 SIG에 출력된다. 트랜지스터 Q6의 초기 설정을 위한 논리 레벨은, 화상 데이터 DV의 논리 레벨을 메모리 방식으로 행마다 순차적으로 메모리부(3)에 저장하는 처리와 동일한 처리를 아날로그 구동 방식으로 미리 메모리부(3)에 저장됨에 유의한다. 이러한 순차적인 처리의 대안으로서, 트랜지스터 Q6의 초기 설정을 위한 논리 레벨은, 한번에 모든 행에 대해서 아 날로그 구동 방식으로 메모리부(3)에 미리 저장된다.
본 실시예에 따르면, 메모리 방식을 선택하기 위한 스위치 회로는 또한 아날로그 구동 방식을 선택하기 위한 스위치 회로로서 사용된다. 즉, 본 실시예에서, 신호선 SIG에 나타나는 신호의 레벨은 메모리 방식으로 프리차지 처리와 관련된 프리차징 구동 신호 CS의 위상과 반대 위상을 갖는 구동 신호 XCS를 갖는 구동 신호를 수신하기 위한 트랜지스터로서, 신호선 SIG에 접속된 트랜지스터 Q6를 통해서 아날로그 구동 방식으로 액정 셀(2)에 공급된다. 그러나, 제2 실시예도 또한 더 적은 트랜지스터를 요구하며 제1 실시예의 경우보다 넓은 액정 셀(2)의 개구창을 제공하는 간단한 구성을 갖는다. 또한, 본 실시예의 주사선의 수는 도 23에 도시된 화소부(1)에 대해서 8로부터 5로 감소된다. 주사선 카운트의 감소로 인해, 보다 넓은 액정 셀(2)의 개구창을 제공하는 간단한 구성이 또한 이루어진다.
제3 실시예
도 10은, 본 발명의 제3 실시예의 화상 표시 장치에서의 표시부를 도시하는 접속도이다. 즉, 제3 실시예의 화상 표시 장치는, 각각 도면에 도시된 구성을 갖는 화소부(41)의 매트릭스를 포함하는 표시부를 채용한다. 제3 실시예에 따른 화상 표시 장치에 채용된 화소부(41)는, 화소부(41)의 매트릭스를 구동하는 수직 및 수평 구동부를 제외하고 제2 실시예에 따른 화상 표시 장치에 채용된 화소부(31)와 동일한 구성을 갖는다. 이러한 이유로, 도 3에 도시된 화소부(31), 도 1에 도시된 화소부(21) 및 도 23에 도시된 화소부(1)에 포함된 각각의 대응부와 동일한 컴포넌트로서 도 10에 도시된 화소부(41)에 채용된 컴포넌트는, 대응부와 동일한 참조부호 및 동일한 부호로서 표시된다. 또한, 동일한 컴포넌트는 설명의 중복을 피하기 위해서 다시 설명하지 않는다.
제3 실시예의 경우, 그러나, 메모리부(3)가 액정 셀(2)에 공통되는 메모리로서 복수의 액정 셀(2)에 제공된다. 메모리 방식에서, 메모리부(3)와 관련된 모든 액정 셀(2)의 계조 또는 메모리부(3)와 관련된 일부 액정 셀(2)의 계조는 메모리부(3)에 저장된 논리 레벨에 따라 설정된다. 좀더 구체적으로, 메모리부(3)와 관련된 액정 셀(2)은 컬러 화상의 화소부를 구성하는 서브 화소부의 액정 셀인 적색 액정 셀(2R), 녹색 액정 셀(2G) 및 청색 액정 셀(2B)이다. 따라서, 제3 실시예의 경우, 아날로그 구동 방식의 화상 데이터 SDI는 각 서브 화소부에 공급되는 한편, 메모리 방식의 화상 데이터 DV는 모든 메모리부(3)에 공급된다.
구체적으로, 화소부(41)에서 적색 액정 셀(2R)과 적색 축적 용량(CsR)은 트랜지스터 Q4R를 통해서 트랜지스터 Q3에 접속되는 병렬 회로를 형성한다. 마찬가지로, 녹색 액정 셀(2G) 및 녹색 축적 용량(CsG)은 트랜지스터 Q4G를 통해서 트랜지스터 Q3에 접속된 병렬 회로를 형성한다. 마찬가지로, 청색 액정 셀(2B) 및 청색 축적 용량(CsB)은 트랜지스터 Q4B를 통해서 트랜지스터 Q3에 접속되는 병렬 회로를 형성한다. 트랜지스터 Q3은 프리차징 구동 신호 CS를 출력하기 위한 트랜지스터 Q5와, 프리차징 구동 신호 CS의 위상과 반대 위상을 갖는 구동 신호 XCS를 출력하기 위한 트랜지스터 Q6에 접속된다. 게이트 신호 GATER에 의해서 턴 온 및 턴 오프하도록 구동되면, 적색 액정 셀(2R)과 적색 축적 용량(CsR)을 구성하는 병렬 회로에 접속된 적색 트랜지스터 Q4R은 트랜지스터 Q3에 따라 스위치 회로를 형성한다. 마찬가지로, 게이트 신호 GATEG에 의해서 턴 온 및 턴 오프로 구동되어, 녹색 액정 셀(2G)과 녹색 축적 용량(CsG)로 구성되는 병렬 회로에 접속된 녹색 트랜지스터 Q4G는 트랜지스터 Q3에 따라 스위치 회로를 형성한다. 마찬가지로, 게이트 신호 GATEB에 의해서 턴 온 및 턴 오프로 구동되어, 청색 액정 셀(2B)과 청색 축적 용량(CsB)로 구성되는 병렬 회로에 접속된 청색 트랜지스터 Q4B는 트랜지스터 Q3에 따라서 스위치 회로를 형성한다.
이하에서 아날로그 구동 방식으로 실행되는 동작이, 도 11a 내지 도 11f 및 도 12를 참조하여 설명된다. 제일 먼저, 아날로그 구동 방식에서, 트랜지스터 Q6의 초기 설정을 위한 H 논리 레벨은, 신호선 SIG와 도 11e에 도시된 게이트 신호 GATED에 의해 구동되는 트랜지스터 Q11를 통해서 도 10에 도시된 바와 같이 화소부(41)에 채용된 메모리부(3)에 미리 저장된다. 이후, 적색 액정 셀(2R), 청색 액정 셀(2G) 및 청색 액정 셀(2B)의 계조를 특정하는 구동 신호는, 이하에서 도 11a에 도시된 부호 R, G 및 B에 의해 나타난 시분할로 신호선 SIG에 출력된다. 도 11b1에 도시된 적색 게이트 신호 GATER, 도 11b2에 도시된 녹색 게이트 신호 GATEG 및 도 11b3에 도시된 게이트 신호 GATEB는 모두 화소부(41) 내에서 동시에 높은 레벨로 올라간다. 이후, 도 11a에 도시된 부호 R로 표시된 기간 동안, 신호선 SIG상에 나타나는 신호는 기간의 마지막에 적색에 대한 레벨로 설정되고, 적색 게이트 신호 GATER은 낮은 레벨로 내려온다. 따라서, 화소부(41)에서 도 11c1에 도시된 바와 같은 적색 액정 셀(2R)의 단자 중의 특정한 하나에 나타나는 적색 전압 PIXR, 도 11c2에 도시된 바와 같은 녹색 액정 셀(2G)의 단자 중의 특정한 하나에 나타나는 녹색 전압 PIXG 및 도 11c3에 도시된 바와 같은 청색 액정 셀(2B)의 단자 중의 특정한 하나에 나타나는 청색 전압 PIXB은 모두, 신호선 SIG에 나타나는 신호의 레벨, 즉 적색 레벨로 설정된다.
마찬가지로, 도 11a에 도시된 부호 G로 표시된 기간 동안, 신호선 SIG에 나타나는 신호는 녹색에 대한 레벨로 설정되고, 기간의 끝에서, 녹색 게이트 신호 GATEG는 낮은 레벨로 내려온다. 따라서, 화소부(41)에서, 도 11c2에 도시된 녹색 전압 PIXG 및 도 11c3에 도시된 청색 전압 PIXB는 신호선 SIG에 나타나는 신호의 레벨, 즉 녹색 레벨로 변경된다. 마찬가지로, 도 11a에 도시된 부호 B로 표시된 기간 동안, 신호선 SIG에 나타나는 신호는 청색 레벨로 설정되고, 기간의 끝에서 청색 게이트 신호 GATEB는 낮은 레벨로 내려온다. 따라서, 화소부(41)에서, 도 11c3에 도시된 청색 전압 PIXB는 신호선 SIG에 나타나는 신호의 레벨, 즉 청색 레벨로 변경된다. 마찬가지로, 화소부(41)에 채용된, 적색 액정 셀(2R), 녹색 액정 셀(2G) 및 청색 액정 셀(2B)의 계조는, 순차적인 시분할로 각각의 값으로 설정된다. 도 10 또는 도 12에 도시된 구성에서, 적색 액정 셀(2R), 녹색 액정 셀(2G) 및 청색 액정 셀(2B)의 계조를 시분할로 순차적인 각각의 값으로 설정하기 위해서, 온 상태로 동작을 계속하는 트랜지스터 Q3과 함께, 적색 트랜지스터 Q4R, 녹색 트랜지스터 Q4R 및 청색 트랜지스터 Q4B는 턴 온 및 턴 오프함으로써 동작한다.
한편, 도 13 및 도 14를 참조함으로써, 이하에서는, 신호선 SIG에 나타나는 신호의 논리 레벨이 메모리부(3)에 저장되는 방식으로 제3 실시예에 설정된 메모리 방식을 설명한다. 각각 도 13b1, 13b2 및 13b3에 도시된 낮은 레벨로 설정된 게이트 신호 GATER, GATEG 및 GATEB를 화소부(41)의 트랜지스터 Q4R, Q4G 및 Q4B 각각 을 오프 상태로 두면서, 메모리부(3)의 전압으로서 도 13d에 도시된 전력 전압 VRAM은, 신호선 SIG에 나타난 신호로서 도 13f에 도시된 신호 RAM의 H 레벨에 따른 전압 VDD로 떨어진다. 또한 트랜지스터 Q3은 트랜지스터 Q4B에 따라 온 또는 오프 상태로 됨에 유의한다. 이후, 화소부(41)에서, 신호선 SIG에 나타나는 신호의 레벨은 도 13a에 도시된 바와 같이 현재의 화상 데이터 DV의 논리 레벨로 설정된다. 이 상태에서, 트랜지스터 Q11을 메모리부(3)를 신호선 SIG에 전기적으로 접속하도록 온 상태로 두기 위해서, 도 13e에 도시된 게이트 신호 GATED는 높은 레벨로 올라간다. 신호선 SIG에 전기적으로 접속된 메모리부(3)와 함께, 도 13f에 도시된 신호선 SIG에 나타나는 신호 RAM의 레벨은 메모리부(3)에 저장된다. 이후, 계속해서 화소부(41)에 채용된 트랜지스터 Q11을 오프 상태로 두기 위해서, 도 13e에 도시된 게이트 신호 GATED는 낮은 레벨로 내려간다. 이러한 상태에서, 메모리부(3)의 전력 전압으로서 도 13d 및 도 13f에 각각 도시된 전력 전압 VRAM 및 RAM은, 적색 액정 셀(2R), 녹색 액정 셀(2G) 및 청색 액정 셀(2B)의 구동 전압에 대응하여 전압 VDD2까지 올라간다. 따라서, 트랜지스터 Q5 또는 Q6는 턴 온 및 턴 오프로 제어될 수 있다.
도 15는 메모리 방식으로 실행되는 이후의 화상 표시 동작의 타이밍 차트를 도시한다. 프리차지 처리에 관련된 신호로서 도 15a에 도시된 프리차징 구동 신호CS의 위상과 반대 위상을 갖는 신호로서 도 15b에 도시된 구동 신호 XCS가 신호선 SIG에 공급된다. 따라서, 신호선 SIG에 나타나는 신호의 논리 레벨로서 메모리부(3)에 이미 저장된 논리 레벨에 따라서, 프리차지 처리에 관련된 프리차징 구동 신호 CS 또는 프리차징 구동 신호 CS의 위상과 반대 위상을 갖는 구동 신호 XCS 각각을 트랜지스터 Q3을 채용하는 스위치 회로에 공급하기 위해서, 트랜지스터 Q5 또는 Q6가 도 16에 도시된 화소부(41)에서 동작하는 트랜지스터로서 선택된다.
이후, 도 15c3에 도시된 청색 게이트 신호 GATEB는 트랜지스터 Q3 및 Q4B를 턴 온한다. 마찬가지로, 도 15c2에 도시된 녹색 게이트 신호 GATEG는 녹색 트랜지스터 Q4G를 턴 온하는 반면, 도 15c1에 도시된 적색 게이트 신호 GATER는 적색 트랜지스터 Q4R을 턴 온한다. 따라서, 표시부는 메모리부(3)에 이미 저장된 논리 레벨에 따른 2진 계조에 기초하여 신호선 SIG에 나타나는 신호의 레벨로서 흑백 화상을 표시한다. 이 경우, 모든 트랜지스터 Q3, Q4R, Q4G 및 Q4B를 턴온하는 대신, 단지 청색 게이트 신호 GATEB 가 트랜지스터 Q3 및 Q4B를 턴온하는데 사용되는 구성을 제공하는 것이 가능함에 유의한다. 그러한 구성에서, 표시부는, 신호선 SIG에 나타나는 신호의 레벨로서 메모리부(3)에 이미 저장된 논리 레벨에 따른 2진 계조에 기초하여 청색 화상을 표시한다. 또한 적색 게이트 신호 GATER 및 청색 게이트 신호 GATEB만이 트랜지스터 Q3, Q4R 및 Q4B만을 턴 온하는데 사용되는 다른 구성을 제공할 수 있다. 이러한 다른 구성에서, 표시부는, 신호선 SIG에 나타나는 신호의 레벨로서 메모리부(3)에 이미 저장된 논리 레벨에 따른 2진 계조에 기초하여 마젠타(magenta)색 화상을 표시한다. 또한, 단지 녹색 게이트 신호 GATEG 및 청색 게이트 신호 GATEB가 트랜지스터 Q3, Q4G 및 Q4B만을 턴 온하는데 사용되는 다른 구성을 제공할 수 있다. 이러한 다른 구성에서, 표시부는 시안색 화상을 표시한다.
본 실시예에 따르면, 메모리부는 셀에 공통인 메모리로서 복수의 액정 셀에 할당된다. 따라서, 트랜지스터의 수는 더 감소될 수 있다. 그 결과, 액정 셀의 개구창은 또한 넓혀질 수 있다.
구체적으로, 메모리부는, 컬러 화소부를 구성하는 셀에 공통인 메모리로서, 적색, 녹색 및 청색 액정 셀에 할당된다. 따라서, 본 실시예의 트랜지스터의 수는, 도 23에 도시된 화소부(1)에 대해서 27(= 9×3)로부터 11로 감소될 수 있다. 그 결과, 액정 셀의 개구창 또한 넓혀질 수 있다.
트랜지스터 Q5 또는 Q6는 트랜지스터 Q3을 통해서 적색 트랜지스터 Q4R, 녹색 트랜지스터 Q4G 또는 청색 트랜지스터 Q4B에 전기적으로 접속될 트랜지스터로서 선택된다. 그러한 구성으로, 도 17에 도시된 화소부(51)의 경우와 같이 누설 전류에 대한 특성을 확보하여 적은 수의 트랜지스터를 사용해서 적절한 신뢰성을 확보할 수 있다. 도 10에 도시된 화소부(41)와 비교하여, 화소부(51)에서 트랜지스터 Q3은, 각각 적색 트랜지스터 Q3R, 녹색 트랜지스터 Q4G 또는 청색 트랜지스터 Q4B 각각과 짝지어진 적색, 녹색 및 청색 트랜지스터 Q3R, Q3G 및 Q3B를 대신하여, 트랜지스터 Q5 또는 Q6를 적색 액정 셀(2R), 녹색 액정 셀(2G) 및 청색 액정 셀(2B) 각각에 접속하기 위한 스위치 회로를 형성한다. 스위치 회로는 적색 트랜지스터 Q3R 및 Q4R로 구성되는 더블 게이트 스위치 회로, 녹색 트랜지스터 Q3G 및 Q4G로 구성되는 더블 게이트 스위치 회로 및 청색 트랜지스터 Q3B 및 Q4B로 구성되는 더블 게이트 스위치 회로이다.
실질적으로 충분히 넓은 개구창이 여전히 도 17에 도시된 화소부(51)에 의해 확보될 수 있는 경우, 도 17에 도시된 구성에 채용된 트랜지스터의 수는 여전히 도 23에 도시된 구성의 트랜지스터의 수보다 작기 때문에, 화소부(51)는 구현될 수 있다. 상술한 바와 같이, 화소부(51)에서, 트랜지스터 Q3은, 각각 적색 트랜지스터 Q4R, 녹색 트랜지스터 Q4G 또는 청색 트랜지스터 Q4B 각각과 짝지어진 적색, 녹색 및 청색 트랜지스터 Q3R, Q3G 및 Q3B를 대신하여, 트랜지스터 Q5 또는 Q6를 적색 액정 셀(2R), 녹색 액정 셀(2G) 및 청색 액정 셀(2B) 각각에 접속하기 위한 스위치 회로를 형성한다. 스위치 회로는 적색 트랜지스터 Q3R 및 Q4R로 구성되는 더블 게이트 스위치 회로, 녹색 트랜지스터 Q3G 및 Q4G로 구성되는 더블 게이트 스위치 회로 및 청색 트랜지스터 Q3B 및 Q4B로 구성되는 더블 게이트 스위치 회로이다. 또한, 도 17에 도시된 구성의 경우, 게이트 신호는 적색 게이트 신호 GATER, 녹색 게이트 신호 GATEG 및 청색 게이트 신호 GATEB 사이로 절환될 수 있어서, 메모리 방식으로 필요한 표시 컬러가 보다 높은 자유도로 다양한 컬러들 중에서 선택될 수 있다.
제4 실시예
도 18a 내지 도 18f는 본 발명의 제4 실시예에 따른 화상 표시 장치에서 생성된 신호의 타이밍 차트를 도시한다. 제4 실시예에 따른 화상 표시 장치의 구성은, 제4 실시예에 따른 화상 표시 장치의 수평 및 수직 구동부가 도면에 도시된 타이밍 차트에 따른 동작을 실행하는 사실을 포함하는 일부 차이점을 제외하고 제1 내지 제3 실시예의 구성과 동일하다. 그러나, 설명을 간단하게 하기 위해서, 제4 실시예의 구성은, 화소부(31)의 구성으로서 도3에 도시된 구성에 채용된 컴포넌트 를 표시하는데 사용된 참조 부호(또는 보호)의 사용에 의해 설명된다. 도 18에 도시된 타이밍 차트에 사용된 부호 MODE는 화상 표시 장치의 동작 모드를 표시한다. 노말 방식(NORMAL MODE)은 전술한 아날로그 구동 방식이다. 라이트 방식(WRITE MODE)은 신호선 SIG에 나타나는 신호의 논리 레벨이 메모리부에 저장되는 메모리 방식, 또는 초기 설정 논리 레벨이 메모리부(3)에 저장된 아날로그 구동 방식이다. 리드 메모리(read-memory) 방식은 메모리부(3)의 설정에 따라 화상을 표시하는 메모리 방식이다. 또한, 도 18의 타이밍 차트에 도시된 해칭부(hatched portion)는 신호선 SIG을 설정하는 동작 또는 신호 GATEA와 같은 구동 신호를 표시한다.
본 실시예의 경우, 기간 T1동안, 수평 및 수직 구동부는 노말 방식으로 동작한다. 이 기간은 화소부의 계조가 도 18a 내지 도 18d에 도시된 바와 같이 순차적으로 설정된다. 한편, 메모리 방식에서, 메모리부(3)에 논리 레벨을 저장하는 동작은 도 18a 내지 도 18f에 도시된 일부 프레임 기간동안 반복적으로 실행된다. 따라서, 본 실시예의 경우, 메모리부(3)에 논리 레벨을 저장하는 동작이 부정확하게 실행되거나, 적어도 프레임 기간의 경과 후 정전기 현상 등으로 인해 메모리부(3)에 저장된 올바른 논리 레벨이 우연히 반전되는 경우에도, 메모리부(3)에 저장된 올바른 논리 레벨에 기초한 화상은 메모리 방식으로 표시될 수 있고, 비트 반전 등에 의한 화질 열화를 막을 수 있다.
아날로그 구동 방식에서, 수평 구동부는, 필드 반전, 프레임 반전 및 라인 반전 처리와 같은 처리를 실행함으로써 신호선 SIG에 나타나는 구동 신호의 극성을 주기적으로 반전시킨다. 한편, 메모리 방식에서, 수평 구동부는 신호선 SIG에 나 타나는 신호의 논리 레벨을 정극성(positive polaritiy)으로 설정한다.
또한, 본 실시예의 경우, 아날로그 구동 방식에서, 트랜지스터 Q6 및 트랜지스터 Q3 및 Q4를 채용하는 스위치 회로를 통해서 액정 셀(2) 내의 신호선 SIG에 나타나는 신호의 논리 레벨을 설정하는 동작에서, 트랜지스터 Q6, Q3 및 Q4를 통해 전압 강하를 보상하기 위해서, 오프셋 전압은 도 18b에 도시된 바와 같이 액정 셀(2)의 공통 전극에 인가된 구동 신호 VCOM으로 설정된다. 도 18에 도시된 타이밍 차트에 사용된 부호 ΔV는 이러한 오프셋 전압을 표시함에 유의한다. 따라서, 본 실시예는 아날로그 구동 방식에서의 발광 휘도와 메모리 방식에서의 발광 휘도의 차이를 감소시킬 수 있다.
따라서, 동작 방식이 아날로그 구동 방식에서 메모리 방식으로 변경되는 경우, 메모리부(3)에 논리 레벨을 저장하는 동작이 완료된 후, 트랜지스터 Q3 및 Q4를 채용하는 스위치 회로를 턴온하는 타이밍에, 타이밍 제너레이터(16)는 오프셋 전압 ΔV를 사용한 보정을 정지한다. 한편, 구동 방식이 메모리 방식으로부터 아날로그 구동 방식으로 변경되는 경우, 메모리부(3)에 논리 레벨을 저장하기 바로 직전의 시점에, 타이밍 제너레이터(16)는 오프셋 전압 ΔV을 사용해서 보정을 시작한다.
따라서, 본 실시예의 경우, 메모리 방식을 채용하는 기간 T2에서, 오프셋 전압 ΔV을 인가 및 제거하는 동작이 실행되어서, 인가의 효과 및 화질 열화로부터 오프셋 전압 ΔV의 제거를 가능하게 한다.
또한, 본 실시예의 경우, 메모리부(3)에 논리 레벨을 저장하는 동작은 고정 된 기간에 반복적으로 실행되어서, 부정확한 논리 레벨이 메모리부(3)에 저장되는 경우라도, 부정확한 논리의 효과로 화질의 열화를 막을 수 있다.
오프셋 전압 ΔV을 액정 셀(2)의 공통 전극에 나타나는 구동 신호 VCOM에 인가함으로써, 신호선 SIG에 나타나는 신호의 레벨에서 액정 셀의 다른 전극에 나타나는 전압을 설정하는 동작에서 신호 레벨 하강의 발생을 보정할 수 있다. 따라서, 본 실시예는 아날로그 구동 방식의 발광 휘도와 메모리 방식의 발광 휘도 사이의 차이를 감소시킬 수 있다.
또한, 상기 동작은 아날로그 구동 방식으로 화상을 표시하는 기간을 제외한 메모리 방식 기간동안 실행된다. 따라서, 오프셋 전압 ΔV의 인가 및 제거 발생한 화질 열화를 지각 곤란으로서 다룰 수 있고, 사용자가 느끼는 불편함을 제거할 수 있다.
제5 실시예
도 19는 본 발명이 제5 실시예에 따른 화상 표시 장치에 채용된 표시부의 구성을 도시하는 도면이다. 본 화상 표시 장치의 구성은, 제5 실시예의 경우 초기 설정을 위한 논리 레벨을 메모리부(3)에 저장하는 동작이 고정된 기간 동안 반복적으로 실행되는 것을 제외하고, 전술된 실시예의 구성과 동일하다.
또한 아날로그 구동 방식에서, 초기 설정을 위한 논리 레벨은 메모리부(3)에 바르게 설정될 수 없는 경우 또는 메모리부(3)에 저장된 초기 설정용 올바른 논리 레벨이 정전기 등에 의해 반전하는 경우에도, 메모리부(3)를 채용하는 화소부의 계조를 올바르게 표시하는 것이 어렵다. 즉, 마치 화소부가 결함 화소인 경우 계조 의 표시가 제안된다.
한편 본 실시예의 경우, 아날로그 구동 방식에서, 초기 설정용 논리 레벨을 메모리부(3)를 저장하는 동작은 고정 기간 동안 반복적으로 실행된다. 따라서, 본 실시예의 경우, 초기 설정용 논리 레벨이 메모리부(3)에 올바르게 저장될 수 없는 경우 또는 메모리부(3)에 저장된 올바른 논리 레벨이 정전기 등으로 인한 반전된 경우, 적어도 고정 기간의 경과 후, 메모리부(3)에 저장된 올바른 논리 레벨에 기초한 화상이 표시될 수 있고, 따라서 부정확한 계조 표현으로 인한 화질 열화를 피할 수 있다.
본 실시예에서, 메모리부(3)에 초기 설정용 논리 레벨을 새로이 설정한 기간은 화상 데이터 SDI의 수직 또는 수평 블랭킹 기간으로서 구현되고, 메모리부(3)에 초기 설정용 논리 레벨을 새로이 설정하는 동작은 복수 행 단위로 표시부에 채용된 모든 화소부에 대해서 실행된다.
또한, 그때, 도 19에 도시된 바와 같이 수평 구동부에 가장 가까운 위치에 제공된 제1 화소부(31A)에 채용된 트랜지스터 Q11은 온 상태로 동작하게 되고, 초기 설정용 논리 레벨이 화소부(31A)에 채용된 메모리부(3)에 저장된 후, 화소부(31A)에 채용된 트랜지스터 Q11은 턴 오프되어 오프 상태로 유지된다. 이 상태에서, 초기 설정용 논리 레벨을 화소부(31B)에 채용된 메모리부(3)에 저장하기 위해서 동일한 도면에 도시된 대응하는 화소부(31B)에 채용된 트랜지스터 Q11은 온 상태로 동작하게 된다. 마찬가지로, 초기 설정용 논리 레벨이 화소부(31B)에 채용된 메모리부(3)에 저장된 후, 화소부(31B)에 채용된 트랜지스터 Q11은 턴 오프되어 오프 상태로 유지된다. 이러한 상태에서, 대응하는 화소부(31C)에 채용된 트랜지스터 Q11은, 초기 설정용 논리 레벨을 화소부(31C)에 채용된 메모리부(3)에 저장하기 위해서 온 상태로 동작하도록 된다.
상술한 바와 같이, 실시예의 경우, 초기 설정용 논리 레벨을 메모리부(3)에 저장하는 동작의 완료 상태의 이점을 취함으로써, 초기 설정용 논리 레벨은 다른 메모리부(3)에 저장될 수 있어서, 신호선 SIG을 구동하는 수평 구동부에 부담을 경감될 수 있다. 수평 구동부에 의한 부담이 저감될 수 있기 때문에, 수평 구동부의 구성은 부하 경감만큼 간략화될 수 있다.
초기 설정용 논리 레벨이 상술한 바와 같이 메모리부(3)에 초기 설정용 논리 레벨을 저장하는 동작의 완료 상태의 이점을 취함으로써 다른 메모리부(3)에 저장될 수 있는 경우, 메모리부(3)에 초기 설정용 논리 레벨을 저장하는 동작은 복수 화소부에서 실행될 수 있고, 즉 초기 설정용 논리 레벨을 메모리부(3)에 저장하는 동작은 모든 복수 화소부에 포함된 모든 화소부에 대해서 한번 실행된다. 그러나, 이 경우, 그러한 복수 화소부에 포함된 복수의 화소부에 채용된 트랜지스터 Q11는 모두 온 상태로 유지되어, 수평 구동부에 의한 부하가 증가된다. 그럼에도 불구하고, 초기 설정용 논리 레벨을 전체 표시부에 포함된 모든 화소 상에 메모리부(3)에 저장하는 동작을 실행하는데 걸리는 시간은 짧아진다.
상술한 바와 같이, 본 실시예의 경우, 아날로그 구동 방식에서, 초기 설정용 논리 레벨을 메모리부(3)에 저장하는 동작은 고정된 기간에 반복적으로 실행된다. 따라서, 아날로그 구동 방식에서, 비트 반전 등으로 인해 표시된 화질의 열화를 방 지할 수 있다.
또한, 본 실시예에서, 초기 설정용 논리 레벨을 메모리부(3)에 저장하는 기간은 화상 데이터 SDI의 수직 또는 수평 블랭킹 기간으로서 구현된다. 따라서, 초기 설정용 논리 레벨을 메모리부(3)에 저장하는 동작은 화상의 표시에 어떠한 효과도 갖지 않는 블랭킹 기간을 사용하여 효과적으로 실행될 수 있다.
제6 실시예
도 20은 본 발명의 제6 실시예에 따른 화상 표시 장치(61)의 일부를 도시하는 블록도이다. 도면에 도시된 바와 같이, 화상 표시 장치(61)는 수평 구동부(62)와 표시부(63)를 채용한다. 수평 구동부(62)는 디지털/아날로그 변환부(64)를 포함할 뿐만 아니라 회로 SEL1, SEL2, SEL3 및 SEL4를 선택한다. 수평 구동부(62)는 복수의 신호선 SIG1 내지 SIG4를 시분할로 구동한다. 아날로그 구동 방식에서, 디지털/아날로그 변환부(64)는 디지털 아날로그 처리를 실행하여, 신호선 SIG1 내지 SIG4에 대한 화상 데이터 DCOG를 도 21a에 도시된 바와 같이 시분할로 신호선 SIG1 내지 SIG4에 분배된 아날로그 구동 신호 COG로 변환한다. 도 21b1 내지 도 21b4는, 디지털 아날로그 변환부(64)에 의해 신호선 SIG1 내지 SIG4에 생성된 아날로그 구동 신호 COG로서 각각 선택 회로 SEL1 내지 SEL4가 도 21c1 내지 도 21c4에 도시된 구동 신호 COG 상을 지날 수 있도록 하는 펄스를 각각 도시한다. 도 21b1, 21b2, 21b3 및 21b4 각각에 도시된 펄스로부터 명백한 바와 같이, 선택 회로 SEL1, SEL2, SEL3 및 SEL4는 순차적으로 활성화된다.
표시부(63)는 상술한 제3 내지 제5 실시예에 따른 화소부의 구성과 동일한 구성을 갖는 각 화소부(65)를 채용한다. 도 21c1에 도시된 구동 신호 R1, G1 및 B1으로서 신호선 SIG1에 할당된 구동 신호 COG는 제1 화소 열을 구동하고, 화소 열 상의 각 화소부(65)에 적색, 녹색 및 청색으로 각각 채용된 액정 셀(2)의 단자 중의 특정한 하나에 순차적으로 전압을 설정한다. 마찬가지로, 도 21c2에 도시된 구동 신호 R2, G2 및 B2로서 신호선 SIG2에 할당된 각 구동 신호 COG, 도 21c3에 도시된 구동 신호 R3, G3 및 B3으로 신호선 SIG3, 및 도 21c4에 도시된 구동 신호 R4, G4 및 B4로서 신호선 SIG4는 제2 화소열, 제3 화소열, 제4 화소열 각각을 구동한다. 적색 신호로서 신호선 SIG1 내지 SIG4의 각각에 나타나는 구동 신호 COG의 전압은 액정 셀(2)의 계조를 출력하는 한편, 도 21d1에 도시된 적색 게이트 신호 GATER은 높은 레벨로 유지된다. 마찬가지로, 녹색 및 청색의 신호로서 나타나는 구동 신호 COG의 전압은 각각 액정 셀(2)의 계조를 출력하는 한편, 도 21d2에 도시된 녹색 게이트 신호 GATEG 및 도 21d3에 도시된 청색 게이트 신호 GATEB는 높은 레벨로 유지된다.
또한 메모리 방식에서, 수평 구동부는 신호선 SIG1 내지 SIG4 사이의 신호선 SIG1 내지 SIG4에 대한 화상 데이터 DCOG의 일부를 시분할로 분배한다.
본 실시예에 따르면, 전술한 실시예와 동일한 효과는 복수의 신호선이 시분할로 구동되는 경우에도 얻어질 수 있다.
제7 실시예
도 22는 제7 실시예에 따른 화상 표시 장치에 채용된 컬러 화소부의 평면 배치를 도시하는 도면이다. 제7 실시예의 구성은, 본 실시예의 화소 배치가 다른 실 시예와 다른 것을 제외하고는 전술한 제3 내지 제6 실시예와 동일하다. 본 화상 표시 장치에서, 도 22에 도시된 컬러 화소부(31)는, 각각 적색, 녹색 및 청색 액정 셀을 채용하는 R, G 및 B 화소부로 지칭되는 복수의 화소부를 포함한다. 도면에 도시된 바와 같이, R, G 및 B 화소부 각각은 수평 주사선에 평행한 방향으로 가늘고 길게 형성된다. 컬러 화소부(31)의 R, G 및 B 화소부는 신호선 SIG에 평행한 방향으로 연속적으로 배치된다.
전술한 제3 내지 제6 실시예 중 어느 하나에 따르는 화소부(31)의 경우, 화소부(31)에 접속된 신호선과 관련된 주사선의 수는 증가한다. 이러한 이유로, 본 실시예의 경우, R, G 및 B 화소부는 각각 수평 주사선에 평행한 방향으로 가늘고 길게 형성되며, 화소부(31)의 R, G 및 B 화소부는 상술한 바와 같이 신호선 SIG에 평행한 방향으로 연속적으로 배치된다. 따라서, 컬러 화소부(31)의 R, G 및 B 화소부 사이의 갭은 또한 수평 주사선에 평행한 방향으로 연장된다. 또한, 컬러 화소부(31)에 대한 주사선은, 주사선의 레이아웃의 효율을 증가시키기 위해서 갭 상에 놓인다.
상술한 바와 같이, R, G 및 B 화소부는 수평 주사선에 평행한 방향으로 가늘고 길게 형성되도록 각각 설계되고, 컬러 화소부(31)의 R, G 및 B 화소부는 신호선 SIG 에 평행한 방향으로 연속적으로 배치된다. 따라서, 주사선의 배치의 효율성이 증가될 수 있다. 그 결과, 액정 셀의 개구창은 더 넓어질 수 있다.
제8 실시예
설명한 실시예의 경우, 2진 화상 데이터에 기초한 화상은 메모리 방식으로 표시된다. 그러나, 본 발명의 범위는 결코 실시예에 한정되는 것은 아님에 유의한다. 예를 들면, 면적 계조 기술은 다비트(multi-bit) 화상을 표시하기 위한 메모리 방식에 채용될 수 있다.
또한, 설명된 실시예의 경우, SRAM 메모리부가 각 화소부에 제공된다. 그러나, 본 발명의 범위는 결코 실시예에 의해서 한정되지 않음에 유의한다. 즉, 다른 형태의 메모리부가 각 화소부에 제공될 수 있다. 예를 들면, DRAM 메모리부각 각 화소부에 제공될 수 있다.
무엇보다도, 설명된 실시예의 경우, 입력 화상 데이터는 적, 녹 및 청색과 같은 다른 컬러를 갖는 데이터이고, 컬러 데이터에 기초한 컬러 화상이 표시된다. 그러나, 본 발명의 범위는 결코 실시예에 의해서 한정되지 않음에 유의한다. 예를 들면, 본 발명은 또한 3색 이상의 데이터에 기초하여 컬러 화상이 표시되는 다수의 애플리케이션에 채용될 수 있다.
또한, 설명된 실시예의 경우, 본 발명은 액정 표시 장치에 채용된다. 그러나, 본 발명의 범위는 결코 실시예에 한정되지 않음에 유의한다. 즉, 본 발명은 다른 종류의 다양한 표시 장치에 채용될 수 있다. 예를 들면, 본 발명은 또한 EL(Electro Luminescence) 표시 장치에 채용될 수 있다.
또한, 당업자라면, 첨부된 특허청구범위 또는 그 균등물의 범위 내에 있는 설계 요구나 다른 인자에 따라서, 다양한 개조, 조합, 부조합 및 변형이 있을 수 있음을 이해해야할 것이다.
본 발명은 화상 표시 장치 및 화상 표시 방법에 관한 것이다. 좀더 구체적 으로, 본 발명은 아날로그 구동 방식과 메모리 방식 간에 동작을 절환할 수 있는 화상 표시 장치에 채용될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 화상 표시 장치에 채용된 화소부의 구성을 도시하는 접속도이다.
도 2는 본 발명의 제1 실시예에 따른 화상 표시 장치를 도시하는 블록도이다.
도 3은 본 발명의 제2 실시예에 따른 화상 표시 장치에 채용되는 화소부를 도시하는 접속도이다.
도 4a 내지 도 4f는 본 발명의 제2 실시예로서 도 3에 도시된 실시예에 따른 화상 표시 장치에 의해 아날로그 구동 방식으로 실행되는 동작 동안 생성된 신호의 타이밍 차트이다.
도 5는, 아날로그 구동 방식으로 동작하는 제2 실시예로서 도 3에 도시된 실시예에 따른 화상 표시 장치에 의해 실행된 동작동안 생성된 신호의 타이밍 차트이다.
도 6a 내지 도 6f는, 본 발명의 제2 실시예로서 메모리 방식으로 도 3에 도시된 실시예에 따른 화상 표시 장치에 의해 실행된 동작 동안 생성된 신호의 타이밍 차트이다.
도 8a 내지 도 8g는, 본 발명의 제2 실시예로서 메모리 방식으로 도 3에 도시된 실시예에 따른 화상 표시 장치에 의해 실행된 동작 동안 생성된 신호의 다른 타이밍 차트이다.
도 9는 메모리 방식으로 동작하는 제2 실시예로서 도 3에 도시된 실시예에 따른 화상 표시 장치에 채용된 화소부를 도시하는 도면이다.
도 10은 제3 실시예에 따른 화상 표시 장치에 채용된 화소부를 도시하는 도면이다.
도 11a 내지 도 11f는, 본 발명의 제3 실시예로서 아날로그 구동 방식으로 도 10에 도시된 실시예에 따른 화상 표시 장치에 의해 실행되는 동작 동안 생성된 신호의 타이밍 차트이다.
도 12는 아날로그 구동 방식으로 동작하는 제3 실시예로서 도 10에 도시된 실시예에 따른 화상 표시 장치에 채용된 화소부의 일부를 도시하는 도면이다.
도 13a 내지 도 13f는, 본 발명의 제3 실시예로서 메모리 방식으로 도 10에 도시된 실시예에 따른 화상 표시 장치에 의해 실행된 동작 동안 생성된 신호의 타이밍 차트이다.
도 14는 메모리 방식으로 동작하는 제3 실시예로서 도 10에 도시된 실시예에 따른 화상 표시 장치에 채용된 화소부의 일부를 도시하는 도면이다.
도 15a 내지 도 15g는, 본 발명의 제3 실시예로서 메모리 방식으로 도 10에 도시된 실시예에 따른 화상 표시 장치에 의해 실행된 동작 동안 생성된 신호의 다른 타이밍 차트이다.
도 16은 메모리 방식으로 동작하는 제3 실시예로서 도 10에 도시된 실시예에 따른 화상 표시 장치에 채용된 화소부를 도시하는 도면이다.
도 17은 본 발명의 제3 실시예에 따른 화상 표시 장치의 개선된 버전을 도시하는 접속도이다.
도 18a 내지 도 18f는, 본 발명의 제4 실시예에 따른 화상 표시 장치에 의해 실행되는 동작 동안 생성되는 신호의 타이밍 차트이다.
도 19는 본 발명의 제5 실시예에 따른 화상 표시 장치에 채용된 표시부의 구성을 도시하는 블록도이다.
도 20은 본 발명의 제6 실시예에 따른 화상 표시 장치의 구성을 도시하는 블록도이다.
도 21a 내지 도 21d3은, 본 발명의 제6 실시예로서 메모리 방식으로 도 20에 도시된 실시예에 따른 화상 표시 장치에 의해 실행된 동작 동안 생성된 신호의 타이밍 차트이다.
도 22는 본 발명의 제7 실시예에 따른 화상 표시 장치 내의 화소부의 평면 배치를 도시하는 도면이다.
도 23은 아날로그 구동 방식과 메모리 방식 양쪽 모두로 동작할 수 있는 생각할 수 있는 하이브리드 화소부를 도시하는 접속도이다.
도 24a 내지 도 24c는 도 23에 도시된 하이브리드 화상 표시 장치에 채용된 화소부에 의해 실행된 동작 동안 생성된 신호의 타이밍 차트이다.
<도면의 주요 부분에 대한 부호의 설명>
1, 21, 31, 31A, 31B, 31C, 41, 51, 65 : 화소부
2, 2R, 2G, 2B : 액정 셀
2 : 메모리부
11, 61 : 화상 표시 장치
13, 63 : 표시부
15, 62 : 수평 구동부
16 : 타이밍 제너레이터
17 : 수직 구동부
Cs, CsR, CsG, CsB : 축적 용량
Q1 Q11 : 트랜지스터
SEL : 셀렉터

Claims (13)

  1. 매트릭스 형상으로 화소를 배치한 표시부와, 상기 표시부의 주사선에 구동 신호를 출력하는 수직 구동부와, 입력 화상 데이터에 따라서 상기 표시부의 신호선에 구동 신호를 출력하는 수평 구동부를 갖는 화상 표시 장치로서,
    상기 표시부는,
    상기 입력 화상 데이터의 논리 레벨을 기록하는 메모리부를 갖고,
    상기 메모리부를 상기 신호선에 접속하는 메모리부 설정용 스위치 회로와, 상기 메모리부에 설정된 논리 레벨에 따라서 위상이 상이한 1조의 구동 신호 중의 하나를 선택 출력하는 제1 스위치 회로와, 상기 제1 스위치 회로와 상보적으로 온 오프 동작하고, 상기 1조의 구동 신호의 다른 하나를 선택 출력하는 제2 스위치 회로와, 상기 제1 및 제2 스위치 회로를 상기 화소에 접속하고, 상기 화소의 계조를 상기 메모리부의 설정에 따른 계조로 설정하는 화소용 스위치 회로를 갖고,
    아날로그 구동 방식과 메모리 방식 간에 상기 화소의 구동을 절환하고,
    상기 수평 구동부는,
    상기 아날로그 구동 방식에서, 상기 신호선을 상기 메모리부의 초기 설정용 논리 레벨로 설정한 후, 상기 입력 화상 데이터를 디지털 아날로그 변환 처리하여 생성한 상기 구동 신호를 상기 신호선에 출력하고,
    상기 메모리 방식에서, 상기 입력 화상 데이터를 상기 표시부의 신호선에 할당하여 출력한 후, 상기 1조의 구동 신호 중의 하나를 출력하여 상기 신호선을 상기 입력 화상 데이터의 논리 레벨로 설정하는 것이며,
    상기 표시부는,
    복수의 상기 화소에 대하여 상기 메모리부가 1개 설치되고,
    상기 메모리 방식에서, 상기 신호선에 출력되는 상기 1조의 구동 신호 중의 하나를 상기 제1 스위치 회로에서 선택 출력하고, 상기 복수의 화소의 전부 또는 일부를 상기 메모리부에 접속하고, 상기 복수의 화소의 전부 또는 일부의 계조를 상기 메모리부에 설정된 논리 레벨에 대응하는 계조로 설정하는 것으로서,
    상기 메모리 방식으로 상기 화소를 구동하는 경우에는, 상기 신호선에 출력되는 상기 입력 화상 데이터의 논리 레벨을 상기 메모리부에 설정한 후, 상기 화소용 스위치 회로를 온시킴으로써 상기 메모리부를 상기 화소에 접속하고, 상기 입력 화상 데이터의 논리 레벨에 따른 계조로 상기 화소의 계조를 설정하고,
    상기 아날로그 구동 방식에서, 상기 메모리부에 상기 초기 설정용 논리 레벨을 설정하여 상기 제1 스위치 회로를 온 상태로 설정한 후, 상기 제1 스위치 회로, 상기 화소용 스위치 회로를 개재하여 상기 신호선을 상기 화소에 접속시킴으로써, 상기 복수의 화소를 시분할로 상기 신호선에 접속하고, 상기 복수의 화소의 계조를 시분할로 설정하는 것으로서,
    상기 아날로그 구동 방식으로 상기 화소를 구동하는 경우에는, 상기 신호선을 상기 화소에 접속하고, 상기 신호선의 신호 레벨에 따른 계조로 상기 화소의 계조를 설정함으로써,
    상기 메모리 방식에 의한 구동시의 상기 메모리부와 상기 화소의 접속과, 상기 아날로그 구동 방식에 의한 구동시의 상기 신호선과 상기 화소의 접속을 상기 제1, 제2 스위치 회로에 의해 겸용하는 것을 특징으로 하는 화상 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 화소가, 컬러 화상의 1화소를 구성하는 서브 화소인 것을 특징으로 하는 화상 표시 장치.
  3. 제1항에 있어서,
    상기 화소용 스위치 회로는,
    상기 복수의 화소 중 적어도 하나와 상기 제1 및 제2 스위치 회로를 접속하는 더블 게이트 방식에 의한 제1 및 제2 트랜지스터와,
    게이트 신호에 의해 온 오프 동작하여, 상기 제1 및 제2 트랜지스터 사이와 상기 복수의 화소 중 남은 화소를 접속하는 트랜지스터를 갖는 것을 특징으로 하는 화상 표시 장치.
  4. 제1항에 있어서,
    상기 표시부는,
    상기 메모리 방식에서, 일정 주기로, 상기 메모리부로의 논리 레벨의 설정을 반복하는 것을 특징으로 하는 화상 표시 장치.
  5. 제1항에 있어서,
    상기 화소는,
    액정 셀이고,
    상기 표시부는,
    상기 아날로그 구동 방식에서, 상기 신호선을 상기 화소에 접속함으로써, 상기 액정 셀의 단자 전압을 상기 신호선의 신호 레벨로 설정하고, 상기 신호선의 신호 레벨에 따른 계조로 상기 화소의 계조를 설정하고,
    상기 액정 셀의 공통 전극에 인가하는 전압을 오프 셋시켜, 상기 액정 셀의 단자 전압을 상기 신호선의 신호 레벨로 설정할 때에 발생하는 전압 강하를 보정하는 것을 특징으로 하는 화상 표시 장치.
  6. 제5항에 있어서,
    상기 표시부는,
    상기 메모리 방식에서는, 상기 액정 셀의 공통 전극에 인가하는 전압을 오프셋 시키지 않도록 하고,
    상기 오프 셋의 개시 및 종료를, 상기 메모리 방식에 의한 기간에 실행하는 것을 특징으로 하는 화상 표시 장치.
  7. 제1항에 있어서,
    상기 표시부는,
    상기 아날로그 구동 방식에서, 상기 메모리부로의 상기 초기 설정용 논리 레벨의 설정을 일정 주기로 반복하는
    것을 특징으로 하는 화상 표시 장치.
  8. 제7항에 있어서,
    상기 표시부는,
    상기 입력 화상 데이터의 수직 블랭킹 기간 또는 수평 블랭킹 기간에, 상기 메모리부에 상기 초기 설정용 논리 레벨을 설정하는
    것을 특징으로 하는 화상 표시 장치.
  9. 제1항에 있어서,
    상기 화소가, 상기 주사선에 따른 방향으로 가늘고 길게 형성되고,
    상기 복수의 화소가, 상기 신호선에 따른 방향으로 연속하는 화소인 것을 특징으로 하는 화상 표시 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020080030729A 2007-04-02 2008-04-02 화상 표시 장치 KR101442839B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00096011 2007-04-02
JP2007096011A JP5046226B2 (ja) 2007-04-02 2007-04-02 画像表示装置

Publications (2)

Publication Number Publication Date
KR20080090316A KR20080090316A (ko) 2008-10-08
KR101442839B1 true KR101442839B1 (ko) 2014-09-19

Family

ID=39793426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080030729A KR101442839B1 (ko) 2007-04-02 2008-04-02 화상 표시 장치

Country Status (5)

Country Link
US (1) US8836629B2 (ko)
JP (1) JP5046226B2 (ko)
KR (1) KR101442839B1 (ko)
CN (1) CN101281737B (ko)
TW (1) TWI405159B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4780422B2 (ja) * 2008-12-22 2011-09-28 ソニー株式会社 画像表示装置および方法
US8416159B2 (en) * 2010-07-22 2013-04-09 Chimei Innolux Corporation Display apparatus
TWI427596B (zh) * 2009-08-14 2014-02-21 Innolux Corp 顯示裝置
TWI444981B (zh) * 2010-06-24 2014-07-11 Japan Display West Inc 顯示器件，驅動顯示器件之方法及電子裝置
TW201235758A (en) * 2011-02-24 2012-09-01 Ind Tech Res Inst Pixel structure, driving method and driving system of hybrid display device
JP5801734B2 (ja) * 2012-03-01 2015-10-28 株式会社ジャパンディスプレイ 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
JP2015222346A (ja) * 2014-05-23 2015-12-10 株式会社ジャパンディスプレイ 表示装置及び電子機器
JP6606394B2 (ja) * 2015-10-23 2019-11-13 株式会社ジャパンディスプレイ 液晶表示装置
JP2017083655A (ja) 2015-10-28 2017-05-18 株式会社ジャパンディスプレイ 表示装置
JP6572095B2 (ja) 2015-10-28 2019-09-04 株式会社ジャパンディスプレイ 表示装置
JP2017083768A (ja) 2015-10-30 2017-05-18 株式会社ジャパンディスプレイ 表示装置の駆動回路及び表示装置
JP2017134338A (ja) 2016-01-29 2017-08-03 株式会社ジャパンディスプレイ 表示装置
JP6607798B2 (ja) * 2016-01-29 2019-11-20 株式会社ジャパンディスプレイ 表示装置
JP2017187713A (ja) * 2016-04-08 2017-10-12 株式会社ジャパンディスプレイ 表示装置
JP2018044976A (ja) * 2016-09-12 2018-03-22 株式会社ジャパンディスプレイ 表示装置
JP7092767B2 (ja) * 2017-08-11 2022-06-28 株式会社半導体エネルギー研究所 表示装置および電子機器
JP6540868B2 (ja) * 2017-11-20 2019-07-10 セイコーエプソン株式会社 電気光学装置及び電子機器
US10755641B2 (en) * 2017-11-20 2020-08-25 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN107945763B (zh) * 2018-01-05 2020-06-26 京东方科技集团股份有限公司 像素电路、阵列基板、显示面板和显示装置
CN108597468B (zh) * 2018-04-26 2019-12-06 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板、显示装置、存储介质
CN110021260B (zh) * 2018-06-27 2021-01-26 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
US10699653B2 (en) * 2018-08-31 2020-06-30 Au Optronics Corporation Display panel and pixel circuit
CN111433839A (zh) * 2018-10-23 2020-07-17 京东方科技集团股份有限公司 像素驱动电路、方法、以及显示设备
CN110930928B (zh) * 2019-12-13 2021-09-21 京东方科技集团股份有限公司 像素电路、显示面板、显示装置及驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003076343A (ja) 2001-09-05 2003-03-14 Toshiba Corp 液晶表示装置及びその駆動方法
JP2003177717A (ja) * 2001-12-07 2003-06-27 Sharp Corp 表示装置
JP2003228336A (ja) 2002-01-31 2003-08-15 Toshiba Corp 平面表示装置
JP2006330101A (ja) 2005-05-23 2006-12-07 Nec Electronics Corp 表示装置の駆動回路、および駆動方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
JPH09243995A (ja) 1996-03-11 1997-09-19 Matsushita Electric Ind Co Ltd アクティブマトリックスアレイと液晶表示装置及びその駆動方法
JP3768097B2 (ja) * 1999-12-24 2006-04-19 三洋電機株式会社 表示装置
US6992652B2 (en) * 2000-08-08 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
US7019727B2 (en) * 2000-09-18 2006-03-28 Sanyo Electric Co., Ltd. Display device
JP4619522B2 (ja) * 2000-12-04 2011-01-26 東芝モバイルディスプレイ株式会社 液晶表示装置
JP4204204B2 (ja) * 2001-04-13 2009-01-07 三洋電機株式会社 アクティブマトリクス型表示装置
JP3603832B2 (ja) * 2001-10-19 2004-12-22 ソニー株式会社 液晶表示装置およびこれを用いた携帯端末装置
JP2004077742A (ja) * 2002-08-16 2004-03-11 Hitachi Ltd 表示装置
JP2004191574A (ja) * 2002-12-10 2004-07-08 Seiko Epson Corp 電気光学パネル、走査線駆動回路、データ線駆動回路、電子機器及び電気光学パネルの駆動方法
JP2003287764A (ja) * 2003-02-10 2003-10-10 Seiko Epson Corp 液晶パネルおよび液晶パネル用基板並びに投射型表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003076343A (ja) 2001-09-05 2003-03-14 Toshiba Corp 液晶表示装置及びその駆動方法
JP2003177717A (ja) * 2001-12-07 2003-06-27 Sharp Corp 表示装置
JP2003228336A (ja) 2002-01-31 2003-08-15 Toshiba Corp 平面表示装置
JP2006330101A (ja) 2005-05-23 2006-12-07 Nec Electronics Corp 表示装置の駆動回路、および駆動方法

Also Published As

Publication number Publication date
TW200901125A (en) 2009-01-01
JP2008256762A (ja) 2008-10-23
KR20080090316A (ko) 2008-10-08
US8836629B2 (en) 2014-09-16
US20080238855A1 (en) 2008-10-02
CN101281737B (zh) 2012-06-13
JP5046226B2 (ja) 2012-10-10
TWI405159B (zh) 2013-08-11
CN101281737A (zh) 2008-10-08

Similar Documents

Publication Publication Date Title
KR101442839B1 (ko) 화상 표시 장치
US8599176B2 (en) Image display device, electronic apparatus, portable apparatus, and image displaying method
JP5063752B2 (ja) 携帯情報機器の表示用画素駆動方法および携帯情報機器用表示装置
KR100843523B1 (ko) 액정 디스플레이 디바이스의 동작 방법, 액정 디스플레이 디바이스, 및 lcd 패널
JP5395328B2 (ja) 表示装置
US20130229403A1 (en) Liquid crystal display device, method of driving liquid crystal display device, and electronic apparatus
JP2010033038A (ja) 表示パネル駆動方法及び表示装置
JP2004240235A (ja) 表示装置用ｌｓｉ
JP2004240236A (ja) 表示装置
JP2006267525A (ja) 表示装置用駆動装置および表示装置用駆動方法
KR20060046711A (ko) 자발광 표시 패널의 구동 장치, 구동 방법 및 그 구동장치를 구비한 전자 기기
KR100440414B1 (ko) 표시 장치 및 그 구동 방법
JP2007286237A (ja) 表示装置
JP4144474B2 (ja) 画像表示装置、画像表示パネル、パネル駆動装置および画像表示パネルの駆動方法
JP2006154430A (ja) 表示装置
JP2006184762A (ja) 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法
JP2007171567A (ja) 液晶表示装置
WO2021070436A1 (ja) 表示装置
JP2006126232A (ja) 電気光学装置、電子機器、及び、電気光学装置の駆動方法
JP5062388B2 (ja) 表示パネル及び表示装置
JP2006098440A (ja) 液晶駆動回路および該液晶駆動回路を備えた液晶表示装置
JP5220140B2 (ja) 表示パネル及び表示装置
JP4367211B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2005049402A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2006018087A (ja) 画像表示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170908

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190906

Year of fee payment: 6