CN101281737B - 图像显示装置和图像显示方法 - Google Patents

Abstract

一种图像显示装置，包括：显示部分，具有被包括在像素矩阵的布局中的像素单元，并被提供了用于存储输入图像数据的逻辑电平的存储器单元；垂直驱动部分，用于维持出现在被提供用于所述显示部分的扫描线上的扫描信号；以及水平驱动部分，用于根据出现在被提供用于所述显示部分的信号线上的所述输入图像数据来维持驱动信号。

Description

图像显示装置和图像显示方法

技术领域

本发明涉及图像显示装置和图像显示方法。更具体地，本发明可以应用于能够从模拟驱动模式切换到存储器模式并反之亦然的图像显示装置。本发明允许在通过使用这样的简单配置而成功扩展的像素单元中使用的液晶单元的开窗口：该配置利用每个用于在模拟驱动模式中将像素单元与信号线连接的开关电路、也作为每个用于在存储器模式中将像素电路中所使用的液晶单元与该像素单元中所使用的存储器单元连接的开关电路。

背景技术

现有液晶显示装置包括显示部分。该显示部分在被布置以在显示部分上形成矩阵的像素单元上显示图像。每个像素单元包括形成所显示的图像的液晶单元之一和作为用于驱动液晶显示单元的的电路的驱动电路。为液晶显示装置的显示部分提供了每个与组成矩阵的一个像素行关联的扫描线。另外，还为显示部分提供了每个与组成矩阵的一个像素列关联的扫描线。每条扫描线与信号线交叉。在液晶显示装置中，出现在扫描线上的扫描信号控制与扫描线关联的行上的像素单元。扫描线依次控制其各个行。信号线与每个被包括在与信号线关联的列上的像素单元的一个中的液晶单元连接。通过出现在与液晶单元连接的信号线上的信号电平来确定液晶单元的等级。利用这种配置，液晶显示装置显示所期望的图像。在下面的描述中，将根据出现在与液晶单元连接的信号线上的信号电平来控制液晶单元的等级的模式称作以上引用的模拟驱动模式。

另一方面，根据日本专利公开号Hei 9-243995中所公开的技术，提供了这样的配置：在该配置中，为每个像素单元提供了用于记录数据的存储器单元，并且根据被记录在存储器单元中的数据来驱动像素单元。在以下描述中，将根据被记录在与像素单元有关的存储器单元中的数据来驱动像素单元的模式称作上述存储器模式。在存储器模式中，一旦已经设置了每个像素单元的等级，就不再需要用于设置每个像素单元的等级的过程。因此，与模拟驱动模式相比，功率消耗很低。

顺便提及，考虑允许采用存储器模式和模拟驱动模式两者的配置作为提供便利的配置。具体地，在典型配置中，选择模拟驱动模式用于显示运动以及静止图像，而选择存储器模式用于显示黑白文本。利用这种配置，可以以较低功率消耗来显示多等级运动和静止图像。在下面的描述中，将允许采用存储器模式和模拟驱动模式两种的系统称作混合系统。

在混合系统中，如图23所示，被提供了用于存储器模式中的存储器单元3的每个像素单元具有包括用于将等级设置操作从存储器模式切换到模拟驱动模式并且反之亦然的转变开关电路的配置，并且可以想象与像素单元1的配置一致来配置用于驱动扫描线的驱动电路和用于驱动信号线的驱动电路。

具体地，NMOS晶体管Q1和Q2组成了采用双门技术的开关电路。该开关电路是用于选择模拟驱动模式的开关。门信号DATEA导通NMOS晶体管Q1和Q2。进入导通状态的NMOS晶体管Q1和Q2将信号线SIG与液晶单元2和保持电容Cs连接。如图23中的虚线箭头所示，在模拟驱动模式中，将出现在液晶单元2的终端的特定一个上的电势和出现在保持电容Cs的终端的特定一个上的电势设置在出现在信号线SIG上的信号电平。因此通过出现在信号线SIG上的信号电平来确定液晶单元2的等级。注意，保持电容Cs的另一端与扫描线连接，该扫描线与CS驱动电路连接。CS驱动电路维持(assert)与对信号线24的预充电处理有关的预充电驱动信号CS，如图24A所示。将液晶单元2的另一端称作液晶单元2的公共电极。该公共电极与图中没有示出的另一像素单元1中所使用的每个液晶单元2的公共电极连接。驱动电源VCOM与液晶单元2的公共电极连接。驱动电源VCOM产生的电压电平以与预充电驱动信号CS互锁的方式变化。

另外，像素单元1使用NMOS晶体管Q3和Q4也作为采用了双门技术的开关电路。该开关电路是用于选择存储器模式的开关。门信号RM导通NMOS晶体管Q3和Q4。NMOS晶体管Q3和Q4将NMOS Q5和NMOS Q6与液晶单元2和保持电容Cs连接。NMOS Q5或Q6根据图23中的虚线框所示的存储器单元3的状态分别选择并输出驱动信号FRP或XFRP。如图24B所示，驱动信号FRP具有与预充电处理有关的驱动信号CS相同的相位。如图24C所示，另一方面，驱动信号XFRP具有与驱动信号CS相反的相位。以这种方式，作为模拟驱动模式中使用NMOS晶体管Q1和Q2的开关电路的替换，可以在存储器模式中激活使用NMOS晶体管Q3和Q4的开关电路，用于确定液晶单元2。

注意，存储器单元3具有SRAM(静态随机存取存储器)配置，该SRAM包括了具有NMOS晶体管Q7和PMOS晶体管Q8的CMOS变换器以及具有NMOS晶体管Q9和PMOS晶体管Q10的CMOS变换器。NMOS晶体管Q7的栅极与NMOS晶体管Q8的栅极连接，而NMOS晶体管Q7的漏极与NMOS晶体管Q8的漏极连接。通过相同标号，NMOS晶体管Q9的栅极与NMOS晶体管Q10的栅极连接，而NMOS晶体管Q9的漏极与NMOS晶体管Q10的漏极连接。存储器单元3通过由门信号导通的NMOS晶体管Q11与信号线SIG连接，并用作用于存储信号线SIG的逻辑电平的存储器。存储器单元3输出表示所存储的信号线SIG逻辑电平的输出信号RAM，还输出表示输出信号RAM的反转逻辑电平的反转输出信号。

将反转输出信号供应至NMOS晶体管Q5的栅极，而将输出信号RAM供应至NMOS晶体管Q6的栅极。由于反转输出信号的逻辑电平是输出信号RAM的反转逻辑电平，因此仅NMOS晶体管Q5或NMOS晶体管Q6的任意一个被导通以将驱动信号FRP或XFRP的任意一个供应给使用了NMOS晶体管Q3和Q4的开关电路。

顺便提及，如上所述，由于图23所示的作为混合系统中的像素单元的像素单元1使用了用于将等级设置操作从存储器模式切换到模拟驱动模式并反之亦然的开关电路，像素单元1具有的问题是，晶体管的数目和扫描线的数目很大，使得配置很复杂。另外，像素单元1还具有另一个问题，液晶单元2的开窗口很窄。

在下面的描述中，将上述日本专利公开号Hei 9-243995称作专利文件1。

发明内容

为了解决上述问题，本发明的发明者已经提出了使用每个被配置用于能够将等级设置操作从模拟驱动模式切换到存储器模式并反之亦然并能够通过使用简单的配置有效扩展其液晶单元的开窗口的像素单元的图像显示装置，并提出了用于该图像显示装置的图像显示方法。

为了解决上述问题，根据本发明的实施例，提供了一种图像显示装置。该装置使用：显示部分，具有被包括在像素矩阵的布局中的像素单元，并被提供了用于记录输入图像数据的逻辑电平的存储器单元；垂直驱动部分，用于维持(assert)被提供用于显示部分的、出现在扫描线上的扫描信号；以及水平驱动部分，用于根据被提供用于显示部分的、出现在信号线上的输入图像数据来维持驱动信号。在该装置中，将驱动像素单元的操作从模拟驱动模式切换到存储器模式并反之亦然；在模拟驱动模式中，水平驱动部分实行数字到模拟转换处理以将输入图像数据转换成模拟信号，并维持出现在信号线上的模拟信号；在存储器模式中，水平驱动部分将将输入图像数据适当分配给信号线，以便将信号线设置在输入图像数据的逻辑电平；在存储器模式中，在将被维持在信号线上的输入图像数据的逻辑电平记录在存储器单元中之后，存储器单元被连接到像素单元，以便将像素单元的等级设置在根据输入图像数据的逻辑电平的值，在模拟驱动模式中，信号线被连接到像素单元，以便将像素单元的等级设置在根据被维持在信号线上的驱动信号电平的值；并且在存储器模式中连接存储器单元与像素单元的开关电路还用作在模拟驱动模式中连接信号线与像素单元的开关电路。

为了解决上述问题，根据本发明的另一实施例，提供了在图像显示装置中所采用的图像显示方法，该图像显示装置使用：显示部分，具有被包括在像素矩阵的布局中的像素单元，并被提供了用于记录输入图像数据的逻辑电平的存储器单元；垂直驱动部分，用于维持被提供用于显示部分的、出现在扫描线上的扫描信号；以及水平驱动部分，用于根据被提供用于显示部分的、出现在信号线上的输入图像数据来维持驱动信号。该图像显示方法包括步骤：

将驱动像素单元的操作从模拟驱动模式切换到存储器模式并反之亦然；

在模拟驱动模式中，驱动水平驱动部分以实行数字到模拟转换处理以将输入图像数据转换成模拟信号，并维持出现在信号线上的模拟信号；

在存储器模式中，驱动水平驱动部分以将输入图像数据适当分配给信号线，以便将信号线设置在输入图像数据的逻辑电平；

在存储器模式中，在将输入图像数据的逻辑电平记录在存储器单元中之后，将存储器单元与像素单元连接，以便将像素单元的等级设置在根据被维持在信号线上的输入图像数据的逻辑电平的值；

在模拟驱动模式中，将信号线与像素单元连接，以便将像素单元的等级设置在根据被维持在信号线上的驱动信号电平的值；以及

使用在存储器模式中连接存储器单元与像素单元的开关电路还作为在模拟驱动模式中连接信号线与像素单元的开关电路。

依照根据本发明的实施例的图像显示装置和根据本发明的另一实施例的图像显示方法，在存储器模式中连接存储器单元与像素单元的开关电路还用作在模拟驱动模式中连接信号线与像素单元的开关电路。因此，可以通过降低开关电路的数量来简化每个像素的配置。

依照根据本发明的图像显示装置，每个像素单元被配置用于能够将等级设置操作从模拟驱动模式切换到存储器模式并反之亦然，并能够通过使用简单的配置有效扩展液晶单元的开窗口。

附图说明

图1是输出根据本发明的第一实施例的图像显示装置中所使用的像素单元的配置的接线图；

图2是示出根据本发明的第一实施例的图像显示装置的方框图；

图3是示出根据本发明的第二实施例的图像显示装置中所使用的像素单元的接线图；

图4A到4F示出了在模拟驱动模式中在由根据作为本发明的第二实施例的图3中所示的实施例的图像显示装置实行的操作期间所生成的信号的时序图；

图5示出了操作在模拟驱动模式中的、根据作为第二实施例的图3中所示的实施例的图像显示装置中所使用的像素单元的部分；

图6A到6F示出了在存储器模式中在由根据作为本发明的第二实施例的图3中所示的实施例的图像显示装置实行的操作期间所生成的信号的时序图；

图7示出了操作在存储器模式中的、根据作为第二实施例的图3中所示的实施例的图像显示装置中所使用的像素单元的部分；

图8A到8G示出了在存储器模式中在由根据作为本发明的第二实施例的图3中所示的实施例的图像显示装置实行的操作期间所生成的信号的其他时序图；

图9示出了操作在存储器模式中的、根据作为第二实施例的图3中所示的实施例的图像显示装置中所使用的像素单元；

图10示出了根据第三实施例的图像显示装置中所使用的像素单元；

图11A到11F示出了在模拟驱动模式中在由根据作为本发明的第三实施例的图10中所示的实施例的图像显示装置实行的操作期间所生成的信号的时序图；

图12示出了操作在模拟驱动模式中的、根据作为第三实施例的图10中所示的实施例的图像显示装置中所使用的像素单元的部分；

图13A到13F示出了在存储器模式中在由根据作为本发明的第三实施例的图10中所示的实施例的图像显示装置实行的操作期间所生成的信号的时序图；

图14示出了操作在存储器模式中的、根据作为第三实施例的图10中所示的实施例的图像显示装置中所使用的像素单元的部分；

图15A到15G示出了在存储器模式中在由根据作为本发明的第三实施例的图10中所示的实施例的图像显示装置实行的操作期间所生成的信号的其他时序图；

图16示出了操作在存储器模式中的、根据作为第三实施例的图10中所示的实施例的图像显示装置中所使用的像素单元；

图17是示出了根据本发明的第三实施例的图像显示装置的修改版本的接线图；

图18A到18F示出了由根据本发明的第四实施例的图像显示装置实行的操作期间所生成的信号的时序图；

图19是示出了根据本发明的第五实施例的图像显示装置中所使用的显示部分的配置的方框图；

图20是示出了根据本发明的第六实施例的图像显示装置的配置的方框图；

图21A到21D3示出了在存储器模式中在由根据作为本发明的第六实施例的图20所示的实施例的图像显示装置实行的操作期间所生成的信号的时序图；

图22是示出了根据本发明的第七实施例的图像显示装置中的像素单元的平面布局的图；

图23是能够操作在模拟驱动模式和存储器模式两者中的可构思的混合像素单元的接线图；以及

图24A到24C示出了在图23中所示的混合图像显示装置中所使用的像素单元所实行的操作期间所生成的信号的时序图。

具体实施方式

将通过参考以下的图来说明本发明的优选实施例。

第一实施例

1.第一实施例的配置

图2是示出根据本发明的第一实施例的图像显示装置11的方框图。在模拟驱动模式中，图像显示装置11典型地基于由调谐器、外部装置等的任意一个输出的视频数据在显示部分13上显示运动或静止图像，其中调谐器、外部装置等没有在图中示出。在存储器模式中，图像显示装置典型地在显示部分13上显示各种菜单。

在图像显示装置11中，接口(IF)12接收顺序表示像素单元的等级的串行图像数据SDI、与串行图像数据SDI同步的系统时钟信号SCK和与垂直同步信号同步的时序信号SCS。注意，串行图像数据SDI是在模拟驱动模式中在显示部分13上所显示的图像数据。另外，接口12还从控制器14接收在存储器模式中将要显示在显示部分13上的二进制图像数据DV。接口12根据控制器14执行的控制将这些诸如串行图像数据SDI和二进制图像数据DV的各种输入信号输出到水平驱动部分15和TG(定时发生器)16。

根据控制器14执行的控制，时序生成器16将存储器模式和模拟驱动模式中所需要的各种时序信号输出到水平驱动部分15和垂直驱动部分17。另外，定时发生器16还将驱动电源电压VCOM输出到显示部分13，作为显示部分13中所包括的像素单元中所使用的每个液晶单元的公共电极共用的电压。注意，作为根据本实施例的液晶显示单元，能够利用反射型、传输型以及反射型和传输型的组合中的任意一种的单元。

根据控制器14执行的控制，水平驱动部分15将等级设置操作从模拟驱动模式切换到存储器模式并反之亦然。在模拟驱动模式中，水平驱动部分15在信号线SIG间顺序分配从接口12所接收的串行图像数据SDI，并完成数字到模拟过程以将串行图像数据转换成模拟信号，该模拟信号每个用作在诸如场变换、帧变换和线变换过程的处理中驱动的信号线SIG的一个。在模拟驱动模式中，水平驱动部分15将驱动信号输出到显示部分13的各个信号线SIG。

另一方面，在存储器模式中，在将从控制器14所接收的相应二进制图像数据供应至信号线SIG以便将信号线SIG设置在输入图像数据的逻辑电平后，水平驱动部分15将预定驱动信号XCS输出到信号线SIG。注意，在下面的描述中，将在存储器模式中信号线SIG上所维持的驱动信号和在存储器模式中被供应至信号线的图像数据都适当地称作信号线SIG的代码。

根据控制器14执行的控制，垂直驱动部分17也将等级设置操作从模拟驱动模式切换到存储器模式或反之亦然，并在显示部分13的每个扫描线上维持预定驱动信号。

显示部分13根据从水平驱动部分15和垂直驱动部分17所接收的各种信号来操作，以便基于串行图像数据SDI或二进制图像数据DV来显示图像。显示部分13包括图1所示的、作为代替图23所示的像素单元的像素单元21的矩阵。图1中所示的像素单元21没有使用包括了晶体管Q1和Q2的、用于在模拟驱动模式中将液晶单元2与信号线SIG连接的开关电路。相反，液晶单元2通过包括了晶体管Q3和Q4的开关电路与信号线SIG连接，该开关电路用于选择存储器模式。具体地，晶体管Q3和Q4将液晶单元2与信号线SIG连接，该信号线SIG还直接与晶体管Q5和Q6连线。也就是说，除了作为切换电路配置中的差别的上述差别之外，图1中所示的像素单元21与图23中所示的像素单元1一致。因此，由相同的参考标记和相同的符号作为配对来表示图1中所示的像素单元21中所使用的组件，作为与图23中所示的像素单元1中所包括的各个配对一致的组件。另外，不再说明一致的组件以避免重复描述。

在模拟驱动模式中，在将信号线SIG的电平施加到液晶单元2的终端期间，垂直驱动部分17停止将驱动信号FRP和XFRP分别供应至晶体管Q5和Q6，以便阻止晶体管Q5和Q6在该期间分别传送信号FRP和XFRP。具体地，在该期间，出现在供应驱动信号FRP和XFRP的扫描线的每个上的信号电平保持在预定电压OFF。另外，在同一期间，垂直驱动部分17正将门信号RM保持在用于导通组成开关电路的晶体管Q3和Q4的预定电势。因此，如由图1中的虚线箭头所示，在模拟驱动模式中，出现在像素电路21中所使用的保持电容Cs的终端的特定一个上的电势被保持在信号线SIG的电平。通过相同的标记，出现在像素电路21中所使用的液晶单元2的终端的特定一个上的电势也被保持在信号线SIG的电平，以便将液晶单元2的等级设置在由信号线SIG的电平所确定的值上。

另一方面，在存储器模式中，将图像数据存储在存储器单元3中，并且将像素单元21中所包括的作为使用晶体管Q3和Q4的开关电路的开关电路维持在关状态。另外，出现在供应驱动信号FRP和XFRP的扫描线上的信号电平被保持在预定电压OFF，该预定电压OFF被供应至晶体管Q5和Q6。但是，晶体管Q11导通，以便在存储器单元3中设置出现在信号线SIG上的信号的逻辑电平。

然后，在同一存储器模式中，水平驱动部分15所使用的作为与信号线SIG连接的终端的终端处于高阻抗状态，并且包括了晶体管Q3和Q4的开关电路导通。另外，开始将驱动信号FRP和XFRP分别供应至供应至晶体管Q5和Q6的操作。因此，将所选择的驱动信号FRP和XFRP之一通过晶体管Q3和Q4施加到像素单元21中所使用的液晶单元2。根据存储器单元3中所存储的逻辑电平来选择具有与预充电处理有关的预充电驱动信号CS相同的相位的驱动信号FRP或具有与预充电驱动信号的相位相反的相位的驱动信号XFRP，作为将要通过晶体管Q3和Q4要被施加到液晶单元2的驱动信号。结果，液晶单元2的等级被设置在由二进制图像数据DV确定的值。

注意，与像素单元21的配置一致，水平驱动部分15和垂直驱动部分17顺序设置出现在信号线SIG上的信号电平以及逻辑电平，并顺序设置将要被维持在每一行的扫描线上的驱动信号，以便顺序地逐行设置像素单元21中所使用的液晶单元2的等级。

2.实施例的操作

具有通过参考图2所述的配置的图像显示装置11基于调谐器、外部装置等输出的视频信号，通过实行如下所述的操作来在显示部分13显示运动或静止图像。根据控制器14对图像显示装置11中所使用的各种组件的控制，将由接口12输入的图像数据SDI供应至水平驱动部分15。水平驱动部分15实行数字到模拟过程以将串行图像数据SDI转换成模拟信号，该模拟信号每个用作在诸如场变换、帧变换和线变换过程的处理中驱动信号线SIG之一的驱动信号。在此情况下，如果控制器14在图像显示装置11中设置了模拟驱动模式，则晶体管Q5和Q6都被保持在截止状态。如较早所述，晶体管Q5和Q6是用来在存储器模式中选择具有与预充电处理有关的预充电驱动信号CS相同的相位的驱动信号FRP或具有与预充电驱动信号CS的相位相反的相位的驱动信号XFRP的晶体管。随着在模拟驱动模式中晶体管Q5和Q6都被保持在截止状态，使用了晶体管Q3和Q4的开关电路被保持在导通状态，使得信号线SIG通过晶体管Q3和Q4与液晶单元2连接。因此，出现在液晶单元2的终端的特定一个上的电压被设置在出现在信号线SIG上的信号电平。结果，在被设置在模拟驱动模式中的图像显示装置11中，通过采用多等级技术基于串行图像数据SDI在显示部分13上显示运动或静止图像。

在例如典型显示从控制器14接收的菜单的图像的操作中，首先，在存储器模式中，控制器14通过接口12将二进制图像数据DV供应至水平驱动部分15。在图像显示装置11中，根据二进制图像数据DV的逻辑电平顺序设置出现在信号线SIG上的信号的逻辑电平。为了避免沿着信号线SIG出现的信号的逻辑电平对液晶单元2的影响，晶体管Q3和Q4每个都处于截止状态。随着晶体管Q5和Q6每个都截止，晶体管Q11导通以便将信号线SIG与使用了晶体管Q7到Q10的存储器单元3连接。在此状态下，出现在信号线SIG上的信号的逻辑电平被存储在存储器单元3中。

然后，在稍后，晶体管Q3和Q4每个都处于导通状态，而具有与预充电处理有关的预充电驱动信号CS相同的相位的驱动信号FRP和具有与预充电驱动信号CS的相位相反的相位的驱动信号XFRP分别被供应至晶体管Q5和Q6。然而，根据存储器单元3中所存储的逻辑电平，仅选择性导通晶体管Q5或Q6。因此，分别由晶体管Q5或Q6选择驱动信号FRP或XFRP，并通过使用晶体管Q3和Q4的开关电路将驱动信号FRP或XFRP液晶单元2。以这种方式，随着图像显示装置11被设置在存储器模式，显示部分13能够显示菜单屏幕等。

顺便提及，可以将图23所示的配置与作为根据本实施例的配置的图1所示的配置进行如下比较。首先，根据本实施例从配置中删除了作为用于选择模拟驱动模式的、被提供了晶体管Q1和Q2的开关电路。作为替换，在存储器侧的使用晶体管Q3和Q4的开关电路还用于实现被删除的切换电路的功能。以这种方式，通过使用该开关电路作为双功能开关电路，可以将图像显示装置11中所使用的晶体管的数量从11减少到9个。因此，可以像被删除的晶体管那样多地简化图像显示装置11的配置。结果，可以扩展液晶单元2的开窗口。

3.实施例的效果

通过将像素单元设计成如上所述的允许采用模拟驱动模式和存储器模式两者的配置，还可以将用于选择存储器模式的开关电路用作用来选择模拟驱动模式的切换电路。因此，可以简化像素单元21的配置，并且结果，可以扩展液晶单元2的开窗口。

具体地，将像素单元21设计成具有用于存储器模式中的开关电路的配置。用于存储器模式中的该开关电路是：

使用晶体管Q11用于将存储器单元3与信号线SIG连接并将出现在信号线SIG上的输入图像数据DV的逻辑电平存储在存储器单元3中的开关电路；

使用晶体管Q5和Q6用于根据存储器单元3中所存储的逻辑电平来分别选择彼此相位相反的驱动信号FRP或XFRP并通过使用了晶体管Q3和Q4的开关电路将所选择的驱动信号FRP或XFRP输出到液晶单元2的开关电路；以及

使用晶体管Q3和Q4用于将使用了晶体管Q5和Q6的开关电路与液晶单元2连接并根据已经根据存储器单元3中所存储的逻辑电平选择的驱动信号FRP或XFRP来设置液晶单元2的等级的开关电路。

在模拟驱动模式中，使用了晶体管Q3和Q4的开关电路还用作用来将信号线SIG与液晶单元2连接的电路。因此，可以简化像素单元21的配置，并且结果，可以扩展液晶单元2的开窗口。

第二实施例

图3是示出根据本发明的第二实施例的图像显示装置中所使用的像素电路的接线图。换句话说，根据第二实施例的图像显示装置使用了包括像素单元31的矩阵的显示部分，其中像素单元31的每个具有图中所示的配置。除了用于驱动像素单元31的矩阵的垂直和水平驱动部分之外，根据第二实施例的图像显示装置中所使用的像素单元31具有与根据第一实施例的图像显示装置中所使用的像素单元21一致的配置。由于此原因，通过相同的参考标记和相同的标号作为配对来表示图3中所示的像素单元31中所使用的组件，作为与图1中所示的像素单元21和图23中所示的像素单元1中所包括的其各个配对一致的组件。另外，不再解释一致的组件以避免重复描述。

在像素单元31中，晶体管Q6与信号线SIG连线。因此，可以通过信号线SIG将具有与预充电处理有关的预充电驱动信号CS的相位相反的相位的驱动信号XCS供应至晶体管Q6。

首先，在模拟驱动模式中，如图3所示，通过信号线SIG和由图4E中所示的门信号GATED驱动的晶体管Q11将用于晶体管Q6的初始设置的H逻辑电平预先存储在像素单元31中所使用的存储器单元3中。如图5所示，将被预先存储在存储器单元3中的H逻辑电平供应至晶体管Q6的栅极，作为图4F中所示的电压RAM，以便选择性驱动与信号线SIG连线的晶体管Q6以操作在导通状态。然后，图4B中所示的门信号GATEA驱动像素单元31中所使用的晶体管Q3和Q4以操作在导通状态。在该状态下，液晶单元2通过晶体管Q6、Q3和Q4与信号线SIG电连接，使得将图4A所示的现在出现在信号线SIG上的信号电平存储在液晶单元2的终端的特定一个上。注意，图5中所示的标号PIX表示出现在液晶单元2的特定终端，也就是晶体管Q4侧的终端上的信号。图4C中示出了信号PIX的时序图。另外，在如下将要参考图6和图7描述的存储器模式中，在与用于将逻辑电平存储在存储器单元3中的过程相同的过程中，如上所述将用于晶体管Q6的初始设置的H逻辑电平预先存储在存储器单元3中。

另一方面，在存储器模式中，如下将出现在信号线SIG上的信号电平存储在存储器单元3中。如图6B所示，门信号GATEA被维持在低电平，以便保持像素单元31中所使用的晶体管Q3和Q4处于截止状态。在该状态下，作为存储器单元3的电源电压的图6D所示的电源电压VRAM被降到与图6F所示作为出现在信号线SIG上的信号电平的H电平VDD一致的电压VDD。稍后，图6A所示的信号线SIG被保持在当前图像数据DV的逻辑电平，而图6E所示的门信号GATED被维持在高电平，以便保持像素单元31中所使用的晶体管Q11处于导通状态。在该状态下，存储器单元3与信号线SIG电连接，使得出现在信号线SIG上的信号的逻辑电平被存储在存储器单元3中，如图6F中所示的电压RAM所指示。稍后，图6E中所示的门信号GATED被改变到低电平，以便使像素单元31中所使用的晶体管Q11处于截止状态。在该状态下，图6D和6F中分别示出的、作为存储器单元3的电源电压的电源电压VRAM和RAM被提升到与液晶单元2的驱动电源相应的电压VDD2。因此，可以控制与液晶单元2连接的晶体管Q5或Q6导通或截止。

图8A到8G示出了在存储器模式中所实行的随后的图像显示操作的时序图。将图8B所示的作为具有与图8A所示的预充电驱动信号CS的相位相反的相位的信号的驱动信号XCS供应至信号线SIG，其中预充电驱动信号CS作为与预充电处理有关的信号。因此，根据作为出现在信号线SIG上的信号的逻辑电平的、已经存储在存储器单元3中的逻辑电平，选择晶体管Q5或Q6作为在图9所示的像素单元31中操作的晶体管，以便将与预充电处理有关的预充电驱动信号CS或具有与预充电驱动信号CS的相位相反的相位的驱动信号XCS分别供应至使用了晶体管Q3和Q4的开关电路。

图8C所示的门信号GATEA使晶体管Q3和Q 4处于导通状态。因此，通过使用了晶体管Q3和Q4的开关电路将与预充电处理有关的预充电驱动信号CS或具有与预充电驱动信号CS的相位相反的相位的驱动信号XCS供应至像素单元31中所使用的液晶单元2。结果，液晶单元2被设置在由作为出现在信号线SIG上的信号的逻辑电平的、已经存储在存储器单元3中的逻辑电平所确定的二进制等级。

注意，与像素单元31的配置一致，水平驱动部分15和垂直驱动部分17顺序设置出现在信号线SIG上的信号电平以及逻辑电平，并顺序切换将被维持在每行扫描线和每列信号线上的驱动信号，以便顺序逐行设置像素单元31中所使用的液晶单元2的等级。

具体地，在模拟驱动模式中，在将用于使晶体管Q6处于导通状态的初始设置所需的逻辑电平输出到信号线SIG之后，水平驱动部分15维持信号线SIG上的驱动信号作为确定液晶单元2的等级的模拟信号。另一方面，在存储器模式中，在基于时分基础将逻辑电平存储在与信号线SIG连接的像素单元31中之后，将具有与预充电处理有关的预充电驱动信号CS的相位相反的相位的驱动信号XCS输出到信号线SIG。注意，在与存储器模式中顺序逐行将图像数据DV的逻辑电平存储在存储器单元3中的过程相同的过程中，在模拟驱动模式中将用于晶体管Q6的初始设置的逻辑电平预先存储在存储器单元3中。作为该顺序过程的替换，在存储器模式中，一次对于所有行将用于晶体管Q6的初始设置的逻辑电平预先存储在存储器单元3中。

根据该实施例，用于选择存储器模式的开关电路也用作选择模拟驱动模式的开关电路。也就是说，在该实施例中，通过作为用于接收驱动信号XCS的晶体管的、与信号线SIG连线的晶体管Q6，将出现在信号线SIG上的信号电平供应至模拟驱动模式中的液晶单元2，其中驱动信号XCS具有与存储器模式中的预充电处理有关的预充电驱动信号CS的相位相反的相位。然而，第二实施例还具有需要更少晶体管并提供如第一实施例的情况下的液晶单元2的更宽的开窗口的简单配置。另外，将该实施例中的扫描线的数量从图23所示的像素单元1的8条降低到5条。扫描线量的降低也得到了还能够同样提供液晶单元2的更宽的开窗口的简单配置。

第三实施例

图10是示出根据本发明的第三实施例的图像显示装置中所使用的显示部分的接线图。换句话说，根据第三实施例的图像显示装置使用了包括像素单元41的矩阵的显示部分，其中像素单元41的每个具有图中所示的配置。除了用于驱动像素单元41的矩阵的垂直和水平驱动部分意外，根据第三实施例的图像显示装置中所使用的像素单元41具有与根据第二实施例的图像显示装置中所使用的像素单元31一致的配置。由于此原因，通过相同的参考标记和相同的标号作为配对来表示图10中所示的像素单元41中所使用的组件，作为与图3中所示的像素单元31、图1中所示的像素单元21和图23中所示的像素单元1中所包括的其各个配对一致的组件。另外，不再解释一致的组件以避免重复描述。

然而，在第三实施例的情况下，为多个液晶单元2提供一个存储器单元3，作为液晶单元2的公共存储器。在存储器模式中，根据存储器单元3中所存储的逻辑电平来设置与存储器单元3关联的所有液晶单元2的等级或与存储器单元3关联的液晶单元2的一些的等级。更具体地，与存储器单元3关联的液晶单元2是作为组成颜色图像的像素单元的子像素单元的液晶单元的红色液晶单元2R、绿色液晶单元2G和蓝色液晶单元2B。因此，在第三实施例的情况下，将模拟驱动模式的图像数据SDI供应至每个子像素单元，而将存储器模式的图像数据DV供应至每个存储器单元3。

详细地，在像素单元41中，红色液晶单元2R和红色保持电容CsR形成了通过晶体管Q4R与晶体管Q3连接的并联电路。通过相同的标记，绿色液晶单元2G和绿色保持电容CsG形成了通过晶体管Q4G与晶体管Q3连接的并联电路。以相同的方式，蓝色液晶单元2B和蓝色保持电容CsB形成了通过晶体管Q4B与晶体管Q3连接的并联电路。晶体管Q3与晶体管Q5连接用于预充电驱动信号CS，并于晶体管Q6连接用于输出具有与预充电驱动信号CS的相位相反的相位的驱动信号XCS。由门信号GATER驱动以导通或截止，与包括红色液晶单元2R和红色保持电容CsR的并联电路连接的红色晶体管Q4R与晶体管Q3一起形成了开关电路。通过相同的标记，由门信号GATEG驱动以导通或截止，与包括绿色液晶单元2G和绿色保持电容CsG的并联电路连接的绿色晶体管Q4G与晶体管Q3一起形成了开关电路。以相同的方式，由门信号GATEB驱动以导通或截止，与包括蓝色液晶单元2B和蓝色保持电容CsB的并联电路连接的蓝色晶体管Q4B与晶体管Q3一起形成了开关电路。

如下，通过参考图11A到F和图12来说明在模拟驱动模式实行的操作。首先，在模拟驱动模式中，通过信号线SIG和由图11E所示的门信号GATED驱动的晶体管Q11将用于晶体管Q6的初始设置的H逻辑电平预先存储在如图10所示的像素单元41中所使用的存储器单元3中。然后，如下，基于由图11A中所示的标号R、G和B所表示时分基础，将指定红色液晶单元2R、绿色液晶单元2G和蓝色液晶单元2R的等级的驱动信号输出到信号线SIG。在像素单元41中，同时将图11B1所示的红色门信号GATER、图11B2所示的绿色门信号GATEG和图11B3所示的蓝色门信号GATEB提升至高电平。然后，在由图11A所示的标号R所表示的时间段期间，将出现在信号线SIG上的信号设置在用于红色信号的电平，并且在该时间段结束时，将红色门信号GATER降到低电平。因此，将如图11C1所示的出现在红色液晶单元2R的终端的特定一个上的红色电压PIXR、如图11C2所示的饿出现在绿色液晶单元2G的终端的特定一个上的绿色电压PIXG和如图11C3所示的出现在蓝色液晶单元2B的终端的特定一个上的蓝色电压PIXB都设置在出现在信号线SIG上的信号电平，即，用于红色信号的电平。

通过相同的标记，在由图11A所示的标号G所表示的时间段期间，将出现在信号线SIG上的信号设置在用于绿色的电平，并且在该时间段结束时，将绿色门信号GATEG降到低电平。因此，在像素单元41中，图11C2所示的绿色电压PIXG和图11C3所示的蓝色电压PIXB被改变到出现在信号线SIG上的电平，即，用于绿色的电平。以相同的方式，在由图11A所示的标号B所表示的时间段期间，将出现在信号线SIG上的信号设置在用于蓝色的电平，并且在该时间段结束时，将蓝色门信号降到低电平。因此，在像素单元41中，图11C3所示的蓝色电压PIXB被改变到出现在信号线SIG上的电平，即，用于蓝色的电平。以这种方式，顺序基于时分基础将像素单元41中所采用的红色液晶单元2R、绿色液晶单元2G和蓝色液晶单元2B的等级都设置在其各自的值。注意，在图10或12的配置中，随着晶体管Q3被保持操作在导通状态，红色晶体管Q4R、绿色晶体管Q4G和蓝色晶体管Q4B通过导通或截止正在操作，以便顺序基于时分基础将红色液晶单元2R、绿色液晶单元2G和蓝色液晶单元2B的等级设置在其各自的值。

另一方面，通过参考图13和14，以下描述说明了在第三实施例中所设置的、作为将出现在信号线SIG上的信号的逻辑电平存储在存储器单元3中的模式的存储器模式。随着将门信号GATER、GATEG和GATEB设置在如图14B1、13B2和13B3所示的低电平以使像素单元41中的晶体管Q4R、Q4G和Q4B的每个分别处于截止状态，图13D所示的作为存储器单元3的电压的电源电压VRAM被降到与作为出现在信号线SIG上的信号的图13F所示的信号RAM的H电平相应的电压VDD。注意，晶体管Q3与晶体管Q4B一起也处于导通或截止状态。然后，在像素单元41中，出现在信号线SIG上的信号电平被设置在如图13A所示的当前图像数据DV的逻辑电平。在该状态下，图13E所示的门信号GATED被提升至高电平，以便使晶体管Q11处于导通状态，用于电连接存储器单元3与信号线SIG。随着存储器单元3与信号线SIG电连接，如图13F所示的出现在信号线SIG上的信号电平被存储在存储器单元3中。然后，稍后，图13E所示的门信号GATED被降至低电平，以便使像素单元41中所使用的晶体管Q11处于截止状态。在该状态下，分别作为存储器单元3的电源电压的图13D和13F所示的电源电压VRAM和RAM被提升至与红色液晶单元2R、绿色液晶单元2G和蓝色液晶单元2B的驱动电源相应的电压VDD2。因此，可以控制晶体管Q5和Q6导通和截止。

图15示出了在存储器模式中实行的随后的图像显示操作的时序图。将作为具有与图15A所示的作为与预充电处理一个的信号的预充电驱动信号CS的相位相反的相位的信号的、图15B所示的驱动信号XCS供应至信号线SIG。因此，根据作为出现在信号线SIG上的信号的逻辑电平的、已经被存储在存储器单元3中的逻辑电平，选择晶体管Q5或Q6作为操作在图16中的像素单元41中的晶体管，以便将与预充电处理有关的预充电驱动信号CS或具有与预充电驱动信号CS的相位相反的相位的驱动信号XCS分别供应至使用了晶体管Q3的开关电路。

稍后，图15C3所示的蓝色门信号GATEB导通晶体管Q3和Q4B。通过相同的标记，图15C2所示的绿色门信号GATEG导通蓝色晶体管Q4G，而图15C1所示的红色门信号GATER导通红色晶体管Q4R。因此，显示部分根据作为出现在信号线SIG上的信号电平的、已经被存储在存储器单元3中的逻辑电平基于二进制等级来显示黑白图像。注意，在该情况下，代替导通所有晶体管Q3、Q4R、Q4G和Q4B，能够提供这样的配置：在该配置中，仅蓝色门信号GATEB用于仅导通晶体管Q3和Q4B。在该配置中，显示部分根据作为出现在信号线SIG上的信号电平的、已经被存储在存储器单元3中的逻辑电平基于二进制等级来显示蓝色图像。还能够提供另一种配置：在该配置中，仅红色门信号GATER和蓝色门信号GATEB用于仅导通晶体管Q3、Q4R和Q4B。在该另一配置中，示部分根据作为出现在信号线SIG上的信号电平的、已经被存储在存储器单元3中的逻辑电平基于二进制等级来显示品红信号。还能够提供另一种配置，在该配置中，仅绿色门信号GATEG和蓝色门信号GATEB用于仅导通晶体管Q3、Q4G和Q4B。在该另一配置中，显示部分显示蓝绿图像。

根据该实施例，将存储器单元分配给多个液晶单元，作为这些单元的公共存储器。因此，可以进一步减少晶体管的数量。结果，还同样可以扩展液晶单元的开窗口。

具体地，将存储器单元分配给红色、绿色和蓝色液晶单元，作为组成颜色像素单元的单元的公共存储器。因此，可以将该实施例中的晶体管的数量从图23所示的像素单元1的27(＝9×3)个减少到11个。结果，还同样可以扩展液晶单元的开窗口。

选择晶体管Q5或Q6作为通过或通过Q3与红色晶体管Q4R、绿色晶体管Q4G和蓝色晶体管Q4B电连接的晶体管。利用该配置，通过使用如图17所示的像素单元51的情况下的少量晶体管，能够确保防止漏电流的特性并确保足够的可靠性。与图10所示的像素单元41比较，在像素单元51中，分别用与红色晶体管Q4R、绿色晶体管Q4G和蓝色晶体管Q4B成对的红色晶体管Q3R、绿色晶体管Q3G和蓝色晶体管Q3B代替晶体管Q3，以形成用于将晶体管Q5或Q6分别与红色液晶单元2R、绿色液晶单元2G和蓝色液晶单元2B连接的开关电路。这些开关电路是包括红色晶体管Q3R和Q4R的双门开关电路、包括绿色晶体管Q3G和Q4G的双门开关电路和包括蓝色晶体管Q3B和Q4B的双门开关电路。

如果通过图17所示的像素单元51仍然可以确保实际足够宽的开窗口，则可以实现像素单元51，这是因为与图23所示的配置相比，在该配置中所使用的晶体管的数量仍然很小。如上所述，在像素单元51中，分别用与红色晶体管Q4R、绿色晶体管Q4G或蓝色晶体管Q4B成对的红色、绿色和蓝色晶体管Q3R、Q3G和Q3B来代替晶体管Q3，以形成用于将晶体管Q5或Q6分别与红色液晶单元2R、绿色液晶单元2G和蓝色液晶单元2B连接的开关电路。这些开关电路是包括红色晶体管Q3R和Q4R的双门开关电路、包括绿色晶体管Q3G和Q4G的双门开关电路和包括蓝色晶体管Q3B和Q4B的双门开关电路。另外，在图17所示的配置的情况下，还可以在红色门信号GATER、绿色门信号GATEG和蓝色门信号GATEB之间切换门信号，使得在存储器模式中，可以用较高的自由度在各种颜色中选择所期望的显示颜色。

第四实施例

图18A到18F示出了根据本发明的第四实施例的图像显示装置中生成的信号的时序图。除了包括根据第四实施例的图像显示装置的水平和垂直驱动部分实行与图中所示的时序图一致的操作的事实在内的一些差别外，根据第四实施例的图像显示装置的配置与第一到第三实施例的配置一致。然而，为了使说明更简单，通过使用用来表示作为像素单元31的配置的、图3所示的配置中所使用的组件的参考标记(和标号)来描述第四实施例的配置。用于图18中所示的时序图的标号MODE表示图像显示装置的操作模式。正常模式是前述的模拟驱动模式。写模式是将出现在信号线SIG上的信号的逻辑电平存储在存储器单元3中的存储器模式，或者是将初始设置逻辑电平存储在存储器单元3中的模拟驱动模式。读存储器模式是根据存储器单元3中的设置来显示图像的存储器模式。另外，图18的时序图中的阴影部分表示设置信号线SIG或诸如信号GATEA的驱动信号的操作。

在该实施例的情况下，在时间段T1期间，水平和垂直驱动部分操作在正常模式。如图18A到18D所示，该时间段是顺序设置像素单元的等级的1帧时间段。另一方面，在存储器模式中，在图18A到18F所示的某些帧时间段期间重复实行将逻辑电平存储在存储器单元3中的操作。因此，在该实施例的情况下，如果已经不正确地实行了将逻辑电平存储在存储器单元3中的操作，或者即使由于静电现象等已经无意将存储在存储器单元3中的正确的逻辑电平反转，则至少，在经过帧时间段后，可以在存储器模式中显示基于存储器单元3中所存储的正确的逻辑电平的图像，并且能够避免由位等的反转引起的图像质量恶化。

在模拟驱动模式中，通过实行诸如场变换、帧变换和线变换的处理，水平驱动部分周期地反转出现在信号线SIG上的驱动信号的极性。另一方面，在存储器模式中，水平驱动部分将出现在信号线SIG上的信号的逻辑电平设置在正极性。

另外，在该实施例的情况下，在模拟驱动模式中，在液晶单元2中通过晶体管Q6和使用了晶体管Q3和Q4的开关电路来设置出现的信号线SIG上的信号的逻辑电平的操作中，在被施加到如图18B所示的液晶单元2的公共电极的驱动信号VCOM中设置偏移电压，以便补偿通过晶体管Q6、Q3和Q4的电压降。注意，图18中所示的时序图中使用的标号ΔV表示该偏移电压。因此，该实施例能够降低模拟驱动模式中发射的光束的亮度和存储器模式中发射的光束的亮度之间的差。

因此，当操作模式从模拟驱动模式改变到存储器模式时，在已经完成将逻辑电平存储在存储器单元3中的操作后，定时发生器16利用导通使用了晶体管Q3和Q4的开关电路的定时来停止使用偏移电压ΔV的补偿。另一方面，当驱动模式从存储器模式改变到模拟驱动模式时，就在将逻辑电平存储在存储器单元13中的操作之前的时间点，定时发生器16开始使用偏移电压ΔV的补偿。

因此，在该实施例的情况下，在采用存储器模式的时间段T2中，实行施加并移除偏移电压ΔV的操作，使得能够防止偏移电压ΔV的应用和移除对恶化图像质量产生的影响。

另外，在该实施例的情况下，在固定的时间段重复实行将逻辑电平存储在存储器单元3中的操作，使得即使已经降不正确的逻辑电平存储在了存储器单元3中，也能够防止该不正确的逻辑对恶化图像质量产生的影响。

通过将偏移电压ΔV施加到出现在液晶单元2的公共电极上的驱动信号VCOM，能够补偿在将出现在液晶单元2的另一电极上的电压设置在出现在信号线SIG上的信号电平的操作中发生的信号电平降落。因此，该实施例能够降低模拟驱动模式中发射的光束的亮度和存储器模式中发射的光束的亮度之间的差。

另外，在除了模拟驱动模式中的显示图像的时间段之外的存储器模式时间段期间实行上述操作。因此，能够处理由偏移电压ΔV的应用和移除引起的作为感知困难的质量恶化，并消除用户感受到的不协调感觉。

第五实施例

图19是示出根据本发明的第五实施例的图像显示装置中所使用的显示部分的配置的图，除了在第五实施例的情况下在固定的时间段中重复实行将用于初始设置的逻辑电平存储在存储器单元3中的操作之外，该图像显示装置的配置与目前为止所描述的试试看的配置一致。

同样在模拟驱动模式中，如果不能正确地将用于初始设置的逻辑电平存储在存储器单元3中，或者即使由于静电现象等已经以无意的方式可预测地反转了存储在存储器单元3中的用于初始设置的正确的逻辑电平，则难以正确显示使用了存储器单元3的像素单元的等级。也就是说，等级的显示表明了似乎该像素单元是有缺陷的像素单元的情况。

在该实施例的情况下，另一方面，在模拟驱动模式中，在固定的时间段重复实行将用于初始设置的逻辑电平存储在存储器单元3中的操作。因此，在该实施例的情况下，如果不能正确地将用于初始设置的逻辑电平存储在存储器单元3中，或者即使由于静电现象等已经以无意的方式可预测地反转了存储在存储器单元3中正确的逻辑电平，则至少，在经过了固定的时间段之后，可以显示基于存储器单元3中所存储的正的逻辑电平的图像，并因此能够避免由不正确的等级表示所引起的质量恶化。

在该实施例中，实现存储器单元3中的用于新设置初始设置的逻辑电平的时间段，作为图像数据SDI的垂直或水平空白期，并对多行单元中的显示部分中所使用的所有像素单元实行新设置存储器单元3中的用于初始设置的逻辑电平的操作。

另外，在该时刻，提供在最接近水平驱动部分的位置处的第一像素单元31A中所使用的晶体管Q11处于导通状态以操作，并且在已经将用于初始设置的逻辑电平存储在像素单元31A中所使用的存储器单元3中之后，像素单元31A中所使用的晶体管Q11截止，并照原样维持在截止状态。在该状态下，在同一图中所示的随后的像素单元31B中所使用的晶体管Q11处于导通状态以操作，以便将用于初始设置的逻辑电平存储在像素单元31B中所使用的存储器单元3中。通过相同的标记，像素单元31B中所使用的晶体管Q11截止，并照原样维持在截止状态。在该状态下，在随后的像素单元31C中所使用的晶体管Q11处于导通状态以操作，以便将用于初始设置的逻辑电平存储在像素单元31C中所使用的存储器单元3中。

如上所述，在该实施例的情况下，通过利用将用于初始设置的逻辑电平存储在存储器单元3中的操作的完成状态，可以将用于初始设置的逻辑电平存储在另一存储器单元3中，使得可以降低驱动信号线SIG的水平驱动部分所承受的负载。由于可以降低水平驱动部分所承受的负载，因此可以如负载降低的程度使水平驱动部分的配置更简单。

注意，如果可以利用如上所述的将用于初始设置的逻辑电平存储在存储器单元3中的操作的完成状态将用于初始设置的逻辑电平存储在另一存储器单元3中，则可以在多像素单元中实行将用于初始设置的逻辑电平存储在存储器单元3中的操作，即，同时对每个多像素单元中所包括的所有像素单元实行将用于初始设置的逻辑电平存储在存储器单元3中的操作。然而，在该情况下，这种多像素单元中所包括的多个像素单元中所使用的晶体管Q11都被维持在导通状态，增加了水平驱动部分所承受的负载。不过，对整个显示部分中所包括的所有像素实行将用于初始设置的逻辑电平存储在存储器单元3中的操作所花费的时间变得更短。

如上所述，在该实施例的情况下，在模拟驱动模式中，在固定的时间段中重复实行将用于初始设置的逻辑电平存储在存储器单元3中的操作。因此，在模拟驱动模式中，能够防止由于位等的反转引起的显示的图像质量的恶化。

另外，在该实施例中，实现用于将初始设置的逻辑电平存储在存储器单元3中的时间段作为图像数据SDI的垂直或水平空白期。因此，可以通过有效使用对图像的显示不会有任何影响的空白期来实行将用于初始设置的逻辑电平存储在存储器单元3中的操作。

第六实施例

图20是示出根据本发明的第六实施例的图像显示装置61的部分的方框图。如图所示，图像显示装置61使用水平驱动部分62和显示部分63。水平驱动部分62包括数字/模拟转换单元64以及选择电路SEL1、SEL2、SEL3和SEL4。水平驱动部分62基于时分基础驱动多个信号线SIG1到SIG4。在模拟驱动模式中，数字/模拟转换单元64实行数字到模拟过程以将用于信号线SIG1到SIG4的图像数据DCOG转换成如图21A所示模拟驱动信号COG，基于时分基础在信号线SIG1到SIG4之间分发这些模拟驱动信号COG。图21B1到21B4分别示出了使选择电路SEL1到SEL4能够将图21C1到21C4所示的驱动信号COG分别作为由数字/模拟转换单元64生成的模拟驱动信号COG分别传送到信号线SIG1到SIG4的脉冲。分别从图21B1、21B2、21B3和21B4所示的脉冲很明显，顺序激活选择电路SEL1、SEL2、SEL3和SEL4。

显示部分63使用每个具有与根据上述第三到第五实施例的像素单元一致的配置的像素单元65。被分配到信号线SIG1作为图21C1所示的驱动信号R1、G1和B1的驱动信号COG驱动第一像素列，分别对红色、绿色和蓝色顺序设置在该像素列上的每个像素单元65中所使用的液晶单元2终端的特定一个上的电压。通过相同的标记，被分配到信号线SIG2作为图21C2所示的驱动信号R2、G2和B2、被分配到信号线SIG3作为图21C3所示的驱动信号R3、G3和B3以及被分配到信号线SIG4作为图21C4所示的驱动信号R4、G4和B4的各个驱动信号COG分别驱动第二像素列、第三像素列、第四像素列。在图21D1所示的红色门信号GATER正被保持在高电平的同时，出现在信号线SIG1到SIG4的每个上的作为用于红色的信号的驱动信号COG的电压正输出液晶单元2的等级。通过相同的标记，在图21D2所示的绿色门信号GATEG和图21D3所示的蓝色门信号GATEB正被保持在高电平的同时，出现的作为用于绿色和蓝色的信号的驱动信号COG的电压正分别输出液晶单元2的等级。

同样在存储器模式中，水平驱动部分分别基于时分基础在信号线SIG1到SIG4之间分发用于信号线SIG1到SIG4的图像数据DCOG的块(piece)。

根据该实施例，即使基于时分基础驱动多个信号线，也能够获得与目前为止所描述的实施例相同的效果。

第七实施例

图22是示出了根据第七实施例的图像显示装置中所使用的颜色像素单元的平面布局的图。除了第七实施例具有与其他实施例不同的像素布局以外，第七实施例的配置与目前为止描述的第三到第六实施例的配置一致。在该图像显示装置中，图22所示的像素单元31包括被称作R、G和B像素单元的多个像素单元，其中R、G和B像素单元分别使用了红色、绿色和蓝色液晶单元。如图所示，R、G和B像素单元每个具有朝向与水平扫描线平行的方向的长方形。在平行于信号线SIG的方向上连续布置颜色像素单元31中的R、G和B像素单元。

在根据目前为止描述的第三到第六实施例的任意一个的像素单元31的情况下，与连接到像素单元31的信号线关联的扫描线的数量增加。由于此原因，在本实施例的情况下，如上所述，设计R、G和B像素单元的每个以具有朝向平行于水平扫描线的方向的长方形，并在平行于信号线SIG的方向上连续布置颜色像素单元31中的R、G和B像素单元。因此颜色像素单元31中的R、G和B像素单元之间的空隙也在平行于水平扫描线的方向上延伸。另外，颜色像素单元31的扫描线布置在空隙上，以增加扫描线布局的有效性。

如上所述，设计R、G和B像素单元的每个以具有朝向平行于水平扫描线的方向的长方形，并在平行于信号线SIG的方向上连续布置颜色像素单元31中的R、G和B像素单元。因此，可以提高扫描线的布局的有效性。结构，可以进一步扩展液晶单元的开窗口。

第八实施例

在目前为止所描述的实施例的情况下，在存储器模式中显示基于二进制图像数据的图像。然而，注意，本发明的范围绝不限于这些实施例。例如，可以将区域等级技术应用于存储器模式，以便显示多位图像。

另外，在目前为止所描述的实施例的情况下，在每个像素单元中提供SRAM存储器。然而，注意，本发明的范围绝不限于这些实施例。也就是说，可以在每个像素单元中提供不同类型的存储器单元。例如，可以在每个像素单元中提供DRAM存储器。

在此之上，在目前为止所描述的实施例的情况下，输入图像数据是是具有诸如红色、绿色和蓝色的不同颜色的数据，并显示基于颜色数据的颜色图像。然而，注意，本发明的范围绝不限于这些实施例。例如，本发明还可以应用于显示基于多于3种言的的数据的颜色图像的大量应用。

另外，在目前为止所描述的实施例的情况下，本发明应用于液晶显示装置。然而，注意，本发明的范围绝不限于这些实施例。也就是说，本发明可以应用于其它类型的各种显示装置。例如，本发明可以应用于EL(电致发光)显示装置。

另外，本领域技术人员应当理解，在所附权利要求及其等效物的范围内，依据设计需要和其他因素，可以发生各种修改、组合、子组合和变更。

本发明数据图像显示装置和图像显示方法。更具体地，本发明可以应用于能够将操作从模拟驱动模式切换到存储器模式的图像显示装置。

相关申请的交叉引用

本发明包含与2007年4月2日提交于日本专利局的日本专利申请JP2007-096011有关的主题，其全部内容通过引用合并于此。

Claims (12)

1.一种图像显示装置，包括：

显示部分，具有被包括在像素矩阵的布局中的像素单元，并被提供了用于存储输入图像数据的逻辑电平的存储器单元；

其中

驱动所述像素单元的操作被从模拟驱动模式切换到存储器模式并反之亦然，

在所述模拟驱动模式中，与输入图像数据对应的模拟信号被施加到信号线，

在所述存储器模式中，与所述输入图像数据对应的处于逻辑电平的信号被施加到所述信号线，

在所述存储器模式中，在将被维持在所述信号线上的所述输入图像数据的逻辑电平存储在所述存储器单元中之后，所述存储器单元被连接到所述像素单元，以便将所述像素单元的等级设置在与所述输入图像数据的所述逻辑电平对应的值，

在所述模拟驱动模式中，所述信号线被连接到所述像素单元，以便将所述像素单元的等级设置在与被维持在所述信号线上的驱动信号电平对应的值，以及

用于在所述存储器模式中连接所述存储器单元与所述像素单元的开关电路被接通以便在模拟驱动模式中将所述模拟数据写到所述像素单元，

其中所述显示部分包括：

存储器设置开关电路，用于连接所述存储器单元与所述信号线；

第一开关电路，被导通或截止，以根据被存储在所述存储器单元中的逻辑电平来选择具有彼此相反的相位的两个预定驱动信号的特定一个；

第二开关电路，与所述第一开关电路互补地被导通或截止以选择所述两个预定驱动信号中的另一个；以及

像素单元开关电路，用于连接所述像素单元与所述第一和第二开关电路，以便根据所述存储器单元的设置来设置所述像素单元的等级；

其中，在所述存储器模式中，所述像素单元开关电路连接所述像素单元与所述存储器单元。

2.根据权利要求1所述的图像显示装置，其中：

在所述存储器模式中，图像显示装置的水平驱动部分将所述输入图像数据适当分配给所述显示部分的所述信号线，并且在所述输入图像数据已经输出到所述信号线后，输出所述两个预定驱动信号中的一个；

在所述模拟驱动模式中，在将用于所述存储器单元的初始设置的逻辑电平维持在所述信号线上之后，所述水平驱动部分维持所述信号线上的所述驱动信号；

在所述存储器模式中，所述显示部分导通所述第一开关电路以便选择被维持在所述信号线上的所述特定预定驱动信号的一个，并输出所述所选择的预定驱动信号；以及

在所述模拟驱动模式中，在已经将被维持在所述信号线上的作为用于所述存储器单元的初始设置的所述逻辑电平的逻辑电平存储在所述存储器单元中以便使所述第一开关电路预先处于导通状态之后，所述显示部分通过所述第一开关电路和所述像素单元开关电路将所述信号线与所述像素单元连接起来。

3.根据权利要求1所述的图像显示装置，其中：

所述显示部分包括用于多个所述像素单元的所述存储器单元；

在所述模拟驱动模式中，所述显示部分基于时分基础将所述像素单元连接到所述信号线，以便基于时分基础设置所述像素单元的等级；以及

在所述存储器模式中，所述显示部分将所述存储器单元连接到所述像素单元的全部或一些，以便根据所述存储器单元中所存储的逻辑电平来设置所述像素单元的全部或一些中的每个的等级。

4.根据权利要求3所述的图像显示装置，其中多个所述像素单元组成了颜色图像的一个像素单元。

5.根据权利要求1所述的图像显示装置，其中：

所述显示部分包括用于多个所述像素单元的所述存储器单元；

在所述模拟驱动模式中，所述显示部分基于时分基础将所述像素单元连接到所述信号线，以便基于时分基础设置所述像素单元的等级；

在所述存储器模式中，所述显示部分将所述存储器单元连接到所述像素单元的全部或一些，以便根据所述存储器单元中所存储的逻辑电平来设置所述像素单元的全部或一些中的每个的等级；

所述像素单元开关电路使用第一晶体管和第二晶体管，该第一晶体管和第二晶体管连线以形成用于连接所述像素单元的至少一个与所述第一和第二开关电路的双门开关电路；以及

所述像素单元开关电路还使用其他的晶体管用于连接所述第一和第二晶体管之间的节点与未由所述第一和第二晶体管连接的剩余像素单元，通过其他门信号选择性导通或截止所述其他的晶体管。

6.根据权利要求1所述的图像显示装置，其中在固定的时间段期间重复实行将逻辑电平存储在所述存储器单元中的操作。

7.根据权利要求1所述的图像显示装置，其中：

所述像素单元是液晶单元；

在所述模拟驱动模式中，在将所述液晶单元的特定终端的电压设置在出现在所述信号线上的信号的电平的操作中，所述显示部分将所述像素单元连接到所述信号线，以便根据出现在所述信号线上的所述信号的所述电平来设置所述像素单元的等级；以及

在所述模拟驱动模式中，所述图像显示装置提供了对于施加到所述液晶单元的公共电极上的电压的偏移，以便补偿在将所述液晶单元的所述特定终端的电压设置在出现在所述信号线上的所述信号的电平的操作中导致的电压降落。

8.根据权利要求7所述的图像显示装置，其中：

在所述存储器模式中，所述图像显示装置不提供对于施加到所述液晶单元的公共电极上的所述电压的偏移；以及

在所述存储器模式的时间段期间实行操作，以便向施加到所述公共电极上的所述电压提供偏移以及从施加到所述公共电极上的所述电压移除所述偏移。

9.根据权利要求2所述的图像显示装置，其中所述图像显示装置在固定的时间段期间重复实行将用于所述初始设置的所述逻辑电平存储在所述存储器单元中的操作。

10.根据权利要求9所述的图像显示装置，其中在所述输入图像数据的垂直或水平空白期期间实行将用于所述初始设置的所述逻辑电平存储在所述存储器单元中的操作。

11.根据权利要求3所述的图像显示装置，其中：

所述像素单元每个具有朝向平行于扫描线的方向的长方形；以及

在平行于所述信号线的方向上连续布置所述像素单元。

12.一种在图像显示装置中所采用的图像显示方法，该图像显示装置包括：显示部分，具有被包括在像素矩阵的布局中的像素单元并被提供了用于存储输入图像数据的逻辑电平的存储器单元，所述图像显示方法包括步骤：

将驱动所述像素单元的操作从模拟驱动模式切换到存储器模式并反之亦然；

在所述模拟驱动模式中，将与输入图像数据对应的模拟信号施加到信号线；

在所述存储器模式中，将与所述输入图像数据对应的处于逻辑电平的信号施加到所述信号线；

在所述存储器模式中，在将所述输入图像数据的所述逻辑电平存储在所述存储器单元中之后，连接所述存储器单元与所述像素单元，以便将所述像素单元的等级设置在与被维持在所述信号线上的所述输入图像数据的逻辑电平对应的值；

在所述模拟驱动模式中，连接所述信号线与所述像素单元，以便将所述像素单元的等级设置在与被维持在所述信号线上的驱动信号的电平对应的值；以及

接通在所述存储器模式中用于连接所述存储器单元与所述像素单元的开关电路，以便在所述模拟驱动模式中将所述模拟数据写到所述像素单元的开关电路，

其中所述显示部分包括：

存储器设置开关电路，用于连接所述存储器单元与所述信号线；

第一开关电路，被导通或截止，以根据被存储在所述存储器单元中的逻辑电平来选择具有彼此相反的相位的两个预定驱动信号的特定一个；

第二开关电路，与所述第一开关电路互补地被导通或截止以选择所述两个预定驱动信号中的另一个；以及

像素单元开关电路，用于连接所述像素单元与所述第一和第二开关电路，以便根据所述存储器单元的设置来设置所述像素单元的等级；

其中，在所述存储器模式中，所述像素单元开关电路连接所述像素单元与所述存储器单元。

Images