JP5063752B2

JP5063752B2 - 携帯情報機器の表示用画素駆動方法および携帯情報機器用表示装置

Info

Publication number: JP5063752B2
Application number: JP2010174652A
Authority: JP
Inventors: 博之村井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-12-03
Filing date: 2010-08-03
Publication date: 2012-10-31
Anticipated expiration: 2020-11-30
Also published as: US6961042B2; CN1198172C; TW589503B; US20020158993A1; JP2010286849A; CN1346450A; EP1174758A4; EP1174758A1; WO2001040857A1

Description

本発明は、低消費電力であることが必要となる携帯情報端末や携帯電話等の携帯情報機器に用いられる表示用画素駆動方法および表示装置に関するものである。

パーソナルコンピュータやテレビ受像機などにおいて、静止画や動画を表示するために液晶表示装置が用いられている。図１４は従来のカラー液晶表示装置を示す構成図である。図において、１００１はＲＧＢの各一つの画素から構成される一つのピクセル、１００２は多数のピクセルが行列状に配列された液晶表示部、１００３はシフトレジスタ回路１００４とバッファ回路１００５から構成され、液晶表示部の一つの行を選択する垂直走査回路、１００６はシフトレジスタ回路１００７とバッファ回路１００８とスイッチ１００９から構成され、液晶表示部の一つの列に信号を配するための水平走査回路である。１０１０および１０１１は、垂直走査回路１００３および水平走査回路１００６と各画素とを
それぞれ結ぶための垂直走査線および信号線、１０１２は共通配線である。図１５は、図１４の一つの画素を示す回路図であり、図において１１０１はＴＦＴ、１１０２は液晶表示素子、１１０３はコンデンサである。

次に動作を説明する。垂直走査線１０１０に正電圧が印加されるとＴＦＴ１１０１が導通し、信号線１０１１と液晶表示素子１１０２およびコンデンサ１１０３が接続される。これにより液晶表示素子１１０２およびコンデンサ１１０３には信号線１０１１と同電位の電圧まで充電される。いわゆる点順次駆動の場合には一つの行の各列ピクセルは水平走査回路１００６により順次充電されていき、すべての列ピクセルを走査した後、垂直走査回路１００３により垂直走査線１０１０の電圧が０もしくは負電圧となるためＴＦＴ１１０１は非導通状態になり、液晶表示素子１１０２およびコンデンサ１１０３の電圧は保持される。同様に次の行の走査を順次行い、垂直走査回路１００３が全ての行を走査（１フレームと呼ぶ）した後、再び垂直走査線１０１０には正電圧が印加され、液晶表示素子１１０２およびコンデンサ１１０３に信号線から電圧が書込まれる。このようにして、全ピクセルが１フレーム毎に順次書込まれながら、表示を行うことになる。

液晶表示装置は以上のように構成されているので、一つの画素に信号が書込まれ、再び書込む（すなわち１フレーム周期）までの間、液晶表示素子とコンデンサの持つ静電容量で電圧を維持する必要があるが、液晶の有限の抵抗率やＴＦＴのリーク等により電圧が低下し、フリッカーなどの表示品位の低下が生じる。図１６は、このようすを図示したものであり、（ａ）は通常の６０Ｈｚのフレーム周波数で動作させた場合であり、一つの画素はフレーム周期１／６０秒に一度書き換えられるため、電圧の低下がわずかで画素の反射率（輝度）は変化せず、フリッカーやコントラスト低下といった表示品位の低下はみられない。

ところで、液晶表示装置の消費電力は、フレーム周波数×垂直走査線数の周波数で動作する垂直走査回路１００３、およびフレーム周波数×垂直走査線数×水平走査線数の周波数で動作する水平走査回路１００６において、高速で動作するシフトレジスタ回路の電力が大部分を占め、低消費電力化に対しては、これら動作周波数の低減、もしくは間欠的に動作させることが有効である。（ｂ）は消費電力を低減させるために水平および垂直走査回路の動作周波数を低下させた場合を示す。この場合、液晶表示素子の書き換え時間間隔、すなわちフレーム周期は長くなり、その間に生じる電圧低下は極めて大きくなる。携帯情報機器の低消費電力化のためにこのような表示を行った場合には、電圧が時間的に変化するため、反射率（輝度）が大きく変化してフリッカーとして観測され、また平均の電圧も低下するため十分にコントラストが得られないなど、表示品位が低下するといった問題点があった。

この発明は、上述のような課題を解決するためになされたもので、表示品位を損なうことなく低消費電力の携帯情報機器の表示用画素駆動方法を提供することを目的とする。

本発明のある局面では、携帯情報機器の表示用画素駆動方法は、基板上にマトリックス状に形成された複数の第１の垂直走査線および複数の水平走査線と、複数の第１の垂直走査線にそれぞれ対応して設けられた複数の第２の垂直走査線と、複数の第１の垂直走査線および複数の水平走査線の交点に対応して配置される複数の表示用画素とを備えた表示部を有する携帯情報機器の表示用画素駆動方法であって、各表示用画素内には、その電位が当該表示用画素の表示輝度を司る画素電極と、複数の水平走査線のうちの対応する水平走査線からの制御信号を保持するための制御用容量素子と、対応する水平走査線および制御用容量素子の間に接続されて、複数の第１の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御される第１のスイッチング素子と、第１の基準配線を介して画素電極を駆動するために第１の基準配線および画素電極の間に接続され、その制御電極が制御用容量素子に接続された第２のスイッチング素子と、第１の基準配線および画素電極の間に、第２のスイッチング素子に対して直列に接続された第３のスイッチング素子とを含む。そして、制御信号を第１のスイッチング素子を介して制御用容量素子に一旦蓄え、制御用容量素子に保持された制御信号に基づいて、第２のスイッチング素子が第１の基準配線から画素電極への電流経路を形成または遮断し、第３のスイッチング素子は、複数の第２の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御される。

本発明の他のある局面では、携帯情報機器の表示用画素駆動方法は、基板上にマトリックス状に形成された複数の第１の垂直走査線および複数の水平走査線と、複数の第１の垂直走査線にそれぞれ対応して設けられた、複数の第２の垂直走査線および複数の第３の垂直走査線と、複数の第１の垂直走査線および複数の水平走査線の交点に対応して配置される複数の表示用画素とを備えた表示部を有する携帯情報機器の表示用画素駆動方法であって、各表示用画素内には、その電位が当該表示用画素の表示輝度を司る画素電極と、複数の水平走査線のうちの対応する水平走査線からの制御信号を保持するための制御用容量素子と、対応する水平走査線および制御用容量素子の間に接続されて、複数の第１の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御される第１のスイッチング素子と、第１の基準配線を介して画素電極を駆動するために第１の基準配線および画素電極の間に接続され、その制御電極が制御用容量素子に接続された第２のスイッチング素子と、第２の基準配線を介して画素電極を駆動するために第２の基準配線と画素電極との間に接続され、第２のスイッチング素子に対し相補的に動作する相補スイッチング素子と、第１の基準配線と画素電極との間に、第２のスイッチング素子に対して直列に接続された第３のスイッチング素子と、第２の基準配線と画素電極との間に、相補スイッチング素子に対して直列に接続された第４のスイッチング素子とを含む。そして、制御信号を第１のスイッチング素子を介して制御用容量素子に一旦蓄え、制御用容量素子に保持された制御信号に基づいて、第２のスイッチング素子が第１の基準配線から画素電極への電流経路を形成または遮断し、制御用容量素子に保持された制御信号に基づいて、第２のスイッチング素子および相補スイッチング素子の導通および非導通は相補的に制御され、相補スイッチング素子の導通および非導通に応じて、第２の基準配線から画素電極への電流経路が形成および遮断され、第３のスイッチング素子は、複数の第２の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御され、第４のスイッチング素子は、複数の第３の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御されるものである。
本発明のさらに他のある局面では、携帯情報機器の表示用画素駆動方法は、基板上にマトリックス状に形成された複数の第１の垂直走査線および複数の水平走査線と、複数の第１の垂直走査線にそれぞれ対応して設けられた複数の第２の垂直走査線と、複数の第１の垂直走査線および複数の水平走査線の交点に対応して配置される複数の表示用画素とを備えた表示部を有する携帯情報機器の表示用画素駆動方法であって、各表示用画素内には、その電位が当該表示用画素の表示輝度を司る画素電極と、複数の水平走査線のうちの対応する水平走査線からの制御信号を保持するための制御用容量素子と、対応する水平走査線および制御用容量素子の間に接続されて、複数の第１の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御される第１のスイッチング素子と、第１の基準配線を介して画素電極を駆動するために第１の基準配線および画素電極の間に接続され、その制御電極が制御用容量素子に接続された第２のスイッチング素子と、第２の基準配線を介して画素電極を駆動するために第２の基準配線と画素電極との間に接続され、第２のスイッチング素子に対し相補的に動作する相補スイッチング素子と、第２の基準配線と画素電極との間に、相補スイッチング素子に対して直列に接続された第４のスイッチング素子と、第１の基準配線と画素電極との間に、第２のスイッチング素子に対してそれぞれ直列に接続される第５および第６のスイッチング素子とを含む。そして、制御信号を第１のスイッチング素子を介して制御用容量素子に一旦蓄え、制御用容量素子に保持された制御信号に基づいて、第２のスイッチング素子が第１の基準配線から画素電極への電流経路を形成または遮断し、制御用容量素子に保持された制御信号に基づいて、第２のスイッチング素子および相補スイッチング素子の導通および非導通は相補的に制御され、相補スイッチング素子の導通および非導通に応じて、第２の基準配線から画素電極への電流経路が形成および遮断され、第５のスイッチング素子は、複数の第１の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御され、第４および第６のスイッチング素子は、複数の第２の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御されるものである。

本発明のある局面では、携帯情報機器用表示装置は、基板上にマトリックス状に形成された複数の第１の垂直走査線および複数の水平走査線と、複数の第１の垂直走査線にそれぞれ対応して設けられた、複数の第２の垂直走査線と、複数の第１の垂直走査線および複数の水平走査線の交点に対応して配置される複数の表示用画素とを備える。各表示用画素内は、その電位が当該表示用画素の表示輝度を司る画素電極と、複数の水平走査線のうちの対応する水平走査線からの制御信号を保持するための制御用容量素子と、対応する水平走査線および制御用容量素子の間に接続されて、複数の第１の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御される第１のスイッチング素子と、第１の基準配線を介して画素電極を駆動するために第１の基準配線および画素電極の間に接続され、その制御電極が制御用容量素子に接続された第２のスイッチング素子と、第１の基準配線および画素電極の間に、第２のスイッチング素子に対して直列に接続された第３のスイッチング素子とを含む。そして、制御信号を第１のスイッチング素子を介して制御用容量素子に一旦蓄え、制御用容量素子に保持された制御信号に基づいて、第２のスイッチング素子が第１の基準配線から画素電極への電流経路を形成または遮断し、第３のスイッチング素子は、複数の第２の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御される。
本発明の他のある局面では、携帯情報機器用表示装置は、基板上にマトリックス状に形成された複数の第１の垂直走査線および複数の水平走査線と、複数の第１の垂直走査線にそれぞれ対応して設けられた、複数の第２の垂直走査線および複数の第３の垂直走査線と、複数の第１の垂直走査線および複数の水平走査線の交点に対応して配置される複数の表示用画素とを備える。各表示用画素は、その電位が当該表示用画素の表示輝度を司る画素電極と、複数の水平走査線のうちの対応する水平走査線からの制御信号を保持するための制御用容量素子と、対応する水平走査線および制御用容量素子の間に接続されて、複数の第１の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御される第１のスイッチング素子と、第１の基準配線を介して画素電極を駆動するために第１の基準配線および画素電極の間に接続され、その制御電極が制御用容量素子に接続された第２のスイッチング素子と、第２の基準配線を介して画素電極を駆動するために第２の基準配線と画素電極との間に接続され、第２のスイッチング素子に対し相補的に動作する相補スイッチング素子と、第１の基準配線と画素電極との間に、第２のスイッチング素子に対して直列に接続された第３のスイッチング素子と、第２の基準配線と画素電極との間に、相補スイッチング素子に対して直列に接続された第４のスイッチング素子とを含む。そして、制御信号を第１のスイッチング素子を介して制御用容量素子に一旦蓄え、制御用容量素子に保持された制御信号に基づいて、第２のスイッチング素子が第１の基準配線から画素電極への電流経路を形成または遮断し、制御用容量素子に保持された制御信号に基づいて、第２のスイッチング素子および相補スイッチング素子の導通および非導通は相補的に制御され、相補スイッチング素子の導通および非導通に応じて、第２の基準配線から画素電極への電流経路が形成および遮断され、第３のスイッチング素子は、複数の第２の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御され、第４のスイッチング素子は、複数の第３の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御される。

本発明の他のある局面では、携帯情報機器用表示装置は、基板上にマトリックス状に形成された複数の第１の垂直走査線および複数の水平走査線と、複数の第１の垂直走査線にそれぞれ対応して設けられた、複数の第２の垂直走査線および複数の第３の垂直走査線と、複数の第１の垂直走査線および複数の水平走査線の交点に対応して配置される複数の表示用画素とを備える。各表示用画素は、その電位が当該表示用画素の表示輝度を司る画素電極と、複数の水平走査線のうちの対応する水平走査線からの制御信号を保持するための制御用容量素子と、対応する水平走査線および制御用容量素子の間に接続されて、複数の第１の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御される第１のスイッチング素子と、第１の基準配線を介して画素電極を駆動するために第１の基準配線および画素電極の間に接続され、その制御電極が制御用容量素子に接続された第２のスイッチング素子と、第２の基準配線を介して画素電極を駆動するために第２の基準配線と画素電極との間に接続され、第２のスイッチング素子に対し相補的に動作する相補スイッチング素子と、第２の基準配線と画素電極との間に、相補スイッチング素子に対して直列に接続された第４のスイッチング素子と、第１の基準配線と画素電極との間に、第２のスイッチング素子に対してそれぞれ直列に接続される第５および第６のスイッチング素子とを含む。そして、制御信号を第１のスイッチング素子を介して制御用容量素子に一旦蓄え、制御用容量素子に保持された制御信号に基づいて、第２のスイッチング素子が第１の基準配線から画素電極への電流経路を形成または遮断し、制御用容量素子に保持された制御信号に基づいて、第２のスイッチング素子および相補スイッチング素子の導通および非導通は相補的に制御され、相補スイッチング素子の導通および非導通に応じて、第２の基準配線から画素電極への電流経路が形成および遮断され、第５のスイッチング素子は、複数の第１の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御され、第４および第６のスイッチング素子は、複数の第３の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御される。

この発明によれば、表示品位を損なうことなく低消費電力である、携帯情報端末や携帯電話等の携帯情報機器の表示用画素駆動方法を提供することができる。

本発明の実施例１による液晶表示装置の駆動回路を示す構成図である。本発明の実施例１及び２による液晶表示装置の駆動回路を示す回路図である。本発明の実施例３を説明するための説明図である。本発明の実施例３による液晶表示装置の駆動回路を示す構成図である。本発明の実施例４による液晶表示装置の駆動回路を示す構成図である。本発明の実施例４による液晶表示装置の駆動回路示す回路図である。本発明の実施例５による液晶表示装置の駆動回路示す回路図である。本発明の実施例５における回路動作を説明するための波形図である。本発明の実施例６による液晶表示装置の駆動回路を示す回路図である。本発明の実施例７による液晶表示装置の駆動回路を示す構成図である。本発明の実施例８による液晶表示装置の駆動回路を示す構成図である。本発明の実施例９による液晶表示装置の駆動波形を示す波形図である。本発明の実施例９による液晶表示装置の駆動波形を示す波形図である。従来における液晶表示装置の駆動回路を示す構成図である。従来における液晶表示装置の駆動回路を示す回路図である。従来における液晶表示装置の駆動回路の動作を示す波形図である。

以下に、図面に基づいて本発明の実施例を説明する。なお、以下の図面において、同一または相当する部分には同一の符号を付し、その説明を省略する。

実施例１
図１は本発明による液晶表示装置の実施例１を示す構成図である。図中、１は水平走査線、２はデータ信号線、３は画素信号線、４は画素である。図２の（ａ）は、一つの画素を構成する回路図である。図において、２１は制御用容量素子、２２は第２のｎ型ＴＦＴ（第２のスイッチング素子）、２４は抵抗素子である。

次に動作について説明する。垂直走査回路１００３および水平走査回路１００６により一つの画素を選択できることはすでに述べた。本発明においては、点灯すべき画素の水平走査線１にはデータ信号線２から水平走査回路１００６により選択されたスイッチ１００９を介し正電圧（例えば５Ｖ）が印加されるので、ＴＦＴ１１０１を介して制御用容量素子２１には水平走査線１の正電圧が充電される。この時制御用容量素子２１には第２のｎ型ＴＦＴ２２が接続されているので、第２のｎ型ＴＦＴ２２が導通状態になり、液晶表示素子１１０２及びコンデンサ１１０３は画素信号線３(第1基準配線)のみと接続されて画
素信号線３の電圧まで充電される。いわゆる点順次駆動の場合には、一つの行における全部の列ピクセルを走査した後、垂直走査回路１００３により垂直走査線１０１０の電圧が０もしくは負電圧となるためＴＦＴ１１０１は非導通状態になり、制御用容量素子２１の電圧は保持されるとともに、ｎ型ＴＦＴ２２は導通が維持され、常に液晶表示素子１１０２およびコンデンサ１１０３は画素信号線３との接続が保たれる。

垂直走査回路が全ての行を走査した後、再び垂直走査線１０１０には正電圧が印加され、再び制御用容量素子２１に水平走査線１から電圧が書込まれることになる。本発明の実施例１においては、消費電力を低減させるために水平および垂直走査回路の動作周波数を低下させ、制御用容量素子２１の書き換え時間間隔を長くした場合には制御用容量素子２１の電圧はＴＦＴのリーク等により低下するが、この電圧はｎ型ＴＦＴ２２を導通状態にするための電圧であり、この電圧がｎ型ＴＦＴ２２のいわゆる閾値電圧より低下しない限り、ｎ型ＴＦＴ２２の導通状態は維持され、これにより液晶表示素子１１０２およびコ
ンデンサ１１０３は画素信号線３と接続されたままであるので、図１６の（ｂ）に示したような反射率（輝度）の変化は生じないことになる。更に、非点灯の画素の場合、第２のｎ型ＴＦＴ２２が非導通状態にあるため、画素信号線３からの電流の流れ込みはなく、液晶表示素子１１０２及びコンデンサ１１０３の電圧は抵抗素子２４により共通配線１０１２（第２基準配線）に固定される。ここで、画素信号線３の基準電位を画素電極に書き込まれた電位が対向基板の電位に液晶駆動電圧を加えた電位または対向基板の電位に液晶駆動電圧を減じた電位になるように設定したので、液晶の反射率の最大値（ノーマリホワイトモードでは最小値）となり、同時に共通配線１０１２の電位は、画素電極に書き込まれた電位が対向基板の電位と等しくなるように設定したので、液晶の反射率の最小値（ノーマリホワイトモードでは最大値）となるため、画素信号線３、共通配線１０１２に接続することにより最大のコントラストを得ることができた。

このように本実施例においては、表示品位を損なうことなく、垂直走査回路および水平走査回路の動作周波数を低くしたり、垂直走査回路および水平走査回路の間欠駆動が可能
となり、低消費電力の液晶表示装置を実現することができた。

実施例２
図２の（ｂ）は、本発明の実施例２における一つの画素を構成する回路図である。図において、２３はｐ型ＴＦＴである。

次に動作について説明する。本実施例２においても、点灯すべき画素の水平走査線１には正電圧（例えば５Ｖ）が印加されるので、ＴＦＴ１１０１を介して制御用容量素子２１には水平走査線１の正電圧が充電され、制御用容量素子２１には第２のｎ型ＴＦＴ２２が接続されているので、第２のｎ型ＴＦＴ２２が導通状態になる。一方ｐ型ＴＦＴ２３には正電圧が印加されているため非導通状態となっているので、液晶表示素子１１０２及びコンデンサ１１０３は画素信号線３のみと接続されて画素信号線３の電圧まで充電されることは既に述べた。

ここで、非点灯の画素の水平走査線１には０Ｖもしくは負電圧（例えばー２Ｖ）が印加されているので、ＴＦＴ１１０１を介して制御用容量素子２１には水平走査線１の０Ｖもしくは負電圧が充電される。この時制御用容量素子２１には第２のｎ型ＴＦＴ２２が接続されており、第２のｎ型ＴＦＴ２２は非導通状態であるが、同時に、ｐ型ＴＦＴ２３には０Ｖもしくは負電圧が印加されているため導通状態となっており、液晶表示素子１１０２及びコンデンサ１１０３は共通配線１０１２のみと接続されて共通配線１０１２の電圧に固定される。この実施例２では、ｎ型ＴＦＴ２２とｐ型ＴＦＴ２３とを相補的に接続することにより、黒表示と白表示を行うための液晶電圧を確実に書き込むことができ、高コントラストな画面を実現することができる。

また、非点灯の画素においても、液晶表示素子１１０２及びコンデンサ１１０３はｐ型ＴＦＴ２３により共通配線１０１２に接続されているので、非点灯の画素の反射率はｎ型ＴＦＴ２２のリーク等による画素信号線３からの充電がないので、完全に反射率を低く抑えることができ、コントラスは十分に高く保持できるので表示品位を損なうことなく、垂直走査回路および水平走査回路の動作周波数を低くしたり、垂直走査回路および水平走査回路の間欠駆動が可能となり、低消費電力の液晶表示装置を実現することができた。

実施例３
図３は本発明の実施例３を示す構成図である。図において、３１は副画素Ｒ１ａとＲ１ｂから構成される画素である。この場合、各副画素に少なくとも一つの、図２に示した回路が構成されている。

次に動作について説明する。図２の回路により、表示品位を損なうことなく、垂直走査回路および水平走査回路の動作周波数を低くしたり、垂直走査回路および水平走査回路の間欠駆動が可能となり、低消費電力の液晶表示装置を実現できることは既に述べた。本実施例では画素の中に２つの副画素をもち、各副画素に独立した回路を設けたので、それぞれ独立に制御することができ、階調表示が可能となる。

さらに、図４は副画素の電極面積を示した図であり、図において３２は一方の副画素Ｒ１ａ、３３は他方の副画素Ｒ１ｂである。ここでＲ１ａ、Ｒ１ｂの副画素の電極面積を互いに相異なるように構成した。この場合副画素Ｒ１ａ、Ｒ１ｂのいずれかを独立に点灯す
ると、点灯面積が違うので異なる階調の表示が可能となり、さらに多くの階調表示ができる。また電極を金属膜で構成すると、反射型の液晶表示装置が実現できる。

実施例４
図５は本発明の実施例４を示す構成図である。図において、５１は第２の垂直走査線Ａ、５２は液晶表示部１００２に導入するために行に対応するように分岐された画素信号線３の一本に対して一つ設けられ、第２の垂直走査線Ａ５１で制御されるスイッチング素子である。５３はスイッチング素子５２のすべてに接続され、スイッチング素子５２を介して画素信号線３に電位を与えるための基準電位母線である。図６は実施例４における一つの画素（副画素）を構成する回路図である。６１は画素信号線３と液晶表示素子１１０２及びコンデンサ１１０３の間に第２のｎ型ＴＦＴ２２と直列に接続され、かつ共通配線１０１２と液晶表示素子１１０２及びコンデンサ１１０３の間にｐ型ＴＦＴ２３と直列に接続された第３のｎ型ＴＦＴ（第３のスイッチング素子）である。

次に動作を説明する。水平走査線１と垂直走査線１０１０により画素の点灯、非点灯状態が選択され、制御用容量素子２１により第２のｎ型ＴＦＴ２２およびｐ型ＴＦＴ２３の導通、非導通状態が維持されることはすでに述べた。第３のｎ型ＴＦＴ６１は第２の垂直走査線Ａ５１により制御されており第２の垂直走査線Ａ５１に正電圧が印加された時のみ導通状態となり、画素信号線３と液晶表示素子１１０２及びコンデンサ１１０３、あるいは共通配線１０１２と液晶表示素子１１０２及びコンデンサ１１０３とが接続される。図５で示した通り、画素信号線３は第３のｎ型ＴＦＴ６１と同様に第２の垂直走査線Ａ５１で制御されるスイッチング素子５２を介して接続されており、第２の垂直走査線Ａ５１に正電圧が印加され、第３のｎ型ＴＦＴ６１が導通状態にある時には画素信号線３にも電圧が印加されているので、液晶表示素子１１０２及びコンデンサ１１０３は点灯状態が選択されている場合は画素信号線３の電圧に、非点灯状態が選択されている場合は共通配線１０１２の電圧に再び充電される。

本実施例４はこのように構成されているので、画素毎に点灯、非点灯状態を選択するための水平走査線１と垂直走査線１０１０を停止させた後、比較的動作周波数が低く消費電力の少ない垂直走査回路１００３のみ駆動して第２の垂直走査線Ａ５１のみを動作させる、即ち液晶表示素子１１０２及びコンデンサ１１０３への書き込み動作の時間間隔を制御用容量素子２１より短くすることにより液晶表示素子１１０２及びコンデンサ１１０３は再充電される。画素信号線３は、液晶に常に同方向電位がかかることを防ぐため、対向基板の電位に対し反転させる必要があるが、画素電極への書き込み時間間隔より長く設定することにより反転回数を少なくして画素信号線３への充電電力が低減でき、低い消費電力により反射率（輝度）の変化が少なく、フリッカーやコントラストの低下といった表示品位の低下を防ぐことができた。

また、上記実施例１および２においてはすべての画素が画素信号線３もしくは共通配線１０１２に同時に接続されており、ある画素において液晶表示素子やコンデンサの短絡があった場合には画素信号線３の電圧低下が生じ、画面全体の影響を与えていた。この実施の形態４では、ある時刻においては一つの行のみが画素信号線３で接続されているだけである。このため、ある画素において液晶表示素子やコンデンサの短絡があった場合にも、一つの行の画素表示のみが不調になる、いわゆる線欠陥に抑えることができ、歩留りが向上する。

実施例５
図７は本実施例５における一つの画素（副画素）を構成する回路図である。図において、７１は画素信号線３と液晶表示素子１１０２及びコンデンサ１１０３の間に第２のｎ型ＴＦＴ２２と直列に接続されたｎ型ＴＦＴ（第３のスイッチング素子）、７２は共通配線
１０１２と液晶表示素子１１０２及びコンデンサ１１０３の間にｐ型ＴＦＴ２３と直列に接続されたｎ型ＴＦＴ（第４のスイッチング素子）、７３はｎ型ＴＦＴ７１のスイッチングを制御するための第２の垂直走査線Ｂ、７４はｎ型ＴＦＴ７２のスイッチングを制御するための第３の垂直走査線である。

次に動作について説明する。まず、第２の垂直走査線Ｂ７３と第３の垂直走査線７４を同時に動作させる場合を考える。この場合、上述の実施の形態３と同様の動作となり、第２の垂直走査線Ｂ７３、第３の垂直走査線７４を動作させることにより、制御用容量素子２１の電圧で決まる点灯、非点灯状態に設定されている画素に対して、画素は所定の状態に再充電されるため、低い消費電力により反射率（輝度）の変化が少なく、フリッカーやコントラストの低下といった表示品位の低下を防ぐことができる。これを低消費電力モードと呼ぶ。

次に、高速の動画など数十フレームの速さで画素の点灯、非点灯状態が常時変わる通常モード（すなわち画素内の制御用容量素子を常に書き換える必要がある）の場合には、画素信号線３にアナログ状の電圧を印加し、この電圧を第２のｎ型ＴＦＴ２２とｎ型ＴＦＴ７１を介して液晶表示素子１１０２及びコンデンサ１１０３に書込むことにより、アナログ状電圧の階調で決まる多階調表示が可能となる。図８は通常モード動作の場合に各制御線に印加される波形の時間変化を示したタイムチャートである。図８の(ａ)に示す波形のように、垂直走査線１０１０および第２の垂直走査線Ｂ７３に正電圧パルスを加えることにより一つの水平ラインの画素が選択され、ＴＦＴ１１０１およびｎ型ＴＦＴ７１は導通状態となっている。図８の(ｃ)に示す波形を持つ水平走査線１の信号は垂直走査線１０１０および第２の垂直走査線Ｂ７３における正電圧パルスの立ち上がりと同時に立ち上がり、第２のｎ型ＴＦＴ２２も導通状態となって、液晶表示素子１１０２及びコンデンサ１１０３は画素信号線３と接続される。画素信号線３には図８の(ｂ)に示すような階段状の時間的変化を持つ電圧パルスが印加されているので、液晶表示素子１１０２及びコンデンサ１１０３の電圧も図８の(ｅ)のようにこれに従って変化することになる。ここで、水平走査線１の信号を正電圧から０もしくは負電圧に変化させると第２のｎ型ＴＦＴ２２は非導通状態となり、液晶表示素子１１０２及びコンデンサ１１０３は画素信号線３と切断されるので、画素信号線３の電圧が変化しても液晶表示素子１１０２及びコンデンサ１１０３の電圧(画素電極の電圧）は図８の(ｅ)のように切断された時点の電圧で固定され、画素
はこの電圧に応じた反射率を示すことになる。通常モードの場合には、図８の(ｄ)に示すように第３の垂直走査線７４は０又は負電位に固定されている。

このように本発明の本実施例５によって、階段状電圧の階調分の反射率を水平走査線１の信号の０もしくは負電圧に変化させるタイミングで発生させることができ、通常モードにあっては多階調の表示を実現することができた。これにより、静止画のように画素の点灯、非点灯状態が変化しない表示を行う場合には低消費電力モードで駆動するとともに副画素での階調表示を実現し、高速の動画のように画素の点灯、非点灯状態が常時変化する表示を行う場合には通常モードで駆動して、画素信号線３に印加される階段状電圧により多階調表示ができる液晶表示装置を実現することができた。

実施例６
図９は本発明の実施例６における画素（副画素）を示す回路図である。図において、９１は画素信号線３と液晶表示素子１１０２及びコンデンサ１１０３の間において第２のｎ型ＴＦＴ２２と直列に接続されたｎ型ＴＦＴ(第５のスイッチング素子)、９２は共通配線１０１２と液晶表示素子１１０２及びコンデンサ１１０３の間にｐ型ＴＦＴ２３と直列に接続されて第３の垂直走査線７４で制御されるｎ型ＴＦＴ、９３は画素信号線３と液晶表示素子１１０２及びコンデンサ１１０３の間において第２のｎ型ＴＦＴ２２と直列に接続されて第３の垂直走査線７４で制御されるｎ型ＴＦＴ(第６のスイッチング素子)である。

次に動作について説明する。低消費電力モードの場合には第３の垂直走査線７４を動作させることにより、ｎ型ＴＦＴ９２およびｎ型ＴＦＴ９３が導通状態となるので、制御用容量素子２１の電圧で決まる点灯、非点灯状態に応じて液晶表示素子１１０２及びコンデンサ１１０３は画素信号線３もしくは共通配線１０１２のいずれかに接続され、所定の状態に再充電されるため、低い消費電力により反射率（輝度）の変化が少なく、フリッカーやコントラストの低下といった表示品位の低下を防ぐことができる。通常モードの場合には、垂直走査線１０１０がＴＦＴ１１０１およびｎ型ＴＦＴ９１を同時に制御し、垂直走査線１０１０に正電圧パルスを加えることにより一つの水平ラインの画素が選択され、選択された水平ラインのＴＦＴ１１０１およびｎ型ＴＦＴ９１は導通状態となっている。水平走査線１の信号は垂直走査線１０１０の正電圧パルスの立ち上がりと同時に立ち上がり、第２のｎ型ＴＦＴ２２も導通状態となるため液晶表示素子１１０２及びコンデンサ１１０３は画素信号線３と接続され、画素信号線３には図８の（ｂ）に示すような階段状の時間的変化を持つ電圧パルスが印加されているので、液晶表示素子１１０２及びコンデンサ１１０３の電圧もこれに従い変化するが、水平走査線１の信号を正電圧から０もしくは負電圧に変化させると第２のｎ型ＴＦＴ２２は非導通状態となり、液晶表示素子１１０２及びコンデンサ１１０３は画素信号線３と切断され、液晶表示素子１１０２及びコンデンサ１１０３の電圧は切断された時点の電圧で固定されるため、画素はこの電圧に応じた反射率を示して、階段状電圧の階調分の反射率を水平走査線１の信号の０もしくは負電圧に変化させるタイミングで階調表示を実現することができた。

このように本実施例６では、垂直走査線１０１０一つで通常モード、第３の垂直走査線７４で低消費電力モードの駆動を実現したので走査線の数が少なくてすみ、配線の断線による欠陥を減じて歩留りが向上し、また高密度で画素（副画素）を配置することができたので表示の高精細化が可能になった。

実施例７
図１０は本発明の実施例７を示す構成図であり、ラッチ回路１０１を用いて水平走査回路１００６を構成している。ラッチ回路１０１により、データ信号線２から入力される水平走査線を選択するためのパルス信号列（時系列な２値の制御信号）を画素に対応して振り分けるよう構成している。

実施例８
図１１は実施例８の一つの画素（副画素）を示す回路図である。この実施例８は第９図に示す実施例６をさらに改良している。図において、９０１は液晶表示素子１１０２及びコンデンサ１１０３とｎ型ＴＦＴ９２（第４のスイッチング素子）の間に直列に接続されると共にｎ型ＴＦＴ９３（第６のスイッチング素子）に対しても直列になるように接続されたｎ型ＴＦＴである。他の構成は第９図と同一である。

次に動作について説明する。低消費電力モードの場合には第３の垂直走査線７４を動作させることにより、ｎ型ＴＦＴ９２、ｎ型ＴＦＴ９３及びｎ型ＴＦＴ９０１（第７のスイッチング素子）が導通状態となるので、制御用容量素子２１の電圧で決まる点灯、非点灯状態に応じて液晶表示素子１１０２及びコンデンサ１１０３は画素信号線３もしくは共通配線１０１２のいずれかに接続され、所定の状態に再充電されるため、低い消費電力により反射率（輝度）の変化が少なく、フリッカーやコントラストの低下といった表示品位の低下を防ぐことができる。通常モードの場合には、垂直走査線１０１０がＴＦＴ１１０１およびｎ型ＴＦＴ９１を同時に制御し、垂直走査線１０１０に正電圧パルスを加えることにより一つの水平ラインの画素が選択され、選択された水平ラインのＴＦＴ１１０１およびｎ型ＴＦＴ９１は導通状態となっている。水平走査線１の信号は垂直走査線１０１０の正電圧パルスの立ち上がりと同時に立ち上がり、第２のｎ型ＴＦＴ２２も導通状態となるため液晶表示素子１１０２及びコンデンサ１１０３は画素信号線３と接続され、画素信号線３には図８の（ｂ）に示すような階段状の時間的変化を持つ電圧パルスが印加されているので、液晶表示素子１１０２及びコンデンサ１１０３の電圧もこれに従い変化するが、水平走査線１の信号を正電圧から０もしくは負電圧に変化させると第２のｎ型ＴＦＴ２２は非導通状態となり、液晶表示素子１１０２及びコンデンサ１１０３は画素信号線３と切断され、液晶表示素子１１０２及びコンデンサ１１０３の電圧は切断された時点の電圧で固定されるため、画素はこの電圧に応じた反射率を示して、階段状電圧の階調分の反射率を水平走査線１の信号の０もしくは負電圧に変化させるタイミングで階調表示を実現することができた。

このように本実施例８では、実施例６で記載された効果と同様の効果を奏すると共に、ｎ型ＴＦＴ９２（第４のスイッチング素子）とｎ型ＴＦＴ９０１（第７のスイッチング素子）とによりデュアルゲートを構成すると共にｎ型ＴＦＴ９３（第６のスイッチング素子）とｎ型ＴＦＴ９０１（第７のスイッチング素子）とによりデュアルゲートを構成することにより、すなわち、ｎ型ＴＦＴ９０１（第７のスイッチング素子）を共有させることでｎ型ＴＦＴ９２（第４のスイッチング素子）とｎ型ＴＦＴ９３（第６のスイッチング素子）とをデュアルゲート化して、省スペースを図りながら液晶表示素子１１０２からのリーク電流を阻止することができる。

実施例９
図１２は実施例９を説明するための波形図である。但し簡略化のため図１２（ｂ）、（ｃ）、（ｄ）については、一部分を省略して示してある。

実施例５における通常モード動作を説明する波形図(図８)に示すように、画素信号線３には図１２の(ｂ)に示す階段状の時間変化を持つ電圧パルスが印加されている。図１２の(ａ)(ｂ)は図８の(ａ)（ｂ）と同じ波形である。図１２の(ｂ)に示す階段状の電圧パルス波形の一部Ａを拡大して図１３（ａ）に示している。図に示すようにこの電圧レベルはある階調の電圧レベルから次ぎの階調の電圧レベルにレベルが階段状に上昇するのではなく、画素信号線３とこの画素信号線３に交差している複数の水平走査線１との間で存在する容量結合のため、水平走査線１の電圧が正電圧から０または負電圧への変化を反映して図１３(ａ)に示すように急峻な電圧降下Ｐが生ずる。この電圧降下のため液晶に印加される電圧レベルが変動して階調表示の品質を低下させている。複数の水平走査線１が一斉に正電圧から０または負電圧への変化する場合（すなわち一つの行の画素が同一階調の場合など）には、画素信号線３に交差している複数の水平走査線１との間で存在する各容量結合が加算されるため、このような急峻な電圧降下が発生する。そこで、この実施例９では図１２の(ｃ)及び(ｄ)に示す奇数と偶数の各列における水平走査線１に印加される電圧パルスの０または負電圧への変化するタイミングを所定時間Δｔだけ互いにずらせることにより、同一タイミングにおいて画素信号線３に作用する容量結合の数を減じることにより、急峻な電圧降下を半減させている。この場合、奇数列の各水平走査線１と画素信号線３との容量結合による電圧レベルの低下は図１３の(ｂ)のＫ、偶数列の各水平走査線１と画素信号線３との容量結合による電圧レベルの低下は図１３の(ｂ)のＧで示すように、水平走査線を奇数と偶数に２分すれば水平走査線の数が半分になるため、それぞれの容量結合の和が半分となりほぼ電圧レベルの変動も半減し、画質の低下を少なくすることができる。

本発明は、携帯情報機器の表示用画素駆動方法に用いることができ、低消費電力であることが必要となる携帯情報端末や携帯電話などの表示部の画素駆動方法に利用することができる。特に、液晶表示装置を用いた表示部に好適である。

Claims

基板上にマトリックス状に形成された複数の第１の垂直走査線および複数の水平走査線と、
前記複数の第１の垂直走査線にそれぞれ対応して設けられた、複数の第２の垂直走査線と、
前記複数の第１の垂直走査線および前記複数の水平走査線の交点に対応して配置される複数の表示用画素とを備えた表示部を有する携帯情報機器の表示用画素駆動方法であって、
各前記表示用画素内には、
その電位が当該表示用画素の表示輝度を司る画素電極と、
前記複数の水平走査線のうちの対応する水平走査線からの制御信号を保持するための制御用容量素子と、
前記対応する水平走査線および前記制御用容量素子の間に接続されて、前記複数の第１の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御される第１のスイッチング素子と、
第１の基準配線を介して前記画素電極を駆動するために前記第１の基準配線および前記画素電極の間に接続され、その制御電極が前記制御用容量素子に接続された第２のスイッチング素子と、
前記第１の基準配線および前記画素電極の間に、前記第２のスイッチング素子に対して直列に接続された第３のスイッチング素子とを含み、
前記制御信号を前記第１のスイッチング素子を介して前記制御用容量素子に一旦蓄え、
前記制御用容量素子に保持された前記制御信号に基づいて、前記第２のスイッチング素子が前記第１の基準配線から前記画素電極への電流経路を形成または遮断し、
前記第３のスイッチング素子は、前記複数の第２の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御されることを特徴とする、携帯情報機器の表示用画素駆動方法。
基板上にマトリックス状に形成された複数の第１の垂直走査線および複数の水平走査線と、
前記複数の第１の垂直走査線にそれぞれ対応して設けられた、複数の第２の垂直走査線および複数の第３の垂直走査線と、
前記複数の第１の垂直走査線および前記複数の水平走査線の交点に対応して配置される複数の表示用画素とを備えた表示部を有する携帯情報機器の表示用画素駆動方法であって、
各前記表示用画素内には、
その電位が当該表示用画素の表示輝度を司る画素電極と、
前記複数の水平走査線のうちの対応する水平走査線からの制御信号を保持するための制御用容量素子と、
前記対応する水平走査線および前記制御用容量素子の間に接続されて、前記複数の第１の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御される第１のスイッチング素子と、
第１の基準配線を介して前記画素電極を駆動するために前記第１の基準配線および前記画素電極の間に接続され、その制御電極が前記制御用容量素子に接続された第２のスイッチング素子と、
第２の基準配線を介して前記画素電極を駆動するために前記第２の基準配線と前記画素電極との間に接続され、前記第２のスイッチング素子に対し相補的に動作する相補スイッチング素子と、
前記第１の基準配線と前記画素電極との間に、前記第２のスイッチング素子に対して直列に接続された第３のスイッチング素子と、
前記第２の基準配線と前記画素電極との間に、前記相補スイッチング素子に対して直列に接続された第４のスイッチング素子とを含み、
前記制御信号を前記第１のスイッチング素子を介して前記制御用容量素子に一旦蓄え、
前記制御用容量素子に保持された前記制御信号に基づいて、前記第２のスイッチング素子が前記第１の基準配線から前記画素電極への電流経路を形成または遮断し、
前記制御用容量素子に保持された前記制御信号に基づいて、前記第２のスイッチング素子および前記相補スイッチング素子の導通および非導通は相補的に制御され、
前記相補スイッチング素子の導通および非導通に応じて、前記第２の基準配線から前記画素電極への電流経路が形成および遮断され、
前記第３のスイッチング素子は、前記複数の第２の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御され、前記第４のスイッチング素子は、前記複数の第３の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御されることを特徴とする、携帯情報機器の表示用画素駆動方法。
基板上にマトリックス状に形成された複数の第１の垂直走査線および複数の水平走査線と、
前記複数の第１の垂直走査線にそれぞれ対応して設けられた複数の第２の垂直走査線と、
前記複数の第１の垂直走査線および前記複数の水平走査線の交点に対応して配置される複数の表示用画素とを備えた表示部を有する携帯情報機器の表示用画素駆動方法であって、
各前記表示用画素内には、
その電位が当該表示用画素の表示輝度を司る画素電極と、
前記複数の水平走査線のうちの対応する水平走査線からの制御信号を保持するための制御用容量素子と、
前記対応する水平走査線および前記制御用容量素子の間に接続されて、前記複数の第１の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御される第１のスイッチング素子と、
第１の基準配線を介して前記画素電極を駆動するために前記第１の基準配線および前記画素電極の間に接続され、その制御電極が前記制御用容量素子に接続された第２のスイッチング素子と、
第２の基準配線を介して前記画素電極を駆動するために前記第２の基準配線と前記画素電極との間に接続され、前記第２のスイッチング素子に対し相補的に動作する相補スイッチング素子と、
前記第２の基準配線と前記画素電極との間に、前記相補スイッチング素子に対して直列に接続された第４のスイッチング素子と、
前記第１の基準配線と前記画素電極との間に、前記第２のスイッチング素子に対してそれぞれ直列に接続される第５および第６のスイッチング素子とを含み、
前記制御信号を前記第１のスイッチング素子を介して前記制御用容量素子に一旦蓄え、
前記制御用容量素子に保持された前記制御信号に基づいて、前記第２のスイッチング素子が前記第１の基準配線から前記画素電極への電流経路を形成または遮断し、
前記制御用容量素子に保持された前記制御信号に基づいて、前記第２のスイッチング素子および前記相補スイッチング素子の導通および非導通は相補的に制御され、
前記相補スイッチング素子の導通および非導通に応じて、前記第２の基準配線から前記画素電極への電流経路が形成および遮断され、
前記第５のスイッチング素子は、前記複数の第１の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御され、
前記第４および前記第６のスイッチング素子は、前記複数の第２の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御されることを特徴とする、携帯情報機器の表示用画素駆動方法。
各前記表示用画素内には、
前記第４および前記第６のスイッチング素子と前記画素電極との間に、前記第４および前記第６のスイッチング素子の両方に対して直列に接続される第７のスイッチング素子をさらに含み、
前記第７のスイッチング素子は、前記複数の第２の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御されることを特徴とする、請求項３に記載の携帯情報機器の表示用画素駆動方法。
前記第２のスイッチング素子はｎ型ＴＦＴ、前記相補スイッチング素子はｐ型ＴＦＴによってそれぞれ構成されることを特徴とする、請求項２〜４のいずれか１項に記載の携帯情報機器の表示用画素駆動方法。
前記第１の基準配線の電位は、第１の電位および第２の電位が周期的に交番する交流電位であり、
前記第１のスイッチング素子を介した前記制御用容量素子への前記制御信号の書込周期は、前記第１の基準配線の交番周期より長いことを特徴とする、請求項１〜４のいずれか１項に記載の携帯情報機器の表示用画素駆動方法。
前記第１の基準配線に階段状の時間的変化を有する電圧パルスが重畳された交流電位を印加し、
前記階段状の時間的変化に同期し、かつ、前記画素電極を駆動する階調に応じて前記制御用容量素子を充放電し、
該制御用容量素子の電位に応じて前記第２のスイッチング素子を導通または非導通とすることによって、前記画素電極を多階調化駆動することを特徴とする、請求項１〜４のいずれか１項に記載の携帯情報機器の表示用画素駆動方法。
基板上にマトリックス状に形成された複数の第１の垂直走査線および複数の水平走査線と、
前記複数の第１の垂直走査線にそれぞれ対応して設けられた、複数の第２の垂直走査線と、
前記複数の第１の垂直走査線および前記複数の水平走査線の交点に対応して配置される複数の表示用画素とを備え、
各前記表示用画素内は、
その電位が当該表示用画素の表示輝度を司る画素電極と、
前記複数の水平走査線のうちの対応する水平走査線からの制御信号を保持するための制御用容量素子と、
前記対応する水平走査線および前記制御用容量素子の間に接続されて、前記複数の第１の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御される第１のスイッチング素子と、
第１の基準配線を介して前記画素電極を駆動するために前記第１の基準配線および前記画素電極の間に接続され、その制御電極が前記制御用容量素子に接続された第２のスイッチング素子と、
前記第１の基準配線および前記画素電極の間に、前記第２のスイッチング素子に対して直列に接続された第３のスイッチング素子とを含み、
前記制御信号を前記第１のスイッチング素子を介して前記制御用容量素子に一旦蓄え、
前記制御用容量素子に保持された前記制御信号に基づいて、前記第２のスイッチング素子が前記第１の基準配線から前記画素電極への電流経路を形成または遮断し、
前記第３のスイッチング素子は、前記複数の第２の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御されることを特徴とする、携帯情報機器用表示装置。
基板上にマトリックス状に形成された複数の第１の垂直走査線および複数の水平走査線と、
前記複数の第１の垂直走査線にそれぞれ対応して設けられた、複数の第２の垂直走査線および複数の第３の垂直走査線と、
前記複数の第１の垂直走査線および前記複数の水平走査線の交点に対応して配置される複数の表示用画素とを備え、
各前記表示用画素は、
その電位が当該表示用画素の表示輝度を司る画素電極と、
前記複数の水平走査線のうちの対応する水平走査線からの制御信号を保持するための制御用容量素子と、
前記対応する水平走査線および前記制御用容量素子の間に接続されて、前記複数の第１の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御される第１のスイッチング素子と、
第１の基準配線を介して前記画素電極を駆動するために前記第１の基準配線および前記画素電極の間に接続され、その制御電極が前記制御用容量素子に接続された第２のスイッチング素子と、
第２の基準配線を介して前記画素電極を駆動するために前記第２の基準配線と前記画素電極との間に接続され、前記第２のスイッチング素子に対し相補的に動作する相補スイッチング素子と、
前記第１の基準配線と前記画素電極との間に、前記第２のスイッチング素子に対して直列に接続された第３のスイッチング素子と、
前記第２の基準配線と前記画素電極との間に、前記相補スイッチング素子に対して直列に接続された第４のスイッチング素子とを含み、
前記制御信号を前記第１のスイッチング素子を介して前記制御用容量素子に一旦蓄え、
前記制御用容量素子に保持された前記制御信号に基づいて、前記第２のスイッチング素子が前記第１の基準配線から前記画素電極への電流経路を形成または遮断し、
前記制御用容量素子に保持された前記制御信号に基づいて、前記第２のスイッチング素子および前記相補スイッチング素子の導通および非導通は相補的に制御され、
前記相補スイッチング素子の導通および非導通に応じて、前記第２の基準配線から前記画素電極への電流経路が形成および遮断され、
前記第３のスイッチング素子は、前記複数の第２の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御され、前記第４のスイッチング素子は、前記複数の第３の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御されることを特徴とする、携帯情報機器用表示装置。
基板上にマトリックス状に形成された複数の第１の垂直走査線および複数の水平走査線と、
前記複数の第１の垂直走査線にそれぞれ対応して設けられた、複数の第２の垂直走査線および複数の第３の垂直走査線と、
前記複数の第１の垂直走査線および前記複数の水平走査線の交点に対応して配置される複数の表示用画素とを備え、
各前記表示用画素は、
その電位が当該表示用画素の表示輝度を司る画素電極と、
前記複数の水平走査線のうちの対応する水平走査線からの制御信号を保持するための制御用容量素子と、
前記対応する水平走査線および前記制御用容量素子の間に接続されて、前記複数の第１の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御される第１のスイッチング素子と、
第１の基準配線を介して前記画素電極を駆動するために前記第１の基準配線および前記画素電極の間に接続され、その制御電極が前記制御用容量素子に接続された第２のスイッチング素子と、
第２の基準配線を介して前記画素電極を駆動するために前記第２の基準配線と前記画素電極との間に接続され、前記第２のスイッチング素子に対し相補的に動作する相補スイッチング素子と、
前記第２の基準配線と前記画素電極との間に、前記相補スイッチング素子に対して直列に接続された第４のスイッチング素子と、
前記第１の基準配線と前記画素電極との間に、前記第２のスイッチング素子に対してそれぞれ直列に接続される第５および第６のスイッチング素子とを含み、
前記制御信号を前記第１のスイッチング素子を介して前記制御用容量素子に一旦蓄え、
前記制御用容量素子に保持された前記制御信号に基づいて、前記第２のスイッチング素子が前記第１の基準配線から前記画素電極への電流経路を形成または遮断し、
前記制御用容量素子に保持された前記制御信号に基づいて、前記第２のスイッチング素子および前記相補スイッチング素子の導通および非導通は相補的に制御され、
前記相補スイッチング素子の導通および非導通に応じて、前記第２の基準配線から前記画素電極への電流経路が形成および遮断され、
前記第５のスイッチング素子は、前記複数の第１の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御され、
前記第４および前記第６のスイッチング素子は、前記複数の第３の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御されることを特徴とする、携帯情報機器用表示装置。
各前記表示用画素は、
前記第４および前記第６のスイッチング素子と前記画素電極との間に、前記第４および前記第６のスイッチング素子の両方に対して直列に接続される第７のスイッチング素子をさらに含み、
前記第７のスイッチング素子は、前記複数の第３の垂直走査線のうちの対応する垂直走査線の電位によって導通および非導通が制御されることを特徴とする、請求項１０記載の携帯情報機器用表示装置。
前記第２のスイッチング素子はｎ型ＴＦＴ、前記相補スイッチング素子はｐ型ＴＦＴによってそれぞれ構成されることを特徴とする、請求項９〜１１のいずれか１項に記載の携帯情報機器用表示装置。
前記第１の基準配線の電位は、第１の電位および第２の電位が周期的に交番する交流電位であり、
前記第１のスイッチング素子を介した前記制御用容量素子への前記制御信号の書込周期は、前記第１の基準配線の交番周期より長いことを特徴とする、請求項８〜１１のいずれか１項に記載の携帯情報機器用表示装置。
前記第１の基準配線に階段状の時間的変化を有する電圧パルスが重畳された交流電位を印加し、
前記階段状の時間的変化に同期し、かつ、前記画素電極を駆動する階調に応じて前記制御用容量素子を充放電し、
該制御用容量素子の電位に応じて前記第２のスイッチング素子を導通または非導通とすることによって、前記画素電極を多階調化駆動することを特徴とする、請求項８〜１１のいずれか１項に記載の携帯情報機器用表示装置。