KR101414893B1 - 메모리 셀, 비휘발성 메모리 어레이, 메모리 셀을 동작시키는 방법, 메모리 셀로부터 판독하고 메모리 셀에 기록하는 방법, 및 메모리 셀을 프로그래밍하는 방법 - Google Patents

메모리 셀, 비휘발성 메모리 어레이, 메모리 셀을 동작시키는 방법, 메모리 셀로부터 판독하고 메모리 셀에 기록하는 방법, 및 메모리 셀을 프로그래밍하는 방법 Download PDF

Info

Publication number
KR101414893B1
KR101414893B1 KR1020137005307A KR20137005307A KR101414893B1 KR 101414893 B1 KR101414893 B1 KR 101414893B1 KR 1020137005307 A KR1020137005307 A KR 1020137005307A KR 20137005307 A KR20137005307 A KR 20137005307A KR 101414893 B1 KR101414893 B1 KR 101414893B1
Authority
KR
South Korea
Prior art keywords
memory cell
delete delete
electrodes
switchable material
voltage
Prior art date
Application number
KR1020137005307A
Other languages
English (en)
Other versions
KR20130036770A (ko
Inventor
바스카 스리니바산
거티 에스. 샌듀
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20130036770A publication Critical patent/KR20130036770A/ko
Application granted granted Critical
Publication of KR101414893B1 publication Critical patent/KR101414893B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/12—Non-metal ion trapping, i.e. using memory material trapping non-metal ions given by the electrode or another layer during a write operation, e.g. trapping, doping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

일 측면에서, 메모리 셀을 동작시키는 방법은 메모리 셀의 프로그래밍된 상태를 판독하는데 사용된 전극과는 다른 전극을 사용하여 메모리 셀의 프로그래밍된 상태를 변경하는 단계를 포함한다. 일 측면에서, 메모리 셀은 물질이 사이에 수용된 제1 및 제2 대향하는 전극을 포함한다. 이 물질은 서로에 대하여 상이한 조성의 제1 및 제2 측방향 영역을 구비한다. 상기 제1 및 제2 측방향 영역 중 하나는 상기 물질의 2개의 측방향으로 대향하는 에지 중 하나를 따라 수용된다. 상기 제1 및 제2 측방향 영역 중 다른 것은 상기 물질의 상기 2개의 측방향으로 대향하는 에지들 중 다른 것을 따라 수용된다. 상기 제1 및 제2 측방향 영역 중 적어도 하나는 적어도 2개의 상이한 저항 상태로 반복적으로 프로그래밍될 수 있다. 다른 측면과 구현이 개시된다.

Description

메모리 셀, 비휘발성 메모리 어레이, 메모리 셀을 동작시키는 방법, 메모리 셀로부터 판독하고 메모리 셀에 기록하는 방법, 및 메모리 셀을 프로그래밍하는 방법{MEMORY CELLS, NON-VOLATILE MEMORY ARRAYS, METHODS OF OPERATING MEMORY CELLS, METHODS OF READING TO AND WRITING A MEMORY CELL, AND METHODS OF PROGRAMMING A MEMORY CELL}
본 명세서에 개시된 실시예는 메모리 셀, 비휘발성 메모리 어레이, 메모리 셀을 동작시키는 방법, 메모리 셀로부터 판독하고 메모리 셀에 기록하는 방법, 및 메모리 셀을 프로그래밍하는 방법에 관한 것이다.
메모리는 집적 회로의 하나의 유형이며, 데이터를 저장하기 위해 컴퓨터 시스템에서 사용된다. 이것은 일반적으로 개별 메모리 셀의 하나 이상의 어레이로 제조된다. 메모리 셀은 휘발성, 반휘발성 또는 비휘발성일 수 있다. 비휘발성 메모리 셀은 연장된 시간 기간 동안 그리고 많은 경우에 컴퓨터가 턴오프된 때 데이터를 저장할 수 있다. 비휘발성 메모리는 발산성이어서 많은 경우에 초당 다수 번 리프레시/재기록될 것이 요구된다. 그럼에도 불구하고, 각 어레이에 있는 가장 작은 유닛은 메모리 셀이라고 명명되고, 적어도 2개의 상이한 선택 가능한 상태로 메모리를 유지하거나 저장하도록 구성된다. 바이너리 시스템에서, 저장 상태는 "0" 또는 "1"로 고려된다. 또한, 일부 개별 메모리 셀은 2비트를 초과하는 정보를 저장하도록 구성될 수 있다.
집적 회로의 제조는 지속적으로 더 작고 더 조밀한 집적 회로를 생성할 것을 추구한다. 따라서, 개별 회로 디바이스가 더 적은 수의 부품을 구비하면 할수록, 최종 디바이스의 구성은 더 작아질 수 있다. 또한 가장 작고 가장 간단한 메모리 셀이 프로그래밍 가능한 물질이 사이에 수용된 2개의 전도성 전극으로 구성될 수 있다. 예시적인 물질은 균일하거나 균일하지 않을 수 있는 그리고 이와 다른 물질을 포함하거나 포함하지 않을 수 있는 금속 산화물을 포함한다. 그럼에도 불구하고, 2개의 전극들 사이에 수용된 집합적 물질은 개별 메모리 셀에 의해 정보를 저장할 수 있도록 하기 위해 적어도 2개의 상이한 저항 상태 중 선택된 상태로 구성되도록 선택되거나 설계된다. 저항 상태 중 하나의 극단으로 구성될 때, 물질은 전기 전류에 대해 높은 저항을 구비할 수 있다. 이와 대조적으로 다른 극단에서는 다른 저항 상태로 구성될 때, 물질은 전기 전류에 대해 낮은 저항을 구비할 수 있다. 기존에 그리고 차후 개발될 메모리 셀은 또한 가장 높은 저항 상태와 가장 낮은 저항 상태 사이에서 하나 이상의 추가적인 가능한 안정적인 저항 상태를 구비하도록 구성될 수 있다. 그럼에도 불구하고, 프로그래밍 가능한 물질이 구성되는 저항 상태는 전기 신호를 사용하여 변경될 수 있다. 예를 들어, 물질이 높은 저항 상태에 있으면, 물질은 물질 양단에 전압을 인가하는 것에 의해 낮은 저항 상태에 있도록 구성될 수 있다.
프로그래밍된 저항 상태는 비휘발성 메모리에 영속적으로 되도록 설계된다. 예를 들어, 물질은, 일단 저항 상태로 구성되면, 전류나 전압이 물질에 인가되지 않더라도 이 저항 상태에 존재한다. 나아가, 물질의 구성이 메모리 셀을 적어도 2개의 상이한 저항 상태로 프로그래밍하기 위해 하나의 저항 상태로부터 다른 저항 상태로 반복적으로 변경될 수 있다. 이 프로그래밍 시, 물질의 저항 상태는 물질이 사이에 수용된 2개의 전극 중 하나 또는 둘 모두에 인가된 적절한 신호에 의하여 결정될 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 셀의 개략 단면도;
도 2는 본 발명의 일 실시예에 따른 메모리 셀의 개략 단면도;
도 3은 본 발명의 일 실시예에 따른 메모리 셀의 개략 단면도;
도 4는 본 발명의 일 실시예에 따른 메모리 셀의 개략 단면도;
도 5는 본 발명의 일 실시예에 따른 메모리 셀의 개략 단면도;
도 6은 본 발명의 일 실시예에 따라 메모리 셀의 개략 단면도;
도 7은 본 발명의 일 실시예에 따른 메모리 셀의 개략 단면도;
도 8은 본 발명의 일 실시예에 따른 메모리 셀의 개략 단면도;
도 9는 본 발명의 일 실시예에 따른 비휘발성 메모리 어레이의 일부 개략도;
도 10은 본 발명의 일 실시예에 따라 하나의 프로그래밍된 상태인 예시적인 회로 구성을 (BL2), (BL3) 및 (BL4)를 통해 (WL2)를 따라 취한 개략 단면도;
도 11은 본 발명의 일 실시예에 따라 다른 프로그래밍된 상태인 도 8의 회로를 도시하는 도면.
본 발명의 일 실시예는 메모리 셀의 프로그래밍된 상태를 판독하는데 사용된 전극과 다른 전극을 사용하여 메모리 셀의 프로그래밍된 상태를 변경하는 메모리 셀을 동작시키는 방법이다. 일 실시예에서, 메모리 셀로부터 판독하고 메모리 셀에 기록하는 방법은 제1 및 제2 대향하는 전극을 사용하여 메모리 셀로부터 판독하고 제3 및 제4 대향하는 전극을 사용하여 메모리 셀에 기록하며, 여기서 제1, 제2, 제3, 및 제4 전극은 상이한 전극이다. 기존에 또는 차후 개발될 메모리 셀은 전술된 방법의 실시에 사용될 수 있다. 본 발명의 실시예는 동작에 독립해서 메모리 셀을 더 포함한다. 따라서, 본 명세서에 설명된 방법은 메모리 셀 또는 메모리 어레이 구성에 의해 반드시 제한되는 것은 아니며, 메모리 셀과 메모리 어레이 구성은 동작 방법으로 반드시 제한되는 것은 아니다.
본 명세서에 개시되거나 개시되지 않을 수 있는 다른 방법과, 전술된 방법에 따라 동작될 수 있는 예시적인 메모리 셀은 도 1 내지 도 6을 참조하여 처음에 설명된다. 도 1 및 도 2는 2개의 상이한 프로그래밍된 상태의 메모리 셀(10)을 도시하며, 여기서 도 1은 높은 저항 상태이고, 도 2는 낮은 저항 상태이다. 2개를 초과하는 저항 상태들이 사용될 수 있다. 그럼에도 불구하고, 도 1의 회로 구성은 본 발명의 일 실시예로 고려될 수 있고, 도 2의 회로 구성은 본 발명의 일 실시예로 고려될 수 있다.
도 1을 참조하면, 메모리 셀(10)은 한 쌍의 대향하는 전도성 전극(12, 14)을 포함한다. 일 실시예에서, 전극(12, 14)은 제1 및 제2전도성 전극으로 고려될 수 있다. 그럼에도 불구하고, 전극(12, 14)은 원소 금속, 원소 금속의 합금, 전도성 금속 화합물, 및/또는 전도성으로 도핑된 반도체 물질과 같은 하나 이상의 적절한 전도성 물질로 제조될 수 있다. 일 실시예에서, 전극(12, 14)은 단면이 직사각형이며, 서로에 대하여 평행하고 평평한 각 내부적으로 대향하는 면을 구비한다. 대안적으로 형성되고 배향된 전극들이 사용될 수 있으며, 예를 들어 서로에 대하여 평행하고 평평한 대향하는 면을 제공하지 않고 평평하지 않은 면을 포함하는 형상이 사용될 수 있다. 도 1 및 도 2는 또한 전도성 전극들이 서로 완전히 중첩(overlap)하는 예시적인 실시예를 도시한다. 대안적으로 부분적으로 중첩하는 구성이 사용될 수 있다.
물질(16)은 제1 및 제2 대향하는 전극들(12, 14) 사이에 수용된다. 이것은 적어도 도 1의 프로그래밍된 상태에서 균일하거나 비균일할 수 있다. 그럼에도 불구하고, 물질(16)은 2개의 측방향으로(laterally) 대향하는 에지(18, 20)를 구비하는 것으로 고려될 수 있다. 일 실시예에서, 물질(16)은 저항 스위칭 가능한 물질(resistance switchable material)을 포함한다. 일 실시예에서, 물질(16)은 전도성 전극(12, 14) 중 하나 또는 둘 모두와 물리적으로 직접 접촉하는 저항 스위칭 가능한 물질로 본질적으로 구성된다. 대안적인 예로서, 하나 이상의 추가적인 물질은 저항 스위칭 가능한 물질과 전도성 전극(12, 14) 중 어느 하나 사이에 높이방향으로(elevationally) 수용될 수 있다. 이 개재 물질은 균일하거나 균일하지 않을 수 있다. 그럼에도 불구하고, 예시를 위하여 다이오드 또는 다른 기능적 디바이스 또는 속성은 저항 스위칭 가능한 물질과 전도성 전극 중간에 높이방향에 제공될 수 있다.
물질(16)은 서로에 대하여 상이한 조성을 구비하는 제1 측방향 영역(22)과 제2 측방향 영역(24)을 포함한다. 제1 및 제2 측방향 영역 중 하나는 물질(16)의 2개의 측방향으로 대향하는 에지들 중 하나를 따라 수용되고, 제1 및 제2 측방향 영역 중 다른 것은 물질(16)의 2개의 측방향으로 대향하는 에지들 중 다른 것을 따라 수용된다. 도 1 및 도 2의 실시예에서, 제1 측방향 영역(22)은 에지(18)를 따라 수용되고, 제2 측방향 영역(24)은 에지(20)를 따라 수용된다. 그럼에도 불구하고, 측방향 영역(22, 24)은 동일한 측방향 폭을 구비하거나 구비하지 않을 수 있다. 또한, 영역(22, 24)의 측방향 폭은 각각 일정(도시된 바와 같이)하거나 또는 가변적일 수 있다. 그럼에도 불구하고, 제1 및 제2 측방향 영역 중 적어도 하나는 적어도 2개의 상이한 저항 상태로 반복적으로 프로그래밍될 수 있다. 도 1 및 도 2의 실시예에서, 제1 및 제2영역 중 하나(제1 영역(22))만이 적어도 2개의 상이한 저항 상태로 반복적으로 프로그래밍될 수 있다.
일 실시예에서, 측방향 영역(22)은 저항 스위칭 가능한 물질을 포함한다. 일 실시예에서, 저항 스위칭 가능한 물질은 내부에 이동성 불순물을 구비하고, 일 실시예에서, 이동성 불순물은 유전체 내에 수용된다. 본 문서의 문맥에서, "이동성 불순물(mobile dopant)"은 주변 물질을 통해 적절한 전계를 인가하는 것에 의해 적어도 2개의 상이한 정적 저항 상태들 사이에 디바이스를 반복적으로 프로그래밍하는 정상 디바이스 동작 동안 주변 물질 내에 상이한 위치로 이동 가능한 주변 물질의 성분(자유 전자가 아닌 것)이다. 예로는 칼코게나이드(chalcogenide) 물질과 같은 유리 내 금속 원자 또는 이온을 포함하는, 화학량론적인 물질 내 원자 결핍(atom vacancies)과 원자 간극(interstitials)을 포함한다. 특정 예시적인 이동성 불순물은 비정질 또는 결정질 산화물 또는 다른 산소 포함 물질에서 산소 원자 결핍, 비정질 또는 결정질 질소 또는 다른 질소 포함 물질에서 질소 원자 결핍, 비정질 또는 결정질 플루오라이드 또는 다른 플루오라이드 포함 물질에서 플루오라이드 원자 결핍, 및 비정질 또는 결정질 산화물 또는 실리콘에서 금속 원자 또는 금속 이온 간극을 포함한다. 물질(16)의 이동성 불순물은 도면에서 점/점각(dot/stippling)으로 개략적으로 도시된다. 도면에서 주어진 영역/볼륨에서 점/점각의 밀도는 이동성 불순물 밀도의 정도를 나타내며, 더 많은 점/점각은 더 높은 이동성 불순물 밀도를 나타내고, 더 적은 점/점각은 더 낮은 이동성 불순물 밀도를 나타낸다. 하나를 초과하는 유형의 이동성 불순물이 물질(16)의 일부로 사용될 수 있다.
도 1 및 도 2는 측방향 영역(22)을 이동성 불순물을 포함하는 것으로 도시하고 측방향 영역(24)을 이동성 불순물을 포함하지 않는 것으로 도시한다. 대안적으로, 제2 측방향 영역(24)은 제1 측방향 영역(22)에 있는 것과 동일한 유형의 이동성 불순물일 수 있는 이동성 불순물을 포함할 수 있고, 그럼에도 불구하고, 제1 측방향 영역(22) 내 이동성 불순물의 양/밀도와 동일하거나 이보다 더 적거나 이보다 더 큰 밀도일 수 있다. 하나의 예로서, 이동성 불순물은 영역(24)을 메모리 셀의 정상 동작 시 상이한 검출 가능한 저항 상태로 프로그래밍하기에는 불충분한 양/밀도로 이 영역에 존재할 수 있다. 도 1은 제1 측방향 영역(22)과 제2 측방향 영역(24)이 이동성 불순물이 존재하는 것과 이동성 불순물이 존재하지 않는 것의 경계선으로 그 사이에 이상적으로 형성된 수직 벽으로 한정된 것을 개략적으로 도시한다. 대안적으로, 이 경계선은 이동성 불순물의 밀도를 감소/증가시키는 측방향 영역일 수 있으며 및/또는 이 라인은 수직일 수 있다. 그럼에도 불구하고, 일 실시예에서, 제1 측방향 영역(22)과 제2 측방향 영역(24)은 내부에 이동성 불순물의 양 및/또는 유형을 제외하고는 동일한 조성이며, 이는 제1 측방향 영역(22)과 제2 측방향 영역(24) 사이에 고유한 조성 차이를 초래한다.
측방향 영역(22)의 예시적인 물질로서, 이동성 불순물이 수용될 수 있는 예시적인 유전체는 이동성 불순물의 양과 농도가 충분히 높을 때 (설명될) 국부적으로 전기 전도성일 수 있는 적절한 산화물, 질화물 및/또는 플루오라이드를 포함한다. 이동성 불순물이 내부에 수용되는 유전체는 이동성 불순물을 고려하는 것과는 독립적으로 균일하거나 균일하지 않을 수 있다. 특정 예시적인 유전체는 TiO2, HfO2, ZrO2, GeOx, SiO2, AlN 및/또는 MgF2를 포함한다.
일 실시예에서, 이동성 불순물로 산소 결핍을 포함하는 측방향 영역(22)의 물질은 이것이 수용되는 위치에서 산소 결핍의 위치와 산소 결핍의 양에 따라 적어도 하나의 프로그래밍된 상태의 TiO2, TiO2 -x의 조합을 포함할 수 있다. 이 실시예에서, 측방향 영역(24)은 측방향 영역(22)에 비해 산소 결핍이 없거나 더 낮은 밀도의 산소 결핍을 구비하는 TiO2를 포함하거나 포함하지 않을 수 있다.
일 실시예에서, 이동성 불순물로 질소 결핍을 포함하는 측방향 영역(22)은 이것이 수용되는 위치에서 질소 결핍의 위치와 질소 결핍의 양에 따라 적어도 하나의 프로그래밍된 상태의 AlN 및 AlN1 -x의 조합을 포함할 수 있다. 이 실시예에서, 측방향 영역(24)은 측방향 영역(22)에 비해 질소 결핍이 없거나 더 낮은 밀도의 질소 결핍을 구비하는 AlN을 포함하거나 포함하지 않을 수 있다.
일 실시예에서, 이동성 불순물로 플루오르 결핍을 포함하는 측방향 영역(22)은 이것이 수용되는 위치에서 플루오르 결핍의 위치와 플루오르 결핍의 양에 따라 적어도 하나의 프로그래밍된 상태에서 MgF2 및 MgF2 -x의 조합을 포함할 수 있다. 이 실시예에서, 측방향 영역(24)은 측방향 영역(22)에 비해 플루오르 결핍이 없거나 더 낮은 밀도의 플루오르 결핍을 구비하는 MgF2를 포함하거나 포함하지 않을 수 있다.
일 실시예에서, 이동성 불순물은 질소 포함 물질에서 알루미늄 원자 간극을 포함한다. 일 실시예에서, 이동성 불순물은 HfO2, ZrO2, GeOx 및 SiO2 중 어느 하나에 Cu 원자 또는 이온을 포함한다. 일 실시예에서, 이동성 불순물은 비정질 실리콘 및/또는 칼코겐 유리(즉, GeS 및/또는 GeSe)에 Ag를 포함한다.
물질(16)은 유전체와 같은 주변 물질의 조성에 따라, 만약 존재하는 경우, 상기 주변 물질 내 이동성 불순물의 조성에 따라, 및/또는 상기 주변 물질에 존재하는 이동성 불순물의 양에 따라 달라질 수 있는 임의의 적절한 두께(T) 및 임의의 적절한 측방향 폭(W)을 구비할 수 있다. 차원(T, W)은 각각 일정(도시된 바와 같이)하거나 가변적일 수 있다. 그럼에도 불구하고, 일 실시예에서, 저항 스위칭 가능한 물질은 최소 측방향 폭의 적어도 2배 큰 최소 높이방향 두께를 구비한다. 예시적인 두께(T)는 약 50나노미터 내지 약 150나노미터를 포함하며, 예시적인 폭(W)은 25나노미터 이하이다. 메모리 셀(10)이 도 1의 "오프" 또는 "0" 상태에 있는 일 실시예에서, 전극(12, 14)에 적절한 차동 전압(differential voltage)을 인가할 때 대향하는 전극(12, 14) 사이에 전류가 흐르는 T 배향된 방향으로 매우 높은 전계가 요구될 수 있다. 일 실시예에서, 이 요구되는 전계는 적어도 50메가볼트(megavolt)/미터(meter)이고, 일 실시예에서, 적어도 500메가볼트/미터이다.
도 1은 높은 또는 가장 높은 저항 상태의 메모리 셀(10)을 도시하는 반면, 도 2는 낮은 또는 가장 낮은 저항 상태의 메모리 셀(10)을 도시한다. 도 2의 가장 낮은 저항 상태의 저항 스위칭 가능한 물질(22)은, 2개의 측방향으로 대향하는 에지(18, 20) 중 하나만을 따라 국부화되고 제1 및 제2전극(12, 14) 쪽으로 그리고 이로부터 멀어지게 연장되는 전도성 채널/필라멘트(26)를 포함한다. 전도성 채널(26)은 전도성 전극(12, 14) 중 적어도 하나와 접촉하거나 접촉하지 않을 수 있고, 도 2의 실시예는 이 전도성 채널이 제1전도성 전극(12)과 제2전도성 전극(14) 각각과 접촉하는 것을 도시한다. 그럼에도 불구하고, 전도성 채널(26)은 그 길이를 따라 일정한 측방향 폭이거나 일정한 측방향 폭이 아닐 수 있다. 도 2는 전도성 채널(26)이 그 길이를 따라 일정한 측방향 폭인 일 실시예를 도시한다. 채널/영역(26)이 주변 TiO2에 수용된 이동성 불순물로 산소 결핍을 포함하는 일례로서, 5×1018 결핍/㎤보다 더 큰 전체 평균 산소 결핍 밀도는 영역/채널(26)을 전기적으로 전도성으로 제공할 수 있다.
전도성 채널(26)은 제1전극(12)과 제2전극(14) 사이에 채널(26)의 단위 길이당 일정한 전도성(전극(12)과 전극(14) 사이에 최단 직선 거리 전체를 따라 동일한 전도성)을 구비할 수 있다. 이것은 전극(12)과 전극(14) 사이의 영역(26)에 도시된 일정한 밀도의 점각으로 도 2에 예시된다. 도 3은 낮은 또는 가장 낮은 저항 상태 메모리 셀(10a)의 대안적인 실시예를 도시한다. 전술된 실시예로부터 동일한 참조 부호가 적절한 곳에 사용되었으며, 여기서 일부 구성적 차이는 접미사 "a"로 표시된다. 도 3에서 전도성 채널(26a)은 제1 또는 제2전극 중 하나의 것(즉, 전극(14))에 근접한 곳보다 제1 및 제2전극 중 다른 것(즉, 전극(12))에 더 근접한 곳에 채널(26a)의 단위 길이당 더 큰 전도성을 구비한다. 이것은 동일한 분량을 따라 전극(14)에 근접한 곳보다도 전극(12)과 전극(14) 사이의 영역(26a) 내 최단 직선 거리의 일부 분량을 따라 전극(12)에 근접한 곳에 점각법으로 더 큰 밀도로 표시한 것에 의해 도 3에 예시된다.
도 2 및 도 3은 전도성 채널(26, 26a)이 각각 그 길이를 따라 일부 일정한 측방향 폭을 구비하는 실시예를 도시한다.
도 4는 전도성 채널(26b)이 가변적인 측방향 폭을 구비하는 낮은 또는 가장 낮은 저항 상태 메모리 셀(10b)의 대안적인 실시예를 도시한다. 전술된 실시예로부터 동일한 참조 부호가 적절한 곳에 사용되었으며, 일부 구성적 차이는 접미사 "b"로 표시된다. 추가적으로, 도 4는 전도성 채널(26b)이 전극 중 하나의 것에 근접한 곳보다 전극 중 다른 것에 더 근접한 곳에서 더 좁은 예시적인 실시예를 도시한다. 또한, 예를 들어, 전도성이 더 큰 이동성 불순물 밀도로 인해 달성되거나 증가하는 실시예에서, 전도성 채널(26b)은 전술된 바와 같이 그리고 도시된 바와 같이 도 2의 실시예와 유사한 단위 길이당 일정한 전도성을 구비할 수 있다.
도 5는 전도성 채널(26c)이 가변적인 측방향 폭을 구비하는 낮은 또는 가장 낮은 저항 상태 메모리 셀(10cb)의 대안적인 실시예를 도시한다. 전술된 실시예로부터 동일한 참조 부호가 적절한 곳에 사용되었으며, 일부 구성적 차이는 접미사 "c"로 표시된다. 도 5는 전도성 채널(26c)이 전술된 바와 같이 그리고 도시된 바와 같이 도 3의 실시예와 유사한 제1 또는 제2전극 중 하나의 것에 근접한 곳보다도 제1 및 제2전극 중 다른 것에 더 근접한 곳에 단위 길이당 더 큰 전도성을 구비하는 예시적인 실시예를 도시한다. 그럼에도 불구하고, 도 4 및 도 5는 전도성으로 형성된 채널이 각 테이퍼진 또는 웨지(wedge) 형상을 구비하는 실시예를 더 도시한다. 도 2 내지 도 5의 실시예는 도 1의 상태로 또는 일부 다른 상태(들)로 다시 프로그래밍될 수 있다.
전술된 실시예는 제1 및 제2 측방향 영역(22, 24)이 도 1의 프로그래밍된 상태에서 그리고 도 2 내지 도 5의 프로그래밍된 상태에서 서로에 대하여 상이한 조성인 것을 도시한다. 도 6은 적어도 2개의 상이한 저항 상태로 반복적으로 프로그래밍될 수 있는 실질적으로 균일한 저항 스위칭 가능한 물질(16d)을 구비하는 메모리 셀(10d)(낮은 또는 가장 낮은 저항 상태의)의 대안적인 예시적인 실시예를 도시한다. 전술된 실시예와 동일한 참조 부호가 적절한 곳에 사용되었으며, 일부 구성적 차이는 접미사 "d"로 표시된다. 도 6의 메모리 셀(10d)은 도 2 내지 도 5의 실시예와 관련하여 전술된 전도성 채널(미도시)을 포함하는 낮은 또는 가장 낮은 저항 상태로 프로그래밍될 수 있고, 이후 도 6의 상태로 또는 일부 다른 상태(들)로 다시 프로그래밍될 수 있다. 따라서, 도 6의 실시예는 또한 더 낮은 또는 가장 낮은 저항 상태 및 더 높은 또는 가장 높은 저항 상태 사이에서 반복적으로 프로그래밍될 수 있다.
일 실시예에서, 저항 스위칭 가능한 물질이 사이에 수용된 한 쌍의 대향하는 전도성 전극들을 포함하는 메모리 셀을 프로그래밍하는 방법은 저항 스위칭 가능한 물질을 통해 전계를 인가하는 단계를 포함한다. 이 전계는 우세하게 측방향으로 배향된 방향으로 인가되어 저항 스위칭 가능한 물질 내 이동성 불순물을 저항 스위칭 가능한 물질의 대향하는 측방향 에지 중 하나 쪽으로 또는 이로부터 멀어지게 측방향으로 이동시켜 한 쌍의 전극 사이에 저항을 변경시키게 한다. 우세하게 측방향으로 배향된 방향은 완전히 측방향일 필요가 없고, 이에 따라 전계에서 다른 방향 성분을 포함할 수 있다. 저항 스위칭 가능한 물질은 인가된 전계가 제거된 후에 변경된 저항 상태를 유지한다. 도 1 내지 도 6은 단지 예시를 위하여 도 1 및 도 6의 프로그래밍된 상태가 하나의 상태를 구성하고, 도 2 내지 도 5의 프로그래밍된 상태가 다른 각 상이한 저항 상태를 구성하는 실시예를 도시한다.
일 실시예에서, 전계를 인가하는 단계는 한 쌍의 대향하는 전도성 전극의 대향하는 측면의 측방향으로 수용된 2개의 추가적인 전도성 전극 양단에 전압 차(voltage differential)를 인가하는 단계를 포함하며, 여기서 2개의 추가적인 전도성 전극은 적어도 전계를 인가하는 동안 한 쌍의 대향하는 전도성 전극으로부터 전기적으로 절연된다. 이 동작을 할 수 있는 예시적인 회로는 도 7에서 구성(30)으로 개략적으로 도시되어 있다. 전술된 실시예와 동일한 참조 부호가 적절한 곳에 사용되었으며, 그 차이는 상이한 참조 부호로 표시된다. 회로 구성(30)은 유전체 물질(32) 내에 수용된 메모리 셀(10)과 2개의 추가적인 전극(34, 36)을 포함한다. 일 실시예에서, 전극(34, 36)은 제3 및 제4 전극으로 고려될 수 있다. 유전체 물질(32)은 균일하거나 균일하지 않을 수 있고, 실리콘 이산화물은 단지 하나의 예일 뿐이다. 전도성 전극(34, 36)은 서로에 대해 및/또는 전극(12, 14)에 대하여 동일하거나 상이한 조성과 구성일 수 있다. 예시적인 추가적인 전극(34, 36)은 전도성 전극(12, 14)의 대향하는 측면에 측방향으로 및 물질(16)의 대향하는 측방향 측면에 측방향으로 수용된다. 도 7은 전도성 전극(34, 36)이 저항 스위칭 가능한 물질(16)의 두께 범위(T)와 높이방향으로 중첩하는 일 실시예를 도시한다. 추가적으로 도 7의 실시예에서는 전도성 전극(34, 36)이 저항 스위칭 가능한 물질(16)의 두께 범위(T)와 높이방향으로 일치한다.
도 7은 전계가 도 1의 메모리 셀 실시예에 인가되어 이동성 불순물을 에지(18) 쪽 측방향으로 이동시켜 전도성 채널(26)을 형성하는 일 실시예를 도시한다. 일 실시예에서, 물질(16)의 조성과 측방향 폭은 25메가볼트/미터 이하의 우세하게 측방향으로 배향된 전계가 도 1에 도시된 예시적인 프로그래밍된 상태와 도 2 내지 도 5 및 도 7 중 어느 하나에 도시된 것 사이에 메모리 셀(10)을 반복적으로 프로그래밍하는데 사용될 수 있도록 선택된다. 이것은 전극(34)과 전극(36) 양단에 또는 이들 전극 사이에 교호 차동 판독 및 기록 전압을 인가하는 것에 의해 달성될 수 있다.
인가된 전압은 이 기술 분야에 통상의 지식을 가진 자에 의해 결정될 수 있고, 물질(32)의 조성, 물질(16)의 조성, 내부 이동성 불순물의 조성과 양, 물질(16)의 측방향 두께, 및/또는 물질(16)로부터 전극(34, 36)의 거리에 의해 영향을 받을 수 있다. 일 실시예에서, 이동성 불순물의 이동을 적절히 프로그래밍하기 위해 일례로 요구되는 우세하게 측방향으로 배향된 전계는 2메가볼트/미터 이하이며 일 실시예에서는 0.5메가볼트/미터 이하이다. 그럼에도 불구하고, 인가된 전계는 하나의 저항 상태 쪽으로 그리고 다시 원래의 저항 상태로 기록하기 위해 동일해야 할 필요가 없다. 예를 들어, 일 실시예에서, 적어도 0.3메가볼트/미터는 도 2 및 도 7의 프로그래밍된 상태를 달성하기 위해 물질(16) 양단에 측방향에 사용될 수 있는 반면, 도 2 및 도 7의 상태(또는 도 3 내지 도 5 상태)로부터 다시 도 1의 상태로 프로그래밍하는 것은 0.15메가볼트/미터의 전계만을 요구할 수 있다. 일례로서, V/2의 양(positive)의 전압이 전극들 중 하나(34 또는 36)에 인가될 수 있고, V/2의 음(negative)의 전압은 전극들(34 및 36) 중 다른 하나에 인가되어 하나의 저항 상태로부터 다른 저항 상태로 변경될 수 있다. 이 인가된 전압의 양/음의 관계는 상기 다른 저항 상태로부터 상기 하나의 저항 상태로 프로그래밍하는 것에 역일 수 있다. 대안적으로 또는 추가적으로, 이 전압은 동일한 크기일 필요는 없으며 및/또는 상이한 부호일 필요가 없다. 또한 그럼에도 불구하고, 전극(34, 36)과 연관된 메모리 셀(10)을 위한 하나 이상의 차동 기록 전압은 전극(12, 14) 양단에 또는 이들 전극 사이에 인가된 차동 판독 전압과 동일하거나 상이할 수 있다. 예를 들어, 차동 판독 전압은 2.5볼트일 수 있으며, 여기서 하나 이상의 차동 기록 전압은 5.0볼트 정도일 수 있다. 다른 프로그래밍 및 판독 전압이 물론 사용될 수 있다.
외부 전압은 우세하게 측방향으로 배향된 방향으로 저항 스위칭 가능한 물질(16)을 통해 전계를 인가하는 동안 전극(12, 14) 중 하나 또는 둘 모두에 인가되거나 인가되지 않을 수 있다. 일 실시예에서, 대향하는 전도성 전극(12, 14)은 이 전계를 인가하는 동안 실질적으로 동일한 전압으로 풀링(pull)된다. 일 실시예에서, 한 쌍의 대향하는 전도성 전극(12, 14) 각각은 이 전계를 인가하는 동안 0V로 풀링된다. 일 실시예에서, 외부 전압은 이 전계를 인가하는 동안 한 쌍의 대향하는 전도성 전극에 인가된다. 다시 말해, 이 예에서 한 쌍의 대향하는 전도성 전극의 전압은 플로우팅이 허용될 수 있다.
본 명세서에서 사용된 바와 같이, 전도성 전극을 전압으로 풀링한다는 것은 전도성 전극을 이 전압에 있게 하거나 이 전압에 매우 가까이 있게 하는 것을 말한다. 이 전압은 양이거나 음일 수 있으며 실질적으로 임의의 크기를 구비할 수 있다. 전도성 전극을 전압으로 풀링할 때 전도성 전극의 여러 위치에서 측정된 개별 전압이 예를 들어 전도성 전극 그 자체의 저항으로 인해 정확히 동일하지 않을 수 있는 것으로 이해된다. 그러나, 개별 전압은 이 개별 전압이 전도성 전극의 물리적 제한이 허용하는 만큼 전압에 가까울 수 있으므로 실질적으로 동일할 수 있다.
도 8은 회로 구성(30e)의 대안적인 예시적인 실시예를 도시한다. 전술된 실시예와 동일한 참조 부호가 적절한 곳에 사용되었으며, 여기서 일부 구성적 차이는 접미사 "e"로 표시된다. 도 8은 추가적인 전도성 전극(34e, 36e)이 저항 스위칭 가능한 물질(16)로부터 높이방향으로 멀리 (높이방향 중첩이 없는 것을 의미) 수용되는 구성(30e)을 도시한다. 대안적으로, 일부 높이방향 중첩이 일어날 수 있다. 도 4 및 도 5와 관련하여 전술된 도 8의 실시예에서 전계를 인가하는 것은 이 전계가 전도성 전극(14)보다 전도성 전극(12)에 더 근접한 곳에서 더 강한 것을 초래할 수 있고, 도 4의 전도성 채널(26b)과 유사한 테이퍼지거나 웨지 형상의 전도성 채널(26e)을 초래할 수 있다. 대안적으로 그리고 단지 예시를 위하여 전도성 채널은 도 3 및 도 5 중 어느 것의 구성을 구비하는 형태일 수 있다.
본 발명의 일 실시예는 크로스 포인트 메모리 셀의 어레이의 크로스 포인트 메모리 셀로부터 판독하고 이 메모리 셀에 기록하는 것을 포함한다. 비휘발성 크로스 포인트 메모리 어레이의 일부는 일반적으로 도 9에서 평면도로 참조 부호(40)로 표시된다. 이 어레이는 복수의 워드 라인(WL1 내지 WL4)과, 이 복수의 워드 라인과 교차하는 복수의 비트 라인(BL1 내지 BL4)을 포함한다. 이 어레이는 기호 원(circle)으로 표시된 복수의 메모리 셀(M11 내지 M44)을 더 포함한다. 메모리 셀은 서로에 대하여 복수의 워드 라인과 복수의 비트 라인의 교차점 중 상이한 교차점에 개별적으로 대응한다. 예를 들어, 메모리 셀(M12)은 (WL1) 및 (BL2)의 교차점에 대응하고, 메모리 셀(M34)은 (WL3)과 (BL4)의 교차점에 대응한다. 도 9에 도시된 부분은 비휘발성 메모리 어레이의 매우 작은 부분일 수 있다. 도 9에 도시된 워드 라인, 비트 라인 및 메모리 셀에 더하여, 비휘발성 메모리 어레이는 많은 워드 라인, 비트 라인, 및 메모리 셀을 포함할 수 있다.
도 9의 워드 라인과 비트 라인이 서로에 대하여 직교방향으로 교차하는 직선인 것으로 도시되어 있으나, 기존의 것이든 또는 차후 개발되는 것이든 간에 다른 형상과 각도의 교차 방식이 사용될 수 있다. 도 9의 비트 라인과 워드 라인은 이것이 교차하는 곳에서 서로 접촉하는 것으로 도 9에 개략적으로 도시되어 있으나, 이것은 도시된 교차 방식에 비해 옴 방식(ohmically)으로 연결된 것이 아닐 수 있다.
일 실시예에서, 어레이(40)의 크로스 포인트 메모리 셀로부터 판독하고 이 메모리 셀에 기록하는 방법은 기록되고 있는 메모리 셀의 대향하는 측방향 측면 위에 있는 2개의 바로 인접한 비트 라인 사이에 차동 기록 전압을 인가하는 것에 의해 메모리 셀에 기록하는 단계를 포함한다. 이 메모리 셀로부터 판독하는 것은 이 메모리 셀의 교차하는 워드 라인과 교차하는 비트 라인 사이에 차동 판독 전압을 인가하고 판독 전압을 인가하는 것으로부터 초래되는 전류를 센싱하는 것에 의해 일어난다. 2개의 바로 인접한 비트 라인은 메모리 셀로부터 전기적으로 절연될 수 있다. 차동 판독 전압 및 차동 기록 전압은 서로 동일하거나 상이할 수 있다. 그럼에도 불구하고, 일 실시예에서, 개별 메모리 셀은 교차하는 워드 라인과 비트 라인 사이에 수용된 저항 스위칭 가능한 물질을 포함한다. 이 실시예에서, 기록하는 단계는 상이한 저항 상태로 프로그래밍될 때까지 프로그래밍된 저항 상태에 정적으로 유지되는 적어도 2개의 상이한 저항 상태 사이에 저항 스위칭 가능한 물질의 저항을 스위칭하는 것을 포함한다. 일 실시예에서, 기록하는 단계는 저항 스위칭 가능한 물질 내 이동성 불순물을 저항 스위칭 가능한 물질의 대향하는 측방향 에지들 중 하나 쪽으로 또는 이로부터 멀어지게 측방향으로 이동시키는 것을 포함한다. 일 실시예에서, 기록하는 단계는 이동성 불순물을 하나의 측방향 에지 쪽으로 이동시켜 하나의 측방향 에지를 따라 국부화된 전도성 채널을 형성하게 한다. 이 전도성 채널이 존재하는 일 실시예에서, 기록하는 단계는 이동성 불순물을 하나의 측방향 에지로부터 멀어지게 이동시켜 전도성 채널을 제거하게 한다.
도 10 및 도 11은 (BL2), (BL3) 및 (BL4)를 통해 라인(WL2)을 따라 취해질 수 있는 바와 같이 도 9의 어레이(40)의 예시적인 단면 회로 구성을 도시한다. 도 10은 메모리 셀(M23)을 위한 예시적인 더 높은 또는 가장 높은 저항 상태를 도시하는 반면, 도 11은 더 낮은 또는 가장 낮은 저항 상태의 메모리 셀(M23)을 도시한다. 이 프로그래밍된 상태는 단지 예시를 위하여 도 8에 대하여 전술된 프로그래밍 방법(및 최종 전도성 채널)의 어느 하나와 관련하여 달성될 수 있다. 그럼에도 불구하고, 도 11의 프로그래밍된 상태를 생성할 때, 기록하는 단계는 메모리 셀의 교차하는 워드 라인과 비트 라인 사이에 일정한 측방향 폭이거나 또는 가변적인 폭(도시된 바와 같이)이 되도록 전도성 채널을 형성할 수 있다. 도 2 내지 도 5의 전도성 채널 구성 또는 일부 다른 전도성 채널 구성 중 어느 것이 형성될 수 있으며, 도 4의 구성은 단지 예시를 위하여 도시된 것이다.
일 실시예에서, 외부 전압은 도 10 상태로부터 도 11 상태로 또는 도 11 상태로부터 도 10 상태로 또는 임의의 다른 한 쌍의 상태들 사이에서 기록하는 동작 동안 메모리 셀(M23)의 교차하는 워드 라인(WL2)과 비트 라인(BL3)에 인가된다. 일 실시예에서, 기록하는 동안, 교차하는 워드 라인(WL2)에 인가된 임의의 전압과는 다른 전압이 메모리 셀(M23)의 교차하는 워드 라인(WL2)과는 다른 적어도 일부 다른 워드 라인에 인가된다. 일 실시예에서, 이 전압을 적어도 일부 다른 워드 라인에 인가하는 것은 차동 기록 전압을 인가하는 것으로부터 초래되는 전계 성분과는 방향이 다른 전계 성분을 초래한다. 일 실시예에서, 이 전압을 적어도 일부 다른 워드 라인에 인가하는 것은 다른 워드 라인과 연관된 다른 메모리 셀이 차동 기록 전압에 의해 기록되는 것을 방지한다.
비트 라인(BL3)의 대향하는 측방향 측면 위에 있는 예시적으로 바로 인접한 비트 라인(BL2, BL4) 사이에 수용된 단일 메모리 셀에만 기록하도록 도 10 상태 또는 도 11 상태(또는 임의의 다른 상태) 중 어느 하나 또는 둘 모두를 생성하도록 기록하는 것이 바람직할 수 있다. 이것은 다른 메모리 셀의 물질(16)에 인가된 임의의 전계가 측방향으로 배향된 방향으로 우세하지 않고 및/또는 측방향으로 충분히 약하여 프로그래밍되는 하나의 원하는 메모리 셀을 프로그래밍하는 동안 이동성 불순물이 측방향으로 이동하지 못하게 하는 것을 보장하는 것에 의해 달성될 수 있다. 이것은 단지 예시를 위해 프로그래밍 차동 전압이 인가되는 바로 인접한 비트 라인 사이에 수용된 모든 다른 메모리 셀의 물질(16) 양단에 적절한 차동 전압을 인가하는 것에 의해 달성될 수 있다. 단지 예시를 위해, 비트 라인(BL2, BL4) 사이에 다른 메모리 셀이 없고 메모리 셀(M23)의 프로그래밍된 상태를 변경하는 것이 요구되는 경우를 고려해 보자. 이를 달성하기 위해, 워드 라인(WL2)은 0V로 제공되거나 유지될 수 있는 반면, 다른 워드 라인(WL1, WL3 내지 WLn)의 전부는 (M23)을 제외한 모든 메모리 셀에 있는 물질(16)을 통해 추가적인 전계 성분을 효과적으로 인가하는 일부 다른 적절한 전압으로 제공된다. 예를 들어, 이 추가적인 전계 성분은 예시적으로 도시된 단면도에서 수직으로 배향될 수 있으며 이에 의해 최종 또는 결합된 전계는 이동성 불순물을 측방향으로 이동시킬만큼 측방향으로 충분히 우세하지 않거나 또는 적어도 전도 경로를 형성할 만큼 충분히 측방향으로 이동하지 못하게 한다. 이에 의해, 메모리 셀(M23)은 프로그래밍되는 반면, 프로그래밍 비트 라인(BL2, BL4)들 사이에 다른 메모리 셀이 프로그래밍되지 않는다.
대안적으로 예시를 위하여, 비트 라인(BL2, BL4) 사이의 모든 메모리 셀은 비트 라인(BL2, BL4)에 프로그래밍 전압을 인가하는 동안 0V 또는 다른 적절한 전압으로 각 워드 라인을 제공하는 것에 의해 프로그래밍될 수 있다. 대안적으로, 비트 라인(BL2, BL4) 사이의 메모리 셀의 전부가 아니라 선택된 복수의 것이 부분적으로 각 교차하는 워드 라인(WL)에 인가된 전압 전위에 따라 프로그래밍될 수 있다. 그럼에도 불구하고, 일 실시예에서, 기록하는 것은 프로그래밍하는 것을 수행하는 한 쌍의 바로 인접한 비트 라인들 사이에 수용된 다수의 메모리 셀에 동시에 수행된다. 일 실시예에서, 기록하는 동안, 이 교차하는 워드 라인에 인가된 전압과는 다른 외부 전압이 프로그래밍되는 특정 메모리 셀의 교차하는 워드 라인과는 다른 적어도 일부 다른 워드 라인에 인가된다.
본 발명의 실시예는 메모리 셀의 교차하는 워드 라인과 교차하는 비트 라인 사이에 차동 판독 전압을 인가하고 판독 전압을 인가하는 것으로부터 초래되는 전류를 센싱하는 것에 의해 메모리 셀로부터 판독하는 것을 포함할 수 있다. 예를 들어, 판독하는 것은 워드 라인과 비트 라인 사이에 전압 소스(2)(도 9)를 사용하여 전압을 인가하는 것과 이 전압을 인가하는 것으로부터 초래되는 전류를 센싱하는 것을 포함할 수 있다. 검출 회로(4)는 전류를 센싱하기 위해 제공될 수 있고, 이 전류에 기초하여 메모리 셀 내 저항 상태 및 그리하여 메모리 셀에 의해 저장된 데이터의 값을 결정할 수 있다. 예를 들어, 일 실시예에서, 전압 소스(2)는 워드 라인(WL2)에 연결될 수 있고 검출 회로(4)는 메모리 셀(M23)의 저항 상태를 결정하는 것에 의해 메모리 셀(M23)에 의해 저장된 데이터의 값을 결정하기 위해 비트 라인(BL3)에 연결될 수 있다.
도 10 및 도 11에서, 전계는 거리에 걸쳐 인가되는 전압에 의존한다. 수평 또는 측방향으로 순(net) 전계는 (BL2), (BL3) 및 (BL4) 사이의 거리에 의존한다. 수직 방향으로 전계는 (BL)과 (WL) 사이의 거리에 의존한다. 메모리 셀의 높이(두께) 대 셀들 사이의 간격은, 측방향으로 최대 전계를 초래하고 비선택된 셀 양단에 원치않는 높은 전계를 초래할 수 있는 다른 셀(BL 내지 WL)에 걸쳐 높은 전계 변화를 최소화하도록 최적화될 수 있다. 추가적으로, 프로그래밍이 일어나는 데크(deck) 위와 아래 메모리 셀의 데크/레벨이 있는 3차원 크로스 포인트 어레이에, 추가적인 옵션이 사용될 수 있다. 예를 들어, 프로그래밍되는 데크 위와 아래 데크는 프로그래밍 동안 적절한 반대 부호 전압으로 제공될 수 있다.
본 발명의 일 실시예는 복수의 워드 라인과, 이 복수의 워드 라인과 교차하는 복수의 비트 라인을 구비하는 비휘발성 메모리 어레이를 포함한다. 이 어레이는 서로에 대하여 복수의 워드 라인과 복수의 비트 라인의 교차점 중 상이한 점에 개별적으로 대응하는 복수의 메모리 셀을 포함한다. 메모리 셀은 적어도 2개의 상이한 저항 상태로 반복적으로 프로그래밍될 수 있는, 워드 라인과 이와 교차하는 비트 라인 사이에 수용되는 저항 스위칭 가능한 물질을 개별적으로 포함한다. 메모리 셀의 적어도 하나의 메모리 셀의 저항 스위칭 가능한 물질은, 적어도 하나의 메모리 셀의 2개의 측방향으로 대향하는 에지 중 단 하나를 따라 국부화되고 교차하는 워드 라인과 비트 라인 쪽으로 그리고 이들 리인으로부터 멀어지게 연장되는 전도성 채널을 포함한다.

Claims (47)

  1. 저항 스위칭 가능한 물질(resistance switchable material)을 사이에 구비하는 한 쌍의 대향하는 전도성 전극을 포함하는 메모리 셀을 프로그래밍하는 방법으로서,
    상기 저항 스위칭 가능한 물질 내 이동성 불순물을 상기 저항 스위칭 가능한 물질의 대향하는 측방향 에지들 중 하나의 에지 쪽으로 측방향으로 이동시키거나 또는 대향하는 측방향 에지들 중 상기 하나의 에지로부터 멀어지게 측방향으로 이동시켜 상기 한 쌍의 전극 사이의 저항을 변경시키도록 우세하게 측방향으로 배향된 방향으로 상기 저항 스위칭 가능한 물질을 통해 전계를 인가하는 단계를 포함하되, 상기 저항 스위칭 가능한 물질은 상기 인가된 전계가 제거된 후에는 변경된 저항을 유지하는 것인 메모리 셀 프로그래밍 방법.
  2. 청구항 1에 있어서, 상기 전계를 인가하는 단계는 상기 한 쌍의 대향하는 전도성 전극의 대향하는 측면에 측방향으로 수용된 2개의 추가적인 전도성 전극 양단에 전압 차(voltage differential)를 인가하는 단계를 포함하되, 상기 2개의 추가적인 전도성 전극은 상기 전계를 인가하는 동안 상기 한 쌍의 대향하는 전도성 전극과는 전기적으로 절연된 것인 메모리 셀 프로그래밍 방법.
  3. 청구항 2에 있어서, 상기 전압 차가 인가되는 상기 2개의 추가적인 전도성 전극은 상기 저항 스위칭 가능한 물질로부터 멀어지게 높이방향으로(elevationally) 수용되는 것인 메모리 셀 프로그래밍 방법.
  4. 청구항 2에 있어서, 상기 전압 차가 인가되는 상기 2개의 추가적인 전도성 전극은 상기 저항 스위칭 가능한 물질과 높이방향으로 중첩하는 것인 메모리 셀 프로그래밍 방법.
  5. 청구항 4에 있어서, 상기 전압 차가 인가되는 상기 2개의 추가적인 전도성 전극은 상기 저항 스위칭 가능한 물질과 높이방향으로 일치하는 것인 메모리 셀 프로그래밍 방법.
  6. 청구항 1에 있어서, 상기 한 쌍의 대향하는 전도성 전극은 상기 인가하는 단계 동안 실질적으로 동일한 전압으로 풀링되는 것인 메모리 셀 프로그래밍 방법.
  7. 청구항 1에 있어서, 상기 인가하는 단계 동안 상기 한 쌍의 대향하는 전도성 전극에는 외부 전압이 인가되지 않는 것인 메모리 셀 프로그래밍 방법.
  8. 복수의 워드 라인과 상기 복수의 워드 라인과 교차하는 복수의 비트 라인을 구비하는 크로스 포인트 메모리 셀의 어레이의 크로스 포인트 메모리 셀로부터 판독하고 상기 메모리 셀에 기록하는 방법으로서,
    상기 크로스 포인트 메모리 셀 각각은 서로에 대하여 상기 복수의 워드 라인과 상기 복수의 비트 라인의 교차점 중 상이한 교차점을 포함하며, 상기 방법은,
    상기 메모리 셀의 대향하는 측방향 측면 위에 있는 2개의 바로 인접한 비트 라인 사이에 차동 기록 전압(differential write voltage)을 인가하는 것에 의해 메모리 셀에 기록하는 단계; 및
    상기 메모리 셀의 교차하는 워드 라인과 교차하는 비트 라인 사이에 차동 판독 전압(differential read voltage)을 인가하고 상기 판독 전압을 인가하는 것으로부터 초래되는 전류를 센싱하는 것에 의해 상기 메모리 셀로부터 판독하는 단계를 포함하는, 크로스 포인트 메모리 셀에의 판독 및 기록방법
  9. 청구항 8에 있어서, 상기 2개의 바로 인접한 비트 라인은 상기 메모리 셀과는 전기적으로 절연된 것인, 크로스 포인트 메모리 셀에의 판독 및 기록방법.
  10. 청구항 8에 있어서, 상기 차동 판독 전압과 상기 차동 기록 전압은 서로 상이한 것인, 크로스 포인트 메모리 셀에의 판독 및 기록방법.
  11. 청구항 8에 있어서, 상기 각 메모리 셀은 상기 교차하는 워드 라인과 비트 라인 사이에 수용된 저항 스위칭 가능한 물질을 포함하며, 상기 기록하는 단계는 상이한 저항 상태로 프로그래밍될 때까지 프로그래밍된 저항 상태에 정적으로 유지되는 적어도 2개의 상이한 저항 상태 사이에 상기 저항 스위칭 가능한 물질의 저항을 스위칭하는 단계를 포함하는 것인, 크로스 포인트 메모리 셀에의 판독 및 기록방법.
  12. 청구항 11에 있어서, 상기 기록하는 단계는 상기 저항 스위칭 가능한 물질 내 이동성 불순물을 상기 저항 스위칭 가능한 물질의 대향하는 측방향 에지들 중 하나의 에지 쪽으로 측방향으로 이동시키거나 또는 대향하는 측방향 에지들 중 상기 하나의 에지로부터 멀어지게 측방향으로 이동시키는 단계를 포함하는 것인, 크로스 포인트 메모리 셀에의 판독 및 기록방법.
  13. 청구항 12에 있어서, 상기 저항 스위칭 가능한 물질은 상기 하나의 측방향 에지를 따라 국부화된 상기 이동성 불순물의 전도성 채널을 포함하며;
    상기 기록하는 단계는 상기 이동성 불순물을 상기 대향하는 측방향 에지들 중 상기 하나의 측방향 에지로부터 멀어지게 이동시켜 상기 전도성 채널을 제거하는 것인, 크로스 포인트 메모리 셀에의 판독 및 기록방법.
  14. 청구항 8에 있어서, 상기 기록하는 단계 동안, 상기 교차하는 워드 라인에 인가된 전압과는 상이한 전압을 상기 메모리 셀의 상기 교차하는 워드 라인과는 다른 적어도 일부의 다른 워드 라인에 인가하는 단계를 더 포함하는, 크로스 포인트 메모리 셀에의 판독 및 기록방법.
  15. 복수의 워드 라인과 상기 복수의 워드 라인과 교차하는 복수의 비트 라인을 구비하는 크로스 포인트 메모리 셀의 어레이의 크로스 포인트 메모리 셀에 기록하는 방법으로서,
    상기 크로스 포인트 메모리 셀 각각은 서로에 대하여 상기 복수의 워드 라인과 상기 복수의 비트 라인의 교차점 중 상이한 교차점을 포함하고, 상기 방법은,
    상기 메모리 셀의 대향하는 측방향 측면 위에 있는 2개의 바로 인접한 비트 라인들 사이에 차동 기록 전압을 인가하는 것에 의해 메모리 셀에 기록하는 단계를 포함하는, 크로스 포인트 메모리 셀에의 기록 방법.
  16. 메모리 셀로서,
    저항 스위칭 가능한 물질을 사이에 수용하는 제1 및 제2 대향하는 전극을 포함하되, 상기 저항 스위칭 가능한 물질은 적어도 2개의 상이한 저항 상태로 반복적으로 프로그래밍될 수 있으며, 가장 낮은 저항 상태의 상기 저항 스위칭 가능한 물질은, 상기 저항 스위칭 가능한 물질의 2개의 측방향으로 대향하는 에지들 중 하나만을 따라 국부화되고 상기 제1 및 제2 전극들 쪽으로 연장되며, 또한 상기 제1 및 제2 전극들로부터 멀어지게 연장되는 전도성 채널을 포함하는 것인 메모리 셀.
  17. 청구항 16에 있어서, 상기 저항 스위칭 가능한 물질은 최소 측방향 폭보다 적어도 2배 큰 최소 높이방향 두께를 구비하는 것인 메모리 셀.
  18. 청구항 16에 있어서, 크로스 포인트 메모리 셀을 포함하고, 상기 대향하는 전극 중 하나는 제1방향으로 연장되는 워드 라인을 포함하며, 상기 대향하는 전극 중 다른 하나는 상기 제1방향과는 다른 제2방향으로 연장되는 비트 라인을 포함하는 것인 메모리 셀.
  19. 메모리 셀로서,
    물질이 사이에 수용된 제1 및 제2 대향하는 전극을 구비하고, 상기 물질은 서로에 대하여 상이한 조성의 제1 및 제2 측방향 영역을 구비하며, 상기 제1 및 제2 측방향 영역 중 하나는 상기 물질의 2개의 측방향으로 대향하는 에지 중 하나를 따라 수용되고, 상기 제1 및 제2 측방향 영역 중 다른 것은 상기 물질의 상기 2개의 측방향으로 대향하는 에지 중 다른 것을 따라 수용되며, 상기 제1 및 제2 측방향 영역 중 적어도 하나는 적어도 2개의 상이한 저항 상태로 반복적으로 프로그래밍될 수 있는 것인 메모리 셀.
  20. 비휘발성 메모리 어레이로서,
    복수의 워드 라인;
    상기 복수의 워드 라인과 교차하는 복수의 비트 라인; 및
    서로에 대하여 상기 복수의 워드 라인과 상기 복수의 비트 라인의 교차점의 상이한 교차점에 각각 대응하는 복수의 메모리 셀을 포함하되,
    상기 메모리 셀은 각각 상기 워드 라인과 이와 교차하는 상기 비트 라인 사이에 수용된 저항 스위칭 가능한 물질을 포함하고, 상기 저항 스위칭 가능한 물질은 적어도 2개의 상이한 저항 상태로 반복적으로 프로그래밍될 수 있으며, 상기 메모리 셀 중 적어도 하나의 메모리 셀의 상기 저항 스위칭 가능한 물질은, 상기 적어도 하나의 메모리 셀의 2개의 측방향으로 대향하는 에지 중 단 하나를 따라 국부화되고 상기 교차하는 워드 라인과 비트 라인 쪽으로 그리고 이들 라인으로부터 멀어지게 연장되는 전도성 채널을 포함하는 것인 비휘발성 메모리 어레이.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
KR1020137005307A 2010-08-12 2011-07-11 메모리 셀, 비휘발성 메모리 어레이, 메모리 셀을 동작시키는 방법, 메모리 셀로부터 판독하고 메모리 셀에 기록하는 방법, 및 메모리 셀을 프로그래밍하는 방법 KR101414893B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/855,624 2010-08-12
US12/855,624 US8634224B2 (en) 2010-08-12 2010-08-12 Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
PCT/US2011/043504 WO2012021237A1 (en) 2010-08-12 2011-07-11 Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of reading to and writing a memory cell, and methods of programming a memory cell

Publications (2)

Publication Number Publication Date
KR20130036770A KR20130036770A (ko) 2013-04-12
KR101414893B1 true KR101414893B1 (ko) 2014-07-03

Family

ID=45564727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137005307A KR101414893B1 (ko) 2010-08-12 2011-07-11 메모리 셀, 비휘발성 메모리 어레이, 메모리 셀을 동작시키는 방법, 메모리 셀로부터 판독하고 메모리 셀에 기록하는 방법, 및 메모리 셀을 프로그래밍하는 방법

Country Status (7)

Country Link
US (3) US8634224B2 (ko)
EP (1) EP2603917B1 (ko)
KR (1) KR101414893B1 (ko)
CN (1) CN103098138B (ko)
SG (1) SG188200A1 (ko)
TW (1) TWI490860B (ko)
WO (1) WO2012021237A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8223539B2 (en) * 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US8325507B2 (en) * 2010-09-29 2012-12-04 Hewlett-Packard Development Company, L.P. Memristors with an electrode metal reservoir for dopants
US9047940B2 (en) * 2013-01-10 2015-06-02 Intermolecular, Inc. Resistive random access memory cells having variable switching characteristics
US20160225823A1 (en) * 2013-09-16 2016-08-04 Hewlett Packard Enterprise Development Lp Switching resistance memory devices with interfacial channels
US9735357B2 (en) 2015-02-03 2017-08-15 Crossbar, Inc. Resistive memory cell with intrinsic current control
US10840442B2 (en) 2015-05-22 2020-11-17 Crossbar, Inc. Non-stoichiometric resistive switching memory device and fabrication methods
EP3539132A4 (en) * 2016-11-14 2019-11-27 Hefei Reliance Memory Limited SCHEME FOR INTEGRATING A RRAM METHOD AND CELL STRUCTURE WITH REDUCED MASKING OPERATIONS
US20190388752A1 (en) * 2018-06-20 2019-12-26 Thomas Crews Game Kit and Method of Use
CN109273496B (zh) * 2018-09-21 2021-04-30 上海天马有机发光显示技术有限公司 一种oled显示面板及显示装置
US11615843B2 (en) 2020-12-17 2023-03-28 International Business Machines Corporation Controlling voltage resistance through metal-oxide device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559470B2 (en) 2000-06-22 2003-05-06 Progressed Technologies, Inc. Negative differential resistance field effect transistor (NDR-FET) and circuits using the same
US20040246768A1 (en) 2001-08-13 2004-12-09 Krieger Juri Heinrich Memory cell
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US8094485B2 (en) 2008-05-22 2012-01-10 Panasonic Corporation Variable resistance nonvolatile storage device with oxygen-deficient oxide layer and asymmetric substrate bias effect

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4094008A (en) 1976-06-18 1978-06-06 Ncr Corporation Alterable capacitor memory array
US4242736A (en) 1976-10-29 1980-12-30 Massachusetts Institute Of Technology Capacitor memory and methods for reading, writing, and fabricating capacitor memories
DE2855079A1 (de) 1978-12-20 1980-07-17 Siemens Ag Halbleiter-speicherschaltung
JPS60146916U (ja) 1984-03-09 1985-09-30 シャープ株式会社 磁気ヘツドの取付装置
JPS6410493A (en) 1987-07-02 1989-01-13 Mitsubishi Electric Corp Charge transfer type sense amplifier
US5161121A (en) 1988-06-27 1992-11-03 Oki Electric Industry Co., Ltd. Random access memory including word line clamping circuits
JPH03104285U (ko) 1990-02-15 1991-10-29
US5736420A (en) 1993-08-20 1998-04-07 National Semiconductor Corporation Process for fabricating read only memories, with programming step performed midway through the fabrication process
US6320782B1 (en) 1996-06-10 2001-11-20 Kabushiki Kaisha Toshiba Semiconductor memory device and various systems mounting them
DE69841302D1 (de) 1997-07-08 2010-01-07 Nxp Bv Halbleiteranordnung mit einem speicherkondensator und verfahren zur herstellung
NO309500B1 (no) 1997-08-15 2001-02-05 Thin Film Electronics Asa Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme
US5917744A (en) * 1997-12-18 1999-06-29 Siemens Aktiengesellschaft Semiconductor memory having hierarchical bit line architecture with interleaved master bitlines
US6380056B1 (en) 1998-10-23 2002-04-30 Taiwan Semiconductor Manufacturing Company Lightly nitridation surface for preparing thin-gate oxides
DE19851866C1 (de) 1998-11-10 2000-03-23 Siemens Ag Speicherzellenanordnung
US6518589B2 (en) * 2000-06-22 2003-02-11 Progressant Technologies, Inc. Dual mode FET & logic circuit having negative differential resistance mode
US6317375B1 (en) 2000-08-31 2001-11-13 Hewlett-Packard Company Method and apparatus for reading memory cells of a resistive cross point array
US6682969B1 (en) 2000-08-31 2004-01-27 Micron Technology, Inc. Top electrode in a strongly oxidizing environment
JP3709132B2 (ja) 2000-09-20 2005-10-19 シャープ株式会社 不揮発性半導体記憶装置
JP2002353419A (ja) 2000-12-27 2002-12-06 Seiko Epson Corp 強誘電体メモリ装置
US6864529B2 (en) 2001-08-23 2005-03-08 Hewlett-Packard Development Company, L.P. Thin film transistor memory device
DE10149737A1 (de) 2001-10-09 2003-04-24 Infineon Technologies Ag Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind
US6878980B2 (en) 2001-11-23 2005-04-12 Hans Gude Gudesen Ferroelectric or electret memory circuit
US6887792B2 (en) 2002-09-17 2005-05-03 Hewlett-Packard Development Company, L.P. Embossed mask lithography
US6762481B2 (en) 2002-10-08 2004-07-13 The University Of Houston System Electrically programmable nonvolatile variable capacitor
JP2005101512A (ja) 2002-10-24 2005-04-14 Seiko Epson Corp 強誘電体膜、強誘電体メモリ、圧電素子、半導体素子、液体噴射ヘッド、プリンタ及び強誘電体膜の製造方法
JP3791614B2 (ja) 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP2004311924A (ja) 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
JP2004303293A (ja) 2003-03-28 2004-10-28 Seiko Epson Corp 強誘電体記憶装置のデータ読み出し方法及び強誘電体記憶装置
US7177135B2 (en) 2003-09-23 2007-02-13 Samsung Electronics Co., Ltd. On-chip bypass capacitor and method of manufacturing the same
US7009278B2 (en) 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
JP4322645B2 (ja) 2003-11-28 2009-09-02 株式会社日立製作所 半導体集積回路装置
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7102914B2 (en) 2004-02-27 2006-09-05 International Business Machines Corporation Gate controlled floating well vertical MOSFET
US6999854B2 (en) 2004-05-28 2006-02-14 International Business Machines Corporation Medical infusion pump capable of learning bolus time patterns and providing bolus alerts
US7110281B1 (en) 2004-06-08 2006-09-19 Xilinx, Inc. Memory cells utilizing metal-to-metal capacitors to reduce susceptibility to single event upsets
KR100594716B1 (ko) 2004-07-27 2006-06-30 삼성전자주식회사 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
US7443710B2 (en) * 2004-09-28 2008-10-28 Spansion, Llc Control of memory devices possessing variable resistance characteristics
JP2006133217A (ja) 2004-10-05 2006-05-25 Seiko Epson Corp 静電容量検出装置及びスマートカード
US8344410B2 (en) 2004-10-14 2013-01-01 Daktronics, Inc. Flexible pixel element and signal distribution means
KR100593750B1 (ko) 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
US7272060B1 (en) * 2004-12-01 2007-09-18 Spansion Llc Method, system, and circuit for performing a memory related operation
JP2006176366A (ja) 2004-12-22 2006-07-06 Fujitsu Ltd 強誘電体材料、その製造方法及び強誘電体メモリ
US7482223B2 (en) 2004-12-22 2009-01-27 Sandisk Corporation Multi-thickness dielectric for semiconductor memory
US7365382B2 (en) 2005-02-28 2008-04-29 Infineon Technologies Ag Semiconductor memory having charge trapping memory cells and fabrication method thereof
JP2006245280A (ja) 2005-03-03 2006-09-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその動作方法
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7426128B2 (en) * 2005-07-11 2008-09-16 Sandisk 3D Llc Switchable resistive memory with opposite polarity write pulses
JP4231502B2 (ja) 2005-11-02 2009-03-04 シャープ株式会社 クロスポイント構造の半導体記憶装置
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
JP2006093736A (ja) * 2005-11-25 2006-04-06 Nec Corp 電子素子およびこの電子素子を用いた記録方法
US7209384B1 (en) 2005-12-08 2007-04-24 Juhan Kim Planar capacitor memory cell and its applications
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US7423906B2 (en) 2006-03-14 2008-09-09 Infineon Technologies Ag Integrated circuit having a memory cell
US20080048186A1 (en) 2006-03-30 2008-02-28 International Business Machines Corporation Design Structures Incorporating Semiconductor Device Structures with Self-Aligned Doped Regions
TWI462099B (zh) 2006-03-31 2014-11-21 Sandisk 3D Llc 非揮發性記憶體單元、整體三維記憶體陣列及用於程式化所述記憶體陣列之方法
US7576565B2 (en) 2006-04-03 2009-08-18 Blaise Laurent Mouttet Crossbar waveform driver circuit
US7755424B2 (en) 2006-04-03 2010-07-13 Blaise Laurent Mouttet Operational amplifier with resistance switch crossbar feedback
US8183554B2 (en) 2006-04-03 2012-05-22 Blaise Laurent Mouttet Symmetrical programmable memresistor crossbar structure
US7564262B2 (en) 2006-04-03 2009-07-21 Blaise Laurent Mouttet Crossbar comparator
US7609086B2 (en) 2006-04-03 2009-10-27 Blaise Laurent Mouttet Crossbar control circuit
US7302513B2 (en) 2006-04-03 2007-11-27 Blaise Laurent Mouttet Programmable crossbar signal processor
US7902867B2 (en) 2006-04-03 2011-03-08 Blaise Laurent Mouttet Memristor crossbar neural interface
US20070231972A1 (en) 2006-04-03 2007-10-04 Mouttet Blaise L Manufacture of programmable crossbar signal processor
KR101206034B1 (ko) 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
US7569459B2 (en) 2006-06-30 2009-08-04 International Business Machines Corporation Nonvolatile programmable resistor memory cell
US7435648B2 (en) 2006-07-26 2008-10-14 Macronix International Co., Ltd. Methods of trench and contact formation in memory cells
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7723771B2 (en) 2007-03-30 2010-05-25 Qimonda Ag Zirconium oxide based capacitor and process to manufacture the same
JP5422552B2 (ja) 2007-05-09 2014-02-19 インターモレキュラー， インコーポレイテッド 抵抗性スイッチング不揮発性メモリ要素
TWI402980B (zh) 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
JP5634002B2 (ja) 2007-07-25 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 相変化型不揮発性メモリ及び半導体装置
US8294219B2 (en) 2007-07-25 2012-10-23 Intermolecular, Inc. Nonvolatile memory element including resistive switching metal oxide layers
KR101358752B1 (ko) 2007-08-06 2014-02-06 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법
US7626878B1 (en) * 2007-08-14 2009-12-01 Nvidia Corporation Active bit line charge keeper
CN101568971B (zh) 2007-09-28 2012-11-07 松下电器产业株式会社 非易失性存储元件和半导体存储装置及其读写方法
JP5172269B2 (ja) 2007-10-17 2013-03-27 株式会社東芝 不揮発性半導体記憶装置
US8405124B2 (en) * 2008-01-09 2013-03-26 International Business Machines Corporation Logic element, and integrated circuit or field programmable gate array
US7742324B2 (en) 2008-02-19 2010-06-22 Micron Technology, Inc. Systems and devices including local data lines and methods of using, making, and operating the same
US8183553B2 (en) 2009-04-10 2012-05-22 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
JP4719233B2 (ja) 2008-03-11 2011-07-06 株式会社東芝 不揮発性半導体記憶装置
US8134865B2 (en) 2008-05-06 2012-03-13 Macronix International Co., Ltd. Operating method of electrical pulse voltage for RRAM application
US7977722B2 (en) 2008-05-20 2011-07-12 Seagate Technology Llc Non-volatile memory with programmable capacitance
US20100034010A1 (en) 2008-08-06 2010-02-11 Seagate Technology Llc Memory devices with concentrated electrical fields
US7969771B2 (en) 2008-09-30 2011-06-28 Seagate Technology Llc Semiconductor device with thermally coupled phase change layers
JP5645837B2 (ja) 2008-10-29 2014-12-24 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 電気的に作動するデバイス及びそのデバイスにおけるドーパントの形成を制御する方法
WO2010068221A1 (en) * 2008-12-12 2010-06-17 Hewlett-Packard Development Company, L.P. Memristive device
US8614432B2 (en) 2009-01-15 2013-12-24 Hewlett-Packard Development Company, L.P. Crystalline silicon-based memristive device with multiple mobile dopant species
US7983065B2 (en) 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
US8605488B2 (en) 2009-06-12 2013-12-10 Hewlett-Packard Development Company, L.P. Capacitive crossbar arrays
US7989902B2 (en) 2009-06-18 2011-08-02 International Business Machines Corporation Scavenging metal stack for a high-k gate dielectric
US8750024B2 (en) 2009-06-18 2014-06-10 Hewlett-Packard Development Company, L.P. Memcapacitor
KR101584838B1 (ko) 2009-06-25 2016-01-12 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 상이한 스위칭 임계값을 갖는 진성 다이오드에 의한 스위칭 가능한 접합
US8710483B2 (en) 2009-07-10 2014-04-29 Hewlett-Packard Development Company, L.P. Memristive junction with intrinsic rectifier
US8575585B2 (en) * 2009-07-13 2013-11-05 Hewlett-Packard Development Company, L.P. Memristive device
US8493138B2 (en) 2009-08-26 2013-07-23 Hewlett-Packard Development Company, L.P. Memcapacitive devices
US8199556B2 (en) 2009-09-22 2012-06-12 Micron Technology, Inc. Methods of reading and using memory cells
US8249838B2 (en) * 2009-11-17 2012-08-21 The United States Of America As Represented By The Secretary Of The Air Force Method and apparatus for modeling memristor devices
US8223539B2 (en) * 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US20130026434A1 (en) * 2010-01-29 2013-01-31 Jianhua Yang Memristor with controlled electrode grain size
US9184213B2 (en) 2010-01-29 2015-11-10 Hewlett-Packard Development Company, L.P. Nanoscale switching device
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8427859B2 (en) * 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) * 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8586959B2 (en) 2010-04-28 2013-11-19 Hewlett-Packard Development Company, L.P. Memristive switch device
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US8619457B2 (en) * 2010-09-13 2013-12-31 Hewlett-Packard Development Company, L.P. Three-device non-volatile memory cell
CN103201837B (zh) * 2010-09-16 2016-01-20 惠普发展公司，有限责任合伙企业 纳米级开关器件
US20120104346A1 (en) 2010-10-29 2012-05-03 Wei Yi Semiconductor device for providing heat management
KR101528209B1 (ko) * 2010-11-19 2015-06-11 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 어레이 내의 멤리스터 디바이스를 스위칭하기 위한 방법 및 회로
US20130082229A1 (en) * 2011-09-30 2013-04-04 Industrial Technology Research Institute Mixed ionic-electronic conduction memory cell
US8872246B1 (en) * 2012-01-26 2014-10-28 Sandia Corporation Memristor using a transition metal nitride insulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559470B2 (en) 2000-06-22 2003-05-06 Progressed Technologies, Inc. Negative differential resistance field effect transistor (NDR-FET) and circuits using the same
US20040246768A1 (en) 2001-08-13 2004-12-09 Krieger Juri Heinrich Memory cell
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US8094485B2 (en) 2008-05-22 2012-01-10 Panasonic Corporation Variable resistance nonvolatile storage device with oxygen-deficient oxide layer and asymmetric substrate bias effect

Also Published As

Publication number Publication date
US9275728B2 (en) 2016-03-01
WO2012021237A1 (en) 2012-02-16
TWI490860B (zh) 2015-07-01
CN103098138A (zh) 2013-05-08
KR20130036770A (ko) 2013-04-12
CN103098138B (zh) 2015-09-23
US8634224B2 (en) 2014-01-21
SG188200A1 (en) 2013-04-30
US20140104932A1 (en) 2014-04-17
US20130001498A1 (en) 2013-01-03
US20120039109A1 (en) 2012-02-16
US8537599B2 (en) 2013-09-17
EP2603917A1 (en) 2013-06-19
EP2603917A4 (en) 2015-08-12
EP2603917B1 (en) 2018-11-28
TW201212030A (en) 2012-03-16

Similar Documents

Publication Publication Date Title
KR101414893B1 (ko) 메모리 셀, 비휘발성 메모리 어레이, 메모리 셀을 동작시키는 방법, 메모리 셀로부터 판독하고 메모리 셀에 기록하는 방법, 및 메모리 셀을 프로그래밍하는 방법
TWI774162B (zh) 用於程式化多位階自選擇記憶體單元之技術
US11101326B2 (en) Methods of forming a phase change memory with vertical cross-point structure
US10109679B2 (en) Wordline sidewall recess for integrating planar selector device
US11302393B2 (en) Techniques for programming a memory cell
US9208873B2 (en) Non-volatile storage system biasing conditions for standby and first read
KR102236744B1 (ko) 3차원 메모리 어레이
JP6038741B2 (ja) 半導体記憶装置
KR20120098690A (ko) 4ｆ² 메모리 셀 근방의 1ｔ-1ｒ을 내장한 비휘발성 메모리 어레이 아키텍쳐
TW201240065A (en) Resistance-change memory
CN103715197A (zh) 具有单位单元作为单一器件的存储器件及其制造方法
TW201535374A (zh) 半導體記憶體裝置
CN113169171B (zh) 垂直解码器以及相关存储器装置和方法
US9679640B1 (en) Multi-level reversible resistance-switching memory
KR100960461B1 (ko) 상 변화 메모리 장치 및 그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170718

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190618

Year of fee payment: 6