KR101385490B1 - 변형 보상된 패키지 및 방법 - Google Patents

변형 보상된 패키지 및 방법 Download PDF

Info

Publication number
KR101385490B1
KR101385490B1 KR1020087022159A KR20087022159A KR101385490B1 KR 101385490 B1 KR101385490 B1 KR 101385490B1 KR 1020087022159 A KR1020087022159 A KR 1020087022159A KR 20087022159 A KR20087022159 A KR 20087022159A KR 101385490 B1 KR101385490 B1 KR 101385490B1
Authority
KR
South Korea
Prior art keywords
cte
devices
electronic devices
providing
electronic
Prior art date
Application number
KR1020087022159A
Other languages
English (en)
Other versions
KR20080100366A (ko
Inventor
윌리엄 에이치. 리틀
스코트 엠. 헤이즈
조지 알. 레알
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20080100366A publication Critical patent/KR20080100366A/ko
Application granted granted Critical
Publication of KR101385490B1 publication Critical patent/KR101385490B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

전기 접촉부들(36)을 갖는 기본 면들(31), 대향하는 후면들(33) 및 그것들 사이의 에지들(32)을 갖는 하나 이상의 전자 디바이스들(30)을 제공하는 것을 포함하는 전자 패널 어셈블리(EPA)(82,83)를 위한 방법들 및 장치들이 제공된다. 디바이스들(30)은 지지부(60)에 부착된 변형 조절 시트(WCS)(40) 내의 개구들(44)에서 임시 지지부(60) 상의 기본 면들(31) 아래에 장착된다. 플라스틱 캡슐(50)은 적어도 WCS 개구들(44)과 디바이스들(30)의 측면 에지들(32,43) 사이에 형성된다. 캡슐화 동안의 바람직하지 않은 패널 변형(76)은 캡슐 CTE보다 작게 되는 WCS 열팽창계수(CTE)를 선택함으로써 감소된다. 캡슈화 경화 후에, 디바이스들(30)과 WCS(40)를 포함하는 EPA(82)는 임시 지지부(60)로부터 분리되고, 선택적으로는, 또 다른 캐리어(70) 상에 장착되고, 전기 접촉부들(36)이 노출된다. 박막 절연층들(85) 및 도전체들(87)은 바람직하게는, 서로 및 외부 단자들(88)에 다양한 디바이스들(30) 상의 전기 접촉부들(36)을 결합시키기 위해 도포되어, 집적된 복수-디바이스 EPA(84)을 형성한다.
플라스틱 캡슐, 열팽창계수, 전자 패널 어셈블리, 변형

Description

변형 보상된 패키지 및 방법{WARP COMPENSATED PACKAGE AND METHOD}
본 발명은 일반적으로 전자 디바이스들에 관한 것이며, 더 구체적으로는, 평면 패널 구성에서 다른 타입들의 칩 디바이스들 및 반도체의 패키징에 관한 것이다.
반도체 및 다른 타입들의 전자 디바이스들은 종종, 환경 보호(environmental protection)를 제공하고 디바이스들에 대한 외부 접속을 용이하도록 플라스틱 수지에서 전체적으로 또는 부분적으로 캡슐화된다. 설명의 편의를 위해서 그리고 제한하는 것으로 의도되지 않은, 본 발명은 반도체 디바이스들에 대해 설명되지만, 기술분야의 당업자들은 본 발명이 실질적으로 칩 형태인 임의 타입의 전자 디바이스에 적용된다는 것을 이해할 것이다. 따라서, 이하에 주어진 비제한적인 예들을 포함하는 이러한 다른 타입들의 디바이스들은 하나 이건 복수이건 용어 "디바이스", "전자 디바이스", "반도체 디바이스", 및 "집적 회로"에 포함되도록 의도되며, 용어 "디바이스", "다이(die)", 및 "칩"은 실질적으로 등가물인 것으로 의도된다. 적절한 디바이스들의 비제한적인 예들은 반도체 집적 회로들, 개별 반도체 디바이스들, 압전 디바이스들(piezoelectric devices), 자왜 디바이스들(magnetostrictive devices), 고체 필터들(solid state filters), 자기 터널링 구조들, 캐패시터들, 저항기들, 및 인덕터들과 같은 집적된 수동 디바이스들(integrated passive devices), 및 이러한 타입들의 디바이스들 및 소자들의 일부 또는 전부의 조합들 및 어레이들(arrays)이다. 또한, 본 발명은 사용되는 다이 및 칩들의 타입들에 종속하지 않고, 그것들을 구성하는 물질들에도, 이들 물질들이 캡슐화 처리를 견딘다고 가정하여, 종속되지 않는다.
패키지에 포함된 복수의 디바이스들에 대한 접속들이 캡슐화 후에 행해지는 특정 타입들의 전자 디바이스 패키징에서, 캡슐화 동안 일어날 수 있는 변형(warp)이라고 하는 문제가 존재한다. 변형은 디바이스 전기 접속들이 주요 표면(principal surface) 상에 노출되는 비교적 평평한 또는 평면 패널의 형태인 전자 어셈블리들(electronic assemblies)과 특히 관련된다. 평면 처리 기술을 사용하여 패널에서 다양한 디바이스들을 상호접속시킴으로써 집적된 전자 어셈블리를 형성하는 것이 종종 요구된다. 상기 패널이 캡슐화 동안 휘게 되면, 상호접속부들을 부가하는 상기 처리는 어려워지고, 그것은 전체 생산성 및 단가에 영향을 미칠 수 있다. 그러므로, 변형의 조절 또는 제거는 이러한 캡슐화된 평면 어셈블리들에서 높은 제조 생산성 및 낮은 제조 단가를 달성하는데 중요하다.
따라서, 캡슐화 동안 변형의 악영향들을 회피하거나 줄이는 전자 디바이스들을 위한 패키징을 제공하는 것이 바람직하다. 또한, 패키징은 복수의 디바이스들 및/또는 복수 타입들의 디바이스들을 포함하는 어레이들 그리고 특히 캡슐화시에 디바이스들이 고정된 후에, 평면 처리 등에 의해 그것에 전기 접속들을 위해 디바이스들의 기본 표면들(primary faces)이 이용가능한 것이 요구되는 디바이스 어레이들과 함께 사용하기에 적합한 것이 바람직하다. 또한, 채택된 상기 방법, 물질들, 및 구조들이 이용가능한 제조 능력들 및 물질들과 호환가능하고, 제조 과정들의 실질적인 수정을 필요로 하지 않고 또는 실질적으로 제조 단가를 증가시키지 않는 것이 바람직하다. 또한, 본 발명의 다른 바람직한 특징들 및 특성들은 첨부 도면들 및 앞의 기술 분야 및 배경과 연관하여 취해진, 후속되는 상세한 설명 및 첨부된 청구범위로부터 명백해질 것이다.
본 발명은 유사한 도면번호들이 유사한 요소들을 나타내는 이하의 도면들과 연관하여 설명된다.
도 1은 본 발명의 한 실시예에 따라, 패널 어셈블리의 주요 표면 상에 복수의 디바이스들 상의 전기 접속 위치들이 노출되는 전자 패널 어셈블리(electronic panel assembly;EPA)를 형성하도록 부분적으로 캡슐화된 복수의 전자 디바이스들의 어레이들의 평면도.
도 2는 변형이 없는 이상적인 상태들 하에서, 도 1의 전자 패널 어셈블리(EPA)를 관통한 개략적인 단면도.
도 3은 집적 전자 패널 어셈블리(integrated EPA;IEPA)를 형성하기 위해 패널들의 다양한 디바이스들을 상호접속시키는 추가적인 처리 후에, 도 1의 전자 패널 어셈블리를 관통한 도 2와 유사한 개략적인 단면도.
도 4는 추가적인 처리 동안 척크(chuck) 상에 위치되는 도 1의 전자 패널 어셈블리(EPA)를 관통한 개략적인 단면도로서, 캡슐화 동안 패널의 오목 변형(concave warping)이 이러한 추가적인 처리 동안 척크(chuck)에 대해 전자 패널 어셈블리(EPA)의 밀봉을 어떻게 방해하는지를 설명하는 도면.
도 5는 추가적인 처리 동안 척크 상에 위치된 도 1의 패널 어셈블리를 관통한 도 4와 유사하지만, 본 발명의 한 실시예에 따라 볼록 변형(convex warping)이 이러한 추가적인 처리 동안 척크에 대해 EPA의 밀봉을 어떻게 용이하게 하는지는 설명하는 개략적인 단면도.
도 6 내지 도 12는 본 발명의 또 다른 실시예에 따라, 복수-디바이스 EPA 및 IEPA의 제조에 대해 서로 다른 스테이지들에서 변형 보상 시트(wrap compensation sheet;WCS)로 전자 디바이스 플라스틱 캡슐화의 도 2 내지 도 3의 것들과 유사한 개략적인 단면도.
도 13은 디바이스들의 후면들 쪽으로 보여지고, 캡슐화 및 추가적인 세부사항들을 나타내기 전에, 본 발명의 또 다른 실시예에 따라 몰드 프레임(mold frame)에 의해 둘러싸인, 도 6의 변형 보상 시트를 갖는 전자 디바이스들의 어레이 평면도.
도 14는 여전히 제자리의 몰드 프레임으로 캡슐화 직후에, 도 14의 어레이를 관통한 개략적인 단면도.
도 15는 도 6 내지 도 14의 제조 스테이지들에 대응하고, 본 발명의 또 다른 실시예에 따르고, 추가 세부사항들을 나타내는, 전자 디바이스들의 플라스틱 캡슐화의 방법을 도시하는 도면.
이하의 상세한 설명은 단순히 예시적이며, 본 발명 또는 응용 및 본 발명의 사용을 제한하도록 의도되지 않는다. 또한, 앞의 기술분야, 배경, 발명의 상세한 설명, 또는 이하의 실시예에서 제공된 임의의 표현되거나 암시된 이론에 의해 제한되도록 의도되지 않는다.
단순화 및 설명의 명확성을 위해, 도면들은 일반적인 구성 방식을 나타내며, 잘 알려진 특징들 및 기술들의 설명 및 세부사항들은 본 발명을 불필요하게 모호하게 하는 것을 회피하기 위해 생략될 수 있다. 부가적으로, 도면들 내의 요소들은 반드시 축척에 따르지는 않는다. 예를 들어, 특징들의 일부에서 몇몇 요소들 및 영역들의 치수들은 본 발명의 실시예들을 이해하는데 돕도록 동일 또는 다른 특징들의 다른 요소들 또는 영역들에 비하여 과장될 수 있다.
상세한 설명 및 청구범위에서 용어 "제 1", "제 2", "제 3", "제 4" 등은 유사한 요소들간을 구별하기 위해 사용되며, 반드시 특정 순차적 또는 연대 순서로 설명하는 것은 아니다. 이러한 사용되는 용어들이 본 명세서에서 설명되는 본 발명의 실시예들이, 예컨대, 여기에서 도시되거나 설명되는 것과는 다른 순서로 동작 또는 사용가능하도록 적절한 환경들 하에서 상호변경가능하다는 것을 이해할 것이다. 또한, 용어들 "포함하다(comprise)", "포함하는(include)", "갖다(have)" 및 그것의 변형들은 요소들의 목록을 포함하는 처리, 방법, 물품, 또는 장치가 이들 요소들에 반드시 제한될 필요가 없지만, 명백히 열거되지 않거나 또는 이러한 처리, 방법, 물품, 또는 장치에 고유하지 않은 다른 요소들을 포함할 수 있도록, 비배타적인 포함을 포괄하고자 한다. 상세한 설명 및 청구범위에서 용어들 "왼쪽, "오른쪽, "안", "밖", "전면", "뒤", "위", "아래", "상부", "하부", "위로", "아래로", "이상", "이하" 등은, 만약 존재하면, 상대적인 위치들을 설명하는데 사용되는 것이며, 반드시 공간적으로 영구적 위치들을 설명하는 것은 아니다. 본 명세서에서 설명되는 본 발명의 실시예들이 예컨대, 본 명세서에서 도시되거나 설명되는 것과는 다른 방향들(orientations)로 사용될 수 있다. 본 명세서에서 사용되는 용어 "결합된(coupled)"은 전기적 또는 비전기적인 방식으로 직접 또는 간접적으로 접속된 것으로 정의된다. 단수 또는 복수인 용어 "결합 패드(bonding pad)"는 디바이스 상에서 임의 타입의 전기 접속 위치를 나타내도록 의도되고, 단지 배선 또는 다른 리드(lead) 상에서 웰딩(welding) 또는 솔더링(soldering)에 의한 전기 접속에 적합한 것들로 제한되지 않는다.
도 1은 구멍난 변형 보상 시트(WCS)(40)가 캡슐(50)에 개별 디바이스들(30)을 측면으로 둘러싸는 본 발명의 실시예에 따라, 복수의 디바이스들(30)의 기본 표면들(31) 상의 전기 접속 위치들(36)(이하, 결합 패드들(36))이 EPA(80)의 주요 표면(57) 상에 노출되는 전자 패널 어셈블리(EPA)(80)를 형성하도록 부분적으로 캡슐화된 복수의 전자 디바이스들(30)의 어레이(24) 부분의 평면도(20)를 도시한다. 도 2는 변형이 없는 이상적인 상태들 하에서 추가적 세부사항들을 나타내는 도 1의 EPA(80)를 관통한 개략적인 단면도이다. WCS(40)는 디바이스들(30)이 위치되는 곳에서 개구(openings) 또는 윈도우들(44)을 갖는다. 윈도우들(44)은, 폭(48)의 프레임 모양 갭들(gaps;47)이 WCS(40)에서 디바이스들(30)의 측면 에지들(32)과 윈도우들(44)의 측면 에지들(46) 사이에 존재하도록 디바이스들(30)의 폭들(35)보다 큰 폭들(45)을 갖는다. 윈도우들(44)의 에지들(46)과 디바이스들(30)의 에지들(32) 사이의 갭들(47)은 플라스틱 캡슐(50)로 채워진다. 캡슐(50)은 또한 디바이스들(30)의 후면들(33) 및/또는 WCS(40)의 후면(43) 위로 연장할 수 있다. 도 2 내지 도 3의 실시예들에서, 디바이스들(30)은 캡슐(50)이 WCS(40)의 후면(43)을 커버하지만 디바이스들(30)의 후면들(33)을 커버하지 않도록, WCS(40)보다 두꺼운 것으로 도시되어 있지만, 이것은 단순히 예시적이며, 제한하기 위한 것이 아니다. 디바이스들(30)은 통상적으로, 약 0.3 내지 0.85mm 두께이지만, 보다 두껍거나 얇은 디바이스들이 또한 사용될 수 있다. WCS(40)의 두께(41)는 디바이스들(30)의 두께(34)보다 두껍거나 얇을 수 있고, 두께(41)는 다양한 실시예들에서 편리하게 두께(34)의 약 25 내지 200 퍼센트이다. 여기에서 예시된 실시예들에서, WCS(40)의 두께(41)는 디바이스들(30)의 두께(34)의 약 절반으로서 도시되지만, 이것은 단순히 설명의 편의를 위한 것이며, 제한하고자 하는 것이 아니다. 디바이스들(30)이 직사각형 및 동일한 크기로서 도시되어 있지만, 이것은 단순히 설명의 편의를 위한 것이며 제한하고자 하는 것이 아니다. 디바이스들(30)은 패널 디자이너에 의해 요구되는 바에 따라 임의의 크기 및 모양을 가질 수 있고, 디바이스들(30)이 프레임 모양 갭(47)에 의해 디바이스들(30)의 것을 넘어서 위치되는 개구들(44)에 대한 크기들 및 모양들에 대응한다.
도 3은 EPA(80)의 다양한 디바이스들(30)을 집적된 전자 패널 어셈블리(IEPA)(84)에 상호접속시키는 추가적인 처리 후에, 도 1 내지 도 2의 EPA(80)를 관통한 도 2와 유사한 개략적인 단면도이다. 디바이스들(30)은 다양한 실시예들에서, 임의 타입의 전기 접속이 행해질 수 있음을 이해하여, 편의상 및 포괄적으로 "결합 패드들"로서 지칭되는 전기 접속 위치들(36)을 갖는다. 하나 이상의 절연층들(85), 절연층들(85)을 관통하는 비아들(vias:86), 및 도전체층들 또는 상호접속부들(87)은 서로 또는 외부 단자들(88)로 또는 양쪽 모두에 동일하거나 서로 다른 디바이스들(30) 상에 다양한 결합 패드들(36)을 상호접속시키기 위해 EPA(80)의 상부 표면(57) 위에 제공된다. 도 3은 단순히, 다양한 디바이스들(30)이 함께 및/또는 외부 단자들(88)에 결합되는 일반적인 원리를 나타내도록 의도되며, 특정한 회로 배열을 나타내는 것이 아니다. 기술분야의 당업자들은 IEPA(84)에 의해 제공되는 전기적인 기능 및 EPA(80)에서 특정한 디바이스들에 종속하는 이러한 상호접속부들을 어떻게 선택하는지를 이해할 것이다. 절연체들(85), 비아들(86), 및 상호접속부들(87)은 추가적 실시예들에서 스크린 프린팅(screen printing), 선택적인 플레이팅(selective plating) 또는 침착 및 다른 방법들이 사용될 수 있지만 종래의 평면 처리 기술을 사용하여 제공되는 것이 바람직하다.
도 4는 절연층들(85), 비아들(86), 및 상호접속부들(87)을 제공하는 추가적인 처리 동안 스피너(spinner) 또는 정렬 척크(alignment chuck)(64) 상에 위치된 휘어진 전자 패널 어셈블리(EPA)(81)를 관통하는 개략적인 단면도(26)이다. 도 4의 EPA(81)는 도 1 내지 도 2의 EPA(80)와 유사하지만, 오목 변형이 캡슐화 동안 일어날 수 있다. 여기에서 사용되는 바와 같이, 용어 "오목"은 패널(81)의 주변부가 결합 패드들(36)을 포함하는 상부 표면(57)쪽을 향하는 뷰어(viewer)쪽으로 돌출하고, 패널의 중심부가 뷰어에 대해 수축된 도 4에 예시된 곡선 방향을 나타낸다. 도 4는 캡슐화 동안 EPA(81)의 변형이 IEPA(84)를 형성하는데 필요한 추가적인 처리 동안 척크(64)의 상부 표면(65)에 대해 EPA(81)의 하부 또는 후면(56)을 밀봉하여 어떻게 간섭할 수 있는지를 나타낸다. EPA(81)는 양(amount)(76)만큼 "오목" 변형을 갖는다. "오목"은 결합 패드들(36)이 위치되는 상부 패널 표면(57)쪽으로 보아서 정의된다. 진공(66)이 척크(64) 상에 당겨질 때, 에어(air)는 오목 변형 양(76) 때문에 EPA(81)의 오픈 주변(77)에서 누출하고(leak), EPA(81)는 척크(64)에 대해 밀봉되지 않는다. 곡선형 상부 표면을 갖는 척크가 EPA(81)에 대한 밀봉을 얻기 위해 제공된다 하여도, EPA(81)의 상부 표면(57)의 평평함의 결핍은 비아들(86)을 형성하고 상호접속부들(87)을 정의하는 종래의 평면 처리 기술들을 사용하는 것을 어렵게 한다. 그러므로, 이러한 오목 변형 패널들은 원하는 집적된 전자 어셈블리를 형성하게 하는 처리를 어렵게 한다.
도 5는 도 4와 유사하지만, 추가적인 처리 동안 상부 표면(65), 스피너 또는 정렬 척크(64) 상에 위치된 전자 패널 어셈블리(EPA)(92)를 관통하는 개략적인 단면도(27)이다. EPA(82)는 도 1 내지 도 2의 EPA(80)와 유사하지만, 본 발명의 실시예에 따라, 패널 표면(57)쪽으로 보이는 볼록 변형을 갖는다. 여기에서 사용되는 바와 같이, 용어 "볼록"은 결합 패드들(36)을 포함하는 상부 표면(57)쪽을 향하는 뷰어 쪽으로 돌출하고, 패널의 주변부가 뷰어에 대해 수축된 도 5에 예시된 곡선 방향을 나타낸다. 도 5는 본 발명의 실시예에 따라 변형 방향을 반전시키는 것이 주변(79)에서 척크(64)의 상부 표면(65)에 대해 EPA(82)의 밀봉을 어떻게 용이하게 하는지를 예시한다. 척크(64)에 진공(66)을 적용하는 것은 일반적으로, 평면 처리 기술이 도 3의 IEPA(84)를 형성하는데 요구되는 바에 따라, 절연층들(85), 비아들(86), 및 상호접속부들(87)을 제공하는데 사용될 수 있도록 척크(64)의 상부 표면(65)에 대해 EPA(82)를 평평하게 한다.
도 6 내지 도 13은 본 발명의 또 다른 실시예들에 따른 제조에 대해 서로 다른 스테이지들(90 내지 96)에서 변형 조절 시트(WCS)(40)를 포함하는 집적된 전자 패널 어셈블리(IEPA)(84) 및 EPA(82,83)의 도 2 내지 도 3과 유사한 개략적인 단면도들이다. 동일한 도면번호들이 동일한 영역들에 대해 사용된다. 도 6의 제조 스테이지(90)를 참조하면, 상부 표면(61)을 갖는 임시 기판(temporary substrate)(60)이 제공된다. 기판(60)은 제한하고자 하는 것이 아닌, 포로스 세라믹(porous ceramic), 예컨대 미국 뉴욕의 리프랙트론 테크놀러지스(Refractron Technologies)에 의해 제조된 대략 0.5 마이크로 미터의 연속 다공성(continuous porosity)을 갖는 알루미늄으로 구성된다. 그것은 EPA(82)로부터 그것을 차후의 분리시에 돕도록 바람직하게는 다공성이다. 도 6의 스테이지(90)에서, 두께(41)의 WCS(40)는 WCS(40)의 표면(42)과 접촉하여 상부 표면(63)을 갖는 얇은 임시 접착층(62)을 사용하는 임시 기판(60)의 표면(61) 상에 장착된다. 바람직한 실시예에서, 뉴저지의 퍼머셀(Permacel)에 의해 제조된 두 측면들 상에 실리콘 접착제를 갖는 이중 측면형 폴리이미드 스티키 테이프(double sided polyimide sticky-tape)가 사용되지만, 또 다른 실시예에서는, 다른 타입들의 비영구적인 접착제 물질들이 사용될 수 있다. 중요한 것은 접착층(62)이 부서지거나 장소적으로 영구히 고정되지 않고 후속 처리를 견디는 것인데, 왜냐하면, 차후 제조 스테이지에서, 내장된 디바이스들(30)을 갖는 WCS(40)가 접착층(62)으로부터 분리될 것이다. WCS(40) 내의 구멍들 또는 개구들(44)은 측면 에지들(46)을 갖는다.
구리 또는 다른 비교적 높은 열 팽창계수(CTE) 물질이 WCS(40)를 위해 사용되는 경우, 일반적으로, 도 4에 예시되는 바와 같은 오목 변형이 얻어진다. 예로서, 합금(Alloy)(42) 또는 합금(49)으로 제한하려는 것이 아닌, WCS(40)을 위한 보다 낮은 CTE 물질들을 사용함으로써, 변형의 방향은 볼록 변형을 얻기 위해 반전되고, 이것은 훨씬 쉽게 다른 후속 캡슐화 처리 장비 및 스피너 또는 정렬 척크(64)에 대한 EPA(82)의 밀봉을 허용한다. WCS(40)가 이러한 금속들로 이뤄지는 것이 바람직하지만, 적절한 CTE를 갖는 비도전성 물질들이 또한 사용될 수 있다. WCS(40)의 최적 선택은 디바이스들(30)의 CTE 및 캡슐(50)에 종속한다. 일반적으로 디바이스들(30)에서 사용되는 실리콘은 약 2.7 내지 3.5ppm/℃의 CTE를 갖는다. 여기에서 설명되는 바와 같은 플라스틱 캡슐(50)은 약 13ppm/℃의 CTE를 갖는다. 여기에서 설명되는 전자 패널 어셈블리들의 제조시에 사용되는 기판들 및 캐리어들(carriers;60,70)(도 9 및 도 11 참조)은 Pyrex® 글래스에 대해 약 3.25 ppm/℃ 및 알루미늄에 대해 약 6.0-7.7 ppm/℃의 범위에서 CTE를 가질 수 있다. 시트 형태로 이용가능한 다양한 물질들 및 캡슐화 동안 접하게 되는 약 30-200℃의 온도 범위의 CTE들은 구리 17.2 ppm/℃, 알루미늄 23.2ppm/℃, 래미네이트된 파이버보드(laminated fiberboard) 15.0ppm/℃, 및 10.4ppm/℃를 갖는 합금(52), 약 10ppm/℃를 갖는 합금(29), 9.4ppm/℃를 갖는 합금(48), 7.9ppm/℃를 갖는 합금(46), 4.5ppm/℃를 갖는 합금(42), 1.72ppm/℃를 갖는 인바(invar)와 같은 다양한 NiFe 합금들이다. 이러한 물질들은 기술분야의 당업자들에게 공지되어 있으며, 예시적이며 제한하고자 하는 것이 아닌, 산타나아나의 내셔널 일렉트로닉스 얼로이스 인크와 같은 많은 제조자들로부터 이용가능하다. WCS(40)은 실질적으로 평면인 것이 바람직하다.
아래의 표 I는 약 200mm 직경 및 약 0.650mm 두께의 EPA(80,82) 및 여기에서 설명된 캡슐 물질을 위해, 서로 다른 WCS 물질들에 대해 EPA 변형 양 및 방향을 도시한다. 이러한 조합을 위해, 구리는 그것이 오목 변형을 나타내므로 WCS 물질로서 바람직하지 않아, 얻어진 패널들은 도 4의 척크(64)와 같은, 표준 후속 처리 척크에 대해 밀봉을 어렵게 하거나 불가능하게 한다. 합금(42)은 원하는 볼록 변형을 제공하지만, 변형(5 내지 6.6%)의 크기는 예컨대, 추가적인 처리 동안 정렬 척크에 대해, 패널들을 밀봉하기 어렵게 할 정도로 충분히 크다. 그러므로, WCS(40)는 캡슐(50)의 물질과 조합하여 패널의 측면 치수의 약 5% 미만의 후속 캡슐 볼록 변형을 제공하는 물질로 만들어지는 것이 바람직하다. 합금(49)은 패널 직경 또는 측면 치수들의 약 1 내지 1.5%만의 볼록 변형을 갖는 양호한 결과들을 제공하여, 진공(66)(도 5 참조)은 쉽게, 추가적인 평면 처리 동안 정렬 또는 다른 툴 척크(tool chuck) 상에서 패널들을 평평하게 한다. 그러므로, 캡슐에 비하여 CTE의 적절한 범위를 갖는 물질의 WCS(40)를 선택함으로써, 종래의 평면 처리를 사용하여 집적된 전자 패널 어셈블리들(84)을 제공하도록 후속 처리를 쉽게 가능하게 하도록 오복하고 충분히 평평한 패널들(80,82)이 제공된다는 것이 명백할 것이다. WCS(40)를 위한 CTE의 최적 선택은 디바이스들(30)의 상대적인 두께 및 캡슐 물질의 선택에 매우 종속하지만, WCS 패널(40) 및 캡슐(50)은 패널 디자이너에 의해 행해진 선택들에 종속하여 과도한 실험 없이 결정될 수 있다. 하지만, 일반적으로, WCS(40)는 캡슐(50)의 CTE보다 작은 CTE, 유용하게는 캡슐(50)의 CTE의 약 50 내지 95%, 보다 편리하게는, 캡슐(50)의 CTE의 약 55 내지 85%, 바람직하게는 캡슐(50)의 CTE의 약 60 내지 80%를 갖는 것이 바람직하다. 또 다른 방식을 언급하면, WCS(40)는 유용하게는 범위 6.5 내지 12.4ppm/℃ 위, 보다 편리하게는 약 7.2 내지 11.1ppm/℃, 바람직하게는 약 7.8 내지 10.4ppm/℃인 CTE를 갖는 것이 바람직하다. 또 다른 방식을 언급하면, 캡슐 및 WCS(40)의 물질은 얻어진 EPA(82)의 얻어진 변형이 볼록이고, ~5%미만이고, 바람직하게는 EPA(42)의 측면 크기의 약 1 내지 2% 또는 그 아래에 있도록 선택되는 것이 바람직하다.
표 I
서로 다른 WCS 물질들에 대한 EPA 변형 양 및 방향
# WCS 물질 CTE/℃ 편차 양 편차 방향
1 구리 ~17ppm 1-2mm 오목
2 합금(42) ~5ppm 10-13mm 볼록
3 합금(49) ~10ppm 2-3mm 볼록
도 7의 스테이지(91)에서, 디바이스들(30)은 접착층(62) 상의 그들의 기본 표면들(31)을 갖는 디바이스들(30)을 위치시킴으로써 WCS(40) 내의 개구들(44)에 장착되고, 결합 패드들(36)은 접착층(62)에 접한다. 디바이스들(30)의 에지들(32)은 개구들(44)에서 WCS(40)의 에지들(46)에 대향하여, WCS(40)로부터 그것을 분리시키는 각각의 디바이스(32)를 둘러싸는 평균 폭(48)의 고리모양 공간 또는 갭(47)이 존재한다. 다양한 실시예들에서, 고리모양 공간 또는 갭(47)의 폭은 유용하게는, 약 25 내지 700 마이크로미터, 보다 바람직하게는 약 100 내지 500 마이크로미터, 및 바람직하게는, 약 200 내지 300 마이크로미터의 범위에 있다. 또 다른 방식으로 언급하면, 공간 또는 갭(47)의 폭은 유용하게는 WCS(40)의 두께의 약 25 내지 200 퍼센트, 보다 편리하게는 두께(41)의 약 50 내지 150 퍼센트. 바람직하게는 두께의 약 75 내지 125 퍼센트이다. 스테이지들(90,91)은 어느 한 순서로 실행될 수 있지만, 우선 스테이지(90)를 행하는 것이 바람직하다. 도 8의 스테이지(92)에서, 수지 캡슐(resin encapsulation)(50)은 디바이스들(30)과 WCS(40) 사이, 선택적으로는 또 다른 실시예들에서는, 디바이스들(30)의 후면들(33) 및/또는 WCS(40)의 후면들(43) 위의 적어도 고리모양 갭들(47)에 도포된다. 일본 도쿄의 나가세 컴파니(Nagase company)에 의해 제조되는 타입 R100RC-H 실리카로 채워진 에폭시가 캡슐(50) 용으로 적절한 물질이지만, 타입 R1007RC-H의 변형예들을 포함하여 다른 공지된 캡슐들이 사용될 수 있다. 도 8의 구조의 결과로, 디바이스들(30)이 캡슐(50)에 의해 WCS(40)에 상대적인 위치에 유지된다. 캡슐(50)은 선택된 수지에 대한 제조자에 의해 추천된 열처리를 사용하여 바람직하게 경화된다. 상술한 수지에 대해, 30 내지 120분 동안 약 50 내지 170℃ 범위의 온도들에서의 1 또는 2 스텝 경화가 이용가능하고, 약 60 내지 90분 동안 약 100 내지 150℃가 바람직하다.
도 9의 최적 제조 스테이지(93)에서의 또 다른 실시예에서, 디바이스들(30)의 후면들 및 WCS(40)의 후면(43) 위에 놓이는 캡슐(50)의 부분(52)(도 8 참조)은 디바이스들(30)의 후면들(33)을 노출시키도록 (예컨대, 그라인딩(grinding) 또는 화학적 에칭 또는 다른 종래의 기술들에 의해) 제거될 수 있다. 이것은, 다양한 실시예들에서 그라인딩 이외에도 다른 기술들이 캡슐(50)의 부분(52)을 제거하는데 사용될 수 있지만, 통상적으로는 "백그라인드(backgrind)" 또는 "백그라인딩(backgrinding)"이라 하고, 이러한 다른 기술들은 용어 "백그라인드" 및 "백그라인딩"에 포함되도록 의도된다. 백그라인딩은 디바이스들(30)의 후면들(33)과 바로 접촉하여 가열 싱크(heat sink)를 용이하게 일으키지만, 필연적인 것은 아니다. 백그라인딩 스테이지(93) 후에, WCS(40)의 후면(43)은 디바이스들(30)에 비하여 WCS(40)의 상대적인 두께 및 실행된 백그라인딩의 양에 종속하여 캡슐(50)로부터 노출되거나 노출되지 않을 수 있다.
도 10의 제조 스테이지(94)에서, 임시 지지 기판(60) 및 접착층(62)은 제거되고, 그에 의해, 기본 표면들(31) 및 디바이스들(30)의 결합 패드들(36)을 노출시키고, 프리-스탠딩 복수-디바이스 전자 패널 어셈블리(EPA)(82)를 형성하고, 여기서, 디바이스들(30)은 적어도 캡슐(50) 내에 내장된 그들의 에지들(32)에 의해 적절히 보유된다. 접착제(62)는 실리콘 접착제이고, 도 9의 구조를 아세톤에 담그면 WCS(40), 디바이스들(30)의 분리를 용이하게 하고, 도 10의 복수-디바이스 전자 패널 어셈블리(EPA)(82)를 제공하기 위해 임시적인 지지부(60)로부터의 유닛으로서 캡슐화(50)를 남긴다. 도 10에서, EPA(82)는 결합 패드들(36) 및 표면들(31)이 위쪽으로 향하도록 하기 위해 도 6 내지 도 9에서 그것의 방향에 대해 뒤집어진다. 다양한 디바이스들(30) 상의 결합 패드들(36)은 이제 노출되고, 패널 디자이너 또는 사용자에 의해 요구된 임의의 방식으로 상호접속을 위해 이용가능하다. 이 방식에서, 지나치게 복잡한 기능들이 EPA(82)에 의해 제공될 수 있는데, 서로 다른 타입들 및 기능들의 복수의 디바이스들(30)이 단일 패널에서 조합되고 상호접속될 수 있기 때문이다. 전체 성능을 최적화하기 위해 서로 다른 처리들에 의해 서로 다른 물질들로부터 만들어지는 서로 다른 칩들 또는 다이(die)를 사용하는 것이 요구되는 이것은 매우 편리하다. 도 15와 연관하여 충분히 설명되고 도 3에서 예시되는 바와 같이, 도 10의 EPA(82)는 IEPA(84)를 제공하기 위해 EPA(82) 상에 직접 도포되는 절연층들(85), 비아들(86), 및 상호접속부들(87)을 가질 수 있고, EPA(82)는 도 11의 최적 제조 스테이지(95)로 진행될 수 있다.
도 11의 제조 스테이지(95)에 의해 예시되는 또 다른 실시예에서, EPA(82)는, 선택적이지만 기본적인 것은 아닌, 합성 패널 또는 EPA(83)를 형성하기 위해 접착층(72)에 의해 지지 캐리어(70)의 상부 표면(71) 상에 장착된다. 접착층(72)은 바람직하게는, 접착층(62)과 동일한 타입이지만, 부착 물질들의 폭넓은 종류가 다양한 실시예들에서 사용될 수 있다. 지지 캐리어(70)는 세라믹, 글래스, 금속, 반도체, 사파이어, 섬유유리, 다양한 플라스틱들 및 그것들의 조합 또는 전자 기술분야에서 잘 알려진 다른 물질들일 수 있다. 지지 캐리어(70)의 사용은 EPA(82,83)의 후속 처리에 편리하지만, 필수적인 것은 아니다. 제 2 경화 사이클은 캡슐화 스테이지(92)가 캡슐(50)의 충분한 경화를 제공하지 않은 후에 제공되는 경우에 수행될 수 있다. EPA(82,83)는 그것의 현재 형태로 유용하고, 다른 실시예들에 따라, 추가적인 처리가 EPA(82,83)에서 다양한 디바이스들을 상호접속하도록 제공될 수 있다.
또 다른 실시예들에 따른 도 12의 최적 제조 스테이지(96)에서, 하나 이상의 절연층들(85)이 디바이스들(30)의 표면(31), 캡슐(50)의 표면(54) 및 WCS(40)의 외부 표면(42), 집단적으로는 EPA(82,83)의 상부 표면(57) 위에 제공된다. 층들(8%), 비아들(86), 상호접속부들(87) 및 외부 단자(88)는 바람직하게는, 종래의 평면 처리 기술을 사용하여 제공되지만, 이들 구조들을 형성하기 위한 다른 방법들이 또한 사용될 수 있다. 액체 또는 드라이 막들(liquid or dry films) 내의 유기 폴리머들은 절연층들(85)용으로 적합하지만, 다양한 실시예들에서, 층간 유전체들용으로 전자 기술분야에 잘 알려진 넓은 범위의 다른 물질들이 또한 사용될 수 있다. 층들(85)은 패턴화되고, 비아들(86)을 형성하고 디바이스들(30) 상에 결합 패드들을 노출시키기 위해 에칭되며, 하나 이상의 도전체들(87)은 회로 또는 시스템 구성이 EPA(82,83)의 디자이너에 의해 요구되는 것을 포함하는 집적된 전자 패널 어셈블리(IEPA)(84)를 제공하기 위해, 디바이스들(30) 상에 다양한 결합 패드들(36)을 상호접속키도록 서로에게 또는 외부 단자들(88)에 또는 양쪽 모두에 도포된다. 도전체들(87)은 금속, 금속 합금, 도핑된 반도체, 반금속들, 및/또는 그것들의 조합들일 수 있다. 그것들을 도포하는 기술들 및 이러한 물질들은 기술분야에 잘 알려져 있다. 단지 3개의 결합 패드들만이 인접 디바이스 및 외부 단자들(88)에 접속되는 것과 같이 도 12에서 각각의 디바이스(30)에 대해 도시되어 있지만, 이것은 단순히 일반적인 원리의 예이지, 제한하고자 하는 것이 아니다. 기술분야의 당업자들은, 결합 패드들(36) 및 디바이스들(30)이 동일 또는 서로 다른 타입들의 복수의 디바이스들 상에 제공되는 복수의 결합 패드들이고, 디바이스들(30)의 임의의 것 상의 임의 수의 결합 패드들(36)이 도 12에서 일반적으로 예시되는 바와 같이 WCS(40)로 IEPA(84)를 형성하기 위해서 패널(82,83)에서 능동 또는 수동 디바이스 또는 동일하거나 임의의 다른 디바이스들(30) 상의 임의의 결합 패드들(36)에 임의의 원하는 조합으로 상호접속될 수 있음을 교시하는 것에 기초하여 이해할 것이다. 다양한 피듀셔리 마크들(fiduciary marks)(49,69)(도 1 및 도 13 참조)은 WCS(40)의 개구들(44)에서 디바이스들(30)의 변위를 용이하게 하기 위해 WCS(40) 상에 제공될 수 있고, 다양한 마스크들 또는 절연층들(85)을 형성하는 인쇄층들, 결합 패드들(36)을 노출시키는데 필요한 비아들(86), 도전체들(87) 및 외부 접속들(88)의 정렬을 위해 제공될 수 있다.
도 13은 그들의 후면들(33,43)쪽으로 보여지고, 보다 세부사항들을 나타내는 캡슐화 직전에, 도 7의 스테이지(91)에 대응하는 WCS(40) 및 전자 디바이스들(30)의 어레이(25)의 제조 스테이지(91-1)의 또 다른 실시예에 따르는 평면도를 도시한다. 디바이스들(30)은 임시 지지부(60) 위의 접착층(62) 상에 장착되는, WCS(40) 내의 개구들(44)에 위치된다. WCS(40) 및 디바이스들(30)의 어레이(25)는 접착제(62)에 장착된 몰드 프레임(mold frame)(67)에 의해 바람직하게는 측면으로 둘러싸인다. 몰드 프레임(67)은 바람직하게는, 예이며 제한하는 것이 아닌 것으로서 냉각 압연 또는 스프링 스틸(cold rolled or spring steel)과 같은 금속으로 이뤄지지만, 다른 물질들이 또한 사용될 수 있다. 몰드 프레임(67)은 평면도에서 오픈(즉, 탑(top)이 아닌) 원형 모양을 갖는 것으로 도 13에 도시되어 있지만, 이것은 단순히 설명의 편의를 위한 것이지 제한하고자 하는 것이 아니다. 몰드 프레임(67)은 임의의 편리한 평면 모양을 가질 수 있고, 오픈 또는 부분적으로 오픈될 수 있다. 몰드 프레임(67)은 편리하게는, 디바이스들(30)의 에지들(32)과 WCS(40) 내의 개구들(44)의 에지들(46) 사이의 갭들(47)에 놓이도록 캡슐(50)의 측면 범위를 제한하는 기능을 한다. 본 실시예에서, 필수적인 것이 아니지만 편리하게는, 캡슐(50)은 도 14에서 볼 수 있는 바와 같이, WCS(40)의 후면(43) 및 디바이스들(30)의 후면들(33) 위로 연장한다. 제조 스테이지(9201)로서 나타내진 도 14는 도 13의 어레이(25)를 통해 그리고 도 13에 나타내진 라인(14)을 따르는 개략적인 단면도이며, 캡슐(50)이 제공된 직후에 도 8의 스테이지(92)에 대응한다. 몰드 프레임(67)이 측면으로 캡슐(50)을 포함하는 임시 댐(dam)으로서 동작한다는 점을 도 14의 스테이지(92-1)에서 유의해야 한다. 본 실시예에서, 몰드 프레임(67)의 높이(68)는 통상적으로는, WCS(40)의 후면(43)과 디바이스들(30)의 후면들(33) 위의 캡슐(50)의 부분(52)의 두께를 설정하는데 사용될 수 있다. 몰드 프레임(67)의 사용은 선호되지만, 필수적인 것은 아니다.
도 15는 도 6 내지 도 14의 제조 스테이지들과 관련하여 그리고 추가적인 세부사항들을 나타내는 본 발명의 또 다른 실시예에 따라, 전자 디바이스들의 플라스틱 캡슐 및 변형 보상 시트(WCS)(40)를 사용하는 방법(100)을 도시한다. 방법(100)은 시작(102)에서 개시하고, 접착층(62)을 포함하는 임시 지지부(60)가 제공되는 임시 지지부 제공 스텝(PROVIDE TEMPORARY SUPPORT step)(104)을 시작한다. 변형 보상 시트(WCS) 스텝(106)에서, 도 9의 WCS(40)는 본 명세서에서 설명되는 바와 같이 제조되거나 얻어지고, 후속 스텝(112)에서 제공되는 캡슐을 위해 적합한 CTE를 갖게 되어, 얻어진 패널들은 볼록 변형이 없고, 집적된 복수 디바이스 패널을 형성하기 위해 후속 처리 동안 사용되도록 의도된 툴들(tools)의 풀다운 범위(pull-down range) 내의 볼록 변형 양을 갖거나 평평해진다. WCS(40) 내의 개구들은 여기에 장착되도록 의도된 다이 또는 다른 칩들 또는 디바이스들(30)을 위한 크기이고, 서로 다른 크기들의 다양한 타입들의 다이가 동일한 패널에 포함되고, 서로 다른 개구들이 서로 다른 크기들의 다이를 수용하기 위해 서로 다른 크기들을 가질 수 있다. 도 1 내지 도 14에서, 개구들(44) 및 디바이스들(30)은 균일한 크기 및 모양으로 이뤄지는 것으로 가정한 것이지만, 이것은 단순히 설명의 편의를 위한 것이며 제한하고자 하는 것이 아니다. 스텝들(104,106)은 순차적으로 실행될 수 있다. 도 6의 스테이지(90)에 대응하는 스텝(108)에서, WCS(40)는 접착층(62) 상에 장착되거나, 그렇지 않으면, 임시 지지부(60)에 제거가능하게 부착된다. 도 7의 제조 스테이지(91)에 대응하는 스텝(110)에서, 디바이스들(30)은 접착제(62) 아래에 접하여 장착되고, 그렇지 않으면 WCS(40)의 개구들(44) 내의 임시 지지부(60)에 제거가능하게 부착된다. 도 13의 스테이지(91-1)는 또한 이들 두 개의 스텝들의 결과들을 나타낸다. WCS(40) 내의 개구들(44)의 폭(45)(도 1 및 도 13 참조)은 갭(47)의 대략 2배 폭(48)만큼 보다 큰 디바이스들(30)의 폭들(35)이다. WCS(40) 상의 피듀셔리 마크들(49,69)은 WCS(40) 및 서로에 대하여 그것들의 위치가 잘 결정되도록 개구들(44) 내의 디바이스들(30)을 정확하게 위치시키는데 사용될 수 있다. 두 개의 피듀셔리 마크들(49,69)만이 도 1 및 도 13의 WCS(40) 상에 도시되어 있지만, 기술분야의 당업자들은 이것들이 단순히 예시적인 것이며 제한하고자하는 것이 아니며, 임의 수의 피듀셔리 마크들이 각각의 개구(44)에 인접하거나 WCS(40) 상에 있고, 디자이너들의 요구에 따라 WCS(40)의 면들(42,43) 중 하나 또는 양쪽 모두 상에 있는 WCS(40)의 부분으로서 제공될 수 있음을 이해할 것이다. 본 발명은 디바이스들(30)의 정확한 특성에 엄격히 종속하지는 않고, 그것들은 예컨대, 집적 회로들, 개별 디바이스들, 필터들, 자왜 디바이스들(magnetostrictive devices), 전자 광학 디바이스들(electro optical devices), 전자 음향 디바이스들(electro acoustic devices), 저항기들, 캐패시터들, 및 인덕터들과 같은 집적 수동 디바이스들(integrated passive devices), 또는 다른 타입들의 요소들 및/또는 그것의 조합들일 수 있고, 캡슐화 처리를 견딜 수 있는 임의의 물질들로 형성될 수 있다. 비제한적인 예들은 본 발명의 다양한 실시예들에 따라, 다양한 유기 및 무기 반도체들, 타입 IV, III-V, II-VI 물질들, 글래스들, 세라믹들, 금속들, 반금속(semi-metals), 인터-메탈릭들(inter-metallics) 등이다.
후속 스텝(112)에서, 수지 캡슐(50)은 적어도 인터스틱스들(interstices) 또는 디바이스들(30)의 에지들(32)과 WCS(40) 내의 개구들(44)의 에지들(46) 사이의 갭들(47)을 채우는, 도 8의 스테이지(92) 및 도 14의 스테이지(92-1)와 연계하여 설명되는 바와 같이 디바이스들(30) 및 WCS(40), 임시 지지 기판(60)에 도포된다. 캡슐(50)의 열팽창 계수(CTE)가 WCS(40)의 CTE에 대하여 선택되어, 캡슐화 스텝(112) 후의 EPA(82)의 임의의 얻어진 변형이 볼록하고, 바람직하게는, EPA(82)의 치수 또는 측면 범위의 적어도 약 5% 미만의 크기, 보다 바람직하게는, 그것의 약 1 내지 2% 이하의 크기로 이뤄진다. 다양한 실시예들에서, 캡슐(50)의 부분(52)(도 8 및 도 14 참조)은 비록 그것이 필수적이지는 않지만 WCS(40)의 후면(43) 및 디바이스(30)의 후면들(33)일 수 있다. 스텝(114)에서, 캡슐(50)은 이미 설명된 바와 같이 바람직하게는 경화된다. 50 내지 170℃에서 30 내지 120분 동안 실질적인 불활성 가스 및 질소에서의 가열이 일반적이고, 약 100 내지 150℃에서 60 내지 90분이 선호된다. 접착층(62)이 불용성이 되지 않아야 한다. 그러므로, 두 개의 스테이지 경화는 바람직하게는, 스텝(118) 후의 제 2 스테이지와 함께, 접착층(62)의 선택에 종속할 수 있지만, 이것은 필수적인 것은 아니다. 또 다른 실시예들에서, 선택적인 백그라인드 스텝(116)은 예이며 제한하고자 하는 것이 아니, 캡슐(50)의 부분(52)이 그라인딩, 에칭, 그것들의 조합 또는 다른 편리한 수단에 의해 제거되고, EPA(82)를 형성하도록 내장된 디바이스들(30)을 갖는 WCS(40)를 남기는 도 8 내지 도 10과 연계하여 이미 설명된 바와 같이 실행될 수 있다. EPA(82)는 바람직하게는 약 200 내지 1000 마이크로미터의 상부면(57)과 하부면들(56)(도 10 참조) 사이의 두께(58)를 가지며, 약 550 내지 750 마이크로미터들이 선호되고, 그것은 WCS(40)에서 두께(41)와 디바이스들(30)의 두께(34)에 종속한다. 웨트 그라인딩(wet grinding)이 선택적인 백그라인드 스텝(116) 동안 사용되면, 백그라인드 동안 흡수될 수 있는 임의의 습기를 제거하기 위해 디바이스 패널(82)로 하여금 간단한 드라잉 사이클(drying cycle)을 겪게 하는 것이 바람직하다. 80 내지 120℃에서 약 10 내지 20 분이 일반적이며, 약 100℃에서 약 15분이 선호된다. 대안으로, 바람직한 실시예들에서, 방법(100)은 형성되는 디바이스 어레이의 디자이너의 필요성에 종속하여, 경로(115)에 의해 도시된 바와 같은 스텝(114)에서 스텝(118)으로 바로 진행할 수 있다.
스텝(118)을 포함하는 실시예에서, 디바이스 패널(57)은 도 10과 연계하여 도시된 바와 같이 임시 지지 기판(82)으로부터 분리된다. 기판(60)은 접착층(62)을 부드럽게 하는 용매들(solvents) 내에 패널(82)과 기판(60)의 조합물을 담금으로써 디바이스 패널(82)로부터 해제될 수 있다. 용매의 선택은 접착층(62)의 선택에 종속한다. 접착층(62)은, 실리콘 접착 표면들을 갖는 이중 측형 폴리이미드 테이프(double sided polyimide tape)를 포함하는 바람직한 실시예에서, 아세톤이 적절한 용매이다. 얻어진 구조가 도 10에 도시되어 있다. 디바이스 패널(82)은 그 자체로서 일반적이며, 이러한 실시예에서, 방법(100)은 패널 디자이너와 제조자의 필요에 종속하여, 경로(119-1)에 의해 도시된 바와 같은 END(128)로 또는 경로(119-2)에 의해 도시된 바와 같은 통합 스텝들(122 내지 126)로 선택적으로 진행할 수 있다. 대안으로는, 방법(100)은 또 다른 실시예에서, EPA(82)가 도 11과 연계하여 도시되고 설명된 바와 같이, 하부면(56)에 의해 지지 캐리어(70) 상에 장착되는 경로(119)로써 도시되는 바와 같이 스텝(120)으로 진행할 수 있다. 접착제(72)는 바람직하게는, 도 11과 연계하여 이미 설명된 바와 같이, 지지 캐리어(70) 상에 디바이스 패널(82)을 장착하는데 사용되어, 도 11의 강화된 합성 전자 패널 어셈블리(reinforced composite electronic panel assembly)(83)를 형성한다. 강화된 EPA(83)은 그 자체로서 일반적이며, 이러한 실시예에서, 방법(100)은 선택적으로, 경로(121)에 의해 나타내지는 바와 같이 스텝(120) 후에 END(128)로 진행할 수 있다. 하지만, 또 다른 실시예에서, 도 3 및 도 12에 예시된 바와 같은, 전기적으로 집적된 패널(84,84')을 제공하기 위해서, 방법(100)은 원하는 방식으로 상호접속되고, 디바이스들(30) 상의 결합 패드들(36)의 일부 또는 전부가 적절한 입출력(I/O) 단자들(88)(예컨대 도 3 및 도 12 참조)에 결합된다. 이러한 집적된 패널이 요구되는 실시예들에 대해, 스텝(122)에서, 절연층(85)은 캡슐(50)의 표면(54)(총괄적으로는 EPA(82)의 표면(57)) 및 WCS(40)의 표면(43), 및 디바이스들(30)의 표면들(31) 위에 도포되고, 스텝(124)에서, 접촉 영역 비아들은 원하는 결합 패드들(36)에 대해 절연층(85)에서 개구되고, 스텝(126)에서, 그것들은 도전성 상호접속부들(87)을 도포함으로써 서로에 또는 외부 단자들에 또는 양쪽 모두에 대해 전기적으로 결합된다. 기술분야의 당업자들은 여기에서의 교시들에 기초하여, 하나의 절연층(85), 비아들(86)의 한 세트, 및 하나 이상의 도전체층(87)이 IEPA(84,84')를 형성하기 위해 EPA(82)에서 복수의 디바이스들(30)의 원하는 상호접속부들을 달성하기 위해 요구될 수 있다는 것을 이해할 것이다. 따라서, 이러한 또 다른 실시예들에 대응하는 경로(127)에 의해 나타내지는 바와 같이, 스텝들(122,124,126)은 EPA(82) 내부에 및 외부 단자들(88)에 원하는 상호접속부들을 달성하기 위해 필요에 따라 종종 반복될 수 있다. 원하는 상호접속성이 달성될 때, 이러한 실시예들에 따라서, 방법(100)은 경로(129)에 의해 도시된 바와 같은 엔드(end)(128)로 진행하고, 도 3 및 도 12에서 예시되는 바와 같은 IEPA(84,84')이 얻어진다.
제 1의 예시적인 실시예에 따라, 전기 어셈블리를 형성하는 방법이 제공되며, 상기 방법은 전기 접촉부들이 위치되는 기본 표면들, 대향하는 후면들, 및 기본 표면들과 후면 표면들 사이에서 연장하는 에지들을 갖는 복수의 전자 디바이스들을 제공하는 스텝, 복수의 전자 디바이스들을 얻기 위한 크기의 복수의 개구들을 가지며, 제 1 열팽창계수(coefficient of thermal expansion;CTE)를 갖는 천공된 변형 조절 시트를 제공하는 스텝, 복수의 전자 디바이스들을 수용하도록 채택된 임시 지지부 및 순차로 그것의 주요 표면(principal surface) 상에 천공된 변형 조절 시트를 위치시키는 스텝, 임시 지지부의 주요 표면 상에 복수의 전자 디바이스들 및 천공된 변형 조절 시트를 제공하는 스텝으로서, 상기 복수의 전자 디바이스들은 갭들이 천공된 변형 조절 시트 내의 개구들의 에지들과 전자 디바이스들의 에지들 사이에 위치되도록 천공된 변형 조절 시트 내의 개구들 내에 있고, 전자 디바이스들의 기본 면들은 임시 지지부의 주요 표면쪽으로 방향이 되는, 상기 전자 디바이스들 및 천공된 변형 조절 시트를 제공하는 스텝, 캡슐 물질의 제 2 CTE가 제 1 CTE보다 크거나 같은, 적어도 갭들에서 플라스틱 캡슐을 제공하는 스텝, 및 임시 지지부로부터 갭들에서 플라스틱 캡슐, 천공된 변형 조절 시트, 및 디바이스들을 분리하여, 플라스틱 캡슐에 의해 결합된 천공된 변형 조절 시트 및 복수의 전자 디바이스들을 포함하는 패널을 제공하는 스텝을 포함한다. 또 다른 예시적인 실시예에 따라, 상기 방법은 분리 스텝 후에, 적어도 패널에서 디바이스들의 기본 전기 면들(primary electrical faces) 위에 하나 이상의 절연층들을 도포하고, 디바이스들의 다양한 전기 접촉부들에 대해 하나 이상의 절연층들의 일부를 통해 비아들을 제공하고, 하나 이상의 절연층들 위에, 그리고 다양한 전기 접촉부들을 함께 또는 외부 단자들에 또는 양쪽 모두에 대해 상호접속하도록 하나 이상의 비아들을 통해, 도전체들을 형성하여, 집적된 전기 어셈블리를 제공하는 스텝들을 포함한다. 또 다른 예시적인 실시예에 따라, 천공된 변형 조절 시트를 제공하는 스텝, 플라스틱 캡슐을 제공하는 스텝들은 캡슐화 및 분리 후에 패널의 임의의 변형이 볼록이도록 상대적인 제 1 및 제 2 열팽창계수들을 갖는 플라스틱 캡슐 및 변형 조절 시트를 제공하는 스텝을 포함한다. 또 다른 예시적인 실시예에 따라, 변형은 볼록이고, 패널의 측면 범위의 약 5% 미만이다. 또 다른 예시적인 실시예에 따라, 변형은 약 2% 미만이다. 또 다른 예시적인 실시예에 따라. 제 1 CTE는 제 2 CTE의 55 내지 85% 범위 내에 있다. 또 다른 예시적인 실시예에 따라, 적어도 갭들에서 플라스틱 캡슐을 제공하는 스텝은 캡들 내에서 및 복수의 전자 디바이스들의 후면들 및 천공된 변형 조절 시트 위에 플라스틱 캡슐을 제공하고, 이어서, 복수의 전자 디바이스들의 후면들을 노출시키기 위해 플라스틱 캡슐을 백그라인딩하는 스텝을 포함한다. 또 다른 예시적인 실시예에 따라, 제 1 CTE는 약 6.5 내지 12.4ppm/℃의 범위 내에 있다. 또 다른 예시적인 실시예에 따라, 제 1 CTE는 약 7.2 내지 11.1ppm/℃의 범위 내에 있다,
제 2의 예시적인 실시예에 따라, 복수의 전자 디바이스들을 갖는 집적된 전자 패널 어셈블리(IEPA)를 형성하는 방법이 제공되며, 상기 방법은, 결합 패드들, 대향하는 후면들, 및 제 1 면들과 후면들 사이에서 연장하는 에지들을 갖는 제 1 면들을 갖는 복수의 전자 디바이스들을 제공하는 스텝, 주요 면을 갖는 임시 지지부를 제공하는 스텝, 변형 조절 평면이 제 2 열팽창계수(CTE)보다 작은 제 1 CTE를 갖는, 복수의 전자 디스플레이들을 수용하도록 채택된 개구들을 갖는 변형 조절 평면을 제공하는 스텝, 주요 면쪽으로 방향이 된 결합 패드들을 갖는 변형 조절 평면 내의 개구들에 위치되는 복수의 전자 디바이스들과 변형 조절 평면을 임시 지지부 상에 장착하는 스텝으로서, 갭이 변형 조절 평면에서 각각의 개구로부터 복수의 전자 디바이스들 각각의 에지들을 분리하는, 상기 장착하는 스텝, 적어도, 임시 지지부 상에 변형 조절 평면 내의 개구들 및 복수의 전자 디바이스들의 에지들 사이에 제 2 CTE를 갖는 플라스틱 캡슐을 제공하는 스텝, 적어도, 캡슐에서 변형 조절 평면과 복수의 전자 디바이스들을 실질적으로 고정시키기 위해 플라스틱 캡슐을 경화하여, 임시 지지부 상에 복수의 전자 디바이스들의 패널을 형성하는 스텝, 결합 패드들이 노출되도록 임시 지지부로부터 패널을 분리하는 스텝, 서로에 또는 외부 단자들에 또는 양쪽 모두에 대해 패널 상의 결합 패드들의 일부를 접속시키는 스텝을 포함한다. 또 다른 예시적인 실시예에서, 상기 방법은 분리 스텝 후 및 상호 접속 스텝 전에, 노출된 결합 패드들 및 캐리어에 접하는 복수의 전자 디바이스들의 후면들을 갖는 캐리어 상에 패널을 장착하는 스텝을 더 포함한다. 또 다른 예시적인 실시예에 따라, 상호접속하는 스텝은 복수의 전자 디바이스들 위에 하나 이상의 절연층들을 도포하는 스텝, 결합 패드들의 적어도 일부에 비아들을 개구하는 스텝, 및 서로에 또는 패널에 대한 외부 접속들에 또는 양쪽 모두에 대해 결합 패드들의 일부를 전기적으로 결합시키기 위해 하나 이상의 절연층들에서 비아들의 일부를 통해 연장하는 도전성 상호접속부들을 제공하는 스텝을 포함한다. 또 다른 예시적인 실시예에 따라, 변형 조절 평면은 약 40 내지 52% 사이의 니켈을 갖는 니켈-철 합금을 포함한다. 또 다른 예시적인 실시예에 따라, 제 1 CTE는 제 2 CTE의 약 50 내지 95%의 범위 내에 있다. 또 다른 예시적인 실시예에 따라, 제 1 CTE는 제 2 CTE의 약 55 내지 85%의 범위 내에 있다.
제 3의 예시적인 실시예에 따라, 집적된 전자 어셈블리가 제공되며, 상기 집적된 전자 어셈블리는, 결합 패드들, 대향하는 후면들, 및 그 사이에서 연장하는 에지들을 갖는 전면들을 갖는 복수의 전자 디바이스들과, 복수의 전자 디바이스들이 위치되는 곳에서 개구들을 갖는 실질적으로 평평한 시트로서, 실질적으로 평평한 시트가 제 1 열팽창계수(CTE)를 갖고, 적어도, 노출되는 결합 패드들을 갖는 초기의 전자 어셈블리가 형성되도록 실질적으로 평평한 시트에 전자 디바이스들을 결합시키는 실질적으로 평평한 시트 내의 개구들에 있고, 노출되는 결합 패드들로 초기 전자 어셈블리가 형성되도록 실질적으로 평평한 시트에 전자 디바이스들을 결합시키는 실질적으로 평평한 시트에서 적어도 개구들 내에 있고, 초기 전자 어셈블 리가 실질적으로 평평하거나 볼록 변형을 갖도록 제 1 CTE에 대해 제 2 CTE를 갖는, 상기 실질적으로 평평한 시트와, 추기 전자 어셈블리의 복수의 전자 디바이스들의 일부에 대해 연장하고, 그에 의해, 집적된 전자 어셈블리를 형성하기 위해 서로에 또는 외부 단자들에 또는 양쪽 모두에 대해 결합 패드들의 일부를 결합시키는 상호접속부들을 포함한다. 또 다른 예시적인 실시예에 따라, 볼록 변형은 초기 전자 어셈블리의 측면 범위의 약 5% 미만이다. 또 다른 예시적인 실시예에 따라, 볼록 변형은 약 2% 이하이다. 또 다른 예시적인 실시예에 따라, 실질적으로 평평한 시트는 니켈과 철을 포함한다.
적어도 하나의 예시적인 실시예가 앞의 상세한 설명에 제공되었지만, 다양한 변형예들이 존재한다는 것을 이해해야 한다. 예컨대, 제한하고자 하는 것이 아닌, 디바이스들(30) 및 캡슐(50)은 임의 타입 및 기술로 이뤄질 수 있고, 주어진 예들에 제한되지 않는다. 유사하게, 선호된 다양한 물질들 및 다이 패널용 패키징 방법이 여기에서 설명되었지만, 기술분야의 당업자들은, 예이며 제한하고자 하는 것이 아닌, 다양한 지지 기판들 및 캐리어들 및 WCS들 및 접착제들 및 여기에서 사용되는 다른 층들에 대한 본 발명의 서로 다른 실시예들에 따라 복수의 대안들이 존재하며, 아래의 청구범위에서 포함되도록 의도된다는 것을 이해할 것이다. 또한, 여기에서 제공된 예시적인 구현예들 및 실시예들은 최종 형태뿐만 아니라 중간에 유용한 완성의 다양한 스테이지들에서 다이 패널들을 산출하고, 아래의 청구범위 내에 포함되도록 의도된다.
예시적인 실시예 또는 예시적인 실시예들은 단지 예들이며, 임의의 방식으로 본 발명의 범위, 응용성 또는 구성을 제한하고자 하는 것이 아님을 이해해야 한다. 또한, 상세한 설명은 예시적인 실시예 또는 예시적인 실시예들을 구현하는 편리한 로드맵을 기술분야의 당업자들에게 제공할 것이다. 첨부된 청구범위 및 법률적인 등가물들에서 설명되는 바와 같이 본 발명의 범위로부터 벗어남이 없이 요소들의 배열 및 기능에 있어 다양한 변경들이 행해질 수 있음을 이해해야 한다.

Claims (20)

  1. 전기 어셈블리를 형성하는 방법에 있어서,
    전기 접촉부들이 위치되는 기본 면들(primary faces), 대향하는 후면들, 및 상기 기본 면들과 후면들 사이에서 연장하는 에지들을 갖는 복수의 전자 디바이스들을 제공하는 단계;
    상기 복수의 전자 디바이스들을 수용하기 위한 크기인 복수의 개구들(openings)을 갖고, 제 1 열팽창계수(coefficient of thermal expansion; CTE)를 갖는 천공된 변형 조절 시트(perforated warp control sheet)를 제공하는 단계;
    주요 표면(principal surface) 상에 상기 복수의 전자 디바이스들 및 상기 천공된 변형 조절 시트를 수용하도록 구성된 임시 지지부를 제공하는 단계;
    이후 하나의 순서로, 임시 기판의 주요 표면 상에 상기 천공된 변형 조절 시트 및 상기 복수의 전자 디바이스들을 배치하는 단계로서, 상기 전자 디바이스들의 에지들 및 상기 천공된 변형 조절 시트 내의 상기 개구들의 에지들 사이에 갭들(gaps)이 위치되도록, 상기 복수의 전기 디바이스들은 상기 천공된 변형 조절 시트 내의 상기 개구들 내에 있고, 상기 전자 디바이스들의 상기 기본 면들은 상기 임시 지지부의 상기 주요 표면쪽으로 향하게 되는, 상기 배치 단계;
    적어도 상기 갭들 내에 플라스틱 캡슐을 제공하는 단계로서, 캡슐 물질의 제 2 CTE가 상기 제 1 CTE보다 크거나 같은, 상기 플라스틱 캡슐 제공 단계; 및
    상기 디바이스들, 상기 천공된 변형 조절 시트 및 상기 갭들 내의 상기 플라스틱 캡슐을 상기 임시 지지부로부터 분리하여, 상기 플라스틱 캡슐에 의해 결합된 상기 복수의 전자 디바이스들 및 상기 천공된 변형 조절 시트를 포함하는 패널을 제공하는 단계를 포함하는, 전기 어셈블리 형성 방법.
  2. 제 1 항에 있어서,
    상기 분리 단계 후에:
    상기 패널 내의 상기 디바이스들의 기본 전기 면들 위에 적어도 하나 이상의 절연층들을 도포하는 단계;
    상기 하나 이상의 절연층들의 일부를 통해 상기 디바이스들의 다양한 전기 접촉부들에 비아들(vias)을 제공하는 단계; 및
    다양한 전기 접촉부들을 함께 또는 외부 단자들에 또는 양쪽 모두에 상호접속하도록 하나 이상의 상기 절연층들 위에 하나 이상의 비아들을 통해서 도전체들을 형성하여, 집적된 전기 어셈블리를 제공하는 단계를 더 포함하는, 전기 어셈블리 형성 방법.
  3. 제 1 항에 있어서, 천공된 변형 조절 시트를 제공하는 단계와 플라스틱 캡슐을 제공하는 단계는, 캡슐화 및 분리 후에, 상기 패널의 임의의 변형이 볼록(convex)하도록 상대적인 제 1 및 제 2 열팽창계수들을 갖는 천공된 변형 조절 시트 및 플라스틱 캡슐을 제공하는 단계를 포함하는, 전기 어셈블리 형성 방법.
  4. 제 3 항에 있어서, 상기 변형은 볼록이고, 상기 패널의 측면 범위의 5% 미만인, 전기 어셈블리 형성 방법.
  5. 제 4 항에 있어서, 상기 변형은 2% 미만인, 전기 어셈블리 형성 방법.
  6. 제 1 항에 있어서, 상기 제 1 CTE는 상기 제 2 CTE의 50 내지 95% 범위 내에 있는, 전기 어셈블리 형성 방법.
  7. 제 6 항에 있어서, 상기 제 1 CTE는 상기 제 2 CTE의 55 내지 85% 내에 있는, 전기 어셈블리 형성 방법.
  8. 제 1 항에 있어서, 적어도 상기 갭들에서 플라스틱 캡슐을 제공하는 단계는, 상기 갭들 내에 상기 복수의 전자 디바이스들 및 상기 천공된 변형 조절 시트의 후면들 위에 상기 플라스틱 캡슐을 제공하여, 상기 복수의 전자 디바이스들의 후면들을 노출시키기 위해 상기 플라스틱 캡슐을 백그라인딩(backgrinding)하는 단계를 포함하는, 전기 어셈블리 형성 방법.
  9. 제 1 항에 있어서, 상기 제 1 CTE는 6.5 내지 12.4ppm/℃의 범위 내에 있는, 전기 어셈블리 형성 방법.
  10. 제 1 항에 있어서, 상기 제 1 CTE는 7.2 내지 11.1ppm/℃의 범위 내에 있는, 전기 어셈블리 형성 방법.
  11. 복수의 전자 디바이스들을 갖는 집적된 전자 패널 어셈블리(integrated electronic panel assembly; IEPA)를 형성하는 방법에 있어서,
    결합 패드들을 갖는 제 1 면들, 대향하는 후면들, 및 상기 제 1 면들과 후면들 사이에서 연장하는 에지들을 갖는 복수의 전자 디바이스들을 제공하는 단계;
    주요 면을 갖는 임시 지지부를 제공하는 단계;
    상기 복수의 전자 디바이스들을 수용하도록 구성된 개구들을 내부에 갖는 변형 조절 평면을 제공하는 단계로서, 상기 변형 조절 평면은 제 2 열팽창계수(CTE)보다 작은 제 1 CTE를 갖는, 상기 변형 조절 평면 제공 단계;
    상기 변형 조절 평면 및 상기 복수의 전자 디바이스들을 상기 임시 지지부 상에 장착하는 단계로서, 상기 복수의 전자 디바이스들은 결합 패드들을 상기 주요 면쪽으로 향하게 하면서 상기 변형 조절 평면 내의 상기 개구들에 위치되며, 갭이 상기 변형 조절 평면 내의 각각의 개구로부터 상기 복수의 전자 디바이스들 각각의 에지들을 분리시키는, 상기 장착 단계;
    적어도 상기 복수의 전자 디바이스들의 에지들 및 상기 임시 지지부 상의 상기 변형 조절 평면 내의 상기 개구들과 사이에 상기 제 2 CTE를 갖는 플라스틱 캡슐을 제공하는 단계;
    상기 복수의 전자 디바이스들 및 상기 변형 조절 평면을 상기 캡슐에 실질적으로 고정시키기 위해 적어도 충분히 상기 플라스틱 캡슐을 경화시켜, 상기 임시 지지부 상에 복수의 전자 디바이스들의 패널을 형성하는 단계;
    상기 결합 패드들이 노출되도록 상기 임시 지지부로부터 상기 패널을 분리하는 단계; 및
    상기 패널 상의 상기 결합 패드들의 일부를 서로 또는 외부 단자들에, 또는 양쪽 모두에 접속시키는 단계를 포함하는, 집적된 전자 패널 어셈블리(IEPA) 형성 방법.
  12. 제 11 항에 있어서, 상기 분리 단계 후 및 상기 접속 단계 전에, 캐리어(carrier) 및 노출된 상기 결합 패드들에 대향하는 상기 복수의 전자 디바이스들의 후면들을 갖는 상기 패널을 상기 캐리어 상에 장착하는 단계를 더 포함하는, 집적된 전자 패널 어셈블리(IEPA) 형성 방법.
  13. 제 12 항에 있어서, 상기 접속 단계는:
    상기 복수의 전자 디바이스들 위에 하나 이상의 절연층들을 도포하는 단계;
    상기 결합 패드들의 적어도 일부에 비아들을 개구시키는 단계; 및
    상기 결합 패드들의 일부를 서로 또는 상기 패널에 대한 외부 접속들에, 또는 양쪽 모두에 전기적으로 결합시키기 위해 상기 하나 이상의 절연층들 내의 상기 비아들의 일부를 통해 연장하는 도전성 상호접속부들(conductive interconnects)을 제공하는 단계를 포함하는, 집적된 전자 패널 어셈블리(IEPA) 형성 방법.
  14. 제 11 항에 있어서, 상기 변형 조절 평면은 40 내지 52%사이의 니켈을 갖는 니켈-철 합금을 포함하는, 집적된 전자 패널 어셈블리(IEPA) 형성 방법.
  15. 제 11 항에 있어서, 제 1 CTE는 상기 제 2 CTE의 50 내지 95%의 범위 내에 있는, 집적된 전자 패널 어셈블리(IEPA) 형성 방법.
  16. 제 11 항에 있어서, 제 1 CTE는 상기 제 2 CTE의 55 내지 85%의 범위 내에 있는, 집적된 전자 패널 어셈블리(IEPA) 형성 방법.
  17. 집적된 전자 어셈블리에 있어서,
    결합 패드들을 위에 갖는 전면들, 대향하는 후면들 및 그들 사이에 연장하는 에지들을 갖는 복수의 전자 디바이스들;
    상기 복수의 전자 디바이스들이 위치되는 개구들을 갖는 실질적인 평면 시트로서, 상기 실질적인 평면 시트는 제 1 열팽창계수(CTE)를 갖는, 상기 실질적인 평면 시트;
    상기 결합 패드들을 노출시키면서 초기 전자 어셈블리(initial electronic assembly)가 형성되도록 상기 실질적인 평면 시트에 상기 전자 디바이스들을 결합시키는 상기 실질적인 평면 시트에서의 적어도 상기 개구들내의 플라스틱 캡슐로서, 상기 플라스틱 캡슐은 상기 초기 전자 어셈블리가 실질적으로 평평하거나 볼록 변형을 갖도록 상기 제 1 CTE에 대해 제 2 CTE를 갖는, 상기 플라스틱 캡슐; 및
    상기 초기 전자 어셈블리의 상기 복수의 전자 디바이스들의 일부로 연장하여, 상기 집적된 전자 어셈블리를 형성하도록 서로 또는 외부 단자들에, 또는 양쪽 모두에 상기 결합 패드들의 일부를 결합시키는 상호접속부들을 포함하는, 집적된 전자 어셈블리.
  18. 제 17 항에 있어서, 상기 볼록 변형은 상기 초기 전자 어셈블리의 측면 범위의 5% 미만인, 집적된 전자 어셈블리.
  19. 제 18 항에 있어서, 상기 볼록 변형은 2% 이하인, 집적된 전자 어셈블리.
  20. 제 17 항에 있어서, 상기 실질적인 평면 시트는 니켈과 철을 포함하는, 집적된 전자 어셈블리.
KR1020087022159A 2006-03-10 2007-02-15 변형 보상된 패키지 및 방법 KR101385490B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/372,666 2006-03-10
US11/372,666 US8829661B2 (en) 2006-03-10 2006-03-10 Warp compensated package and method
PCT/US2007/062197 WO2007106636A2 (en) 2006-03-10 2007-02-15 Warp compensated package and method

Publications (2)

Publication Number Publication Date
KR20080100366A KR20080100366A (ko) 2008-11-17
KR101385490B1 true KR101385490B1 (ko) 2014-04-15

Family

ID=38478105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087022159A KR101385490B1 (ko) 2006-03-10 2007-02-15 변형 보상된 패키지 및 방법

Country Status (5)

Country Link
US (2) US8829661B2 (ko)
JP (1) JP2009529788A (ko)
KR (1) KR101385490B1 (ko)
TW (1) TW200739832A (ko)
WO (1) WO2007106636A2 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829661B2 (en) 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
JP5084323B2 (ja) * 2007-03-29 2012-11-28 株式会社リコー 半導体装置
JP4518114B2 (ja) * 2007-07-25 2010-08-04 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
JP4518113B2 (ja) 2007-07-25 2010-08-04 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
US8609471B2 (en) * 2008-02-29 2013-12-17 Freescale Semiconductor, Inc. Packaging an integrated circuit die using compression molding
KR100965339B1 (ko) * 2008-06-04 2010-06-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US7981730B2 (en) 2008-07-09 2011-07-19 Freescale Semiconductor, Inc. Integrated conformal shielding method and process using redistributed chip packaging
US8021930B2 (en) * 2009-08-12 2011-09-20 Stats Chippac, Ltd. Semiconductor device and method of forming dam material around periphery of die to reduce warpage
US8460972B2 (en) * 2009-11-05 2013-06-11 Freescale Semiconductor, Inc. Method of forming semiconductor package
US8236617B2 (en) 2010-06-04 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of forming thermally conductive layer between semiconductor die and build-up interconnect structure
US8963310B2 (en) * 2011-08-24 2015-02-24 Tessera, Inc. Low cost hybrid high density package
KR102250997B1 (ko) 2014-05-02 2021-05-12 삼성전자주식회사 반도체 패키지
US9396999B2 (en) 2014-07-01 2016-07-19 Freescale Semiconductor, Inc. Wafer level packaging method
CN113307471A (zh) * 2015-07-24 2021-08-27 Ａｇｃ株式会社 玻璃基板、捆包体以及玻璃基板的制造方法
US9570387B1 (en) 2015-08-19 2017-02-14 Nxp Usa, Inc. Three-dimensional integrated circuit systems in a package and methods therefor
US20170287838A1 (en) 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
US20180177045A1 (en) * 2016-12-21 2018-06-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding Component in Component Carrier by Component Fixation Structure
TWI642334B (zh) 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
CN109714888B (zh) * 2017-10-25 2020-08-18 欣兴电子股份有限公司 电路板及其制造方法
TWI642333B (zh) 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
US10615130B1 (en) 2018-11-29 2020-04-07 Nxp Usa, Inc. Devices and methods for isolating signals in semiconductor devices
CN115053325A (zh) * 2020-01-30 2022-09-13 朗姆研究公司 用于局部应力调节的uv固化
US11404288B1 (en) 2021-03-23 2022-08-02 Nxp Usa, Inc. Semiconductor device packaging warpage control
US11791283B2 (en) 2021-04-14 2023-10-17 Nxp Usa, Inc. Semiconductor device packaging warpage control
US12125716B2 (en) 2021-06-03 2024-10-22 Nxp Usa, Inc. Semiconductor device packaging warpage control
US11728285B2 (en) 2021-08-26 2023-08-15 Nxp Usa, Inc. Semiconductor device packaging warpage control

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722914A (en) * 1984-05-30 1988-02-02 Motorola Inc. Method of making a high density IC module assembly
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6867484B2 (en) * 2001-09-20 2005-03-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
JPH03136338A (ja) * 1989-10-23 1991-06-11 Mitsubishi Electric Corp 半導体装置およびその製造のためのロウ付け方法
US5005069A (en) * 1990-04-30 1991-04-02 Motorola Inc. Rectifier and method
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US6224936B1 (en) 1998-10-07 2001-05-01 Micron Technology, Inc. Method for reducing warpage during application and curing of encapsulant materials on a printed circuit board
JP3214470B2 (ja) * 1998-11-16 2001-10-02 日本電気株式会社 マルチチップモジュール及びその製造方法
JP3408987B2 (ja) * 1999-03-30 2003-05-19 三菱電機株式会社 半導体装置の製造方法及び半導体装置
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3919398B2 (ja) * 1999-10-27 2007-05-23 三菱電機株式会社 半導体モジュール
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
US6426545B1 (en) 2000-02-10 2002-07-30 Epic Technologies, Inc. Integrated circuit structures and methods employing a low modulus high elongation photodielectric
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
JP3798220B2 (ja) * 2000-04-07 2006-07-19 シャープ株式会社 半導体装置およびそれを用いる液晶モジュール
US6775150B1 (en) * 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
US6586822B1 (en) * 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6470946B2 (en) * 2001-02-06 2002-10-29 Anadigics, Inc. Wafer demount gas distribution tool
US6706553B2 (en) * 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
US20030016899A1 (en) 2001-06-18 2003-01-23 Xiantao Yan Optical components with controlled temperature sensitivity
JP3908157B2 (ja) * 2002-01-24 2007-04-25 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
FI115285B (fi) 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US6713366B2 (en) * 2002-06-12 2004-03-30 Intel Corporation Method of thinning a wafer utilizing a laminated reinforcing layer over the device side
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
TW564533B (en) * 2002-10-08 2003-12-01 Siliconware Precision Industries Co Ltd Warpage-preventing substrate
US6869894B2 (en) * 2002-12-20 2005-03-22 General Chemical Corporation Spin-on adhesive for temporary wafer coating and mounting to support wafer thinning and backside processing
JP2004288834A (ja) 2003-03-20 2004-10-14 Fujitsu Ltd 電子部品の実装方法、実装構造及びパッケージ基板
US6921975B2 (en) * 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US6838776B2 (en) * 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
US7400040B2 (en) * 2003-06-10 2008-07-15 Intel Corporation Thermal interface apparatus, systems, and methods
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
US7408258B2 (en) * 2003-08-20 2008-08-05 Salmon Technologies, Llc Interconnection circuit and electronic module utilizing same
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
US8829661B2 (en) 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722914A (en) * 1984-05-30 1988-02-02 Motorola Inc. Method of making a high density IC module assembly
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6867484B2 (en) * 2001-09-20 2005-03-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Also Published As

Publication number Publication date
US20140369015A1 (en) 2014-12-18
TW200739832A (en) 2007-10-16
JP2009529788A (ja) 2009-08-20
WO2007106636A3 (en) 2009-04-09
KR20080100366A (ko) 2008-11-17
US9107303B2 (en) 2015-08-11
US20070210427A1 (en) 2007-09-13
WO2007106636A2 (en) 2007-09-20
US8829661B2 (en) 2014-09-09

Similar Documents

Publication Publication Date Title
KR101385490B1 (ko) 변형 보상된 패키지 및 방법
US20070212813A1 (en) Perforated embedded plane package and method
US7425464B2 (en) Semiconductor device packaging
US6710461B2 (en) Wafer level packaging of micro electromechanical device
KR101738283B1 (ko) 다이가 패키징 서브스트레이트에 먼저 본딩된 반도체 디바이스 패키지를 위한 방법 및 시스템
JP5065586B2 (ja) 半導体装置の製造方法
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
CN101268548B (zh) 微电子封装及其方法
US8063490B2 (en) Semiconductor device including semiconductor constituent
KR20140113451A (ko) 전력 오버레이 구조 및 그 제조 방법
KR20040022202A (ko) 범프레스 적층식 상호 연결 층을 갖는 초소형 전자 패키지
TW201230263A (en) Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8450825B2 (en) Semiconductor package
JP2004235523A (ja) 半導体装置および半導体装置の製造方法
US20170317016A1 (en) Package with vertical interconnect between carrier and clip
TW201742167A (zh) 電子封裝件及其製法
JPH10223832A (ja) マルチチップモジュールおよびその製造方法
JP4415443B2 (ja) 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体
US20070114672A1 (en) Semiconductor device and method of manufacturing the same
CN107452635B (zh) 半导体装置封装和其制造方法
TWI550792B (zh) 半導體裝置、半導體積層模組構造、積層模組構造及此等之製造方法
JP2011243800A (ja) 半導体装置の製造方法
CN117658053A (zh) 微机电系统封装件及微机电系统封装件制造方法
JP6557481B2 (ja) 電子装置
TWI258828B (en) Multi-bump semiconductor carrier structure and its production method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 6