KR101349993B1 - ＮｉＳｉ 막의 형성 방법, 실리사이드막의 형성 방법, 실리사이드 어닐용 금속막의 형성 방법, 진공 처리 장치, 및 성막 장치 - Google Patents

ＮｉＳｉ 막의 형성 방법, 실리사이드막의 형성 방법, 실리사이드 어닐용 금속막의 형성 방법, 진공 처리 장치, 및 성막 장치 Download PDF

Info

Publication number
KR101349993B1
KR101349993B1 KR1020120029778A KR20120029778A KR101349993B1 KR 101349993 B1 KR101349993 B1 KR 101349993B1 KR 1020120029778 A KR1020120029778 A KR 1020120029778A KR 20120029778 A KR20120029778 A KR 20120029778A KR 101349993 B1 KR101349993 B1 KR 101349993B1
Authority
KR
South Korea
Prior art keywords
film
forming
gas
chamber
silicide
Prior art date
Application number
KR1020120029778A
Other languages
English (en)
Other versions
KR20120109384A (ko
Inventor
야스시 히구치
도시미츠 우에히가시
가즈히로 소노다
하루노리 우시카와
나오키 하나다
Original Assignee
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박 filed Critical 가부시키가이샤 알박
Publication of KR20120109384A publication Critical patent/KR20120109384A/ko
Application granted granted Critical
Publication of KR101349993B1 publication Critical patent/KR101349993B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(과제)
트렌치 및 홀 패턴의 저면이나, 측면에 피복 커버리지성이 양호한 실리사이드막을 형성할 수 있는 NiSi 막의 형성 방법 및 실리사이드막의 형성 방법, 실리사이드 어닐용 금속막의 형성 방법, 진공 처리 장치, 그리고 성막 장치의 제공.
(해결 수단)
Si 를 주조성으로 하는 기판 상에 Ni 막을 형성하고, 이 Ni 막을 가열 처리함으로써 기판의 상층에 NiSi 막을 형성하는 방법으로서, NiSi 막을 형성하는 가열 처리 전에, 그 가열 처리 온도보다 낮고, NiSi 막이 형성되지 않는 온도에서, H2 가스를 사용하여 Ni 막을 프리 어닐하여 Ni 막 중의 불순물을 제거하고, 이어서 얻어진 Ni 막을 실리사이드 어닐한다. 실리사이드막을 형성하기 전에 프리 어닐하기 위한 프리 어닐용의 H2 가스를 도입하는 수단을 구비한 장치.

Description

ＮｉＳｉ 막의 형성 방법, 실리사이드막의 형성 방법, 실리사이드 어닐용 금속막의 형성 방법, 진공 처리 장치, 및 성막 장치 {Method for Forming NiSi Film, Method for Forming Silicide Film, Method for Forming Metal Film for Use in Silicide-Annealing, Apparatus for Vacuum Processing and Film-Forming Apparatus}
본 발명은, NiSi 막의 형성 방법, 실리사이드막의 형성 방법, 실리사이드 어닐용 금속막의 형성 방법, 진공 처리 장치, 및 성막 장치에 관한 것이다.
최근, 반도체 디바이스의 미세화 기술이 진보함에 따라, 또한, 반도체 디바이스가 입체적인 구조를 취함에 따라, 기판 상에 형성된 트렌치 및 홀 패턴의 저면이나, 측면에 실리사이드막을 형성하는 용도가 늘어나고 있음과 함께, 이 저면이나 측면에 대한 고커버리지성 (단차 피복성) 의 요구가 높아지고 있다.
이와 같은 실리사이드막을 형성하기 위한 금속으로서 통상적으로, Ti, Co, Ni 등이 사용되고 있다. 이들 금속의 성막에는 종래 스퍼터링법이 사용되어 왔지만, 미세화 기술의 진보에 수반하여 저면이나 측면에 대한 피막의 커버리지성이 나빠져, 적응이 곤란해지고 있다.
이 때문에, 금속 화합물을 가스화하여 도입하고, 성막을 실시하는 CVD 법이 개발되고 있다. 그런데, 이 CVD 법은, 금속 원료 가스로서 유기 금속 화합물을 사용하기 때문에 성막된 막 중에 C, N, O 등의 불순물이 많이 포함되어, 실리사이드화의 가열 처리를 실시해도, 실리사이드화 반응이 저해되어 종래의 스퍼터링법으로 형성한 금속막보다 실리사이드막 형성이 곤란하다는 문제가 있다.
또한, CVD 법에 의한 성막만으로도, 실리사이드막이 직접 생성되는 고온 (예를 들어, 500 ℃) 에서는 실리사이드막 형성은 가능하지만, 반도체 디바이스 등에 필요한 양호한 실리사이드 계면의 형성이 어렵다. 예를 들어, Ni 의 경우, NiSi 막이 양호한 저저항 계면을 만들지만, 고온 성막에서는 NiSi2 막이 형성되어, 플랫한 저저항 계면이 생기지 않는다는 문제가 있다. 또한, 이와 같은 고온 성막의 경우, 성막 속도는 상승하지만, 공급 율속이 되어, 피막 커버리지성이 악화된다는 문제도 있다.
또한, 반도체 디바이스를 제조할 때에, 예를 들어, 금속 도체막 중의 산소를 제거하기 위해서나, 금속 도체막 (예를 들어, Cu 막) 중의 불순물을 제거하여 전기적 특성의 향상을 도모하기 위해서나, 하지막과 Cu 막의 밀착성의 향상을 도모하는 등을 위해, 수소 어닐 처리를 실시하고 있다 (예를 들어, 특허문헌 1 참조).
일본 공개특허공보 2001-203211호
본 발명의 과제는, 상기 서술한 종래 기술의 문제점을 해결함에 있고, Si 를 주조성 (主組成) 으로 하는 기판이나 게이트 전극에 대해, 금속막과 저저항 전기 컨택트를 취하기 위해서, 트렌치 및 홀 패턴의 저면이나, 측면에 피막 커버리지성이 양호한 저저항의 실리사이드막을 형성할 수 있는 NiSi 막의 형성 방법, 실리사이드막의 형성 방법, 실리사이드 어닐용 금속막의 형성 방법, 진공 처리 장치, 및 성막 장치를 제공하는 것에 있다.
본 발명자들은, 열 CVD 법으로 제작한 금속막을, H2 가스 중에서 가열 처리를 실시함으로써, 막 중의 불순물 농도를 저감시킬 수 있고, 그 후에 실리사이드화를 실시함으로써, 양호한 실리사이드막을 형성할 수 있음을 깨닫고, 또한, 이 실리사이드막 형성 방법을 효율적으로 실시하기 때문에, 금속막 형성 후, 진공 일관 처리로 가열 처리할 수 있는 성막 장치가 유효함을 깨달아, 본 발명을 완성하기에 이르렀다.
본 발명의 NiSi 막의 형성 방법은, Si 를 주조성으로 하는 기판 상에 Ni 막을 형성하고, 이 Ni 막을 가열 처리함으로써 그 기판의 상층에 NiSi 막을 형성하는 방법으로서, NiSi 막을 형성하는 가열 처리 전에, 그 가열 처리 온도보다 낮고, NiSi 막이 형성되지 않는 온도에서, H2 가스를 사용하여 상기 Ni 막을 프리 어닐 (preanneal) 하여 Ni 막 중의 불순물을 제거하고, 이어서 얻어진 Ni 막을 실리사이드 어닐하여 NiSi 막을 형성하는 것을 특징으로 한다.
상기 NiSi 막의 형성 방법에 있어서, Ni 막의 형성 원료로서 니켈알킬아미디네이트 (니켈알킬아미디네이트) 를 사용하여 열 CVD 법에 의해 Ni 막을 형성하는 것을 특징으로 한다.
본 발명의 저저항의 실리사이드막의 형성 방법은, Si 를 주조성으로 하는 기판 상에 금속막을 형성하고, 이 금속막을 가열 처리함으로써 그 기판의 상층에 실리사이드막을 형성하는 방법으로서, 실리사이드막을 형성하는 가열 처리 전에, 그 가열 처리 온도보다 낮고, 저저항의 실리사이드막이 형성되지 않는 온도에서, H2 가스를 사용하여 상기 금속막을 프리 어닐하여, 금속막 중의 불순물을 제거하고, 이어서 얻어진 금속막을 실리사이드 어닐하여 실리사이드막을 형성하는 것을 특징으로 한다.
상기 저저항의 실리사이드막의 형성 방법에 있어서, 금속막의 형성 원료로서 니켈알킬아미디네이트 또는 코발트알킬아미디네이트 (코발트알킬아미디네이트) 를 사용하여 열 CVD 법에 의해 금속막을 형성하는 것을 특징으로 한다.
본 발명의 실리사이드 어닐용 금속막의 형성 방법은, Si 를 주조성으로 하는 기판 상에 열 CVD 법에 의해 금속막을 형성하고, 이 금속막에 대해 H2 가스를 사용하여 프리 어닐함으로써 그 금속막 중의 금속막 형성용 원료 유래의 불순물인 질소를 제거하는 것을 특징으로 한다.
상기 실리사이드 어닐용 금속막의 형성 방법에 있어서, 금속막이 Ni 막 또는 Co 막인 것을 특징으로 한다.
상기 실리사이드 어닐용 금속막의 형성 방법에 있어서, 금속막 형성 원료로서 니켈알킬아미디네이트 또는 코발트알킬아미디네이트를 사용하는 것을 특징으로 한다.
상기 실리사이드 어닐용 금속막의 형성 방법에 있어서, H2 가스를 사용하는 프리 어닐을 300 ∼ 400 ℃ 에서 실시하는 것을 특징으로 한다.
본 발명의 제 1 진공 처리 장치는, 진공 배기계를 구비한 성막실을 갖고, 그 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지와 그 상부에 형성한 샤워 플레이트를 구비하고, 그 성막실에 환원 가스를 도입하기 위한 가스 도입 경로와 니켈알킬아미디네이트 가스로 이루어지는 Ni 막 형성용 원료 가스를 도입하기 위한 가스 도입 경로가 접속되고, 그 Ni 막 형성용 원료 가스를 도입하기 위한 가스 도입 경로에는 원료 용기가 형성되고, 이 원료 용기에는 액체화한 원료를 버블링에 의해 가스화하여 그 성막실 내로 도입하기 위한 불활성 가스 도입 경로가 접속되어 이루어지는, Si 를 주조성으로 하는 기판 상에 실리사이드화를 목적으로 한 Ni 막을 형성하기 위한 진공 처리 장치로서, 진공하에 형성되는 Ni 막을 실리사이드 어닐하여 그 기판의 상층에 NiSi 막을 형성하기 전에 실시되는 Ni 막의 막질을 개선하는 프리 어닐용의 H2 가스를 공급하기 위한 가스 공급 경로가 그 성막실에 형성되어 있는 것을 특징으로 한다.
본 발명의 제 2 진공 처리 장치는, 진공 배기계를 구비한 성막실을 갖고, 그 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지와 그 상부에 형성한 샤워 플레이트를 구비하고, 그 성막실에 환원 가스를 도입하기 위한 가스 도입 경로와 니켈알킬아미디네이트 가스 또는 코발트알킬아미디네이트 가스로 이루어지는 금속막 형성용 원료 가스를 도입하기 위한 가스 도입 경로가 접속되고, 그 금속막 형성용 원료 가스를 도입하기 위한 가스 도입 경로에는 원료 용기가 형성되고, 이 원료 용기에는 액체화한 원료를 버블링에 의해 가스화하여 그 성막실 내로 도입하기 위한 불활성 가스 도입 경로가 접속되어 이루어지는, Si 를 주조성으로 하는 기판 상에 실리사이드화를 목적으로 한 금속막을 형성하기 위한 진공 처리 장치로서, 진공하에 형성된 금속막을 실리사이드 어닐하여 그 기판의 상층에 실리사이드막을 형성하기 전에 실시되는 금속막의 막질을 개선하는 프리 어닐용의 H2 가스를 공급하기 위한 가스 공급 경로가 그 성막실에 형성되어 있는 것을 특징으로 한다.
상기 제 2 진공 처리 장치에 있어서, 성막실이, 추가로 프리 어닐된 금속막을 진공인 채로 실리사이드화를 실시하기 위한 가열 처리 기구를 구비하고 있는 것을 특징으로 한다.
상기 제 1 및 2 진공 처리 장치에 있어서, 성막실이, 추가로 프리 어닐을 실시하기 위한 가열 처리 기구를 구비하고 있는 것을 특징으로 한다.
본 발명의 성막 장치는, 진공 배기계를 구비한 성막실을 갖고, 그 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지와 그 상부에 형성한 샤워 플레이트를 구비하고, 그 성막실에 환원 가스를 도입하기 위한 가스 도입 경로와 니켈알킬아미디네이트 가스로 이루어지는 Ni 막 형성용 원료 가스를 도입하기 위한 가스 도입 경로가 접속되고, 그 Ni 막 형성용 원료 가스를 도입하기 위한 가스 도입 경로에는 원료 용기가 형성되고, 이 원료 용기에는 액체화한 원료를 버블링에 의해 가스화하여 그 성막실 내로 도입하기 위한 불활성 가스 도입 경로가 접속되어 이루어지는, Si 를 주조성으로 하는 기판 상에 실리사이드화를 목적으로 한 Ni 막을 형성하는 진공 처리 장치와 진공 배기계를 구비한 성막실을 갖고, 그 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지와 그 상부에 형성한 샤워 플레이트를 구비하고, 그 성막실에, 그 진공 처리 장치에 의해 진공하에 형성된 Ni 막의 막질을 개선하는 프리 어닐용의 H2 가스를 공급하기 위한 가스 공급 경로가 형성되어 있는 프리 어닐실과 진공 배기계를 구비한 성막실을 갖고, 그 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지를 구비하고, 그 성막실에, 그 프리 어닐실에 있어서 진공하에 형성된 Ni 막의 막질을 개선하는 프리 어닐을 실시한 Ni 막을 진공하 NiSi 화하기 위한 실리사이드 어닐실과 그 기판의 로드/언로드실을 다각형의 반송실 주위에 게이트 밸브를 통하여 접속시켜 이루어지고, 그 로드/언로드실로부터 반송된 그 기판을 처리하기 위해서, 그 반송실을 통하여, 그 진공 처리 장치 내, 그 프리 어닐실 내, 및 실리사이드 어닐실 내로 기판을 순차 반송·반출할 수 있도록 구성되어 이루어지는 것을 특징으로 한다.
본 발명의 성막 장치는 또한, 진공 배기계를 구비한 성막실을 갖고, 그 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지와 그 상부에 형성한 샤워 플레이트를 구비하고, 그 성막실에 환원 가스를 도입하기 위한 가스 도입 경로와 니켈알킬아미디네이트 가스 또는 코발트알킬아미디네이트 가스로 이루어지는 금속막 형성용 원료 가스를 도입하기 위한 가스 도입 경로가 접속되고, 그 금속막 형성용 원료 가스를 도입하기 위한 가스 도입 경로에는 원료 용기가 형성되고, 이 원료 용기에는 액체화한 원료를 버블링에 의해 가스화하여 그 성막실 내로 도입하기 위한 불활성 가스 도입 경로가 접속되어 이루어지는, Si 를 주조성으로 하는 기판 상에 실리사이드화를 목적으로 한 금속막을 형성하는 진공 처리 장치와 진공 배기계를 구비한 성막실을 갖고, 그 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지와 그 상부에 형성한 샤워 플레이트를 구비하고, 그 성막실에, 그 진공 처리 장치에 의해 진공하에 형성된 금속막의 막질을 개선하는 프리 어닐용의 H2 가스를 공급하기 위한 가스 공급 경로가 형성되어 있는 프리 어닐실과 진공 배기계를 구비한 성막실을 갖고, 그 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지를 구비하고, 그 성막실에, 그 프리 어닐실에 있어서 진공하에 형성된 금속막의 막질을 개선하는 프리 어닐을 실시한 금속막을 진공하 실리사이드화하기 위한 실리사이드 어닐실과 그 기판의 로드/언로드실을 다각형의 반송실 주위에 게이트 밸브를 통하여 접속시켜 이루어지고, 그 로드/언로드실로부터 반송된 그 기판을 처리하기 위해서, 그 반송실을 통하여, 그 진공 처리 장치 내, 그 프리 어닐실 내, 및 실리사이드 어닐실 내로 기판을 순차 반송·반출할 수 있도록 구성되어 이루어지는 것을 특징으로 한다.
본 발명에 의하면, 가능한 한 저온에서 실시하는 CVD 법에 의해 금속막을 형성하고, 저온에서 금속막 중의 불순물을 제거하여 금속막의 막질을 개선하고 나서, 실리사이드화 반응을 실시하므로, 원하는 저저항 NiSi 막 (실리사이드막) 을 제작할 수 있고, 또한, 반응 율속 조건으로 실시 가능하기 때문에, 양호한 피막 커버리지성을 유지할 수 있다는 효과를 발휘한다. 또한, 금속막의 형성 후, 대기에 노출시키지 않고 진공 일관으로 처리하는 것이 가능하기 때문에, 불순물의 증발을 가속할 수 있어, 재산화 등의 불순물 재오염을 최소한으로 억제하는 것이 가능하다는 효과를 발휘한다.
도 1 은 본 발명에서 사용하는 열 CVD 장치의 일구성예를 나타내는 모식적인 개략도이다.
도 2 는 실리사이드 (NiSi) 막을 형성하는 프로세스를 설명하기 위한 플로우 도이다.
도 3 은 Ni/Si 및 Co/Si 의 각 상에 대한 온도 (℃) 와 저항값 (임의 단위)의 관계를 나타내는 그래프이다.
도 4 는 실리사이드 어닐 후의 기판의 단면 SEM 상을 나타내는 도면으로, (a) 는, 애즈 증착 막 (as deposited film) 형성 후에 H2 프리 어닐을 실시하고, 이어서 실리사이드 어닐을 실시하여 얻어진 막의 SEM 상, 그리고 (b) 는, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하지 않고, 바로 실리사이드 어닐을 실시하여 얻어진 막의 SEM 상이다.
도 5 는 AES 분석 결과를 나타내는 그래프로, 도 4 의 경우에 대응하여, (a) 는, 애즈 증착 상태의 막 (애즈 증착 막) 의 경우, (b) 는, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하지 않고, 바로 실리사이드 어닐을 실시하여 얻어진 막의 경우, 그리고 (c) 는, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하고, 이어서 실리사이드 어닐을 실시하여 얻어진 막의 경우의 그래프이다.
도 6 은 실리사이드 어닐 프로세스를 실시한 경우의 각 단계에서의 기판의 단면 SEM 상을 시계열로 나열하여 나타내는 도면으로, (a) 는, 애즈 증착 막의 경우, (b) 는, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하지 않고, 바로 실리사이드 어닐을 실시하여 얻어진 막의 경우, (c) 는, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하여 얻어진 막의 경우, (d) 는, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하고, 이어서 실리사이드 어닐을 실시하여 얻어진 막의 경우의 SEM 상이다.
도 7 은 AES 분석 결과를 나타내는 그래프로, 도 6 의 경우에 대응해, (a) 는, 애즈 증착 막의 경우, (b) 는, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하지 않고, 바로 실리사이드 어닐을 실시하여 얻어진 막의 경우, (c) 는, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하여 얻어진 막의 경우, (d) 는, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하고, 이어서 실리사이드 어닐을 실시하여 얻어진 막의 경우의 그래프이다.
도 8 은 본 발명에 관련된 성막 장치의 일 구성예를 모식적으로 나타내는 평면도이다.
도 9 는 실시예 1 에 있어서 각종 프리 어닐 가스를 사용하여 얻어진 막을 갖는 기판의 표면 SEM 상을 나타내는 도면이고, (a) 는, 애즈 증착 막의 경우, (b) 는, 애즈 증착 막 형성 후에 바로 실리사이드 어닐을 실시하여 얻어진 막의 경우, (c) 는, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하여 얻어진 막의 경우, (d) 는, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하고, 이어서 실리사이드 어닐을 실시하여 얻어진 막의 경우, (e) 는, 애즈 증착 막 형성 후에 Ar 프리 어닐을 실시하여 얻어진 막의 경우, (f) 는, 애즈 증착 막 형성 후에 Ar 프리 어닐을 실시하고, 이어서 실리사이드 어닐을 실시하여 얻어진 막의 경우, (g) 는, 애즈 증착 막 형성 후에 NH3 프리 어닐을 실시하여 얻어진 막의 경우, 그리고 (h) 는, 애즈 증착 막 형성 후에 NH3 프리 어닐을 실시하고, 이어서 실리사이드 어닐을 실시하여 얻어진 막의 경우의 SEM 상이다.
도 10 은 실시예 2 에 있어서 얻어진 막을 갖는 기판의 단면 및 표면 SEM 상을 나타내는 도면으로, (a-1) 및 (a-2) 는, 각각, 애즈 증착 막의 단면 및 표면의 SEM 상, (b-1) 및 (b-2) 는, 각각, 애즈 증착 막 형성 후에 바로 실리사이드 어닐하여 얻어진 막의 단면 및 표면의 SEM 상, (c-1) 및 (c-2) 는, 각각, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하여 얻어진 막의 단면 및 표면의 SEM 상, (d-1) 및 (d-2) 는 각각, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하고, 이어서 실리사이드 어닐을 실시하여 얻어진 막의 단면 및 표면의 SEM 상이다.
이하, 본 발명의 실시형태를 설명한 후, 도면을 참조하여, 개개의 요소에 대해 상세하게 설명한다.
본 발명에 관련된 NiSi 막의 형성 방법의 실시형태에 의하면, 이 형성 방법은, Si 를 주조성으로 하는 기판 상에, 니켈알킬아미디네이트 가스를 원료 가스로서 사용하고 또한, 환원 가스로서 NH3 및 H2 를 사용하여 열 CVD 법에 의해 형성된 Ni 막을 가열 처리함으로써 기판의 상층에 NiSi 막을 형성하는 방법으로서, NiSi 막을 형성하는 가열 처리 전에, 그 가열 처리 온도보다 낮고, NiSi 막이 형성되지 않는 온도, 일반적으로 300 ∼ 400 ℃, 바람직하게는 300 ∼ 350 ℃ 의 온도에서, H2 가스를 사용하여 상기 Ni 막을 프리 어닐하여 Ni 막 중의 불순물을 제거하고, 이어서 일반적으로 400 ∼ 500 ℃, 바람직하게는 400 ∼ 450 ℃ 의 온도에서, 얻어진 Ni 막을 실리사이드 어닐하여 NiSi 막을 형성하는 것으로 이루어진다. 또한, 상기 프리 어닐 처리의 온도는, Ni 막을 형성한 장치 내에서 프리 어닐 처리를 실시하는 경우에는, 그 하한 온도가 Ni 막을 형성한 온도여도, Ni 막 중의 불순물 N 을 제거할 수 있으면 된다.
본 발명에 관련된 저저항의 실리사이드막의 형성 방법의 실시형태에 의하면, 이 형성 방법은, Si 를 주조성으로 하는 기판 상에, 니켈알킬아미디네이트 가스 또는 코발트알킬아미디네이트 가스를 원료 가스로서 사용하고 또한, 환원 가스로서 NH3 및 H2 를 사용하여 열 CVD 법에 의해 형성된 Ni 막 또는 Co 막을 가열 처리함으로써 기판의 상층에 저저항의 실리사이드막을 형성하는 방법으로서, 저저항의 실리사이드막을 형성하는 가열 처리 전에, 그 가열 처리 온도보다 낮고, 저저항의 실리사이드막이 형성되지 않는 온도, 일반적으로 300 ∼ 400 ℃, 바람직하게는 300 ∼ 350 ℃ 의 온도에서, H2 가스를 사용하여 상기 Ni 막 또는 Co 막을 프리 어닐하여 금속막 중의 불순물을 제거하고, 이어서 일반적으로 400 ∼ 500 ℃, 바람직하게는 400 ∼ 450 ℃ 의 온도에서, 얻어진 Ni 막 또는 Co 막을 실리사이드 어닐하여 실리사이드막을 형성하는 것으로 이루어진다.
본 발명에 관련된 실리사이드 어닐용 금속막의 형성 방법의 실시형태에 의하면, 이 형성 방법은, Si 를 주조성으로 하는 기판 상에, 열 CVD 법에 의해, 금속막 형성 원료로서 니켈알킬아미디네이트 또는 코발트알킬아미디네이트를 사용하여 Ni 막 또는 Co 막으로 이루어지는 금속막을 형성하고, 이 금속막에 대해 H2 가스를 사용하여, 300 ∼ 400 ℃ 에서 프리 어닐함으로써 금속막 중의 금속막 형성용 원료 유래의 불순물인 질소를 제거하는 것으로 이루어진다.
본 발명에 관련된 진공 처리 장치의 실시형태에 의하면, 이 진공 처리 장치는, 진공 배기계를 구비한 성막실을 갖고, 성막실 내의 하부에 설치된 가열 수단을 구비한 기판 지지 스테이지와 그 상부에 형성된 샤워 플레이트를 구비하고, 성막실에 NH3 및 H2 로 이루어지는 환원 가스를 도입하기 위한 가스 도입 경로와 니켈알킬아미디네이트 가스로 이루어지는 Ni 막 형성용 원료 가스를 도입하기 위한 가스 도입 경로가 접속되고, Ni 막 형성용 원료 가스를 도입하기 위한 가스 도입 경로에는 원료 용기가 형성되고, 이 원료 용기에는 액체화한 원료를 버블링에 의해 가스화하여 성막실 내로 도입하기 위한 불활성 가스 도입 경로가 접속되어 이루어지는, Si 를 주조성으로 하는 기판 상에 실리사이드화를 목적으로 한 Ni 막을 형성하기 위한 진공 처리 장치로서, 또한 이 성막실에는, 진공하에 형성되는 Ni 막을 실리사이드 어닐하여 기판의 상층에 NiSi 막을 형성하기 전에 실시되는 Ni 막의 막질을 개선하는 프리 어닐용의 H2 가스를 공급하기 위한 가스 공급 경로가 형성되어 있고, 그리고 이 성막실이, 추가로 또한, 프리 어닐된 Ni 막을 진공인 채로 실리사이드화를 실시하기 위한 가열 처리 기구나, 프리 어닐을 실시하기 위한 가열 처리 기구를 구비하고 있어도 된다.
본 발명에 관련된 진공 처리 장치의 다른 실시형태에 의하면, 이 진공 처리 장치는, 진공 배기계를 구비한 성막실을 갖고, 성막실 내의 하부에 설치된 가열 수단을 구비한 기판 지지 스테이지와 그 상부에 형성된 샤워 플레이트를 구비하고, 성막실에 NH3 및 H2 로 이루어지는 환원 가스를 도입하기 위한 가스 도입 경로와 니켈알킬아미디네이트 가스 또는 코발트알킬아미디네이트 가스로 이루어지는 금속막 형성용 원료 가스를 도입하기 위한 가스 도입 경로가 접속되고, 금속막 형성용 원료 가스를 도입하기 위한 가스 도입 경로에는 원료 용기가 형성되고, 이 원료 용기에는 액체화한 원료를 버블링에 의해 가스화하여 성막실 내로 도입하기 위한 불활성 가스 도입 경로가 접속되어 이루어지는, Si 를 주조성으로 하는 기판 상에 실리사이드화를 목적으로 한 금속막을 형성하기 위한 진공 처리 장치로서, 또한 이 성막실에는, 진공하에 형성되는 금속막을 실리사이드 어닐하여 기판의 상층에 실리사이드막을 형성하기 전에 실시되는 금속막의 막질을 개선하는 프리 어닐용의 H2 가스를 공급하기 위한 가스 공급 경로가 성막실에 형성되어 있고, 그리고 이 성막실이, 추가로 또한, 프리 어닐된 금속막을 진공인 채로 실리사이드화를 실시하기 위한 가열 처리 기구나, 프리 어닐을 실시하기 위한 가열 처리 기구를 구비하고 있어도 된다.
이어서, 본 발명의 진공 처리 장치인 열 CVD 성막 장치에 대해 도 1 을 참조하여 설명한다. 도 1 에 나타내는 바와 같이, 진공 처리 장치는, 성막실 (11) 을 갖고, 이 성막실 내에 원료 가스 (예를 들어, 니켈알킬아미디네이트 가스 또는 코발트알킬아미디네이트 가스) 및 환원 가스 (예를 들어, NH3 및 H2 로 이루어지는 가스) 를 도입하기 위해서, 성막실 (11) 의 천정부에, 원료 용기 (12) 로부터의 가스 도입 경로 (13), NH3 가스를 도입하기 위한 가스 도입 경로 (14) 및 H2 가스를 도입하기 위한 가스 도입 경로 (15) 가 접속되어 있다. 이들 가스 도입 경로에는 매스 플로우 컨트롤러 및 밸브가 개설되어 있어, 소정 유량의 NH3 가스 및 H2 가스를, 각각 성막실 (11) 내에 도입하도록 구성되어 있다. 성막실 (11) 의 천정부에는 또한, 캐리어 가스 (예를 들어, Ar 등) 를 도입하기 위한 가스 도입 경로 (16) 가 접속되어 있다. 성막실 (11) 내에는, 그 하부에 처리되는 기판 (S) 을 재치하기 위한 기판 지지 스테이지 (17) 가 설치되어 있고, 또한, 그 상부의 천정부에는 샤워 플레이트 (18) 가 배치되어 있다. 원료 용기 (12) 에는 원료 가스 형성용의 액체 원료 (12a) 가 가득 채워져 있어, 가스 도입 경로 (16) 로부터 분기된 경로 (16a) 로부터 예를 들어 Ar 가스 등을 불어 넣어, 버블링에 의해 원료 가스를 형성시켜 성막실 (11) 내로 도입할 수 있도록 구성되어 있다. 또한 성막실 (11) 내를 소정의 감압으로 설정하기 위한 배기계 (19) 가 접속되어 있다.
도 1 에 나타내는 진공 처리 장치의 동작은 종래 기술의 열 CVD 장치의 경우와 거의 동일한 것이므로, 간략화하여 이하 설명한다. 처리되는 기판 (S) 을 성막실 (11) 내의 기판 지지 스테이지 (17) 상에 재치하고, 원료 용기 (12) 로부터 버블링 등에 의해 형성시킨 원료 가스를, 또한, 가스 도입 경로 (14 및 15) 를 통하여 환원 가스를, 샤워 플레이트 (18) 를 거쳐 성막실 (11) 내로 도입한다. 성막실 (11) 내에 재치되어 있는 기판 (S) 은 소정의 온도로 가열되어 있고, 또한, 성막실 (11) 안은 소정의 감압으로 유지되어 있다. 이렇게 하여, 기판 (S) 상에서 성막이 실시되고, 원하는 막두께의 금속막이 형성된다.
이하, Ni 막용 원료로서 니켈알킬아미디네이트 (N,N'-Ni((tBu)2-amd)2 (이하, Ni-Amd 로 약기한다)) 를 사용하여, 열 CVD 에 의해 Ni 막을 형성하고, H2 프리 어닐을 실시하고, 이어서 실리사이드 어닐을 실시하는 프로세스에 대해 구체적으로 설명한다.
먼저, Si 기판 (웨이퍼) 상에 금속막 (Ni 막) 을 형성한 후에 실리사이드막을 형성하는 방법에 대해, 도 2 를 참조하여 설명한다.
도 2(a) ∼ (e) 에 나타내는 바와 같이, Si 기판 상에 형성되어 있는 자연 산화막을 통상적인 방법에 의해 제거하고 (a), 자연 산화막이 제거된 Si 기판 상에, CVD 법이나 PVD 법 등에 의해, 통상적인 프로세스 조건으로 Ni 막을 형성하고 (b), Ni 막이 형성된 Si 기판에 대해, 소정의 온도에서 최초의 열처리 (프리 어닐) 를 실시하여 Si 기판 상에 Ni2Si 막을 형성하고 (이 때, 이 막 상에 미반응의 Ni 막이 잔류하고 있다) (c), 웨트 에칭에 의해 미반응의 Ni 막을 제거하고 (d), 이어서 소정의 온도에서 2 번째의 열처리 (실리사이드 어닐) 를 실시하여 실리사이드 (NiSi) 막을 형성한다 (e).
상기한 최초의 프리 어닐은 저온에서 실시하여, 준안정인 실리사이드를 형성한 후에, 미반응의 Ni 막을 제거한다. 이 경우, 최초의 프리 어닐을 저온에서 실시하는 것은, Si 의 확산 반응이 지나치게 진행되어, 게이트 전극과 확산층 형상의 주변부에까지 여분의 실리사이드막이 형성되는 것을 방지하기 위해서이다. 또한, 상기 Ni 막의 막두께에는 특별히 제한은 없지만, 비용면에서 보면, 가능한 한 얇은 막인 편이 좋다. 지나치게 두꺼우면, 실리사이드화를 도중에 멈추고, 미반응 Ni 막을 에칭 제거하는 비용이 여분으로 든다는 문제가 있기 때문이다. 최적의 막두께이면, 그러한 에칭 제거의 수고를 생략하고, 실리사이드막을 형성할 수 있다.
도 3 에, Ni/Si 및 Co/Si 에 있어서의, 금속 리치상, NiSi, NiSi2, C02Si, CoSi, CoSi2 에 대한 온도 (℃) 와 저항값 (임의 단위) 의 관계를 나타낸다. 도 3 으로부터 분명한 바와 같이, NiSi, CoSi2 의 경우에 저항값이 낮아짐을 알 수 있다.
이어서, 상기 Ni-Amd 를 사용하여 실시하는 성막에 대해 구체적으로 설명한다. 110 ℃ 정도로 가열되어 유지된 원료 용기 내에, Ni 막 형성용 원료로서 Ni-Amd 를 용해한 액을 충전한다. 원료 가스의 도입 경로 및 성막실의 벽면은, 배관 내 및 성막실 벽면에 대한 원료 흡착을 억제하기 위해, 120 ℃ 이상으로 가온하고, 기판 지지 스테이지 온도는 350 ℃ 이하, 예를 들어 200 ∼ 280 ℃ 로 유지한다.
Ni-Amd 를 성막실까지 수송하는 캐리어 가스에는 Ar 등의 불활성 가스를 사용하여, 예를 들어 유량 150 sccm 정도로 버블링시키면 된다.
Ni-Amd 가스는 단순한 열분해에서는 280 ℃ 이하에서 성막 속도가 매우 늦기 때문에, 환원 가스로서 H2 와 NH3 을 사용한다. 환원 가스의 총량은 캐리어 가스 유량의 2 배 이상으로 하고, H2/(H2＋NH3) 비는 0.9 이하이면 되고, H2:NH3＝1:1 이어도 된다.
상기 조건에서 Ni 성막을 실시한다.
성막 종료 후, 프리 어닐 (H2 프리 어닐) 을 하는 경우에는 H2 플로우가 가능한 챔버로 반송한다. 진공 중 반송이어도 되고, 한 번 대기에 꺼내고 나서 반송해도 되며 어느 쪽이라도 상관없다. 이 경우, 성막 종료 후의 기판을 냉각하지 않고, 그대로의 상태로 다음의 처리 챔버로 반송하면 된다. 성막 온도가 프리 어닐 온도 범위 내이면, 그대로 프리 어닐을 실시하고, 프리 어닐 온도 범위보다 낮으면, 가열하여 프리 어닐을 실시하면 된다.
Ni 막에 대한 상기 프리 어닐에 있어서의 가스종으로는, 이하의 실시예에서 설명하는 바와 같이, H2 가스를 사용하는 것이 필요하고, Ar 가스나 NH3 가스로는 원하는 목적을 달성할 수 없다.
이하에서 설명하는 도 5 및 7 의 AES 결과로부터 분명한 바와 같이, 원료 가스 유래나, NH3 환원 가스 유래의 N 이 애즈 증착 막 중에 수십 ％ 정도 혼입되어 있음을 알 수 있다. H2 프리 어닐에 의해 애즈 증착 막 중의 불순물인 N 이 NH3 등으로서 제거됨으로써 금속막의 막질이 개선되어, 양호한 실리사이드 계면이 형성된 것으로 생각된다.
H2 프리 어닐의 가열 온도는 일반적으로 300 ∼ 400 ℃, 바람직하게는 300 ∼ 350 ℃ 의 온도에서, 유지 시간은 5 min 정도로 실시한다. 이 온도 범위 내에서 실시하면, 프리 어닐의 효과를 달성할 수 있고, 특히 Ni 막 중에 존재하는 불순물인 N 이 감소·제거될 수 있다. 한편, 이 온도 범위를 벗어나면, 프리 어닐의 효과를 달성할 수 없다.
H2 프리 어닐 후, 통상적인 방법으로 실리사이드 어닐 처리를 실시하였다.
이 경우의 처리 온도는 400 ∼ 500 ℃, 바람직하게는 400 ∼ 450 ℃ 이다. 이 온도 범위 내이면, 양호한 실리사이드화가 일어나, Ni 의 경우, NiSi 막이 형성될 수 있다.
이하의 실시예 1 과 같은 CVD 조건으로 성막 (애즈 증착 막 형성) 한 후에, H2 프리 어닐을 실시하고, 이어서 실리사이드 어닐을 실시하여 얻어진 막의 경우, 및 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하지 않고, 바로 실리사이드 어닐을 실시하여 얻어진 막의 경우에 대해, 각각, 실리사이드 어닐 후의 기판 단면의 SEM 상을 도 4(a) 및 (b) 에 나타낸다. 또한, 도 5(a) ∼ (c) 에, 애즈 증착 막 (a), 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하지 않고, 바로 실리사이드 어닐을 실시하여 얻어진 막 (b), 및 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하고, 이어서 실리사이드 어닐을 실시하여 얻어진 막 (c) 에 대해, 각각, AES 분석을 실시한 결과를 나타낸다.
도 4(a) 로부터 분명한 바와 같이, 애즈 증착 후에 H2 프리 어닐을 실시하고, 이어서 실리사이드 어닐을 실시한 경우에는, 전체면에서 실리사이드화 반응이 일어나고 있음을 알 수 있다. 이 점에 대해서는, 도 5(c) 에 나타내는 AES 분석의 결과로부터도 NiSi 가 형성되어 있음을 알 수 있다. H2 프리 어닐을 실시함으로써, 애즈 증착 막 중에 불순물로서 존재하고 있는 N (도 5(a)) 이 제거되어 있기 (도 5(c)) 때문에, 이와 같은 결과가 얻어졌던 것으로 생각된다.
한편, 도 4(b) 로부터 분명한 바와 같이, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하지 않고, 바로 실리사이드 어닐을 실시한 경우에는, 실리사이드화 반응은 일어나고 있지만, 결정 방위를 따른 쐐기상의 반응이 일어나고 있음을 알 수 있다. 결정 방위를 따른 쐐기상의 반응은, 고저항인 NiSi2 가 형성되어 있는 것으로 생각된다. 이 NiSi2 가 형성되면, 저저항인 NiSi 로 할 수 없다. 도 5(b) 로부터 분명한 바와 같이, H2 프리 어닐을 실시하지 않으면 얻어진 실리사이드막 중에 불순물 N 이 잔류하고 있기 때문에, 이와 같은 결과가 얻어졌던 것으로 생각된다.
상기 도 4 의 경우와 동일하게, 실리사이드 어닐 프로세스를 실시한 경우의 각 단계에서의 기판의 단면 SEM 상을 시계열로 나열하여, 도 6(a) ∼ (d) 에 나타낸다. 도 6(a) 는, 이하의 실시예 1 과 동일한 조건으로 형성한 애즈 증착 막의 SEM 상, 도 6(b) 는, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하지 않고, 바로 실리사이드 어닐을 실시하여 얻어진 막의 SEM 상, 도 6(c) 는, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하여 얻어진 막의 SEM 상, 도 6(d) 는, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하고, 이어서 실리사이드 어닐을 실시하여 얻어진 막의 SEM 상을 나타낸다.
또한, 도 7(a) ∼ (d) 에, 상기 도 6 의 SEM 상을 촬영한 각 막에 대응하여, 각 막의 AES 분석 결과를 나타낸다. 도 7(a) 는, 애즈 증착 막의 경우, 도 7(b) 는, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하지 않고, 바로 실리사이드 어닐을 실시하여 얻어진 막의 경우, 도 7(c) 는, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하여 얻어진 막의 경우, 도 7(d) 는, 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하고, 이어서 실리사이드 어닐을 실시하여 얻어진 막의 경우의 AES 분석 결과를 나타낸다.
도 7(c) 로부터 분명한 바와 같이, H2 프리 어닐에 의해 애즈 증착 막 중의 불순물, 특히 N 이 제거되고 있음을 알 수 있다. 도 7(b) 및 (d) 에 대해서는, 상기 도 5(b) 및 (c) 에 대해 설명한 바와 같다. 또한, 도 7(d) 의 경우, Ni/Si 경계가 애즈 증착 막인 때보다 브로드해져 있어, 실리사이드화 반응이 일어나고 있음을 알 수 있다 (Ni 실리사이드에 있어서는, Ni 가 확산종이다). 또한 도 6(d) 및 7(d) 로부터, NiSi 막이 형성되어 있음을 알 수 있다.
상기에서는 Si 기판을 사용하여 설명했지만, 본 발명에서는 Si 를 함유하는 기판이면, 동일하게 양호한 실리사이드막이 형성될 수 있다. Si 를 함유하는 기판으로는, 예를 들어, Si 기판, SiC 기판 및 SiGe 기판 등을 들 수 있다. 또한, 금속막인 애즈 증착 막 중의 불순물을 저하시켜, 금속막과 기판의 반응을 촉진한다는 관점에서는, Ni 및 Co 이외의 다른 금속을 주조성으로 한 금속막을 갖는 반도체 디바이스 등에도 적응 가능하다.
또한, 상기에서는 Ni 막의 경우에 대해 설명했지만, Co 막의 경우도, 열 CVD 법 등에 의해 형성된 Co 막에 대해, Ni 막의 경우와 동일하게, H2 프리 어닐을 하여, 불순물 N 을 제거한 후에, 실리사이드 어닐을 실시하면, 저저항의 CoSi2 막을 형성할 수 있다.
본 발명에 관련된 성막 장치의 실시형태에 대해 도 8 을 참조하여 이하 설명한다.
이 성막 장치 (8) 은, 다각형 형상의 반송실 (81) 의 각 변에, 게이트 밸브 (82) 를 통하여 진공 처리 장치 (83), 프리 어닐실 (84), 실리사이드 어닐실 (85) 이 접속되어 이루어지고, 또한, 반송실 (81) 에는 게이트 밸브 (82) 를 통하여 로드/언로드실 (86) 이 접속되어 있고, 로드/언로드실 (86) 로부터 반송된 기판을 처리하기 위해서, 반송 로봇에 의해, 반송실 (81) 을 통하여, 진공 처리 장치 (83) 내, 프리 어닐실 (84) 내, 및 실리사이드 어닐실 (85) 내로 기판을 순차 반송·반출할 수 있도록 구성되어 있다. 또한, 반송실, 그 주위에 배치되는 기판 처리 장치 내지는 기판 처리실, 및 로드/언로드실 등은, 각각이 진공 배기계와 접속되어 있어도, 혹은 전체를 일괄하여 1 개의 진공 배기계로 제어해도 되는 것은 물론이다.
상기 진공 처리 장치 (83) 는, 진공 배기계를 구비한 성막실을 갖고, 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지와 그 상부에 형성한 샤워 플레이트를 구비하고, 성막실에 환원 가스를 도입하기 위한 가스 도입 경로와 니켈알킬아미디네이트 가스 또는 코발트알킬아미디네이트 가스로 이루어지는 금속막 형성용 원료 가스를 도입하기 위한 가스 도입 경로가 접속되고, 금속막 형성용 원료 가스를 도입하기 위한 가스 도입 경로에는 원료 용기가 형성되고, 이 원료 용기에는 액체화한 원료를 버블링에 의해 가스화하여 성막실 내로 도입하기 위한 불활성 가스 도입 경로가 접속되어 이루어지는, Si 를 주조성으로 하는 기판 상에 실리사이드화를 목적으로 한 금속막을 형성하는 장치이다.
상기 프리 어닐실 (84) 은, 진공 배기계를 구비한 성막실을 갖고, 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지와 그 상부에 형성한 샤워 플레이트를 구비하고, 성막실에, 진공 처리 장치에 의해 진공하에 형성된 금속막의 막질을 개선하는 프리 어닐용의 H2 가스를 공급하기 위한 가스 공급 경로가 형성되어 있는 것이다.
상기 실리사이드 어닐실 (85) 은, 진공 배기계를 구비한 성막실을 갖고, 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지를 구비하고, 성막실에, 프리 어닐실에 있어서 진공하에 형성된 금속막의 막질을 개선하는 프리 어닐을 실시한 금속막을 진공하 실리사이드화하기 위한 것이다.
이 성막 장치는, 상기와 같이 하여 실리사이드막을 형성한 후, 원하는 바에 따라 추가로 이 막 상에 다른 막을 형성시키거나 또는 다른 처리를 실시하거나 하는 경우에는, 그러한 막형성 공정이나 다른 처리 공정을 실시하는 1 개 또는 복수의 장치를 반송실 (81) 의 주위에 게이트 밸브 (82) 를 통하여 배치하고, 반송실 (81) 내의 반송 로봇에 의해 순차 반입/반출을 실시하여, 각각의 처리를 실시할 수 있도록 구성할 수 있다.
실시예 1
본 실시예에서는, 열 CVD 법에 의해 형성한 Ni 막에 대해 프리 어닐할 때에, 프리 어닐용 가스종으로서 H2 가스, Ar 가스 및 NH3 가스를 각각 사용하여 동일한 조건하에서 프리 어닐을 실시하고, 그 후 실리사이드 어닐을 실시하였다.
열 CVD 법에 의한 Ni 막의 형성은, 원료 가스로서 Ni-Amd 가스 그리고 환원 가스로서 NH3 가스 및 H2 가스를 사용하여, 샤워 플레이트 온도 : 150 ℃, 원료 용기 온도: 130 ℃, 기판 지지 스테이지 온도: 240 ℃, 캐리어 가스 (Ar) 유량 : 150 sccm, NH3 가스 유량 : 150 sccm, H2 가스 유량 : 150 sccm, 성막 압력 : 390 Pa 로 실시하였다. 또한, H2 가스, Ar 가스 및 NH3 가스의 각각에 의한 프리 어닐은 350℃ 에서 300 초간 실시하고, 실리사이드 어닐은 400 ℃ 에서 실시하였다.
각각의 공정에 있어서의 기판 표면의 SEM 상을 도 9(a) ∼ (h) 에 나타낸다. 즉, 도 9(a) ∼ (h) 는, 각각, 애즈 증착 막 (a), 애즈 증착 막 형성 후에 프리 어닐을 실시하지 않고, 바로 실리사이드 어닐하여 얻어진 막 (b), 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하여 얻어진 막 (c), 애즈 증착 막 형성 후에 H2 프리 어닐을 실시하고, 이어서 실리사이드 어닐을 실시하여 얻어진 막 (d), 애즈 증착 막 형성 후에 Ar 프리 어닐을 실시하여 얻어진 막 (e), 애즈 증착 막 형성 후에 Ar 프리 어닐을 실시하고, 이어서 실리사이드 어닐을 실시하여 얻어진 막 (f), 애즈 증착 막 형성 후에 NH3 프리 어닐을 실시하여 얻어진 막 (g), 그리고 애즈 증착 막 형성 후에 NH3 프리 어닐을 실시하고, 이어서 실리사이드 어닐을 실시하여 얻어진 막 (h) 에 대한 SEM 상을 나타낸다.
도 9(a) ∼ (h) 로부터 분명한 바와 같이, NiSi 막이 형성되는 실리사이드화 반응을 확인할 수 있던 것은 H2 프리 어닐을 실시한 경우만이고, Ar 이나 NH3 에 의한 프리 어닐에서는 목적으로 하는 실리사이드막은 얻어지지 않았다.
상기한 도 5 및 7 의 AES 결과를 감안하면, 애즈 증착 상태의 Ni 막 중에 혼입되어 있는 원료 가스 유래나 NH3 환원 가스 유래의 N 이 H2 프리 어닐에 의해 NH3 등으로서 제거됨으로써 Ni 막의 막질이 개선되어, 양호한 저저항 실리사이드 (NiSi) 계면이 형성된 것으로 생각된다. 한편, Ar 가스 및 NH3 가스에 의한 프리 어닐의 경우에는, 그러한 작용이 없었기 때문인 것으로 생각된다.
실시예 2
본 실시예에서는, 원료 가스로서 Ni-Amd 가스 그리고 환원 가스로서 NH3 가스 및 H2 가스를 사용하고, (1) 열 CVD 법에 의해 Si 기판 상에 Ni 막을 형성한 경우, (2) 이 애즈 증착 막에 대해 H2 프리 어닐하지 않고, 바로 실리사이드 어닐하여 실리사이드막을 형성한 경우, (3) 이 애즈 증착 막에 대해 H2 프리 어닐만 한 경우, 및 (4) 이 애즈 증착 막에 대해 H2 프리 어닐하고, 이어서 실리사이드 어닐하여 실리사이드막을 형성한 경우에 대해, 기판 상에 형성된 막에 대해, 기판 단면 및 표면의 SEM 상을 검토하여, 얻어진 막의 저항값을 측정하였다.
열 CVD 법에 의한 Ni 막의 형성은, 샤워 플레이트 온도 : 150 ℃, 원료 용기 온도 : 130 ℃, 기판 지지 스테이지 온도 : 200 ℃, 캐리어 가스 (Ar) 유량 : 150 sccm, NH3 가스 유량 : 150 sccm, H2 가스 유량 : 150 sccm, 성막 압력 : 390 Pa 로 실시하였다. 또한, H2 프리 어닐은 350 ℃ 에서 300 초간 실시하고, 실리사이드 어닐은 400 ℃ 에서 실시하였다.
얻어진 SEM 상을 도 10(a-1) ∼ (d-2) 에 나타낸다. 도 10(a-1) 및 (a-2) 는, 각각, 애즈 증착 막의 단면 및 표면의 SEM 상이고, 이 막의 저항값은 39 Ω/□ (ohm/sq) 이었다. 도 10(b-1) 및 (b-2) 는, 각각, 애즈 증착 막에 대해, 바로 실리사이드 어닐하여 얻어진 실리사이드막의 단면 및 표면의 SEM 상이고, 얻어진 막의 저항값은 10.9 Ω/□ (ohm/sq) 이었다. 도 10(c-1) 및 (c-2) 는, 각각, 애즈 증착 막에 대해 H2 프리 어닐만 한 경우의 막의 단면 및 표면의 SEM 상이고, 얻어진 막의 저항값은 8.8 Ω/□ (ohm/sq) 이었다. 도 10(d-1) 및 (d-2) 는, 각각, 애즈 증착 막에 대해 H2 프리 어닐하고, 이어서 실리사이드 어닐하여 얻어진 실리사이드막의 단면 및 표면의 SEM 상이고, 얻어진 막의 저항값은 3.1 Ω/□ (ohm/sq) 이었다.
상기한 바와 같이, 본 발명 방법에 의해 얻어진 실리사이드막의 저항값이 가장 낮았다 (도 10(d-1) 및(d-2)). 도 10(d-1) 및 (d-2) 로부터 분명한 바와 같이, 본 발명 방법에 의하면, 전체면이 실리사이드 (NiSi) 화되어 있었다.
본 발명에 의하면, 저저항의 실리사이드막을 제공할 수 있으므로, 실리사이드막을 적용하는 반도체 디바이스를 제조하는 기술 분야에서 이용 가능하다.
8 : 성막 장치
11 : 성막실
12 : 원료 용기
12a : 액체 원료
13, 14, 15, 16 : 가스 도입 경로
16a : 경로
17 : 기판 지지 스테이지
18 : 샤워 플레이트
19 : 배기계
81 : 반송실
82 : 게이트 밸브
83 : 진공 처리 장치
84 : 프리 어닐실
85 : 실리사이드 어닐실
86 : 로드/언로드실
S : 기판

Claims (14)

  1. Si 함유 기판 상에 Ni 막을 형성하고, 상기 Ni 막을 가열 처리함으로써 상기 기판의 상층에 NiSi 막을 형성하는 방법으로서, NiSi 막을 형성하는 가열 처리 전에, 그 가열 처리 온도보다 낮고, NiSi 막이 형성되지 않는 온도에서, H2 가스를 사용하여 상기 Ni 막을 프리 어닐하여, Ni 막 중의 불순물을 제거하고, 이어서 얻어진 Ni 막을 실리사이드 어닐하여 NiSi 막을 형성하는 것을 특징으로 하는 NiSi 막의 형성 방법.
  2. 제 1 항에 있어서,
    Ni 막의 형성 원료로서 니켈알킬아미디네이트를 사용하여 열 CVD 법에 의해 Ni 막을 형성하는 것을 특징으로 하는 NiSi 막의 형성 방법.
  3. Si 함유 기판 상에 금속막을 형성하고, 상기 금속막을 가열 처리함으로써 상기 기판의 상층에 실리사이드막을 형성하는 방법으로서, 실리사이드막을 형성하는 가열 처리 전에, 그 가열 처리 온도보다 낮고, 저저항의 실리사이드막이 형성되지 않는 온도에서, H2 가스를 사용하여 상기 금속막을 프리 어닐하여, 금속막 중의 불순물을 제거하고, 이어서 얻어진 금속막을 실리사이드 어닐하여 저저항의 실리사이드막을 형성하는 것을 특징으로 하는 실리사이드막의 형성 방법.
  4. 제 3 항에 있어서,
    금속막의 형성 원료로서 니켈알킬아미디네이트 또는 코발트알킬아미디네이트를 사용하여 열 CVD 법에 의해 금속막을 형성하는 것을 특징으로 하는 실리사이드막의 형성 방법.
  5. Si 함유 기판 상에 열 CVD 법에 의해 금속막을 형성하고, 상기 금속막에 대해 H2 가스를 사용하여 프리 어닐함으로써 상기 금속막 중의 금속막 형성용 원료 유래의 불순물인 질소를 제거하는 것을 특징으로 하는 실리사이드 어닐용 금속막의 형성 방법.
  6. 제 5 항에 있어서,
    금속막이 Ni 막 또는 Co 막인 것을 특징으로 하는 실리사이드 어닐용 금속막의 형성 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    금속막 형성 원료로서 니켈알킬아미디네이트 또는 코발트알킬아미디네이트를 사용하는 것을 특징으로 하는 실리사이드 어닐용 금속막의 형성 방법.
  8. 제 5 항 또는 제 6 항에 있어서,
    H2 가스를 사용하는 프리 어닐을 300 ∼ 400 ℃ 에서 실시하는 것을 특징으로 하는 실리사이드 어닐용 금속막의 형성 방법.
  9. 진공 배기계를 구비한 성막실을 갖고, 상기 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지와 그 상부에 형성한 샤워 플레이트를 구비하고, 상기 성막실에 환원 가스를 도입하기 위한 가스 도입 경로와 니켈알킬아미디네이트 가스로 이루어지는 Ni 막 형성용 원료 가스를 도입하기 위한 가스 도입 경로가 접속되고, 상기 Ni 막 형성용 원료 가스를 도입하기 위한 가스 도입 경로에는 원료 용기가 형성되고, 상기 원료 용기에는 액체화한 원료를 버블링에 의해 가스화하여 상기 성막실 내로 도입하기 위한 불활성 가스 도입 경로가 접속되어 이루어지는, Si 함유 기판 상에 실리사이드화를 목적으로 한 Ni 막을 형성하기 위한 진공 처리 장치로서, 진공하에 형성되는 Ni 막을 실리사이드 어닐하여 상기 기판의 상층에 NiSi 막을 형성하기 전에 실시되는 Ni 막의 막질을 개선하는 프리 어닐용의 H2 가스를 공급하기 위한 가스 공급 경로가 상기 성막실에 형성되어 있는 것을 특징으로 하는 진공 처리 장치.
  10. 진공 배기계를 구비한 성막실을 갖고, 상기 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지와 그 상부에 형성한 샤워 플레이트를 구비하고, 상기 성막실에 환원 가스를 도입하기 위한 가스 도입 경로와 니켈알킬아미디네이트 가스 또는 코발트알킬아미디네이트 가스로 이루어지는 금속막 형성용 원료 가스를 도입하기 위한 가스 도입 경로가 접속되고, 상기 금속막 형성용 원료 가스를 도입하기 위한 가스 도입 경로에는 원료 용기가 형성되고, 상기 원료 용기에는 액체화한 원료를 버블링에 의해 가스화하여 상기 성막실 내로 도입하기 위한 불활성 가스 도입 경로가 접속되어 이루어지는, Si 함유 기판 상에 실리사이드화를 목적으로 한 금속막을 형성하기 위한 진공 처리 장치로서, 진공하에 형성된 금속막을 실리사이드 어닐하여 상기 기판의 상층에 실리사이드막을 형성하기 전에 실시되는 금속막의 막질을 개선하는 프리 어닐용의 H2 가스를 공급하기 위한 가스 공급 경로가 상기 성막실에 형성되어 있는 것을 특징으로 하는 진공 처리 장치.
  11. 제 10 항에 있어서,
    성막실이, 추가로, 프리 어닐된 금속막을 진공인 채로 실리사이드화를 실시하기 위한 가열 처리 기구를 구비하고 있는 것을 특징으로 하는 진공 처리 장치.
  12. 제 10 항 또는 제 11 항에 있어서,
    성막실이, 추가로, 프리 어닐을 실시하기 위한 가열 처리 기구를 구비하고 있는 것을 특징으로 하는 진공 처리 장치.
  13. 진공 배기계를 구비한 성막실을 갖고, 상기 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지와 그 상부에 형성한 샤워 플레이트를 구비하고, 상기 성막실에 환원 가스를 도입하기 위한 가스 도입 경로와 니켈알킬아미디네이트 가스로 이루어지는 Ni 막 형성용 원료 가스를 도입하기 위한 가스 도입 경로가 접속되고, 상기 Ni 막 형성용 원료 가스를 도입하기 위한 가스 도입 경로에는 원료 용기가 형성되고, 상기 원료 용기에는 액체화한 원료를 버블링에 의해 가스화하여 상기 성막실 내로 도입하기 위한 불활성 가스 도입 경로가 접속되어 이루어지는, Si 함유 기판 상에 실리사이드화를 목적으로 한 Ni 막을 형성하는 진공 처리 장치와 진공 배기계를 구비한 성막실을 갖고, 상기 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지와 그 상부에 형성한 샤워 플레이트를 구비하고, 상기 성막실에, 상기 진공 처리 장치에 의해 진공하에 형성된 Ni 막의 막질을 개선하는 프리 어닐용의 H2 가스를 공급하기 위한 가스 공급 경로가 형성되어 있는 프리 어닐실과, 진공 배기계를 구비한 성막실을 갖고, 상기 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지를 구비하고, 상기 성막실에, 상기 프리 어닐실에 있어서 진공하에 형성된 Ni 막의 막질을 개선하는 프리 어닐을 실시한 Ni 막을 진공하 NiSi 화하기 위한 실리사이드 어닐실과, 상기 기판의 로드/언로드실을 다각형의 반송실 주위에 게이트 밸브를 통하여 접속시켜 이루어지고, 상기 로드/언로드실로부터 반송된 상기 기판을 처리하기 위해서, 상기 반송실을 통하여, 상기 진공 처리 장치 내, 상기 프리 어닐실 내, 및 실리사이드 어닐실 내로 기판을 순차 반송·반출할 수 있도록 구성되어 이루어지는 것을 특징으로 하는 성막 장치.
  14. 진공 배기계를 구비한 성막실을 갖고, 상기 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지와 그 상부에 형성한 샤워 플레이트를 구비하고, 상기 성막실에 환원 가스를 도입하기 위한 가스 도입 경로와 니켈알킬아미디네이트 가스 또는 코발트알킬아미디네이트 가스로 이루어지는 금속막 형성용 원료 가스를 도입하기 위한 가스 도입 경로가 접속되고, 상기 금속막 형성용 원료 가스를 도입하기 위한 가스 도입 경로에는 원료 용기가 형성되고, 상기 원료 용기에는 액체화한 원료를 버블링에 의해 가스화하여 상기 성막실 내로 도입하기 위한 불활성 가스 도입 경로가 접속되어 이루어지는, Si 함유 기판 상에 실리사이드화를 목적으로 한 금속막을 형성하는 진공 처리 장치와 진공 배기계를 구비한 성막실을 갖고, 상기 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지와 그 상부에 형성한 샤워 플레이트를 구비하고, 상기 성막실에, 상기 진공 처리 장치에 의해 진공하에 형성된 금속막의 막질을 개선하는 프리 어닐용의 H2 가스를 공급하기 위한 가스 공급 경로가 형성되어 있는 프리 어닐실과 진공 배기계를 구비한 성막실을 갖고, 상기 성막실 내의 하부에 설치한 가열 수단을 구비한 기판 지지 스테이지를 구비하고, 상기 성막실에, 상기 프리 어닐실에 있어서 진공하에 형성된 금속막의 막질을 개선하는 프리 어닐을 실시한 금속막을 진공하 실리사이드화하기 위한 실리사이드 어닐실과, 상기 기판의 로드/언로드실을 다각형의 반송실 주위에 게이트 밸브를 통하여 접속시켜 이루어지고, 상기 로드/언로드실로부터 반송된 상기 기판을 처리하기 위해서, 상기 반송실을 통하여, 상기 진공 처리 장치 내, 상기 프리 어닐실 내, 및 실리사이드 어닐실 내로 기판을 순차 반송·반출할 수 있도록 구성되어 이루어지는 것을 특징으로 하는 성막 장치.
KR1020120029778A 2011-03-25 2012-03-23 ＮｉＳｉ 막의 형성 방법, 실리사이드막의 형성 방법, 실리사이드 어닐용 금속막의 형성 방법, 진공 처리 장치, 및 성막 장치 KR101349993B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-068514 2011-03-25
JP2011068514A JP5725454B2 (ja) 2011-03-25 2011-03-25 ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置

Publications (2)

Publication Number Publication Date
KR20120109384A KR20120109384A (ko) 2012-10-08
KR101349993B1 true KR101349993B1 (ko) 2014-01-13

Family

ID=46877695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120029778A KR101349993B1 (ko) 2011-03-25 2012-03-23 ＮｉＳｉ 막의 형성 방법, 실리사이드막의 형성 방법, 실리사이드 어닐용 금속막의 형성 방법, 진공 처리 장치, 및 성막 장치

Country Status (3)

Country Link
US (1) US8815737B2 (ko)
JP (1) JP5725454B2 (ko)
KR (1) KR101349993B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017070190A1 (en) * 2015-10-23 2017-04-27 Applied Materials, Inc. Bottom-up gap-fill by surface poisoning treatment
US10192775B2 (en) 2016-03-17 2019-01-29 Applied Materials, Inc. Methods for gapfill in high aspect ratio structures

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5826698B2 (ja) * 2011-04-13 2015-12-02 株式会社アルバック Ｎｉ膜の形成方法
US20140057399A1 (en) * 2012-08-24 2014-02-27 International Business Machines Corporation Using Fast Anneal to Form Uniform Ni(Pt)Si(Ge) Contacts on SiGe Layer
JP5770806B2 (ja) 2013-10-02 2015-08-26 田中貴金属工業株式会社 化学蒸着法によるＳｉ基板上へのニッケル薄膜、及び、Ｓｉ基板上へのＮｉシリサイド薄膜の製造方法
JP6039616B2 (ja) * 2014-08-11 2016-12-07 東京エレクトロン株式会社 グラフェンの下地膜の生成方法、グラフェンの生成方法及びグラフェンの下地膜生成装置
US9607842B1 (en) * 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
CN107845681B (zh) * 2016-09-21 2020-06-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN109778251B (zh) * 2019-03-29 2019-12-10 中国科学院上海应用物理研究所 一种复合涂层结构的制备方法以及由此得到的复合涂层结构
US11133178B2 (en) 2019-09-20 2021-09-28 Applied Materials, Inc. Seamless gapfill with dielectric ALD films

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030073818A (ko) * 2002-03-13 2003-09-19 광주과학기술원 수소 이온 주입을 이용한 열적으로 안정한 ＮｉＳｉ의제조방법
JP2003328130A (ja) * 2002-05-16 2003-11-19 Tri Chemical Laboratory Inc 膜形成材料、膜形成方法、及び素子
US20100104896A1 (en) * 2008-10-29 2010-04-29 Motorola, Inc. Device and Method for Augmenting the Useful Life of an Energy Storage Device
US20100304561A1 (en) * 2006-10-30 2010-12-02 Tokyo Electron Limited Film forming method and substrate processing apparatus

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195619A (ja) * 1998-01-06 1999-07-21 Sony Corp 半導体装置の製造方法
JP2001203211A (ja) 2000-01-20 2001-07-27 Hitachi Kokusai Electric Inc 水素アニール処理方法及びその装置
US20030029715A1 (en) * 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US20090004850A1 (en) * 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
JP2007173743A (ja) * 2005-12-26 2007-07-05 Toshiba Corp 半導体装置の製造方法
JP2007214269A (ja) * 2006-02-08 2007-08-23 Sony Corp 金属シリサイド形成方法および半導体装置の製造方法
TW200746268A (en) * 2006-04-11 2007-12-16 Applied Materials Inc Process for forming cobalt-containing materials
CN101523593B (zh) * 2006-09-29 2012-05-23 瑞萨电子株式会社 半导体装置制造方法以及半导体装置
JP2008311457A (ja) * 2007-06-15 2008-12-25 Renesas Technology Corp 半導体装置の製造方法
JP5513767B2 (ja) 2008-06-25 2014-06-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置および半導体装置
JP2011066060A (ja) * 2009-09-15 2011-03-31 Tokyo Electron Ltd 金属シリサイド膜の形成方法
JP5225957B2 (ja) * 2009-09-17 2013-07-03 東京エレクトロン株式会社 成膜方法および記憶媒体
JP4943536B2 (ja) * 2009-10-30 2012-05-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030073818A (ko) * 2002-03-13 2003-09-19 광주과학기술원 수소 이온 주입을 이용한 열적으로 안정한 ＮｉＳｉ의제조방법
JP2003328130A (ja) * 2002-05-16 2003-11-19 Tri Chemical Laboratory Inc 膜形成材料、膜形成方法、及び素子
US20100304561A1 (en) * 2006-10-30 2010-12-02 Tokyo Electron Limited Film forming method and substrate processing apparatus
US20100104896A1 (en) * 2008-10-29 2010-04-29 Motorola, Inc. Device and Method for Augmenting the Useful Life of an Energy Storage Device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017070190A1 (en) * 2015-10-23 2017-04-27 Applied Materials, Inc. Bottom-up gap-fill by surface poisoning treatment
US11028477B2 (en) 2015-10-23 2021-06-08 Applied Materials, Inc. Bottom-up gap-fill by surface poisoning treatment
US10192775B2 (en) 2016-03-17 2019-01-29 Applied Materials, Inc. Methods for gapfill in high aspect ratio structures
US10811303B2 (en) 2016-03-17 2020-10-20 Applied Materials, Inc. Methods for gapfill in high aspect ratio structures
US11488856B2 (en) 2016-03-17 2022-11-01 Applied Materials, Inc. Methods for gapfill in high aspect ratio structures

Also Published As

Publication number Publication date
JP5725454B2 (ja) 2015-05-27
US8815737B2 (en) 2014-08-26
KR20120109384A (ko) 2012-10-08
US20120244701A1 (en) 2012-09-27
JP2012204655A (ja) 2012-10-22

Similar Documents

Publication Publication Date Title
KR101349993B1 (ko) ＮｉＳｉ 막의 형성 방법, 실리사이드막의 형성 방법, 실리사이드 어닐용 금속막의 형성 방법, 진공 처리 장치, 및 성막 장치
US7772114B2 (en) Method for improving uniformity and adhesion of low resistivity tungsten film
JP2017028198A (ja) エッチング方法及びエッチング装置
TW200910452A (en) Methods for depositing a high-k dielectric material using chemical vapor deposition process
KR20120062915A (ko) 니켈막의 성막 방법
JP6559107B2 (ja) 成膜方法および成膜システム
US20180144973A1 (en) Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
TW201805469A (zh) 金屬矽化物的選擇性形成
KR101363222B1 (ko) Ｎｉ 막의 형성 방법
JP5599623B2 (ja) 堆積チャンバにおける酸化からの導電体の保護
US20230212741A1 (en) Method for forming ruthenium thin film
US10991586B2 (en) In-situ tungsten deposition without barrier layer
JP2006351582A (ja) 半導体装置の製造方法及び基板処理装置
JP2007332422A (ja) 成膜方法及び成膜装置
JP3718297B2 (ja) 薄膜作製方法および薄膜作製装置
US8980742B2 (en) Method of manufacturing multi-level metal thin film and apparatus for manufacturing the same
JP2008231473A (ja) 膜形成方法および膜形成材料
JP2008024978A (ja) 成膜方法、成膜装置及び記憶媒体
JP5518866B2 (ja) 半導体装置の製造方法
CN108475638B (zh) Cu膜的形成方法
US20220259734A1 (en) Reducing Agents for Atomic Layer Deposition
KR20100121418A (ko) 성막 방법 및 플라즈마 성막 장치
JP2005093909A (ja) 基板処理方法及び基板処理装置
JP2019169724A (ja) エッチング方法及びエッチング装置
You et al. WNx Film Prepared by Atomic Layer Deposition using F-Free BTBMW and NH3 Plasma Radical for ULSI Applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 7