KR101243533B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101243533B1
KR101243533B1 KR1020060022098A KR20060022098A KR101243533B1 KR 101243533 B1 KR101243533 B1 KR 101243533B1 KR 1020060022098 A KR1020060022098 A KR 1020060022098A KR 20060022098 A KR20060022098 A KR 20060022098A KR 101243533 B1 KR101243533 B1 KR 101243533B1
Authority
KR
South Korea
Prior art keywords
carbon atoms
group
semiconductor device
formula
semiconductor
Prior art date
Application number
KR1020060022098A
Other languages
English (en)
Other versions
KR20060097655A (ko
Inventor
긴야 고다마
쯔또무 가시와기
가쯔유끼 이마자와
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20060097655A publication Critical patent/KR20060097655A/ko
Application granted granted Critical
Publication of KR101243533B1 publication Critical patent/KR101243533B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61K—PREPARATIONS FOR MEDICAL, DENTAL OR TOILETRY PURPOSES
    • A61K8/00—Cosmetics or similar toiletry preparations
    • A61K8/02—Cosmetics or similar toiletry preparations characterised by special physical form
    • A61K8/0208—Tissues; Wipes; Patches
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • C09D183/06—Polysiloxanes containing silicon bound to oxygen-containing groups
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F13/00—Bandages or dressings; Absorbent pads
    • A61F13/00051—Accessories for dressings
    • A61F13/00059—Accessories for dressings provided with visual effects, e.g. printed or colored
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F13/00—Bandages or dressings; Absorbent pads
    • A61F13/00051—Accessories for dressings
    • A61F13/00063—Accessories for dressings comprising medicaments or additives, e.g. odor control, PH control, debriding, antimicrobic
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61K—PREPARATIONS FOR MEDICAL, DENTAL OR TOILETRY PURPOSES
    • A61K9/00—Medicinal preparations characterised by special physical form
    • A61K9/70—Web, sheet or filament bases ; Films; Fibres of the matrix type containing drug
    • A61K9/7023—Transdermal patches and similar drug-containing composite devices, e.g. cataplasms
    • A61K9/703—Transdermal patches and similar drug-containing composite devices, e.g. cataplasms characterised by shape or structure; Details concerning release liner or backing; Refillable patches; User-activated patches
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61Q—SPECIFIC USE OF COSMETICS OR SIMILAR TOILETRY PREPARATIONS
    • A61Q19/00—Preparations for care of the skin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Biomedical Technology (AREA)
  • Wood Science & Technology (AREA)
  • Epidemiology (AREA)
  • Organic Chemistry (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Vascular Medicine (AREA)
  • Dermatology (AREA)
  • Dispersion Chemistry (AREA)
  • Birds (AREA)
  • Pharmacology & Pharmacy (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Silicon Polymers (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 소자 및(또는) 반도체 소자를 탑재한 기판을 갖는 반도체 장치에서, 반도체 소자를 반도체 밀봉제에 의해 밀봉하기 전 공정으로, 반도체 소자 및(또는) 반도체 소자를 탑재한 기판을 플라즈마 처리하고, 이어서 프라이머 조성물에 의해 프라이머 처리를 행한 후, 반도체 소자를 반도체 밀봉제로 밀봉하는 것을 특징으로 하는 반도체 장치의 제조 방법에 관한 것이다.
본 발명에 의해 제조된 반도체 장치, 특히 LED 패키지는 반도체 소자 또는 이것을 탑재한 기판과 밀봉 수지와의 접착성을 높이고, 장치의 신뢰성을 향상시킬 수 있으며, 특히 LED 장치에 효과적이라는 특징을 갖는다.
반도체 소자, 반도체 장치, 반도체 밀봉제, 플라즈마 처리, 프라이머 조성물

Description

반도체 장치의 제조 방법 {PROCESS FOR THE PREPARATION OF SEMICONDUCTOR DEVICE}
도 1은 표면 실장형 반도체 발광 장치의 일례(발광 소자가 절연성의 케이스 상에 다이본드된 것)를 나타내는 발광 다이오드의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 케이스
2: 발광 소자
3, 4: 리드 전극
5: 다이본드재
6: 금선
7: 밀봉 수지
[특허 문헌 1] 일본 특허 공개 (평)03-054715호 공보
[특허 문헌 2] 일본 특허 공개 (평)05-179159호 공보
[특허 문헌 3] 일본 특허 공고 (평)07-091528호 공보
[특허 문헌 4] 일본 특허 공개 제2002-235981호 공보
[특허 문헌 5] 일본 특허 공개 제2004-339450호 공보
본 발명은 LED 패키지 등의 반도체 장치의 제조 방법에 관한 것이고, 더욱 상세하게는 반도체 소자 또는 이것을 탑재한 기판과 밀봉 수지를 견고하게 접착시킬 수 있는 반도체 장치의 제조 방법에 관한 것이다.
일반적으로, 반도체 장치는 기판(패키지) 상에 존재하는 반도체 소자를 보호하기 위해서, 다양한 수지에 의해 보호, 밀봉되어 있지만, 그러한 반도체 장치의 신뢰성을 높이기 위해서는, 반도체 소자 또는 이것을 탑재한 기판과 밀봉 수지와의 높은 접착성, 밀착성이 요구된다. 그러나, 혹독한 열 사이클 시험이나 내습 시험 등에 의해, 현실에서는 반도체 소자 또는 이것을 탑재한 기판과 밀봉 수지 사이에 박리가 생기는 등의 문제가 생기는 경우가 있다. 따라서, 보다 신뢰성이 높은 반도체 장치를 제조하는 기술이 요망되고 있다.
지금까지도 각종 프라이머가 제안되어, 장치의 신뢰성을 높이고 있지만, 더욱 혹독한 조건에도 견딜 수 있는 반도체 장치의 제조 방법이 요망되고 있다.
또한, 본 발명과 관련된 공지 문헌으로서는, 하기의 것이 있다.
[특허 문헌 1] 일본 특허 공개 (평)03-054715호 공보
[특허 문헌 2] 일본 특허 공개 (평)05-179159호 공보
[특허 문헌 3] 일본 특허 공고 (평)07-091528호 공보
[특허 문헌 4] 일본 특허 공개 제2002-235981호 공보
[특허 문헌 5] 일본 특허 공개 제2004-339450호 공보.
본 발명은 상기 사정을 감안하여 이루어진 것이며, 반도체 소자 또는 반도체 소자를 탑재한 기판과 보호층으로서 사용하는 밀봉 수지와의 접착이 견고하고, 신뢰성이 높은 반도체 장치, 특히 LED 패키지를 제조하기 위한 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자는 상기 목적을 달성하기 위해서 예의 검토한 결과, 반도체 소자 또는 반도체 소자를 탑재한 기판을 플라즈마 조사한 후, 프라이머 조성물에 의해 반도체 소자 또는 반도체 소자를 탑재한 기판을 프라이머 처리하고, 그 후 밀봉 처리를 행하여 밀봉 수지에 의해 보호층을 설치함으로써, 반도체 소자 또는 반도체 소자를 탑재한 기판과 보호층과의 접착성을 높이며, 그 결과, 제조된 반도체 장치의 신뢰성을 개선할 수 있는 것을 발견하고, 본 발명을 완성하기에 이르렀다.
따라서, 본 발명은 하기의 반도체 장치의 제조 방법을 제공한다.
청구항 1:
반도체 소자 및(또는) 반도체 소자를 탑재한 기판을 갖는 반도체 장치에서, 반도체 소자를 반도체 밀봉제에 의해 밀봉하기 전 공정으로, 반도체 소자 및(또는) 반도체 소자를 탑재한 기판을 플라즈마 처리하고, 이어서 프라이머 조성물에 의해 프라이머 처리를 행한 후, 반도체 소자를 반도체 밀봉제로 밀봉하는 것을 특징으로 하는 반도체 장치의 제조 방법.
청구항 2:
제1항에 있어서, 반도체 장치가 LED 패키지인 것을 특징으로 하는 반도체 장치의 제조 방법.
청구항 3:
제1항 또는 제2항에 있어서, 프라이머 조성물이 실란 커플링제 및(또는) 그의 부분 가수분해 축합물, 및 필요에 따라서 희석제를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
청구항 4:
제3항에 있어서, 프라이머 조성물이 축합 촉매를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
청구항 5:
제1항 또는 제2항에 있어서, 프라이머 조성물이 하기 평균 조성 화학식 1로 표시되는 오르가노실록산 올리고머, 및 필요에 따라서 희석제를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
R1 aR2 bR3 cR4 d(OR5)eSiO(4-a-b-c-d-e)/2
(식 중, R1은 에폭시드를 하나 이상 갖는 탄소 원자수 2 내지 30의 1가 유기기이고, R2는 비공액 이중 결합기를 하나 이상 갖는 탄소 원자수 2 내지 30의 1가 탄화수소기이고, R3은 (메트)아크릴 관능기를 하나 이상 갖는 탄소 원자수 3 내지 30의 1가 유기기이고, R4는 수소 원자 또는 탄소 원자수 1 내지 20의 1가 탄화수소기이고, R5는 수소 원자 또는 탄소 원자수 1 내지 10의 비치환 또는 치환된 1가 탄화수소기를 나타내며, a는 0.1≤a≤1.0을 만족시키고, b는 0≤b≤0.6을 만족시키고, c는 0≤c≤0.6을 만족시키고, d는 0≤d≤0.8을 만족시키고, e는 1.0≤e≤2.0을 만족시키고, 또한 2.0≤a+b+c+d+e≤3.0을 만족시키는 수이다.)
청구항 6:
제5항에 있어서, 화학식 1의 실록산 올리고머가, 하기 화학식 2로 표시되는 1종 또는 2종 이상의 실란 화합물과, 필요에 따라서 하기 화학식 3으로 표시되는 1종 또는 2종 이상의 실란 화합물과, 필요에 따라서 하기 화학식 4로 표시되는 1종 또는 2종 이상의 실란 화합물과, 필요에 따라서 하기 화학식 5로 표시되는 1종 또는 2종 이상의 실란 화합물을 (공)가수분해 축합함으로써 얻어지는 성분인 것을 특징으로 하는 반도체 장치의 제조 방법.
R1 XR4 YSi(OR5)4-X-Y
(식 중, R1은 에폭시드를 하나 이상 갖는 탄소 원자수 2 내지 30의 1가 유기기를 나타내고, R4는 탄소 원자수 1 내지 20의 1가 탄화수소기를 나타내고, R5는 수 소 원자 또는 탄소 원자수 1 내지 10의 비치환 또는 치환된 1가 탄화수소기를 나타내며, X는 1 또는 2이고, Y는 0 또는 1이고, X+Y는 1 또는 2이다.)
R2 XR4 YSi(OR5)4-X-Y
(식 중, R2는 비공액 이중 결합기를 하나 이상 갖는 탄소 원자수 2 내지 30의 1가 탄화수소기를 나타내고, R4는 탄소 원자수 1 내지 20의 1가 탄화수소기를 나타내고, R5는 수소 원자 또는 탄소 원자수 1 내지 10의 비치환 또는 치환된 1가 탄화수소기를 나타내며, X는 1 또는 2이고, Y는 0 또는 1이고, X+Y는 1 또는 2이다.)
R3 XR4 YSi(OR5)4-X-Y
(식 중, R3은 (메트)아크릴 관능기를 하나 이상 갖는 탄소 원자수 3 내지 30의 1가 유기기를 나타내고, R4는 탄소 원자수 1 내지 20의 1가 탄화수소기를 나타내고, R5는 수소 원자 또는 탄소 원자수 1 내지 10의 비치환 또는 치환된 1가 탄화수소기를 나타내며, X는 1 또는 2이고, Y는 0 또는 1이고, X+Y는 1 또는 2이다.)
R4 ZSi(OR5)4-Z
(식 중, R4는 수소 원자 또는 탄소 원자수 1 내지 20의 1가 탄화수소기를 나타내고, R5는 수소 원자 또는 탄소 원자수 1 내지 10의 비치환 또는 치환된 1가 탄화수소기를 나타내며, Z는 0 내지 3의 정수이다.)
청구항 7:
제5항 또는 제6항에 있어서, 프라이머 조성물이 축합 촉매를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
청구항 8:
제1항 내지 제7항 중 어느 한 항에 있어서, 반도체 밀봉제가 투명 경화물을 제공하는 것을 특징으로 하는 반도체 장치의 제조 방법.
청구항 9:
제1항 내지 제8항 중 어느 한 항에 있어서, 반도체 밀봉제의 투명 경화물을 제공하는 경화성 수지가 경화성 실리콘 수지, 경화성 에폭시 실리콘 혼성 수지, 경화성 에폭시 수지, 경화성 아크릴 수지, 또는 경화성 폴리이미드 수지로부터 선택되는 것을 특징으로 하는 반도체 장치의 제조 방법.
청구항 10:
제1항 내지 제9항 중 어느 한 항에 있어서, 플라즈마 처리시의 가스가 아르곤, 질소, 산소, 또는 공기로부터 선택되는 1종 또는 2종 이상의 가스인 것을 특징으로 하는 반도체 장치의 제조 방법.
<발명을 실시하기 위한 최선의 형태>
본 발명의 반도체 장치의 제조 방법은, 반도체 소자 또는 이것을 탑재한 기판을 밀봉 수지에 의해 밀봉하기 전에, 전처리로서, 반도체 소자 또는 이것을 탑재한 기판을 플라즈마 처리하고, 이어서 프라이머 처리를 행하는 것을 특징으로 하는 것이며, 제조된 반도체 장치의 신뢰성을 높인 것이다.
이하, 본 발명의 반도체 장치의 제조 방법에 대하여 더욱 상세히 설명한다.
반도체 소자 또는 이것을 탑재한 기판
본 발명이 대상으로 하는 반도체 소자는 특별히 제한되지 않지만, 예를 들면 트랜지스터, 다이오드, 컨덴서, 배리스터, 서리스터, 광전기 변환 소자 등을 들 수 있고, 그 중에서도 광 반도체 소자, 예를 들면 발광 다이오드, 포토트랜지스터, 포토다이오드, CCD, 태양 전지 모듈, EPROM, 포토커플러 등을 들 수 있지만, 특히 발광 다이오드(LED)가 효과적으로 이용되고, 이 경우 이 반도체 소자가 탑재된 기판도 대상이 된다.
또한, 이하에 있어서, 반도체 소자 또는 반도체 소자가 탑재된 기판을 단순히 피처리물이라고 총칭한다.
플라즈마 처리
본 발명의 플라즈마 처리는, 피처리물을 진공 챔버 내의 전극 상에 놓고, 진공 챔버 내를 탈기, 진공으로 만든 후, 플라즈마 처리용 가스를 챔버 내에 도입하여 전극을 인가함으로써 챔버 내에 플라즈마를 발생시켜, 피처리물의 표면을 에칭 효과에 의해 처리(세정화)를 행하는 것이다. 플라즈마 처리시의 가스는 아르곤, 질소, 산소, 염소, 브롬, 불소 등 다양하게 사용된다. 플라즈마 처리에 의한 접착 력의 향상 효과를 보다 높이기 위해서는, 공기, 산소, 염소, 브롬, 불소 등의 가스 분위기하에서의 플라즈마 처리가 바람직하다고 되어 있지만, 패키지에 따라서는 아르곤, 질소 등의 불활성 가스가 바람직한 경우도 있다.
여기서, 플라즈마에는, RF(고주파) 플라즈마, 마이크로파 플라즈마 또는 ECR(전자 사이클로트론 공명) 플라즈마 등이 있고, 모두 본 발명에 적용 가능하다. 플라즈마의 고주파 출력은 통상 주파수 13.56 MHz에서 출력은 1,000 W 이하, 특히 10 내지 500 W 정도가 바람직하다. 플라즈마 처리 장치 내(챔버)의 진공도는 100 내지 0.1 Pa, 특히 50 내지 1 Pa 정도가 바람직하다.
또한, 피처리물 표면에의 플라즈마 조사 거리는 플라즈마 조사기의 파워(출력), 노즐의 형상 등에 따라서 다르지만, 통상은 0.1 내지 500 mm 정도, 특히 0.5 내지 30 mm 정도가 바람직하다. 또한, 플라즈마의 조사 시간으로서는, 30 분 이하의 조사로 충분하고, 바람직하게는 0.1 내지 600 초, 보다 바람직하게는 0.5 내지 600 초 정도이다.
또한, 플라즈마 처리 전에 미리 초음파 세정기나 분무 등을 사용하여 용제 등으로 피처리물을 세정하는 조작이나, 압축 공기 등으로 먼지 등을 제거하는 조작을 포함할 수도 있다.
프라이머 처리
또한, 이 플라즈마 처리된 피처리물은, 그 후 프라이머 조성물에 의해 프라이머 처리한다.
프라이머 조성물
프라이머 조성물로서는, 공지된 프라이머 조성물을 사용할 수 있다. 이러한 것으로서는, 예를 들면 실란 커플링제 또는 그의 부분 가수분해 축합물과 필요에 따라서 희석제를 필수 성분으로 하는 것을 들 수 있다. 이 경우, 실란 커플링제 및 그의 부분 가수분해 축합물로서는, 비닐트리클로로실란, 비닐트리메톡시실란, 비닐트리에톡시실란, 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란, 3-글리시독시프로필트리메톡시실란, 3-글리시독시프로필메틸디에톡시실란, 3-글리시독시프로필트리에톡시실란, 3-메타크릴옥시프로필메틸디메톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-메타크릴옥시프로필메틸디에톡시실란, 3-메타크릴옥시프로필트리에톡시실란, N-2(아미노에틸)3-아미노프로필메틸디메톡시실란, N-2(아미노에틸)3-아미노프로필트리메톡시실란, N-2(아미노에틸)3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, N-페닐-3-아미노프로필트리메톡시실란, 3-클로로프로필트리메톡시실란, 3-머캅토프로필트리메톡시실란 등이나, 트리메톡시실란, 테트라메톡시실란 및 그의 올리고머 등을 들 수 있고, 이들을 복수 혼합하여 사용하는 것도 가능하다.
본 발명에 있어서는, 특히 프라이머 조성물로서, 하기 평균 조성 화학식 1로 표시되는 에폭시드를 갖는 오르가노실록산 올리고머, 및 필요에 따라서 희석제를 포함하는 것이 바람직하게 사용된다.
<화학식 1>
R1 aR2 bR3 cR4 d(OR5)eSiO(4-a-b-c-d-e)/2
(식 중, R1은 에폭시드를 하나 이상 갖는 탄소 원자수 2 내지 30의 1가 유기기이고, R2는 비공액 이중 결합기를 하나 이상 갖는 탄소 원자수 2 내지 30의 1가 탄화수소기이고, R3은 (메트)아크릴 관능기를 하나 이상 갖는 탄소 원자수 3 내지 30의 1가 유기기이고, R4는 수소 원자 또는 탄소 원자수 1 내지 20의 1가 탄화수소기이고, R5는 수소 원자 또는 탄소 원자수 1 내지 10의 비치환 또는 치환된 1가 탄화수소기를 나타내며, a는 0.1≤a≤1.0을 만족시키고, b는 0≤b≤0.6을 만족시키고, c는 0≤c≤0.6을 만족시키고, d는 0≤d≤0.8을 만족시키고, e는 1.0≤e≤2.0을 만족시키고, 또한 2.0≤a+b+c+d+e≤3.0을 만족시키는 수이고, 바람직하게는 0.2≤a≤0.9, 0.1≤b≤0.6, 0≤c≤0.4, 0≤d≤0.6, 1.2≤e≤1.7, 또한 2.2≤a+b+c+d+e≤3.0을 만족시키는 수이다.) 또한, 이 오르가노실록산 올리고머의 겔 투과 크로마토그래피(GPC)에 의한 폴리스티렌 환산 중량 평균 분자량은 통상 300 내지 30,000, 바람직하게는 400 내지 10,000, 보다 바람직하게는 500 내지 5,000 정도의 것일 수 있다.
이 화학식 1의 오르가노실록산 올리고머는, 하기 화학식 2로 표시되는 에폭시 변성 오르가녹시실란의 1종 또는 2종 이상, 또한 필요에 따라서 하기 화학식 3으로 표시되는 비공액 이중 결합기를 갖는 오르가녹시실란의 1종 또는 2종 이상, 또한 필요에 따라서 하기 화학식 4로 표시되는 광중합 가능한 (메트)아크릴 구조를 갖는 (메트)아크릴 변성 오르가녹시실란의 1종 또는 2종 이상, 또한 필요에 따라서 하기 화학식 5로 표시되는 오르가녹시실란의 1종 또는 2종 이상을 함유하는 실란 혼합물의 (공)가수분해 축합물인 것이 바람직하다.
<화학식 2>
R1 XR4 YSi(OR5)4-X-Y
<화학식 3>
R2 XR4 YSi(OR5)4-X-Y
<화학식 4>
R3 XR4 YSi(OR5)4-X-Y
<화학식 5>
R4 ZSi(OR5)4-Z
(식 중, R1은 에폭시드를 하나 이상 갖는 탄소 원자수 2 내지 30의 1가 유기기를 나타내고, R2는 비공액 이중 결합기를 하나 이상 갖는 탄소 원자수 2 내지 30의 1가 탄화수소기를 나타내고, R3은 (메트)아크릴 관능기를 하나 이상 갖는 탄소 원자수 3 내지 30의 1가 유기기를 나타내고, R4는 수소 원자 또는 탄소 원자수 1 내지 20의 1가 탄화수소기를 나타내고, R5는 수소 원자 또는 탄소 원자수 1 내지 10의 비치환 또는 치환된 1가 탄화수소기를 나타내고, X는 1 또는 2이고, Y는 0 또는 1이고, X+Y는 1 또는 2이며, Z는 0 내지 3의 정수이다.)
여기서, 상기 R1로 표시되는 1가 유기기는 탄소 원자수 2 내지 30, 바람직하게는 탄소 원자수 3 내지 20, 보다 바람직하게는 탄소 원자수 6 내지 12로, 에폭시드를 1개 또는 2개 이상 포함하는 것이며, 특별히 제한되지 않지만, 에폭시드를 1개 이상 함유하고, 또한 에테르 결합 산소 원자 및(또는) 아미노기를 구성하는 질소 원자를 함유할 수도 있는 1가 탄화수소기 등을 들 수 있으며, 구체적으로는 예를 들면, 3-글리시독시프로필기, 2-(3,4-에폭시시클로헥실)에틸기, 2-(2,3-에폭시시클로헥실)에틸기, 3-(N-알릴-N-글리시딜)아미노프로필기, 3-(N,N-글리시딜)아미노프로필기 등을 들 수 있다.
상기 R2로 표시되는 1가 탄화수소기는, 탄소 원자수 2 내지 30, 바람직하게는 탄소 원자수 2 내지 20, 보다 바람직하게는 탄소 원자수 2 내지 8로, 비공액 이중 결합기를 1개 또는 2개 이상 포함하는 것이며, 특별히 제한되지 않지만, 구체적으로는, 예를 들면 비닐기, 알릴기, 부테닐기, 이소부테닐기, 프로페닐기, 이소프로페닐기, 펜테닐기, 헥세닐기, 시클로헥세닐기, 옥테닐기 등을 들 수 있다.
상기 R3으로 표시되는 1가 유기기는, 아크릴 구조 또는 메타크릴 구조를 하나 이상 포함하는 탄소 원자수가 3 내지 30, 바람직하게는 5 내지 20, 보다 바람직하게는 5 내지 10인 것이며, 구체예로서는 CH2=CHCOO-, CH2=C(CH3)COO-, CH2=CHCO-, CH2=C(CH3)CO- 등의 아크릴 관능성기, 메타크릴 관능성기 등을 들 수 있다. 이러한 (메트)아크릴로일기를 포함하는 R3의 1가 유기기의 구체예로서는, 특별히 제한되지 않지만, CH2=CHCOOCH2CH2-, CH2=C(CH3)COOCH2CH2-, [CH2=C(CH3)COOCH2]3C-CH2-, (CH2=CHCOOCH2)3C-CH2-, (CH2=CHCOOCH2)2CH(C2H5)CH2- 등의 1개 또는 2개 이상의 아크릴로일옥시기 또는 메타크릴로일옥시기로 치환된 알킬기 등을 들 수 있고, 바람직하게는 CH2=CHCOOCH2-, CH2=C(CH3)COOCH2-, CH2=CHCOOCH2CH2CH2-, CH2=C(CH3)COOCH2CH2CH2-이다.
상기 R4로 표시되는 1가 탄화수소기로서는, 알케닐기 등의 지방족 불포화 결합을 제외한, 비치환된 1가 탄화수소기가 바람직하고, 특히 탄소 원자수 1 내지 10의 알킬기, 탄소 원자수 6 내지 20의 아릴기 또는 탄소 원자수 7 내지 20의 아랄킬기가 바람직하다. 탄소 원자수 1 내지 10의 알킬기로서는, 예를 들면 메틸기, 에틸기, 프로필기, 이소프로필기, 부틸기, 이소부틸기, tert-부틸기, 펜틸기, 네오펜틸기, 헥실기, 헵틸기, 시클로헥실기, 시클로헵틸기, 옥틸기, α-에틸헥실기 등을 들 수 있다. 그 중에서도 바람직한 것은 메틸기, 에틸기이다. 또한, 탄소 원자수 6 내지 20의 아릴기 또는 탄소 원자수 7 내지 20의 아랄킬기로서는, 예를 들면 페닐기, 벤질기, 톨릴기, 스티릴기 등을 들 수 있다. 그 중에서도 바람직한 것은 페닐기이다.
상기 R5로 표시되는 1가 탄화수소기로서는, 탄소 원자수 1 내지 10의 알킬기가 바람직하고, 또한 알콕시 치환 알킬기일 수도 있다. 구체적으로는, 예를 들면 메틸기, 에틸기, 프로필기, 이소프로필기, 부틸기, 이소부틸기, tert-부틸기, 펜틸기, 네오펜틸기, 헥실기, 헵틸기, 시클로헥실기, 시클로헵틸기, 옥틸기, α-에틸헥실기 등을 들 수 있다. 그 중에서도 바람직한 것은 메틸기, 에틸기이다.
상기 화학식 2로 표시되는 에폭시 변성 오르가녹시실란의 구체예로서는, 예를 들면 3-글리시독시프로필트리메톡시실란, 2-(3,4-에폭시시클로헥실에틸)트리메톡시실란, 3-글리시독시프로필트리에톡시실란, 디메틸에톡시-3-글리시독시프로필실란, 디에톡시-3-글리시독시프로필메틸실란 등을 들 수 있다.
상기 화학식 3으로 표시되는 비공액 이중 결합을 갖는 오르가녹시실란의 구체예로서는, 예를 들면 비닐트리메톡시실란, 알릴트리메톡시실란, 메틸비닐디메톡시실란, 디비닐디메톡시실란, 트리메톡시실릴노르보르넨, 2-(4-시클로헥세닐에틸)트리메톡시실란 등을 들 수 있다.
상기 화학식 4로 표시되는 (메트)아크릴 변성 오르가녹시실란의 구체예로서는, 예를 들면 3-메타크릴옥시프로필트리메톡시실란, 3-아크릴옥시프로필트리메톡시실란, 3-메타크릴옥시프로필트리에톡시실란, 3-아크릴옥시프로필트리에톡시실란, 메타크릴옥시프로페닐트리메톡시실란, 메타크릴옥시프로페닐트리에톡시실란, 메타크릴옥시메틸트리메톡시실란, 메타크릴옥시메틸트리에톡시실란, 메타크릴옥시프로필트리스(메톡시에톡시)실란, 3-메타크릴옥시프로필디메톡시메틸실란, 3-메타크릴 옥시프로필디에톡시메틸실란 등을 들 수 있다.
상기 화학식 5로 표시되는 실란 화합물의 구체예로서는, 예를 들면 메틸트리메톡시실란, 메틸트리에톡시실란, 메틸트리프로폭시실란, 메틸트리부톡시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 에틸트리프로폭시실란, 에틸트리부톡시실란, 프로필트리메톡시실란, 프로필트리에톡시실란, 프로필트리프로폭시실란, 프로필트리부톡시실란, 페닐트리메톡시실란, 페닐트리에톡시실란, 페닐트리프로폭시실란, 벤질트리메톡시실란, 벤질트리에톡시실란, p-스티릴트리메톡시실란, 또한 디메틸디메톡시실란, 디메틸디에톡시실란, 디메틸디프로폭시실란, 디메틸디부톡시실란, 디에틸디메톡시실란, 디에틸디에톡시실란, 디에틸디프로폭시실란, 디에틸디부톡시실란, 디프로필디메톡시실란, 디프로필디에톡시실란, 디프로필디프로폭시실란, 디프로필디부톡시실란, 디페닐디히드록시실란, 또한 트리메틸메톡시실란, 트리메틸에톡시실란, 트리메틸프로폭시실란, 트리메틸부톡시실란, 트리에틸메톡시실란, 트리에틸에톡시실란, 트리에틸프로폭시실란, 트리에틸부톡시실란, 트리프로필메톡시실란, 트리프로필에톡시실란, 트리프로필프로폭시실란, 트리프로필부톡시실란, 트리페닐히드록시실란, 또한 트리메톡시실란, 트리에톡시실란, 테트라메톡시실란, 테트라에톡시실란, 테트라부톡시실란 등을 들 수 있다.
상기 화학식 2, 3, 4, 5로 표시되는 실란의 혼합 비율로서는, 화학식 2로 표시되는 에폭시 변성 오르가녹시실란이 전체 실란에 대하여 10 내지 100 몰％, 특히 30 내지 100 몰％, 필요에 따라서 첨가되는 화학식 3으로 표시되는 비공액 이중 결합을 갖는 오르가녹시실란이 전체 실란에 대하여 0 내지 60 몰％, 특히 10 내지 50 몰％, 화학식 4로 표시되는 (메트)아크릴 변성 오르가녹시실란이 전체 실란에 대하여 0 내지 60 몰％, 특히 10 내지 50 몰％, 화학식 5로 표시되는 실란 화합물에 있어서, 모노오르가노트리오르가녹시실란은 전체 실란량의 0 내지 80 몰％, 특히 0 내지 50 몰％의 비율로 혼합하는 것이 바람직하고, 또한 디오르가노디오르가녹시실란은 전체 실란량의 0 내지 50 몰％, 특히 0 내지 20 몰％, 또한 트리오르가노모노오르가녹시실란은 화학식 1의 실란 화합물의 몰량에 대하여 0 내지 30 몰％, 특히 0 내지 20 몰％, 화학식 3의 실란이 테트라오르가녹시실란인 경우에는 전체 실란량의 0 내지 30 몰％, 특히 0 내지 20 몰％의 비율로 혼합하는 것이 바람직하다.
이 경우, 실록산 올리고머로서는 하기 (i), (ii) 또는 (iii)인 것이 바람직하다.
(i) 하기 화학식 2로 표시되는 1종 또는 2종 이상의 실란 화합물과, 하기 화학식 3으로 표시되는 1종 또는 2종 이상의 실란 화합물과, 필요에 따라서 하기 화학식 4로 표시되는 1종 또는 2종 이상의 실란 화합물을 (공)가수분해 축합함으로써 얻어지는 것.
<화학식 2>
R1 XR4 YSi(OR5)4-X-Y
(식 중, R1, R4, R5, X, Y는 상기한 바와 같다.)
<화학식 3>
R2 XR4 YSi(OR5)4-X-Y
(식 중, R2, R4, R5, X, Y는 상기한 바와 같다.)
<화학식 4>
R3 XR4 YSi(OR5)4-X-Y
(식 중, R3, R4, R5, X, Y는 상기한 바와 같다.)
(ii) 하기 화학식 2로 표시되는 1종 또는 2종 이상의 실란 화합물과, 하기 화학식 4로 표시되는 1종 또는 2종 이상의 실란 화합물과, 필요에 따라서 하기 화학식 5로 표시되는 1종 또는 2종 이상의 실란 화합물을 (공)가수분해 축합함으로써 얻어지는 것.
<화학식 2>
R1 XR4 YSi(OR5)4-X-Y
(식 중, R1, R4, R5, X, Y는 상기한 바와 같다.)
<화학식 4>
R3 XR4 YSi(OR5)4-X-Y
(식 중, R3, R4, R5, X, Y는 상기한 바와 같다.)
<화학식 5>
R4 ZSi(OR5)4-Z
(식 중, R4, R5, Z는 상기한 바와 같다.)
(iii) 하기 화학식 2로 표시되는 1종 또는 2종 이상의 실란 화합물과, 하기 화학식 3으로 표시되는 1종 또는 2종 이상의 실란 화합물과, 하기 화학식 4로 표시되는 1종 또는 2종 이상의 실란 화합물과, 필요에 따라서 하기 화학식 5로 표시되는 1종 또는 2종 이상의 실란 화합물을 (공)가수분해 축합함으로써 얻어지는 것.
<화학식 2>
R1 XR4 YSi(OR5)4-X-Y
(식 중, R1, R4, R5, X, Y는 상기한 바와 같다.)
<화학식 3>
R2 XR4 YSi(OR5)4-X-Y
(식 중, R2, R4, R5, X, Y는 상기한 바와 같다.)
<화학식 4>
R3 XR4 YSi(OR5)4-X-Y
(식 중, R3, R4, R5, X, Y는 상기한 바와 같다.)
<화학식 5>
R4 ZSi(OR5)4-Z
(식 중, R4, R5, Z는 상기한 바와 같다.)
상기 화학식 1의 오르가노실록산 올리고머의 제조 방법으로서는, 특별히 한정되지 않지만, 예를 들면 화학식 2, 3, 4, 5로 표시되는 실란을 이용하는 경우, 우선 화학식 2로 표시되는 에폭시 변성 오르가녹시실란에, 필요에 따라서 화학식 3으로 표시되는 비공액 이중 결합을 갖는 오르가녹시실란과, 필요에 따라서 화학식 4로 표시되는 (메트)아크릴 변성 오르가녹시실란과, 필요에 따라서 화학식 5로 표시되는 오르가녹시실란을 혼합하고, 필요에 따라서 촉매나 용매를 함께 첨가하여, 중성 또는 약알칼리성 조건하에서의 가수분해 및 축중합에 의해 실라놀을 갖는 공가수분해 축합물을 얻을 수 있다.
(공)가수분해는 상술한 대로 중성 또는 약알칼리성하에서 행한다. 염기 촉매를 사용하는 경우에는, 공지된 염기 촉매를 사용할 수 있고, 구체적으로는, 예를 들면 NaOH, KOH, 나트륨 실리코네이트, 칼륨 실리코네이트, 아민, 암모늄염 등을 들 수 있다. 그 중에서도 바람직한 것은 KOH이다.
(공)가수분해는 통상 5 내지 40 ℃에서 120 분 이상 동안 행하는 것이 바람직하다. 이와 같이 하여 얻어지는 (공)가수분해물은, 필요에 따라서 이후에 축중합에 사용된다. 이 축중합 반응의 조건은 실리콘 수지의 분자량을 제어하는 데 중요하다. 축중합 반응은 50 내지 80 ℃에서 60 내지 120 분 정도 동안 행하는 것이 바람직하다.
상기 방법에 의해, 화학식 2, 3, 4, 5로 표시되는 실란을 (공)가수분해 축합하여 얻어진 오르가노실록산 올리고머에 있어서, 생성된 실라놀이 프라이머로서의 효과를 높인다.
또한, 상기 화학식 2의 R1의 에폭시드, 상기 화학식 3의 R2의 비공액 이중 결합기 및 상기 화학식 4의 R3의 (메트)아크릴로일기는 프라이머 중에 존재하는 반응성 치환기로서, 패키지나 기판과 밀봉 수지와의 계면의 접착력을 높이는 기능을 하고, 프라이머 성능을 향상시킨다.
희석제
상술한 실란 커플링제나 에폭시드를 포함하는 오르가노실록산 올리고머는, 그대로 사용하여도 상관없지만, 통상 희석제에 용해시켜 프라이머로서 사용한다. 희석제(용제)로서는, 상술한 실란 커플링제나 에폭시드를 포함하는 오르가노실록산 올리고머와 상용되는 것이면 특별히 제한은 없다. 예를 들면, 테트라히드로푸란, 디글라임, 트리글라임 등의 에테르류, 메틸에틸케톤, 메틸이소부틸케톤 등의 케톤류, 메탄올, 에탄올, 프로판올, 부탄올, 2-프로판올, 1-메톡시-2-프로판올, 2-에톡시에탄올, 2-에틸헥실알코올, 1,4-부탄디올, 에틸렌글리콜, 프로필렌글리콜 등의 알코올류, 톨루엔, 크실렌 등의 방향족 탄화수소, 헥산, 헵탄 등의 지방족 탄화수소, 헥사메틸디실록산 등의 저분자 실록산 등을 들 수 있다. 희석제의 사용량은 오르가노실록산 프라이머 100 질량부에 대하여 100,000 질량부 이하, 보다 바람직하게는 100 내지 100,000 질량부, 특히 400 내지 10,000 질량부가 바람직하다.
축합 촉매
상술한 실란 커플링제나 오르가노실록산 올리고머는 축합 촉매를 첨가하여 사용할 수 있다. 축합 촉매로서는, 통상 축합 경화형 실리콘 조성물에 있어서 축합 촉매로서 사용되는 것이라면 특별히 제한은 없지만, 예를 들면 테트라부틸티타네이트, 테트라프로필티타네이트, 티탄테트라아세틸아세토네이트 등의 티탄계 촉매, 디부틸주석디라우레이트, 디부틸주석말레에이트, 디부틸주석아세테이트, 옥틸산주석, 나프텐산주석, 디부틸주석아세틸아세토네이트 등의 주석계 촉매, 디메톡시아연, 디에톡시아연, 아연 2,4-펜탄디오네이트, 아연 2-에틸헥사노에이트, 아세트산아연, 포름산아연, 메타크릴산아연, 운데실렌산아연, 옥틸산아연 등의 아연계 촉매, 알루미늄 트리스아세틸아세토네이트, 알루미늄 트리스에틸아세토아세테이트, 디이소프로폭시알루미늄 에틸아세토아세테이트 등의 알루미늄계 촉매, 그 밖에 지르코늄, 철, 코발트 등의 유기 금속 착체 촉매, 부틸아민, 옥틸아민, 디부틸아민, 모노에탄올아민, 디에탄올아민, 트리에탄올아민, 디에틸렌트리아민, 트리에틸렌테트라민, 올레일아민, 시클로헥실아민, 벤질아민, 디에틸아미노프로필아민, 크실릴렌디아민, 트리에틸렌디아민, 구아니딘, 디페닐구아니딘, 2,4,6-트리스(디메틸아미노메틸)페놀, 모르폴린, N-메틸모르폴린, 2-에틸-4-메틸이미다졸, DBU 등의 아민계 촉매, γ-아미노프로필트리메톡시실란, N-(β-아미노에틸)아미노프로필메틸디메톡시실란 등의 아미노기를 갖는 실란 커플링제 등의 실라놀 축합 촉매, 또한 테트라알킬암모늄염 등의 4급 암모늄염, 그 밖의 산성 촉매, 염기성 촉매 등의 공지된 실라놀 축합 촉매 등을 들 수 있다. 이들 촉매는 단독으로 또는 2종 이상을 함께 사 용할 수도 있다.
촉매를 이용하는 경우, 그의 배합량은, 촉매를 제외한 프라이머 조성물 전체(통상은 실란 커플링제 및(또는) 그의 부분 가수분해 축합물과 희석제와의 합계, 또는 오르가노실록산 올리고머와 희석제와의 합계) 100 질량부에 대하여 0.01 내지 20 질량부, 바람직하게는 0.1 내지 10 질량부, 보다 바람직하게는 0.1 내지 3 질량부이다. 촉매의 배합량이 너무 적으면, 경화 속도가 늦어지는 등 첨가 효과가 얻어지지 않고, 한편 필요 이상으로 많이 첨가하여도 효과의 향상은 보이지 않는다.
그 밖의 성분
프라이머 조성물에는, 그의 프라이머 특성을 잃지 않는 범위에서, 필요에 따라서 그 밖의 성분을 균일하게 혼합할 수도 있다. 예를 들면, 중합 금지제로서 히드로퀴논, 히드로퀴논 모노메틸에테르, 피로갈롤, tert-부틸카테콜, 페노티아진 등, 산화 방지제로서 BHT, 비타민 B 등, 소포제, 레벨링제로서 실리콘계 계면활성제, 불소계 계면활성제 등을 적절하게 첨가할 수도 있다.
프라이머 조성물의 제조 및 프라이머 처리
프라이머 조성물은, 상기 실란 커플링제 또는 그의 부분 가수분해 축합물 또는 오르가노실록산 올리고머를 희석제에 용해시키고, 필요에 따라서 축합 촉매를 첨가하고, 또한 필요에 따라서 중합 금지제나 산화 방지제 등의 그 밖의 필요한 성분을 더 첨가하여 균일하게 혼합하여 얻을 수 있고, 이것을 반도체 장치용 프라이머 조성물로서 사용할 수 있다.
이와 같이 하여 얻어진 프라이머 조성물은 피처리물을 플라즈마 처리한 후, 예를 들면 다음과 같이 사용된다. 즉, 스피너 등의 도포 장치나 분무기 등을 이용하여 피처리물에 도포하고, 가열, 풍건 등에 의해 프라이머 조성물의 용제를 휘발시켜, 바람직하게는 10 ㎛ 이하(피막화 후의 두께), 보다 바람직하게는 1 ㎛ 이하의 조성물 피막을 형성한다. 또한, 두께의 하한은 적절하게 선정되지만, 통상 0.01 ㎛ 이상이다.
이상과 같이, 피처리물을 플라즈마 처리하고, 이어서 프라이머 처리한 후, 반도체 소자를 밀봉하는 밀봉 처리를 행한다.
이 경우, 반도체 소자의 밀봉에 사용하는 반도체 밀봉제로서는, 공지된 것을 사용할 수 있고, 반도체 소자, 반도체 장치의 종류 등에 따라서 선정된다.
이 반도체 밀봉제는, 밀봉 수지로서의 경화성 수지와, 이것을 경화시키는 경화제와, 필요에 따라서 경화성 수지의 특성을 잃지 않는 범위에서, 예를 들면 산화 방지제, 변색 방지제, 광 열화 방지제, 반응성 희석제, 무기 충전제, 난연제, 유기 용제 등을 포함하는 것이며, 경화성 수지로서는, 투명 수지가 바람직하고, 특히 경화성 실리콘 수지, 경화성 에폭시 실리콘 혼성 수지, 경화성 에폭시 수지, 경화성 아크릴 수지, 경화성 폴리이미드 수지 등이며, 이들의 경화제로서는, 이들 경화성 수지에 따른 공지된 경화제가 상기 경화성 수지의 경화 유효량으로 사용된다.
이하, 밀봉 수지 조성물에 사용되는 경화성 수지에 대하여 상술한다.
밀봉 수지
반도체 밀봉 수지, 특히 LED 패키지에는 투명 경화물을 제공하는 투명 수지가 바람직하다. 투명 수지로서는, 실리콘계, 에폭시계, 아크릴계, 폴리이미드계 등을 들 수 있지만, 이들로 한정되는 것은 아니다. 특히, 단파장, 고에너지계의 LED에는 실리콘계, 방향족 환을 갖지 않는 에폭시 수지가 보다 바람직하다. 이들 밀봉 수지는 이 수지 성분을 주제(主劑)로 하고, 이것을 경화시키는 경화제와 필요에 따라서 경화 촉매, 충전제 등을 첨가한 밀봉 수지 조성물로서 사용된다. 이들 밀봉 수지 조성물은, 플라즈마 처리 후에 프라이머 처리된 피처리물에, 직접 디스펜서나 스피너 등의 도포 장치를 이용하여 도포한다. 도포된 밀봉 수지 조성물은 그대로 경화시키거나, 성형기 등을 이용하여 경화시킬 수도 있다.
또한, 이들 투명 수지 조성물에는, 장치의 성능을 악화시키지 않는 범위에서 필요에 따라서, 예를 들면 산화 방지제로서 BHT, 비타민 B 등이나, 공지된 변색 방지제, 예를 들면 유기 인계 변색 방지제 등이나, 힌더드 아민과 같은 광 열화 방지제 등이나, 반응성 희석제로서 비닐에테르류, 비닐아미드류, 에폭시 수지, 옥세탄류, 알릴프탈레이트류, 아디프산비닐 등이나, 발연 실리카나 침강성 실리카 등의 보강성 충전제, 난연성 향상제, 형광체, 유기 용제 등을 첨가할 수도 있다. 또한,착색 성분에 의해 착색시켜도 상관없다.
실리콘 수지
실리콘 수지로서는, 예를 들면 고경도 레진 타입의 수지, 고무 타입의 수지, 겔 타입의 수지를 들 수 있다. 또한, 경화 형태도 축합 반응 경화형, 부가 반응 경화형, UV 경화형 등을 들 수 있지만, 패키지의 종류에 따라서 모든 타입의 수지를 사용할 수 있다.
에폭시 수지
에폭시 수지로서는, 예를 들면 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비페닐형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 오르토 크레졸 노볼락형 에폭시 수지, 브롬화 에폭시 수지 등의 글리시딜에테르형 에폭시 수지; 환식 지방족 에폭시 수지; 글리시딜에스테르형 에폭시 수지; 글리시딜아민형 에폭시 수지; 복소환식 에폭시 수지를 들 수 있다. 특히, 고에너지 타입, 단파장을 사용하는 LED에서는, 방향족 환이 수소 첨가된 에폭시 수지를 사용하는 것이 바람직하다.
이 경화성 에폭시 수지의 경화 기구로서는, 예를 들면 열경화성, 자외선 경화성, 습기(濕氣) 경화성을 들 수 있지만, 특히 열경화성인 것이 바람직하다.
에폭시 실리콘 혼성 수지
에폭시 실리콘 혼성 수지로서는, 필수 성분으로서
(A) 1 분자 중에 1개 이상의 지방족 불포화 1가 탄화수소기를 가지고, 또한 적어도 1개 이상의 규소 원자 결합 수산기를 갖는 유기 규소 화합물,
(B) 방향족 에폭시 수지, 또는 방향족 환을 일부 또는 완전히 수소 첨가한 수소 첨가형 에폭시 수지,
(C) 오르가노히드로젠폴리실록산을 포함하는 수지를 사용하는 것이 바람직하다. 이 경우, 이것에
(D) 백금족 금속계 촉매,
(E) 알루미늄계 경화 촉매
를 배합하는 것이 바람직하고, 경화 형태는 가열 경화가 바람직하다.
본 발명의 반도체 장치의 제조 방법을 사용하면, 반도체 소자 또는 반도체 소자를 탑재한 기판과 상기 기판의 보호층인 밀봉 수지와의 접착성, 밀착성을 높이고, 신뢰성이 높은 반도체 장치, 특히 LED 장치를 제조할 수 있다.
<실시예>
이하, 제조예 및 실시예와 비교예를 나타내어 본 발명을 더욱 구체적으로 설명하지만, 본 발명은 하기의 실시예로 한정되지 않는다.
[프라이머 A 제조예]
3-글리시독시프로필트리메톡시실란 7 g, 테트라부톡시티타네이트 3 g, 톨루엔 90 g을 혼합하고, 그 용액을 구멍 직경 0.8 ㎛의 필터로 여과함으로써 목적하는 프라이머 조성물을 얻었다.
[프라이머 B 제조예]
2-(3,4-에폭시시클로헥실에틸)트리메톡시실란 0.5 몰, 비닐트리메톡시실란 0.5 몰을 넣고, 이것에 순수한 물 3.0 몰을 사용하여 40 ℃에서 가수분해 반응을 8 시간 행하였다. 다음에, 얻어진 가수분해 축합물을 메탄올에 용해시키고, 그 용액을 구멍 직경 0.8 ㎛의 필터로 여과하였다. 여액 중의 용제를 80 ℃/2 mmHg에서 감압 증류 제거하였다. 얻어진 실록산 올리고머 7 g, 메탄올 90 g, 옥틸산아연 3 g을 혼합하고, 그 용액을 구멍 직경 0.8 ㎛의 필터로 여과하여 목적하는 프라이머 조성물을 얻었다.
평가 방법:
발광 반도체 패키지
발광 소자로서, InGaN으로 이루어진 발광층을 갖고, 주발광 피크가 470 nm인 LED 칩을 탑재한, 도 1에 나타낸 바와 같은 발광 반도체 패키지를 사용하였다. 여기서, 1은 유리 섬유 강화 에폭시 수지제 케이스, 2는 발광 소자, 3, 4는 리드 전극, 5는 다이본드재, 6은 금선, 7은 밀봉 수지이다.
플라즈마 클리닝
밀봉 수지로써 밀봉하기 전의 발광 반도체 패키지에 대하여, 플라즈마 드라이 세정 장치(PDC210, 야마토 가가꾸(주) 제조)를 사용하여, 15 cm의 거리에서, 아르곤 분위기 중 또는 산소 분위기 중, 출력 250 W에서 20 초간 플라즈마를 조사하였다.
프라이머 처리
플라즈마 클리닝 후의 발광 반도체 패키지를 실리콘 웨이퍼 상에 고정하고, 패키지 내에 제조한 프라이머 조성물을 침지하였다. 침지와 동시에 2,000 rpm, 30 초간 웨이퍼를 회전시켰다. 회전 후, 패키지를 실리콘 웨이퍼 상에서 때어내어, 프라이머 A를 사용한 경우에는 실온에서 30 분간 풍건시키고, 프라이머 B를 사용한 경우에는 150 ℃에서 10 분간 가열 처리하였다.
내열 충격성의 시험 방법
플라즈마 처리 및 프라이머 처리 후의 패키지를 실시예의 밀봉 수지 조성물로 밀봉하여, 도 1에 나타내는 발광 반도체 장치를 얻었다. 또한, 비교를 위해, 플라즈마ㆍ프라이머의 두 처리를 행하지 않은 것 및 한쪽 처리밖에 행하지 않은 것에 대해서도 동일하게 하여 발광 반도체 장치를 얻었다.
제조한 발광 반도체 장치 50개를 저온측 -45 ℃, 고온측 125 ℃의 열 충격 시험을 1,000 사이클 행하여, 외관의 변화(박리 또는 균열)가 발생한 수를 관찰하였다.
[실시예 1 내지 8, 비교예 1 내지 10]
밀봉 수지 조성물로서 부가 반응 경화형 실리콘 수지 조성물(LPS5510, LPS5520, 신에츠 가가꾸 고교(주) 제조)를 사용한 결과를 표 1, 2에 나타내었다.
Figure 112006016658499-pat00001
Figure 112006016658499-pat00002
[실시예 9 내지 16, 비교예 11 내지 20]
밀봉 수지 조성물로서 수소 첨가형 열경화성 에폭시 수지 YX8000(JER사 제조), 경화제로서 산 무수물 YH1120(JER사 제조), 경화 촉진제 U-CAT5003(산아프로사 제조)을 배합한 경화성 에폭시 수지 조성물, 및 상기 조성물에 있어서 YX8000 대신에 수소 첨가형 열경화성 에폭시 수지 YL7170(JER사 제조)을 사용한 경화성 에폭시 수지 조성물을 사용한 결과를 표 3, 4에 나타내었다.
Figure 112006016658499-pat00003
Figure 112006016658499-pat00004
[실시예 17 내지 24, 비교예 21 내지 30]
밀봉 수지 조성물로서 열경화성 에폭시 실리콘 혼성 수지 조성물(X-45-720, X-45-722, 신에츠 가가꾸 고교(주) 제조)를 사용한 결과에 대하여 표 5, 6에 나타내었다.
Figure 112006016658499-pat00005
Figure 112006016658499-pat00006
본 발명에 의해 제조된 반도체 장치, 특히 LED 패키지는, 반도체 소자 또는 이것을 탑재한 기판과 밀봉 수지와의 접착성을 높이고, 장치의 신뢰성을 향상시킬 수 있으며, 특히 LED 장치에 효과적이라는 특징을 갖는다.

Claims (10)

  1. 반도체 소자 및(또는) 반도체 소자를 탑재한 기판을 갖는 반도체 장치에서, 반도체 소자를 반도체 밀봉제에 의해 밀봉하기 전 공정으로, 반도체 소자 및(또는) 반도체 소자를 탑재한 기판을 플라즈마 처리하고, 이어서 프라이머 조성물로서, 하기 평균 조성 화학식 1로 표시되는 오르가노실록산 올리고머, 및 필요에 따라서 희석제를 포함하는 프라이머 조성물에 의해 프라이머 처리를 행한 후, 반도체 소자를 반도체 밀봉제로 밀봉하는 것을 특징으로 하는 반도체 장치의 제조 방법.
    <화학식 1>
    R1 aR2 bR3 cR4 d(OR5)eSiO(4-a-b-c-d-e)/2
    (식 중, R1은 에폭시드를 하나 이상 갖는 탄소 원자수 2 내지 30의 1가 유기기이고, R2는 비공액 이중 결합기를 하나 이상 갖는 탄소 원자수 2 내지 30의 1가 탄화수소기이고, R3은 (메트)아크릴 관능기를 하나 이상 갖는 탄소 원자수 3 내지 30의 1가 유기기이고, R4는 수소 원자 또는 탄소 원자수 1 내지 20의 1가 탄화수소기이고, R5는 수소 원자 또는 탄소 원자수 1 내지 10의 비치환 또는 치환된 1가 탄화수소기를 나타내며, a는 0.1≤a≤1.0을 만족시키고, b는 0≤b≤0.6을 만족시키고, c는 0≤c≤0.6을 만족시키고, d는 0≤d≤0.8을 만족시키고, e는 1.0≤e≤2.0을 만족시키고, 또한 2.0≤a+b+c+d+e≤3.0을 만족시키는 수이다.)
  2. 제1항에 있어서, 반도체 장치가 LED 패키지인 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 화학식 1의 실록산 올리고머가, 하기 화학식 2로 표시되는 1종 또는 2종 이상의 실란 화합물과, 필요에 따라서 하기 화학식 3으로 표시되는 1종 또는 2종 이상의 실란 화합물과, 필요에 따라서 하기 화학식 4로 표시되는 1종 또는 2종 이상의 실란 화합물과, 필요에 따라서 하기 화학식 5로 표시되는 1종 또는 2종 이상의 실란 화합물을 (공)가수분해 축합함으로써 얻어지는 성분인 것을 특징으로 하는 반도체 장치의 제조 방법.
    <화학식 2>
    R1 XR4 YSi(OR5)4-X-Y
    (식 중, R1은 에폭시드를 하나 이상 갖는 탄소 원자수 2 내지 30의 1가 유기기를 나타내고, R4는 탄소 원자수 1 내지 20의 1가 탄화수소기를 나타내고, R5는 수소 원자 또는 탄소 원자수 1 내지 10의 비치환 또는 치환된 1가 탄화수소기를 나타내며, X는 1 또는 2이고, Y는 0 또는 1이고, X+Y는 1 또는 2이다.)
    <화학식 3>
    R2 XR4 YSi(OR5)4-X-Y
    (식 중, R2는 비공액 이중 결합기를 하나 이상 갖는 탄소 원자수 2 내지 30의 1가 탄화수소기를 나타내고, R4는 탄소 원자수 1 내지 20의 1가 탄화수소기를 나타내고, R5는 수소 원자 또는 탄소 원자수 1 내지 10의 비치환 또는 치환된 1가 탄화수소기를 나타내며, X는 1 또는 2이고, Y는 0 또는 1이고, X+Y는 1 또는 2이다.)
    <화학식 4>
    R3 XR4 YSi(OR5)4-X-Y
    (식 중, R3은 (메트)아크릴 관능기를 하나 이상 갖는 탄소 원자수 3 내지 30의 1가 유기기를 나타내고, R4는 탄소 원자수 1 내지 20의 1가 탄화수소기를 나타내고, R5는 수소 원자 또는 탄소 원자수 1 내지 10의 비치환 또는 치환된 1가 탄화수소기를 나타내며, X는 1 또는 2이고, Y는 0 또는 1이고, X+Y는 1 또는 2이다.)
    <화학식 5>
    R4 ZSi(OR5)4-Z
    (식 중, R4는 수소 원자 또는 탄소 원자수 1 내지 20의 1가 탄화수소기를 나타내고, R5는 수소 원자 또는 탄소 원자수 1 내지 10의 비치환 또는 치환된 1가 탄화수소기를 나타내며, Z는 0 내지 3의 정수이다.)
  4. 제1항 또는 제2항에 있어서, 프라이머 조성물이 축합 촉매를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 반도체 밀봉제가 투명 경화물을 제공하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 반도체 밀봉제의 투명 경화물을 제공하는 경화성 수지가 경화성 실리콘 수지, 경화성 에폭시 실리콘 혼성 수지, 경화성 에폭시 수지, 경화성 아크릴 수지, 또는 경화성 폴리이미드 수지로부터 선택되는 것인 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항 또는 제2항에 있어서, 플라즈마 처리시의 가스가 아르곤, 질소, 산소, 또는 공기로부터 선택되는 1종 또는 2종 이상의 가스인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
KR1020060022098A 2005-03-10 2006-03-09 반도체 장치의 제조 방법 KR101243533B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005067587A JP4623282B2 (ja) 2005-03-10 2005-03-10 半導体装置の製造方法
JPJP-P-2005-00067587 2005-03-10

Publications (2)

Publication Number Publication Date
KR20060097655A KR20060097655A (ko) 2006-09-14
KR101243533B1 true KR101243533B1 (ko) 2013-03-20

Family

ID=36971603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060022098A KR101243533B1 (ko) 2005-03-10 2006-03-09 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US20060205237A1 (ko)
JP (1) JP4623282B2 (ko)
KR (1) KR101243533B1 (ko)
CN (1) CN1832120A (ko)
TW (1) TWI413219B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4569765B2 (ja) * 2005-05-13 2010-10-27 信越化学工業株式会社 電気・電子部品保護用室温硬化型シリコーンゴム組成物、並びに実装回路板、銀電極及び銀チップ抵抗器
US7592399B2 (en) * 2005-12-19 2009-09-22 Shin-Etsu Chemical Co., Ltd. Epoxy/silicone hybrid resin composition and optical semiconductor device
US20070142573A1 (en) * 2005-12-19 2007-06-21 Shin-Etsu Chemical Co., Ltd. Epoxy/silicone hybrid resin composition and cured part
KR100731677B1 (ko) * 2006-04-21 2007-06-22 서울반도체 주식회사 표면처리된 수지 봉지재를 갖는 발광 다이오드 패키지제조방법 및 그것에 의해 제조된 패키지
US7655486B2 (en) * 2006-05-17 2010-02-02 3M Innovative Properties Company Method of making light emitting device with multilayer silicon-containing encapsulant
JP4858966B2 (ja) * 2006-11-02 2012-01-18 Ｔｏｗａ株式会社 電子部品の圧縮成形方法及び成形装置
US20090065792A1 (en) 2007-09-07 2009-03-12 3M Innovative Properties Company Method of making an led device having a dome lens
JP2010027974A (ja) * 2008-07-23 2010-02-04 Sharp Corp 発光装置の製造方法
JP4870176B2 (ja) * 2009-01-23 2012-02-08 信越化学工業株式会社 プライマー組成物およびそれを用いた光半導体装置
JP5340763B2 (ja) * 2009-02-25 2013-11-13 ローム株式会社 Ｌｅｄランプ
JP5499774B2 (ja) * 2009-03-04 2014-05-21 信越化学工業株式会社 光半導体封止用組成物及びそれを用いた光半導体装置
TWI408174B (zh) * 2010-02-09 2013-09-11 Nanya Plastics Corp 應用在光學封裝及塗佈之環氧矽氧烷樹脂組成物
KR20110115846A (ko) * 2010-04-16 2011-10-24 서울반도체 주식회사 Ｌｅｄ 패키지 및 그 제조 방법
CN102377459A (zh) * 2010-08-20 2012-03-14 环达电脑(上海)有限公司 蓝牙免提导航设备
DE102010046091A1 (de) 2010-09-20 2012-03-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Verfahren zur Herstellung und Anwendung in einem optoelektronischen Bauelement
DE102011086048A1 (de) * 2011-04-07 2012-10-11 Continental Teves Ag & Co. Ohg Gehäuseseitige Trennschicht zur Stressentkopplung von vergossenen Elektroniken
CN102810617B (zh) * 2011-06-01 2015-02-04 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
KR101421562B1 (ko) * 2011-10-17 2014-07-23 국립대학법인 울산과학기술대학교 산학협력단 기판의 접합 방법
JP5979846B2 (ja) * 2011-10-26 2016-08-31 大塚化学株式会社 反射板用樹脂組成物および反射板
JP2013157400A (ja) * 2012-01-27 2013-08-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5851875B2 (ja) * 2012-02-14 2016-02-03 信越化学工業株式会社 光学半導体装置用パッケージの製造方法及び光学半導体装置の製造方法
JP2014022669A (ja) * 2012-07-20 2014-02-03 Shin Etsu Chem Co Ltd プライマー組成物及びそれを用いた光半導体装置
JP5960613B2 (ja) * 2013-01-04 2016-08-02 信越化学工業株式会社 半導体デバイスの製造方法
JP2016033969A (ja) * 2014-07-31 2016-03-10 株式会社東芝 電子部品、及び電子ユニット
US9617373B2 (en) * 2015-02-13 2017-04-11 LCY Chemical Corp. Curable resin composition, article, and method for fabricating the same
JP6666896B2 (ja) 2015-02-26 2020-03-18 ダウ・東レ株式会社 プライマー組成物、接着方法、および電気・電子部品
US10192751B2 (en) * 2015-10-15 2019-01-29 Lam Research Corporation Systems and methods for ultrahigh selective nitride etch
DE102019101061B4 (de) * 2019-01-16 2022-02-17 Infineon Technologies Ag Verfahren zum ausbilden einer kontaktstruktur, verfahren zum ausbilden eines chipgehäuses und chipgehäuse

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS612738A (ja) * 1984-06-13 1986-01-08 Sumitomo Electric Ind Ltd 合成樹脂成形品の表面処理方法
JP2001332770A (ja) * 2000-05-23 2001-11-30 Koha Co Ltd Ｌｅｄチップの樹脂封止方法
JP2004339450A (ja) * 2003-05-19 2004-12-02 Kanegafuchi Chem Ind Co Ltd プライマー組成物、及び該プライマーを用いた発光ダイオード

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5238708A (en) * 1991-06-13 1993-08-24 Dow Corning Corporation Primer for silicone substrates
US5213617A (en) * 1991-06-13 1993-05-25 Dow Corning Corporation Primer for silicone substrates
JPH0945951A (ja) * 1995-08-01 1997-02-14 Nitto Denko Corp 太陽電池モジュール
JPH11317475A (ja) * 1998-02-27 1999-11-16 Canon Inc 半導体用封止材樹脂および半導体素子
JP2001203454A (ja) * 2000-01-20 2001-07-27 Hitachi Cable Ltd 多層基板及びその製造方法
DE60140576D1 (de) * 2000-03-31 2009-12-31 Hitachi Chemical Co Ltd Hitzehärtbare Silikonzusammensetzung, Harzfilm, Metallfolie, Isolationsfilm, Metall-Leiterplatte-Laminat, Multischicht-Leiterplatte, die Zusammensetzung enthaltend und Verwendung der Zusammensetzung
JP2005093724A (ja) * 2003-09-17 2005-04-07 Tokuyama Corp 発光ダイオード封止用プライマー組成物
JP4479381B2 (ja) * 2003-09-24 2010-06-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS612738A (ja) * 1984-06-13 1986-01-08 Sumitomo Electric Ind Ltd 合成樹脂成形品の表面処理方法
JP2001332770A (ja) * 2000-05-23 2001-11-30 Koha Co Ltd Ｌｅｄチップの樹脂封止方法
JP2004339450A (ja) * 2003-05-19 2004-12-02 Kanegafuchi Chem Ind Co Ltd プライマー組成物、及び該プライマーを用いた発光ダイオード

Also Published As

Publication number Publication date
KR20060097655A (ko) 2006-09-14
JP4623282B2 (ja) 2011-02-02
CN1832120A (zh) 2006-09-13
US20060205237A1 (en) 2006-09-14
TW200644189A (en) 2006-12-16
JP2006253398A (ja) 2006-09-21
TWI413219B (zh) 2013-10-21

Similar Documents

Publication Publication Date Title
KR101243533B1 (ko) 반도체 장치의 제조 방법
JP4513966B2 (ja) プライマー組成物及びそれを用いた電気電子部品
EP1505121B1 (en) Hardenable composition, hardening product, process for producing the same and light emitting diode sealed with the hardening product
EP1609835B1 (en) Curing composition and method for preparing same, light-shielding paste, light-shielding resin and method for producing same, package for light-emitting diode, and semiconductor device
KR101545111B1 (ko) 경화성 수지 조성물 및 그의 경화물, 밀봉제, 및 광반도체 장치
WO2013005633A1 (ja) イソシアヌル骨格、エポキシ基およびＳｉＨ基を有するオルガノポリシロキサンまたはシルセスキオキサン骨格を含む化合物および該化合物を密着付与材として含む熱硬化性樹脂組成物、硬化物、および光半導体用封止材
KR20160099542A (ko) 부가 경화형 실리콘 조성물
WO2006028081A1 (ja) 半導体装置
JP2008019422A (ja) エポキシ・シリコーン混成樹脂組成物及び発光半導体装置
JPWO2010090280A1 (ja) 透明封止材組成物および光半導体素子
WO2014181754A1 (ja) 硬化性樹脂組成物及びその硬化物、光半導体用封止材及びダイボンディング材、並びに光半導体発光素子
JP3077695B1 (ja) アルコキシ基含有シラン変性エポキシ樹脂の製造方法
TWI392035B (zh) A method of closing a semiconductor element mounted on a gold-plated printed circuit board
JP2016108393A (ja) 硬化性シリコーン樹脂組成物及びその硬化物
JP6496185B2 (ja) 硬化性シリコーン樹脂組成物及びその硬化物
JP2017168808A (ja) Ｃｓｐ−ｌｅｄ用熱硬化性白色インク
KR101652120B1 (ko) 광 반도체 소자용 다이본드제 조성물 및 상기 조성물을 이용하여 이루어지는 광 반도체 장치
JP4479883B2 (ja) 発光半導体装置
JP2009215344A (ja) 熱硬化性有機無機ハイブリッド透明材料
JP2010083955A (ja) 熱硬化性樹脂組成物
JP2009108109A (ja) 熱硬化性樹脂組成物、当該硬化物、およびこれらから誘導される発光ダイオード
JP6452545B2 (ja) 硬化性シリコーン樹脂組成物及びその硬化物
JP2002194122A (ja) シルセスキオキサンポリマーおよびポリカルボシラン複合系プリプレグ及びそれを用いた積層板
WO2013062303A1 (ko) 변성 실리콘 수지 조성물
JP2004131519A (ja) 発光ダイオード用封止材およびそれを用いた発光ダイオード

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 8