JP4479883B2 - 発光半導体装置 - Google Patents

発光半導体装置 Download PDF

Info

Publication number
JP4479883B2
JP4479883B2 JP2003390461A JP2003390461A JP4479883B2 JP 4479883 B2 JP4479883 B2 JP 4479883B2 JP 2003390461 A JP2003390461 A JP 2003390461A JP 2003390461 A JP2003390461 A JP 2003390461A JP 4479883 B2 JP4479883 B2 JP 4479883B2
Authority
JP
Japan
Prior art keywords
group
epoxy resin
type epoxy
silicone
emitting semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003390461A
Other languages
English (en)
Other versions
JP2005158764A (ja
Inventor
利夫 塩原
努 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2003390461A priority Critical patent/JP4479883B2/ja
Publication of JP2005158764A publication Critical patent/JP2005158764A/ja
Application granted granted Critical
Publication of JP4479883B2 publication Critical patent/JP4479883B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Description

本発明は、シリコーン系接着剤にて発光半導体素子が基板に接着されると共に、低応力性及び透明性を兼ね備えたエポキシ・シリコーン混成樹脂組成物の硬化物で発光半導体素子が被覆されてなる発光半導体装置に関するものである。
発光ダイオード（ＬＥＤ）等の発光半導体装置には素子がリード電極上に配置され、その周囲を透明樹脂で覆われた砲弾型と称される図１のような発光半導体装置が使用されていたが、近年実装工程の簡略化から図２に示されるような「表面実装型」と称される発光半導体装置が主流になりつつある。
発光ダイオード（ＬＥＤ）等の発光半導体素子は、従来エポキシ系接着剤（ダイボンド剤）でリードフレーム、セラミック基板、あるいは有機基板上に接着固定され、その上でその硬化体が透明性を有する、一般にビスフェノールＡ型エポキシ樹脂又は脂環式エポキシ樹脂等のエポキシ樹脂と酸無水物系硬化剤を用いて被覆保護されている（特許文献１：特許第３２４１３３８号公報、特許文献２：特開平７−２５９８７号公報参照）。
しかし、かかる透明エポキシ樹脂においても、樹脂の吸水率が高いために耐湿耐久性が低い、あるいは、特に短波長の光に対する光線透過性が低いために耐光耐久性が低い、更には、光劣化により着色するという欠点を有していた。
また、ダイボンド剤においても、発光素子の高出力化、高輝度化にともない、発熱量も大きくなり、従来のエポキシ系ダイボンド剤では耐熱性に問題があった。そのため、最近では耐光、耐熱、耐久性の優れたシリコーン樹脂を用いて発光素子を被覆保護する方法が検討されている。
ＳｉＨ基と反応性を有する炭素−炭素二重結合を一分子中に少なくとも２個含有する有機化合物、及び一分子中に少なくとも２個のＳｉＨ基を含有するケイ素化合物、ヒドロシリル化触媒からなる光半導体素子の被覆保護用樹脂組成物も提案されている（特許文献３：特開２００２−３２７１２６号公報、特許文献４：特開２００２−３３８８３３号公報参照）。
しかし、このようなシリコーン樹脂硬化物は、タックがあるため、硬化物表面に静電気等で空気中に浮遊する埃が容易に付着し、発光半導体装置の光出力の低下となってしまう。そのため、脂環式エポキシ樹脂や水添ビスフェノールＡ型エポキシ樹脂などを酸無水物で硬化させたエポキシ樹脂で発光素子を封止する方向で検討されている。この種の材料を使用することで、埃の付着などの問題は改善できるが、ダイボンド剤として耐熱性の良好なシリコーン樹脂を使用した場合、シリコーン樹脂とエポキシ樹脂の界面で結合が起こらないことから温度サイクルなどで剥離が発生し、光取り出し効率が低下してしまう。更に、脂環式エポキシ樹脂や水添エポキシ樹脂を使用したとしても、発光素子の高出力化により耐熱性で問題がある。
特許第３２４１３３８号公報 特開平７−２５９８７号公報 特開２００２−３２７１２６号公報 特開２００２−３３８８３３号公報
本発明は、上記事情を改善したもので、発光半導体素子を基板に強固に接着することができ、封止材料の内部応力が小さく、光透過性に優れ、クラックやリード抜けが生じ難い発光半導体装置を提供することを目的とする。
本発明者は、上記目的を達成するため鋭意検討した結果、ダイボンド材としてシリコーン樹脂組成物を使用し、被覆材料としてシラノール基及び／又はアルコキシル基を含有するシリコーン化合物、エポキシ樹脂及びアルミニウム系触媒からなるエポキシ・シリコーン混成樹脂組成物の硬化物で封止することで、発光半導体素子がダイボンド材として使用したシリコーン樹脂と強固な結合を生成し、かつ内部応力が小さく接着性に優れ、しかも光透過性に優れた発光効率の高い発光半導体装置が得られることを知見し、本発明をなすに至った。
従って、本発明は、発光半導体素子と基板とを、
（Ａ）ビニル基含有オルガノポリシロキサン、
（Ｂ）一分子中にケイ素原子に結合した水素原子を２個以上有するオルガノハイドロジェンポリシロキサン、
（Ｃ）白金族金属系触媒
を必須成分とするシリコーン樹脂組成物をダイボンド材として使用して接着した発光半導体装置を、
（Ｅ）分子あたり少なくとも一つのシラノール基及び／又はケイ素原子結合アルコキシ基を有するシリコーン化合物 ５０〜９０質量％、
（Ｆ）ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、水添ビスフェノールＡ型エポキシ樹脂、水添ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、水添フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、水添クレゾールノボラック型エポキシ樹脂、脂環式エポキシ樹脂、シクロペンタジエン型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、水添ビフェニル型エポキシ樹脂、多官能型エポキシ樹脂及び下記構造で示されるエポキシ樹脂
から選ばれるエポキシ樹脂 １０〜５０質量％、
（Ｇ）アルミニウム化合物 （Ｅ）成分と（Ｆ）成分との全量１００質量部あたり０．０５〜５質量部
を必須成分とするエポキシ・シリコーン混成樹脂組成物の硬化物で封止してなることを特徴とする発光半導体装置を提供する。
本発明によれば、発光半導体素子を基板に強固に接着することができ、封止材料の内部応力が小さく、光透過性に優れ、クラックやリード抜けが生じ難い発光半導体装置を提供することができる。
以下、本発明の実施形態について図面に基づき詳細に説明する。なお、本発明の発光半導体装置は下記の実施形態にのみ限定されるものではない。
本発明の発光半導体装置は例えば図１に示されるような構造を持ったものである。
即ち、発光素子１をダイボンド材２によりリード電極（基板）３に固定すると共に、金線５によりリード電極３，４に接続し、これらをシラノール基及び／又はアルコキシル基を含有するシリコーン化合物、エポキシ樹脂及びアルミニウム系触媒からなるエポキシ・シリコーン混成樹脂組成物の透明硬化物６で封止したものである。
本発明の発光半導体装置のダイボンド材として使用するシリコーン樹脂組成物は、ビニル基を含有するオルガノポリシロキサン［（Ａ）成分］、ヒドロシリル基を含有するオルガノポリシロキサン［（Ｂ）成分］及び白金族金属系触媒［（Ｃ）成分］を必須成分とするものである。
（Ａ）成分であるビニル基含有オルガノポリシロキサンは、下記一般式（１）で表される各末端にケイ素原子に結合したビニル基をそれぞれ少なくとも１個有し、回転粘度計（ＢＭ型）の測定法（以下、同様）による２５℃の粘度が１０〜１，０００，０００ｍＰａ・ｓ、特に１００〜１００，０００ｍＰａ・ｓの基本的に直鎖状のオルガノポリシロキサンであることが好ましい。なお、この直鎖状オルガノポリシロキサンは少量の分岐状構造（三官能性シロキサン単位）を分子鎖中に含有するものであってもよい。
（式中、Ｒ1は互いに同一又は異種の非置換又は置換一価炭化水素基、Ｒ2は互いに同一又は異種の脂肪族不飽和結合を有さない非置換又は置換一価炭化水素基であり、ｋ，ｍは０又は正の整数であり、ｋ＋ｍがこのオルガノポリシロキサンの２５℃の粘度を１０〜１，０００，０００ｍＰａ・ｓとする数である。）
ここで、Ｒ1の一価炭化水素基としては、炭素数１〜１０、特に１〜６のものが好ましく、具体的には、メチル基、エチル基、プロピル基、イソプロピル基、ブチル基、イソブチル基、ｔｅｒｔ−ブチル基、ペンチル基、ネオペンチル基、ヘキシル基、シクロヘキシル基、オクチル基、ノニル基、デシル基等のアルキル基、フェニル基、トリル基、キシリル基、ナフチル基等のアリール基、ベンジル基、フェニルエチル基、フェニルプロピル基等のアラルキル基、ビニル基、アリル基、プロペニル基、イソプロペニル基、ブテニル基、ヘキセニル基、シクロヘキセニル基、オクテニル基等のアルケニル基や、これらの基の水素原子の一部又は全部をフッ素、臭素、塩素等のハロゲン原子、シアノ基等で置換したもの、例えばクロロメチル基、クロロプロピル基、ブロモエチル基、トリフロロプロピル基等のハロゲン置換アルキル基やシアノエチル基等が挙げられる。
また、Ｒ2の一価炭化水素基としても、炭素数１〜１０、特に１〜６のものが好ましく、上記Ｒ1の具体例と同様のものが例示できるが、但しアルケニル基は含まない。
ｋ，ｍは、一般的には５≦ｋ＋ｍ≦１０，０００を満足する０又は正の整数であり、好ましくは１０≦ｋ＋ｍ≦２，０００で、０＜ｋ／（ｋ＋ｍ）≦０．２を満足する整数である。
（Ａ）成分として具体的には、下記のものを例示することができる。
（上記式において、ｔは８〜２，０００の整数である。）
（上記式において、ｋ，ｍは上述した通りである。）
（Ｂ）成分のオルガノハイドロジェンポリシロキサンは架橋剤として作用するものであり、該成分中のＳｉＨ基と（Ａ）成分中のビニル基とが付加反応することにより硬化物を形成するものである。かかるオルガノハイドロジェンポリシロキサンは、一分子中にケイ素原子に結合した水素原子（即ち、ＳｉＨ基）を２個以上有するものであればいずれのものでもよいが、特に下記平均組成式（２）
Ｈa（Ｒ3）bＳｉＯ(4-a-b)/2 （２）
（式中、Ｒ3は脂肪族不飽和結合を含有しない同一又は異種の非置換又は置換の一価炭化水素基であり、ａ及びｂは、０．００１≦ａ＜２、０．７≦ｂ≦２、かつ０．８≦ａ＋ｂ≦３を満たす数である。）
で表され、一分子中にケイ素原子に結合した水素原子（ＳｉＨ基）を少なくとも２個、好ましくは３個以上有するものが挙げられる。
ここで、上記式（２）中のＲ3は、脂肪族不飽和結合を含有しない同一又は異種の非置換又は置換の炭素数１〜１０、特に炭素数１〜７の一価炭化水素基であることが好ましく、例えばメチル基等の低級アルキル基、フェニル基等のアリール基、前述の一般式（１）の置換基Ｒ2で例示したものが挙げられる。また、ａ及びｂは、０．００１≦ａ＜２、０．７≦ｂ≦２、かつ０．８≦ａ＋ｂ≦３を満たす数であり、好ましくは０．０５≦ａ≦１、０．８≦ｂ≦２、かつ１≦ａ＋ｂ≦２．７となる数である。ケイ素原子に結合した水素原子の位置は特に制約はなく、分子の末端でも途中でもよい。
上記オルガノハイドロジェンポリシロキサンとしては、１，１，３，３−テトラメチルジシロキサン、１，３，５，７−テトラメチルシクロテトラシロキサン、両末端トリメチルシロキシ基封鎖メチルハイドロジェンポリシロキサン、両末端トリメチルシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン共重合体、両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルポリシロキサン、両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン共重合体、両末端トリメチルシロキシ基封鎖メチルハイドロジェンシロキサン・ジフェニルシロキサン共重合体、両末端トリメチルシロキシ基封鎖メチルハイドロジェンシロキサン・ジフェニルシロキサン・ジメチルシロキサン共重合体、（ＣＨ3）2ＨＳｉＯ1/2単位とＳｉＯ4/2単位とからなる共重合体、（ＣＨ3）2ＨＳｉＯ1/2単位とＳｉＯ4/2単位と（Ｃ6Ｈ5）ＳｉＯ3/2単位とからなる共重合体などが挙げられる。
また、下記構造で示されるような化合物も使用することができる。
このオルガノハイドロジェンポリシロキサンの分子構造は、直鎖状、環状、分岐状、三次元網状構造のいずれであってもよいが、一分子中のケイ素原子の数（又は重合度）は３〜１，０００、特に３〜３００程度のものを使用することができる。
このようなオルガノハイドロジェンポリシロキサンは、通常、Ｒ3ＳｉＨＣｌ2、（Ｒ3）3ＳｉＣｌ、（Ｒ3）2ＳｉＣｌ2、（Ｒ3）2ＳｉＨＣｌ（Ｒ3は、前記の通りである）のようなクロロシランを加水分解するか、加水分解して得られたシロキサンを平衡化することにより得ることができる。
なお、このオルガノハイドロジェンポリシロキサンの配合量は、上記（Ａ）成分の硬化有効量であり、特にそのＳｉＨ基が（Ａ）成分中のアルケニル基（例えばビニル基）の合計量あたり０．１〜４．０、特に好ましくは１．０〜３．０、更に好ましくは１．２〜２．８のモル比で使用されることが好ましい。０．１未満では硬化反応が進行せずシリコーンゴム硬化物を得ることが困難であり、４．０を超えると、未反応のＳｉＨ基が硬化物中に多量に残存するため、ゴム物性が経時的に変化する原因となる場合が生じる。
（Ｃ）成分の白金族金属系触媒は、本発明のシリコーン樹脂組成物の付加硬化反応を生じさせるために配合されるものであり、白金系、パラジウム系、ロジウム系のものがあるが、コスト等の見地から白金、白金黒、塩化白金酸などの白金系のもの、例えば、Ｈ2ＰｔＣｌ6・ｍＨ2Ｏ，Ｋ2ＰｔＣｌ6，ＫＨＰｔＣｌ6・ｍＨ2Ｏ，Ｋ2ＰｔＣｌ4，Ｋ2ＰｔＣｌ4・ｍＨ2Ｏ，ＰｔＯ2・ｍＨ2Ｏ（ｍは、正の整数）等や、これらと、オレフィン等の炭化水素、アルコール又はビニル基含有オルガノポリシロキサンとの錯体等を例示することができ、これらは単独でも、２種以上の組み合わせでも使用することができる。これらの触媒成分の配合量は、所謂触媒量でよく、通常、前記（Ａ）、（Ｂ）成分の合計量に対して白金族金属換算（質量）で０．１〜１，０００ｐｐｍ、好ましくは０．５〜２００ｐｐｍの範囲で使用される。
本発明のダイボンド材として使用されるシリコーン樹脂組成物には、これを硬化して得られる硬化物の接着性を向上させるため、ケイ素原子結合アルコキシ基を有するオルガノシラン、オルガノポリシロキサン等の有機ケイ素化合物などの接着助剤（Ｄ）を任意成分として必要に応じて添加配合してもよい。このような有機ケイ素化合物としては、例えば、テトラメトキシシラン、テトラエトキシシラン、ジメチルジメトキシシラン、メチルフェニルジメトキシシラン、メチルフェニルジエトキシシラン、フェニルトリメトキシシラン、メチルトリメトキシシラン、メチルトリエトキシシラン、ビニルトリメトキシシラン、アリルトリメトキシシラン、アリルトリエトキシシラン、３−グリシドキシプロピルトリメトキシシラン、３−メタクリロキシプロピルトリメトキシシラン等のアルコキシシラン化合物及び一分子中にケイ素原子に結合した水素原子（ＳｉＨ基）、ケイ素原子に結合したアルケニル基（例えばＳｉ−ＣＨ＝ＣＨ2基）、アルコキシシリル基（例えばトリメトキシシリル基等のトリアルコキシシリル基など）、エポキシ基（例えばグリシドキシプロピル基、３，４−エポキシシクロヘキシルエチル基）から選ばれる官能性基を少なくとも２種、好ましくは２又は３種含有する、通常、ケイ素原子数４〜３０、特には４〜２０程度の、直鎖状又は環状構造のシロキサン化合物（オルガノシロキサンオリゴマー）が挙げられる。
この場合、（Ｄ）成分の接着助剤として、下記一般式（３）で示されるオルガノオキシシリル変性イソシアヌレート化合物及び／又はその加水分解縮合物（オルガノシロキサン変性イソシアヌレート化合物）が好適に使用される。
（式中、Ｒ4は、下記式（４）
で表される有機基又は脂肪族不飽和結合を含有する一価炭化水素基であるが、少なくとも１個は式（４）の有機基であり、Ｒ5は水素原子又は炭素数１〜６の一価炭化水素基、ｓは１〜６、特に１〜４の整数である。）
この場合、Ｒ4の脂肪族不飽和結合を含有する一価炭化水素基としては、ビニル基、アリル基、プロペニル基、イソプロペニル基、ブテニル基、イソブテニル基、ペンテニル基、ヘキセニル基、シクロヘキセニル基等の炭素数２〜８、特に２〜６のアルケニル基が挙げられる。また、Ｒ5の一価炭化水素基としては、メチル基、エチル基、プロピル基、イソプロピル基、ブチル基、イソブチル基、ｔｅｒｔ−ブチル基、ペンチル基、ヘキシル基、シクロヘキシル基等のアルキル基、ビニル基、アリル基、プロペニル基、イソプロペニル基等の上記Ｒ4として例示したものと同様のアルケニル基、フェニル基等のアリール基などの炭素数１〜８、特に１〜６の一価炭化水素基が挙げられ、好ましくはアルキル基である。
上記（Ｄ）成分として具体的には、下記のものを例示することができる。
（式中、ｍ，ｎはそれぞれｍ＋ｎが２〜５０、好ましくは４〜２０を満足する正の整数である。）
このような有機ケイ素化合物の内、得られる硬化物の接着性が特に優れている化合物としては、一分子中にケイ素原子結合アルコキシ基とアルケニル基もしくはケイ素原子結合水素原子（ＳｉＨ基）を有する有機ケイ素化合物であることが好ましい。
本発明において、上記（Ｄ）成分（任意成分）の接着助剤の配合量は、（Ａ）成分と（Ｂ）成分との合計１００質量部に対して、通常１０質量部以下（即ち、０〜１０質量部）、好ましくは０．０１〜５質量部、より好ましくは０．１〜１質量部程度配合することができる。（Ｄ）成分の配合量が少なすぎると基材に対する接着性に劣る場合があり、多すぎると硬化物の硬度が低下したり、硬化物の表面タック性に悪影響を及ぼす場合がある。
なお、このように接着助剤を配合することにより、得られたダイボンド材は、接着力が強いため樹脂硬化や実装時のＩＲリフローによる剥離を起こすことはない。また、その硬化物は低弾性特性を有することからセラミックやプラスチックの筐体とＬＥＤ素子の熱膨張係数の違いによる応力を吸収できるため、低温側−４０℃、高温側１２０℃の熱衝撃試験を１，０００サイクル行ってもクラックが発生することはない。
本発明のダイボンド材として用いられるシリコーン樹脂組成物は、（Ａ）、（Ｂ）及び（Ｃ）の３成分を混合し、加熱することによって容易に製造することができる。この３成分を混合すると室温でも硬化が進行するので、作業可能時間を長くするためにアセチレンアルコール系化合物、トリアゾール類、ニトリル化合物、リン化合物などの反応抑制剤を微量添加することが好ましい。また、本発明のシリコーン樹脂組成物に熱伝導性を付与する目的から金、銀粉末、銅粉末などの金属粒子、球状アルミナ、球状窒化アルミ、ボロンナイトライドなどの絶縁性無機粒子、溶融シリカ、結晶シリカなどを目的に応じて添加配合することができる。
更に、本発明の目的を逸脱しない範囲で、ヒュームドシリカや沈降性シリカなどの補強性充填材、難燃性向上剤、有機溶剤などを添加してもよい。
なお、本発明のシリコーン樹脂組成物は液状であることが好ましく、２５℃の粘度は１０〜１，０００，０００ｍＰａ・ｓ、特には１００〜１，０００，０００ｍＰａ・ｓ程度が好ましい。
次に、発光素子を保護封止するエポキシ・シリコーン混成樹脂組成物は、下記の材料からなるものである。
（Ｅ）分子あたり少なくとも一つのケイ素原子結合水酸基（シラノール基）及び／又はケイ素原子結合アルコキシ基を有するシリコーン化合物、
（Ｆ）分子あたり平均一つ以上のエポキシ基を有する化合物（エポキシ樹脂）、
（Ｇ）触媒量のアルミニウム化合物
を必須成分とする組成物である。
この場合、（Ｅ）成分の分子あたり少なくとも一つのケイ素原子結合水酸基（シラノール基）及び／又はケイ素原子結合アルコキシ基を有するシリコーン化合物としては、単一の単量体又は重合体、あるいはこれらの混合物であってもよい。これらシリコーン化合物としては、シラン、ＳｉＯＳｉ単位を有するシリコーン化合物（即ち、オルガノ（ポリ）シロキサン）、シルカルバン（即ち、シルエチレン等のシルアルキレン単位）やシルカルバンとシロキサン単位、シルフェニレンやシルフェニレンとシロキサン単位を有するシリコーン樹脂などが使用される。
この種のシリコーン単量体として代表的なものは（ＣＨ3）3ＳｉＯＨ、Ｃ6Ｈ5（ＣＨ3）2ＳｉＯＨ、（Ｃ6Ｈ5）2Ｓｉ（ＯＨ）2、Ｃ6Ｈ5（ＣＨ3）（ＣＨ3Ｏ）ＳｉＯＨなどを挙げることができる。
シリコーン重合体としては、次のようなシロキシ単位を有するものが好適に使用される。例えば、（ＣＨ3）2（ＯＨ）ＳｉＯ1/2、（ＣＨ3）2ＳｉＯ、ＣＨ3（Ｃ6Ｈ5）（ＯＨ）ＳｉＯ1/2、ＣＨ3ＳｉＯ3/2、（Ｃ6Ｈ5）（ＣＨ3Ｏ）（ＣＨ3）ＳｉＯ1/2、（Ｃ6Ｈ5）（ＯＨ）ＳｉＯ、（ＣＨ3）（ＣＨ3Ｏ）（ＯＨ）ＳｉＯ1/2などからなる重合体である。
ケイ素原子結合水酸基やケイ素原子結合アルコキシ基はシリコーン化合物の０．０１〜１０質量％あれば十分である。
一方、エポキシ樹脂（Ｆ）としては、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、水添ビスフェノールＡ型エポキシ樹脂、水添ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂やこれらの水添ノボラック型エポキシ樹脂、脂環式エポキシ樹脂、シクロペンタジエン型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂やこれらのフェニル基を水添したエポキシ樹脂、ビフェニル型エポキシ樹脂や水添ビフェニル型エポキシ樹脂、多官能型エポキシ樹脂、あるいは下記構造で示されるエポキシ樹脂が挙げられる。なかでも、光による劣化や着色を防止するために水添型のエポキシ樹脂や脂環式エポキシ樹脂が使用される。
エポキシ・シリコーン混成樹脂組成物中のエポキシ樹脂は１０〜５０質量％、シリコーン化合物は５０〜９０質量％である。エポキシ樹脂が７０質量％を超えると、ＬＥＤ発光時の温度や紫外線などで変色するおそれがある。また、５質量％未満では混成樹脂組成物の硬化物強度が不十分で、リードの抜けやクラックが発生してしまうおそれがある。エポキシ・シリコーン混成樹脂組成物の封止厚みとしては０．５〜５ｍｍ程度あれば上記不良を防ぐことができる。
上記エポキシ樹脂とシリコーン化合物を反応させるための硬化触媒（Ｇ）としてアルミニウム系触媒が使用される。これらの触媒として代表的なものは三水酸化アルミニウム、あるいは、アルミニウムトリエトキシド、アルミニウムトリイソプロポキシド、アルコキシアリールアルミネートなどのアルミニウムアルコラート類、アルミニウムトリアセテート、アルミニウムトリベンゾエート、アルミニウムトリステアレート、アルミニウムヒドロキシジステアレート、アルミニウムヒドロキシジアセテートなどのアルミニウムアシレート類、アルミニウムアシレートとアルコキシドの塩、ケイ素原子結合水酸基やケイ素原子結合アルコキシ基とアルミニウムアルコキシドやアルミニウムアシレートとの反応生成物やアルミノシロキシ化合物及びアルミニウムキレート類から選択される有機アルミニウム化合物が利用できる。触媒の量としてはエポキシ樹脂とシリコーン化合物との全量１００質量部あたり０．０５〜５質量部あれば十分である。
本発明のエポキシ・シリコーン混成樹脂組成物においては、必要に応じて他の樹脂や変色防止剤、蛍光体、光散乱剤などを添加配合してもよい。
また、本発明のエポキシ・シリコーン混成樹脂組成物を使用することでシリコーンダイボンド材と界面で強固な結合が形成されることから発光効率が高く、温度サイクルなどの信頼性が向上する。
本発明において、発光半導体としては、発光ダイオード（ＬＥＤ）、有機電界発光素子（有機ＥＬ）、レーザーダイオード、ＬＥＤアレイ等を挙げることができる。発光半導体を被覆保護する態様は特に制限されるものではないが、砲弾型発光装置の製造方法としてはプラスチック型などに発光半導体素子をシリコーンダイボンド材で接着、搭載したリードフレームを挿入し、透明なエポキシ・シリコーン混成樹脂組成物を流し込み、加熱硬化させることで容易に目的とする発光半導体装置を製造することができる。また、表面実装型発光半導体装置の場合は、図２で示されるように、セラミック基板上にシリコーンダイボンド材で発光半導体素子を接着、搭載し、この基板を金型にセットし、従来から行われているトランスファー成形やインジェクション成形でエポキシ・シリコーン混成樹脂組成物を金型に注入し、１５０〜１８０℃の温度で１〜３分硬化させて一括成形することで製造することができる。成形後、ダイシングソーで切断し、個片化することで発光半導体装置を容易に製造することができる。
なお、上記ダイボンド材としてのシリコーン樹脂組成物の硬化条件は、シリコーン樹脂組成物の組成にもよるが、一般的に１００〜２００℃の温度で１秒〜３０分、より望ましくは１５０〜２００℃で５秒〜１５分である。その後、１５０〜１８０℃程度の温度で１時間ほど後硬化することにより安定した性能が得られる。
一方、エポキシ・シリコーン混成樹脂組成物の硬化条件としては、ポッティング方式で硬化させる場合は、一般的に１５０〜１９０℃で５〜６０分、望ましくは１０〜３０分である。トランスファー成形で硬化させる場合は、１６０〜１９０℃で１〜６分、望ましくは２〜４分である。
以下、実施例と比較例を示し、本発明を具体的に説明するが、本発明は下記の実施例に制限されるものではない。なお、下記例において、粘度は回転粘度計（ＢＭ型）の測定法による２５℃の値であり、部は質量部を示す。
シリコーンダイボンド材の調製
下記式（Ｉ）
で表される末端ビニルジメチルシロキシ基封鎖ジメチルシロキサン・ジフェニルシロキサン共重合体（粘度３Ｐａ・ｓ）１００部、下記式（ＩＩ）
で表されるメチルハイドロジェンポリシロキサン（粘度１５ｍＰａ・ｓ）２．５部、塩化白金酸２−エチルヘキシルアルコール変性溶液（Ｐｔ濃度２質量％）０．０３部、エチニルシクロヘキシルアルコール０．０５部、３−グリシドキシプロピルトリメトキシシラン７部及び平均粒径９μｍの球状アルミナ微粉末４００部を均一混合して、シリコーンダイボンド材を調製した。
［エポキシ・シリコーン混成樹脂組成物Ａ］
エポキシ樹脂として透明なビスフェノールＡ型エポキシ樹脂（ＥＰ８２８：ジャパンエポキシ（株）製）１００部、フェニルメチルシリコーン樹脂（シロキサン単位としてＣＨ3ＳｉＯ3/2単位を２０モル％、Ｃ6Ｈ5ＳｉＯ3/2単位を６０モル％及びＣ6Ｈ5（ＣＨ3）ＳｉＯ単位を２０モル％含み、５質量％の水酸基を含有する）１００部、γ−グリシドキシプロピルトリメトキシシラン（ＫＢＭ４０３：信越化学工業（株）製）２部を１００℃に加熱しながら混合することで液状の組成物を作製した。これにアルミニウムベンゾエートを１．５部加え、室温で混合することにより透明な硬化性エポキシ・シリコーン混成樹脂組成物Ａを得た。エポキシ・シリコーン混成樹脂組成物Ａを硬化条件１６０℃、３０分で硬化させた（以下、同様）硬化物は無色透明であった。
［エポキシ・シリコーン混成樹脂組成物Ｂ］
下記式
（但し、ｋ＝６５、ｍ＝３０、ｎ＝２）
で示されるポリシロキサン５０部、シロキサン単位が（Ｃ6Ｈ5ＳｉＯ3/2）0.6（ＣＨ3ＳｉＯ3/2）0.2（（ＣＨ2＝ＣＨ）（ＣＨ3）ＳｉＯ2/2）0.2の組成（モル比）で示され、ケイ素原子に結合した水酸基を８質量％含有するオルガノポリシロキサン３０部、水添ビスフェノールＡ型エポキシ樹脂（ＹＸ８０００：ジャパンエポキシ（株）製）２０部、下記式

で示されるオルガノハイドロジェンポリシロキサン５部、下記式

で示される接着助剤０．３部、及び、塩化白金酸のオクチルアルコール変性溶液０．０５部、アルミニウムアセチルアセトン０．１部を加え、よく撹拌し、エポキシ・シリコーン混成樹脂組成物Ｂを調製した。硬化物は無色透明であった。
［エポキシ樹脂組成物Ｃ］
エポキシ樹脂として透明なビスフェノールＡ型エポキシ樹脂（ＥＰ８２８：ジャパンエポキシ（株）製）１００部、酸無水物としてメチルテトラヒドロ無水フタル酸（ＭＨ７００：新日本理化（株）製）１００部、γ−グリシドキシプロピルトリメトキシシラン（ＫＢＭ４０３：信越化学工業（株）製）２部及び硬化触媒として１，８−ジアザビシクロ（５，４，０）ウンデセン−７（ＤＢＵ）１．２部を室温で混合することで液状のエポキシ樹脂組成物Ｃを作製した。硬化物は無色透明であった。
耐熱衝撃性の試験方法
作製した発光半導体装置（ｎ＝１０）を、低温側−４０℃、高温側１２０℃の熱衝撃試験を１，０００サイクル行って外観のクラック及びシリコーンダイボンド材とエポキシ・シリコーン混成樹脂界面の剥離が発生した数を観察した。
リード引っ張り試験
作製した発光半導体装置のリードを図１に示す方向に強く手で引っ張ることで封止部にクラックやリード抜けが発生するかどうかを確認した。
表面埃付着性
作製した発光半導体装置に微粉末シリカをふりかけ表面に付着させた後、エアーを吹きかけることで半導体装置表面に付着した微粉末シリカを除去できるかどうか確認した。
失透及び界面剥離
作製した発光半導体装置を８５℃／８５％ＲＨの条件下に７２時間放置した後取り出して水中に投入することで急冷した。その後、封止材料の失透及び封止樹脂とダイボンド材界面の剥離を確認した。
［実施例１］
発光素子として、ＩｎＧａＮからなる発光層を有し、主発光ピークが４７０ｎｍのＬＥＤチップを用いて、図１に示すような発光半導体装置を作製した。発光素子１をリード電極３にシリコーンダイボンド材２を用い、１８０℃で１０分間加熱して固定した。発光素子１とリード電極３，４を金線５にて接続させた後、エポキシ・シリコーン混成樹脂組成物Ａをポッティングし、１８０℃で１時間硬化することで発光半導体装置を作製した。この発光半導体装置を低温側−４０℃、高温側１２０℃の熱衝撃試験を１，０００サイクル行って外観のクラック及びシリコーンダイボンド材とエポキシ・シリコーン混成樹脂界面の剥離が発生した数を観察した結果、全く不良は発生しなかった。また、半導体装置表面に対する埃の付着は全く起こらなかった。更に、外部リード端子を図１で示される方向に強く引っ張った結果では、全く封止材料にクラックやリード抜けは発生しなかった。また、発光半導体装置を用いて８５℃／８５％ＲＨに７２時間放置した後、封止材料が失透しているかどうか肉眼で調べたところ全く失透は起こっていなかった。
［実施例２］
エポキシ・シリコーン混成樹脂組成物Ｂを用いた以外は実施例１と全く同じ条件で発光半導体装置を作製した。この発光半導体装置を低温側−４０℃、高温側１２０℃の熱衝撃試験を１，０００サイクル行って外観のクラック及びシリコーンダイボンド材とエポキシ・シリコーン混成樹脂界面の剥離が発生した数を観察した結果、全く不良は発生しなかった。また、半導体装置表面に対する埃の付着は全く起こらなかった。また、発光半導体装置を用いて８５℃／８５％ＲＨに７２時間放置した後、封止材料が失透しているかどうか肉眼で調べたところ全く失透は起こっていなかった。更に、外部リード端子を図１で示される方向に強く引っ張った結果では、全く封止材料にクラックやリード抜けは発生しなかった。
［実施例３］
発光素子として、ＩｎＧａＮからなる発光層を有し、主発光ピークが４７０ｎｍのＬＥＤチップを用いて、図２に示すような発光半導体装置を作製した。発光素子１をリード電極３にシリコーンダイボンド材２を用い、１８０℃で１０分間加熱して１０ｍｍ×１０ｍｍのセラミック基板上に２０個固定した。発光素子１とリード電極３，４を金線５にて接続させた後、金型にこの基板をセットし、トランスファー成形によりエポキシ・シリコーン混成樹脂組成物Ｂを１７５℃で５分間硬化させることで封止した。封止後、１５０℃で１時間後硬化させた後、切断装置を用いて個片化した。この発光半導体装置１０個を用い、低温側−４０℃、高温側１２０℃の熱衝撃試験を１，０００サイクル行って外観のクラック及びシリコーンダイボンド材とエポキシ・シリコーン混成樹脂界面の剥離が発生した数を観察した結果、全く不良は発生しなかった。また、半導体装置表面に対する埃の付着は全く起こらなかった。また、発光半導体装置を用いて８５℃／８５％ＲＨに７２時間放置した後、封止材料が失透しているかどうか肉眼で調べたところ全く失透は起こっていなかった。
［比較例１］
エポキシ樹脂組成物Ｃを用いた以外は実施例１と全く同じ条件で発光半導体装置を作製した。この発光半導体装置１０個を低温側−４０℃、高温側１２０℃の熱衝撃試験を１，０００サイクル行って外観のクラック及びシリコーンダイボンド材とエポキシ樹脂界面の剥離が発生した数を観察した結果、クラックは全く起こっていなかったが、１０個中６個にシリコーンダイボンド材とエポキシ樹脂界面に剥離不良が認められた。また、半導体装置表面に対する埃の付着は全く起こらなかった。また、発光半導体装置を用いて８５℃／８５％ＲＨに７２時間放置した後、封止材料が失透しているかどうか肉眼で調べたところ全く失透は起こっていなかったが、シリコーンダイボンド材とエポキシ樹脂界面が剥離し、光の散乱が認められた。更に、外部リード端子を図１で示される方向に強く引っ張った結果では全く封止材料にクラックやリード抜けは発生しなかった。
本発明の発光半導体被覆保護材で被覆保護された発光半導体装置は、耐熱試験による変色も少なく、発光効率も高いため長寿命で省エネルギーに優れる発光半導体装置を提供することが可能となり、産業上のメリットは多大である。
砲弾型半導体発光装置を示す発光ダイオードの断面図である。 表面実装型発光半導体装置の断面図である。
符号の説明
１ 発光素子
２ シリコーンダイボンド材
３，４ リード電極
５ 金線
６ エポキシ・シリコーン混成樹脂組成物の硬化物
７ セラミックス筐体

Claims (3)

  1. 発光半導体素子と基板とを、
    （Ａ）ビニル基含有オルガノポリシロキサン、
    （Ｂ）一分子中にケイ素原子に結合した水素原子を２個以上有するオルガノハイドロジェンポリシロキサン、
    （Ｃ）白金族金属系触媒
    を必須成分とするシリコーン樹脂組成物をダイボンド材として使用して接着した発光半導体装置を、
    （Ｅ）分子あたり少なくとも一つのシラノール基及び／又はケイ素原子結合アルコキシ基を有するシリコーン化合物 ５０〜９０質量％、
    （Ｆ）ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、水添ビスフェノールＡ型エポキシ樹脂、水添ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、水添フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、水添クレゾールノボラック型エポキシ樹脂、脂環式エポキシ樹脂、シクロペンタジエン型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、水添ビフェニル型エポキシ樹脂、多官能型エポキシ樹脂及び下記構造で示されるエポキシ樹脂
    から選ばれるエポキシ樹脂 １０〜５０質量％、
    （Ｇ）アルミニウム化合物 （Ｅ）成分と（Ｆ）成分との全量１００質量部あたり０．０５〜５質量部
    を必須成分とするエポキシ・シリコーン混成樹脂組成物の硬化物で封止してなることを特徴とする発光半導体装置。
  2. 上記シリコーン樹脂組成物が、更に、（Ｄ）アルコキシシラン化合物及び一分子中にケイ素原子に結合した水素原子（ＳｉＨ基）、ケイ素原子に結合したアルケニル基、アルコキシシリル基及びエポキシ基から選ばれる官能性基を少なくとも２種含有し、ケイ素原子数４〜３０の、直鎖状又は環状構造のシロキサン化合物から選ばれる接着助剤を含有する請求項１記載の発光半導体装置。
  3. 上記（Ｅ）成分のシリコーン化合物が、ＣＨ 3 ＳｉＯ 3/2 単位、Ｃ 6 Ｈ 5 ＳｉＯ 3/2 単位及びＣ 6 Ｈ 5 （ＣＨ 3 ）ＳｉＯ単位を含むシリコーン化合物である請求項１又は２記載の砲弾型発光半導体装置。
JP2003390461A 2003-11-20 2003-11-20 発光半導体装置 Expired - Fee Related JP4479883B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003390461A JP4479883B2 (ja) 2003-11-20 2003-11-20 発光半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003390461A JP4479883B2 (ja) 2003-11-20 2003-11-20 発光半導体装置

Publications (2)

Publication Number Publication Date
JP2005158764A JP2005158764A (ja) 2005-06-16
JP4479883B2 true JP4479883B2 (ja) 2010-06-09

Family

ID=34717834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003390461A Expired - Fee Related JP4479883B2 (ja) 2003-11-20 2003-11-20 発光半導体装置

Country Status (1)

Country Link
JP (1) JP4479883B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091818A (ja) * 2006-10-05 2008-04-17 Matsushita Electric Ind Co Ltd 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法
JPWO2009044763A1 (ja) * 2007-10-01 2011-02-10 モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社 表示素子用シール剤
JP2009076948A (ja) * 2009-01-14 2009-04-09 Panasonic Corp 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法
US9181400B2 (en) 2012-11-09 2015-11-10 Sumitomo Seika Chemicals Co., Ltd. Silicone resin composition, cured silicone resin, and sealed optical semiconductor element
US9783717B2 (en) 2013-08-19 2017-10-10 Sumitomo Seika Chemicals Co., Ltd. Addition-curable silicone resin composition, addition-curable silicone resin cured product, and sealed optical semiconductor element
CN105555873B (zh) 2013-08-20 2018-09-14 住友精化株式会社 缩合固化型有机硅树脂组合物、缩合固化型有机硅树脂固化物和光半导体元件密封体
JP2014199958A (ja) * 2014-08-01 2014-10-23 信越化学工業株式会社 発光ダイオードチップとレンズとの一体化構造物及びその製造方法

Also Published As

Publication number Publication date
JP2005158764A (ja) 2005-06-16

Similar Documents

Publication Publication Date Title
JP4803339B2 (ja) エポキシ・シリコーン混成樹脂組成物及び発光半導体装置
JP4300418B2 (ja) エポキシ・シリコーン混成樹脂組成物及び発光半導体装置
JP4586967B2 (ja) 発光半導体被覆保護材及び発光半導体装置
JP4614075B2 (ja) エポキシ・シリコーン混成樹脂組成物及びその製造方法、並びに発光半導体装置
KR100848861B1 (ko) 실리콘 고무 조성물, 발광 반도체 피복/보호재 및 발광반도체 장치
US6806509B2 (en) Light-emitting semiconductor potting composition and light-emitting semiconductor device
JP4636242B2 (ja) 光半導体素子封止材及び光半導体素子
KR101939408B1 (ko) Ｌｅｄ의 리플렉터용 열경화성 실리콘 수지 조성물, 및 이를 이용한 ｌｅｄ용 리플렉터 및 광반도체 장치
JP4479882B2 (ja) 砲弾型発光半導体装置
US7592399B2 (en) Epoxy/silicone hybrid resin composition and optical semiconductor device
JP6565818B2 (ja) ヒドロシリル基含有オルガノポリシロキサン及びその製造方法並びに付加硬化型シリコーン組成物
JP4766222B2 (ja) 発光半導体被覆保護材及び発光半導体装置
JP4844732B2 (ja) 発光半導体装置
JP6313722B2 (ja) 付加硬化型シリコーン組成物および半導体装置
JP6302866B2 (ja) 付加硬化型シリコーン組成物および半導体装置
US20060270808A1 (en) Epoxy-silicone mixed resin composition, cured article thereof, and light-emitting semiconductor device
JP4479883B2 (ja) 発光半導体装置
JP2007191697A (ja) エポキシ・シリコーン混成樹脂組成物及び光半導体装置
WO2019026754A1 (ja) 硬化性シリコーン組成物、および光半導体装置
JP2023132309A (ja) 硬化性シリコーン組成物
WO2019026755A1 (ja) 硬化性シリコーン組成物、および光半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4479883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100309

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160326

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees