KR101108943B1 - 박막 트랜지스터 어레이 기판, 그 제조방법, 및 액정표시장치 - Google Patents
박막 트랜지스터 어레이 기판, 그 제조방법, 및 액정표시장치 Download PDFInfo
- Publication number
- KR101108943B1 KR101108943B1 KR1020100005038A KR20100005038A KR101108943B1 KR 101108943 B1 KR101108943 B1 KR 101108943B1 KR 1020100005038 A KR1020100005038 A KR 1020100005038A KR 20100005038 A KR20100005038 A KR 20100005038A KR 101108943 B1 KR101108943 B1 KR 101108943B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- wiring
- source
- transparent conductive
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 119
- 239000010409 thin film Substances 0.000 title claims abstract description 50
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000010408 film Substances 0.000 claims abstract description 221
- 239000010410 layer Substances 0.000 claims abstract description 95
- 239000004065 semiconductor Substances 0.000 claims abstract description 79
- 239000011229 interlayer Substances 0.000 claims abstract description 31
- 230000005684 electric field Effects 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims description 56
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 abstract description 18
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000001459 lithography Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Abstract
FFS 모드의 액정표시장치에 있어서, 반투과 마스크를 이용하지 않고 포트리소그래피 공정수를 삭감할 수 있는 박막 트랜지스터 어레이 기판, 그 제조방법, 및 액정표시장치를 제공한다. 본 발명에 따른 박막 트랜지스터 어레이 기판은, 게이트 배선(43)을 덮는 게이트 절연막(11) 위에 형성된 소스 배선(44)과, 게이트 절연막(11) 위에 형성되고, 드레인 전극(5) 아래의 거의 전체면과, 소스 전극(4) 아래의 거의 전체면과, 소스 배선(44) 아래의 거의 전체면과, 게이트 전극의 대향면에 배치된 반도체층(2)과, 드레인 전극(5) 위에 직접 중첩하여 형성된 화소 전극(6)과, 소스 전극(4) 및 소스 배선(44) 위에, 화소 전극(6)과 같은 층에 의해 직접 중첩하여 형성된 투명 도전 패턴(6a)과, 화소 전극(6) 및 투명 도전 패턴(6a)을 덮는 층간 절연막(12) 위에 형성되고, 화소 전극(6)과의 사이에서 프린지 전계를 발생시키는 대향 전극(8)을 구비하는 것이다.
Description
본 발명은, 박막 트랜지스터 어레이 기판, 그 제조방법, 및 액정표시장치에 관한 것으로서, 특히 상세하게는 프린지 필드 스위칭(Fringe Field Switching) 모드의 액정표시장치에 사용되는 박막 트랜지스터 어레이 기판, 그 제조방법, 및 액정표시장치에 관한 것이다.
프린지 필드 스위칭(Fringe Field Switching: FFS) 모드의 액정표시장치는, 대향하는 기판 사이에 끼워진 액정에 프린지 전계를 인가해서 표시를 행하는 표기방식이다. FFS 모드의 액정표시장치에서는, 화소전극과 대향 전극을 투명 도전막에 의해 형성하고 있기 때문에, 인플레인 스위칭(In-Plane Switching: IPS)모드보다 높은 개구율 및 투과율을 얻을 수 있다.
종래의 FFS 모드의 액정표시장치에서는, 박막 트랜지스터(Thin Film Transistor: TFT) 어레이 기판을 제조하는데, (1) 대향 전극, (2) 게이트 전극, (3) 반도체층, (4) 소스/드레인 전극, (5) 콘택홀, (6) 화소전극의 적어도 6회의 사진제판(포트리소그래피) 공정이 필요하다. 그 때문에, 일반적으로 5회의 포트리소그래피 공정으로 TFT 어레이 기판을 제조가능한 TN(Twisted Nematic) 모드와 비교하여, 제조 코스트가 높아진다고 하는 문제가 있다.
이러한 문제에 대해, 예를 들면 특허문헌 1에, 반투과 마스크를 사용해서 포트리소그래피 공정수를 삭감한다고 하는 제안이 되어 있다.
그렇지만, 반투과 마스크를 사용한 포트리소그래피 공정은, 통상의 포트리소그래피 공정과 비교해서 공정관리가 복잡해, 안정적인 양산에 대해 문제가 있다. 또한, 반투과 마스크는 일반적인 마스크와 비교해서 가격이 높아, 비용면에서의 문제로 아울러 갖고 있다.
본 발명은, 상기한 것과 같은 문제점을 해결하기 위해 이루어진 것으로, FFS 모드의 액정표시장치에 있어서, 반투과 마스크를 이용하지 않고 포트리소그래피 공정수를 삭감할 수 있는 박막 트랜지스터 어레이 기판, 그 제조방법, 및 액정표시장치를 제공하는 것을 목적으로 한다.
본 발명에 따른 박막 트랜지스터 어레이 기판은, 박막 트랜지스터를 갖는 박막 트랜지스터 어레이 기판으로서, 기판 위에 형성되고, 상기 박막 트랜지스터의 게이트 전극과 접속하는 게이트 배선과, 상기 게이트 전극 및 상기 게이트 배선을 덮는 게이트 절연막과, 상기 게이트 절연막 위에 형성되고, 상기 박막 트랜지스터의 소스 전극과 접속하는 소스 배선과, 상기 게이트 절연막 위에 형성되고, 상기 박막 트랜지스터의 드레인 전극 아래의 거의 전체면과, 상기 소스 전극 아래의 거의 전체면과, 상기 소스 배선 아래의 거의 전체면과, 상기 게이트 전극의 대향면에 배치된 반도체층과, 상기 드레인 전극 위에 직접 중첩하여 형성되고, 상기 드레인 전극과 전기적으로 접속하는 화소 전극과, 상기 소스 전극 및 상기 소스 배선 위에, 상기 화소 전극과 같은 층에 의해 직접 중첩하여 형성된 투명 도전 패턴과, 상기 화소 전극 및 상기 투명 도전 패턴을 덮는 층간 절연막과, 상기 층간 절연막 위에 형성되고, 상기 화소 전극과의 사이에서 프린지 전계를 발생시키는 대향 전극을 구비한 것이다.
또한, 본 발명에 따른 박막 트랜지스터 어레이 기판의 제조방법은, 박막 트랜지스터를 갖는 박막 트랜지스터 어레이 기판의 제조방법으로서, 기판 위에, 상기 박막 트랜지스터의 게이트 전극과, 상기 게이트 전극에 접속하는 게이트 배선을 형성하는 공정과, 상기 게이트 전극 및 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막 위에, 반도체층과, 오믹콘택막과, 금속막을 이 순서로 성막하는 공정과, 상기 금속막을 패터닝하여, 상기 박막 트랜지스터의 채널 영역이 되는 상기 반도체층 위에서 연결된 상태의 상기 박막 트랜지스터의 소스 전극 및 드레인 전극과, 상기 소스 전극에 접속하는 소스 배선을 형성하는 공정과, 패터닝된 상기 금속막을 마스크로 하여, 상기 반도체층과 상기 오믹콘택막을 에칭하는 공정과, 상기 금속막 위에 직접 중첩하는 투명 도전막을 성막하고, 상기 투명 도전막을 패터닝하여, 상기 드레인 전극 위에 직접 중첩하는 화소 전극과, 상기 소스 전극 및 상기 소스 배선 위에 직접 중첩하여 배치되는 투명 도전 패턴을 형성하는 공정과, 상기 화소 전극 및 상기 투명 도전 패턴을 마스크로 하여, 상기 금속막과 상기 오믹콘택막을 에칭하여, 상기 박막 트랜지스터의 채널 영역이 되는 상기 반도체층을 노출하는 공정과, 상기 화소 전극 및 상기 투명 도전 패턴을 덮는 층간 절연막을 형성하는 공정과, 상기 층간 절연막 위에, 상기 화소 전극과의 사이에서 프린지 전계를 발생시키는 대향 전극을 형성하는 공정을 구비한 것이다.
본 발명에 따르면, FS 모드의 액정표시장치에 있어서, 반투과 마스크를 이용하지 않고 포트리소그래피 공정수를 삭감할 수 있는 박막 트랜지스터 어레이 기판, 그 제조방법, 및 액정표시장치를 제공할 수 있다.
도 1은 실시예 1에 관한 액정표시장치에 사용되는 TFT 어레이 기판의 구성을 나타낸 정면도이다.
도 2는 실시예 1에 관한 TFT 어레이 기판의 화소 구성을 나타낸 평면도이다.
도 3은 실시예 1에 관한 TFT 어레이 기판의 화소 구성을 나타낸 단면도이다.
도 4는 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 평면도이다.
도 5는 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 평면도이다.
도 6은 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 평면도이다.
도 7은 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 평면도이다.
도 8은 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 평면도이다.
도 9는 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 단면도이다.
도 10은 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 단면도이다.
도 11은 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 단면도이다.
도 12는 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 단면도이다.
도 13은 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 단면도이다.
도 14는 실시예 2에 관한 TFT 어레이 기판의 화소 구성을 나타낸 평면도이다.
도 15는 실시예 2에 관한 TFT 어레이 기판의 화소 구성을 나타낸 단면도이다.
도 16은 실시예 3에 관한 TFT 어레이 기판의 화소 구성을 나타낸 평면도이다.
도 17은 실시예 3에 관한 TFT 어레이 기판의 화소 구성을 나타낸 단면도이다.
도 18은 실시예 4에 관한 TFT 어레이 기판의 TFT부의 구성을 나타낸 도면이다.
도 19는 실시예 4에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 도면이다.
도 2는 실시예 1에 관한 TFT 어레이 기판의 화소 구성을 나타낸 평면도이다.
도 3은 실시예 1에 관한 TFT 어레이 기판의 화소 구성을 나타낸 단면도이다.
도 4는 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 평면도이다.
도 5는 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 평면도이다.
도 6은 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 평면도이다.
도 7은 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 평면도이다.
도 8은 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 평면도이다.
도 9는 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 단면도이다.
도 10은 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 단면도이다.
도 11은 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 단면도이다.
도 12는 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 단면도이다.
도 13은 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 단면도이다.
도 14는 실시예 2에 관한 TFT 어레이 기판의 화소 구성을 나타낸 평면도이다.
도 15는 실시예 2에 관한 TFT 어레이 기판의 화소 구성을 나타낸 단면도이다.
도 16은 실시예 3에 관한 TFT 어레이 기판의 화소 구성을 나타낸 평면도이다.
도 17은 실시예 3에 관한 TFT 어레이 기판의 화소 구성을 나타낸 단면도이다.
도 18은 실시예 4에 관한 TFT 어레이 기판의 TFT부의 구성을 나타낸 도면이다.
도 19는 실시예 4에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 도면이다.
이하에서, 본 발명의 바람직한 실시예에 대해 설명한다. 이하의 설명은, 본 발명의 실시예에 대해 설명하는 것으로, 본 발명이 이하의 실시예에 한정되는 것은 아니다. 설명의 명확화를 위해, 이하의 기재 및 도면은, 적절히, 생략 및 간략화가 행해지고 있다. 또한, 설명의 명확화를 위해, 필요에 따라 중복 설명은 생략되고 있다. 이때, 각 도면에 있어서 동일한 부호를 붙인 것은 동일한 요소를 나타내고 있으며, 적절히, 설명이 생략되어 있다.
실시예 1
먼저, 도 1을 사용하여, 본 실시예 1에 관한 액정표시장치에 대해 설명한다. 도 1은, 실시예 1에 관한 액정표시장치에 사용되는 TFT 어레이 기판의 구성을 나타낸 정면도이다. 본 실시예 1에 관한 액정표시장치는, TFT 어레이 기판에 화소 전극과 대향 전극이 형성된 FFS 모드의 액정표시장치이다. 이 액정표시장치의 전체 구성에 대해서는, 이하에서 서술하는 실시예 1～3에서 공통이다.
본 실시예 1에 관한 액정표시장치는, 기판(1)을 갖고 있다. 기판(1)은, 예를 들면, TFT 어레이 기판 등의 어레이 기판이다. 기판(1)에는, 표시 영역(41)과 표시 영역(41)을 둘러싸도록 설정된 테두리 영역(42)이 설치되어 있다. 이 표시 영역(41)에는, 복수의 게이트 배선(주사 신호선)(43)과 복수의 소스 배선(표시 신호선)(44)이 형성되어 있다. 복수의 게이트 배선(43)은 평행하게 설치되어 있다. 마찬가지로, 복수의 소스 배선(44)은 평행하게 설치되어 있다. 게이트 배선(43)과 소스 배선(44)은, 서로 교차하도록 형성되어 있다. 인접하는 게이트 배선(43)과 소스 배선(44)으로 둘러싸인 영역이 화소(47)가 된다. 따라서, 표시 영역(41)에서는, 화소(47)가 매트릭스 형상으로 배열된다.
기판(1)의 테두리 영역(42)에는, 주사신호 구동회로(45)와 표시신호 구동회로(46)가 설치되어 있다. 게이트 배선(43)은, 표시 영역(41)으로부터 테두리 영역(42)까지 연장되어 설치되고, 기판(1)의 단부에서, 주사신호 구동회로(45)에 접속된다. 소스 배선(44)도 마찬가지로, 표시 영역(41)으로부터 테두리 영역(42)까지 연장되어 설치되고, 기판(1)의 단부에서, 표시신호 구동회로(46)와 접속된다. 주사신호 구동회로(45)의 근방에는, 외부 배선 48이 접속되어 있다. 또한, 표시신호 구동회로(46)의 근방에는, 외부 배선 49가 접속되어 있다. 외부 배선 48, 49는, 예를 들면, FPC(Flexible Printed Circuit) 등의 배선 기판이다.
외부 배선 48, 49를 통해 주사신호 구동회로(45) 및 표시신호 구동회로(46)에 외부에서의 각종 신호가 공급된다. 주사신호 구동회로(45)는 외부에서의 제어신호에 근거하여 게이트 신호(주사신호)를 게이트 배선(43)에 공급한다. 이 게이트 신호에 의해, 게이트 배선(43)이 순차 선택되어 간다. 표시신호 구동회로(46)는 외부에서의 제어신호나, 표시 데이터에 근거하여 표시신호를 소스 배선(44)에 공급한다. 이에 따라, 표시 데이터에 따른 표시 전압을 각 화소(47)에 공급할 수 있다.
화소(47) 내부에는, 적어도 1개의 TFT(50)가 형성되어 있다. TFT(50)은 소스 배선(44)과 게이트 배선(43)의 교차점 근방에 배치된다. 예를 들면, 이 TFT(50)가 화소 전극에 표시 전압을 공급한다. 즉, 게이트 배선(43)으로부터의 게이트 신호에 의해, 스위칭 소자인 TFT(50)가 온된다. 이에 따라, 소스 배선(44)으로부터, TFT(50)의 드레인 전극에 접속된 화소 전극에 표시 전압이 인가된다. 더구나, 화소 전극은, 슬릿을 갖는 공통 전극(대향 전극)과 절연막을 개재하여 대향배치되어 있다. 화소 전극과 대향 전극 사이에는, 표시 전압에 따른 프린지 전계가 생긴다. 이때, 기판(1)의 표면에는, 배향막(미도시)이 형성되어 있다. 화소(47)의 상세한 구성에 대해서는, 후술한다.
더구나, 기판(1)에는, 대향기판이 대향하여 배치되어 있다. 대향기판은, 예를 들면, 칼라필터기판이며, 시인측에 배치된다. 대향기판에는, 칼라필터, 블랙 매트릭스(BM), 및 배향막 등이 형성되어 있다. 기판(1)과 대향기판 사이에는 액정층이 끼워진다. 즉, 기판(1)과 대향기판 사이에는 액정이 도입되어 있다. 더구나, 기판(1)과 대향기판의 외측의 면에는, 편광판 및 위상차판 등이 설치된다. 또한, 액정 표시패널의 반시인측에는, 백라이트 유닛(back light unit) 등이 배치된다.
화소 전극과 대향 전극 사이의 프린지 전계에 의해, 액정이 구동된다. 즉, 기판 사이의 액정의 배향 방향이 변화한다. 이에 따라, 액정층을 통과하는 빛의 편광상태가 변화한다. 즉, 편광판을 통과해서 직선편광이 된 빛은 액정층에 의해, 편광상태가 변화한다. 구체적으로는, 백라이트 유닛으로부터의 빛은, 어레이 기판측의 편광판에 의해 직선편광이 된다. 이 직선편광이 액정층을 통과함으로써, 편광상태가 변화한다.
편광 상태에 따라서, 대향기판측의 편광판을 통과하는 광량은 변화한다. 즉, 백라이트 유닛으로부터 액정 표시패널을 투과하는 투과광 중에서, 시인측의 편광판을 통과하는 빛의 광량이 변화한다. 액정의 배향방향은, 인가되는 표시 전압에 의해 변화한다. 따라서, 표시 전압을 제어함으로써, 시인측의 편광판을 통과하는 광량을 변화시킬 수 있다. 즉, 화소마다 표시 전압을 변화시킴으로써, 원하는 화상을 표시할 수 있다.
이어서, 본 실시예 1에 관한 액정표시장치의 화소 구성에 대해, 도 2 및 도 3을 사용하여 설명한다. 도 2는, 실시예 1에 관한 TFT 어레이 기판의 화소 구성을 나타낸 평면도이다. 도 3은, 실시예 1에 관한 TFT 어레이 기판의 화소 구성을 나타낸 단면도이다. 도 2는 TFT 어레이 기판의 화소(47)의 1개를 나타내고 있다. 도 3a는 도 2의 IIIA-IIIA 단면도, 도 3b는 도 2의 IIIB-IIIB 단면도, 도 3c는 도 2의 IIIC-IIIC 단면도이다.
도 2 및 도 3에 있어서, 유리 등의 투명한 절연성의 기판(1) 위에, TFT(50)의 게이트 전극과 접속하는 게이트 배선(43)이 형성되어 있다. 여기에서는, 게이트 배선(43)은, 그것의 일부가 게이트 전극을 구성하도록 형성되어 있다. 게이트 배선(43)은, 기판(1) 위에 있어서 일방향으로 직선적으로 연장되도록 배치되어 있다. 또한, 기판(1) 위에는, 복수의 공통 배선(43a)이, 게이트 배선(43)과 동일한 층에 의해 형성되어 있다. 공통 배선(43a)은, 인접하는 게이트 배선(43) 사이에 배치되어 있다. 복수의 공통 배선(43a)은 평행하게 배치되어 있다. 공통 배선(43a)과 게이트 배선(43)은 서로 대략 평행하게 되도록 배치되어 있다. 게이트 배선(43) 및 공통 배선(43a)은, 예를 들면, Cr, Al, Ta, Ti, Mo, W, Ni, Cu, Au, Ag이나 이것들을 주성분으로 하는 합금막, 또는 이것들의 적층막으로 이루어진 제1 금속막에 의해 형성되어 있다.
게이트 배선(43) 및 공통 배선(43a)을 덮도록, 제1 절연막인 게이트 절연막(11)이 설치되어 있다. 게이트 절연막(11)은, 질화 실리콘, 산화 실리콘 등의 절연막에 의해 형성되어 있다.
게이트 절연막(11) 위에는, 반도체층(2)이 형성되어 있다. 본 실시예 1에서는, 게이트 배선(43) 및 공통 배선(43a)에 교차하도록, 반도체층(2)이 직선 형상으로 형성되어 있다. 여기에서는, 예를 들면, 게이트 배선(43) 및 공통 배선(43a)에 직교하고 있다. 이 반도체층(2)은, 기판(1) 위에 있어서 게이트 배선(43)과 교차하는 방향으로 직선적으로 연장되도록 배치되어 있다. 반도체층(2)은, 간격을 설치하여 복수 배치되어 있다.
반도체층(2)은, 게이트 배선(43)과의 교차부에서 분기된다. 분기된 반도체층(2)은, 게이트 배선(43)을 따라 연장되고, 화소(47) 내부로 더 연장된다. TFT(50)의 형성 영역에서는, 반도체층(2)이 게이트 절연막(11)을 개재하여 게이트 전극의 대향면에 설치되어 있다. 즉, 게이트 배선(43)과의 교차부로부터 분기된 반도체층(2) 중에서, 게이트 전극과 중복하는 부분이, TFT(50)를 구성하는 활성영역으로서 기능한다. 반도체층(2)의 활성영역은, 여기에서는, 게이트 배선(43)과 중첩하도록 게이트 절연막(11) 위에 형성되어, 이 반도체층(2)의 활성영역과 중복하는 영역의 게이트 배선(43)이 게이트 전극으로 된다. 반도체층(2)은, 예를 들면, 비정질 실리콘, 다결정 폴리실리콘 등에 의해 형성되어 있다.
이때, 게이트 배선(43)과 교차하는 방향으로 연장하는 직선 형상의 반도체층(2)은, 후술하는 소스 배선(44)의 용장 배선으로서 이용할 수 있다. 즉, 이 직선 형상의 반도체층(2)은, 소스 배선(44)의 형성 영역에 맞춰서 형성되는 것으로, 소스 배선(44)이 단선된 것과 같은 경우에도 전기신호의 두절을 방지하는 것이 가능하다.
반도체층(2) 위에, 도전성 불순물이 도핑된 오믹콘택막(3)이 형성되어 있다. 오믹콘택막(3)은, TFT(50)의 채널 영역을 제외한 반도체층(2) 위의 대략 전체면에 설치되어 있다. 게이트 전극과 중복하는 반도체층(2) 중에서, 오믹콘택막(3)에 대응하는 반도체층(2)의 영역은, 소스?드레인 영역이 된다. 구체적으로는, 도 3a 중의 게이트 전극과 중복하는 좌측의 오믹콘택막(3)에 대응하는 반도체층(2)의 영역이 소스 영역이 된다. 그리고, 도 3a 중의 게이트 전극과 중복하는 우측의 오믹콘택막(3)에 대응하는 반도체층(2)의 영역이 드레인 영역이 된다. 이와 같이, TFT(50)을 구성하는 반도체층(2)의 활성영역의 양단에는 소스?드레인 영역이 형성되어 있다. 그리고, 반도체층(2)의 소스?드레인 영역에 끼워진 영역이 채널 영역이 된다. 반도체층(2)의 채널 영역 위에는, 오믹콘택막(3)은 형성되지 않고 있다. 오믹콘택막(3)은, 예를 들면, 인(P) 등의 불순물이 고농도로 도핑된, n형 비정질 실리콘이나 n형 다결정 실리콘 등에 의해 형성되어 있다
오믹콘택막(3) 위에, 소스 전극(4), 드레인 전극(5), 및 소스 배선(44)이 형성되어 있다. 구체적으로는, 반도체층(2)의 소스 영역측의 오믹콘택막(3) 위에, 소스 전극(4)이 형성되어 있다. 그리고, 드레인 영역측의 오믹콘택막(3) 위에, 드레인 전극(5)이 형성되어 있다. 이와 같이, 채널에치(hannel-etch)형의 TFT(50)가 구성되어 있다. 그리고, 소스 전극(4) 및 드레인 전극(5)은, 반도체층(2)의 채널 영역의 외측에 연장되도록 형성되어 있다. 즉, 소스 전극(4) 및 드레인 전극(5)은, 오믹콘택막(3)과 마찬가지로 반도체층(2)의 채널 영역 위에는 형성되지 않는다.
소스 전극(4)은, 반도체층(2)의 채널 영역의 외측으로 연장되어, 소스 배선(44)과 연결되어 있다. 즉, 소스 배선(44)은 소스 전극(4)과 접속되어 있다. 소스 배선(44)은, 반도체층(2) 위에 오믹콘택막(3)을 통해 형성되고, 기판(1) 위에 있어서 게이트 배선(43)과 교차하는 방향으로 직선적으로 연장되도록 배치되어 있다. 따라서, 소스 배선(44)은, 게이트 배선(43)과의 교차부에 있어서 분기되고나서 게이트 배선(43)을 따라 연장되어, 소스 전극(4)으로 된다. 소스 전극(4), 드레인 전극(5), 및 소스 배선(44)은, 예를 들면, Cr, Al, Ta, Ti, Mo, W, Ni, Cu, Au, Ag나 이것들을 주성분으로 하는 합금막, 또는 이것들의 적층막으로 이루어진 제2 금속막에 의해 형성되어 있다.
이와 같이, 본 실시예 1에서는, 반도체층(2)은, 소스 배선(44) 아래의 거의 전체면과, 소스 전극(4) 아래의 거의 전체면과, 드레인 전극(5) 아래의 거의 전체면과, 게이트 전극의 대향면에 배치되는 구성으로 되어 있다. 그리고, 여기에서는, 소스 배선(44), 소스 전극(4), 및 드레인 전극(5)과, 반도체층(2)과 사이에는, 각각 오믹콘택막(3)이 더 형성된 구성으로 되어 있다.
드레인 전극(5)은, 반도체층(2)의 채널 영역의 외측으로 연장되어, 화소 전극(6)과 전기적으로 접속하고 있다. 본 실시예 1에서는, 화소 전극(6)은, 드레인 전극(5) 위에 직접 중첩되어 형성되어 있다. 즉, 화소 전극(6)의 하부면(하측의 표면)이, 드레인 전극(5)의 상부면(상측의 표면)과 직접 접촉하도록 형성되어 있다. 또한, 화소 전극(6)은, 드레인 전극(5) 위의 대략 전체면에 형성되어 있다. 그리고, 화소 전극(6)은, 드레인 전극(5) 위로부터 화소(47) 내부로 연장되어, 도 2 및 도 3에 도시된 것과 같이, 화소(47)를 구성하는 소스 배선(44)과 게이트 배선(43)으로 둘러싸인 영역의 대략 전체면에 형성되어 있다. 즉, 화소 전극(6)은, 그것의 일부가 드레인 전극(5)에 중복하도록 배치되어 있다. 이때, 화소 전극(6)의 채널 영역측의 패턴 단부가, 드레인 전극(5)의 채널 영역측의 패턴 단부와 대략 같은 위치에 배치되도록, 중복 배치되어 있다. 그 때문에, 드레인 전극(5)의 채널 영역측의 패턴 단부는, 화소 전극(6)에 덮여 있지 않다. 그리고, 화소 전극(6)은, 예를 들면, 드레인 전극(5)의 채널 영역측 이외의 패턴 단부를 덮도록 형성되어 있다. 화소 전극(6)은, ITO 등의 제1 투명 도전막에 의해 형성되어 있다.
이와 같이, 화소 전극(6)은, 절연막을 개재하지 않고, 소스 전극(4), 드레인 전극(5), 및 소스 배선(44)의 상층에 직접 중첩되어 형성되어 있다. 이러한 구성에 의해, 화소 전극(6)을 드레인 전극(5)과 전기적으로 접속하기 위한 콘택홀이 불필요하게 된다. 이것은, 화소 전극(6)의 일부를 드레인 전극(5) 위에 직접 중첩하도록 배치함으로써, 이들 사이의 전기적인 접속을 얻을 수 있기 때문이다. 따라서, 드레인 전극(5)과 화소 전극(6)의 접속에 대해, 콘택홀을 배치하는 에어리어)을 설치하지 않고 화소(47)를 구성하는 것이 가능해져, 개구율을 높게 할 수 있다.
또한, 본 실시예 1에서는, 화소 전극(6)과 같은 제1 투명 도전막에 의해, 투명 도전 패턴(6a)이 형성되어 있다. 투명 도전 패턴(6a)은, 소스 전극(4) 및 소스 배선(44) 위의 대략 전체면에 직접 중첩되어 형성되어 있다. 투명 도전 패턴(6a)은, 예를 들면, 소스 전극(4) 및 소스 배선(44)을 덮도록 형성되어 있다. 단, 소스 전극(4)의 채널 영역측의 패턴 단부는, 투명 도전 패턴(6a)으로 덮여 있지 않다. 그 때문에, 투명 도전 패턴(6a)의 채널 영역측의 패턴 단부가, 채널 영역측의 소스 전극(4)의 패턴 단부와 대략 같은 위치가 된다. 투명 도전 패턴(6a) 및 화소 전극(6)은, 서로 이격되도록 배치되어 있다. 또한, 투명 도전 패턴(6a)과 화소 전극(6)은, 반도체층(2)의 채널 영역 위에는 설치되어 있지 않다.
이와 같이, 본 실시예 1에서는, 제2 금속막으로 이루어진 소스 전극(4), 드레인 전극(5), 및 소스 배선(44) 위에는, 제1 투명 도전막으로 이루어진 화소 전극(6) 또는 투명 도전 패턴(6a)이 적층형성되는 구성으로 되어 있다. 여기에서는, 제1 투명 도전막에 의해 형성되는 패턴이, 제2 금속막으로 형성된 패턴 중, TFT(50)의 채널 영역을 제외한 모든 영역을 완전하게 덮도록 형성되어 있다. 이에 따라, 표시신호를 각 화소(47)에 공급하기 위한 소스 배선(44)을, 제2 금속막과 제1 투명 도전막의 2층의 적층구조로 할 수 있다. 따라서, 소스 배선(44)의 단선의 발생을 억제하는 효과가 있다. 즉, 소스 배선(44) 위에 적층된 투명 도전 패턴(6a)은, 소스 배선(44) 아래의 반도체층(2)과 마찬가지로, 소스 배선(44)의 용장배선으로서 이용할 수 있다. 그 때문에, 소스 배선(44)이 단선한 것과 같은 경우에도 표시신호의 두절을 방지하는 것이 가능하다.
화소 전극(6) 및 투명 도전 패턴(6a)을 덮도록, 제2 절연막인 층간 절연막(12)이 설치되어 있다. 층간 절연막(12)은, TFT(50)을 덮고 있다. 층간 절연막(12)은, 질화 실리콘, 산화 실리콘 등의 절연막에 의해 형성되어 있다.
그리고, 본 실시예 1에서는, 층간 절연막(12) 위에 대향 전극(8)이 형성되어 있다. 대향 전극(8)은, 층간 절연막(12)을 개재하여 화소 전극(6)의 대향면에 설치되고, 화소 전극(6)과의 사이에 프린지 전계를 발생시키기 위한 슬릿이 설치되어 있다. 이 슬릿은, 도 2에 도시된 것과 같이, 소스 배선(44)과 대략 나란하게 복수 설치되어 있다. 슬릿은, 예를 들면, 게이트 배선(43)과 교차하는 방향으로 직선 형상으로 설치되어 있다.
대향 전극(8)은, 층간 절연막(12) 및 게이트 절연막(11)을 관통하는 콘택홀(13)을 통해 공통 배선(43a)과 전기적으로 접속되어 있다. 또한, 대향 전극(8)은, 게이트 배선(43)을 사이에 끼워 인접하는 화소(47)의 대향 전극(8)과 접속하도록 형성되어 있다. 즉, 대향 전극(8)은, 게이트 배선(43)을 사이에 끼워 인접하는 화소(47)의 대향 전극(8)과 연결되도록 일체로 형성되어 있다. 구체적으로는, 게이트 배선(43)을 사이에 끼워 인접하는 화소(47)의 대향 전극(8)은, 연결부 8a로 연결되어 있다. 이 연결부 8a는, 게이트 배선(43)을 올라타도록 형성되고, 게이트 배선(43)을 사이에 끼워 인접하는 화소(47)의 대향 전극(8)끼리를 연결하고 있다. 여기에서는, 대향 전극(8)의 연결부 8a는, 소스 배선(44) 또는 TFT(50)과 중복하지 않는 영역의 게이트 배선(43)을 걸터앉도록 형성되어 있다. 즉, 대향 전극(8)은, 게이트 배선(43)의 적어도 일부에어서 중첩하도록 형성되어 있다. 대향 전극(8)은, ITO 등의 제2 투명 도전막에 의해 형성되어 있다.
이어서, 본 실시예 1에 있어서의 액정표시장치의 제조방법에 대해, 도 4～도 13을 사용하여 설명한다. 도 4～도 8은, 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 평면도이다. 또한, 도 9～도 13은, 실시예 1에 관한 TFT 어레이 기판의 일 제조공정을 나타낸 단면도이다. 도 9～도 13의 각 도면에 있어서, (a)은 도 2의 IIIB-IIIB 단면에 대응하는 개소에 있어서의 단면도, (b)는 도 2의 IIIB-IIIB 단면에 대응하는 개소에 있어서의 단면도, (c)는 도 2의 IIIC-IIIC 단면에 대응하는 개소에 있어서의 단면도를 각각 나타내고 있다. 즉, 이들 도면은, 도 3의 각 도면에 각각 대응하는 개소에 있어서의 제조공정마다의 단면도이다.
우선, 처음에, 유리 등의 투명한 절연성의 기판(1) 상부 전체면에, Cr, Al, Ta, Ti, Mo, W, Ni, Cu, Au, Ag이나 이들을 주성분으로 하는 합금막, 또는 이들의 적층막으로 이루어진 제1 금속막을 성막한다. 예를 들면, 스퍼터법이나 증착법 등을 사용해서 기판(1) 전체면에 성막한다. 그후, 레지스트를 도포하고, 도포한 레지스트를 포토마스크 위에서 노광하여, 레지스트를 감광시킨다. 다음에, 감광시킨 레지스트를 현상하여, 레지스트를 패터닝한다. 이후, 이것 일련의 공정을 포트리소그래피 공정으로 부른다. 그후, 이 레지스트 패턴을 마스크로 하여 에칭하여, 포토레지스트 패턴을 제거한다. 이후, 이러한 공정을 미세가공 기술로 부른다. 이에 따라, 도 4 및 도 9에 도시된 것과 같이, 게이트 전극, 게이트 배선(43), 및 공통 배선(43a)이 패터닝된다. 이와 같이, 제1 포트리소그래피 공정과 미세가공 기술에 의해, 게이트 전극, 게이트 배선(43), 및 공통 배선(43a)을 형성한다.
다음에, 게이트 전극, 게이트 배선(43), 및 공통 배선(43a)을 덮도록, 게이트 절연막(11)이 되는 제1 절연막, 반도체층(2) ,및 오믹콘택막(3)을 이 순서로 성막한다. 예를 들면, 플라즈마 CVD, 상압 CVD, 감압 CVD 등을 사용하여, 이것들을 기판(1) 전체면에 성막한다. 게이트 절연막(11)으로서, 질화 실리콘, 산화 실리콘 등을 사용할 수 있다. 이때, 게이트 절연막(11)은, 핀홀(pinhole) 등의 막 결손 발생에 의한 단락을 방지하기 위해, 복수회로 나누어 성막하는 것이 바람직하다. 반도체층(2)에는, 비정질 실리콘, 다결정 폴리실리콘 등을 사용할 수 있다. 또한, 오믹콘택막(3)에는, 인(P) 등의 불순물을 고농도로 첨가한 n형 비정질 실리콘이나 n형 다결정 실리콘 등을 사용할 수 있다.
다음에, 본 실시예 1에서는, 성막한 오믹콘택막(3) 위에, Cr, Al, Ta, Ti, Mo, W, Ni, Cu, Au, Ag이나 이들을 주성분으로 하는 합금막, 또는 이들의 적층막으로 이루어진 제2 금속막을 더 성막한다. 예를 들면, 스퍼터링법이나 증착법등 사용해서 성막한다. 그후, 제2 포트리소그래피 공정 및 미세가공 기술에 의해, 제2 금속막을 패터닝한다. 이에 따라, 소스 배선(44)과, 소스 배선(44)으로부터 분기되어 TFT(50)의 형성 영역 위로 연장되는 부분이 제2 금속막에 의해 형성된다. 이 소스 배선(44)으로부터 분기된 부분은, 소스 배선(44)의 게이트 배선(43)과의 교차부로부터 분기되어 화소(47) 내부로 연장되도록 형성되고, 나중의 공정에서 분리되는 소스 전극(4) 및 드레인 전극(5)을 포함하는 형상으로 되어 있다. 즉, 이 시점에서는, 채널 영역 위에 제2 금속막이 잔존하고 있고, 소스 전극(4)과 드레인 전극(5)이 연결된 패턴으로 되어 있다. 즉, 제2 금속막을 패터닝하면, TFT(50)의 채널 영역이 되는 반도체층(2) 위에서 연결된 상태의 소스 전극(4) 및 드레인 전극(5)과, 이 소스 전극(4)에 접속하는 소스 배선(44)이 형성된다.
이어서, 패터닝된 제2 금속막의 패턴, 혹은 제2 금속막을 패터닝할 때에 사용한 레지스트 패턴(또는, 제2 금속막을 패터닝할 때에 사용한 레지스트 패턴을 남긴 상태에서)을 마스크로 하여, 오믹콘택막(3) 및 반도체층(2)을 에칭한다. 이에 따라, 도 5 및 도 10에 도시된 것과 같이 제2 금속막으로 덮여 있지 않은 부분의 오믹콘택막(3) 및 반도체층(2)이 제거된다. 이와 같이 하여, 오믹콘택막(3) 및 반도체층(2)을 패터닝함으로써, 오믹콘택막(3) 및 반도체층(2)의 패터닝을, 소스 배선(44)의 패터닝에 통합할 수 있다. 즉, 1회의 포트리소그래피 공정으로, 오믹콘택막(3) 및 반도체층(2)의 패터닝과, 소스 배선(44)의 패터닝을 행하는 것이 가능해 진다.
다음에, 이들 위에부터 ITO 등의 제1 투명 도전막을 스퍼터링법 등에 의해 기판(1) 전체면에 성막한다. 그리고, 제3 포트리소그래피 공정 및 미세가공 기술에 의해, 이 제1 투명 도전막을 패터닝한다. 본 실시예 1에서는, 화소 전극(6)의 형성 영역 위와, TFT(50)의 채널 영역을 제외한 제2 금속막 패턴 위에, 제1 투명 도전막이 잔존하도록 패터닝한다. 이에 따라, 소스 배선(44) 위와, 소스 배선(44)으로부터 분기된 부분 중 소스 전극(4)이 되는 영역 위에, 투명 도전 패턴(6a)이 형성된다. 또한, 소스 배선(44)으로부터 분기된 부분 중 드레인 전극(5)이 되는 영역 위에 일부가 중첩하도록, 화소 전극(6)이 형성된다. 제1 투명 도전막에 의해 형성된 투명 도전 패턴(6a) 및 화소 전극(6)은, 후술하는 채널에치의 공정에 있어서 에칭 배리어 패턴으로서 기능한다.
이어서, 화소 전극(6) 및 투명 도전 패턴(6a)을 마스크로 하여, 제2 금속막과 채널 영역 상의 오믹콘택막(3)을 에칭한다. 구체적으로는, 화소 전극(6) 또는 투명 도전 패턴(6a)에 덮이지 않고 노출된 부분의 제2 금속막을 에칭에 의해 제거한다. 이에 따라, 채널 영역 상의 제2 금속막이 제거되어, 소스 전극(4)과 드레인 전극(5)이 분리된다. 더구나, 제2 금속막을 제거함으로써 표면에 노출된, 채널 영역 상의 오믹콘택막(3)을 에칭에 의해 제거한다. 이에 따라, 도 6 및 도 11에 도시된 것과 같이, TFT(50)의 채널 영역이 되는 반도체층(2)이 노출된다. 이와 같이, 본 실시예 1에서는, 제1 투명 도전막에 의해 형성된 투명 도전 패턴(6a) 및 화소 전극(6)을 에칭 배리어 패턴으로서 사용하여, 채널 영역 상의 제2 금속막과 오믹콘택막(3)을 제거할 수 있다.
이때, 상기 설명에서는, 화소 전극(6) 및 투명 도전 패턴(6a)을 마스크로 하여 에칭을 행하였지만, 화소 전극(6) 및 투명 도전 패턴(6a)을 패터닝할 때에 사용한 레지스트 패턴을 그대로 마스크로 하여, 제2 금속막과 오믹콘택막(3)의 에칭을 행해도 된다.
이어서, 이들 위에부터, 층간 절연막(12)이 되는 제2 절연막을 성막한다. 예를 들면, 층간 절연막(12)으로서 질화 실리콘, 산화 실리콘 등의 무기 절연막을, CVD법 등을 사용해서 기판(1) 전체면에 성막한다. 이에 따라, 화소 전극(6) 및 투명 도전 패턴(6a)이 층간 절연막(12)에 덮인다. 또한, 반도체층(2)의 채널 영역이 층간 절연막(12)에 덮인다. 그후, 제4 포트리소그래피 공정 및 미세가공 기술에 의해, 층간 절연막(12) 및 게이트 절연막(11)에 콘택홀을 형성한다. 이에 따라, 도 7 및 도 12에 도시된 것과 같이, 공통 배선(43a)에 도달하는 콘택홀(13)이 형성되어, 공통 배선(43a)이 일부 노출된다. 이때, 테두리 영역(42)에서는, 주사신호 구동회로(45) 또는 표시신호 구동회로(46)와 접속하기 위한 단자(미도시)가 게이트 배선(43) 또는 소스 배선(44)과 같은 층에 의해 형성되어 있다. 그 때문에, 제4 포트리소그래피 공정 및 미세가공 기술에서는, 공통 배선(43a)에 도달하는 콘택홀(13)과 함께, 이들 단자에 도달하는 콘택홀을 층간 절연막(12) 및 게이트 절연막(11)에 형성한다.
다음에, 층간 절연막(12) 위에, ITO 등의 제2 투명 도전막을 스퍼터링법 등에 의해 기판(1) 전체면에 성막한다. 그리고, 제5 포트리소그래피 공정 및 미세가공 기술에 의해, 이 제2 투명 도전막을 패터닝한다. 이에 따라, 도 8 및 도 13에 도시된 것과 같이, 층간 절연막(12)을 개재하여 화소 전극(6)의 대향면에, 슬릿을 갖는 대향 전극(8)이, 콘택홀(13)을 통해 공통 배선(43a)과 접속하도록 형성된다. 이때, 테두리 영역(42)에서는, 콘택홀을 통해 게이트 단자와 접속하는 게이트 단자 패드가, 대향 전극(8)과 같은 제2 투명 도전막에 의해 형성된다. 마찬가지로, 콘택홀을 통해 소스 단자와 접속하는 소스 단자 패드가 대향 전극(8)과 같은 제2 투명 도전막에 의해 형성된다.
이상의 공정을 거쳐, 본 실시예 1의 TFT 어레이 기판이 완성된다. 이와 같이, 본 실시예 1에서는, 일반적인 공정 삭감수법인 반투과 마스크를 사용하지 않고, 적어도 (1) 게이트 전극(제1 금속막), (2) 소스/드레인 전극(제2 금속막), (3) 화소 전극 및 투명 도전 패턴, (4) 콘택홀, (5) 대향 전극의 5회의 포트리소그래피 공정으로 TFT 어레이 기판을 형성할 수 있다. 이에 따라, 포트리소그래피 공정수를 일반적인 액정표시장치의 TN 모드의 TFT 어레이 기판 제조에 필요로 하는 포트리소그래피 공정수와 동등하게 하는 것이 가능해 진다.
특히, 종래의 FFS 모드의 액정표시장치에 있어서, TFT 어레이 기판을 제조하는데 적어도 필요한 (1) 대향 전극, (2) 게이트 전극(제1 금속막), (3) 반도체층, (4) 소스/드레인 전극(제2 금속막), (5) 콘택홀, (6) 화소 전극의 6회의 포트리소그래피 공정 중, (3) 반도체층, (4) 소스/드레인 전극(제2 금속막), (6) 화소 전극의 3회의 포트리소그래피 공정을, 본 실시예 1에서는 (2) 제2 금속막, (3) 화소 전극 및 투명 도전 패턴의 2회의 일반적인 포트리소그래피 공정으로 집약할 수 있다. 따라서, 반투과 마스크를 이용하지 않고, FFS 모드의 액정표시장치의 TFT 어레이 기판을 제조하는데 필요한 포트리소그래피 공정수를 삭감할 수 있어, 제조 코스트를 저감할 수 있다.
이와 같이 제작한 TFT 어레이 기판 위에, 그 후의 셀 공정에 있어서 배향막을 형성한다. 또한, 별도 제작된 대향기판 위에 배향막을 마찬가지로 형성한다. 그리고, 이 배향막에 대해, 러빙(rubbing) 등의 수법을 사용하여, 액정과의 접촉면에 일 방향으로 마이크로한 흠집을 내는 배향 처리를 실시한다. 다음에, 기판 가장자리 부분에 씰(sealing)재를 도포하고, TFT 어레이 기판과 대향기판을, 서로의 배향막이 마주보도록, 소정의 간격으로 부착시킨다. TFT 어레이 기판과 대향기판을 부착한 후, 진공주입법 등을 사용하여, 액정주입법 등을 사용하여, 액정 주입구로부터 액정을 주입한다. 그리고, 액정 주입구를 봉지한다. 이와 같이 하여 형성한 액정 셀의 양면에 편광판을 부착하고, 구동회로를 접속한 후, 백라이트 유닛을 부착한다. 이와 같이 하여, 본 실시예 1의 액정표시장치가 완성된다.
이때, 본 실시예 1에서는, 게이트 배선(43)을 사이에 끼워 인접하는 화소(47) 사이의 대향 전극(8)이 연결되도록 형성되어 있는 것으로 하여 설명을 했지만, 대향 전극(8)의 형상은 이것에 한정되는 것은 아니다. 각 화소(47)에 대응하는 대향 전극(8)은, 콘택홀(13)을 통해 공통 배선(43a)과 전기적으로 접속되어 있다. 그 때문에, 이들 공통 배선(43a)에 같은 신호를 인가하면, 게이트 배선(43)을 사이에 끼워 인접하는 화소(47) 사이의 대향 전극(8)이 서로 이격되도록 형성해도 된다.
이상과 같이, 본 실시예 1에서는, 제2 포트리소그래피 공정으로, 제2 금속막을 패터닝하고, 채널 영역으로 연결된 형상의 소스/드레인 전극과, 소스 배선(44)을 형성한다. 그리고, 패터닝된 제2 금속막의 패턴을 마스크로 하여, 오믹콘택막(3)과 반도체층(2)을 에칭한다. 그후, 이 위에 직접 중첩하여 제1 투명 도전막을 성막하고, 제3 포트리소그래피 공정으로, 패터닝한 제1 투명 도전막을 마스크로 하여, 채널 영역 상의 제2 금속막과 오믹콘택막(3)을 더 에칭 제거하고 있다. 이에 따라, 반투과 마스크를 사용하지 않고 TFT 어레이 기판의 제조에 필요한 포트리소그래피 공정수를 삭감할 수 있다. 따라서, 공정관리가 복잡해지지 않아 양산을 보다 안정화할 수 있는 동시에, 마스크 비용을 억제할 수 있다.
이와 같이 하여 형성한 TFT 어레이 기판은, 소스 배선(44), 소스 전극(4), 및 드레인 전극(5) 등을 구성하는 제2 금속막 아래의 거의 전체 영역(전체면)에, 오믹콘택막(3)을 통해 반도체층(2)이 존재한다. 또한, 소스 배선(44), 소스 전극(4) 및 드레인 전극(5) 등을 구성하는 제2 금속막 위의 거의 전체 영역(전체면)에 직접 중첩하여, 화소 전극(6), 투명 도전 패턴(6a) 등을 구성하는 제1 투명 도전막이 존재한다. 이에 따라, 투명 도전 패턴(6a)이 소스 배선(44) 위에 적층된 구성이 되어, 소스 배선(44)의 용장배선이 된다. 따라서, 소스 배선(44)이 단선되었다고 하더라도, 표시신호의 두절을 방지할 수 있다.
실시예 2.
본 실시예 2에 관한 액정표시장치의 화소 구성에 대해, 도 14 및 도 15를 사용하여 설명한다. 도 14는, 실시예 2에 관한 TFT 어레이 기판의 화소 구성을 나타낸 평면도이다. 도 15는, 실시예 2에 관한 TFT 어레이 기판의 화소 구성을 나타낸 단면도이다. 도 14는 TFT 어레이 기판의 화소(47)의 1개를 나타내고 있다. 도 15a는 도 14의 XVA-XVA 단면도, 도 15b는 도 14의 XVB-XVB 단면도, 도 15c는 도 14의 XVC-XVC 단면도이다. 본 실시예 2에서는, 대향 전극(8)의 형상이 실시예 1과 다른 것 뿐이며, 그 이외의 구성에 대해서는 실시예 1과 같기 때문에 설명을 생략한다.
본 실시예 2에서는, 대향 전극(8)은, 소스 배선(44) 위에 위치하는 투명 도전 패턴(6a)을 덮도록 형성되어 있다. 구체적으로는, 도 14 및 도 15b에 도시된 것과 같이, 층간 절연막(12)을 개재하여 소스 배선(44)의 대향면에는, 소스 배선(44) 및 투명 도전 패턴(6a)보다 폭이 넓은 대향 전극(8)이 배치되어 있다. 대향 전극(8)은, 화소(47)의 소스 배선(44)과, 이 위에 위치하는 투명 도전 패턴(6a)의 대부분을 덮고 있다. 즉, 소스 배선(44)과, 이 위에 위치하는 투명 도전 패턴(6a) 중, 게이트 배선(43)과 교차하는 부분을 제외한 영역의 대부분이, 대향 전극(8)과 중첩된다. 따라서, 대향 전극(8)은, 소스 배선(44) 및 이 위에 위치하는 투명 도전 패턴(6a)과 일정한 영역에서 중첩되도록 형성되고, 소스 배선(44)을 사이에 끼워 인접하는 화소(47)의 대향 전극(8)과 접속된다. 이 중첩되는 영역의 대향 전극(8)은, 소스 배선(44) 및 이 위에 위치하는 투명 도전 패턴(6a)의 폭보다 폭이 넓게 형성되어 있다.
이때, 본 실시예 2에서는, 실시예 1과 마찬가지로, 도 14 및 도 15에 도시된 것과 같이, 소스 배선(44), 소스 전극(4) 및 드레인 전극(5) 등을 구성하는 제2 금속막 아래의 거의 전체 영역(전체면)에, 오믹콘택막(3)을 통해 반도체층(2)이 존재하고 있다. 또한, 소스 배선(44), 소스 전극(4) 및 드레인 전극(5) 등을 구성하는 제2 금속막 위의 거의 전체 영역(전체면)에 직접 중첩하여, 화소 전극(6), 투명 도전 패턴(6a) 등을 구성하는 제1 투명 도전막이 존재하고 있다.
이러한 구성의 TFT 어레이 기판은, 제5 포트리소그래피 공정 및 미세가공 기술에 있어서, 실시예 1과 다른 형상의 대향 전극(8)을 형성하면 된다. 그 이외의 제조공정에 대해서는, 실시예 1과 같기 때문에, 설명을 생략한다.
이상과 같이, 본 실시예 2에서는, 소스 배선(44)과 이 위에 위치하는 투명 도전 패턴(6a)의 적층막 중, 게이트 배선(43)과 교차하는 부분을 제외한 영역의 대부분을 더 덮도록, 대향 전극(8)을 형성한다. 이에 따라, 소스 배선(44)과, 소스 배선(44) 상의 투명 도전 패턴(6a)에서 발생하는 누설 전계를 대향 전극(8)에 의해 효과적으로 차폐할 수 있다. 따라서, 소스 배선(44) 및 이 위에 형성된 투명 도전 패턴(6a)으로부터의 누설 전계에 의해 야기되는 크로스토크를 저감할 수 있다. 또한, 실시예 1과 같은 효과를 나타낼 수 있다.
실시예 3
본 실시예 3에 관한 액정표시장치의 화소 구성에 대해서, 도 16 및 도 17을 사용하여 설명한다. 도 16은, 실시예 3에 관한 TFT 어레이 기판의 화소 구성을 나타낸 평면도이다. 도 17은, 실시예 3에 관한 TFT 어레이 기판의 화소 구성을 나타낸 단면도이다. 도 16은 TFT 어레이 기판의 화소(47)의 1개를 나타내고 있다. 도 17a는 도 16의 XVIIA-XVIIA 단면도, 도 17b는 도 16의 XVIIB-XVIIB 단면도이다.
실시예 1에서는, 각 화소(47)의 대향 전극(8)에는, 각 화소(47)의 콘택홀(13)을 통해 전기적으로 접속된 공통 배선(43a)으로부터 신호가 공급되는 구성이었지만, 본 실시예 3에서는, 인접하는 모든 화소(47)에서 연결되도록 형성된 대향 전극(8)을 통해 표시 영역(41)의 주변부로부터 대향 전극(8)에 신호가 공급되는 구성으로 한 것이다.
구체적으로는, 도 16에 도시된 것과 같이, 게이트 배선(43)을 사이에 끼워 인접하는 화소(47)의 대향 전극(8)은, 연결부 8로 연결된다. 이 연결부 8a는, 게이트 배선(43)을 올라타도록 형성되고, 게이트 배선(43)을 사이에 끼워 인접하는 화소(47)의 대향 전극(8)끼리를 연결하고 있다. 여기에서는, 대향 전극(8)의 연결부 8a는, 소스 배선(44) 또는 TFT(50)와 중복하지 않는 영역의 게이트 배선(43)을 걸터앉도록 형성되어 있다.
또한, 소스 배선(44)을 사이에 끼워 인접하는 화소(47)의 대향 전극(8)이, 연결부 8b로 연결된다. 이 연결부 8b는, 소스 배선(44)을 올라타도록 형성되고, 소스 배선(44)을 사이에 끼워 인접하는 화소(47)의 대향 전극(8)끼리를 연결하고 있다. 여기에서는, 실시예 2와 마찬가지로, 대향 전극(8)의 연결부 8b가, 소스 배선(44)과 이 위에 위치하는 투명 도전 패턴(6a)의 적층막 중, 게이트 배선(43)과 교차하는 부분을 제외한 영역의 대부분을 걸터앉도록 형성되어 있다.
이와 같이, 대향 전극(8)은, 인접하는 모든 화소(47)의 대향 전극(8)과, 평면적으로 연결되도록 형성되어, 전기적으로 접속한다. 즉, 표시 영역(41) 내부의 모든 화소(47)의 대향 전극(8)이 전기적으로 접속된 상태가 된다. 그 때문에, 비교적 저항율이 높은 투명 도전막에 의해 형성되어 있는데도 불구하고, 대향 전극(8)의 저항을 저감하는 것이 가능해 진다. 따라서, 본 실시예 3에서는, 도 16에 도시된 것과 같이, 각 화소(47)의 대향 전극(8)에 신호를 공급하기 위해 배치된 비교적 저항율이 낮은 비투과의 공통 배선(43a)을 형성할 필요가 없다. 또한, 공통 배선(43a)과 접속을 취하기 위한 콘택홀(13)을 형성할 필요가 없다.
이때, 본 실시예 3에서는, 실시예 1과 마찬가지로, 도 16 및 도 17에 도시된 것과 같이, 소스 배선(44), 소스 전극(4) 및 드레인 전극(5) 등을 구성하는 제2 금속막 아래의 거의 전체 영역(전체면)에, 오믹콘택막(3)을 개재하여 반도체층(2)이 존재하고 있다. 또한, 소스 배선(44), 소스 전극(4) 및 드레인 전극(5) 등을 구성하는 제2 금속막 위의 거의 전체 영역(전체면)에 직접 중첩되어, 화소 전극(6), 투명 도전 패턴(6a) 등을 구성하는 제1 투명 도전막이 존재하고 있다.
이러한 구성의 TFT 어레이 기판은, 공통 배선(43a)을 제1 포트리소그래피 공정 및 미세가공 기술에 있어서 형성하지 않아도 된다. 또한, 각 화소(47)의 콘택홀(13)을 제4 포트리소그래피 공정 및 미세가공 기술에 있어서 형성하지 않아도 된다. 단, 표시 영역(41)의 주변부에는 콘택홀을 설치하여, 대향 전극(8)에 신호를 공급할 필요가 있다. 그리고, 제5 포트리소그래피 공정 및 미세가공 기술에 있어서, 실시예 1과 다른 형상의 대향 전극(8)을 형성하면 된다. 그 이외의 제조공정에 대해서는, 실시예 1과 같기 때문에, 설명을 생략한다.
이상과 같이, 본 실시예 3에서는, 대향 전극(8)을 인접하는 화소 사이에서 연결되도록 형성하고 있다. 즉, 대향 전극(8)은, 소스 배선(44) 및 게이트 배선(43)을 걸터앉아 인접하는 화소의 대향 전극(8)과 연결되어 형성되어 있다. 따라서, 표시 영역(41) 내부의 전체 화소(47)의 대향 전극(8)이 일체로 형성되어, 전기적으로 접속된다. 이에 따라, 대향 전극(8)의 저항을 저감할 수 있고, 비투과의 공통 배선(43a)을 형성할 필요가 없어져, 개구율을 향상시킬 있다. 또한, 실시예 1과 같은 효과를 나타낼 수 있다.
실시예 4.
본 실시예 4에 관한 액정표시장치에 대해서, 도 18을 사용하여 설명한다. 도 18은, 실시예 4에 관한 TFT 어레이 기판의 TFT부의 구성을 도시한 도면이다. 도 18a는, 실시예 4에 관한 TFT 어레이 기판의 TFT부의 구성을 나타낸 평면도, 도 18b는 도 18a의 XVIIIB-XVIIIB 단면도이다. 도 18은 TFT 어레이 기판의 각 화소(47)에 설치된 TFT(50)의 1개를 나타내고 있다. 본 실시예 4에서는, 실시예 1～3과 다른 구성의 TFT(50)가 TFT 어레이 기판에 설치되어 잇고, 그 이외의 구성에 대해서는 실시예 1～3과 같기 때문에 설명을 생략한다.
본 실시예 4에서는, 도 18에 도시된 것과 같이, 게이트 배선(43) 위에 있어서, 화소 전극(6)과 투명전극 패턴 6a가, 반도체층(2)의 패턴 단부보다도 내측으로 배치되도록 형성되어 있다. 즉, 실시예 1～3에서는, 화소 전극(6)과 투명전극 패턴 6a가, 소스 전극(4) 및 드레인 전극(5)의 채널 영역측 이외의 패턴 단부를 덮도록 형성되어 있고, 그 아래에 설치된 오믹콘택막(3)을 개재하여 존재하는 반도체층(2)의 단부와 접하는 구성이었다. 한편, 본 실시예 4에서는, 화소 전극(6)과 투명전극 패턴 6a가, 소스 전극(4) 및 드레인 전극(5)의 채널 영역측 이외의 패턴 단부를, 채널 영역측의 패턴 단부와 마찬가지로, 덮고 잇지 않다.
그리고, 게이트 전극과 대향하는 영역에 있어서, 화소 전극(6)의 패턴 단부가 드레인 전극(5)의 패턴 단부와 대략 같은 위치로 되어 있다. 마찬가지로, 게이트 전극과 대향하는 영역에 있어서, 투명 도전 패턴(6a)의 패턴 단부가, 소스 전극(4)의 패턴 단부와 대략 같은 위치로 되어 있다. 이와 같이, 본 실시예 4의 TFT(50)은, 제1 투명 도전막에 의해 형성되어 있는 화소 전극(6) 및 투명 도전 패턴(6a)이, 게이트 전극 상에서 반도체층(2)의 단부와 접촉하지 않은 구성으로 한 것이다.
여기에서, 반도체층(2)의 패턴 단부에는 도전성의 잔류물이 존재할 가능성이 높아, 화소 전극(6) 또는 투명 도전 패턴(6a)이, 이 반도체층(2)의 패턴 단부와 게이트 전극 위에서 접하면, TFT(50)의 오프전류가 증가하는 일이 있다. 이에 대해, 본 실시예 4에서는, 화소 전극(6) 및 투명 도전 패턴(6a)이 게이트 전극 위에서 반도체층(2)의 단부와 접하지 않는 구성으로 하고 있기 때문에, TFT(50)의 오프 전류의 증가를 억제하는 것이 가능하다.
이어서, 본 실시예 4에 있어서의 액정표시장치의 제조방법에 대해, 도 19를 사용하여 설명한다. 도 19는, 실시예 4에 관한 TFT 어레이 기판의 일 제조공정을 도시한 도면이다. 도 19a는, 화소 전극 및 투명 도전 패턴의 형성후의 TFT부를 나타낸 평면도, 도 19b는, 도 19a의 XIXB-XIXB 단면도이다. 본 실시예 4에서는, 화소 전극(6) 및 투명 도전 패턴(6a)의 형성공정이 실시예 1～3과 다를 뿐이며, 그 이외의 공정에 대해서는 실시예 1～3과 같기 때문에 설명을 생략한다.
즉, 기판(1) 전체면에 성막한 제1 투명 도전막을, 도 19에 도시된 것과 같이, 게이트 전극 상의 제2 금속막 패턴(14)의 단부를 노출시키는 형태로 패터닝하여, 화소 전극(6) 및 투명 도전 패턴(6a)을 형성한다. 그리고, 이와 같이 게이트 전극 상의 제2 금속막 패턴(14)의 단부가 노출된 화소 전극(6) 및 투명 도전 패턴(6a)을 사용하여, 노출된 부분의 제2 금속막 및 오믹콘택막(3)을 에칭하면 된다.
이상과 같이, 본 실시예 4에서는, 화소 전극(6) 및 투명전극 패턴 6a가, 게이트 전극과 대향하는 위치에 있어서, 평면에서 보았을 때 반도체층(2)의 패턴 내측에 배치되도록 형성되어 있다. 이에 따라, 화소 전극(6) 및 투명 도전 패턴(6a)이 게이트 전극 위에서 반도체층(2)의 단부와 접하지 않는 구성으로 할 수 있다. 따라서, TFT(50)의 오프 전류의 증가를 억제할 수 있다. 또한, 실시예 1～3과 동일한 효과를 나타낼 수 있다.
이때, 실시예 1～3에서는, 대향 전극(8)의 슬릿의 방향이 소스 배선(44)과 평행한 경우에 대해 예시적으로 설명했지만, 이것에 한정되는 것은 아니다. 대향 전극(8)의 슬릿의 방향은, 소스 배선(44)과 평행한 방향 뿐만 아니라, 임의의 방향, 또는 임의의 다른 방향의 조합으로 하여도 된다. 또한, 대향 전극(8)의 형상은, 슬릿 형상의 것에 한정되는 것은 아니고, 예를 들면, 빗살 형상 등, 화소 전극(6)과의 사이에서 프린지 전계를 발생시킬 수 있는 것이면 된다.
또한, 실시예 1～3의 화소 구성에 있어서의 TFT(50)는, 실시예 4에서 설명한 구성의 TFT(50)로 치환하는 것이 가능하다. 더 상세히 설명하면, 본 발명은, 실시예 1～4에서 설명한 구성의 TFT(50)을 갖는 TFT 어레이 기판에 한정되는 것은 아니고, 드레인 전극(5) 위에 화소 전극(6)이 직접 중첩하여 형성되는 다른 구성의 TFT(50)를 갖는 TFT 어레이 기판에 대해 적용할 수 있다.
이상의 설명은, 본 발명의 실시예의 일례를 설명하는 것이며, 본 발명이 이상의 실시예 1～4에 한정되는 것은 아니다. 또한, 당업자라면, 이상의 실시예 1～4의 각 요소를, 본 발명의 범위에서, 용이하게 변경, 추가, 변환하는 것이 가능하다.
1 기판, 2 반도체층, 3 오믹콘택막, 4: 소스 전극, 5 드레인 전극, 6 화소 전극, 6a 투명 도전 패턴, 8 대향 전극, 8a, 8b 연결부, 11 게이트 절연막, 12 층간 절연막, 13 콘택홀, 14 제2 금속막 패턴, 41 표시 영역, 42 테두리 영역, 43 게이트 배선, 43a 공통 배선, 44 소스 배선, 45 주사신호 구동회로, 46 표시신호 구동회로, 47 화소, 48, 49 외부 배선, 50 TFT
Claims (14)
- 박막 트랜지스터를 갖는 박막 트랜지스터 어레이 기판으로서,
기판 위에 형성되고, 상기 박막 트랜지스터의 게이트 전극과 접속하는 게이트 배선과,
상기 게이트 전극 및 상기 게이트 배선을 덮는 게이트 절연막과,
상기 게이트 절연막 위에 형성되고, 상기 박막 트랜지스터의 소스 전극과 접속하는 소스 배선과,
상기 게이트 절연막 위에 형성되고, 상기 박막 트랜지스터의 드레인 전극 아래의 전체면과, 상기 소스 전극 아래의 전체면과, 상기 소스 배선 아래의 전체면과, 상기 게이트 전극의 대향면에 배치된 반도체층과,
상기 드레인 전극 위에 직접 중첩하여 형성되고, 상기 드레인 전극과 전기적으로 접속하는 화소 전극과,
상기 소스 전극 및 상기 소스 배선 위에, 상기 화소 전극과 같은 층에 의해 직접 중첩하여 형성된 투명 도전 패턴과,
상기 화소 전극 및 상기 투명 도전 패턴을 덮는 층간 절연막과,
상기 층간 절연막 위에 형성되고, 상기 화소 전극과의 사이에서 프린지 전계를 발생시키는 대향 전극을 구비하고,
상기 화소 전극 및 상기 투명 도전 패턴은, 상기 게이트 전극과 대향하는 위치에 있어서, 평면에서 보았을 때 상기 반도체층의 패턴 내측에 배치되도록 형성되어 있는 박막 트랜지스터 어레이 기판.
- 박막 트랜지스터를 갖는 박막 트랜지스터 어레이 기판으로서,
기판 위에 형성되고, 상기 박막 트랜지스터의 게이트 전극과 접속하는 게이트 배선과,
상기 게이트 전극 및 상기 게이트 배선을 덮는 게이트 절연막과,
상기 게이트 절연막 위에 형성되고, 상기 박막 트랜지스터의 소스 전극과 접속하는 소스 배선과,
상기 게이트 절연막 위에 형성되고, 상기 박막 트랜지스터의 드레인 전극 아래의 전체면과, 상기 소스 전극 아래의 전체면과, 상기 소스 배선 아래의 전체면과, 상기 게이트 전극의 대향면에 배치된 반도체층과,
상기 드레인 전극 위에 직접 중첩하여 형성되고, 상기 드레인 전극과 전기적으로 접속하는 화소 전극과,
상기 소스 전극 및 상기 소스 배선 위에, 상기 화소 전극과 같은 층에 의해 직접 중첩하여 형성된 투명 도전 패턴과,
상기 화소 전극 및 상기 투명 도전 패턴을 덮는 층간 절연막과,
상기 층간 절연막 위에 형성되고, 상기 화소 전극과의 사이에서 프린지 전계를 발생시키는 대향 전극과,
상기 게이트 배선과 같은 층에 형성된 공통 배선을 구비하고,
상기 대향 전극은, 상기 게이트 절연막 및 상기 층간 절연막을 관통하는 콘택홀을 거쳐 상기 공통 배선과 전기적으로 접속되는 박막 트랜지스터 어레이 기판.
- 제 1항 또는 제 2항에 있어서,
상기 대향 전극은, 상기 소스 배선 및 상기 소스 배선 위의 상기 투명 도전 패턴과 일정한 영역에 있어서 중첩되도록 형성되고, 상기 소스 배선을 사이에 끼워 인접하는 화소의 상기 대향 전극과 접속되는 박막 트랜지스터 어레이 기판.
- 제 3항에 있어서,
상기 소스 배선 및 상기 소스 배선 위의 상기 투명 도전 패턴과 중첩되는 영역의 상기 대향 전극은, 상기 소스 배선 및 상기 소스 배선 위의 상기 투명 도전 패턴의 폭보다 폭이 넓게 형성되어 있는 박막 트랜지스터 어레이 기판.
- 제 3항에 있어서,
상기 대향 전극은, 상기 게이트 배선과 소스 배선과의 교차부, 및 상기 박막 트랜지스터와 중복하지 않는 영역에 형성되어 있는 박막 트랜지스터 어레이 기판.
- 제 1항 또는 제 2항에 있어서,
상기 대향 전극은, 상기 게이트 배선을 사이에 끼워 인접하는 화소의 상기 대향 전극과 접속하도록 형성되어 있는 박막 트랜지스터 어레이 기판.
- 제 1항 또는 제 2항에 있어서,
상기 소스 전극과 상기 반도체층 사이, 상기 드레인 전극과 상기 반도체층 사이, 및 상기 소스 배선과 상기 반도체층 사이에 형성된 오믹콘택막을 더 갖고,
상기 오믹콘택막을 개재하여 상기 반도체막이 상기 소스 전극 및 상기 드레인 전극과 전기적으로 접속되어 있는 박막 트랜지스터 어레이 기판.
- 제 1항 또는 제 2항에 기재된 박막 트랜지스터 어레이 기판을 갖는 액정표시장치.
- 박막 트랜지스터를 갖는 박막 트랜지스터 어레이 기판의 제조방법으로서,
기판 위에, 상기 박막 트랜지스터의 게이트 전극과, 상기 게이트 전극에 접속하는 게이트 배선을 형성하는 공정과,
상기 게이트 전극 및 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 공정과,
상기 게이트 절연막 위에, 반도체층과, 오믹콘택막과, 금속막을 이 순서로 성막하는 공정과,
상기 금속막을 패터닝하여, 상기 박막 트랜지스터의 채널 영역이 되는 상기 반도체층 위에서 연결된 상태의 상기 박막 트랜지스터의 소스 전극 및 드레인 전극과, 상기 소스 전극에 접속하는 소스 배선을 형성하는 공정과,
패터닝된 상기 금속막을 마스크로 하여, 상기 반도체층과 상기 오믹콘택막을 에칭하는 공정과,
상기 금속막 위에 직접 중첩하는 투명 도전막을 성막하고, 상기 투명 도전막을 패터닝하여, 상기 드레인 전극 위에 직접 중첩하는 화소 전극과, 상기 소스 전극 및 상기 소스 배선 위에 직접 중첩하여 배치되는 투명 도전 패턴을 형성하는 공정과,
상기 화소 전극 및 상기 투명 도전 패턴을 마스크로 하여, 상기 금속막과 상기 오믹콘택막을 에칭하여, 상기 박막 트랜지스터의 채널 영역이 되는 상기 반도체층을 노출하는 공정과,
상기 화소 전극 및 상기 투명 도전 패턴을 덮는 층간 절연막을 형성하는 공정과,
상기 층간 절연막 위에, 상기 화소 전극과의 사이에서 프린지 전계를 발생시키는 대향 전극을 형성하는 공정을 구비하고,
상기 화소 전극 및 상기 투명 도전 패턴을 형성하는 공정에서는, 상기 게이트 전극과 대향하는 위치에 있어서, 평면에서 보았을 때 상기 반도체층의 패턴 내측에 배치되도록, 상기 화소 전극 및 상기 투명 도전 패턴을 형성하는 박막 트랜지스터 어레이 기판의 제조방법.
- 박막 트랜지스터를 갖는 박막 트랜지스터 어레이 기판의 제조방법으로서,
기판 위에, 상기 박막 트랜지스터의 게이트 전극과, 상기 게이트 전극에 접속하는 게이트 배선을 형성하는 공정과,
상기 게이트 전극 및 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 공정과,
상기 게이트 절연막 위에, 반도체층과, 오믹콘택막과, 금속막을 이 순서로 성막하는 공정과,
상기 금속막을 패터닝하여, 상기 박막 트랜지스터의 채널 영역이 되는 상기 반도체층 위에서 연결된 상태의 상기 박막 트랜지스터의 소스 전극 및 드레인 전극과, 상기 소스 전극에 접속하는 소스 배선을 형성하는 공정과,
패터닝된 상기 금속막을 마스크로 하여, 상기 반도체층과 상기 오믹콘택막을 에칭하는 공정과,
상기 금속막 위에 직접 중첩하는 투명 도전막을 성막하고, 상기 투명 도전막을 패터닝하여, 상기 드레인 전극 위에 직접 중첩하는 화소 전극과, 상기 소스 전극 및 상기 소스 배선 위에 직접 중첩하여 배치되는 투명 도전 패턴을 형성하는 공정과,
상기 화소 전극 및 상기 투명 도전 패턴을 마스크로 하여, 상기 금속막과 상기 오믹콘택막을 에칭하여, 상기 박막 트랜지스터의 채널 영역이 되는 상기 반도체층을 노출하는 공정과,
상기 화소 전극 및 상기 투명 도전 패턴을 덮는 층간 절연막을 형성하는 공정과,
상기 층간 절연막 위에, 상기 화소 전극과의 사이에서 프린지 전계를 발생시키는 대향 전극을 형성하는 공정과,
상기 게이트 전극 및 상기 게이트 배선을 형성하는 공정에 있어서, 인접하는 상기 게이트 배선 사이에 공통 배선을 형성하는 공정을 구비하고,
상기 대향 전극의 형성공정에서는, 상기 게이트 절연막 및 상기 층간 절연막을 관통하는 콘택홀을 거쳐 상기 공통 배선과 전기적으로 접속하도록 상기 대향 전극을 형성하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 9항 또는 제 10항에 있어서,
상기 대향 전극의 형성공정에서는, 상기 소스 배선 및 상기 소스 배선 위의 상기 투명 도전 패턴과 일정한 영역에 있어서 중첩되고, 상기 소스 배선을 사이에 끼워 인접하는 화소의 상기 대향 전극과 접속하도록 상기 대향 전극을 형성하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 11항에 있어서,
상기 소스 배선 및 상기 소스 배선 위의 상기 투명 도전 패턴과 중첩되는 영역의 상기 대향 전극은, 상기 소스 배선 및 상기 소스 배선 위의 상기 투명 도전 패턴의 폭보다 폭이 넓게 형성되어 있는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 11항에 있어서,
상기 대향 전극은, 상기 게이트 배선과 소스 배선과의 교차부, 및 상기 박막 트랜지스터와 중복하지 않는 영역에 형성되어 있는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 9항 또는 제 10항에 있어서,
상기 대향 전극의 형성공정에서는, 상기 게이트 배선을 사이에 끼워 인접하는 화소의 상기 대향 전극과 접속하도록 상기 대향 전극을 형성하는 박막 트랜지스터 어레이 기판의 제조방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2009-012852 | 2009-01-23 | ||
| JP2009012852 | 2009-01-23 | ||
| JPJP-P-2009-281645 | 2009-12-11 | ||
| JP2009281645A JP5646162B2 (ja) | 2009-01-23 | 2009-12-11 | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100086945A KR20100086945A (ko) | 2010-08-02 |
| KR101108943B1 true KR101108943B1 (ko) | 2012-02-20 |
Family
ID=42353440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100005038A KR101108943B1 (ko) | 2009-01-23 | 2010-01-20 | 박막 트랜지스터 어레이 기판, 그 제조방법, 및 액정표시장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8451395B2 (ko) |
| JP (1) | JP5646162B2 (ko) |
| KR (1) | KR101108943B1 (ko) |
| CN (2) | CN101788738B (ko) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5456980B2 (ja) | 2008-02-15 | 2014-04-02 | 三菱電機株式会社 | 液晶表示装置、及びその製造方法 |
| JP5659708B2 (ja) * | 2010-11-08 | 2015-01-28 | 三菱電機株式会社 | 液晶表示パネル、及び液晶表示装置 |
| KR101529557B1 (ko) * | 2011-06-09 | 2015-06-19 | 엘지디스플레이 주식회사 | 프린지 필드형 액정표시장치의 제조방법 |
| JP5863399B2 (ja) | 2011-11-07 | 2016-02-16 | 三菱電機株式会社 | 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置 |
| JP5907697B2 (ja) | 2011-11-09 | 2016-04-26 | 三菱電機株式会社 | 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置 |
| TWI459477B (zh) * | 2011-11-16 | 2014-11-01 | Chunghwa Picture Tubes Ltd | 畫素結構及其製作方法 |
| JP5950638B2 (ja) | 2012-03-12 | 2016-07-13 | 三菱電機株式会社 | 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置 |
| CN102654703B (zh) | 2012-03-31 | 2015-01-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、以及显示设备 |
| JP2014002250A (ja) * | 2012-06-18 | 2014-01-09 | Mitsubishi Electric Corp | 液晶表示装置及びその製造方法 |
| KR101992341B1 (ko) * | 2012-11-06 | 2019-06-25 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP6278633B2 (ja) | 2013-07-26 | 2018-02-14 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板およびその製造方法、並びに、液晶表示装置およびその製造方法 |
| TWI803081B (zh) * | 2013-08-28 | 2023-05-21 | 日商半導體能源研究所股份有限公司 | 顯示裝置 |
| JP6315966B2 (ja) * | 2013-12-11 | 2018-04-25 | 三菱電機株式会社 | アクティブマトリックス基板およびその製造方法 |
| CN103715096A (zh) | 2013-12-27 | 2014-04-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及其制作方法 |
| CN104037126A (zh) * | 2014-05-16 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法、阵列基板和显示装置 |
| US9869917B2 (en) | 2014-08-07 | 2018-01-16 | Sharp Kabushiki Kaisha | Active matrix substrate and method for manufacturing the same |
| CN106575063B (zh) | 2014-08-07 | 2019-08-27 | 夏普株式会社 | 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法 |
| TWI534682B (zh) * | 2015-03-24 | 2016-05-21 | 群創光電股份有限公司 | 顯示面板 |
| WO2016194804A1 (ja) | 2015-06-05 | 2016-12-08 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法 |
| CN105633100B (zh) * | 2016-03-17 | 2018-11-02 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列面板及其制作方法 |
| JP6978243B2 (ja) | 2017-07-26 | 2021-12-08 | 三菱電機株式会社 | アレイ基板と当該アレイ基板を有する液晶表示装置 |
| JP2019184698A (ja) * | 2018-04-04 | 2019-10-24 | 三菱電機株式会社 | 液晶表示装置と当該液晶表示装置の製造方法 |
| WO2020174605A1 (ja) * | 2019-02-27 | 2020-09-03 | シャープ株式会社 | 表示装置及びその製造方法 |
| CN112054031B (zh) * | 2019-06-06 | 2023-06-27 | 夏普株式会社 | 有源矩阵基板及其制造方法 |
| US11226530B2 (en) | 2019-12-23 | 2022-01-18 | Sharp Kabushiki Kaisha | Active matrix substrate and method for manufacturing active matrix substrate |
| CN111584523B (zh) * | 2020-05-25 | 2023-09-12 | 成都京东方显示科技有限公司 | 阵列基板、显示面板以及阵列基板的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020046022A (ko) * | 2000-12-12 | 2002-06-20 | 주식회사 현대 디스플레이 테크놀로지 | 액정 표시장치의 게이트/공통전극 단락 방지방법 |
| KR20080107821A (ko) * | 2007-06-08 | 2008-12-11 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6315472A (ja) | 1986-07-07 | 1988-01-22 | Stanley Electric Co Ltd | 薄膜トランジスタの製造方法 |
| JPH112828A (ja) | 1997-06-10 | 1999-01-06 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置およびその製造方法 |
| US6449026B1 (en) * | 1999-06-25 | 2002-09-10 | Hyundai Display Technology Inc. | Fringe field switching liquid crystal display and method for manufacturing the same |
| TW460731B (en) * | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP2001154214A (ja) | 1999-11-30 | 2001-06-08 | Casio Comput Co Ltd | 液晶表示素子 |
| KR100325079B1 (ko) | 1999-12-22 | 2002-03-02 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율 및 고투과율 액정표시장치의 제조방법 |
| JP5408829B2 (ja) * | 1999-12-28 | 2014-02-05 | ゲットナー・ファンデーション・エルエルシー | アクティブマトリックス基板の製造方法 |
| KR100482468B1 (ko) * | 2000-10-10 | 2005-04-14 | 비오이 하이디스 테크놀로지 주식회사 | 프린지 필드 구동 액정 표시 장치 |
| JP3949897B2 (ja) * | 2001-01-29 | 2007-07-25 | 株式会社日立製作所 | 液晶表示装置 |
| JP2005257883A (ja) | 2004-03-10 | 2005-09-22 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| KR101107246B1 (ko) * | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100966453B1 (ko) | 2005-12-30 | 2010-06-28 | 엘지디스플레이 주식회사 | 액정표시소자 제조방법 |
| JP4946135B2 (ja) * | 2006-01-31 | 2012-06-06 | カシオ計算機株式会社 | 液晶表示素子 |
| JP2007293155A (ja) | 2006-04-27 | 2007-11-08 | Epson Imaging Devices Corp | 液晶表示装置 |
| JP4916770B2 (ja) * | 2006-05-22 | 2012-04-18 | 三菱電機株式会社 | 液晶表示装置、及びその製造方法 |
| KR101182322B1 (ko) * | 2006-06-30 | 2012-09-20 | 엘지디스플레이 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
| JP4241850B2 (ja) | 2006-07-03 | 2009-03-18 | エプソンイメージングデバイス株式会社 | 液晶装置、液晶装置の駆動方法、および電子機器 |
| JP2008052161A (ja) | 2006-08-28 | 2008-03-06 | Epson Imaging Devices Corp | 液晶装置及び電子機器 |
| TWI414864B (zh) * | 2007-02-05 | 2013-11-11 | Hydis Tech Co Ltd | 邊緣電場切換模式之液晶顯示器 |
| KR100968720B1 (ko) * | 2007-06-29 | 2010-07-08 | 소니 주식회사 | 액정 장치, 및 전자기기 |
| JP5456980B2 (ja) * | 2008-02-15 | 2014-04-02 | 三菱電機株式会社 | 液晶表示装置、及びその製造方法 |
-
2009
- 2009-12-11 JP JP2009281645A patent/JP5646162B2/ja active Active
-
2010
- 2010-01-19 US US12/689,575 patent/US8451395B2/en active Active
- 2010-01-20 KR KR1020100005038A patent/KR101108943B1/ko active IP Right Grant
- 2010-01-22 CN CN2010101092638A patent/CN101788738B/zh active Active
- 2010-01-22 CN CN201210007092.7A patent/CN102540605B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020046022A (ko) * | 2000-12-12 | 2002-06-20 | 주식회사 현대 디스플레이 테크놀로지 | 액정 표시장치의 게이트/공통전극 단락 방지방법 |
| KR20080107821A (ko) * | 2007-06-08 | 2008-12-11 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102540605A (zh) | 2012-07-04 |
| CN101788738A (zh) | 2010-07-28 |
| CN102540605B (zh) | 2015-09-02 |
| JP5646162B2 (ja) | 2014-12-24 |
| US20100187532A1 (en) | 2010-07-29 |
| US8451395B2 (en) | 2013-05-28 |
| KR20100086945A (ko) | 2010-08-02 |
| JP2010191410A (ja) | 2010-09-02 |
| CN101788738B (zh) | 2012-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101108943B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조방법, 및 액정표시장치 | |
| JP5456980B2 (ja) | 液晶表示装置、及びその製造方法 | |
| KR101492106B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| JP5907697B2 (ja) | 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置 | |
| US8031285B2 (en) | Thin film transistor substrate, method of manufacturing the same, and liquid crystal display panel having the same | |
| JP2012018970A (ja) | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 | |
| JP6278633B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法、並びに、液晶表示装置およびその製造方法 | |
| JP2015060029A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| US9627585B2 (en) | Wiring structure, thin film transistor array substrate including the same, and display device | |
| JP5117893B2 (ja) | 液晶表示装置、及びその製造方法 | |
| JP2013097349A (ja) | 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置 | |
| US20130334534A1 (en) | Liquid crystal display and method of manufacturing the same | |
| JP2006178445A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| US9075273B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP6112886B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| JP5286438B2 (ja) | 液晶表示装置 | |
| KR20150023160A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP6425676B2 (ja) | 表示装置の製造方法 | |
| KR20110067369A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| WO2012144401A1 (ja) | 表示素子、表示装置、及びテレビ受信装置 | |
| JP2014010413A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20161219 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180104 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20200107 Year of fee payment: 9 |