KR101099349B1 - 전력 증폭기 - Google Patents

전력 증폭기 Download PDF

Info

Publication number
KR101099349B1
KR101099349B1 KR1020080134555A KR20080134555A KR101099349B1 KR 101099349 B1 KR101099349 B1 KR 101099349B1 KR 1020080134555 A KR1020080134555 A KR 1020080134555A KR 20080134555 A KR20080134555 A KR 20080134555A KR 101099349 B1 KR101099349 B1 KR 101099349B1
Authority
KR
South Korea
Prior art keywords
signal
envelope
power amplifier
peak
envelope signal
Prior art date
Application number
KR1020080134555A
Other languages
English (en)
Other versions
KR20090082097A (ko
Inventor
노부까즈 후다바
히로요시 이시까와
하지메 하마다
유이찌 우쯔노미야
가즈오 나가따니
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20090082097A publication Critical patent/KR20090082097A/ko
Application granted granted Critical
Publication of KR101099349B1 publication Critical patent/KR101099349B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/361—Modulation using a single or unspecified number of carriers, e.g. with separate stages of phase and amplitude modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits

Abstract

본 예는 휴대 단말 기기나 무선 기지국 등의 송신부의 전력 증폭기에 관한 것으로, 특히 송신부의 전력 효율의 개선을 도모하기 위해, 포락선 신호와 전력 증폭기에의 공급 전압과의 피크를 일치시키는 것이다. 송신 신호에 포함되는 포락선 신호가 입력되고, 이 포락선 신호에 대해 대역 제한 처리를 행하는 대역 제한 처리 회로와, 이 대역 제한 처리 회로에 의해 전압 제어 신호를 생성하고, 이 전압 제어 신호에 기초하여 전력 증폭기에의 공급 전압을 생성하는 가변 전원 회로를 갖고, 이 가변 전원 회로에서 생성하는 공급 전압은 전력 증폭기에 공급하는 드레인 전압, 또는 컬렉터 전압이며, 이 공급 전압에 의해 전력 증폭기에 송신 신호의 증폭을 행하게 하는 전력 증폭기를 제공함으로써 달성할 수 있다.
Figure R1020080134555
전력 증폭기, 가변 전원부, 파워 앰프, 선택 회로, 지연 회로

Description

전력 증폭기{POWER AMPLIFIER}
본 발명은 휴대 단말 기기나 무선 기지국 등의 송신부에 사용되는 전력 증폭기의 고효율화에 관한 것이다.
최근, 무선 주파수대의 고갈화와 통신 속도의 고속화에 수반하여, 주파수 이용 효율이 높은 변조 방식의 채용이나 송신 신호의 광대역화가 행해지고 있다. 이와 같은 현상에서는, 신호 품질의 열화를 최소한으로 억제하기 위해, 예를 들면 이동체 통신의 송신부에서, 높은 선형성을 갖는 증폭기가 요구되고 있다. 그러나, 증폭기의 선형성과 전력 효율은 상반되는 관계에 있기 때문에, 광대역 신호를 선형 증폭하는 경우, 전력 효율이 저하되어, 소비 전력의 증가나 방열 대책 등이 문제로 된다.
상기 문제를 해결하는 수단으로서, 송신 신호의 포락선 변동에 따라서 전력 증폭기의 드레인 전압, 또는 컬렉터 전압을 제어하는 EER(Envelope Elimination and Restoration)법이나 ET(Envelope Tracking)법이 제안되어 있다. 예를 들면, ET법은 송신 신호를 증폭하는 전력 증폭기에 공급하는 드레인 전압, 또는 컬렉터 전압을, 상기 송신 신호의 포락선 정보에 따라서 제어함으로써, 전력 효율을 높이 는 것이다.
도 26은 상기 ET법을 이용한 전력 증폭기의 구성예를 나타내고, 엔벨로프 추출부(30), 가변 전원부(31), 파워 앰프(32), 지연 회로(33) 등으로 구성되고, 송신 신호의 엔벨로프(포락선) 정보가 엔벨로프 추출부(30)에 의해 추출되고, 디지털 아날로그(D/A) 변환 회로(34)를 통하여 전압 제어 신호가 가변 전원부(31)에 공급된다. 가변 전원부(31)에서는, 입력되는 신호에 기초하여 파워 앰프(32)의 드레인 전압을 생성하고, 파워 앰프(32)에 공급한다. 송신 신호는 지연 회로(33)에 의해 소정 시간 지연되고, 디지털 아날로그(D/A) 변환 회로(35)를 통하여, 업 컨버터(36)에 의해 캐리어 주파수로 변환되고, 앰프 입력 신호로서 파워 앰프(32)에 의해 증폭된다.
또한, 특허 문헌 1은 전력 증폭기인 FET 소자에 공급하는 드레인 전압을 온도에 의해 특성이 변화되는 FET 소자에 대응하여 제어하는 발명을 개시한다. 또한, 특허 문헌 2는 송신 신호의 소정 기간에서의 최대 파고율을 결정하고, 결정한 파고율에 따라서 전력 증폭기에의 공급 전압을 제어하는 발명을 개시한다.
[특허 문헌 1] 일본 특허 공개 평05-136830호 공보
[특허 문헌 2] 일본 특허 공표 제2002-522946호 공보
그러나, 상기 ET법에 의한 전력 증폭기에서도, 송신 신호의 광대역화에 수반하여, 그 엔벨로프 신호도 광대역화하여, 전원의 고속 응답이 곤란하다. 따라서, 순시의 포락선 변동에 추종하는 것이 아니라, 평균적인 포락선 변동에 추종하는 것을 목적으로서, 스위칭 전원 등의 고효율의 전원을 이용한 전압 제어 방법이 제안되어 있다.
도 27은 이와 같은 전압 제어 방법을 행하는 전력 증폭 회로의 예이며, 고속 변동하는 포락선 신호를 저역 통과 필터(LPF)(37)에 의해 대역 제한하고, 변화 속도가 느린 신호로 변환하고, 가변 전원부(31)를 통하여 드레인 전압을 파워 앰프(32)에 공급하는 회로이다.
그러나, 상기 저역 통과 필터(37)를 사용한 대역 제한에서는 전후의 포락선 진폭의 영향을 받기 때문에, 도 28에 도시한 바와 같이 포락선 신호의 피크에서 최적 전압과는 다른 전압이, 파워 앰프(32)의 드레인에 인가된다. 예를 들면, 도 28에 점선으로 나타낸 원 내의 포락선 신호 I에 대해, 저역 통과 필터(37)를 통과한 출력 신호 II는 피크 위치가 크게 어긋나 있다.
포락선 신호의 피크에서는 파워 앰프(32)에의 입력 신호가 순간적으로 커지므로, 파워 앰프(32)의 효율에의 기여도 크다. 따라서, 예를 들면 포락선 신호 I의 피크에서 최적 전압보다 큰 전압이 걸리는 경우, 전원으로부터 잉여의 전력이 공급되게 되어, 전력 효율이 저하된다. 한편, 포락선 신호 I의 피크에서 최적 전압보다 작은 전압이 파워 앰프(32)에 걸리는 경우, 증폭율이 저하되어, 비선형 왜곡이 증대된다.
따라서, 본 증폭기는 포락선 신호를 저속화하여 전압 제어 신호를 생성할 때, 포락선 신호의 피크에 대응하여 파워 앰프(32)에 공급하는 전압이, 최적 전압 으로 되도록 피크를 일치시키는 제어를 행하여, 전력 효율의 개선을 도모하는 것이다.
상기 과제는, 송신 신호에 포함되는 포락선 신호가 입력되고, 이 포락선 신호에 대해 대역 제한 처리를 행하는 대역 제한 처리 회로와, 이 대역 제한 처리 회로에 의해 전압 제어 신호를 생성하고, 이 전압 제어 신호에 기초하여 전력 증폭기에의 공급 전압을 생성하는 가변 전원 회로를 갖고, 이 가변 전원 회로에서 생성하는 공급 전압은 전력 증폭기에 공급하는 드레인 전압, 또는 컬렉터 전압이며, 이 공급 전압에 의해 전력 증폭기에 송신 신호의 증폭을 행하게 한다. 여기서, 상기 창 함수는 포락선 신호와 전압 제어 신호의 피크를 일치시키는 작용을 갖고, 전력 증폭기에서 송신 신호와 드레인 전압, 또는 컬렉터 전압과의 피크를 일치시켜 전력 효율을 개선한다.
또한, 상기 대역 제한 처리 회로는, 복수의 창 함수 계수로부터 임의의 계수를 선택하여 전압 제어 신호를 생성하고, 송신 신호의 특성에 보다 대응한 구동 전압을 전력 증폭기에 공급한다.
또한, 상기 대역 제한 처리 회로는, 포락선 신호의 피크값을 검출하고, 이 피크값간을 보간 처리함으로써 전압 제어 신호를 생성한다.
본 예에 따르면, 송신 신호의 포락선 정보에 기초하여 대역 제한을 행할 때, 포락선 신호의 피크에 일치시킨 전압 제어 신호를 생성하고, 송신 신호가 전력 증 폭기에 공급되고, 증폭 처리를 행할 때, 포락선의 피크에 대응하는 최적 전압을 전력 증폭기에 공급하여 전력 효율의 개선을 도모할 수 있다.
이하, 실시 형태를 도면에 기초하여 설명한다.
<실시 형태 1>
도 1은, 본 실시 형태의 전력 증폭기의 회로도이다.
도 1에서, 전력 증폭기(1)는 엔벨로프 추출부(2), 대역 제한 처리부(3), 디지털 아날로그(이하, D/A로 기재함) 변환 회로(4), 가변 전원부(5), 파워 앰프(6), 지연 회로(7), D/A 변환 회로(8), 업 컨버터(9)로 구성되어 있다. 또한, 본 예의 전력 증폭기(1)는, 예를 들면 휴대 전화기 등의 휴대 단말 기기나 무선 기지국의 송신부에 사용되고, 송신 신호에는 음성 정보 등이 포함된다.
엔벨로프 추출부(2)는 송신 신호에 포함되는 엔벨로프(포락선) 성분을 추출하고, 엔벨로프 신호를 대역 제한 처리부(3)에 출력한다. 대역 제한 처리부(3)는, 예를 들면 후술하는 창 함수형 처리를 행하고, D/A 변환 회로(4)를 통하여 전압 제어 신호를 가변 전원부(5)에 보내고, 가변 전원부(5)에서 드레인 전압을 생성하여 파워 앰프(6)에 출력한다. 이 때, 업 컨버터(9)에 의해 송신 신호에는 반송파가 중첩되고, 파워 앰프(6)에서, 가변 전원부(5)로부터 공급되는 최적의 드레인 전압에 의해 증폭되어, 외부에 출력된다.
도 2는 엔벨로프 신호와 대역 제한 처리부(3)의 출력 신호의 관계를 나타내는 도면이며, 본 예에서는 대역 제한 처리부(3)의 출력 신호가 반드시 엔벨로프 신 호의 피크를 통하는 파형으로서 생성한다. 따라서, 본 예에 따르면 엔벨로프 신호를 저속화할 때, 대역 제한 처리부(3)에 의해 저속화된 신호가 원래의 엔벨로프 신호의 피크값을 통해, 피크값에 대응하는 진폭값을 유지한 상태로 저속화한 전압 제어 신호에 의해, 최적의 드레인 전압이 생성되고, 파워 앰프(6)를 구동한다. 따라서, 본 예에 따르면, 전력 효율을 개선한 전력 증폭기를 제공할 수 있다.
또한, 이하의 실시 형태에서, 구체적인 대역 제한 처리부(3)의 구성을 설명한다.
<실시 형태 2>
다음으로, 실시 형태 2에 대해 설명한다.
도 3은 본 실시 형태를 설명하는 회로도이며, 특히 대역 제한 처리부(3)의 구체적인 구성을 포함하는 전력 증폭기의 회로 구성을 도시하는 도면이다. 또한, 도 3에서, 대역 제한 처리부(3) 이외의 회로 구성은 전술한 도 1과 마찬가지이며, 구성상의 설명을 생략한다.
본 예에서는 대역 제한 처리부(3)로서, 창 함수형 처리 회로(10)를 사용한다. 도 4는 창 함수형 처리 회로(10)의 회로도이다. 창 함수형 처리 회로(10)는 플립플롭(FF), 창 함수 계수 승산부(11) 및 최대값을 선택하는 선택 회로(12)로 구성되어 있다. 플립플롭(FF)에는 엔벨로프 추출부(2)에서 추출된 엔벨로프 신호가 클럭 신호에 동기하여 입력되고, 예를 들면 플립플롭(FF)에는, 어느 시각 k로부터 최대 N-1 클럭분의 엔벨로프 신호 e[k+m](m=0, 1, …, N-1)이 유지된다. 승산부(11)는, 대응하는 플립플롭(FF)의 출력에 창 함수 계수 Wm(m=0, 1,…, N-1)을 승 산하여, 선택 회로(12)에 공급한다. 선택 회로(12)는 N개의 승산 결과 중에서 최대값을 선택하여, D/A 변환 회로(4)에 출력한다.
도 5는, 상기 창 함수 계수 승산부(11)에 의해 승산 처리가 행해지는 창 함수 계수의 예를 나타낸다. 도 5에 나타낸 예는 9탭(C1∼C8)의 창 함수 계수를 사용하여, 엔벨로프 신호를 처리하고, 피크부의 엔벨로프값을 유지하면서, 엔벨로프 신호의 저속화를 행한다.
도 6은 상기 창 함수 계수를 사용한 경우의 창 함수형 처리 회로(10)의 처리 결과를 도시하는 도면이며, 도 6의 a로 나타낸 엔벨로프 신호는, 창 함수형 처리 회로(10)에 의한 처리에 의해 도 6의 b로 나타낸 파형으로 되어, 가변 전원부(5)에 공급된다. 즉, 저속화된 엔벨로프 신호에서도, 원래의 엔벨로프 신호의 피크에서 엔벨로프값을 유지하고 있고, 엔벨로프 신호의 피크에 대응하는 출력 신호를 가변 전원부(5)에 출력하고, 가변 전원부(5)는 최적의 드레인 전압을 생성하여, 파워 앰프(6)에 공급할 수 있다.
따라서, 본 예에 따르면, 엔벨로프 신호의 피크에 일치하여, 최적의 드레인 전압이 파워 앰프(6)에 공급되어, 파워 앰프(6)의 전력 효율을 개선할 수 있다.
<실시 형태 3>
다음으로, 실시 형태 3에 대해 설명한다.
도 7은 본 실시 형태를 설명하는 회로도이며, 특히 메모리에 탭수가 서로 다른 창 함수 계수를 복수 등록하고, 최적의 창 함수 계수를 창 함수형 처리 회로(10)에 공급하여 전압 제어 신호를 생성하는 것이다. 또한, 도 7에서, 메모 리(13) 이외의 회로 구성은 전술한 도 3과 마찬가지이므로, 구성상의 설명을 생략한다.
창 함수형 처리 회로(10)는 전술한 도 4에 도시한 바와 같이, 플립플롭(FF), 창 함수 계수 승산부(11) 및 최대값을 선택하는 선택 회로(12)로 구성되고, 플립플롭(FF)에 공급된 N개의 엔벨로프 신호에 대해 메모리(13)에 미리 등록된 서로 다른 창 함수 계수로부터, 최적의 창 함수 계수를 선택하고, 엔벨로프 신호의 저속화를 행하고, 송신 신호의 증폭 처리를 행한다.
여기서, 도 8은 메모리(13)에 등록된 탭수가 서로 다른 복수의 창 함수 계수의 예이다. 예를 들면, 도 8에 나타낸 c는 탭수(17)의 창 함수 계수의 예이며, d는 탭수(33)의 창 함수 계수의 예이며, e는 탭수(65)의 창 함수 계수의 예이다. 또한, 상기 창 함수 계수에 따라서 창 함수형 처리 회로(10)에 의한 처리 결과를 나타내는 도면이 도 9이며, 도 9에 나타낸 C는 탭수(17)의 창 함수 계수를 선택한 경우의 출력 파형을 나타내고, D는 탭수(33)의 창 함수 계수를 선택한 경우의 출력 파형을 나타내고, E는 탭수(65)의 창 함수 계수를 선택한 경우의 출력 파형을 나타낸다. 상기 어느 것의 출력 파형도 엔벨로프 신호 a의 피크 위치에 피크를 갖는 파형으로 된다.
또한, 메모리(13)에 등록된 상기 창 함수 계수는, 송신 신호의 특성이나 이동체 단말 기기의 사용 환경 등에 의해 임의로 변경 가능하다. 따라서, 전술한 실시 형태 2와 달리, 본 예에서는 창 함수 계수가 고정되지 않고, 상기 조건에 대응하여 유연하게 변경할 수 있어, 보다 광범위한 전력 증폭기에 대해 전력 효율을 개 선할 수 있다.
또한, 도 10에 도시한 창 함수 계수의 예는, 탭수는 동일하지만 창 함수의 형상이 서로 다른 복수의 창 함수 계수를 상기 메모리(13)에 등록한 예이다. 이 예의 경우, 도 10에 나타낸 f는 상기 도 8에 도시한 창 함수와 거의 동일한 형상의 창 함수(계수 1)이며, g는 상기 f보다 완만한 형상의 창 함수(계수 2)이며, h는 더욱 완만한 형상이며, 피크 근방은 편평(균일)한 창 함수(계수 3)의 예이다.
도 11은 상기 f∼h의 창 함수 계수를 사용하여 엔벨로프 신호를 저속화한 예이며, 창 함수형 처리 회로(10)로부터 출력되는 신호 파형을 원래의 엔벨로프 신호 a의 파형과 비교하여 도시한 도면이다. F는 계수 1의 창 함수 계수를 선택한 경우의 출력 파형을 나타내고, G는 계수 2의 창 함수 계수를 선택한 경우의 출력 파형을 나타내고, H는 계수 3의 창 함수 계수를 선택한 경우의 출력 파형을 나타낸다. 이 경우도, 어느 것의 출력 파형도 엔벨로프 신호 a의 피크 위치에 피크를 갖는 파형으로 된다.
이와 같이 구성함으로써, 본 예에서도 엔벨로프 신호의 피크에 일치하여, 최적의 드레인 전압을 파워 앰프(6)에 공급할 수 있어, 파워 앰프(6)의 전력 효율을 개선할 수 있다.
<실시 형태 4>
다음으로, 실시 형태 4에 대해 설명한다.
도 12는 본 실시 형태를 설명하는 회로도이며, 특히 계수 선택 제어부(14)를 접속하고, 엔벨로프 신호의 특성에 따라서 창 함수 계수의 선택을 행하는 것이다. 또한, 도 12에서, 계수 선택 제어부(14) 이외의 회로 구성은 전술한 도 7과 동일하다.
도 13은 상기 계수 선택 제어부(14)가 행하는 창 함수 계수의 선택 처리를 설명하는 플로우차트이다. 본 예의 경우, 엔벨로프 추출부(2)에 의해 추출된 엔벨로프 신호는 창 함수형 처리 회로(10)에 입력됨과 함께, 계수 선택 제어부(14)에도 입력된다. 계수 선택 제어부(14)에서는, 우선 입력된 엔벨로프 신호로부터 송신 신호의 평균 전력을 계산한다(스텝(이하, S로 나타냄) 1). 이 평균 전력의 계산은, Pave=Σ(e[i]×e[i])/N의 계산식에 기초하여 행해진다. 또한, 송신 신호의 순시 전력을 계산한다(S2). 이 순시 전력의 계산은, Pinst=e[n+k]×e[n+k]의 계산식에 기초하여 행해진다.
다음으로, 상기 평균 전력에 대한 순간 전력비 R(Pinst/Pave)를 계산한다(S3). 그리고, 이 전력비 R이 미리 설정한 임계값(PAPR값) A를 초과하는지 판단하고(S4), 임계값(PAPR값) A를 초과하는 경우(S4가 "예"), 빈도 Pr(R)을 +1(인크리먼트)한다(S5).
다음으로, 상기 처리를 일정 시간이 경과될 때까지 반복하고(S6이 "아니오"), 빈도 Pr(R)의 인크리먼트 처리를 반복한다(S7, S1∼S6).
그 후, 일정 시간이 경과하면(S6이 "예"), 상기 가산 처리된 빈도 Pr(R)에 따른 계수 선택을 행한다(S8).
도 14는, 그 일례를 나타내는 도면이다. 도 14에 도시한 계수 선택 조건 테 이블은, 예를 들면 계수 선택 제어부(14)에 미리 등록되어 있고, 취득한 빈도 Pr(R)의 데이터로부터 계수 1∼3의 선택을 행한다. 예를 들면, 빈도 Pr(R)이 미리 설정된 임계값 K1보다 작을 때(빈도 Pr(R)<K1), 계수 1을 선택한다. 또한, 빈도 Pr(R)이 미리 설정된 임계값 K1보다 크고, 임계값 K2보다 작을 때(K1≤빈도 Pr(R) <K2), 계수 2를 선택하고, 빈도 Pr(R)이 미리 설정된 임계값 K2보다 클 때(K2≤빈도 Pr(R)), 계수 3을 선택한다.
이와 같이 하여 계수 선택 제어부(14)에 의해 선택된 계수 정보는 메모리(13)에 송신되고, 메모리(13)는 대응하는 창 함수 계수를 읽어내어, 창 함수형 처리 회로(10)에 송신한다. 창 함수형 처리 회로(10)는, 취득한 창 함수 계수를 사용하여 엔벨로프 신호에 대한 처리를 행하고, 가변 전원부(5)에 의해 생성한 드레인 전압을 파워 앰프(6)에 공급한다.
따라서, 본 예에 따르면, 엔벨로프 신호의 특성에 대응한 창 함수 계수를 선택할 수 있고, 송신 신호에 의해 최적의 드레인 전압을 파워 앰프(6)에 공급할 수 있어, 전력 증폭기의 전력 효율의 개선을 도모할 수 있다.
<실시 형태 5>
다음으로, 실시 형태 5에 대해 설명한다.
도 15는 본 실시 형태를 설명하는 회로도이며, 특히 피크 보간 처리 회로(15)를 설치하고, 대역 제한 처리로서 엔벨로프 신호의 피크값 보간 처리를 행한다. 또한, 도 15에서, 피크 보간 처리 회로(15) 이외의 회로 구성은 전술한 도 1과 동일하다.
도 16은, 피크 보간 처리 회로(15)가 행하는 피크값 보간 처리를 설명하는 파형도이다. 피크 보간 처리 회로(15)는 입력되는 엔벨로프 신호의 피크를 검출한다. 예를 들면, 도 16에 나타낸 A∼C 등의 피크를 검출한다. 여기서, 피크 A의 검출 타이밍을 시간 tA로 하고, 피크 B의 검출 타이밍을 시간 tB로 하고, 피크 C의 검출 타이밍을 시간 tC로 하고, 피크 보간 처리 회로(15)는 상기 피크 A와 피크 B 사이의 엔벨로프값을 보간 계산에 의해 생성한다. 마찬가지로, 다음 피크 B와 피크 C를 통하는 엔벨로프값을 보간 계산에 의해 생성하고, 이후 마찬가지로 하여 순차적으로 피크점을 통하는 엔벨로프값을 계산한다. 또한, 이 보간 계산은, 예를 들면 직선 근사나 스플라인 근사 등의 공지의 근사법을 사용하여 계산할 수 있다.
이와 같이 구성함으로써, 피크 보간 처리 회로(15)는 엔벨로프 신호의 피크를 검출하고, 순차적으로 피크간을 보간함으로써, 엔벨로프 신호의 피크를 통하는 출력 신호를 생성할 수 있고, 엔벨로프 신호의 피크에 일치하여, 최적의 드레인 전압을 파워 앰프(6)에 공급할 수 있어, 전력 효율의 개선을 도모할 수 있다.
<실시 형태 6>
다음으로, 실시 형태 6에 대해 설명한다.
도 17은 본 실시 형태를 설명하는 파형도이며, 상기 피크 보간 처리 회로(15)가 생성하는 파형을 나타낸다. 또한, 도 17에서, 엔벨로프 신호의 피크값은 각각 시간 t0, t1, …, t11에서, p(t0), p(t1), …, p(t11)로 한다.
본 예에서, 보간에 사용하는 피크의 선택은 2점의 피크간을 보간하는 경우, 전후가 인접하는 피크보다 진폭이 큰 피크를 선택한다. 이하, 도 18에 나타낸 플로우차트를 사용하여 설명한다.
우선, 상기한 바와 같이 피크 보간 처리 회로(15)는 엔벨로프 추출부(2)로부터 공급된 엔벨로프 신호로부터 피크점 p(tk), p(tk+1), p(tk+2)를 검출한다(스텝(이하, ST로 나타냄) 1). 초기값 k를 1로 하면, 우선 피크점 p(t1), p(t2), p(t3)이 검출된다.
다음으로, m을 2로 설정한다(ST2). 그리고, 피크점 p(tk+m+1)을 검출하고(ST3), 전후가 인접하는 피크점보다 진폭이 큰 피크인지 판단한다. 즉, 피크점 p(tk+m)>p(tk+m-1)이며, 또한 p(tk+m)>p(tk+m+1)인지 판단한다(ST4). 예를 들면, 피크점 p(t2)의 경우, p(t2)>p(t1)이며, 또한 p(t2)>p(t3)이다. 따라서, 상기 조건에 적합하고(ST4가 "예"), p(t0)∼p(t2) 사이를 보간 처리한다(ST5). 그리고, k의 값에 m을 가산한다(ST6).
한편, 다음의 피크점 p(t3)의 경우, 상기 조건에 적합하지 않으므로(ST4가 "아니오"), m의 값을 +1하고(ST7), 다음 피크점 p(t4)에 대한 판단을 행한다(ST7). 이와 같이 처리를 행함으로써, 다음으로 조건에 적합한 피크점은 p(t5)이며, p(t2)∼p(t5) 사이를 보간 처리한다(ST5).
이하, 상기 처리를 반복함으로써, 도 17에 도시한 바와 같이 서로 인접하는 피크점보다 높은 p(t2), p(t5), p(t8), p(t10)의 피크점이 보간 처리에 의해 연결되고, 전압 제어 신호가 생성된다.
따라서, 본 예는 상기한 바와 같이 하여 생성된 전압 제어 신호에 기초하여 드레인 전압이 생성되고, 파워 앰프(6)에 공급됨으로써, 엔벨로프 신호의 피크에 일치하여, 최적의 드레인 전압을 파워 앰프(6)에 공급할 수 있어, 전력 효율의 개선을 도모할 수 있다.
<실시 형태 7>
다음으로, 실시 형태 7에 대해 설명한다.
도 19는 본 실시 형태를 설명하는 회로도이며, 특히 피크 보간 처리 회로(16)를 설치하고, 대역 제한 처리로서 엔벨로프 신호의 피크값의 보간 처리를 행한다. 또한, 도 19에서, 피크 보간 처리 회로(16) 이외의 회로 구성은 전술한 도 15와 동일하다.
본 예의 피크 보간 처리는, 미리 설정한 임계값 Pth보다 큰 값을 갖는 피크만을 보간 대상으로 한다. 즉, 도 20에 도시한 바와 같이, 엔벨로프 신호의 피크는 시간 t0, t1, …, t11에 의해 검출되지만, 임계값 Pth보다 큰 피크만을 보간 대상으로 하기 위해, 도 20에 도시한 피크점 p(t0), p(t2), p(t5), p(t10)만을 연결하는 보간 처리가 행해진다. 이하, 플로우차트를 이용하여 설명한다.
도 21은 본 예의 보간 처리를 설명하는 플로우차트이다. 우선, 임계값 Pth를 설정한다(스텝(이하, STP로 나타냄) 1). 다음으로, m을 1로 설정하고(STP2), 피크점 p(tk+m)을 검출한다(STP3). 우선, k의 초기값을 0으로 하고, p(t1)의 피크점을 검출하고, 이 피크점 p(t1)의 진폭이 미리 설정한 임계값 Pth보다 큰지 판단한다(STP4).
여기서, 피크점 p(t1)의 진폭이 미리 설정한 임계값 Pth보다 큰 경우에는(STP4가 "예"), p(tk)∼p(tk+m) 사이를 보간 처리한다(STP5). 그러나, 피크점 p(t1)의 진폭이 미리 설정한 임계값 Pth보다 작은 경우에는(STP4이 "아니오"), m의 값을 +1하고(STP6), m=2로서 다음 피크점을 검출하고, 임계값 Pth와의 비교를 행한다. 도 19에 나타낸 예에서는, 피크점 p(t1)의 진폭이 미리 설정한 임계값 Pth보다 작으므로, m의 값을 +1하고, m=2로서 다음 피크점을 검출한다.
다음의 피크점 p(t2)의 진폭은 미리 설정한 임계값 Pth보다 크므로(STP4가 "예"), p0∼p2 사이를 보간 처리한다(STP5). 또한, k의 값으로 m을 가산하고(STP7), 상기 처리를 반복한다.
따라서, 다음에 피크점 p(t3)이 검출되고, 피크점 p(t3)의 진폭은 미리 설정한 임계값 Pth보다 작으므로(STP4가 "아니오"), m의 값이 +1되고(STP6), m=2로서 다음 피크점 p(t4)를 검출하고, 마찬가지의 처리를 반복한다. 상기 처리에 의해, 예를 들면 도 20에 도시한 피크점 p(t0), p(t2), p(t5), p(t10)을 연결하는 보간 처리가 행해진다.
한편, 도 22는 임계값 Pth를 내리어, 임계값 Pth2로 한 경우의 보간 처리를 나타내는 것이다. 이 경우, 임계값의 레벨을 내렸으므로, 보다 많은 피크점이 보간 처리의 대상으로 된다. 따라서, 본 예와 같이 임계값 Pth를 바꿈으로써, 보간 처리의 대상으로 되는 피크점의 수 및 간격을 바꿀 수 있어, 전압 제어 신호의 변화 속도를 유연하게 조정하는 것이 가능하게 된다.
<실시 형태 8>
다음으로, 실시 형태 8에 대해 설명한다.
도 23은 본 실시 형태를 설명하는 회로도이며, 특히 파라미터 제어부(17)를 피크간 보간부(18)에 접속하고, 엔벨로프 신호의 특성에 따라서 전술한 임계값 Pth의 선택을 행하는 것이다. 또한, 도 23에서, 파라미터 제어부(17) 및 피크간 보간부(18) 이외의 회로 구성은 전술한 도 19와 동일하다.
도 24는 상기 파라미터 제어부(17)가 행하는 임계값 Pth의 선택 처리를 설명하는 플로우차트이다. 본 예의 경우, 엔벨로프 추출부(2)에 의해 추출된 엔벨로프 신호는 피크간 보간부(18)에 입력됨과 함께, 파라미터 제어부(17)에도 입력된다. 파라미터 제어부(17)에서는, 우선 입력된 엔벨로프 신호로부터 송신 신호의 평균 전력을 계산한다(스텝(이하, W로 나타냄) 1). 이 평균 전력의 계산은 전술한 실시 형태 4에서 설명한 경우와 동일하며, Pave=Σ(e[i]×e[i])/N의 계산식에 기초하여 계산된다. 다음으로, 송신 신호의 순시 전력이 마찬가지로 계산된다(W2). 이 순시 전력의 계산도 전술한 실시 형태 4에서 설명한 경우와 동일하며, Pinst=e[n+k]× e[n+k]의 계산식에 기초하여 계산된다.
다음으로, 일정 시간 내에서, 평균 전력에 대한 순간 전력비 R(Pinst/Pave)을 계산하고(S3), 상기 전력비 R이 미리 설정한 임계값(PAPR값) A를 초과하는지 판단하고(W4), 임계값(PAPR값) A를 초과하는 경우(S4가 "예"), 빈도 Pr(R)을 +1한다(W5).
다음으로, 상기 처리를 일정 시간이 경과될 때까지 반복하고(W6이 "아니오"), 빈도 Pr(R)의 인크리먼트 처리를 반복한다(W7, W1∼W6).
그 후, 일정 시간이 경과되면(W6이 "예"), 가산 처리된 빈도 Pr(R)을 따라서 임계값 Pth를 선택한다(W8). 도 25는, 그 일례를 나타내는 도면이다. 이 임계값 선택 조건 테이블은, 예를 들면 파라미터 제어부(17)에 등록되어 있고, 취득한 빈도 Pr(R)의 정보로부터 임계값 Pth1∼Pth3의 선택을 행한다. 예를 들면, 빈도 Pr(R)이 미리 설정된 임계값 K1보다 작은 경우(빈도 Pr(R)<K1), 임계값 Pth1을 선택한다. 또한, 빈도 Pr(R)이 미리 설정된 임계값 K1보다 크고, 임계값 K2보다 작은 경우(K1≤빈도 Pr(R)<K2), 임계값 Pth2를 선택하고, 빈도 Pr(R)이 미리 설정된 임계값 K2보다 큰 경우(K2≤빈도 Pr(R)), 임계값 Pth3을 선택한다.
이와 같이 하여 파라미터 제어부(17)에 의해 선택된 임계값 Pth의 정보는, 피크간 보간부(18)에 송신되고, 피크간 보간부(18)는 선택된 임계값 Pth를 사용하여 전술한 피크점의 보간 처리를 행한다.
따라서, 본 예에 따르면, 엔벨로프 신호의 특성에 따라서 임계값 Pth의 선택 을 행할 수 있고, 송신 신호에 의해 최적의 드레인 전압을 파워 앰프(6)에 송신하여, 전력 증폭기의 전력 효율의 개선을 도모할 수 있다.
도 1은 실시 형태 1의 전력 증폭기의 회로도.
도 2는 엔벨로프 신호와 대역 제한 처리부의 출력 신호와의 관계를 나타내는 도면.
도 3은 실시 형태 2를 설명하는 회로도.
도 4는 창 함수형 처리부의 구체적인 회로 구성을 설명하는 도면.
도 5는 창 함수 계수 승산부에 의해 승산 처리가 행해지는 창 함수 계수의 예를 나타내는 도면.
도 6은 창 함수 계수를 사용한 경우의 창 함수형 처리부의 처리 결과를 나타내는 도면.
도 7은 실시 형태 3을 설명하는 회로도.
도 8은 메모리에 등록된 탭수가 서로 다른 복수의 창 함수 계수의 예를 나타내는 도면.
도 9는 c∼e의 창 함수 계수를 사용하여 엔벨로프 신호를 저속화한 예를 나타내는 도면.
도 10은 메모리에 등록된 형상이 서로 다른 복수의 창 함수 계수의 예를 나타내는 도면.
도 11은 f∼h의 창 함수 계수를 사용하여 엔벨로프 신호를 저속화한 예를 나타내는 도면.
도 12는 실시 형태 4를 설명하는 회로도.
도 13은 계수 선택 제어부가 행하는 창 함수 계수의 선택 처리를 설명하는 플로우차트.
도 14는 계수 선택 테이블의 일례를 나타내는 도면.
도 15는 실시 형태 5를 설명하는 회로도.
도 16은 피크 보간 처리부가 행하는 피크값 보간 처리를 설명하는 파형도.
도 17은 실시 형태 6을 설명하는 파형도.
도 18은 실시 형태 6을 설명하는 플로우차트.
도 19는 실시 형태 7을 설명하는 회로도.
도 20은 임계값 Pth로 한 경우의 보간 처리를 설명하는 도면.
도 21은 실시 형태 7을 설명하는 플로우차트.
도 22는 임계값 Pth를 내린 경우의 보간 처리를 설명하는 도면.
도 23은 실시 형태 8을 설명하는 회로도.
도 24는 파라미터 제어부가 행하는 임계값 Pth의 선택 처리를 설명하는 플로우차트.
도 25는 임계값 선택 조건 테이블의 일례를 나타내는 도면.
도 26은 ET법을 이용한 전력 증폭기의 구성예를 나타내는 도면.
도 27은 전압 제어 방법을 행하는 전력 증폭 회로의 종래예를 나타내는 도면.
도 28은 종래예의 문제점을 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 전력 증폭기
2 : 엔벨로프 추출부
3 : 대역 제한 처리부
4 : D/A 변환 회로
5 : 가변 전원부
6 : 파워 앰프
7 : 지연 회로
8 : D/A 변환 회로
9 : 업 컨버터
10 : 창 함수형 처리부
11 : 창 함수 계수 승산부
12 : 선택 회로
13 : 메모리
14 : 계수 선택 제어부
15 : 피크 보간 처리부
16 : 피크간 보간부
17 : 파라미터 제어부
18 : 피크간 보간부

Claims (10)

  1. 삭제
  2. 송신 신호의 포락선 성분으로부터 얻어지는 포락선 신호가 입력되고, 상기 포락선 신호의 피크점과 일치하는 피크점을 갖고 또한 상기 포락선 신호를 저속화한 파형의 전압 제어 신호를 생성하는 대역 제한 처리 회로와,
    상기 대역 제한 처리 회로에 의해 생성된 전압 제어 신호에 기초하여 전력 증폭기에의 공급 전압을 생성하는 가변 전원 회로와,
    상기 송신 신호가 공급되고, 상기 가변 전원 회로로부터의 공급 전압에 따라 구동하는 전력 증폭기
    를 구비하고,
    상기 대역 제한 처리 회로는, 창 함수를 사용한 회로이며, 상기 포락선 신호와 창 함수 계수의 승산 결과의 최대값에 기초하여 상기 전압 제어 신호를 생성하는 것을 특징으로 하는 전력 증폭기.
  3. 제2항에 있어서,
    상기 대역 제한 처리 회로는, 복수의 창 함수 계수로부터 임의의 계수를 선택하여 상기 전압 제어 신호를 생성하는 것을 특징으로 하는 전력 증폭기.
  4. 제3항에 있어서,
    상기 복수의 창 함수 계수의 선택은, 상기 포락선 신호의 특성에 따라서 선 택되는 것을 특징으로 하는 전력 증폭기.
  5. 삭제
  6. 송신 신호의 포락선 성분으로부터 얻어지는 포락선 신호가 입력되고, 상기 포락선 신호의 피크점과 일치하는 피크점을 갖고 또한 상기 포락선 신호를 저속화한 파형의 전압 제어 신호를 생성하는 대역 제한 처리 회로와,
    상기 대역 제한 처리 회로에 의해 생성된 전압 제어 신호에 기초하여 전력 증폭기에의 공급 전압을 생성하는 가변 전원 회로와,
    상기 송신 신호가 공급되고, 상기 가변 전원 회로로부터의 공급 전압에 따라 구동하는 전력 증폭기
    를 구비하고,
    상기 대역 제한 처리 회로는, 상기 포락선 신호의 피크값을 검출하고, 그 피크값 중에서 양 이웃의 피크값보다 큰 피크값을 더 선택하여, 선택한 피크간의 보간 처리를 행하는 것을 특징으로 하는 전력 증폭기.
  7. 송신 신호의 포락선 성분으로부터 얻어지는 포락선 신호가 입력되고, 상기 포락선 신호의 피크점과 일치하는 피크점을 갖고 또한 상기 포락선 신호를 저속화한 파형의 전압 제어 신호를 생성하는 대역 제한 처리 회로와,
    상기 대역 제한 처리 회로에 의해 생성된 전압 제어 신호에 기초하여 전력 증폭기에의 공급 전압을 생성하는 가변 전원 회로와,
    상기 송신 신호가 공급되고, 상기 가변 전원 회로로부터의 공급 전압에 따라 구동하는 전력 증폭기
    를 구비하고,
    상기 대역 제한 처리 회로는, 상기 포락선 신호의 피크값을 검출하고, 그 피크값 중에서 미리 설정된 임계값보다 큰 피크값을 추출하고, 그 추출한 피크값간을 보간 처리하는 것을 특징으로 하는 전력 증폭기.
  8. 제7항에 있어서,
    상기 임계값은, 상기 송신 신호의 특성에 따라서 설정되는 것을 특징으로 하는 전력 증폭기.
  9. 삭제
  10. 송신 신호의 포락선 변동에 따라, 전력 증폭기에의 공급 전압을 제어하는 전력 증폭기의 공급 전압 제어 방법으로서,
    송신 신호에 기초하여 생성한 포락선 신호로부터 상기 전력 증폭기에의 전압 제어 신호를 생성할 때, 포락선 신호의 피크점에 대해 전압 제어 신호의 피크점을 일치시키는 대역 제한 처리를 행하며,
    상기 대역 제한 처리는, 창 함수를 사용한 처리이며, 상기 포락선 신호와 창 함수 계수의 승산 결과의 최대값에 기초하여 상기 전압 제어 신호를 생성하는 것을 특징으로 하는 전력 증폭기의 공급 전압 제어 방법.
KR1020080134555A 2008-01-25 2008-12-26 전력 증폭기 KR101099349B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-015592 2008-01-25
JP2008015592A JP4992741B2 (ja) 2008-01-25 2008-01-25 電力増幅器

Publications (2)

Publication Number Publication Date
KR20090082097A KR20090082097A (ko) 2009-07-29
KR101099349B1 true KR101099349B1 (ko) 2011-12-26

Family

ID=40668330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080134555A KR101099349B1 (ko) 2008-01-25 2008-12-26 전력 증폭기

Country Status (5)

Country Link
US (1) US8489037B2 (ko)
EP (1) EP2083542A3 (ko)
JP (1) JP4992741B2 (ko)
KR (1) KR101099349B1 (ko)
CN (1) CN101494466A (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2465146B (en) * 2008-11-04 2014-05-28 Nujira Ltd Improved power supply stage
JP5247629B2 (ja) * 2009-08-26 2013-07-24 株式会社日立国際電気 増幅器電源電圧制御装置
WO2011083758A1 (ja) * 2010-01-07 2011-07-14 パナソニック株式会社 増幅装置
JP5677324B2 (ja) * 2010-01-12 2015-02-25 レノボ・イノベーションズ・リミテッド（香港） Ｏｆｄｍ変調波送信装置、ｏｆｄｍ変調波送信方法、及びプログラム
WO2011086752A1 (ja) * 2010-01-14 2011-07-21 住友電気工業株式会社 増幅装置及び信号処理装置
US20130034250A1 (en) * 2010-05-14 2013-02-07 Panasonic Corporation Amplifier
JP2011250166A (ja) 2010-05-27 2011-12-08 Panasonic Corp 送信回路、通信機器、及び、送信方法
WO2012066659A1 (ja) * 2010-11-17 2012-05-24 株式会社日立製作所 高周波増幅器及びそれを用いた高周波モジュール並びに無線機
US8798190B2 (en) 2011-02-01 2014-08-05 Blackberry Limited Communications devices with envelope extraction and related methods
EP2482509B1 (en) * 2011-02-01 2013-06-05 Research In Motion Limited Communication devices with envelope extraction and related methods
JP5638132B2 (ja) * 2011-06-03 2014-12-10 京セラ株式会社 送信機および信号処理方法
WO2013027498A1 (ja) * 2011-08-23 2013-02-28 日本電気株式会社 歪補償増幅装置及び歪補償増幅方法
CN103178806B (zh) * 2011-12-23 2015-11-04 中国科学院声学研究所 一种一维数据的包络提取方法及系统
US8824978B2 (en) * 2012-10-30 2014-09-02 Eta Devices, Inc. RF amplifier architecture and related techniques
KR101738730B1 (ko) 2013-04-23 2017-05-22 스카이워크스 솔루션즈, 인코포레이티드 전력 증폭기 시스템에서의 엔벨로프 정형화 장치 및 방법
JP6331664B2 (ja) * 2014-05-07 2018-05-30 富士通株式会社 無線通信装置および無線回路
JP2016005259A (ja) * 2014-06-19 2016-01-12 富士通株式会社 ピーク抑圧装置
CN104994051B (zh) * 2015-06-02 2018-03-30 哈尔滨工业大学 基于瞬时与平均功率比的提高混合载波系统pa效率的线性尺度变换的信号发射和接收方法
KR102140191B1 (ko) 2015-07-14 2020-08-03 삼성전기주식회사 전력 증폭기용 전력 공급 장치
US10536221B2 (en) * 2018-06-14 2020-01-14 Juniper Networks, Inc. Methods and apparatus for detecting and compensating bandwidth limitation and modulation nonlinearity of a coherent optical transponder
WO2022061604A1 (zh) * 2020-09-23 2022-03-31 株式会社Ntt都科摩 电子设备和信号包络获取方法
CN113783533B (zh) * 2021-09-01 2022-06-28 陕西亚成微电子股份有限公司 一种用于实施包络跟踪的方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040208262A1 (en) * 2002-12-31 2004-10-21 Pallab Midya Power amplifier circuit and method using bandlimited signal component estimates
JP2004320735A (ja) * 2003-04-01 2004-11-11 Matsushita Electric Ind Co Ltd 送信回路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136830A (ja) 1991-01-29 1993-06-01 Fujitsu Ltd 線形送信回路
JPH07283657A (ja) * 1994-04-08 1995-10-27 Alps Electric Co Ltd 送信回路および電力増幅器
US6256482B1 (en) * 1997-04-07 2001-07-03 Frederick H. Raab Power- conserving drive-modulation method for envelope-elimination-and-restoration (EER) transmitters
US6141541A (en) * 1997-12-31 2000-10-31 Motorola, Inc. Method, device, phone and base station for providing envelope-following for variable envelope radio frequency signals
US6138042A (en) * 1997-12-31 2000-10-24 Motorola, Inc. Method, device, phone, and base station for providing an efficient tracking power converter for variable signals
GB9816820D0 (en) 1998-08-04 1998-09-30 Koninkl Philips Electronics Nv Orthogonal signal transmitter
US7068984B2 (en) * 2001-06-15 2006-06-27 Telefonaktiebolaget Lm Ericsson (Publ) Systems and methods for amplification of a communication signal
US6822523B2 (en) * 2002-08-28 2004-11-23 Motorola, Inc. Power modulator and method of operating a power modulator
GB2398648B (en) * 2003-02-19 2005-11-09 Nujira Ltd Power supply stage for an amplifier
US7092683B2 (en) * 2003-04-01 2006-08-15 Matsushita Electric Industrial Co., Ltd. Transmission circuit
GB0418944D0 (en) 2004-08-25 2004-09-29 Siemens Ag Method for envelope clipping
JP4553696B2 (ja) * 2004-11-25 2010-09-29 パナソニック株式会社 送信機
US7881683B2 (en) * 2004-12-21 2011-02-01 Telefonaktiebolaget Lm Ericsson (Publ) Generation of modulated radio frequency signals
WO2007004518A1 (ja) * 2005-06-30 2007-01-11 Matsushita Electric Industrial Co., Ltd. 送信回路及び通信機器
US7519336B2 (en) * 2006-05-05 2009-04-14 Nokia Corporation Method and arrangement for optimizing efficiency of a power amplifier
EP2037587B1 (en) * 2006-06-23 2015-01-07 Panasonic Corporation Transmission circuit and communication device
US7970364B2 (en) * 2008-05-30 2011-06-28 Infineon Technologies Ag Strategy for using the envelope information within a closed loop power control system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040208262A1 (en) * 2002-12-31 2004-10-21 Pallab Midya Power amplifier circuit and method using bandlimited signal component estimates
JP2004320735A (ja) * 2003-04-01 2004-11-11 Matsushita Electric Ind Co Ltd 送信回路

Also Published As

Publication number Publication date
JP4992741B2 (ja) 2012-08-08
US20090191923A1 (en) 2009-07-30
CN101494466A (zh) 2009-07-29
KR20090082097A (ko) 2009-07-29
EP2083542A2 (en) 2009-07-29
EP2083542A3 (en) 2014-03-19
JP2009177640A (ja) 2009-08-06
US8489037B2 (en) 2013-07-16

Similar Documents

Publication Publication Date Title
KR101099349B1 (ko) 전력 증폭기
CN101061632B (zh) 控制线性功率放大器的方法及其系统
JP3857652B2 (ja) 歪補償装置
CN104221282B (zh) 应用于整形表以提高包络跟踪放大器的功率放大器效率的振幅因数减小
KR101060403B1 (ko) 전력 증폭 장치
EP2016672B1 (en) Method and arrangement for optimizing efficiency of a power amplifier
KR101310993B1 (ko) 고주파 증폭기, 무선 장치 및 제어 방법
CN101645862B (zh) 一种降低信号峰均比的方法及装置
JPWO2008090721A1 (ja) 電力増幅器
CN1325182A (zh) 前馈放大器
CN1695335B (zh) 发射机
KR20040047516A (ko) 피크팩터 저감장치
JP3863509B2 (ja) 信号におけるピーク電力振幅をスケーリングするための方法および対応する送信機
JP2011019164A (ja) ピークファクタ低減装置および基地局
KR20120081239A (ko) 모바일 핸드셋 송신기에서 대역폭을 조정하기 위한 폐루프 적응형 전력 제어
US8145148B2 (en) Transmitter and communication apparatus
JP3702829B2 (ja) ピークファクタ低減装置
JP4288458B2 (ja) 振幅制限回路及びｃｄｍａ通信装置
US8031803B2 (en) Transmitter capable of suppressing peak of transmission signal
JP2013192135A (ja) ドハティ増幅器
US20090015325A1 (en) Method and apparatus for pre-conditioning an electrical signal
KR101069781B1 (ko) 전송 신호를 생성하는 방법
JP2005057532A (ja) 電力制限回路
US20030137949A1 (en) Method and an electronic circuit for clipping of signals
WO2008076233A1 (en) Method and apparatus for a nonlinear feedback control system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee