JP3702829B2 - ピークファクタ低減装置 - Google Patents
ピークファクタ低減装置 Download PDFInfo
- Publication number
- JP3702829B2 JP3702829B2 JP2001317577A JP2001317577A JP3702829B2 JP 3702829 B2 JP3702829 B2 JP 3702829B2 JP 2001317577 A JP2001317577 A JP 2001317577A JP 2001317577 A JP2001317577 A JP 2001317577A JP 3702829 B2 JP3702829 B2 JP 3702829B2
- Authority
- JP
- Japan
- Prior art keywords
- output signal
- signal
- circuit
- amplitude
- peak factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Noise Elimination (AREA)
Description
【発明の属する技術分野】
本発明は無線送信機のベースバンド信号処理装置,とりわけピークファクタの大きな正規分布に従う信号を取り扱う必要があるCDMA基地局用ベースバンド信号処理装置に関する。
【0002】
【従来の技術】
近年,移動体通信方式として周波数資源の利用効率が高く,広帯域・高多重通信が可能なCDMAが注目されている。CDMA方式では,何チャネルものベースバンド信号が,各々直交する拡散符号によって擬似的に無相関な信号へと拡散され,符号多重化されて送信されるため,多重数が増えると送信I,Q信号は正規分布に近づくことが知られている。正規性を呈する信号は,生起確率は低いながらも平均送信電力に対して10dB以上大きな電力の瞬時ピークパルスが発生する。このような信号の瞬時最大電力と平均電力の比を,一般的にピークファクタという。
【0003】
正規性信号を無線送信機で送信する場合,大きな瞬時ピークパルスに対してまでも十分な線形性が確保されていないと,送信周波数帯域外に非線形歪が発生して他システムに対する妨害波となる。その発生量は電波法規によって厳しく規制されている。
【0004】
このような状況下では,無線送信機,とりわけ電力増幅器は平均送信電力を飽和出力電力付近まで上げた状態で運転することが困難となり,電力効率を十分に上げることができないため,結果として装置サイズやランニングコストの増大につながるという点が問題となる。
【0005】
このような問題点を解決するため,電力増幅器を高度に線形化して大出力運転を可能とする,いわゆる歪補償と呼ばれる技術が各種考案されているが,その一方で,ベースバンド信号の分布形そのものを変化させてピークパルスの発生量を抑えることで増幅器の大出力運転を可能とする方法も存在する。
【0006】
後者の技術の場合,本質的に信号品質が劣化するのであるが,ピークパルスの発生頻度は確率的に見れば十分低いため信号品質劣化への影響は僅かであり,各システムに応じて定められた規格以内の劣化であれば許容される。
【0007】
一番簡易な方法としては,リミッタ回路を用いてピークパルスを切り落とす方法が考えられるが,これでは信号に滑らかでない折れ点が生じるため,スペクトルの広がりを発生させることになる。次の方法として,リミッタ回路出力をフィルタで帯域制限する方法も考えられるが,フィルタによる畳み込みの作用で,ピークパルスが再生されてしまう場合が生じる。このような問題を解決する技術の従来例として,特願平8−274484に記載された方式が挙げられる。
【0008】
図10を用いてまず,従来技術について説明する。
図11は従来技術の動作波形例を示したものである。入力された白色正規性信号は,まずリミッタ1001によって大振幅成分が切り取られる。これをフィルタ1006で帯域制限する場合,フィルタ1006による平滑化の際に,リミッタ1001で切り取った振幅以上のピークパルスが再生されてしまう場合がある。これは,フィルタ1006における畳み込みの作用による。そこで,フィルタ1006と同一または類似した特性を持つフィルタ1002を参照フィルタとして用い,この出力信号を振幅制御部1004へと供給する。振幅制御部1004の出力信号は,参照フィルタ1002で再生されたピークパルスに関して,振幅制御部1004の設定値以上の値を検出すると,設定値を超えた分の振幅に基づき,後段のフィルタ1006で畳み込みが発生する期間,すなわちタップ長に相当する期間だけ出力値を低下させる。一方,対向する遅延器1003は,参照フィルタ1002で発生する信号遅延を補正する。遅延された信号は,振幅制御部1004出力に基づき,乗算器1005でその利得が制御されるため,振幅制御部の出力値を適切に設定することにより,フィルタ1006によって再生されるピークパルスがしきい値を超えないようにすることができる。
【0009】
【発明が解決しようとする課題】
以上説明したように,従来の技術では,リミッタ1001による大振幅の切り取りと,振幅制御回路1004による利得低下の2段階の操作でピークパルスを抑圧する。しかしながら,後者の操作では実際にピークパルスが発生する時間間隔は極めて僅かであるにも関わらず,畳み込みの影響を阻止するためフィルタ1006のタップ長に相当する期間だけ一律に利得を低下させているため,信号品質の劣化に対する影響が大きなものとなる点が問題となる。
【0010】
【課題を解決するための手段】
本発明は,上記従来技術の問題点を解決するために考案されたものである。本発明では,従来技術のようにフィルタのタップ長に相当する一定区間に渡って一律に信号を変化させるのではなく,ピークパルスのごく近傍にのみエネルギが集中するような補正信号を生成し,これに基づいてピークパルスの消去を行うため,信号品質の劣化に対する影響を小さく抑えることができる。
【0011】
図1に具体的に示すように,入力信号を参照フィルタ101へ入力し,帯域制限を行った場合にどのようなピークが生じるかを予測する。次に振幅制御部104によって参照フィルタ101出力が設定値A0を超過した部分のみを抽出し,これをピークパルスとする。次にピークパルスが極大となる時点にピークパルスと比例した振幅を有するインパルス信号を発生させ,入力信号を遅延器102で遅延させてインパルス信号とタイミングを合わせておき,遅延器102出力からインパルス信号を加算器103によって信号減算を行い出力する。
【0012】
これを最終的に帯域制限フィルタ105によって帯域制限すると,線形回路の重ねの理に基づき入力信号によって発生するピーク振幅と,インパルス信号によって発生するインパルス応答振幅の位置と振幅が合致し,位相は反転しているため,ピークを超過した振幅成分が抑圧されピークファクタを設定値に制限することができる。
【0013】
図2は別の例である。上記処理においてインパルス信号の相殺を行った結果として,ピーク制限が不完全で誤差成分が残留するような場合においても,図2に示すようにピークファクタ低減装置を複数段縦続接続することによって,ピーク制限効果を一層高めることができる。
【0014】
【発明の実施の形態】
以下,本発明の詳細を図3に示す第1の実施例と,図6に示すインパルス発生回路の実施例に基づき説明する。図3は本発明によるピークファクタ低減装置を用いたベースバンド信号処理部を表す。
【0015】
図3のピークファクタ低減装置では,まず一様スペクトルを有する正規性ベースバンド複素入力信号の実部Iiと虚部Qiのそれぞれを参照フィルタ101aと101bによって帯域制限する。参照フィルタ101aと101bのインパルス応答は,帯域制限フィルタ105a,105bのインパルス応答と同一もしくは極めて類似しているものとする。参照フィルタ101aと101bで帯域制限された信号はまだ正規性を有している。
次に,絶対値回路201では帯域制限された複素信号から実部,虚部の自乗和を計算しその平方根を取ることで瞬時振幅成分を生成する。デッドゾーン回路203では図4の入出力特性に基づき,絶対値回路201出力信号から所定値A0以上の振幅成分を出力する。デッドゾーン回路203を実現するには,例えば,入力信号から設定値A0を減算し,負の出力を強制的にゼロに変更すればよい。デッドゾーン回路203出力はインパルス発生回路へと供給される。
【0016】
インパルス発生回路200の入力信号Rdedは,複素信号の瞬時振幅のピーク部分の波形を切り取ったものなので,図7に示すように,山形の孤立波が連続するような波形となっている。
図7はピークパルスが振幅P1の単一パルスである場合と,振幅P2の5サンプルであるような例を示すものである。
この波形を微分回路601で微分演算処理する。ここでの微分演算処理とは,連続する2サンプルの差を計算することであり,インパルス応答列が[1,-1]であるような簡単なFIRディジタルフィルタで実現できる。この結果,信号が増加する区間においては正の出力値,減少する区間においては負の出力値が得られる。この出力Rdifを遅延器603で1サンプル遅延し,乗算器604によって元の信号との積をとると,Rdifが正から負に転じた瞬間のサンプルのみが負の出力となり,他は全てゼロまたは正の出力となる。
【0017】
次に負値判定器605によってこれを判定し,負値が入力された場合にのみ正値の単位振幅を出力すれば,これはインパルス信号となる。負値判定器605は,例えば符号ビットを取り出すといった操作で実現できる。負値判定器605出力は,利得回路606によって固定値max(fir)で正規化することで信号Rnegを得る。固定値max(fir)は,図5に示すように帯域制限フィルタ105のインパルス応答の最大値であり,予めプリセットしておけばよい。
【0018】
次に入力信号Rdedを遅延器602で1サンプル遅延させた出力RudlとRnegとの積を乗算器607で求めることで,ピークパルスに極大値が生じる位置に,極大値に比例する振幅を有するインパルス信号が得られる。
一方,参照フィルタ101aと101b出力から絶対値回路201出力を除算器202aと202bで除することで,複素信号If+j Qfの余弦成分と正弦成分が求められる。これを遅延器204aと204bでインパルス発生回路200の処理遅延に相当する時間だけ遅延させてタイミングを合わせておき,乗算器205aと205bでインパルス発生回路200出力信号との積を求めることで複素数化がなされ,複素インパルス信号を生成することができる。
次に,入力信号をフィルタ101a,101b,インパルス発生回路200の処理遅延に相当する時間だけ遅延器102aと102bで遅延させてタイミングを合わせておき,加算器103aと103bによって複素インパルス信号を減算することでピークファクタ低減処理が完了する。
【0019】
最後に,ピークファクタ低減処理部出力信号を帯域制限フィルタ105aと105bによって帯域制限すると,線形回路における重ねの理に基づき,入力信号が帯域制限されて出現するピークパルス成分と,複素インパルス信号が帯域制限されて出現するインパルス応答成分の波高値と位置が合致し,位相が反転するため,ピークを超過した振幅成分が抑圧されピークファクタを設定値に制限する効果が得られる。
【0020】
図8を用いて本発明の第2の実施例について説明する。本実施例では,図3の第1の実施例において,インパルス発生回路200と,これに対応する遅延器204aと204bを省略し,利得回路606による振幅の正規化処理のみを行う場合を示している。
図3において実際の信号のピーク振幅がデッドゾーン回路203の設定値A0に近い値のとき,デッドゾーン回路出力はピークのごく近傍の1サンプル分しか出力されないと考えられる。すなわち,図7で左側の波形例に示した単一パルスの場合が殆ど全てであると考えられる。このような場合には,インパルス発生回路200の入出力信号がどちらも単一パルスと成るため,インパルス発生回路200を用いる必然性がなく,振幅の正規化処理のみで済む。
図9を用いて本発明の第3の実施例について説明する。本実施例は本発明によるピークファクタ低減処理部に,参照フィルタ101a,101b出力の絶対値をとる絶対値回路901aと901bと,絶対値回路901aと901bの和をとる加算器902と,デッドゾーン回路203と同一の設定値A0に基づいて加算器902出力がA0以下であれば振幅制御部104を休止させる制御を行う制御回路903を付加した構成である。
振幅制御部104では,絶対値回路201によって複素信号If+jQfの瞬時振幅成分を求めている。このとき,複素信号に関して三角不等式|If|+|Qf|≧|If+jQf|が成立するので,A0≧|If|+|Qf|であればA0≧|If+jQf|が成り立つため絶対値回路201の出力はゼロであり,この状態では振幅制御部を動作させる必要がないため休止させておけばよい。入力信号が正規性であるとすれば全体の動作時間に対して振幅制御部104の動作する必要がある時間比率はごく僅かである。したがって,本発明によりピークファクタ低減処理部での消費電力を低減することが可能となる。
図12を用いて本発明の第4の実施例を説明する。図12に示す本発明による無線送信機は,少なくとも1つ以上のディジタル変調信号を拡散符号を用いて拡散する拡散部1201と,拡散された信号を多重化する多重化部1202と,多重化部出力信号をオーバサンプルするインタポレータ1203と,本発明によるピークファクタ低減装置100と,ピークファクタ低減装置出力信号を帯域制限する帯域制限フィルタ105と,ディジタル出力信号をアナログ信号に変換するディジタル‐アナログ変換器1204と,アナログ出力信号の平滑化を行うフィルタ1205と,信号帯域をベースバンドから高周波へ変換する周波数変調部1206と,所定の電力まで信号増幅を行う電力増幅器1207と,制御部1208から構成される。
【0021】
ディジタル変調信号が拡散・多重化された結果として,正規分布に従う信号である場合,10dB以上のピークファクタを有することになる。
【0022】
このような性質の信号を,本発明のピークファクタ低減装置100を用いること無しにバックオフ(飽和出力と平均出力の比)が一例として10dBであるような電力増幅器1207で送信する場合,10dBを超過する振幅成分は電力増幅器で飽和するため,出力信号には飽和歪が発生することになる。このとき,一般的に信号のスペクトルが広がるため,広がった部分のスペクトルが送信帯域外,例えば隣接チャネルに対する妨害波となる。この妨害波は送信帯域に極めて近接しているため,フィルタによる除去が困難である。そのため,電力増幅器1207は平均出力を信号のピークファクタに応じて下げ,低歪の状態で運転する必要があり,装置の高効率化を阻害する。
一方,本発明の実施例によれば,ピークファクタ低減装置100の働きによってあらかじめピークファクタを10dB以内に低減することで,電力増幅器1207においては振幅が飽和出力に達することがなく,飽和歪の発生を防止することができるため,装置を高効率で運転することが可能となる。
また,制御部1208よりピークファクタ低減装置の設定値A0を供給することにより,搭載する電力増幅器1207の特性に応じたきめ細かい制御が可能となる。
図13を用いて次に本発明の第5の実施例を説明する。図13に示す本発明による無線送信機は,図12の実施例における帯域制限フィルタ105とディジタル−アナログ変換器1204の間に,電力増幅器1207の非線形入出力特性の逆関数を入出力特性として有するディジタルプリディストーション装置1200を配置することを特徴とする。電力増幅器1207の入出力特性には,出力の飽和以外に単調増加領域で非直線性を有する場合が多い。このような電力増幅器を使用する場合,図12の実施例によって飽和歪の発生を防止することができるが,非直線性に基づく歪が発生する。そのため,電力増幅器1207の非線形入出力特性の逆関数を入出力特性として有するディジタルプリディストーション装置1200を帯域制限フィルタ105とディジタル−アナログ変換器1204の間に配置することにより,飽和歪に対してはピークファクタ低減装置100,非直線歪に対してはディジタルプリディストーション装置1200が作用するため,結果として完全な線形化が可能となり,歪の発生を原理的に防止することができる。
【0023】
図14を用いて最後に,本発明と従来技術のシミュレーション結果について説明する。入力信号は16384ポイントの複素正規分布信号を4倍オーバーサンプルした信号とし,フィルタにはCDMAベースバンドフィルタ用に設計された74タップのフィルタを用い,無処理すなわちオーバーサンプルの後直ちに帯域制限した場合と,従来技術と,本発明に関して,得られた複素信号の絶対値をプロットした。本発明については図2に示す構成を用い,段数は2段で初段には図3の構成,後段には図8の構成を用いている。信号品質の劣化に関しては,本発明と従来技術のどちらも,
sqrt[Σ{(Io-Ii)^2+(Qo-Qi)^2}/N]/ sqrt[Σ{Ii^2+Qi^2}/N]
で表される変調精度が3%の条件に統一した。シミュレーションの結果,従来技術におけるピークファクタが7.90dBであるのに対し,本発明では7.40dBで0.5dBの改善効果が得られ,本発明の有効性が確認された。
【0024】
【発明の効果】
以上説明したように,従来技術ではフィルタのタップ長に相当する期間だけ一律に信号を変化させていたのに対し,本発明ではピークパルスを消去する際にはピークパルスのごく近傍にしか影響を与えず,信号品質の劣化に対する影響を小さく抑えることができる。したがって,従来技術と同等の信号品質劣化では,ピークファクタの低減効果をより大きくできる。
【図面の簡単な説明】
【図1】本発明の第1の原理を示すブロック図。
【図2】本発明の第2の原理を示すブロック図。
【図3】本発明の第1の実施例を示すブロック図。
【図4】デッドゾーン回路203の入出力特性グラフ図。
【図5】フィルタのインパルス応答例波形図。
【図6】インパルス発生回路の実施例を示すブロック図。
【図7】インパルス発生回路の動作波形例を示す波形図。
【図8】本発明の第2の実施例を示すブロック図。
【図9】本発明の第3の実施例を示すブロック図。
【図10】従来技術を示すブロック図。
【図11】従来技術の動作波形例を示す波形図。
【図12】本発明の第4の実施例を示すブロック図。
【図13】本発明の第5の実施例を示すブロック図。
【図14】シミュレーション結果を示す波形図。
【符号の説明】
100…ピークファクタ低減装置,101…複素参照フィルタ,102…複素遅延器,103…複素加算器,104…振幅制御部,105…複素帯域制限フィルタ,101a,102b…参照フィルタ,102a,102b…遅延器,103a,103b…加算器,105a,105b…帯域制限フィルタ,200…インパルス発生回路,201…絶対値回路,202a,202b…除算器,203…デッドゾーン回路,204a,204b…遅延器,205a,205b…乗算器,601…微分回路,602,603…遅延器,604,607…乗算器,605…負値判定器,606…利得回路,901a,901b…絶対値回路,902…加算器,903…制御回路,1001…リミッタ回路,1002…参照フィルタ,1003…遅延器,1004…振幅制御部,1005…乗算器,1006…帯域制限フィルタ,1200…ディジタルプリディストーション装置,1201…拡散部,1202…多重化部,1203…インタポレータ,1204…ディジタル‐アナログ変換器,1205…フィルタ,1206…周波数変調部,1207…電力増幅器,1208…制御部,1208…ベースバンド信号処理部。
Claims (10)
- 一様スペクトルを有する2種類の白色ベースバンド信号をそれぞれ実部,虚部とする複素入力信号を帯域制限する参照フィルタと,
参照フィルタの伝播遅延に相当する時間だけ複素入力信号を遅延させる遅延器と,
参照フィルタ出力信号の振幅成分が設定値を超過した場合に超過分に比例する振幅を有する複素インパルス信号を出力する振幅制御部と,
遅延器出力信号から振幅制御部出力信号を減算する減算器とから構成されることを特徴とするピークファクタ低減装置。 - 上記振幅制御部が,
参照フィルタ出力信号の実部,虚部に基づき絶対値を出力する絶対値回路と,
絶対値回路出力信号の所定値超過分を出力するデッドゾーン回路と,
デッドゾーン回路出力信号を波形整形しデッドゾーン回路出力振幅に比例した振幅のインパルス信号を発生するインパルス発生回路と,
参照フィルタ出力信号の実部から絶対値回路出力信号を除し,複素信号の余弦を出力する第1除算器と,
参照フィルタ出力信号の虚部から絶対値回路出力信号を除し,複素信号の正弦を出力する第2除算器と,
上記第1,第2除算器出力をインパルス発生回路の処理遅延に応じて遅延させる第1,第2遅延器と,
インパルス発生回路出力信号を第1,第2遅延器出力信号に乗じることで複素インパルス信号の実部,虚部を生成する第1,第2乗算器とから構成されることを特徴とする請求項1記載のピークファクタ低減装置。 - 上記インパルス発生回路が,
デッドゾーン回路出力信号を1サンプル遅延させる第3遅延器と,
デッドゾーン回路出力信号の連続する2サンプルの差分をとることで波形微分演算を行う微分回路と,
微分回路出力信号を1サンプル遅延させる第4遅延器と,
微分回路出力信号と第4遅延器出力信号のサンプルごとの積をとる第3乗算器と,
第3乗算器出力が負値の場合に単位振幅を有するインパルス信号を出力する負値判定器と,
負値判定器出力信号を参照フィルタのインパルス応答最大値で正規化する利得回路と,
利得回路出力信号と第3乗算器出力信号のサンプルごとの積をとる第4乗算器とから構成されることを特徴とする請求項2記載のピークファクタ低減装置。 - 上記振幅制御部が,インパルス発生回路を省略し,その代用としてデッドゾーン回路出力信号をフィルタのインパルス応答最大値の逆数倍する利得回路に置き換えたことを特徴とする請求項2記載のピークファクタ低減装置。
- 上記参照フィルタ出力信号の実部,虚部の絶対値の和が,デッドゾーン回路の設定値以下である場合に,振幅制御部を休止させることを特徴とする請求項1〜4のうちいずれかに記載のピークファクタ低減装置。
- 請求項1〜5に記載のピークファクタ低減装置のいずれかを複数用い,これを多段縦続接続することを特徴とするピークファクタ低減装置。
- 請求項1〜6記載のうちいずれかに記載のピークファクタ低減装置と,ピークファクタ低減装置出力信号を帯域制限する帯域制限フィルタから構成されることを特徴とするベースバンド信号処理装置。
- 少なくとも1つ以上のディジタル変調信号を拡散符号を用いて拡散する拡散部と,
該拡散された信号を多重化する多重化部と,
該多重化部の出力信号をオーバサンプルするインタポレータと,
該インタポレータの出力信号を入力とし、2種類のベースバンド信号をそれぞれ実部,虚部とする複素入力信号を帯域制限する参照フィルタと,該参照フィルタの伝播遅延に相当する時間だけ複素入力信号を遅延させる遅延器と,該参照フィルタ出力信号の振幅成分が設定値を超過した場合に超過分に比例する振幅を有する複素インパルス信号を出力する振幅制御部と,前記遅延器の出力信号から該振幅制御部の出力信号を減算する減算器とから構成されることを特徴とするピークファクタ低減装置と,
該ピークファクタ低減装置の出力であるディジタル出力信号をアナログ信号に変換するディジタル‐アナログ変換器と,
上記アナログ出力信号の平滑化を行うフィルタと,周波数変調部と,電力増幅器と,制御部とを有しすることを特徴とする無線送信機。 - 上記振幅制御部が,上記参照フィルタ出力信号の実部,虚部に基づき絶対値を出力する絶対値回路と,絶対値回路出力信号の所定値超過分を出力するデッドゾーン回路とを有し,上記制御部が上記ピークファクタ低減装置に対して上記デッドゾーン回路の設定値信号を供給することを特徴とする請求項8記載の無線送信機。
- 上記ベースバンド信号処理装置とディジタル−アナログ変換器の中間に,電力増幅器の非線形入出力特性の逆関数を入出力特性とするディジタルプリディストーション装置を配置することを特徴とする請求項9記載の無線送信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001317577A JP3702829B2 (ja) | 2001-10-16 | 2001-10-16 | ピークファクタ低減装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001317577A JP3702829B2 (ja) | 2001-10-16 | 2001-10-16 | ピークファクタ低減装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003124824A JP2003124824A (ja) | 2003-04-25 |
JP2003124824A5 JP2003124824A5 (ja) | 2005-02-24 |
JP3702829B2 true JP3702829B2 (ja) | 2005-10-05 |
Family
ID=19135427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001317577A Expired - Fee Related JP3702829B2 (ja) | 2001-10-16 | 2001-10-16 | ピークファクタ低減装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3702829B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3990974B2 (ja) | 2002-11-26 | 2007-10-17 | 株式会社日立コミュニケーションテクノロジー | ピークファクタ低減装置 |
JP2006042050A (ja) * | 2004-07-28 | 2006-02-09 | Nec Corp | 送信装置およびピーク低減方法 |
JP4823013B2 (ja) * | 2006-10-18 | 2011-11-24 | 株式会社日立製作所 | ピークファクタ低減装置およびベースバンド信号処理装置 |
FI20055012A0 (fi) * | 2005-01-07 | 2005-01-07 | Nokia Corp | Lähetyssignaalin leikkaaminen |
JP4823107B2 (ja) | 2007-03-09 | 2011-11-24 | 株式会社日立製作所 | Ofdm変調装置 |
JP5010399B2 (ja) | 2007-08-29 | 2012-08-29 | 株式会社日立国際電気 | 直交多重信号のピーク抑圧方法、ピーク抑圧回路、及び送信装置 |
JPWO2010061914A1 (ja) * | 2008-11-28 | 2012-04-26 | 日本電気株式会社 | ピーク抑圧装置およびピーク抑圧方法 |
JP5175751B2 (ja) * | 2009-01-21 | 2013-04-03 | 株式会社日立製作所 | ピークファクタ低減装置および基地局 |
JP5433327B2 (ja) | 2009-07-10 | 2014-03-05 | 株式会社日立製作所 | ピークファクタ低減装置および基地局 |
JP7035913B2 (ja) | 2018-08-31 | 2022-03-15 | 富士通株式会社 | ピーク抑圧回路、ピーク抑圧方法、および送信装置 |
-
2001
- 2001-10-16 JP JP2001317577A patent/JP3702829B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003124824A (ja) | 2003-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3990974B2 (ja) | ピークファクタ低減装置 | |
EP1195892B1 (en) | Method and corresponding transmitter for predistorting a wideband radio signal to avoid clipping | |
US7839951B2 (en) | Dynamic crest factor reduction system | |
US7817746B2 (en) | Peak factor reduction unit and baseband signal processing device | |
EP1396970B1 (en) | Method for scaling signal peaks and corresponding transmitter | |
KR20100014339A (ko) | 다중 채널 광대역 통신 시스템에서의 기저 대역 전치 왜곡 선형화를 위한 방법 및 시스템 | |
US8265196B2 (en) | Noise injection circuit and method for signal processing | |
EP1360760B1 (en) | Amplitude limitation | |
JP3702829B2 (ja) | ピークファクタ低減装置 | |
Väänänen et al. | Simple algorithm for peak windowing and its application in GSM, EDGE and WCDMA systems | |
US20200177138A1 (en) | Crest factor reduction in power amplifier circuits | |
JP4436545B2 (ja) | 増幅されるべき信号を含む通信システムにおいて使用するための方法および増幅されるべき信号を処理するための方法および増幅されるべき信号のピークを制限するためのシステム | |
JP4288458B2 (ja) | 振幅制限回路及びcdma通信装置 | |
KR20020009571A (ko) | Cdma 신호의 피크값을 디크레스팅하는 방법 및 장치 | |
US20050197066A1 (en) | Non-linear distortion compensation circuit for multi-carrier transmission | |
Dinis et al. | A class of signal-processing schemes for reducing the envelope fluctuations of CDMA signals | |
US6278702B1 (en) | Method for limiting the dynamic range of a CDMA signal | |
KR20030037108A (ko) | 이동통신 기지국 송신부의 피크 제거 장치 | |
JP2005057532A (ja) | 電力制限回路 | |
CN101019311A (zh) | 用于预调理电信号的方法和装置 | |
GB2346773A (en) | Pre-clipping module for a non-linear high power amplifier | |
JP2013062732A (ja) | ピークファクタ低減装置および基地局、無線システム | |
Yadav et al. | Digital Predistortion (Dpd) Algorithm For 5g Applications | |
Cheaito et al. | Performance Analysis of a Multiplex With Different PAPR Reduction Techniques | |
KR20040021085A (ko) | 피크 전력 감소 및 디지털 프리 디스토션 알고리즘이적용된 디지털 광 중계기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040324 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050711 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080729 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130729 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |