JP2003124824A - ピークファクタ低減装置 - Google Patents

ピークファクタ低減装置

Info

Publication number
JP2003124824A
JP2003124824A JP2001317577A JP2001317577A JP2003124824A JP 2003124824 A JP2003124824 A JP 2003124824A JP 2001317577 A JP2001317577 A JP 2001317577A JP 2001317577 A JP2001317577 A JP 2001317577A JP 2003124824 A JP2003124824 A JP 2003124824A
Authority
JP
Japan
Prior art keywords
signal
output signal
circuit
factor reduction
peak factor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001317577A
Other languages
English (en)
Other versions
JP3702829B2 (ja
JP2003124824A5 (ja
Inventor
Kazuyuki Hori
一行 堀
Takashi Yano
隆 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001317577A priority Critical patent/JP3702829B2/ja
Publication of JP2003124824A publication Critical patent/JP2003124824A/ja
Publication of JP2003124824A5 publication Critical patent/JP2003124824A5/ja
Application granted granted Critical
Publication of JP3702829B2 publication Critical patent/JP3702829B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Noise Elimination (AREA)

Abstract

(57)【要約】 【課題】 従来のピークファクタ低減技術では,ピーク
パルスの前後の広い時間幅に渡って信号を変化させてい
たため,信号品質劣化が大きかった。 【解決手段】 ピークパルスに基づき発生した,インパ
ルス性を有する補償信号を用いて,ピークパルスとの減
算を行う。 【効果】 ピークファクタ低減に際して生じる信号品質
劣化を小さく抑えることができるので,従来と同一の信
号品質劣化ではピークファクタ低減効果をより大きくで
きる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は無線送信機のベース
バンド信号処理装置,とりわけピークファクタの大きな
正規分布に従う信号を取り扱う必要があるCDMA基地局用
ベースバンド信号処理装置に関する。
【0002】
【従来の技術】近年,移動体通信方式として周波数資源
の利用効率が高く,広帯域・高多重通信が可能なCDMAが
注目されている。CDMA方式では,何チャネルものベース
バンド信号が,各々直交する拡散符号によって擬似的に
無相関な信号へと拡散され,符号多重化されて送信され
るため,多重数が増えると送信I,Q信号は正規分布に近
づくことが知られている。正規性を呈する信号は,生起
確率は低いながらも平均送信電力に対して10dB以上大
きな電力の瞬時ピークパルスが発生する。このような信
号の瞬時最大電力と平均電力の比を,一般的にピークフ
ァクタという。
【0003】正規性信号を無線送信機で送信する場合,
大きな瞬時ピークパルスに対してまでも十分な線形性が
確保されていないと,送信周波数帯域外に非線形歪が発
生して他システムに対する妨害波となる。その発生量は
電波法規によって厳しく規制されている。
【0004】このような状況下では,無線送信機,とり
わけ電力増幅器は平均送信電力を飽和出力電力付近まで
上げた状態で運転することが困難となり,電力効率を十
分に上げることができないため,結果として装置サイズ
やランニングコストの増大につながるという点が問題と
なる。
【0005】このような問題点を解決するため,電力増
幅器を高度に線形化して大出力運転を可能とする,いわ
ゆる歪補償と呼ばれる技術が各種考案されているが,そ
の一方で,ベースバンド信号の分布形そのものを変化さ
せてピークパルスの発生量を抑えることで増幅器の大出
力運転を可能とする方法も存在する。
【0006】後者の技術の場合,本質的に信号品質が劣
化するのであるが,ピークパルスの発生頻度は確率的に
見れば十分低いため信号品質劣化への影響は僅かであ
り,各システムに応じて定められた規格以内の劣化であ
れば許容される。
【0007】一番簡易な方法としては,リミッタ回路を
用いてピークパルスを切り落とす方法が考えられるが,
これでは信号に滑らかでない折れ点が生じるため,スペ
クトルの広がりを発生させることになる。次の方法とし
て,リミッタ回路出力をフィルタで帯域制限する方法も
考えられるが,フィルタによる畳み込みの作用で,ピー
クパルスが再生されてしまう場合が生じる。このような
問題を解決する技術の従来例として,特願平8−274
484に記載された方式が挙げられる。
【0008】図10を用いてまず,従来技術について説
明する。図11は従来技術の動作波形例を示したもので
ある。入力された白色正規性信号は,まずリミッタ10
01によって大振幅成分が切り取られる。これをフィル
タ1006で帯域制限する場合,フィルタ1006によ
る平滑化の際に,リミッタ1001で切り取った振幅以
上のピークパルスが再生されてしまう場合がある。これ
は,フィルタ1006における畳み込みの作用による。
そこで,フィルタ1006と同一または類似した特性を
持つフィルタ1002を参照フィルタとして用い,この
出力信号を振幅制御部1004へと供給する。振幅制御
部1004の出力信号は,参照フィルタ1002で再生
されたピークパルスに関して,振幅制御部1004の設
定値以上の値を検出すると,設定値を超えた分の振幅に
基づき,後段のフィルタ1006で畳み込みが発生する
期間,すなわちタップ長に相当する期間だけ出力値を低
下させる。一方,対向する遅延器1003は,参照フィ
ルタ1002で発生する信号遅延を補正する。遅延され
た信号は,振幅制御部1004出力に基づき,乗算器1
005でその利得が制御されるため,振幅制御部の出力
値を適切に設定することにより,フィルタ1006によ
って再生されるピークパルスがしきい値を超えないよう
にすることができる。
【0009】
【発明が解決しようとする課題】以上説明したように,
従来の技術では,リミッタ1001による大振幅の切り
取りと,振幅制御回路1004による利得低下の2段階
の操作でピークパルスを抑圧する。しかしながら,後者
の操作では実際にピークパルスが発生する時間間隔は極
めて僅かであるにも関わらず,畳み込みの影響を阻止す
るためフィルタ1006のタップ長に相当する期間だけ
一律に利得を低下させているため,信号品質の劣化に対
する影響が大きなものとなる点が問題となる。
【0010】
【課題を解決するための手段】本発明は,上記従来技術
の問題点を解決するために考案されたものである。本発
明では,従来技術のようにフィルタのタップ長に相当す
る一定区間に渡って一律に信号を変化させるのではな
く,ピークパルスのごく近傍にのみエネルギが集中する
ような補正信号を生成し,これに基づいてピークパルス
の消去を行うため,信号品質の劣化に対する影響を小さ
く抑えることができる。
【0011】図1に具体的に示すように,入力信号を参
照フィルタ101へ入力し,帯域制限を行った場合にど
のようなピークが生じるかを予測する。次に振幅制御部
104によって参照フィルタ101出力が設定値A0を超
過した部分のみを抽出し,これをピークパルスとする。
次にピークパルスが極大となる時点にピークパルスと比
例した振幅を有するインパルス信号を発生させ,入力信
号を遅延器102で遅延させてインパルス信号とタイミ
ングを合わせておき,遅延器102出力からインパルス
信号を加算器103によって信号減算を行い出力する。
【0012】これを最終的に帯域制限フィルタ105に
よって帯域制限すると,線形回路の重ねの理に基づき入
力信号によって発生するピーク振幅と,インパルス信号
によって発生するインパルス応答振幅の位置と振幅が合
致し,位相は反転しているため,ピークを超過した振幅
成分が抑圧されピークファクタを設定値に制限すること
ができる。
【0013】図2は別の例である。上記処理においてイ
ンパルス信号の相殺を行った結果として,ピーク制限が
不完全で誤差成分が残留するような場合においても,図
2に示すようにピークファクタ低減装置を複数段縦続接
続することによって,ピーク制限効果を一層高めること
ができる。
【0014】
【発明の実施の形態】以下,本発明の詳細を図3に示す
第1の実施例と,図6に示すインパルス発生回路の実施
例に基づき説明する。図3は本発明によるピークファク
タ低減装置を用いたベースバンド信号処理部を表す。
【0015】図3のピークファクタ低減装置では,まず
一様スペクトルを有する正規性ベースバンド複素入力信
号の実部Iiと虚部Qiのそれぞれを参照フィルタ101a
と101bによって帯域制限する。参照フィルタ101
aと101bのインパルス応答は,帯域制限フィルタ1
05a,105bのインパルス応答と同一もしくは極め
て類似しているものとする。参照フィルタ101aと1
01bで帯域制限された信号はまだ正規性を有してい
る。次に,絶対値回路201では帯域制限された複素信
号から実部,虚部の自乗和を計算しその平方根を取るこ
とで瞬時振幅成分を生成する。デッドゾーン回路203
では図4の入出力特性に基づき,絶対値回路201出力
信号から所定値A0以上の振幅成分を出力する。デッドゾ
ーン回路203を実現するには,例えば,入力信号から
設定値A0を減算し,負の出力を強制的にゼロに変更すれ
ばよい。デッドゾーン回路203出力はインパルス発生
回路へと供給される。
【0016】インパルス発生回路200の入力信号Rded
は,複素信号の瞬時振幅のピーク部分の波形を切り取っ
たものなので,図7に示すように,山形の孤立波が連続
するような波形となっている。図7はピークパルスが振
幅P1の単一パルスである場合と,振幅P2の5サンプルで
あるような例を示すものである。この波形を微分回路6
01で微分演算処理する。ここでの微分演算処理とは,
連続する2サンプルの差を計算することであり,インパ
ルス応答列が[1,-1]であるような簡単なFIRディジタル
フィルタで実現できる。この結果,信号が増加する区間
においては正の出力値,減少する区間においては負の出
力値が得られる。この出力Rdifを遅延器603で1サン
プル遅延し,乗算器604によって元の信号との積をと
ると,Rdifが正から負に転じた瞬間のサンプルのみが負
の出力となり,他は全てゼロまたは正の出力となる。
【0017】次に負値判定器605によってこれを判定
し,負値が入力された場合にのみ正値の単位振幅を出力
すれば,これはインパルス信号となる。負値判定器60
5は,例えば符号ビットを取り出すといった操作で実現
できる。負値判定器605出力は,利得回路606によ
って固定値max(fir)で正規化することで信号Rnegを得
る。固定値max(fir)は,図5に示すように帯域制限フィ
ルタ105のインパルス応答の最大値であり,予めプリ
セットしておけばよい。
【0018】次に入力信号Rdedを遅延器602で1サン
プル遅延させた出力RudlとRnegとの積を乗算器607で
求めることで,ピークパルスに極大値が生じる位置に,
極大値に比例する振幅を有するインパルス信号が得られ
る。一方,参照フィルタ101aと101b出力から絶
対値回路201出力を除算器202aと202bで除す
ることで,複素信号If+j Qfの余弦成分と正弦成分が求
められる。これを遅延器204aと204bでインパル
ス発生回路200の処理遅延に相当する時間だけ遅延さ
せてタイミングを合わせておき,乗算器205aと20
5bでインパルス発生回路200出力信号との積を求め
ることで複素数化がなされ,複素インパルス信号を生成
することができる。次に,入力信号をフィルタ101
a,101b,インパルス発生回路200の処理遅延に
相当する時間だけ遅延器102aと102bで遅延させ
てタイミングを合わせておき,加算器103aと103
bによって複素インパルス信号を減算することでピーク
ファクタ低減処理が完了する。
【0019】最後に,ピークファクタ低減処理部出力信
号を帯域制限フィルタ105aと105bによって帯域
制限すると,線形回路における重ねの理に基づき,入力
信号が帯域制限されて出現するピークパルス成分と,複
素インパルス信号が帯域制限されて出現するインパルス
応答成分の波高値と位置が合致し,位相が反転するた
め,ピークを超過した振幅成分が抑圧されピークファク
タを設定値に制限する効果が得られる。
【0020】図8を用いて本発明の第2の実施例につい
て説明する。本実施例では,図3の第1の実施例におい
て,インパルス発生回路200と,これに対応する遅延
器204aと204bを省略し,利得回路606による
振幅の正規化処理のみを行う場合を示している。図3に
おいて実際の信号のピーク振幅がデッドゾーン回路20
3の設定値A0に近い値のとき,デッドゾーン回路出力は
ピークのごく近傍の1サンプル分しか出力されないと考
えられる。すなわち,図7で左側の波形例に示した単一
パルスの場合が殆ど全てであると考えられる。このよう
な場合には,インパルス発生回路200の入出力信号が
どちらも単一パルスと成るため,インパルス発生回路2
00を用いる必然性がなく,振幅の正規化処理のみで済
む。図9を用いて本発明の第3の実施例について説明す
る。本実施例は本発明によるピークファクタ低減処理部
に,参照フィルタ101a,101b出力の絶対値をと
る絶対値回路901aと901bと,絶対値回路901
aと901bの和をとる加算器902と,デッドゾーン
回路203と同一の設定値A0に基づいて加算器902出
力がA0以下であれば振幅制御部104を休止させる制御
を行う制御回路903を付加した構成である。振幅制御
部104では,絶対値回路201によって複素信号If+j
Qfの瞬時振幅成分を求めている。このとき,複素信号に
関して三角不等式|If|+|Qf|≧|If+jQf|が成立するの
で,A0≧|If|+|Qf|であればA0≧|If+jQf|が成り立つた
め絶対値回路201の出力はゼロであり,この状態では
振幅制御部を動作させる必要がないため休止させておけ
ばよい。入力信号が正規性であるとすれば全体の動作時
間に対して振幅制御部104の動作する必要がある時間
比率はごく僅かである。したがって,本発明によりピー
クファクタ低減処理部での消費電力を低減することが可
能となる。図12を用いて本発明の第4の実施例を説明
する。図12に示す本発明による無線送信機は,少なく
とも1つ以上のディジタル変調信号を拡散符号を用いて
拡散する拡散部1201と,拡散された信号を多重化す
る多重化部1202と,多重化部出力信号をオーバサン
プルするインタポレータ1203と,本発明によるピー
クファクタ低減装置100と,ピークファクタ低減装置
出力信号を帯域制限する帯域制限フィルタ105と,デ
ィジタル出力信号をアナログ信号に変換するディジタル
‐アナログ変換器1204と,アナログ出力信号の平滑
化を行うフィルタ1205と,信号帯域をベースバンド
から高周波へ変換する周波数変調部1206と,所定の
電力まで信号増幅を行う電力増幅器1207と,制御部
1208から構成される。
【0021】ディジタル変調信号が拡散・多重化された
結果として,正規分布に従う信号である場合,10dB
以上のピークファクタを有することになる。
【0022】このような性質の信号を,本発明のピーク
ファクタ低減装置100を用いること無しにバックオフ
(飽和出力と平均出力の比)が一例として10dBであ
るような電力増幅器1207で送信する場合,10dB
を超過する振幅成分は電力増幅器で飽和するため,出力
信号には飽和歪が発生することになる。このとき,一般
的に信号のスペクトルが広がるため,広がった部分のス
ペクトルが送信帯域外,例えば隣接チャネルに対する妨
害波となる。この妨害波は送信帯域に極めて近接してい
るため,フィルタによる除去が困難である。そのため,
電力増幅器1207は平均出力を信号のピークファクタ
に応じて下げ,低歪の状態で運転する必要があり,装置
の高効率化を阻害する。一方,本発明の実施例によれ
ば,ピークファクタ低減装置100の働きによってあら
かじめピークファクタを10dB以内に低減すること
で,電力増幅器1207においては振幅が飽和出力に達
することがなく,飽和歪の発生を防止することができる
ため,装置を高効率で運転することが可能となる。ま
た,制御部1208よりピークファクタ低減装置の設定
値A0を供給することにより,搭載する電力増幅器120
7の特性に応じたきめ細かい制御が可能となる。図13
を用いて次に本発明の第5の実施例を説明する。図13
に示す本発明による無線送信機は,図12の実施例にお
ける帯域制限フィルタ105とディジタル−アナログ変
換器1204の間に,電力増幅器1207の非線形入出
力特性の逆関数を入出力特性として有するディジタルプ
リディストーション装置1200を配置することを特徴
とする。電力増幅器1207の入出力特性には,出力の
飽和以外に単調増加領域で非直線性を有する場合が多
い。このような電力増幅器を使用する場合,図12の実
施例によって飽和歪の発生を防止することができるが,
非直線性に基づく歪が発生する。そのため,電力増幅器
1207の非線形入出力特性の逆関数を入出力特性とし
て有するディジタルプリディストーション装置1200
を帯域制限フィルタ105とディジタル−アナログ変換
器1204の間に配置することにより,飽和歪に対して
はピークファクタ低減装置100,非直線歪に対しては
ディジタルプリディストーション装置1200が作用す
るため,結果として完全な線形化が可能となり,歪の発
生を原理的に防止することができる。
【0023】図14を用いて最後に,本発明と従来技術
のシミュレーション結果について説明する。入力信号は
16384ポイントの複素正規分布信号を4倍オーバーサン
プルした信号とし,フィルタにはCDMAベースバンドフィ
ルタ用に設計された74タップのフィルタを用い,無処理
すなわちオーバーサンプルの後直ちに帯域制限した場合
と,従来技術と,本発明に関して,得られた複素信号の
絶対値をプロットした。本発明については図2に示す構
成を用い,段数は2段で初段には図3の構成,後段には
図8の構成を用いている。信号品質の劣化に関しては,
本発明と従来技術のどちらも, sqrt[Σ{(Io-Ii)^2+(Qo-Qi)^2}/N]/ sqrt[Σ{Ii^2+Qi^
2}/N] で表される変調精度が3%の条件に統一した。シミュレー
ションの結果,従来技術におけるピークファクタが7.90
dBであるのに対し,本発明では7.40dBで0.5dBの改善効
果が得られ,本発明の有効性が確認された。
【0024】
【発明の効果】以上説明したように,従来技術ではフィ
ルタのタップ長に相当する期間だけ一律に信号を変化さ
せていたのに対し,本発明ではピークパルスを消去する
際にはピークパルスのごく近傍にしか影響を与えず,信
号品質の劣化に対する影響を小さく抑えることができ
る。したがって,従来技術と同等の信号品質劣化では,
ピークファクタの低減効果をより大きくできる。
【図面の簡単な説明】
【図1】本発明の第1の原理を示すブロック図。
【図2】本発明の第2の原理を示すブロック図。
【図3】本発明の第1の実施例を示すブロック図。
【図4】デッドゾーン回路203の入出力特性グラフ
図。
【図5】フィルタのインパルス応答例波形図。
【図6】インパルス発生回路の実施例を示すブロック
図。
【図7】インパルス発生回路の動作波形例を示す波形
図。
【図8】本発明の第2の実施例を示すブロック図。
【図9】本発明の第3の実施例を示すブロック図。
【図10】従来技術を示すブロック図。
【図11】従来技術の動作波形例を示す波形図。
【図12】本発明の第4の実施例を示すブロック図。
【図13】本発明の第5の実施例を示すブロック図。
【図14】シミュレーション結果を示す波形図。
【符号の説明】
100…ピークファクタ低減装置,101…複素参照フ
ィルタ,102…複素遅延器,103…複素加算器,1
04…振幅制御部,105…複素帯域制限フィルタ,1
01a,102b…参照フィルタ,102a,102b
…遅延器,103a,103b…加算器,105a,1
05b…帯域制限フィルタ,200…インパルス発生回
路,201…絶対値回路,202a,202b…除算
器,203…デッドゾーン回路,204a,204b…
遅延器,205a,205b…乗算器,601…微分回
路,602,603…遅延器,604,607…乗算
器,605…負値判定器,606…利得回路,901
a,901b…絶対値回路,902…加算器,903…
制御回路,1001…リミッタ回路,1002…参照フ
ィルタ,1003…遅延器,1004…振幅制御部,1
005…乗算器,1006…帯域制限フィルタ,120
0…ディジタルプリディストーション装置,1201…
拡散部,1202…多重化部,1203…インタポレー
タ,1204…ディジタル‐アナログ変換器,1205
…フィルタ,1206…周波数変調部,1207…電力
増幅器,1208…制御部,1208…ベースバンド信
号処理部。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5K022 EE01 EE21 5K052 AA14 BB01 DD21 FF03 GG19 GG20 GG42 GG48

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】一様スペクトルを有する2種類の白色ベー
    スバンド信号をそれぞれ実部,虚部とする複素入力信号
    を帯域制限する参照フィルタと,参照フィルタの伝播遅
    延に相当する時間だけ複素入力信号を遅延させる遅延器
    と,参照フィルタ出力信号の振幅成分が設定値を超過し
    た場合に超過分に比例する振幅を有する複素インパルス
    信号を出力する振幅制御部と,振幅制御部出力信号から
    遅延器出力信号を減算する減算器とから構成されること
    を特徴とするピークファクタ低減装置。
  2. 【請求項2】上記振幅制御部が,参照フィルタ出力信号
    の実部,虚部に基づき絶対値を出力する絶対値回路と,
    絶対値回路出力信号の所定値超過分を出力するデッドゾ
    ーン回路と,デッドゾーン回路出力信号を波形整形しデ
    ッドゾーン回路出力振幅に比例した振幅のインパルス信
    号を発生するインパルス発生回路と,参照フィルタ出力
    信号の実部から絶対値回路出力信号を除し,複素信号の
    余弦を出力する第1除算器と,参照フィルタ出力信号の
    虚部から絶対値回路出力信号を除し,複素信号の正弦を
    出力する第2除算器と,上記第1,第2除算器出力をイン
    パルス発生回路の処理遅延に応じて遅延させる第1,第2
    遅延器と,インパルス発生回路出力信号を第1,第2遅延
    器出力信号に乗じることで複素インパルス信号の実部,
    虚部を生成する第1,第2乗算器とから構成されることを
    特徴とする請求項1記載のピークファクタ低減装置。
  3. 【請求項3】上記インパルス発生回路が,デッドゾーン
    回路出力信号を1サンプル遅延させる第3遅延器と,デ
    ッドゾーン回路出力信号の連続する2サンプルの差分を
    とることで波形微分演算を行う微分回路と,微分回路出
    力信号を1サンプル遅延させる第4遅延器と,微分回路
    出力信号と第4遅延器出力信号のサンプルごとの積をと
    る第3乗算器と,第3乗算器出力が負値の場合に単位振幅
    を有するインパルス信号を出力する負値判定器と,負値
    判定器出力信号を参照フィルタのインパルス応答最大値
    で正規化する利得回路と,利得回路出力信号と第3乗算
    器出力信号のサンプルごとの積をとる第4乗算器とから
    構成されることを特徴とする請求項2記載のピークファ
    クタ低減装置。
  4. 【請求項4】上記振幅制御部が,インパルス発生回路を
    省略し,その代用としてデッドゾーン回路出力信号をフ
    ィルタのインパルス応答最大値の逆数倍する利得回路に
    置き換えたことを特徴とする請求項2記載のピークファ
    クタ低減装置。
  5. 【請求項5】上記参照フィルタ出力信号の実部,虚部の
    絶対値の和が,デッドゾーン回路の設定値以下である場
    合に,振幅制御部を休止させることを特徴とする請求項
    1〜4のうちいずれかに記載のピークファクタ低減装
    置。
  6. 【請求項6】請求項1〜5に記載のピークファクタ低減
    装置のいずれかを複数用い,これを多段縦続接続するこ
    とを特徴とするピークファクタ低減装置。
  7. 【請求項7】請求項1〜6記載のうちいずれかに記載の
    ピークファクタ低減装置と,ピークファクタ低減装置出
    力信号を帯域制限する帯域制限フィルタから構成される
    ことを特徴とするベースバンド信号処理装置。
  8. 【請求項8】少なくとも1つ以上のディジタル変調信号
    を拡散符号を用いて拡散する拡散部と,該拡散された信
    号を多重化する多重化部と,該多重化部の出力信号をオ
    ーバサンプルするインタポレータと,該インタポレータ
    の出力信号を入力とし、2種類のベースバンド信号をそ
    れぞれ実部,虚部とする複素入力信号を帯域制限する参
    照フィルタと,該参照フィルタの伝播遅延に相当する時
    間だけ複素入力信号を遅延させる遅延器と,該照フィル
    タ出力信号の振幅成分が設定値を超過した場合に超過分
    に比例する振幅を有する複素インパルス信号を出力する
    振幅制御部と,該幅制御部の力信号から遅延器出力信号
    を減算する減算器とから構成されることを特徴とするピ
    ークファクタ低減装置と,該ピークファクタ低減装置の
    出力であるディジタル出力信号をアナログ信号に変換す
    るディジタル‐アナログ変換器と,上記アナログ出力信
    号の平滑化を行うフィルタと,周波数変調部と,電力増
    幅器と,制御部とを有しすることを特徴とする無線送信
    機。
  9. 【請求項9】上記振幅制御部が,上記参照フィルタ出力
    信号の実部,虚部に基づき絶対値を出力する絶対値回路
    と,絶対値回路出力信号の所定値超過分を出力するデッ
    ドゾーン回路とを有し,上記制御部が上記ピークファク
    タ低減装置に対して上記デッドゾーン回路の設定値信号
    を供給することを特徴とする請求項8記載の無線送信
    機。
  10. 【請求項10】上記ベースバンド信号処理装置とディジ
    タル−アナログ変換器の中間に,電力増幅器の非線形入
    出力特性の逆関数を入出力特性とするディジタルプリデ
    ィストーション装置を配置することを特徴とする請求項
    9記載の無線送信機。
JP2001317577A 2001-10-16 2001-10-16 ピークファクタ低減装置 Expired - Fee Related JP3702829B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001317577A JP3702829B2 (ja) 2001-10-16 2001-10-16 ピークファクタ低減装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001317577A JP3702829B2 (ja) 2001-10-16 2001-10-16 ピークファクタ低減装置

Publications (3)

Publication Number Publication Date
JP2003124824A true JP2003124824A (ja) 2003-04-25
JP2003124824A5 JP2003124824A5 (ja) 2005-02-24
JP3702829B2 JP3702829B2 (ja) 2005-10-05

Family

ID=19135427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001317577A Expired - Fee Related JP3702829B2 (ja) 2001-10-16 2001-10-16 ピークファクタ低減装置

Country Status (1)

Country Link
JP (1) JP3702829B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103881A (ja) * 2006-10-18 2008-05-01 Hitachi Communication Technologies Ltd ピークファクタ低減装置およびベースバンド信号処理装置
JP2008527820A (ja) * 2005-01-07 2008-07-24 ノキア シーメンス ネットワークス オサケユイチア 送信信号の制限
US7577183B2 (en) * 2004-07-28 2009-08-18 Nec Corporation Transmission apparatus and peak reduction method
WO2010061914A1 (ja) * 2008-11-28 2010-06-03 日本電気株式会社 ピーク抑圧装置およびピーク抑圧方法
JP2010171610A (ja) * 2009-01-21 2010-08-05 Hitachi Ltd ピークファクタ低減装置および基地局
US7809078B2 (en) 2007-03-09 2010-10-05 Hitachi, Ltd. OFDM modulator
KR100996082B1 (ko) 2002-11-26 2010-11-22 가부시키가이샤 히타치세이사쿠쇼 피크팩터 저감장치
US8111778B2 (en) 2007-08-29 2012-02-07 Hitachi Kokusai Electric Inc. Method for suppressing peak power of orthogonally multiplex signal, peak power suppressing circuit, and transmitter
US8140106B2 (en) 2009-07-10 2012-03-20 Hitachi, Ltd. Peak factor reduction device and base station
US10904060B2 (en) 2018-08-31 2021-01-26 Fujitsu Limited Peak suppression circuit, peak suppression method, and transmitter

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100996082B1 (ko) 2002-11-26 2010-11-22 가부시키가이샤 히타치세이사쿠쇼 피크팩터 저감장치
US7577183B2 (en) * 2004-07-28 2009-08-18 Nec Corporation Transmission apparatus and peak reduction method
JP2008527820A (ja) * 2005-01-07 2008-07-24 ノキア シーメンス ネットワークス オサケユイチア 送信信号の制限
JP4642863B2 (ja) * 2005-01-07 2011-03-02 ノキア シーメンス ネットワークス オサケユイチア 送信信号の制限
JP2008103881A (ja) * 2006-10-18 2008-05-01 Hitachi Communication Technologies Ltd ピークファクタ低減装置およびベースバンド信号処理装置
US7817746B2 (en) 2006-10-18 2010-10-19 Hitachi, Ltd. Peak factor reduction unit and baseband signal processing device
US7809078B2 (en) 2007-03-09 2010-10-05 Hitachi, Ltd. OFDM modulator
US8111778B2 (en) 2007-08-29 2012-02-07 Hitachi Kokusai Electric Inc. Method for suppressing peak power of orthogonally multiplex signal, peak power suppressing circuit, and transmitter
WO2010061914A1 (ja) * 2008-11-28 2010-06-03 日本電気株式会社 ピーク抑圧装置およびピーク抑圧方法
JPWO2010061914A1 (ja) * 2008-11-28 2012-04-26 日本電気株式会社 ピーク抑圧装置およびピーク抑圧方法
JP2010171610A (ja) * 2009-01-21 2010-08-05 Hitachi Ltd ピークファクタ低減装置および基地局
US8140106B2 (en) 2009-07-10 2012-03-20 Hitachi, Ltd. Peak factor reduction device and base station
US10904060B2 (en) 2018-08-31 2021-01-26 Fujitsu Limited Peak suppression circuit, peak suppression method, and transmitter

Also Published As

Publication number Publication date
JP3702829B2 (ja) 2005-10-05

Similar Documents

Publication Publication Date Title
JP3990974B2 (ja) ピークファクタ低減装置
CN110138348B (zh) 用于动态预失真中自适应波峰因子减小的设备和方法
US7817746B2 (en) Peak factor reduction unit and baseband signal processing device
JP5170267B2 (ja) 信号ピーク電圧抑圧装置
EP1195892A1 (en) Method and corresponding transmitter for predistorting a wideband radio signal to avoid clipping
EP0940911A1 (en) Method and apparatus for tailored distortion of a signal prior to amplification
KR20100014339A (ko) 다중 채널 광대역 통신 시스템에서의 기저 대역 전치 왜곡 선형화를 위한 방법 및 시스템
EP1396970B1 (en) Method for scaling signal peaks and corresponding transmitter
WO2010061914A1 (ja) ピーク抑圧装置およびピーク抑圧方法
JP5085896B2 (ja) 信号ピーク電圧抑圧装置
JP2003124824A (ja) ピークファクタ低減装置
US8010063B2 (en) Signal enhancement in RF transmitters employing non-linear filtering
Väänänen et al. Simple algorithm for peak windowing and its application in GSM, EDGE and WCDMA systems
EP3625942B1 (en) Crest factor reduction in power amplifier circuits
JP2023004961A (ja) 通信装置及びそのcfr処理方法
JP4436545B2 (ja) 増幅されるべき信号を含む通信システムにおいて使用するための方法および増幅されるべき信号を処理するための方法および増幅されるべき信号のピークを制限するためのシステム
CN100530943C (zh) 使用交叉调制的盲线性化
JP4288458B2 (ja) 振幅制限回路及びcdma通信装置
KR20050108462A (ko) 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연추정 방법 및 장치
JP2005057532A (ja) 電力制限回路
KR20070068554A (ko) 이동통신 시스템에서 평균전력대비 피크 전력 감소 장치 및방법
JP2005079935A (ja) 適応プリディストーション型歪補償電力増幅器
KR20040002931A (ko) 신호 처리 장치
JP2013062732A (ja) ピークファクタ低減装置および基地局、無線システム
Acciari et al. Baseband predistortion lineariser using direct spline computation

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040324

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050711

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080729

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100729

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100729

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100729

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130729

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees