JP2008103881A - ピークファクタ低減装置およびベースバンド信号処理装置 - Google Patents

Abstract

【課題】後段でインターポレーションを行ってもピークファクタ再生のないピークファクタ低減装置を提供する。
【解決手段】入力複素信号から振幅成分の極大値を検出して、ピークファクタ低減用の補正信号を生成する補正信号生成部に、帯域制限用のベースバンドフィルタとインターポレーションフィルタを通過した複素信号を供給し、インターポレーション済みの複素信号から生成した補正信号を使用して、入力複素信号のピークファクタを低減するピークファクタ低減装置。
【選択図】図１

Description

本発明は、ピークファクタ低減装置およびベースバンド信号処理装置に関し、更に詳しくは、符号分割多重：ＣＤＭＡ（Code-Division Multiple Access）や、直交周波数分割多重：ＯＦＤＭ（Orthogonal Frequency-Division Multiplexing）の基地局のように、大きなピークファクタをもつ正規分布に従った信号を送信する無線通信装置に有効なピークファクタ低減装置およびベースバンド信号処理装置に関する。

近年の無線通信技術の発展は目覚しいものがあり、周波数利用効率（単位周波数あたりのビット伝送量）の向上を目指して、例えば、第３世代の移動通信システムのＣＤＭＡや、第４世代システムで本命視されているＯＦＤＭなど、様々な変調方式が提案され、その一部が実用化されている。これらの変調方式では、原理的には、複素信号であるベースバンドＩ、Ｑ信号に載せる情報の多値化を進めることによって、周波数利用効率を向上している。その結果、Ｉ、Ｑ信号の分布が正規分布に近づき、平均電力に対するピーク電力の比（Peak to Average Power Ratio）で表される振幅成分のピークファクタ（クレストファクタと呼ぶこともある）が、１０ｄＢ以上に及ぶ大きな値となっている。

一般に、無線送信機の最終段となる電力増幅器では、増幅特性の線形性と電力効率との間にトレードオフがある。すなわち、電力増幅器の出力電力は、トランジスタの性能によって決まる飽和出力を超えることができないが、電力効率は、飽和付近の出力で最大となるため、電力効率を上げるためには、増幅器の出力電力を上げることが望まれる。

しかしながら、増幅特性の非線形性によって変調信号が飽和すると、許容された送信周波数帯域に隣接する他の周波数帯に非線形歪電力が漏洩する。この非線系歪電力の漏洩は、隣接周波数帯域を利用する他の通信システムを妨害することになるため、無線規格や電波法規では、隣接周波数帯への非線形歪電力の漏洩が厳しく規制されている。ＣＤＭＡやＯＦＤＭでは、振幅成分の高いピークファクタが原因となって、変調信号が飽和し易く、電力増幅器の大出力化が難しい。

上述したトレードオフを克服するために有効な手段として、ピークファクタ低減装置がある。ピークファクタ低減装置としては種々の方式が提案されているが、一般的には、ベースバンドＩ、Ｑ信号に対して若干の波形品質劣化を許容した上で、ピーク振幅が所定値以下に制限されるように波形を操作している。ピークファクタ低減における性能指標は次の３点になる。
（１）ピーク振幅が、許容レンジとして予め設定された閾値以下に制限されること。
（２）ベースバンドのスペクトルが拡がらないこと。
（３）波形の品質劣化が小さいこと。

これらの性能指標を同時に満足する従来技術として、例えば、特開２００３−１２４８２４号公報（特許文献１）に記載されたピークファクタ低減装置が挙げられる。
ここで、従来技術について、簡単に説明する。
図１６は、特許文献１で提案されたピークファクタ低減装置を機能ブロックを用いて簡潔に表記した図である。入力端子ｉ１からディジタル信号として供給されたＩ、Ｑ成分を持つ複素入力信号は、第１、第２の経路に分岐される。

第１経路の複素入力信号は、伝達関数Ｈ（ｚ）を持つベースバンドフィルタＨｚ０で帯域制限した後、補正信号生成部１００に入力される。
補正信号生成部１００において、複素入力信号は、直交座標‐極座標（Complex to Polar Coordinates）変換部ＣＰ１によって、振幅成分と位相成分に分離され、振幅成分サンプル列と位相成分サンプル列として出力される。振幅成分サンプル列は、デッドゾーン回路ＤＺ１に入力され、予め設定された許容レンジを超過した振幅値（サンプル値）が検出される。デッドゾーン回路ＤＺ１で検出されたサンプル値には、ゲインブロックｇ０で所定のゲインが乗算される。このゲインは、ベースバンドフィルタＨｚ０がもつ係数の最大値（通常は、タップ係数のセンター）の逆数に設定されており、これによって、ゲインブロックｇ０からは、正規化された超過振幅値を示すサンプル値が得られる。

ゲインブロックｇ０から出力されたサンプル値は、遅延器Ｄ１、Ｄ２と、比較器ＬＴ１、ＧＴ１と、乗算器Ｐ１とからなる極大値検出部２００に入力される。極大値検出部２００では、ゲインブロックｇ０から出力されたサンプル列を２つの経路に分岐し、その一方を互いに縦続接続された遅延器Ｄ１、Ｄ２で遅延させることによって、ゲインブロックｇ０の出力サンプルと、遅延器Ｄ１の出力サンプルと、遅延器Ｄ２の出力サンプルとからなる時間的に連続した３つのサンプルが次々と得られるようになっている。

比較器ＬＴ１は、遅延器Ｄ１とＤ２の出力を比較し、「遅延器Ｄ２の出力＜遅延器Ｄ１の出力」の期間に「１」、それ以外は「０」を乗算器Ｐ１に出力する。比較器ＧＴ１は、ゲインブロックｇ０の出力と遅延器Ｄ１の出力を比較し、「遅延器Ｄ１の出力＞ｇ０の出力」の期間に「１」、それ以外は「０」を乗算器Ｐ１に出力する。乗算器Ｐ１は、遅延器Ｄ１の出力に、比較器ＬＴ１、ＧＴ１の出力を乗算している。従って、乗算器Ｐ１からは、比較器ＬＴ１、ＧＴ１の出力が共に「１」の時、すなわち、遅延器Ｄ１の出力サンプルが前後のサンプルよりも大きい極大値となったとき、遅延器Ｄ１の出力値がインパルス信号として出力される。

極大値検出部２００の出力（乗算器Ｐ１の出力）は、極座標‐直交座標（Polar Coordinates to Complex）変換部ＰＣ１に振幅成分信号として供給される。上記極大値検出部における信号の処理遅延は１サンプルとなっているため、直交座標‐極座標変換部ＣＰ１から出力される位相成分信号も遅延器Ｄ３で１サンプル遅延させて、極座標‐直交座標変換部ＰＣ１に供給される。極座標‐直交座標変換部ＰＣ１は、上記振幅成分と位相成分を複素信号に変換し、ピークファクタ低減用の補正信号として、減算器ＳＵ１に供給する。

一方、第２経路の入力信号は、遅延器Ｄ４で、ベースバンドフィルタＨｚ０の伝達関数Ｈ（ｚ）の群遅延だけ遅延させた後、補正信号生成部１００での遅延量、この例では、極大値検出部２００で発生する１サンプル分の遅延量をもつ遅延器Ｄ０を通して、減算器ＳＵ１に供給される。減算器ＳＵ１は、遅延器Ｄ０から出力される複素入力信号から、補正信号生成部１００から出力された補正信号を減算することによって、ピークファクタが低減された信号を出力する。従って、これをベースバンドフィルタＨｚ２で帯域制限することにより、出力端子ｏ２にピークファクタを低減したベースバンド信号が得られる。

ここで、極座標‐直交座標変換部ＰＣ１の出力信号は、ピークファクタ低減を目的として生成された補正信号（注入信号）であり、これを減算器ＳＵ１で複素入力信号に加算（マイナス加算）すると、信号波形品質の劣化原因となる。しかしながら、上記補正信号は、振幅成分が許容レンジを越えて極大値となった時にインパルス状に発生し、ピーク近傍にエネルギーが集中しているため、波形品質の劣化は最小限に留めることができる。また、減算器ＳＵ１の出力信号は、ベースバンドフィルタＨｚ２で帯域制限されるため、原理的にスペクトルが拡がることはない。

尚、図において、Ｈｚ１は、出力端子ｏ１でピークファクタ低減を受けていない入力信号波形を観測するために設けられたベースバンドフィルタ、Ｈｚ３は、出力端子ｏ３でピークファクタ低減のために入力信号ｉ１に加えられる注入信号の波形を観測するために設けられたベースバンドフィルタであり、ピークファクタ低減装置にとっては必須の構成要素ではない。

ここで、ピークファクタ低減装置の理解を容易にするため、入力Ｉ、Ｑ信号をサンプリング周波数１０ＭＨｚの正規分布に従う複素ランダム信号、ベースバンドフィルタＨ（ｚ）（Ｈｚ０、Ｈｚ２）の遮断周波数を４ＭＨｚ、ピークファクタ制限値を８ｄＢとする仮想的なパラメータを用いたシミュレーション結果を示す。

図１７の（Ａ）で、実線は、ベースバンドフィルタＨ（ｚ）の周波数応答を示し、（Ｂ）は、ベースバンドフィルタのインパルス応答を示す。但し、ここに示したパラメータは、説明のために適当に設定した値であって、特定のシステムを意味するものではない。

シミュレーションで得られた波形振幅を図１８（Ａ）、（Ｂ）に示す。
図（Ａ）は、図１６の出力端子ｏ１で観測されるピークファクタ低減のない信号波形を示し、図（Ｂ）は、出力端子ｏ２で観測されるピークファクタ低減された信号波形を示している。破線は、デッドゾーン回路ＤＺ１に設定される許容レンジの上限を示している。図（Ｂ）から、出力端子ｏ２には、ピークファクタ低減によって振幅が設定値以下に制限された信号が得られることを確認できる。

図１９の（Ａ）は、上記波形から取得したパワースペクトル、（Ｂ）は、ピーク信号の頻度分布を表すＣＣＤＦ（Complementally Cumulative Distribution Function）を示している。図（Ａ）のスペクトルを見ると、出力端子ｏ３で観測される補正信号は、出力端子ｏ１で観測されるピークファクタ低減のない信号で完全にマスクされている。従って、この補正信号を用いてピークファクタを低減した場合、出力端子ｏ２には、スペクトルに広がりのない出力信号が得られることが判る。

また、図（Ｂ）のＣＣＤＦを見ると、出力端子ｏ１で観測されるピークファクタ低減のない信号は、ピークファクタが１０ｄＢ以上となっているのに対して、出力端子ｏ２からは、ピークファクタが約８ｄＢに制限された信号が出力されることが判る。従って、元の入力信号では、電力増幅器の飽和出力の１０ｄＢ以下しか出力できない場合でも、上述したピークファクタ低減を行えば、電力増幅器の飽和出力の８ｄＢとなるため、出力を２ｄＢ増加させることができる。上記シミュレーションにおける波形品質劣化は、ＥＶＭ（Error Vector Magnitude）換算で１．３％に過ぎず、極めて小さい品質劣化といえる。

特開２００３−１２４８２４号公報 「ノーブル恒等変換」： http://adsp2191.hp.infoseek.co.jp/2191/program/polyphase/polyphase04.shtml 「フィルタのポリフェーズ分解」 http://adsp2191.hp.infoseek.co.jp/2191/program/polyphase/polyphase06.shtml

上述したピークファクタ低減は、ディジタル信号段階での処理であり、ピークファクタ低減された信号を無線信号として送信するためには、ピークファクタ低減装置の後段にＤ／Ａ変換器と、折り返し周波数成分であるエリアス（Alias）イメージを除去するためのアナログフィルタが必要となる。特に、入力端子ｉ１に供給される入力信号が広帯域となった場合、周波数軸上で、入力信号のベースバンド帯域がエリアスイメージの周波数帯域と近接するため、エリアスイメージを除去するためのアナログフィルタには、ベースバンドとエリアスイメージの境界で急峻な減衰（カットオフ）特性を必要とする。

しかしながら、一般的に、減衰特性が急峻であればあるほど、フィルタ次数が高くなり、フィルタ設計が難しくなる。また、カットオフ近傍でフィルタの位相特性が大きくうねると言う問題がある。送信信号が音声の場合、位相特性はそれほど問題視されないが、一般的なディジタル通信の分野では、位相歪は、深刻な波形品質劣化をもたらすため、極力回避しなければならない。

アナログフィルタの仕様を緩和する方法として、例えば、ディジタルHi-Fiオーディオなどの分野で盛んに用いられているインターポレーションが有効となる。入力信号をゼロ挿入でオーバーサンプリングした後、直線位相型のディジタルインターポレーションフィルタで波形を平滑化して高速Ｄ／Ａ変換するようにすれば、エリアスイメージをベースバンドから大きく離間できる。従って、エリアスイメージ除去用のアナログフィルタは、減衰特性が緩慢であってもよく、低次で位相歪の少ない簡易な構成のものを採用できる。但し、ピークファクタ低減した信号にインターポレーションを適用すると、インターポレーションフィルタの作用によって、一旦削減されたピークが再生されると言う新たな問題が発生する。

図２０は、図１６で説明したピークファクタ低減装置の出力をオーバーサンプリングする場合のブロック図を示す。
ここでは、ベースバンドフィルタＨｚ２から出力されるピークファクタ低減された信号をオーバーサンプラｏｖｓ２によって４倍インターポレーションした後、インターポレーションフィルタＧｚ２で波形を平滑化して、端子ｏ２に出力する場合のシミュレーション結果について説明する。端子ｏ２の出力信号と比較するために、ベースバンドフィルタＨｚ１、Ｈｚ３にも、オーバーサンプラｏｖｓ１、ｏｖｓ３と、インターポレーションフィルタＧｚ１、Ｇｚ３が接続されている。

これらのインターポレーションフィルタには、図１７（Ａ）に破線で示した伝達関数Ｇ（ｚ）のものを用いた。尚、図１７の（Ｃ）は、同図（Ｂ）に示したベースバンドフィルタと対応するインターポレーションフィルタのインパルス応答を示している。

図２１の（Ａ）は、図２０の端子ｏ１の出力信号波形の振幅、（Ｂ）は、端子ｏ２の出力信号波形の振幅を示している。図（Ｂ）から、インターポレーションフィルタを通過した信号では、許容レンジを越えるピークファクタが発生していることが判る。また、図２２の（Ａ）、（Ｂ）は、これらの波形から取得したパワースペクトルとＣＣＤＦを示す。図１９と比較して明らかなように、スペクトルには異常がないものの、インターポレーションによって、端子ｏ２の出力でＣＣＤＦが崩れてしまっていることが確認できる。

図２３は、図２１（Ｂ）が示すインターポレーション後の出力信号波形におけるピーク近傍を拡大した波形図である。丸印マーカ（○）は、インターポレーション前のサンプル点を表し、点マーカ（・）は、インターポレーション後のサンプル点を表し、破線は、振幅許容レンジの上限を示している。インターポレーション前のサンプル点（○）は、全てが許容レンジ内に収まっているが、インターポレーションによって、制限値を超えるピーク振幅が現れることが判る。オーバーサンプラｏｖｓ２でゼロ挿入を行っただけでは、ピーク再生は起り得ないため、許容レンジを超えるピークファクタは、インターポレーションフィルタの作用に起因して発生していることは明白である。

ところで、近年では、例えば、Texas Instruments社のＤＡＣ５６８７や、Analog Devices社のＡＤ９７７９にように、無線通信用Ｄ／Ａ変換ＩＣに、インターポレーション機能を内蔵したものが販売されている。これらのＩＣでは、内蔵したオーバーサンプラとインターポレーションフィルタによって、最大で８倍までサンプルレートを引き上げることができる。このような市販のＤ／Ａ変換ＩＣを使用できれば、高サンプルレートの信号処理に必要なインターポレーション機能をベースバンド信号処理系に備える必要がなくなるため、無線装置の設計、製造コストを削減することが可能となる。

しかしながら、従来のピークファクタ低減装置は、上述したように、アナログフィルタの仕様を緩和するためにインターポレーションを行うと、インターポレーションフィルタで振幅制限値を超えるピーク信号が再生され、ピークファクタの低減効果が失われる。従って、従来のピークファクタ低減装置は、その後段で、上述したＤ／Ａ変換ＩＣに内蔵されたインターポレーション機能を利用することができないという大きな問題があった。

本発明の第１の目的は、インターポレーションを行ってもピークファクタ低減効果が損なわれないピークファクタ低減装置およびベースバンド信号処理装置を提供することにある。
本発明の第２の目的は、ピークファクタ低減処理に必要な信号処理の大部分を低速で実行でき、且つ、ピークファクタ低減効果が損なわれないピークファクタ低減装置およびベースバンド信号処理装置を提供することにある。
本発明の第３の目的は、インターポレーション機能内蔵型のＤ／Ａ変換ＩＣに接続可能なピークファクタ低減装置を提供することにある。

これらの目的を達成するため、本発明は、ディジタル信号として供給された複素入力信号（Ｉ、Ｑ信号）が、ピークファクタ低減用の補正信号を生成する補正信号生成部を備えた第１経路と、タイミング調整用の遅延器を備えた第２経路とに分岐され、減算器によって、上記遅延器を通過した複素入力信号から上記補正信号を減算することによって、ピークファクタが許容レンジ内に低減された複素信号を出力するピークファクタ低減装置において、
上記補正信号生成部に、帯域制限用のベースバンドフィルタとインターポレーションフィルタを通過した複素信号が供給され、上記補正信号生成部が、インターポレーション済みの複素信号からピークファクタ低減用の補正信号を生成し、上記減算器が、上記補正信号生成部から出力された補正信号に従って、上記複素入力信号のピークファクタを低減するようにしたことを特徴とする。

本発明の１実施例では、上記第１経路が、上記補正信号生成部に供給される複素入力信号の帯域を制限するための第１のベースバンドフィルタと、上記第１のベースバンドフィルタで帯域制限された複素入力信号のサンプル数をｎ倍（ｎ＞２）にする第１のオーバーサンプラと、上記第１のオーバーサンプラと対をなす第１のインターポレーションフィルタとを含み、上記第２経路が、複素入力信号のサンプル数をｎ倍にする第２のオーバーサンプラを含む。

上記構成によれば、補正信号生成部が、インターポレーション済みの複素信号からピークファクタ低減用の補正信号を生成し、減算器が、この補正信号を使用して、インターポレーション済みの入力信号からピークファクタを低減しているため、減算器の出力信号は、既にサンプル数が増加したものとなっている。従って、ピークファクタ低減後の信号をベースバンドフィルタで帯域制限し、後段のインターポレーションフィルタを通過させた場合でも、許容レンジを超えるピークファクタが再生されることはない。

上記第２の目的を達成するため、本発明のピークファクタ低減装置では、ノーブル恒等変換に基づくフィルタのポリフェーズ分解を応用して、インターポレーションフィルタをＬ相のポリフェーズ構造に変換して、ピークファクタ低減を実現する。ポリフェーズ構造を採用することによって、一部の遅延処理、加算処理を除いて、ピークファクタ低減処理の大部分をインターポレーション前の低サンプルレートで行うことが可能となる。

尚、ノーブル恒等変換とは、伝達関数Ｇ（ｚ）のフィルタの後にＬ倍オーバーサンプラを接続した構造と、Ｌ倍オーバーサンプラの後に伝達関数Ｇ（ｚ^Ｌ）のフィルタを接続した構造は、機能的に等価であり、互いに置換できるという変換原理を指している（非特許文献１）。ここで、伝達関数Ｇ（ｚ^Ｌ）は、伝達関数Ｇ（ｚ）が１サンプル毎に信号処理している時、Ｌサンプル毎に信号を処理することを意味している。

フィルタのポリフェーズ分解では、ノーブル恒等変換を応用して、以下に述べるように、タップ数の多いフィルタの機能をタップ数の少ない複数のフィルタに置き換える。
いま、図２４（Ａ）に示すように、オーバーサンプラｏｖｓ５の後に、タップ係数がｇ_０、ｇ_１、ｇ_２、…であるような伝達関数Ｇ（ｚ）を持つＦＩＲ（有限インパルス応答：Finite Impulse Response）フィルタＧｚ０が接続されている場合、Ｇ（ｚ）のタップ係数をＬ個置きに集めて、次式に示す複数の伝達関数Ｇ_１（ｚ^Ｌ）、Ｇ_２（ｚ^Ｌ）、…、Ｇ_Ｎ（ｚ^Ｌ）に分解する。

この状態で、オーバーサンプラとＧ_１（ｚ^Ｌ）、Ｇ_２（ｚ^Ｌ）、…、Ｇ_Ｌ（ｚ^Ｌ）の部分をノーブル恒等変換すると、伝達関数Ｇ_１（ｚ）、Ｇ_２（ｚ）、…、Ｇ_Ｌ（ｚ）をもつ複数のフィルタをオーバーサンプラの前に配置できる。

Ｇ_１（ｚ^Ｌ）＝ｇ_０ ＋ ｇ_Ｌ ｚ^−Ｌ ＋ ｇ_２Ｌ ｚ^−２Ｌ ＋…
Ｇ_２（ｚ^Ｌ）＝ｇ_１ ＋ ｇ_Ｌ＋１ ｚ^−Ｌ ＋ ｇ_２Ｌ＋１ ｚ^−２Ｌ ＋…
Ｇ_３（ｚ^Ｌ）＝ｇ_２ ＋ ｇ_Ｌ＋２ ｚ^−Ｌ ＋ ｇ_２Ｌ＋２ ｚ^−２Ｌ ＋…
： ：
： ：
Ｇ_Ｌ（ｚ^Ｌ）＝ｇ_Ｌ−１ ｚ^{−（Ｌ−１）}
＋ ｇ_２Ｌ−１ ｚ^{−（２Ｌ−１）}
＋ ｇ_３Ｌ−１ ｚ^{−（３Ｌ−１）} ＋ …
Ｇ（ｚ）＝Ｇ_１（ｚ^Ｌ） ＋ Ｇ_２（ｚ^Ｌ）ｚ^−１
＋ Ｇ_３（ｚ^Ｌ）ｚ^−２ ＋ … ＋ Ｇ_Ｌ （ｚ^Ｌ）ｚ^{−（Ｌ−１）}
図２４（Ｂ）は、Ｌ＝４のポリフェーズ構造のフィルタを示す。ポリフェーズ分解によって、遅延器ｚ^−１、ｚ^−２、…、ｚ^{−（Ｌ−１）}（図２４ではＤ１〜Ｄ３）と１個の加算器ＡＤを除き、伝達関数Ｇ_１（ｚ）、Ｇ_２（ｚ）、…、Ｇ_Ｌ（ｚ）の複数のフィルタ（図２４ではＧｚ０１〜Ｇｚ０４）を低いサンプルレートで実現できる。尚、ポリフェーズ分解によって構成されるポリフェーズフィルタついては、非特許文献２に記載されている。

上記第３の目的を達成するため、本発明のピークファクタ低減装置では、上記第１経路が、上記補正信号生成部に供給される複素入力信号の帯域を制限するための第１のベースバンドフィルタと、ポリフェーズ構造化されたｎ相のインターポレーションフィルタとを含み、上記補正信号生成部が、それぞれ上記ポリフェーズ構造の各相のインターポレーションフィルタに接続されるｎ相の補正信号生成部に分割され、上記複数の補正信号生成部で生成されたｎ相の補正信号が、相毎に異なった近似的な分数遅延時間を与えてｎ相の補正信号を１つの補正信号に合成するディジタルフィルタに入力され、上記減算器に、上記第２経路の出力信号と、上記ディジタルフィルタから出力された補正信号とが供給されるようにしたことを特徴とする。

ポリフェーズ構造の最終段に、このようなディジタルフィルタを採用すると、ｎ相インターポレーションフィルタの動作のみならず、ポリフェーズ構造が必要とするフィルタ出力の遅延処理と加算処理も、インターポレーション前の低サンプルレートで実現できる。

また、上記構成は、オーバーサンプラをピークファクタ低減装置の後段に位置させることができるため、インターポレーション機能内蔵型のＤ／Ａ変換ＩＣと接続することが可能となる。

本発明によれば、インターポレーションを行ってもピークファクタ低減効果が損なわれないため、エリアスイメージ除去用のアナログフィルタでの位相歪を低減できる。また、インターポレーションフィルタにポリフェーズ構造を採用した場合、ピークファクタ低減処理を低いサンプルレートで実現でき、インターポレーション機能内蔵型のＤ／Ａ変換ＩＣに適合可能なピークファクタ低減装置を提供できる。

以下、図１〜図１５を参照して、本発明の実施例について説明する。

図１は、本発明によるピークファクタ低減装置の第１の実施例を示す。図１では、図１６、図２０で説明した従来装置と同一の構成要素に従来装置と同じ符号を付し、極大値検出部２００は、図１６と同一構成となっているため、重複した説明は回避する。

本実施例は、インターポレーションフィルタＧｚ２によるピーク再生を防止するため、減算器ＳＵ１でピークファクタ低減を行う前に、インターポレーションを完了しておくことに特徴がある。本実施例のピークファクタ低減装置では、第１経路におけるベースバンドフィルタＨｚ０と補正信号生成部１００との間に、オーバーサンプラｏｖｓ５とインターポレーションフィルタＧｚ０を配置し、フィルタＨｚ０で入力信号を帯域制限した直後に、インターポレーション処理を行っている。

直交−極座標変換部ＣＰ１には、ピーク再生された複素信号、すなわち、オーバーサンプラｏｖｓ５によってゼロ値のサンプルが挿入され、インターポレーションフィルタＧｚ０によってサンプル値が補間された信号が入力されている。従って、入力信号の振幅成分が供給されるデッドゾーン回路ＤＺ１では、許容レンジを超えたサンプル値が従来装置よりも多数検出される。これらのサンプル値は、ゲインブロックｇ０で正規化した後、極大値検出部２００に入力される。

極大値検出部２００は、許容レンジを超える補間されたサンプル値の中から極大となるサンプル値を検出し、これをインパルス信号として、極座標−直交変換部ＰＣ１に供給する。従って、本実施例によれば、極大値検出部２００では、例えば、図２３に点マーカで示したピークに相当するサンプルが検出され、極座標−直交変換部ＰＣ１に供給される。

第２経路の遅延器Ｄ４とＤ０の間には、オーバーサンプラｏｖｓ４が配置され、極座標−直交変換部ＰＣ１の出力とサンプルレートを合わせるために、インターポレーションフィルタＧｚ０で発生する遅延量と同じ遅延量をもつ遅延器Ｄ５が追加される。

減算器ＳＵ１の出力信号を帯域制限するためのベースバンドフィルタには、オーバーサンプラとの位置関係が図２０とは逆になっているため、ノーブル恒等変換の原理に従って、伝達関数をＨ（ｚ^４）にしたフィルタＨｚ５が使用される。出力端子ｏ１でピークファクタ低減を受けていない入力信号を観測するためのベースバンドフィルタＨｚ４と、出力端子ｏ３で注入信号を観測を観測するためのベースバンドフィルタＨｚ６にも、伝達関数がＨ（ｚ^４）のフィルタが使用される。

図２は、第１実施例のピークファクタ低減装置でシミュレーションされた出力波形振幅を示す。図（Ａ）は、出力端子ｏ１で観測されるピークファクタ低減のない信号波形、図（Ｂ）は、出力端子ｏ２で観測されるピークファクタ低減された信号波形を示している。

本実施例によれば、インターポレーション済みの入力信号に対して、ピークファクタ低減が行われているため、ベースバンドフィルタＨｚ５で帯域制限した信号を第２のインターポレーションフィルタＧｚ２で平滑化した場合でも、同図（Ｂ）の信号波形が示すように、許容レンジを超えるピーク信号が再生されることはない。

図３の（Ａ）は、出力端子ｏ１で観測されるピークファクタ低減のない信号波形のパワースペクトルと、出力端子ｏ３で観測される注入信号波形のパワースペクトルを示し、（Ｂ）は、出力端子ｏ１と出力端子ｏ２の出力信号におけるＣＣＤＦを示している。

図（Ａ）から明らかなように、本実施例によれば、出力端子ｏ３で観測される補正信号のパワースペクトルが、出力端子ｏ１で観測されるピークファクタ低減のない信号のパワースペクトルで完全にマスクされており、この補正信号でピークファクタ低減した場合、出力端子ｏ２には、スペクトルの広がりがない出力信号が得られることが判る。また、図（Ｂ）が示すように、本実施例によれば、出力端子ｏ２には、ピークファクタが許容レンジである８ｄＢ以下に制限された信号が得られることが判る。

尚、図１に示したオーバーサンプラｏｖｓ５とインターポレーションフィルタＧｚ０は、ポリフェーズ分解を適用することによって、図２４の（Ｂ）に示したようなポリフェーズ構造に変換できる。

図４は、本発明によるピークファクタ低減装置の第２の実施例を示す。
本実施例の装置構造は、図１に示した第１実施例のピークファクタ低減装置をポリフェーズ構造に変形することによって得られる。信号の応答は、第１実施例と等価となる。
図５と図７は、図１から図４の構造を導く中間段階での装置構成を示している。

図１に示したピークファクタ低減装置において、インターポレーションフィルタＧｚ０を図２４の（Ｂ）で説明したようにポリフェーズ構造に変形し、直交座標‐極座標変換部ＣＰ１、デッドゾーン回路ＤＺ１、ゲインブロックｇ０をオーバーサンプラｏｖｓ５の前に移動すると、図５に示す装置形態になる。インターポレーションフィルタＧｚ０は、ポリフェーズ分解によって、ポリフェーズフィルタＧｚ０１〜Ｇｚ０４に分割され、直交座標‐極座標変換部ＣＰ１もＣＰ１１〜ＣＰ１４に分割される。また、デッドゾーン回路ＤＺ１とゲインブロックｇ０も、ＣＰ１１〜ＣＰ１４と対応したＤＺ１１〜ＤＺ１４、ｇ０１〜ｇ０４に分割され、オーバーサンプラｏｖｓ５は、ゲインブロックｇ０１〜ｇ０４に接続された振幅成分用の第１のオーバーサンプラ群ｏｖｓ５１〜ｏｖｓ５４と、位相成分用の第２のオーバーサンプラ群ｏｖｓ６１〜ｏｖｓ６４と分割される。

第１のオーバーサンプラ群ｏｖｓ５１〜ｏｖｓ５４と、遅延器Ｄ６１〜Ｄ６３と、加算器ＡＤ１によって、極大値検出部２００の入力信号が得られ、第２のオーバーサンプラ群ｏｖｓ６１〜ｏｖｓ６４と、遅延器Ｄ７１〜Ｄ７３と、加算器ＡＤ２によって、遅延器Ｄ３の入力信号が得られる。

図６の（Ａ）〜（Ｄ）は、それぞれポリフェーズフィルタＧｚ０１〜Ｇｚ０４のタップ係数の１例を示す。例えば、インターポレーションフィルタＧｚ０のタップ数を「９６」とした場合、ポリフェーズフィルタＧｚ０１は、第１、第５、第９・・・第９３タップ、ポリフェーズフィルタＧｚ０２は、第２、第６、第１０・・・第９４タップ、ポリフェーズフィルタＧｚ０３は、第３、第７、第１１・・・第９５タップ、ポリフェーズフィルタＧｚ０４は、第４、第８、第１２・・・第９６タップのタップ係数をもったフィルタとなる。ここで、ポリフェーズフィルタＧｚ０４は、図６の（Ｄ）に示すように、中央のタップ係数が「１」で、それ以外のタップ係数はゼロとなっている。従って、図４において、ポリフェーズフィルタＧｚ０４は、単純な遅延器（Ｚ^−１１）に置換できる。

図１６で前述したように、極大値検出部２００では、縦続接続された２つの遅延器Ｄ１、Ｄ２を用いて、連続する３サンプルの大小関係を判定している。しかしながら、図５の構成では、ポリフェーズ化されたゲインブロックｇ０１〜ｇ０４から、時間軸上で連続する４サンプルが並列的に出力されている。従って、ゲインブロックｇ０１〜ｇ０４の出力サンプルのうち、隣り合う３つの出力サンプルを比較すれば、遅延器Ｄ１、Ｄ２を用いることなく、極大値の検出が可能となる。

そこで、図５における極大値検出用の比較器ＬＴ１、ＧＴ１と乗算器Ｐ１とをポリフェーズ化して、オーバーサンプラｏｖｓ５１〜ｏｖｓ５４の前に移動し、第２経路の遅延器Ｄ５、Ｄ０を１つの遅延器Ｄ５０にまとめて、オーバーサンプラｏｖｓ４の前に移動すると、図７に示す中間形態が得られる。

前述したように、４倍のオーバーサンプリングの場合、ベースバンドフィルタＨｚ５（およびＨｚ４、Ｈｚ６）の伝達関数はＨ（ｚ^４）となる。従って、ベースバンドフィルタＨｚ５にノーブル恒等変換を再度適用し、伝達関数をＨ（ｚ）に戻して、オーバーサンプラｏｖｓ５１〜ｏｖｓ５４の前に移動すると、図４に示した第２実施例のピークファクタ低減装置の構成が得られる。

この装置構成によれば、遅延器Ｄ６１〜Ｄ６３と、それに続く加算器ＡＤと、インターポレーションフィルタＧｚ１〜Ｇｚ３以外のピークファクタ低減装置の大部分の処理機能をインターポレーション前の低いサンプルレートで実現することが可能となる。
上述した図１から図５への変形は、等価変形であり、第２実施例のピークファクタ低減装置は、第１実施例と同一の信号応答を示すため、信号波形による動作の詳細説明は省略する。尚、図４におけるインターポレーションフィルタＧｚ１〜Ｇｚ３についても、図２４で説明したポリフェーズ分解を行うことが可能である。

図７の構成において、加算器ＡＤに接続されている遅延器Ｄ６１〜Ｄ６３を形式的にノーブル恒等変換し、オーバーサンプラｏｖｓ５１〜ｏｖｓ５４の前に移動すると、それぞれ１／４遅延、２／４遅延、３／４遅延をもつ遅延器となる。但し、このような端数（分数）の遅延量をもつ遅延器を正確に作ることは実際には不可能だが、近似的であれば、分数遅延ＦＩＲフィルタ（Fractional Delay Filter）によって実現可能となる。

分数遅延ＦＩＲフィルタのタップ係数値は、無駄遅延Ｄを導入し、ｚ＝ｅｘｐ（ｊθ）とおいて、ｋ＝１、２、３の３通りの場合について、近似的に次式が成立するように係数ｃ_ｎを計算することによって得られる。次式において、右辺は、所望の分数遅延の周波数応答、左辺は、近似するフィルタの周波数応答を示している。
_Ｔ−１
Σｃ_ｎ ｅｘｐ（−ｊ ｎθ）≒ ｅｘｐ（−ｊ（ｋ／４＋Ｄ）θ）
^ｎ＝０
ここで仮定した設計パラメータによれば、サンプリング周波数１０ＭＨｚに対して、ベースバンドフィルタの遮断周波数は４ＭＨｚとなり、ナイキスト周波数で正規化したときの遮断周波数は、０．８となる。そこで、近似する周波数帯域を０〜０．８とし、０．８〜１はドントケア帯域とする。また、複素係数が現れないように、例えば、周波数帯域を−０．８π≦θ≦０．８πのように負周波数側にも拡張し、θを十分に細かく分割して近似ポイントを定めて、最小二乗近似を行う。

尚、フィルタのタップ長は、近似精度を表すベクトル誤差とのトレードオフになるため、所望の精度が得られるまでタップ長を増せばよい。上記設計パラメータの場合、タップ数が２４、無駄遅延が１１の分数遅延ＦＩＲフィルタで、良好な特性を示すタップ係数が得られた。

図８の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、この設計で得られた分数遅延ＦＩＲフィルタにおける「１１」遅延、「１１＋１／４」遅延、「１１＋２／４」遅延、「１１＋３／４」遅延のタップ係数を示す。また、図９の（Ａ）、（Ｂ）、（Ｃ）は、それぞれ分数遅延ＦＩＲフィルタの周波数応答、群遅延、ベクトル誤差を示す。ベクトル誤差は、所望の帯域内で−６０ｄＢ以下の精度が得られている。

図１０は、分数遅延ＦＩＲフィルタＦＤ１の構成例を示す。ここに示した分数遅延ＦＩＲフィルタＦＤ１は、入力端子ｉ１１に接続された第１の遅延器群（ｄ１〜ｄ２３）と、入力端子ｉ１３に接続された第２の遅延器群（ｄ２４〜ｄ４６）と、入力端子ｉ１２に接続された第３の遅延器群（ｄ４７〜ｄ６９）とからなる。

第１、第２の遅延器群のタップ出力は、図示した組み合わせで加算器ａ１〜ａ２４に入力され、各加算器の出力には、ゲインブロックｇ１〜ｇ２４で所定のゲインが乗算され、各ゲインブロックの出力は、加算器ａ２５に入力される。第３の遅延器群は、遅延器ｄ５８で折り返され、図示した組み合わせで加算器ａ２６〜ａ３７に入力される。各加算器の出力には、ゲインブロックｇ２５〜ｇ３６で所定のゲインが乗算され、各ゲインブロックの出力は、加算器ａ３８に入力される。加算器ａ２５と加算器ａ３８の出力は、入力端子ｉ１４に接続された遅延器ｄ７０の出力信号と共に、最終段の加算器ａ３９に供給され、加算器ａ３９の出力端子ｏ１１にピークファクタ低減用の補正信号が得られる。

上記構成では、入力端子ｉ１１が「１１＋１／４」遅延、ｉ１２が「１１＋２／４」遅延、ｉ１３が「１１＋３／４」遅延、ｉ１４が「１１」遅延を実現するフィルタ入力に相当し、タップ係数が共通となる箇所では、信号を纏めてから係数乗算を行うことによって、乗算器（ゲインブロック）の個数の増大を抑えている。

図１１は、上記分数遅延ＦＩＲフィルタＦＤ１を適用した本発明によるピークファクタ低減装置の第３の実施例を示す。
第３の実施例のピークファクタ低減装置は、図７に示した遅延器Ｄ６１〜Ｄ６３を分数遅延ＦＩＲフィルタＦＤ１に置き換え、伝達関数Ｈ（ｚ^４）をもつベースバンドフィルタＨｚ４〜Ｈｚ６を、伝達関数Ｈ（ｚ）をもつベースバンドフィルタＨｚ１〜Ｈｚ３に変更し、オーバーサンプラｏｖｓ５１〜ｏｖｓ５４をベースバンドフィルタの後に配置している。また、第２経路の遅延器Ｄ４の出力側に、分数遅延ＦＩＲフィルタＦＤ１の無駄遅延（図１０では「１１」）に相当する遅延器Ｄ６を加えることによって、第１、第２経路の出力信号のタイミングを合わせている。

第３実施例によれば、ベースバンドフィルタＨｚ２（Ｈｚ１、Ｈｚ３）の出力回路で、オーバーサンプラｏｖｓ２（ｏｖｓ１、ｏｖｓ３）の直後に、インターポレーションフィルタＧｚ２（Ｇｚ１、Ｇｚ３）を接続した構造となる。従って、この部分には、前述したインターポレーション内蔵型のＤ／Ａ変換ＩＣを適用することが可能となる。

図１２の（Ａ）、（Ｂ）は、第３実施例のシミュレーションで得られた出力端子ｏ１の出力波形振幅と、出力端子ｏ２の出力波形振幅を示す。また、図１３の（Ａ）、（Ｂ）は、第３実施例の出力端子ｏ１、ｏ３における出力信号波形のパワースペクトルと、出力端子ｏ１、ｏ２の出力信号におけるＣＣＤＦを示す。

図１２（Ｂ）から、第３実施例のピークファクタ低減装置でも、きれいにピーク制限された出力信号が得られることが確認できる。本実施例によれば、インターポレーションフィルタＧｚ２（Ｇｚ１、Ｇｚ３）が最終段に配置されているにも関わらず、図１２の（Ｂ）が示すように、出力信号波形にピーク再生現象は全く現れておらず、良好なピークファクタ低減性能が得られていることが確認できる。

図１４は、本発明によるピークファクタ低減装置の第４の実施例を示す。
第４実施例のピークファクタ低減装置は、図１１に示した第３実施例と比較すると、ベースバンドフィルタＨｚ２（Ｈｚ１、Ｈｚ３）の位置が異なる。第４実施例のピークファクタ低減装置では、ベースバンドフィルタＨｚ２（Ｈｚ１、Ｈｚ３）が減算器ＳＵ１の前に配置されているが、機能的には第３実施例と全く等価である。この構成は、端子ｉ１からの入力信号を帯域制限するベースバンドフィルタＨｚ０と、ピークファクタ低減用の注入信号を帯域制限するベースバンドフィルタＨｚ１とが分離されているために、特にＯＦＤＭ変調用の送信機に有効となる。

ＯＦＤＭ変調では、入力データ列に適当な長さのゼロデータ区間を挟み込んで、逆ＦＦＴ処理しているため、ＯＦＤＭ変調信号は、フィルタを通過させなくても、これらのゼロデータの作用によって帯域が或る程度制限される。通常、ＯＦＤＭで必要とするベースバンドフィルタは、サイドローブの残留スペクトルを落とすための補助的なものとなるため、ＣＤＭＡ用のベースバンドフィルタに比較して緩慢な減衰特性をもっている。そのため、第３実施例のピークファクタ低減装置でＯＦＤＭ変調信号のピークファクタを低減すると、インパルス状に現れる注入信号に対して十分な帯域制限がなされず、スペクトルが広がるという問題がある。

しかしながら、第４実施例のピークファクタ低減装置では、本来は同一の特性をもつベースバンドフィルタＨｚ０とＨｚ１のうち、注入信号用のフィルタＨｚ１だけ、ＯＦＤＭのスペクトル形状を擬似した急峻な減衰特性にすることによって、スペクトルの広がりを阻止することが可能となる。

図１５は、本発明のピークファクタ低減装置を適用した無線基地局の構成を示す。ここでは、図面を簡単にするため、送信機以外の本発明に直接関係しない機能ブロック、例えば、受信機や制御部は省略してある。

送信機は、ディジタル変調部１０によって、入力データにＣＤＭＡやＯＦＤＭなどのディジタル変調を行う。変調信号は、ピークファクタが正規分布に近い信号となっているため、ピークファクタ低減部１１でピーク値を低減した後、インターポレーションＤ／Ａ変換ＩＣ１２に入力する。

インターポレーションＤ／Ａ変換ＩＣ１２は、ピークファクタ低減部１１から入力されたデジタル変調信号をオーバーサンプリング／インターポレーションした後、アナログ信号に変換して出力する。この場合、本発明のピークファクタ低減部１１では、入力信号をインターポレーションした状態でピーク低減をしているため、インターポレーションＤ／Ａ変換ＩＣ１２では、オーバーサンプリング／インターポレーションに伴うピーク再生は発生しない。

ＩＣ１２から出力されたアナログ信号は、アナログスムージングフィルタ１３によって、エリアスイメージが除去される。この場合、上記アナログ信号のエリアスイメージの帯域は、オーバーサンプルによって、ベースバンドから遠く離れているため、アナログスムージングフィルタ１３として、カットオフ特性が緩慢で、位相歪の小さいものを使用できる。

アナログスムージングフィルタ１３の出力信号は、ＲＦ送信機１４で高周波信号に変換した後、電力増幅器１５で十分な電力に増幅して、アンテナから放射される。この場合、電力増幅器１５の入力信号は、ピーク値が許容レンジ内に制限されているため、電力増幅器１５で送信電力を上げた場合でも、増幅特性の飽和による非線形歪が発生しづらくなっており、無線信号を高い電力効率で送信することが可能となる。

本発明によるピークファクタ低減装置の第１実施例を示す図。 第１実施例のピークファクタ低減装置の出力端子ｏ１で観測されるピークファクタ低減のない信号波形（Ａ）と、出力端子ｏ２で観測されるピークファクタが低減された信号波形（Ｂ）を示す図。 第１実施例のピークファクタ低減装置の出力端子ｏ１とｏ３で観測されるピークファクタ低減のない信号波形および注入信号波形のパワースペクトル（Ａ）と、出力端子ｏ１とｏ２で観測されるＣＣＤＦ（Ｂ）を示す図。 本発明によるピークファクタ低減装置の第２実施例を示す図。 図１から図４のピークファクタ低減装置を導く中間段階の装置構成を示す図。 図５におけるポリフェーズフィルタＧｚ０１〜Ｇｚ０４のタップ係数の１例を示す図。 図５から図４のピークファクタ低減装置を導く中間段階の装置構成を示す図。 異なる端数遅延量を実現する分数遅延ＦＩＲフィルタＦＤ１のタップ係数の１例を示す図。 分数遅延ＦＩＲフィルタＦＤ１の周波数応答（Ａ）、群遅延（Ｂ）、ベクトル誤差（Ｃ）の１例を示す図。 本発明によるピークファクタ低減装置の第３実施例に適用される分数遅延ＦＩＲフィルタＦＤ１の構成例を示す図。 図１０の分数遅延ＦＩＲフィルタＦＤ１を適用した本発明によるピークファクタ低減装置の第３実施例を示す図。 第３実施例のピークファクタ低減装置の出力端子ｏ１で観測されるピークファクタ低減のない信号波形（Ａ）と、出力端子ｏ２で観測されるピークファクタが低減された信号波形（Ｂ）を示す図。 第３実施例のピークファクタ低減装置の出力端子ｏ１とｏ３で観測されるピークファクタ低減のない信号波形および注入信号波形のパワースペクトル（Ａ）と、出力端子ｏ１とｏ２で観測されるＣＣＤＦ（Ｂ）を示す図。 本発明によるピークファクタ低減装置の第４施例を示す図。 本発明によるピークファクタ低減装置を適用した無線基地局の送信機部分を示す図。 従来公知のピークファクタ低減装置を示すブロック図。 ベースバンドフィルタとインターポレーションフィルタの周波数応答（Ａ）と、ベースバンドフィルタのインパルス応答（Ｂ）と、インターポレーションフィルタのインパルス応答（Ｃ）を示す図。 図１６のピークファクタ低減装置の出力端子ｏ１で観測されるピークファクタ低減のない信号波形（Ａ）と、出力端子ｏ２で観測されるピークファクタが低減された信号波形（Ｂ）を示す図。 図１６のピークファクタ低減装置の出力端子ｏ１とｏ３で観測されるピークファクタ低減のない信号波形および注入信号波形のパワースペクトル（Ａ）と、出力端子ｏ１とｏ２で観測されるＣＣＤＦ（Ｂ）を示す図。 図１６のピークファクタ低減装置の出力信号をオーバーサンプリングする場合のブロック図。 図２０の出力端子ｏ１で観測されるピークファクタ低減のない信号波形（Ａ）と、出力端子ｏ２で観測されるピークファクタが低減された信号波形（Ｂ）を示す図。 図２０の出力端子ｏ１とｏ３で観測されるピークファクタ低減のない信号波形および注入信号波形のパワースペクトル（Ａ）と、出力端子ｏ１とｏ２で観測されるＣＣＤＦ（Ｂ）を示す図。 図２１（Ｂ）が示すインターポレーション後の出力信号波形におけるピーク近傍を拡大した波形図 オーバーサンプラｏｖｓ５とインターポレーションフィルタＧｚ０の接続関係（Ａ）と、ポリフェーズ構造のフィルタ（Ｂ）を示す図。

符号の説明

ｏｖｓ１〜ｏｖｓ６４：４倍オーバーサンプラ、
Ｈｚ０〜Ｈｚ４：ベースバンドフィルタＨ（ｚ）、
Ｈｚ４、Ｈｚ５、Ｈｚ６：ベースバンドフィルタＨ（ｚ^４）、
Ｇｚ０〜Ｇｚ３：インターポレーションフィルタＧ（ｚ）、
Ｇｚ０１〜Ｇｚ０４：ポリフェーズ分解フィルタ、
ＣＰ１〜ＣＰ１４：直交座標‐極座標変換部、
ＰＣ１〜ＰＣ１４…極座標‐直交座標変換部、
ＦＤ１：分数遅延フィルタ、ＤＺ１〜ＤＺ１４：デッドゾーン回路、
ｇ０〜ｇ０４：ゲインブロック、ＬＴ１〜ＬＴ１４：大小比較器（Less Than）、
ＧＴ１〜ＧＴ１４：大小比較器（Greater Than）、Ｐ１〜Ｐ４：乗算器、
Ｄ０〜Ｄ６、Ｄ５０、ｄ１〜ｄ７０、Ｄ６１〜Ｄ７３：遅延器、
ｇ１〜ｇ３６：分数遅延ＦＩＲフィルタのタップ係数乗算、
ａ１〜ａ３９：加算器、１０：変調器、１１：ピークファクタ低減装置、
１２：インターポレーションＤ／Ａ変換ＩＣ、１３：アナログスムージングフィルタ、
１４：ＲＦ送信機、１５：電力増幅器、
１００：補正信号生成部、２００：極大値検出部。

Claims (12)

1. ディジタル信号として供給された複素入力信号が、ピークファクタ低減用の補正信号を生成する補正信号生成部を備えた第１経路と、タイミング調整用の遅延器を備えた第２経路とに分岐され、減算器によって、上記遅延器を通過した複素入力信号から上記補正信号を減算することによって、ピークファクタが許容レンジ内に低減された複素信号を出力するピークファクタ低減装置において、
   上記補正信号生成部に、帯域制限用のベースバンドフィルタとインターポレーションフィルタを通過した複素信号が供給され、
   上記補正信号生成部が、インターポレーション済みの複素信号からピークファクタ低減用の補正信号を生成し、
   上記減算器が、上記補正信号生成部から出力された補正信号に従って、上記複素入力信号のピークファクタを低減することを特徴とするピークファクタ低減装置。
2. ディジタル信号として供給された複素入力信号が、ピークファクタ低減用の補正信号を生成する補正信号生成部を備えた第１経路と、タイミング調整用の遅延器を備えた第２経路とに分岐され、減算器によって、上記遅延器を通過した複素入力信号から上記補正信号を減算することによって、ピークファクタが許容レンジ内に低減された複素信号を出力するピークファクタ低減装置において、
   上記第１経路が、上記補正信号生成部に供給される複素入力信号の帯域を制限するための第１のベースバンドフィルタと、上記第１のベースバンドフィルタで帯域制限された複素入力信号のサンプル数をｎ倍（ｎ＞２）にする第１のオーバーサンプラと、上記第１のオーバーサンプラと対をなす第１のインターポレーションフィルタとを含み、
   上記第２経路が、複素入力信号のサンプル数をｎ倍にする第２のオーバーサンプラを含み、
   上記補正信号生成部が、インターポレーション済みの複素信号からピークファクタ低減用の補正信号を生成することによって、上記減算器から、ピークファクタ低減されたインターポレーション済みの複素信号が出力されるようにしたことを特徴とするピークファクタ低減装置。
3. 前記補正信号生成部が、
   複素入力信号を振幅成分と位相成分に分離し、振幅成分サンプル列および位相成分のサンプル列として出力する第１変換部と、
   上記振幅成分サンプル列から許容レンジを越えたサンプル値を検出する第１検出部と、
   上記第１検出部で検出されたサンプル値を前記第１ベースバンドフィルタの係数最大値で正規化する利得器と、
   上記利得器から出力される時間的に連続するサンプル値の中から極大値となるサンプル値を検出する第２検出器と、
   上記第１変換部から出力された位相成分サンプル列を上記第１、第２の検出部での信号遅延に合わせて遅延させる第１の遅延器と、
   上記第２の検出部の出力信号と上記第１の遅延器の出力信号から、前記補正信号となる複素信号を生成する第２変換部とからなることを特徴とする請求項２に記載のピークファクタ低減装置。
4. 前記第１のオーバーサンプラと前記第１のインターポレーションフィルタとが直列に接続され、
   上記第１インターポレーションフィルタの出力信号が前記補正信号生成部に供給され、
   前記減算器の出力信号が、第２のベースバンドフィルタを介して、前記第２のオーバーサンプラと対をなす第２インターポレーションフィルタに入力され、
   前記第１のベースバンドフィルタの伝達関数をＨ（ｚ）としたとき、上記第２のベースバンドフィルタの伝達関数がＨ（ｚ^ｎ）となっていることを特徴とする請求項１または請求項３に記載のピークファクタ低減装置。
5. 前記第１オーバーサンプラと前記第１インターポレーションフィルタが、各相でインターポレーションフィルタの後にオーバーサンプラが位置するｎ相のポリフェーズ構造に変換して、前記第１のベースバンドフィルタと前記減算器との間に配置されたことを特徴とする請求項２〜請求項４の何れかに記載のピークファクタ低減装置。
6. 前記第１のオーバーサンプラと前記第１のインターポレーションフィルタが、各相でインターポレーションフィルタの後にオーバーサンプラが位置するｎ相のインターポレーションフィルタからなるポリフェーズ構造に変換して、前記第１のベースバンドフィルタと前記減算器との間に配置され、
   前記補正信号生成部が、上記ポリフェーズ構造の各相のインターポレーションフィルタとオーバーサンプラとの間に配置されるｎ相の補正信号生成部に分割され、ｎ相の各補正信号生成部が、上記ｎ相のインターポレーションフィルタから並列的に出力される時間軸上で連続したサンプルを選択的に利用して、それぞれの補正信号を生成することを特徴とする請求項２または請求項４に記載のピークファクタ低減装置。
7. ディジタル信号として供給された複素入力信号が、第１ベースバンドフィルタで帯域制限された後、ピークファクタ低減用の補正信号を生成する補正信号生成部を備えた第１経路と、タイミング調整用の遅延器を備えた第２経路に分岐され、減算器によって、上記遅延器を通過した複素入力信号から上記補正信号を減算することによって、ピークファクタが許容レンジ内に低減された複素信号を出力するピークファクタ低減装置において、
   上記第１経路に、複素入力信号のサンプル数をｎ倍（ｎ＞２）にする第１オーバーサンプラと、上記第１のオーバーサンプラと対をなす第１インターポレーションフィルタとが、各相でインターポレーションフィルタの後にオーバーサンプラが位置するｎ相のインターポレーションフィルタからなるポリフェーズ構造に変換して配置され、
   上記補正信号生成部が、上記ポリフェーズ構造の各相のインターポレーションフィルタとオーバーサンプラとの間に、ｎ相の補正信号生成部に分割して配置され、ｎ相の各補正信号生成部が、上記ｎ相のインターポレーションフィルタから並列的に出力される時間軸上で連続したサンプルを選択的に利用して、それぞれの補正信号を生成し、
   上記ポリフェーズ構造の各相で生成された補正信号が、第２ベースバンドフィルタで帯域制限した後、各相のオーバーサンプラに供給され、各オーバーサンプラの出力が、相毎に異なった時間遅延でポリフェーズ構造の最終段となる加算器に入力され、
   上記第２経路が、複素入力信号のサンプル数をｎ倍にする第２のオーバーサンプラを含み、
   上記減算器に、上記第２経路の出力信号と、上記ポリフェーズ構造の最終段から出力されたインターポレーション済みの補正信号とが供給されることを特徴とするピークファクタ低減装置。
8. 前記減算器からの出力信号が、前記第２のオーバーサンプラと対をなす第２のインターポレーションフィルタに入力されることを特徴とする請求項７に記載のピークファクタ低減装置。
9. ディジタル信号として供給された複素入力信号が、ピークファクタ低減用の補正信号を生成する補正信号生成部を備えた第１経路と、タイミング調整用の遅延器を備えた第２経路とに分岐され、減算器によって、上記遅延器を通過した複素入力信号から上記補正信号を減算することによって、ピークファクタが許容レンジ内に低減された複素信号を出力するピークファクタ低減装置において、
   上記第１経路が、上記補正信号生成部に供給される複素入力信号の帯域を制限するための第１のベースバンドフィルタと、各相でインターポレーションフィルタの後にオーバーサンプラが位置するポリフェーズ構造化されたｎ相のインターポレーションフィルタとを含み、
   上記補正信号生成部が、それぞれ上記ポリフェーズ構造の各相のインターポレーションフィルタに接続されるｎ相の補正信号生成部に分割され、ｎ相の各補正信号生成部が、上記ｎ相のインターポレーションフィルタから並列的に出力される時間軸上で連続したサンプルを選択的に利用して、それぞれの補正信号を生成し、
   上記複数の補正信号生成部で生成されたｎ相の補正信号が、相毎に異なった近似的な分数遅延時間を与えてｎ相の補正信号を１つの補正信号に合成するディジタルフィルタに入力され、
   上記減算器に、上記第２経路の出力信号と、上記ディジタルフィルタから出力された補正信号とが供給されることを特徴とするピークファクタ低減装置。
10. 前記減算器からの出力信号が、該出力信号の帯域を制限するための第２のベースバンドフィルタを介して、第２のオーバーサンプラと、該第２のオーバーサンプラと対をなす第２のインターポレーションフィルタに供給されることを特徴とする請求項９に記載のピークファクタ低減装置。
11. 前記ディジタルフィルタと前記減算器との間に、該ディジタルフィルタから出力された補正信号の帯域を制限するための第２のベースバンドフィルタを備えたことを特徴とする請求項９に記載のピークファクタ低減装置。
12. 請求項９または請求項１１に記載されたピークファクタ低減装置と、該ピークファクタ低減装置の出力信号を入力信号とするインターポレーション機能内蔵型のＤ／Ａ変換ＩＣとを備えたベースバンド信号処理装置。

Images