JP5990422B2 - ピーク抑圧回路 - Google Patents

ピーク抑圧回路 Download PDF

Info

Publication number
JP5990422B2
JP5990422B2 JP2012163696A JP2012163696A JP5990422B2 JP 5990422 B2 JP5990422 B2 JP 5990422B2 JP 2012163696 A JP2012163696 A JP 2012163696A JP 2012163696 A JP2012163696 A JP 2012163696A JP 5990422 B2 JP5990422 B2 JP 5990422B2
Authority
JP
Japan
Prior art keywords
signal
peak
impulse
impulse signal
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012163696A
Other languages
English (en)
Other versions
JP2014027342A (ja
Inventor
孝史 渡邊
孝史 渡邊
浩久 平山
浩久 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2012163696A priority Critical patent/JP5990422B2/ja
Publication of JP2014027342A publication Critical patent/JP2014027342A/ja
Application granted granted Critical
Publication of JP5990422B2 publication Critical patent/JP5990422B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transmitters (AREA)

Description

本発明は、平均電力より高い電力のピーク信号を抑圧するピーク抑圧回路に関する。
平均電力より高い電力のピーク信号を抑圧する特許文献1のピーク抑圧回路の構成を図1に示す。特許文献1のピーク抑圧回路Lは、複数キャリア周波数合成部1、NCO(Numerical Controlled Oscillator)発生部2、IQ二乗和計算部3、ピーク信号検出部4、インパルス信号生成部5、遅延回路6、キャリア毎重み付け部7、インパルス信号帯域制限部8、遅延回路9、ピーク信号抑圧部10、遅延回路11及び複数キャリア周波数合成部12から構成される。
ピーク抑圧回路Lは、複数(図1では、n=1、2の2系列)のベースバンド信号Input−IQを入力され、マルチキャリア信号Output−IQを出力する。マルチキャリア信号Output−IQは、平均電力より高い電力のピーク信号を抑圧される。
複数キャリア周波数合成部1は、ベースバンド信号Input−IQを入力され、入力されたベースバンド信号Input−IQを利用して、NCO発生部2から入力されたキャリア信号Fを変調し、変調したキャリア信号Fを合成して、マルチキャリア信号IQを生成する。IQ二乗和計算部3は、複数キャリア周波数合成部1から入力されたマルチキャリア信号IQに対して、IQ二乗和つまり信号電力Aを計算する。
ピーク信号検出部4は、IQ二乗和計算部3から入力された信号電力Aの情報に対して、サンプリングを実行して、ピーク強度が強度閾値より大きいピーク信号Pを検出する。インパルス信号生成部5は、ピーク信号検出部4から入力されたピーク信号Pに対して、ピーク信号Pのピーク時刻でのインパルス信号Iを生成する。インパルス信号Iの信号強度は、強度閾値をピーク強度から減算した信号強度に比例する。
キャリア毎重み付け部7は、インパルス信号生成部5から入力されたインパルス信号Iに対して、(各ベースバンド信号IQの信号強度)/(マルチキャリア信号IQの信号強度)に比例する、各ベースバンド信号IQに適用される各インパルス信号Iを計算する。遅延回路6は、ベースバンド信号Input−IQを入力され、複数キャリア周波数合成部1、IQ二乗和計算部3、ピーク信号検出部4及びインパルス信号生成部5での処理時間だけ、ベースバンド信号IQをキャリア毎重み付け部7に遅延出力する。
インパルス信号帯域制限部8は、キャリア毎重み付け部7から入力された各インパルス信号Iに対して、各ベースバンド信号IQの帯域の範囲内で帯域制限を行って、各ベースバンド信号IQに適用される各インパルス信号LIを計算する。
ピーク信号抑圧部10は、インパルス信号帯域制限部8から入力された各インパルス信号LIを各ベースバンド信号IQから減算して、強度を抑圧した各ベースバンド信号LIQを計算する。遅延回路9は、ベースバンド信号Input−IQを入力され、遅延回路6、キャリア毎重み付け部7及びインパルス信号帯域制限部8での処理時間だけ、ベースバンド信号IQをピーク信号抑圧部10に遅延出力する。
複数キャリア周波数合成部12は、ピーク信号抑圧部10から入力されたベースバンド信号LIQを利用して、NCO発生部2から後述する遅延回路11を介して入力されたキャリア信号Fを変調し、変調したキャリア信号Fを合成して、マルチキャリア信号Output−IQを生成する。遅延回路11は、NCO発生部2からキャリア信号Fを入力され、遅延回路9及びピーク信号抑圧部10の処理時間だけ、キャリア信号Fを複数キャリア周波数合成部12に遅延出力する。
ここで、他の技術として、各ベースバンド信号IQに対してピーク信号を検出することも考えられる。しかし、他の技術では、各ベースバンド信号IQでは、ピーク信号が抑圧されたとしても、マルチキャリア信号Output−IQでは、ピーク信号が抑圧されないことが考えられる。そこで、特許文献1では、マルチキャリア信号IQに対してピーク信号を検出するのである。よって、最大電力対平均電力比(PAPR:Peak−to−Average Power Ratio)が改善される。
そして、特許文献1では、各インパルス信号Iに対して、各ベースバンド信号IQの帯域の範囲内で、帯域制限を行う。よって、隣接チャネル漏洩電力比(ACLR:Adjacent Channel Leakage Ratio)が改善される。
特開2010−050765号公報
特許文献1のインパルス信号の帯域制限の処理を図2に示す。図2に示した処理は、インパルス信号帯域制限部8で実行される。図2の上段に示した信号は、各ベースバンド信号IQに適用される各インパルス信号Iである。図2の下段に示した信号は、各ベースバンド信号IQに適用される各インパルス信号LIである。
ここで、ピーク強度が強度閾値より大きいピーク信号が、時間軸上で密集することが考えられる。例えば、マルチキャリア信号の帯域が、周波数軸上で互いに離れた複数のシングルキャリア信号の狭い帯域を含むことが挙げられる。
このとき、帯域制限前のインパルス信号I(t)、I(t)、I(t)は、時間軸上で密集している。すると、帯域制限後のインパルス信号LI(t)、LI(t)、LI(t)は、時間軸上で重なり合う。ここで、ピーク信号抑圧部10は、帯域制限後のインパルス信号LI(t)、LI(t)、LI(t)の重ね合わせ信号を、ベースバンド信号IQから減算する。
よって、ピーク信号抑圧部10は、ベースバンド信号IQ中のピーク信号を過剰に抑圧するため、信号品質(例えば、EVM(Error Vector Magnitude))を劣化させる問題があった。そして、ピーク信号抑圧部10は、帯域制限後のインパルス信号が時間軸上で重なり合うときには、帯域制限後のインパルス信号が時間軸上で離れているときより、帯域制限後の1個のインパルス信号の時間軸上の広がりが大きく見えるため、ACLRを劣化させる問題があった。
さらに、以下に説明の問題もあった。特許文献1では、ベースバンド信号IQから帯域制限後のインパルス信号を減算することにより、ベースバンド信号IQ中のピーク信号を抑圧するため、ピークでのサンプル及びピークの近傍でのサンプルにおいて、ベースバンド信号IQ及び帯域制限後のインパルス信号は同符号であることが前提である。
ここで、ベースバンド信号IQ中にピーク信号が密集していなければ、ピークでのサンプル及びピークの近傍でのサンプルにおいて、ベースバンド信号IQ及び帯域制限後のインパルス信号が異符号となる確率は低くなる。しかし、ベースバンド信号IQ中にピーク信号が密集しているならば、ピークの近傍でのサンプルにおいて、ベースバンド信号IQ及び帯域制限後のインパルス信号が異符号となる確率は高くなる。
よって、ベースバンド信号IQから帯域制限後のインパルス信号を減算した結果、サンプル電力値が減算後では減算前より大きくなるサンプルが現われることがあるため、設定閾値に対してPAPRの改善効果があまり得られなくなってしまう。
そこで、前記課題を解決するために、本発明は、平均電力より高い電力のピーク信号を抑圧するピーク抑圧回路において、最大電力対平均電力比を劣化させることなく、信号品質及び隣接チャネル漏洩電力比を向上させることを目的とする。
上記目的を達成するために、信号間隔が間隔閾値より広くなるような間引きの後のインパルス信号に対して、入力信号の帯域の範囲内で帯域制限を行うこととした。
本発明は、ピーク強度が強度閾値より大きいピーク信号を入力信号中に検出し、検出した前記ピーク信号のピーク時刻でのインパルス信号を生成するインパルス信号生成部と、前記インパルス信号生成部が生成した前記インパルス信号に対して、信号間隔が間隔閾値より広くなるように間引きを行うインパルス信号間引き部と、前記インパルス信号間引き部での間引き後の前記インパルス信号に対して、前記入力信号の帯域の範囲内で帯域制限を行うインパルス信号帯域制限部と、前記インパルス信号帯域制限部での帯域制限後の前記インパルス信号を前記入力信号から減算し、前記入力信号中の前記ピーク信号を抑圧するピーク信号抑圧部と、を備えることを特徴とするピーク抑圧回路である。
この構成によれば、帯域制限後のインパルス信号が時間軸上で重なり合いにくくなるため、入力信号中のピーク信号が過剰に抑制されることがなくなり、帯域制限後の1個のインパルス信号の時間軸上の広がりが大きく見えることがなくなり、ピークの近傍でのサンプルにおいて、入力信号及び帯域制限後のインパルス信号が異符号となる確率は低くなる。よって、最大電力対平均電力比を劣化させることなく、信号品質及び隣接チャネル漏洩電力比を向上させることができる。
また、本発明は、前記間隔閾値は、前記入力信号中の前記ピーク信号の平均信号間隔に基づいて設定されることを特徴とするピーク抑圧回路である。
この構成によれば、入力信号中のピーク信号の平均信号間隔程度に、又は、入力信号中のピーク信号の平均信号間隔以上に、間隔閾値が設定されることにより、帯域制限後のインパルス信号が時間軸上で重なり合いにくくなる。
また、本発明は、前記間隔閾値は、帯域制限後の1個の前記インパルス信号の時間軸上の広がりに基づいて設定されることを特徴とするピーク抑圧回路である。
この構成によれば、帯域制限後の1個のインパルス信号の時間軸上の広がり程度に、又は、帯域制限後の1個のインパルス信号の時間軸上の広がり以上に、間隔閾値が設定されることにより、帯域制限後のインパルス信号が時間軸上で重なり合いにくくなる。
また、本発明は、前記インパルス信号間引き部は、前記間隔閾値に等しい時間範囲内において、前記インパルス信号生成部が生成した前記インパルス信号が複数存在するときには、強度が最大の前記インパルス信号を抽出する一方で、その他の前記インパルス信号を間引くことを特徴とするピーク抑圧回路である。
この構成によれば、間隔閾値に等しい時間範囲内において、強度が最大のインパルス信号が抽出されることにより、最大電力対平均電力比を劣化させなくて済む。
本発明は、平均電力より高い電力のピーク信号を抑圧するピーク抑圧回路において、最大電力対平均電力比を劣化させることなく、信号品質及び隣接チャネル漏洩電力比を向上させることができる。
従来技術のピーク抑圧回路の構成を示す図である。 従来技術のインパルス信号の帯域制限の処理を示す図である。 本発明のピーク抑圧回路の構成を示す図である。 本発明のインパルス信号の帯域制限の処理を示す図である。 本発明のインパルス信号間引き部の構成を示す図である。 本発明のインパルス信号間引き部の処理を示す図である。 本発明のインパルス信号間引き部の処理を示す図である。
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施の例であり、本発明は以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
平均電力より高い電力のピーク信号を抑圧する本発明のピーク抑圧回路の構成を図3に示す。本発明のピーク抑圧回路Lは、複数キャリア周波数合成部1、NCO発生部2、IQ二乗和計算部3、ピーク信号検出部4、インパルス信号生成部5、遅延回路6、キャリア毎重み付け部7、インパルス信号帯域制限部8、遅延回路9、ピーク信号抑圧部10、遅延回路11、複数キャリア周波数合成部12及びインパルス信号間引き部13から構成される。以下では、本発明及び特許文献1の相違について、説明する。
インパルス信号間引き部13は、インパルス信号生成部5から入力されたインパルス信号Iに対して、信号間隔が間隔閾値より広くなるように間引きを行ったインパルス信号Rを生成する。キャリア毎重み付け部7は、インパルス信号間引き部13から入力されたインパルス信号Rに対して、(各ベースバンド信号IQの信号強度)/(マルチキャリア信号IQの信号強度)に比例する、各ベースバンド信号IQに適用される各インパルス信号Rを計算する。遅延回路6は、複数キャリア周波数合成部1、IQ二乗和計算部3、ピーク信号検出部4、インパルス信号生成部5及びインパルス信号間引き部13での処理時間だけ、ベースバンド信号IQをキャリア毎重み付け部7に遅延出力する。
インパルス信号帯域制限部8は、キャリア毎重み付け部7から入力された各インパルス信号Rに対して、各ベースバンド信号IQの帯域の範囲内で帯域制限を行って、各ベースバンド信号IQに適用される各インパルス信号LRを計算する。インパルス信号帯域制限部8として、例えば、FIR(Finite Impulse Response)フィルタを適用することができる。ピーク信号抑圧部10は、インパルス信号帯域制限部8から入力された各インパルス信号LRを各ベースバンド信号IQから減算して、強度を抑圧した各ベースバンド信号LIQを計算する。
本発明のインパルス信号の帯域制限の処理を図4に示す。図4の上側に示した処理は、インパルス信号間引き部13で実行される。図4の下側に示した処理は、インパルス信号帯域制限部8で実行される。図4の上段に示した信号は、インパルス信号Iである。図4の中段に示した信号は、インパルス信号Rである。図4の下段に示した信号は、各ベースバンド信号IQに適用される各インパルス信号LRである。
ここでは、帯域制限前のインパルス信号I(t)、I(t)、I(t)は、時間軸上で密集している。ここで、図4に示したように、インパルス信号間引き部13は、強度が最大である帯域制限前のインパルス信号I(t)を抽出する一方で、他の帯域制限前のインパルス信号I(t)及びI(t)を間引くことにより、帯域制限前のインパルス信号R(t)を生成してもよい。或いは、図4に示していないが、インパルス信号間引き部13は、強度がより小さい帯域制限前のインパルス信号I(t)(又は、I(t))を抽出する一方で、他の帯域制限前のインパルス信号I(t)及びI(t)(又は、I(t)及びI(t))を間引くことにより、帯域制限前のインパルス信号R(t)(又は、R(t))を生成してもよい。
すると、帯域制限前のインパルス信号R(t)(又は、R(t)、R(t))は、時間軸上での密集がない。そして、帯域制限後のインパルス信号LR(t)(又は、LR(t)、LR(t))は、時間軸上での重なり合いがない。ここで、ピーク信号抑圧部10は、帯域制限後のインパルス信号LR(t)(又は、LR(t)、LR(t))を、ベースバンド信号IQから減算する。
よって、ピーク信号抑圧部10は、ベースバンド信号IQ中のピーク信号を適度に抑圧するため、信号品質を劣化させる問題がない。そして、ピーク信号抑圧部10は、帯域制限後の1個のインパルス信号LR(t)(又は、LR(t)、LR(t))の時間軸上の広がりが適度に見えるため、ACLRを劣化させる問題がない。さらに、ピークの近傍でのサンプルにおいて、ベースバンド信号IQ及び帯域制限後の1個のインパルス信号LR(t)(又は、LR(t)、LR(t))が異符号となる確率は低くなるため、PAPRを劣化させる問題がない。
さらに、図4に図示したような、強度が最大である帯域制限前のインパルス信号R(t)が生成されるときには、図4に不図示のような、強度がより小さい帯域制限前のインパルス信号R(t)、R(t)が生成されるときより、PAPRを劣化させない。
インパルス信号間引き部13が間引きを行う基準である間隔閾値は、マルチキャリア信号IQにおけるピーク信号P又はインパルス信号Iの平均信号間隔Δtに基づいて設定されてもよく、帯域制限後の1個のインパルス信号LR(t)(又は、LR(t)、LR(t))の時間軸上の広がりTに基づいて設定されてもよい。
平均信号間隔Δtは、例えば、図4の具体例では、{(t−t)+(t−t)}/2=(t−t)/2となる。間隔閾値は、平均信号間隔Δt程度に、又は、平均信号間隔Δt以上に、設定されることが好ましい。時間軸上の広がりTは、例えば、FIRフィルタの適用例では、タップ数に対応する遅延時間となる。間隔閾値は、時間軸上の広がりT程度に、又は、時間軸上の広がりT以上に、設定されることが好ましい。
本発明のインパルス信号間引き部の構成を図5に示す。本発明のインパルス信号間引き部の処理を図6、7に示す。本発明のインパルス信号間引き部13は、検索区間カウンタ131、最大ピークラッチ回路132、遅延回路133及び比較0マスク回路134から構成される。図5では、強度が最大のインパルス信号I(t)が抽出される。
図6では、間隔閾値に等しい検索区間において、間引き前のインパルス信号I(t)(強度a)が1個のみ検出され、間引き後のインパルス信号R(t)(強度a)が生成される。図7では、間隔閾値に等しい検索区間において、間引き前のインパルス信号I(t)(強度a)が1個検出された後、間引き前のインパルス信号I(t)(強度b(a<b))が1個検出され、間引き後のインパルス信号R(t)(強度b)が生成される。
検索区間は、図4で説明したように、平均信号間隔Δt又は時間軸上の広がりTに基づいて設定され、図6、7では、クロックの6周期の時間として設定される。
まず、図6の処理について、詳細に説明する。最大ピークラッチ回路132は、ピーク検出フラグをピーク信号検出部4から入力され、インパルス信号I(t)(強度a)をインパルス信号生成部5から入力される。最大ピークラッチ回路132は、次のクロックの周期で、ラッチする最大ピーク値を、不定値“XX”から強度“a”へと更新する。
検索区間カウンタ131は、ピーク検出フラグをピーク信号検出部4から入力され、検索区間情報を不図示の検索区間設定部から入力される。検索区間カウンタ131は、次のクロックの周期で、検索区間カウンタ値を、終期値“5”から初期値“0”へと更新し、クロックの周期毎に、検索区間カウンタ値を、初期値“0”から始めて終期値“5”へと向けて、インクリメントする。クロックの6周期の時間が、検索区間となる。
最大ピークラッチ回路132は、検索区間カウンタ値“5”を検索区間カウンタ131から入力される以前でも入力された時点でも、他のインパルス信号I(t)をインパルス信号生成部5から入力されない。最大ピークラッチ回路132は、次のクロックの周期で、ラッチする最大ピーク値を、強度“a”から不定値“XX”へと更新する。
遅延回路133は、ピーク検出フラグをピーク信号検出部4から入力され、インパルス信号I(t)(強度a)をインパルス信号生成部5から入力され、検索区間情報を不図示の検索区間設定部から入力される。遅延回路133は、ピーク検出フラグを検索区間に等しい時間だけ遅延させて、遅延フラグを生成し、インパルス信号I(t)(強度a)を検索区間に等しい時間だけ遅延させて、遅延信号(強度a)を生成する。
比較0マスク回路134は、ラッチされた最大ピーク値の情報を最大ピークラッチ回路132から入力され、遅延フラグ及び遅延信号を遅延回路133から入力される。比較0マスク回路134は、遅延フラグを入力された時点でのラッチされた最大ピーク値aと、入力された遅延信号の強度aと、を比較する。比較0マスク回路134は、最大ピーク値a及び遅延信号の強度aが一致すると判断して、次のクロックの周期で、インパルス信号R(t)(強度a)をキャリア毎重み付け部7に出力する。
次に、図7の処理について、詳細に説明する。初期の処理は、図6、7で同様である。
最大ピークラッチ回路132は、検索区間カウンタ値“4”を検索区間カウンタ131から入力された時点で、他のインパルス信号I(t)(強度b)をインパルス信号生成部5から入力される。最大ピークラッチ回路132は、次のクロックの周期で、ラッチする最大ピーク値を、強度“a”から強度“b”へと更新する。検索区間カウンタ131は、次のクロックの周期で、最大値更新情報を最大ピークラッチ回路132から入力され、検索区間カウンタ値を、現状値“4”から初期値“0”へと更新し、クロックの周期毎に、検索区間カウンタ値のインクリメントを新規に開始する。
遅延回路133は、ピーク検出フラグをピーク信号検出部4から入力され、インパルス信号I(t)(強度a)をインパルス信号生成部5から入力され、検索区間情報を不図示の検索区間設定部から入力される。遅延回路133は、ピーク検出フラグを検索区間に等しい時間だけ遅延させて、遅延フラグを生成し、インパルス信号I(t)(強度a)を検索区間に等しい時間だけ遅延させて、遅延信号(強度a)を生成する。
比較0マスク回路134は、ラッチされた最大ピーク値の情報を最大ピークラッチ回路132から入力され、遅延フラグ及び遅延信号を遅延回路133から入力される。比較0マスク回路134は、遅延フラグを入力された時点でのラッチされた最大ピーク値bと、入力された遅延信号の強度aと、を比較する。比較0マスク回路134は、最大ピーク値b及び遅延信号の強度aが一致しないと判断して、次のクロックの周期で、インパルス信号R(t)(強度a)に対して、0マスク処理を行う。
最大ピークラッチ回路132は、検索区間カウンタ値“5”を検索区間カウンタ131から入力される以前でも入力された時点でも、他のインパルス信号I(t)をインパルス信号生成部5から入力されない。最大ピークラッチ回路132は、次のクロックの周期で、ラッチする最大ピーク値を、強度“b”から不定値“XX”へと更新する。
遅延回路133は、ピーク検出フラグをピーク信号検出部4から入力され、インパルス信号I(t)(強度b)をインパルス信号生成部5から入力され、検索区間情報を不図示の検索区間設定部から入力される。遅延回路133は、ピーク検出フラグを検索区間に等しい時間だけ遅延させて、遅延フラグを生成し、インパルス信号I(t)(強度b)を検索区間に等しい時間だけ遅延させて、遅延信号(強度b)を生成する。
比較0マスク回路134は、ラッチされた最大ピーク値の情報を最大ピークラッチ回路132から入力され、遅延フラグ及び遅延信号を遅延回路133から入力される。比較0マスク回路134は、遅延フラグを入力された時点でのラッチされた最大ピーク値bと、入力された遅延信号の強度bと、を比較する。比較0マスク回路134は、最大ピーク値b及び遅延信号の強度bが一致すると判断して、次のクロックの周期で、インパルス信号R(t)(強度b)をキャリア毎重み付け部7に出力する。
以上の実施形態では、ピーク抑圧回路Lは、マルチキャリア信号を出力しているが、以下の変形例として、ピーク抑圧回路Lは、シングルキャリア信号を出力してもよい。このとき、複数キャリア周波数合成部1、キャリア毎重み付け部7及び複数キャリア周波数合成部12は不要である。そして、NCO発生部2、遅延回路6、インパルス信号帯域制限部8、遅延回路9、ピーク信号抑圧部10及び遅延回路11は、マルチキャリア信号に対応する必要はなく、シングルキャリア信号に対応できればよい。
本発明に係るピーク抑圧回路は、マルチキャリア信号又はシングルキャリア信号の送信装置において、平均電力より高い電力のピーク信号を抑圧するにあたり、PAPRを劣化させることなく、信号品質及びACLRを向上させる。
L:ピーク抑圧回路
1:複数キャリア周波数合成部
2:NCO発生部
3:IQ二乗和計算部
4:ピーク信号検出部
5:インパルス信号生成部
6:遅延回路
7:キャリア毎重み付け部
8:インパルス信号帯域制限部
9:遅延回路
10:ピーク信号抑圧部
11:遅延回路
12:複数キャリア周波数合成部
13:インパルス信号間引き部
131:検索区間カウンタ
132:最大ピークラッチ回路
133:遅延回路
134:比較0マスク回路

Claims (4)

  1. ピーク強度が強度閾値より大きいピーク信号を入力信号中に検出し、検出した前記ピーク信号のピーク時刻でのインパルス信号を生成するインパルス信号生成部と、
    前記インパルス信号生成部が生成した前記インパルス信号に対して、信号間隔が間隔閾値より広くなるように間引きを行うインパルス信号間引き部と、
    前記インパルス信号間引き部での間引き後の前記インパルス信号に対して、前記入力信号の帯域の範囲内で帯域制限を行うインパルス信号帯域制限部と、
    前記インパルス信号帯域制限部での帯域制限後の前記インパルス信号を前記入力信号から減算し、前記入力信号中の前記ピーク信号を抑圧するピーク信号抑圧部と、
    を備えることを特徴とするピーク抑圧回路。
  2. 前記間隔閾値は、前記入力信号中の前記ピーク信号の平均信号間隔に基づいて設定されることを特徴とする請求項1に記載のピーク抑圧回路。
  3. 前記間隔閾値は、帯域制限後の1個の前記インパルス信号の時間軸上の広がりに基づいて設定されることを特徴とする請求項1又は請求項2に記載のピーク抑圧回路。
  4. 前記インパルス信号間引き部は、前記間隔閾値に等しい時間範囲内において、前記インパルス信号生成部が生成した前記インパルス信号が複数存在するときには、強度が最大の前記インパルス信号を抽出する一方で、その他の前記インパルス信号を間引くことを特徴とする請求項1から請求項3のいずれかに記載のピーク抑圧回路。
JP2012163696A 2012-07-24 2012-07-24 ピーク抑圧回路 Active JP5990422B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012163696A JP5990422B2 (ja) 2012-07-24 2012-07-24 ピーク抑圧回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012163696A JP5990422B2 (ja) 2012-07-24 2012-07-24 ピーク抑圧回路

Publications (2)

Publication Number Publication Date
JP2014027342A JP2014027342A (ja) 2014-02-06
JP5990422B2 true JP5990422B2 (ja) 2016-09-14

Family

ID=50200649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012163696A Active JP5990422B2 (ja) 2012-07-24 2012-07-24 ピーク抑圧回路

Country Status (1)

Country Link
JP (1) JP5990422B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6776699B2 (ja) * 2016-07-27 2020-10-28 日本電気株式会社 ピーク抑圧回路及びピーク抑圧方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4100996B2 (ja) * 2002-08-13 2008-06-11 シャープ株式会社 重み推定方法並びに重み推定装置及びそれを備えた干渉除去装置と受信機
JP3990974B2 (ja) * 2002-11-26 2007-10-17 株式会社日立コミュニケーションテクノロジー ピークファクタ低減装置
JP4625410B2 (ja) * 2006-01-19 2011-02-02 株式会社日立国際電気 送信機
JP5138508B2 (ja) * 2008-08-22 2013-02-06 日本無線株式会社 ピークリミッタ回路
JP5175751B2 (ja) * 2009-01-21 2013-04-03 株式会社日立製作所 ピークファクタ低減装置および基地局

Also Published As

Publication number Publication date
JP2014027342A (ja) 2014-02-06

Similar Documents

Publication Publication Date Title
KR102207599B1 (ko) 블록 기반 파고율 저감
JP4823013B2 (ja) ピークファクタ低減装置およびベースバンド信号処理装置
JP4823107B2 (ja) Ofdm変調装置
JP4625434B2 (ja) 送信機
EP2875620B1 (en) Method and system for aligning signals widely spaced in frequency for wideband digital predistortion in wireless communication systems
WO2016106719A1 (zh) 一种信号的削波处理方法和设备
JP2011087339A (ja) 信号ピーク電圧抑圧装置
JP2007194825A (ja) マルチキャリア信号送信装置
US20110249768A1 (en) Peak suppression device and peak suppression method
JP4617232B2 (ja) 送信機
KR101877268B1 (ko) Pc-cfr 장치 및 papr 감소 방법, 및 피크 값 결정 장치
JP4837669B2 (ja) マルチキャリア送信装置
KR101495473B1 (ko) 비인과적 직교 주파수 분할 다중 테이퍼진 피크 억제
JPWO2010055639A1 (ja) 変調装置及び変調方法
JP5990422B2 (ja) ピーク抑圧回路
JP2008294519A (ja) 通信装置
JP2008048195A (ja) ピーク抑圧装置
JP2010050765A (ja) ピークリミッタ回路
WO2014107973A1 (zh) 一种lte系统的基带消峰方法及装置
JP2014027343A (ja) ピーク抑圧回路
JP2020036277A (ja) ピーク抑圧回路、ピーク抑圧方法、および送信装置
JP6070820B2 (ja) 通信装置及びそのピーク抑圧方法
KR20110038991A (ko) 멀티캐리어 시스템에서 피크치 감소를 위한 상쇄 펄스 생성기 동작 방법 및 그를 위한 pc-cfr 장치
JP5339102B2 (ja) ピーク抑圧回路、及び、無線送信機
JP2018019246A (ja) ピーク抑圧回路及びピーク抑圧方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160815

R150 Certificate of patent or registration of utility model

Ref document number: 5990422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150