JP2014027343A - ピーク抑圧回路 - Google Patents
ピーク抑圧回路 Download PDFInfo
- Publication number
- JP2014027343A JP2014027343A JP2012163700A JP2012163700A JP2014027343A JP 2014027343 A JP2014027343 A JP 2014027343A JP 2012163700 A JP2012163700 A JP 2012163700A JP 2012163700 A JP2012163700 A JP 2012163700A JP 2014027343 A JP2014027343 A JP 2014027343A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- peak
- impulse
- unit
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【課題】本発明は、平均電力より高い電力のピーク信号を抑圧するにあたり、インパルス信号の帯域制限の回路規模を低減するとともに、隣接チャネル漏洩電力比を向上させる。
【解決手段】ピーク抑圧回路Lは、ピーク強度が強度閥値より大きいピーク信号をマルチキャリア信号中に検出するピーク信号検出部4と、ピーク信号検出部4が検出したピーク信号のピーク時刻でのインパルス信号を生成するインパルス信号生成部5と、インパルス信号生成部5が生成したインパルス信号に対して、マルチキャリア信号を構成する各シングルキャリア信号の帯域の範囲内で帯域制限を行う複素FIRフィルタ部13と、複素FIRフィルタ部13での帯域制限後のインパルス信号をマルチキャリア信号から減算し、マルチキャリア信号中のピーク信号を抑圧するピーク信号抑圧部10と、を備える。
【選択図】図5
【解決手段】ピーク抑圧回路Lは、ピーク強度が強度閥値より大きいピーク信号をマルチキャリア信号中に検出するピーク信号検出部4と、ピーク信号検出部4が検出したピーク信号のピーク時刻でのインパルス信号を生成するインパルス信号生成部5と、インパルス信号生成部5が生成したインパルス信号に対して、マルチキャリア信号を構成する各シングルキャリア信号の帯域の範囲内で帯域制限を行う複素FIRフィルタ部13と、複素FIRフィルタ部13での帯域制限後のインパルス信号をマルチキャリア信号から減算し、マルチキャリア信号中のピーク信号を抑圧するピーク信号抑圧部10と、を備える。
【選択図】図5
Description
本発明は、平均電力より高い電力のピーク信号を抑圧するピーク抑圧回路に関する。
平均電力より高い電力のピーク信号を抑圧する特許文献1のピーク抑圧回路の構成を図1に示す。特許文献1のピーク抑圧回路Lは、複数キャリア周波数合成部1、NCO(Numerical Controlled Oscillator)発生部2、IQ二乗和計算部3、ピーク信号検出部4、インパルス信号生成部5、遅延回路6、キャリア毎重み付け部7、インパルス信号帯域制限部8、遅延回路9、ピーク信号抑圧部10、遅延回路11及び複数キャリア周波数合成部12から構成される。
ピーク抑圧回路Lは、複数(図1では、n=1、2の2系列)のベースバンド信号Input−IQnを入力され、マルチキャリア信号Output−IQを出力する。マルチキャリア信号Output−IQは、平均電力より高い電力のピーク信号を抑圧される。
複数キャリア周波数合成部1は、ベースバンド信号Input−IQnを入力され、入力されたベースバンド信号Input−IQnを利用して、NCO発生部2から入力されたキャリア信号Fnを変調し、変調したキャリア信号Fnを合成して、マルチキャリア信号IQを生成する。IQ二乗和計算部3は、複数キャリア周波数合成部1から入力されたマルチキャリア信号IQに対して、IQ二乗和つまり信号電力Aを計算する。
ピーク信号検出部4は、IQ二乗和計算部3から入力された信号電力Aの情報に対して、サンプリングを実行して、ピーク強度が強度閥値より大きいピーク信号Pを検出する。インパルス信号生成部5は、ピーク信号検出部4から入力されたピーク信号Pに対して、ピーク信号Pのピーク時刻でのインパルス信号Iを生成する。インパルス信号Iの信号強度は、強度閥値をピーク強度から減算した信号強度に比例する。
キャリア毎重み付け部7は、インパルス信号生成部5から入力されたインパルス信号Iに対して、(各ベースバンド信号IQnの信号強度)/(マルチキャリア信号IQの信号強度)に比例する、各ベースバンド信号IQnに適用される各インパルス信号Inを計算する。遅延回路6は、ベースバンド信号Input−IQnを入力され、複数キャリア周波数合成部1、IQ二乗和計算部3、ピーク信号検出部4及びインパルス信号生成部5での処理時間だけ、ベースバンド信号IQnをキャリア毎重み付け部7に遅延出力する。
インパルス信号帯域制限部8は、キャリア毎重み付け部7から入力された各インパルス信号Inに対して、各ベースバンド信号IQnの帯域の範囲内で帯域制限を行って、各ベースバンド信号IQnに適用される各インパルス信号LInを計算する。
ピーク信号抑圧部10は、インパルス信号帯域制限部8から入力された各インパルス信号LInを各ベースバンド信号IQnから減算して、強度を抑圧した各ベースバンド信号LIQnを計算する。遅延回路9は、ベースバンド信号Input−IQnを入力され、遅延回路6、キャリア毎重み付け部7及びインパルス信号帯域制限部8での処理時間だけ、ベースバンド信号IQnをピーク信号抑圧部10に遅延出力する。
複数キャリア周波数合成部12は、ピーク信号抑圧部10から入力されたベースバンド信号LIQnを利用して、NCO発生部2から後述する遅延回路11を介して入力されたキャリア信号Fnを変調し、変調したキャリア信号Fnを合成して、マルチキャリア信号Output−IQを生成する。遅延回路11は、NCO発生部2からキャリア信号Fnを入力され、遅延回路9及びピーク信号抑圧部10の処理時間だけ、キャリア信号Fnを複数キャリア周波数合成部12に遅延出力する。
ここで、他の技術として、各ベースバンド信号IQnに対してピーク信号を検出することも考えられる。しかし、他の技術では、各ベースバンド信号IQnでは、ピーク信号が抑圧されたとしても、マルチキャリア信号Output−IQでは、ピーク信号が抑圧されないことが考えられる。そこで、特許文献1では、マルチキャリア信号IQに対してピーク信号を検出するのである。よって、最大電力対平均電力比(PAPR:Peak−to−Average Power Ratio)が改善される。
そして、特許文献1では、各インパルス信号Inに対して、各ベースバンド信号IQnの帯域の範囲内で、帯域制限を行う。よって、隣接チャネル漏洩電力比が改善される。
特許文献1のピーク抑圧の処理を図2に示す。図2では、ピーク抑圧回路Lは、4系列(n=1、2、3、4)のベースバンド信号Input−IQnを入力され、マルチキャリア信号Output−IQを出力する。
図2の左から1列目に示した信号は、ピーク信号抑圧部10でのピーク抑圧前のベースバンド信号IQnである。図2の左から2列目に示した信号は、インパルス信号帯域制限部8での帯域制限後のインパルス信号LInである。図2の左から3列目に示した信号は、ピーク信号抑圧部10でのピーク抑圧後のベースバンド信号LIQnである。
図2の左から4列目に示した信号は、複数キャリア周波数合成部12が出力するマルチキャリア信号Output−IQである。各ベースバンド信号LIQn(n=1、2、3、4)は、それぞれ各帯域Δfn(n=1、2、3、4)を用いて、変調/送信される。
特許文献1では、インパルス信号帯域制限部8として、FIR(Finite Impulse Response)フィルタを適用することができる。このとき、インパルス信号Inをラッチするインパルスラッチ回路と、インパルス信号Inにタップ係数を乗算する乗算回路は、それぞれ、{(帯域Δfnの領域数)×2(“2”は、I成分及びQ成分のそれぞれに対して、1回路が必要であることを示す。)×(同時刻に処理可能なピーク信号の上限数)}個も必要となる。また、特許文献1では、複数キャリア周波数合成部1、12において、マルチキャリア信号を2回も生成する必要がある。
平均電力より高い電力のピーク信号を抑圧する解決課題のピーク抑圧回路の構成を図3に示す。解決課題のピーク抑圧回路Lは、複数キャリア周波数合成部1、NCO発生部2、IQ二乗和計算部3、ピーク信号検出部4、インパルス信号生成部5、インパルス信号帯域制限部8、遅延回路9及びピーク信号抑圧部10から構成される。
複数キャリア周波数合成部1、NCO発生部2、IQ二乗和計算部3、ピーク信号検出部4及びインパルス信号生成部5の処理は、解決課題及び特許文献1で同様である。
インパルス信号帯域制限部8は、マルチキャリア信号IQが1個のシングルキャリア信号から構成されるとみなし、インパルス信号生成部5から入力されたインパルス信号Iに対して、図4に後述のように帯域制限を行って、インパルス信号LIを計算する。
ピーク信号抑圧部10は、インパルス信号帯域制限部8から入力されたインパルス信号LIをマルチキャリア信号IQから減算して、ピーク信号を抑圧したマルチキャリア信号Output−IQを生成する。遅延回路9は、マルチキャリア信号IQを複数キャリア周波数合成部1から入力され、IQ二乗和計算部3、ピーク信号検出部4、インパルス信号生成部5及びインパルス信号帯域制限部8での処理時間だけ、マルチキャリア信号IQをピーク信号抑圧部10に遅延出力する。
解決課題のピーク抑圧の処理を図4に示す。図4では、ピーク抑圧回路Lは、1系列(n=2)のベースバンド信号Input−IQnを入力されることなく、3系列(n=1、3、4)のベースバンド信号Input−IQnを入力されたうえで、マルチキャリア信号Output−IQを出力する。
図4の左から1番目に示した信号は、ピーク信号抑圧部10でのピーク抑圧前のマルチキャリア信号IQである。図4の左から2番目に示した信号は、インパルス信号帯域制限部8での帯域制限後のインパルス信号LIである。図4の左から3番目に示した信号は、ピーク信号抑圧部10でのピーク抑圧後のマルチキャリア信号Output−IQである。各ベースバンド信号Input−IQn(n=1、3、4)は、それぞれ各帯域Δfn(n=1、3、4)を用いて、変調/送信される。
解決課題では、インパルス信号帯域制限部8として、FIRフィルタを適用することができる。このとき、インパルス信号Iをラッチするインパルスラッチ回路と、インパルス信号Iにタップ係数を乗算する乗算回路は、それぞれ、{1(“1”は、マルチキャリア信号IQに対して、処理を行うことを示す。)×2(“2”は、I成分及びQ成分のそれぞれに対して、1回路が必要であることを示す。)×(同時刻に処理可能なピーク信号の上限数)}個あればよい。また、解決課題では、複数キャリア周波数合成部1において、マルチキャリア信号を1回生成すればよい。
解決課題では、インパルス信号帯域制限部8は、マルチキャリア信号IQが1個のシングルキャリア信号から構成されるとみなし、インパルス信号Iに対して、帯域制限を行って、インパルス信号LIを計算する。すると、ピーク抑圧前のマルチキャリア信号IQにおいて、帯域Δf2での歯抜けを設定したとしても、帯域制限後のインパルス信号LIにおいて、帯域Δf2での信号が生じるため、ピーク抑圧後のマルチキャリア信号Output−IQにおいて、帯域Δf2での歯抜けを反映させることができない。よって、隣接帯域Δfnから帯域Δf2への隣接チャネル漏洩電力比を向上させることができない。
そこで、前記課題を解決するために、本発明は、平均電力より高い電力のピーク信号を抑圧するピーク抑圧回路において、インパルス信号の帯域制限の回路規模を低減するとともに、隣接チャネル漏洩電力比を向上させることを目的とする。
上記目的を達成するために、複素インパルス応答フィルタを用いて、入力信号の帯域の範囲内で、インパルス信号の帯域制限を行うこととした。
本発明は、ピーク強度が強度閥値より大きいピーク信号を入力信号中に検出し、検出した前記ピーク信号のピーク時刻でのインパルス信号を生成するインパルス信号生成部と、前記インパルス信号生成部が生成した前記インパルス信号に対して、前記入力信号の帯域の範囲内で帯域制限を行う複素インパルス応答フィルタ部と、前記複素インパルス応答フィルタ部での帯域制限後の前記インパルス信号を前記入力信号から減算し、前記入力信号中の前記ピーク信号を抑圧するピーク信号抑圧部と、を備えることを特徴とするピーク抑圧回路である。
この構成によれば、入力信号がマルチキャリア信号であるときには、インパルス信号の帯域制限の回路規模を低減するとともに、隣接チャネル漏洩電力比を向上できる。また、入力信号がシングルキャリア信号であるときでも、本発明は適用可能である。
また、本発明は、前記入力信号がマルチキャリア信号であるときに、前記インパルス信号生成部は、ピーク強度が強度閥値より大きい前記ピーク信号を前記マルチキャリア信号中に検出し、検出した前記ピーク信号のピーク時刻での前記インパルス信号を生成し、前記複素インパルス応答フィルタ部は、前記インパルス信号生成部が生成した前記インパルス信号に対して、前記マルチキャリア信号を構成する各シングルキャリア信号の帯域の範囲内で帯域制限を行い、前記ピーク信号抑圧部は、前記複素インパルス応答フィルタ部での帯域制限後の前記インパルス信号を前記マルチキャリア信号から減算し、前記マルチキャリア信号中の前記ピーク信号を抑圧することを特徴とするピーク抑圧回路である。
この構成によれば、入力信号がマルチキャリア信号であるときには、インパルス信号の帯域制限の回路規模を低減するとともに、隣接チャネル漏洩電力比を向上できる。
また、本発明は、前記複素インパルス応答フィルタ部は、前記マルチキャリア信号の帯域が、予め設定された複数のシングルキャリア信号の帯域のうち、いずれのシングルキャリア信号の帯域を含むかに応じて、予め設定された複数のタップ係数のセットのうち、いずれかのタップ係数のセットを用いることを特徴とするピーク抑圧回路である。
この構成によれば、マルチキャリア信号における帯域の歯抜けのパターンに応じて、隣接チャネル漏洩電力比を向上できるタップ係数のセットを用いる。
本発明は、平均電力より高い電力のピーク信号を抑圧するピーク抑圧回路において、インパルス信号の帯域制限の回路規模を低減するとともに、隣接チャネル漏洩電力比を向上させることができる。
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施の例であり、本発明は以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
平均電力より高い電力のピーク信号を抑圧する本発明のピーク抑圧回路の構成を図5に示す。本発明のピーク抑圧回路Lは、複数キャリア周波数合成部1、NCO発生部2、IQ二乗和計算部3、ピーク信号検出部4、インパルス信号生成部5、遅延回路9、ピーク信号抑圧部10、複素FIRフィルタ部13及びタップ係数記憶部14から構成される。
複数キャリア周波数合成部1、NCO発生部2、IQ二乗和計算部3、ピーク信号検出部4及びインパルス信号生成部5の処理は、本発明及び特許文献1で同様である。
複素FIRフィルタ部13は、マルチキャリア信号IQが複数のシングルキャリア信号から構成されると考えて、インパルス信号生成部5から入力されたインパルス信号Iに対して、図6に後述のように帯域制限を行って、インパルス信号LIを計算する。
ピーク信号抑圧部10は、複素FIRフィルタ部13から入力されたインパルス信号LIをマルチキャリア信号IQから減算して、ピーク信号を抑圧したマルチキャリア信号Output−IQを生成する。遅延回路9は、マルチキャリア信号IQを複数キャリア周波数合成部1から入力され、IQ二乗和計算部3、ピーク信号検出部4、インパルス信号生成部5及び複素FIRフィルタ部13での処理時間だけ、マルチキャリア信号IQをピーク信号抑圧部10に遅延出力する。タップ係数記憶部14については、後述する。
本発明のピーク抑圧の処理を図6に示す。図6では、ピーク抑圧回路Lは、1系列(n=2)のベースバンド信号Input−IQnを入力されることなく、3系列(n=1、3、4)のベースバンド信号Input−IQnを入力されたうえで、マルチキャリア信号Output−IQを出力する。
図6の左から1番目に示した信号は、ピーク信号抑圧部10でのピーク抑圧前のマルチキャリア信号IQである。図6の左から2番目に示した信号は、複素FIRフィルタ部13での帯域制限後のインパルス信号LIである。図6の左から3番目に示した信号は、ピーク信号抑圧部10でのピーク抑圧後のマルチキャリア信号Output−IQである。各ベースバンド信号Input−IQn(n=1、3、4)は、それぞれ各帯域Δfn(n=1、3、4)を用いて、変調/送信される。
本発明では、インパルス信号の帯域制限において、複素FIRフィルタ部13を適用する。このとき、インパルス信号Iをラッチするインパルスラッチ回路と、インパルス信号Iにタップ係数を乗算する乗算回路は、それぞれ、{1(“1”は、マルチキャリア信号IQに対して、処理を行うことを示す。)×4(“4”は、I成分及びQ成分のそれぞれに対して、2回路が必要であることを示す。)×(同時刻に処理可能なピーク信号の上限数)}個あればよい。また、本発明では、複数キャリア周波数合成部1において、マルチキャリア信号を1回生成すればよい。
図6のように4個の帯域Δf1、Δf2、Δf3、Δf4を考えるときに、特許文献1、解決課題及び本発明において、同時刻に処理可能なピーク信号の上限数を同一に設定したうえで、インパルス信号の帯域制限の回路規模を比較する。特許文献1では、インパルスラッチ回路及び乗算回路は、それぞれ、4×2=8に比例する個数だけ必要である。解決課題では、インパルスラッチ回路及び乗算回路は、それぞれ、1×2=2に比例する個数だけ必要である。本発明では、インパルスラッチ回路及び乗算回路は、それぞれ、1×4=4に比例する個数だけ必要である。
このように、本発明では、多数の帯域Δfnを考えるほど、隣接チャネル漏洩電力比を犠牲にすることなく、インパルス信号の帯域制限の回路規模を低減することができる。
本発明では、複素FIRフィルタ部13は、マルチキャリア信号IQが複数のシングルキャリア信号から構成されると考えて、インパルス信号Iに対して、帯域制限を行って、インパルス信号LIを計算する。すると、ピーク抑圧前のマルチキャリア信号IQにおいて、帯域Δf2での歯抜けを設定したならば、帯域制限後のインパルス信号LIにおいて、帯域Δf2での信号が生じないため、ピーク抑圧後のマルチキャリア信号Output−IQにおいて、帯域Δf2での歯抜けを反映させることができる。よって、隣接帯域Δfnから帯域Δf2への隣接チャネル漏洩電力比を向上させることができる。
図6のように4個の帯域Δf1、Δf2、Δf3、Δf4を考えるときに、タップ係数記憶部14は、マルチキャリア信号IQにおける、24−2=14通りの帯域の歯抜けのパターンに応じた、隣接チャネル漏洩電力比を向上できる、24−2=14通りのタップ係数Tのセットを記憶する。ここで、“24”は、各帯域Δfnで歯抜けがあるかないかの全パターンを考えたことを示す。そして、“−2”は、全帯域Δfnで歯抜けがあるパターン及び全帯域Δfnで歯抜けがないパターンを除いたことを示す。複素FIRフィルタ部13は、帯域の歯抜けのパターンに応じて、タップ係数Tのセットを用いる。
このように、本発明では、例えば、LTE(Long Term Evolution)での通信事業者への周波数帯域の割り当てパターンに応じて、隣接チャネル漏洩電力比を向上させたうえで、平均電力より高い電力のピーク信号を抑圧することができる。
以上の実施形態では、ピーク抑圧回路Lは、マルチキャリア信号を出力しているが、以下の変形例として、ピーク抑圧回路Lは、シングルキャリア信号を出力してもよい。このとき、複数キャリア周波数合成部1は不要である。そして、NCO発生部2は、マルチキャリア信号に対応する必要はなく、シングルキャリア信号に対応できればよい。
本発明に係るピーク抑圧回路は、マルチキャリア信号又はシングルキャリア信号の送信装置において、平均電力より高い電力のピーク信号を抑圧するにあたり、インパルス信号の帯域制限の回路規模を低減するとともに、隣接チャネル漏洩電力比を向上させる。
L:ピーク抑圧回路
1:複数キャリア周波数合成部
2:NCO発生部
3:IQ二乗和計算部
4:ピーク信号検出部
5:インパルス信号生成部
6:遅延回路
7:キャリア毎重み付け部
8:インパルス信号帯域制限部
9:遅延回路
10:ピーク信号抑圧部
11:遅延回路
12:複数キャリア周波数合成部
13:複素FIRフィルタ部
14:タップ係数記憶部
1:複数キャリア周波数合成部
2:NCO発生部
3:IQ二乗和計算部
4:ピーク信号検出部
5:インパルス信号生成部
6:遅延回路
7:キャリア毎重み付け部
8:インパルス信号帯域制限部
9:遅延回路
10:ピーク信号抑圧部
11:遅延回路
12:複数キャリア周波数合成部
13:複素FIRフィルタ部
14:タップ係数記憶部
Claims (3)
- ピーク強度が強度閥値より大きいピーク信号を入力信号中に検出し、検出した前記ピーク信号のピーク時刻でのインパルス信号を生成するインパルス信号生成部と、
前記インパルス信号生成部が生成した前記インパルス信号に対して、前記入力信号の帯域の範囲内で帯域制限を行う複素インパルス応答フィルタ部と、
前記複素インパルス応答フィルタ部での帯域制限後の前記インパルス信号を前記入力信号から減算し、前記入力信号中の前記ピーク信号を抑圧するピーク信号抑圧部と、
を備えることを特徴とするピーク抑圧回路。 - 前記入力信号がマルチキャリア信号であるときに、前記インパルス信号生成部は、ピーク強度が強度閥値より大きい前記ピーク信号を前記マルチキャリア信号中に検出し、検出した前記ピーク信号のピーク時刻での前記インパルス信号を生成し、
前記複素インパルス応答フィルタ部は、前記インパルス信号生成部が生成した前記インパルス信号に対して、前記マルチキャリア信号を構成する各シングルキャリア信号の帯域の範囲内で帯域制限を行い、
前記ピーク信号抑圧部は、前記複素インパルス応答フィルタ部での帯域制限後の前記インパルス信号を前記マルチキャリア信号から減算し、前記マルチキャリア信号中の前記ピーク信号を抑圧することを特徴とする請求項1に記載のピーク抑圧回路。 - 前記複素インパルス応答フィルタ部は、前記マルチキャリア信号の帯域が、予め設定された複数のシングルキャリア信号の帯域のうち、いずれのシングルキャリア信号の帯域を含むかに応じて、予め設定された複数のタップ係数のセットのうち、いずれかのタップ係数のセットを用いることを特徴とする請求項2に記載のピーク抑圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012163700A JP2014027343A (ja) | 2012-07-24 | 2012-07-24 | ピーク抑圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012163700A JP2014027343A (ja) | 2012-07-24 | 2012-07-24 | ピーク抑圧回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014027343A true JP2014027343A (ja) | 2014-02-06 |
Family
ID=50200650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012163700A Pending JP2014027343A (ja) | 2012-07-24 | 2012-07-24 | ピーク抑圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014027343A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9515861B2 (en) | 2014-06-19 | 2016-12-06 | Fujitsu Limited | Peak suppression apparatus |
US9813273B2 (en) | 2014-10-22 | 2017-11-07 | Fujitsu Limited | Peak suppression device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050765A (ja) * | 2008-08-22 | 2010-03-04 | Japan Radio Co Ltd | ピークリミッタ回路 |
WO2010074187A1 (ja) * | 2008-12-22 | 2010-07-01 | 日本電気株式会社 | 電力制限回路 |
JP2010226589A (ja) * | 2009-03-25 | 2010-10-07 | Nec Corp | マルチキャリア送信信号のピークファクタ低減装置及び方法 |
-
2012
- 2012-07-24 JP JP2012163700A patent/JP2014027343A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050765A (ja) * | 2008-08-22 | 2010-03-04 | Japan Radio Co Ltd | ピークリミッタ回路 |
WO2010074187A1 (ja) * | 2008-12-22 | 2010-07-01 | 日本電気株式会社 | 電力制限回路 |
JP2010226589A (ja) * | 2009-03-25 | 2010-10-07 | Nec Corp | マルチキャリア送信信号のピークファクタ低減装置及び方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9515861B2 (en) | 2014-06-19 | 2016-12-06 | Fujitsu Limited | Peak suppression apparatus |
US9813273B2 (en) | 2014-10-22 | 2017-11-07 | Fujitsu Limited | Peak suppression device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4823107B2 (ja) | Ofdm変調装置 | |
US9521024B2 (en) | Device of crest factor reduction | |
US7974581B2 (en) | Transmitter | |
KR101679105B1 (ko) | 피크 전력 억제 회로와 이 회로를 갖는 통신 장치 | |
JP6085976B2 (ja) | 信号処理回路及び信号処理方法 | |
JP2007194825A (ja) | マルチキャリア信号送信装置 | |
WO2010061914A1 (ja) | ピーク抑圧装置およびピーク抑圧方法 | |
JP4617232B2 (ja) | 送信機 | |
JP2004104162A (ja) | 振幅制限装置 | |
US9031144B2 (en) | Peak factor reduction device and wireless transmitter | |
KR101495473B1 (ko) | 비인과적 직교 주파수 분할 다중 테이퍼진 피크 억제 | |
JP2014027343A (ja) | ピーク抑圧回路 | |
KR101664797B1 (ko) | Ofdm신호의 papr를 감쇄하기 위한 방법 및 이를 이용한 ofdm 송신기 | |
JP5138508B2 (ja) | ピークリミッタ回路 | |
JP2008048195A (ja) | ピーク抑圧装置 | |
JP2008294519A (ja) | 通信装置 | |
JP4288458B2 (ja) | 振幅制限回路及びcdma通信装置 | |
JP2011176406A (ja) | 無線通信システム、無線通信システムにおける送信装置および送信方法 | |
JP2014192648A (ja) | ピーク低減回路及びピーク低減方法 | |
JP5990422B2 (ja) | ピーク抑圧回路 | |
JP5233784B2 (ja) | マルチキャリア送信信号のピークファクタ低減装置及び方法 | |
JP5923991B2 (ja) | ピークファクタ低減回路及びその制御方法 | |
JP2013042232A (ja) | ピーク抑圧装置 | |
JP2010171610A (ja) | ピークファクタ低減装置および基地局 | |
WO2014141335A1 (ja) | 通信装置及びそのピーク抑圧方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161115 |