KR101679105B1

KR101679105B1 - 피크 전력 억제 회로와 이 회로를 갖는 통신 장치

Info

Publication number: KR101679105B1
Application number: KR1020127020193A
Authority: KR
Inventors: 다카시 마에하타; 미하일 일라리오노프
Original assignee: 스미토모덴키고교가부시키가이샤
Priority date: 2010-02-24
Filing date: 2010-11-15
Publication date: 2016-11-23
Also published as: CN102783059B; TW201212595A; EP2541816A1; US20120300824A1; EP2541816A4; US8744002B2; JP2011176618A; KR20130009945A; WO2011104951A1; CN102783059A; TWI489830B; JP5212402B2

Abstract

본 발명의 과제는, IQ 베이스 밴드 신호의 피크 전력을 보다 확실하게 억제할 수 있는 피크 전력 억제 회로(9)를 제공하는 것이다. 본 발명은, IQ 베이스 밴드 신호를 클리핑 처리하는 피크 전력 억제 회로(9)에 관한 것이다. 이 억제 회로(9)는, IQ 베이스 밴드 신호의 순시 전력(P)을 산출하는 전력 산출부(13)와, IQ 베이스 밴드 신호의 주파수 대역(B) 내와 그 대역 외의 양쪽의 주파수 성분을 갖는 상쇄용 펄스(S)를 유지하는 펄스 유지부(22)와, 산출된 순시 전력(P)이 정해진 임계값(Pth)보다 큰 IQ 베이스 밴드 신호에 대하여, 이 신호의 임계값(Pth)으로부터의 증분(ΔI, ΔQ)에 상쇄용 펄스(S)를 승산하여 얻어지는 상쇄 신호(Ic, Qc)를 감산하는 클리핑 처리부(17)를 포함한다.

Description

피크 전력 억제 회로와 이 회로를 갖는 통신 장치{PEAK POWER SUPPRESSION CIRCUIT, AND COMMUNICATION DEVICE PROVIDED WITH SAID CIRCUIT}

본 발명은, IQ 베이스 밴드 신호를 클리핑 처리하는 피크 전력 억제 회로와, 이 회로를 갖는 통신 장치에 관한 것이다. 보다 구체적으로는, 무선 송신기에 있어서의 전력 증폭 회로에 입력하는 IQ 베이스 밴드 신호의 진폭 제한을 보다 적절히 행하기 위한 클리핑 방법의 개량에 관한 것이다.

예컨대, OFDM(Orthogonal Frequency Division Multiplex: 직교 주파수 분할 다중) 방식이나 W-CDMA(Wideband Code Division Multiple Access) 방식과 같은, 복수의 반송파를 이용하여 송신 신호를 변조하는 방식에서는, 반송파의 위상이 중첩되어 큰 피크 전력을 갖는 신호가 되는 경우가 있다.

한편, 전력 증폭기(파워 앰프)에는 우수한 선형성이 요구되지만, 최대 출력을 초과하는 레벨의 신호가 입력되면, 출력이 포화하여 비선형 왜곡이 증대된다.

이 때문에, 큰 피크 전력의 신호를 비선형 증폭기에 입력하면 출력 신호에 비선형 왜곡이 생겨, 수신측에서의 수신 특성의 열화나 대역 외 복사(輻射)의 원인이 된다.

피크 전력에 대하여 비선형 왜곡을 증대시키지 않기 위해서는, 다이내믹 레인지가 넓은 전력 증폭기가 필요하게 되지만, 빈번하게는 출현하지 않는 피크 전력이기 때문에 증폭기의 다이내믹 레인지를 넓히면, 시간축 상의 파형의 평균 전력과 단시간의 피크 전력의 비(PAPR: Peak to Average Power Ratio)가 커져 전력 효율이 나빠진다.

따라서, 출현 빈도가 낮은 큰 피크 전력의 신호에 대해서는, 그대로 증폭기에 입력하는 것보다 입력 전에 억제하는 편이 합리적이다. 그래서, 전력 증폭 전의 IQ 베이스 밴드 신호의 피크 전력을 억제하기 위해서, 정해진 임계값을 초과하는 피크 전력의 IQ 베이스 밴드 신호에 대하여 순간적으로 역방향의 진폭을 부여하는 클리핑 처리를 행하는 것이 있다.

이러한 클리핑 처리는, 시간축 상에서 임펄스형의 신호를 역방향으로 인가하는 처리이기 때문에, 주파수축 상에서는, 넓은 주파수 대역의 노이즈가 인가되는 것과 동일한 것이 된다. 그 때문에, 클리핑 처리만을 단순히 행한 경우에는, 대역 외에 노이즈를 생기게 한다고 하는 문제가 있다.

그래서, 이러한 대역외 복사의 문제에 대처하기 위해서, NS-CFR(Noise Shaping-Crest Factor Reduction) 및 PC-CFR(Peak Cancellation-Crest Factor Reduction)이라 불리는 피크 전력 억제 회로가 알려져 있다.

이 중, NS-CFR 회로는, 순시(瞬時) 전력이 임계값을 초과하는 IQ 베이스 밴드 신호의 피크 성분(임계값으로부터의 증분)에 대하여, 저역 필터나 FIR(Finite impulse Response) 필터 등으로 필터링을 행하여 대역 제한하고, 이 대역 제한 후의 피크 성분을 원래의 IQ 베이스 밴드 신호로부터 감산하는 것이다(특허문헌 1 참조).

또한, PC-CFR 회로는, 클리핑하여도 대역외 복사를 발생시키지 않기 위한 상쇄용 펄스(기본 함수 파형)를 미리 설정해 두고, 순시 전력이 임계값을 초과하는 IQ 베이스 밴드 신호의 피크 성분(임계값으로부터의 증분)에 그 상쇄용 펄스를 승산하여 구한 상쇄 신호를, 원래의 IQ 베이스 밴드 신호로부터 감산하는 것이다(특허문헌 2 및 3 참조).

특허문헌 1 : 일본 특허 제3954341호 공보 특허문헌 2 : 일본 특허 제3853509호 공보 특허문헌 3 : 일본 특허 공개 제2004-135087호 공보(도 1∼도 6)

상기 CFR 회로에 의한 클리핑 처리의 본질은, 요컨대, 임계값을 초과하는 피크 전력이 발생하는 순간에, IQ 베이스 밴드 신호에 상쇄 신호를 인가함으로써 피크를 그 임계값 정도로 억압하는 점에 있다.

이 때문에, 상쇄용 펄스를 증분에 승산한 상쇄 신호로 피크를 상쇄하는 PC-CFR 회로에서는, 상쇄용 펄스의 펄스폭이 좁으면 좁을수록 목표로 한 순간의 피크만을 상쇄할 수 있고, 그 후의 신호 파형에 영향을 부여하지 않는 이상적인 클리핑 처리를 행할 수 있다.

그런데, 종래의 PC-CFR 회로에서는, 송신에 사용하는 주파수 대역 내의 신호 성분만을 이용하여 상쇄용 펄스를 생성하고 있었기 때문에, 그 펄스폭을 그다지 좁게 할 수 없었다.

따라서, 상기 상쇄용 펄스를 이용한 상쇄 신호로 IQ 베이스 밴드 신호를 상쇄하면, 상쇄 신호가 피크시 이후의 신호 파형과 간섭하여 새로운 피크 파형이 생성되어 버려 IQ 베이스 밴드 신호의 피크 전력을 확실하게 억제할 수 없는 경우가 있었다.

본 발명은, 이러한 종래의 문제점을 감안하여 IQ 베이스 밴드 신호의 피크 전력을 보다 확실하게 억제할 수 있는 피크 전력 억제 회로 등을 제공하는 것을 목적으로 한다.

(1) 본 발명의 피크 전력 억제 회로는, IQ 베이스 밴드 신호를 클리핑 처리하는 피크 전력 억제 회로로서, 상기 IQ 베이스 밴드 신호의 순시 전력을 산출하는 전력 산출부와, 상기 IQ 베이스 밴드 신호의 주파수 대역 내와 그 대역 외의 양쪽의 주파수 성분을 갖는 상쇄용 펄스를 유지하는 펄스 유지부와, 산출된 상기 순시 전력이 정해진 임계값보다 큰 상기 IQ 베이스 밴드 신호에 대하여, 이 신호의 상기 임계값으로부터의 증분에 상기 상쇄용 펄스를 승산하여 얻어지는 상쇄 신호를 감산하는 클리핑 처리부를 포함하고 있는 것을 특징으로 한다.

본 발명의 피크 전력 억제 회로에 따르면, 상기 클리핑 처리부가, IQ 베이스 밴드 신호의 임계값으로부터의 증분에, IQ 베이스 밴드 신호의 주파수 대역 내의 주파수 성분뿐만 아니라, 그 대역 외의 주파수 성분도 갖는 상쇄용 펄스를 승산하여 얻어진 상쇄 신호를, 상기 IQ 베이스 밴드 신호로부터 감산한다.

이 때문에, 대역 외의 주파수 성분을 가진 상기 상쇄 신호는, 단시간에 변화할 수 있는 날카로운 펄스형의 신호가 되며, 이것을 감산함으로써, 새로운 피크 파형이 생기는 것을 방지할 수 있어, IQ 베이스 밴드 신호의 피크 전력을 보다 확실하게 억제할 수 있다.

(2) 본 발명의 피크 전력 억제 회로에 있어서, 상기 상쇄용 펄스는, 구체적으로는, 대역 내의 주파수 성분을 가지며 메인 로브 구간의 에너지 국재율이 85%∼99%인 기본 펄스와, 이 기본 펄스의 피크가 형성되는 시간에 있어서 급격하게 상승하는 대역외 성분을 가지며 상기 기본 펄스보다 좁은 폭으로 피크 레벨이 낮은 보조 펄스를 합성한 합성 펄스로 구성할 수 있다.

(3) 무엇보다도, 상기 보조 펄스의 주파수 성분은 IQ 베이스 밴드 신호의 주파수 대역을 포함하는 광범위한 대역에 걸쳐 있기 때문에, 이러한 보조 펄스를 포함하는 합성 펄스를 이용하여 구한 상쇄 신호를 IQ 베이스 밴드 신호로부터 감산하면, 광범위한 주파수 대역에 걸쳐 노이즈가 인가되는 것과 동일해지므로, 기본 펄스와 보조 펄스의 레벨을 적절히 설정하지 않으면, 주파수 대역 내에서의 통신 품질(EVM: Error Vector Magnitude)이 저하되거나, 대역 외에 대한 누설 전력에 의해 불필요한 노이즈가 발생하거나 할 가능성이 있다.

그래서, 본 발명의 피크 전력 억제 회로에 있어서, 상기 기본 펄스와 상기 보조 펄스의 피크 레벨은, 상기 IQ 베이스 밴드 신호의 주파수 대역 내에서 원하는 EVM을 만족하고, 원하는 인접 채널 누설 전력비(ACLR: Adjacent Channel Leakage Ratio)를 만족하도록 설정하는 것이 바람직하다.

(4) 보다 구체적으로는, 상기 기본 펄스의 피크 레벨을 α로 하고, 상기 보조 펄스의 피크 레벨을 β로 했을 때, 0.03≤β/α≤0.1을 만족하도록, 이들 레벨(α, β)의 비율을 설정하는 것이 바람직하다.

그 이유는, 이후의 실시형태에서도 상세히 설명하지만, β/α=0.1은 통상 요구되는 EVM과 ACLR를 동시에 만족하는 최대의 비율이기 때문에, 이러한 비율 β/α의 보조 펄스를 기본 펄스에 합성하면 최대의 피크 억제 효과를 얻을 수 있기 때문이다.

또한, β/α≥0.03으로 한 것은, 그 비율 β/α가 0.03 미만인 경우에는, 보조 펄스의 레벨이 너무 작아서 상쇄 신호의 감산에 의해 생기는 새로운 피크 파형을 적절히 캔슬할 수 없게 될 우려가 있기 때문이다.

(5) 본 발명의 피크 전력 억제 회로는, 상기 클리핑 처리부에서 이용하는 상기 임계값을 상기 IQ 베이스 밴드 신호의 평균 전력이 시간적으로 변동할 가능성이 있는 제어 주기마다 갱신하는 임계값 갱신부를, 더 포함하는 것이 바람직하다.

이 경우, 상기 임계값 갱신부가, 클리핑 처리부에서 이용하는 임계값을 상기 제어 주기마다 갱신하기 때문에, 예컨대, IQ 베이스 밴드 신호의 평균 전력이 비교적 작은 시간대라도, 순시 전력의 억제를 확실하게 행할 수 있다.

(6) 또한, 본 발명의 피크 전력 억제 회로는, 상기 IQ 베이스 밴드 신호를 그 주파수 대역마다의 평균 전력에 대응하여 상쇄할 수 있도록 상기 상쇄용 펄스를 생성하는 펄스 생성부를, 더 포함하는 것이 바람직하다.

이 경우, 상기 펄스 생성부에서 생성된 상쇄용 펄스를 이용함으로써, 평균 전력이 작은 쪽의 대역의 송신 전력이 상쇄 신호의 감산에 의해 필요 이상으로 저하되는 일이 없고, 주파수 대역마다 평균 전력이 상이한 IQ 베이스 밴드 신호의 경우에도, SNR을 저하시키지 않고 적절히 클리핑 처리할 수 있다.

(7) 본 발명의 통신 장치는, 본 발명의 피크 전력 억제 회로와, 그 후단에 배치된 상기 전력 증폭 회로가 탑재된 송신기를 포함하는 것으로서, 본 발명의 피크 전력 억제 회로와 동일한 작용 효과를 발휘한다.

이상과 같이, 본 발명에 따르면, IQ 베이스 밴드 신호의 주파수 대역 내의 주파수 성분뿐만 아니라, 그 대역 외의 주파수 성분도 갖는 상쇄용 펄스를 이용하여 클리핑 처리를 행하기 때문에, IQ 베이스 밴드 신호의 피크 전력을 보다 확실하게 억제할 수 있다.

도 1은 제1 실시형태에 따른 무선 통신 시스템의 전체 구성도이다.
도 2는 기지국 장치의 OFDM 송신기의 주요부를 나타낸 기능 블록도이다.
도 3은 제1 실시형태에 따른 피크 전력 억제 회로의 기능 블록도이다.
도 4는 상쇄용 펄스의 생성 방법을 나타낸 파형도이다.
도 5는 IQ 베이스 밴드 신호와 임계값의 관계를 나타낸 IQ 평면의 좌표도이다.
도 6은 LTE의 다운링크 프레임의 프레임 구성도이다.
도 7은 제2 실시형태에 따른 피크 전력 억제 회로의 기능 블록도이다.
도 8은 IQ 베이스 밴드 신호의 순시 전력과 순차적으로 갱신되는 임계값의 시간적 변화를 나타낸 그래프이다.
도 9는 제3 실시형태에 따른 무선 통신 시스템의 전체 구성도이다.
도 10은 기지국 장치의 OFDM 송신기의 주요부를 나타낸 기능 블록도이다.
도 11은 제3 실시형태에 따른 피크 전력 억제 회로의 기능 블록도이다.
도 12는 펄스 생성부의 기능 블록도이다.
도 13은 제4 실시형태에 따른 무선 통신 시스템의 전체 구성도이다.
도 14는 제4 실시형태에 따른 피크 전력 억제 회로의 기능 블록도이다.
도 15는 기본 펄스의 변화를 나타낸 시간 영역의 그래프이다.

이하, 도면을 참조하면서, 본 발명의 실시형태를 설명한다.

[제1 실시형태]

[무선 통신 시스템]

도 1은 본 발명을 적합하게 적용할 수 있는 제1 실시형태에 따른 무선 통신 시스템의 전체 구성도이다.

도 1에 도시된 바와 같이, 본 실시형태의 무선 통신 시스템은, 기지국 장치(BS: Base Station)(1)와, 이 장치(1)의 셀 내에서 그 장치(1)와 무선통신을 행하는 복수의 이동 단말(MS: Mobile Station)(2)로 구성되어 있다.

이 무선 통신 시스템에서는, 기지국 장치(1)와 이동 단말(2) 사이의 변조 방식으로서, OFDM 방식이 채용되고 있다. 이 방식은, 송신 데이터를 다수의 반송파(서브캐리어)에 싣는 멀티캐리어의 디지털 변조 방식으로서, 각 서브캐리어는 서로 직교하고 있기 때문에, 주파수 축에서 중첩이 생길 정도로 빽빽하게 데이터를 배열할 수 있는 이점이 있다.

또한, 본 실시형태의 무선 통신 시스템은, LTE(Long Term Evolution) 방식이 적용되는 휴대 전화용 시스템으로 이루어지고, 각 기지국 장치(1)와 이동 단말(2) 사이에서 LTE 방식에 준거한 통신이 행해진다.

또한, 본 발명을 적용할 수 있는 무선 통신 시스템은 LTE 방식에 한정되지 않고, W-CDMA 방식이어도 좋지만, 이하에서는, 본 발명을 LTE 방식의 기지국 장치(1)에 적용한 경우를 상정하여 설명을 진행한다.

[LTE의 다운링크 프레임]

도 6은 LTE의 다운링크 프레임의 구조를 나타낸 도면이다. 도면 중, 종축 방향은 주파수를 나타내고 있고, 횡축 방향은 시간을 나타내고 있다.

도 6에 도시된 바와 같이, 다운링크(DL) 프레임을 구성하는 합계 10개의 서브프레임(subframe＃0∼＃9)은 각각 2개의 슬롯(slot＃0과 slot＃1)에 의해 구성되어 있고, 1개의 슬롯은 7개의 OFDM 심볼에 의해 구성되어 있다(Normal Cyclic Prefix의 경우).

또한, 도면 중, 데이터 전송 상에서의 기본 단위인 리소스 블록(RB: Resource Block)은, 주파수축 방향으로 12 서브캐리어, 시간축 방향으로 7 OFDM 심볼(1슬롯)로서 정해져 있다.

따라서, 예컨대, DL 프레임의 주파수 대역폭이 5 MHz로 설정되어 있는 경우에는, 300개의 서브캐리어가 배열되기 때문에, 리소스 블록은, 주파수축 방향으로 25개 배치된다.

또한, 1개의 서브프레임의 송신 시간은 1 ms이며, 본 실시형태에서는, 1개의 서브프레임을 구성하는 2개의 슬롯이 각각 7개의 OFDM 심볼을 포함하기 때문에, 1개의 OFDM 심볼의 송신 주기(심볼 주기)는, 1/14 ms(=약 0.071 ms)로 되어 있다.

도 6에 도시된 바와 같이, 각 서브프레임의 선두에는, 기지국 장치(1)가 이동 단말(2)에 대하여, 다운링크 통신에 필요한 정보를 송신하기 위한 제어 채널이 할당되어 있다.

이 제어 채널에는, DL 제어 정보나, 이 서브프레임의 리소스 할당 정보, 하이브리드 자동 재송 요구(HARQ: Hybrid Automatic Report Request)에 의한 수신 성공 통지(ACK: Acknowledgement), 수신 실패 통지(NACK: Negative Acknowledgement) 등이 저장된다.

도 6에 도시된 DL 프레임에 있어서, PBCH(Physical Broadcast Channel)은, 브로드캐스트 송신에 의해 시스템의 대역폭 등을 단말 장치에 통지하기 위한 동보(同報) 채널로서, 0번째(＃0) 및 6번째(＃5)의 서브프레임에는, 기지국 장치(1)나 셀을 식별하기 위한 신호인, 제1 동기 신호(P-SCH: Primary Synchronization Channel) 및 제2 동기 신호(S-SCH: Secondary Synchronization Channel)가 할당되어 있다.

또한, 상기 각 채널이 할당되어 있지 않은 다른 영역(도 6 내에서 해칭이 없는 영역)의 리소스 블록은, 사용자 데이터 등을 저장하기 위한 DL 공유 통신 채널(PDSCH: Physical Downlink Shared Channel)로서 이용된다.

상기 PDSCH에 저장되는 사용자 데이터의 할당에 대해서는, 각 서브프레임의 선두에 할당되어 있는 상기 제어 채널 내의 리소스 할당 정보로 규정되어 있고, 이동 단말(2)은, 이 리소스 할당 정보에 의해 자기에 대한 데이터가 서브프레임 내에 저장되어 있는지 여부를 판단할 수 있다.

[송신기의 구성]

도 2는 기지국 장치(1)의 OFDM 송신기(3)의 주요부를 나타낸 기능 블록도이다.

이 송신기(3)는, 송신용 프로세서(4)와 전력 증폭 회로(5)를 구비하고 있고, 송신용 프로세서(4)는, 예컨대, 1 또는 복수의 메모리나 CPU를 내부에 갖는 FPGA(Field Programmable Gate Array)에 의해 구성되어 있다.

상기 FPGA는, 프로세서의 출하시나 기지국 장치(1)의 제조시 등에 있어서, 각종 논리 회로에 대한 구성 정보를 미리 설정(컨피규레이션; configuration)할 수 있고, 이러한 설정 작업을 거침으로써, 도 2에 도시된 각 기능부(6∼10)가 구성되어 있다.

즉, 본 실시형태의 송신용 프로세서(4)는, 좌측으로부터 차례로 S/P 변환부(6), 맵핑부(7), IFFT(Inverse Fast Fourier Transform: 역고속 푸리에 변환)부(8), 신호 처리부(9) 및 직교 변조부(10)를 포함한다.

송신용 프로세서(4)에 입력된 직렬의 신호열은, S/P(직렬 병렬) 변환부(6)에 있어서 복수의 신호열로 변환되고, 변환된 각 병렬의 신호열은, 맵핑부(7)에 있어서, 정해진 진폭과 위상의 조합으로 이루어진 복수의 서브캐리어 신호(f1, f2, ……fn)로 변환된다.

이 각 서브캐리어 신호(f1, f2, ……fn)는, IFFT부(8)에 의해 시간축 상에서 서로 직교하는 베이스 밴드 신호로서의 I 신호 및 Q 신호로 변환된다.

이 IQ 신호(Iin, Qin)는, 후단의 신호 처리부(본 실시형태의 피크 전력 억제 회로)(9)에 있어서 정해진 신호 처리가 행해진다. 이 신호 처리 후의 IQ 신호(Iout, Qout)는, 직교 변조부(10)에 있어서 직교 변조되어 변조파 신호가 되고, 이 변조파 신호는, 후단의 전력 증폭 회로(5)에 입력된다.

또한, 본 실시형태의 피크 전력 억제 회로(9)는, IQ 베이스 밴드 신호의 순시 전력(P)이 정해진 임계값(Pth)보다 커지지 않도록, 이 IQ 베이스 밴드 신호를 클리핑 처리하는 것이지만, 그 세부 사항에 대해서는 후술한다.

전력 증폭 회로(5)는, 직교 변조부(10)로부터 입력된 변조파 신호를 아날로그 신호로 변환하는 D/A 변환 회로와, 변환 후의 아날로그 신호를 RF 주파수로 업컨버트하는 컨버터와, 그 아날로그 신호의 전력을 증폭하는 파워 앰프를 포함하고, 증폭 후의 RF 신호는 안테나로부터 외부로 송출된다.

본 실시형태의 전력 증폭 회로(5)로서는, 파워 앰프의 드레인 전압이 일정한 고정 전압 방식이어도 좋지만, 고주파 증폭기의 고효율화를 도모하는 관점에서는, ET(Envelope Tracking) 방식을 채용하는 것이 바람직하다.

이 ET 방식의 전력 증폭 회로(5)는, 파워 앰프에 입력하는 변조파 신호로부터 진폭 정보(엔벨로프)를 추출하고, 그 진폭 정보에 대응하는 드레인 전압을 파워 앰프에 인가함으로써, 파워 앰프를 거의 포화에 가까운 상태로 동작시키는 것으로서, 이에 따라, 고정 전압의 경우의 동작시에 생기는 전력 손실이 저감되어 파워 앰프의 고효율화를 실현할 수 있다.

[피크 전력 억제 회로의 구성]

도 3은 본 발명의 제1 실시형태에 따른 피크 전력 억제 회로(9)의 기능 블록도이다.

도 3에 도시된 바와 같이, 본 실시형태의 피크 전력 억제 회로(9)는, 전력 산출부(13), 클리핑 처리부(17) 및 지연부(18, 19)를 포함하고 있다.

이 중, 전력 산출부(13)는, IQ 베이스 밴드 신호의 I 성분과 Q 성분의 제곱합으로 이루어진 순시 전력(P)을 산출한다.

본 실시형태의 클리핑 처리부(17)는, IQ 베이스 밴드 신호의 순시 전력(P)이 정해진 임계값(Pth)을 초과하는 경우에, 그 임계값(Pth)으로부터의 증분(ΔI, ΔQ)에 정해진 상쇄용 펄스(S)를 승산하여 얻어지는 상쇄 신호(Ic, Qc)를, 원래의 IQ 베이스 밴드 신호로부터 감산하는 PC-CFR 회로로 구성되어 있다.

이 클리핑 처리부(17)는, 증분률 산출부(20), 비교부(21), 펄스 유지부(22) 및 가감산기(23, 24)를 포함한다.

증분률 산출부(20)는, 전력 산출부(13)가 산출한 순시 전력(P)과, 미리 설정된 정해진 임계값(Pth)을 이용하여 순시 전력(P)의 임계값(Pth)에 대한 증분률{1-SQRT(Pth/P)}을 산출하고, 이 증분률{1-SQRT(Pth/P)}을, 승산기를 통해 IQ 베이스 밴드 신호의 각 성분(I, Q)에 승산한다.

따라서, IQ 베이스 밴드 신호의 임계값(Pth)을 초과한 만큼의 증분(ΔI, ΔQ)이, 다음 식에 기초하여 산출된다. 또한, 이 경우, SQRT(·)는, 괄호 안의 변수의 평방근을 취하는 함수이다(이하, 동일).

ΔI={1-SQRT(Pth/P)}×I

ΔQ={1-SQRT(Pth/P)}×Q

비교부(21)는, 전력 산출부(13)에서 산출된 순시 전력(P)과 임계값(Pth)을 비교하여, 순시 전력(P)이 임계값(Pth)보다 큰 경우에, 상쇄용 펄스(S)의 출력 지령을 펄스 유지부(22)에 발한다.

펄스 유지부(22)는, 후술하는 합성 펄스로 이루어진 상쇄용 펄스(S)(도 4 참조)를 일시적으로 유지하는, 듀얼 포트 RAM 등으로 이루어진 메모리를 갖고 있고, 비교부(21)로부터 지령을 받은 경우는, 유지하고 있는 상쇄용 펄스(S)를 상기 증분(ΔI, ΔQ)에 승산하여 상쇄 신호(Ic, Qc)를 산출한다.

또한, 펄스 유지부(22)는, 비교부(21)로부터 지령을 받지 않는 경우는, 상기 증분(ΔI, ΔQ)에 0을 승산한다.

따라서, 순시 전력(P)이 임계값(Pth)을 초과하고 있는 IQ 베이스 밴드 신호에 대해서는, 다음 식에 기초하여 산출된 상쇄 신호(Ic, Qc)가 가감산기(23, 24)에 입력된다.

Ic=ΔI×S={1-SQRT(Pth/P)}×I×S

Qc=ΔQ×S={1-SQRT(Pth/P)}×Q×S

가감산기(23, 24)의 전단(前段)에 있는 지연부(18, 19)는, 전력 산출부(13)나, 클리핑 처리부(17)에서의 연산 처리의 시간만큼 IQ 베이스 밴드 신호를 지연시킨다. 또한, 가감산기(23, 24)는, 지연된 IQ 신호의 각 성분(I, Q)으로부터 상쇄 신호(Ic, Qc)를 각각 감산하고, 신호 처리 후의 IQ 신호인 Iout, Qout을 출력한다.

이 감산에 의해, 순시 전력(P)이 임계값(Pth)을 초과하는 IQ 베이스 밴드 신호에 대해서는, 임계값(Pth) 상당의 순시 전력의 신호로 보정된다. 또한, 순시 전력(P)이 임계값(Pth) 이하인 IQ 베이스 밴드 신호에 대해서는, 보정되지 않고 그대로 출력된다.

도 5는 상기 클리핑 처리를 행한 경우의 IQ 베이스 밴드 신호와 임계값(Pth)의 관계를 나타낸 IQ 평면의 좌표도이다.

이 도 5에 도시된 바와 같이, 본 실시형태의 피크 전력 억제 회로(9)에 의한 신호 처리는, IQ 베이스 밴드 신호의 순시 전력(P)의 외주측을 커트하는 클리핑 처리이다. 이 때문에, 전력 증폭 회로(5)의 파워 앰프에 대한 PAPR이 저하되므로, 파워 앰프의 전력 효율이 향상된다.

[상쇄용 펄스에 대해서]

도 4는 상쇄용 펄스(S)의 생성 방법을 나타낸 파형도이다.

도 4에 도시된 바와 같이, 상쇄용 펄스(S)는, 기본 펄스(Sa)와 보조 펄스(Sb)를 합성한 합성 펄스로 이루어진다.

또한, 도 4에 있어서는, 기본 펄스(Sa)의 시간 파형과 주파수 스펙트럼이 좌측 상부 프레임 안에 도시되고, 보조 펄스(Sb)의 시간 파형과 주파수 스펙트럼이 좌측 하부 프레임 안에 도시되어 있다. 또한, 상쇄용 펄스(S)의 시간 파형과 주파수 스펙트럼이 우측 프레임 안에 도시되어 있다.

상기 기본 펄스(Sa)는, 특허문헌 3(일본 특허 공개 제2004-135078호 공보)의 경우와 마찬가지로, 다운링크 신호의 송신에 사용하는 대역(이하, 「사용 대역」이라고 하는 경우가 있음)(B)에 포함되는 복수 개(예컨대, N개라고 함)의 반송파를, 진폭을 1/N로 하고 위상을 0으로 하여 상기 IFFT부(8)에 입력하여 얻어진 Sinc 파형으로 이루어지는 것이다. 이 경우, IFFT부(8)의 출력에는 실부(實部)(I)만이 출현하고, 허부(虛部)(Q)는 0이 된다.

이와 같이, 기본 펄스(Sa)는, IQ 베이스 밴드 신호의 주파수 대역(B)에 포함되는 복수 개의 서브캐리어에 대하여, 그 신호의 경우와 동일한 IFFT부(8)에서 역푸리에 변환을 행하여 얻어진 실부(I)의 파형(Sinc 파형)이다.

따라서, 기본 펄스(Sa)의 주파수 대역은 사용 대역(B)과 일치하고 있고, 임계값(Pth)을 초과하는 IQ 신호의 증분에 기본 펄스(a)를 승산한 상쇄 신호를 이용하여 IQ 신호를 클리핑하여도, 사용 대역(B)의 외부에 불필요한 주파수 성분은 발생하지 않는다.

그러나, 상기 기본 펄스(Sa)에서는, 송신에 사용하는 주파수 대역(B) 내의 신호 성분만을 이용하고 있기 때문에, 도 4의 좌측 상부 프레임 안의 시간 파형으로 나타낸 바와 같이, 그 시간축 상의 펄스폭을 그다지 좁게 할 수 없다.

이 때문에, 상기 기본 펄스(Sa)만을 상쇄용 펄스(S)로서 채용하고, 그것을 증분(ΔI, ΔQ)에 승산하여 구한 상쇄 신호(Ic, Qc)로 IQ 베이스 밴드 신호를 상쇄하면, 상쇄 신호(Ic, Qc)가 피크시 이후의 신호 파형과 간섭하여 새로운 피크 파형이 생성되어 IQ 베이스 밴드 신호의 피크 전력을 확실하게 억제할 수 없는 경우가 있다.

그래서, 본 실시형태에서는, 사용 대역(B) 외의 대역에서도, 어느 정도의 피크 전력의 억제를 적절하게 행할 수 있도록 하기 위해서, 기본 펄스(Sa) 이외에 보조 펄스(Sb)를 정의하고, 이 보조 펄스(Sb)를 기본 펄스(Sa)에 합성한 것을 상쇄용 펄스(S)로서 채용하고 있다.

이 보조 펄스(Sb)는, 도 4의 좌측 하부 프레임 안의 시간 파형으로 나타낸 바와 같이, 기본 펄스(Sa)의 피크가 형성되는 시간에 있어서 급격하게 상승하고, 기본 펄스(Sa)보다 좁은 폭의 매우 가는 델타 함수에 가까운 펄스 파형으로 이루어진다.

따라서, 보조 펄스(Sb)의 주파수 스펙트럼은, 사용 대역(B)을 포함하는 매우 넓은 대역(이하, 「광범 대역」이라 하는 경우가 있음)(Bw)이 되고 있다.

이와 같이, 본 실시형태의 상쇄용 펄스(S)는, 종래의 기본 펄스(Sa)에 상기 보조 펄스(Sb)를 합성한 합성 펄스로 이루어지기 때문에, 도 4의 우측 프레임 안의 주파수 스펙트럼으로 나타낸 바와 같이, IQ 베이스 밴드 신호의 주파수 대역(B)뿐만 아니라, 그 대역(B)으로부터 떨어진 광범 대역(Bw)의 주파수 성분을 갖고 있다.

[각 펄스의 피크 레벨]

또한, 본 실시형태에서는, 기본 펄스(Sa)의 피크 레벨을 α로 하고, 보조 펄스(Sb)의 피크 레벨을 β로 하면, 0.03≤β/α≤0.1을 만족하도록, 이들의 레벨(α, β)의 비율을 설정하고 있다. 이하, 그 이유에 대해서 설명한다.

전술한 바와 같이, 보조 펄스(Sb)의 주파수 성분은, IQ 베이스 밴드 신호의 사용 대역(B)으로부터 떨어진 광범 대역(Bw)에 걸쳐 있기 때문에, 보조 펄스(Sb)를 포함하는 합성 펄스를 이용하여 구한 상쇄 신호(Ic, Qc)를 IQ 베이스 밴드 신호로부터 감산하면, 넓은 주파수 대역(Bw)에 걸쳐 노이즈가 인가되는 것과 동일해진다.

이 때문에, 기본 펄스(Sa)와 보조 펄스(Sb)의 레벨을 적절하게 설정하지 않으면, 사용 대역(B)에서의 통신 품질(EVM)이 악화되거나, 사용 대역(B)의 대역 외에 고레벨의 노이즈가 발생하거나 할 가능성이 있다.

여기서, 예컨대 LTE에 있어서, 사용 대역(B)에 있어서의 EVM이 40 dB을 확보하는 것이 요청되고, 근린 채널 누설 전력비에 대해서는, 전파법 상에서 60 dB을 확보하는 것이 요청되고 있는 것으로 한다.

따라서, 보조 펄스(Sb)의 합성에 의해 사용 대역(B)에 허용되는 전력 저하는, 최대 20 dB이며, 이것을 전압으로 환산하면 0.1이 된다. 따라서, 보조 펄스(Sb)의 피크 레벨(전압)의 비율(β/α)은, 최대 0.1까지 허용할 수 있다.

한편, 보조 펄스(Sb)의 피크 레벨이 너무 작으면, 상쇄 신호(Ic, Qc)의 감산에 의해 발생하는 새로운 피크 파형을 적절하게 캔슬할 수 없게 될 우려가 있지만, 보조 펄스(Sb)의 피크 레벨(전압)의 비율(β/α)은, 최소 0.03 정도이면, 새로운 피크 파형을 캔슬할 수 있는 것이 판명되고 있다.

이상으로부터, 각 펄스(Sa, Sb)의 피크 레벨(α, β)에 대해서는, 0.03≤β/α≤0.1을 만족하도록, 이들의 레벨(α, β)의 비율을 설정하면 되게 된다.

[제1 실시형태의 효과]

본 실시형태의 피크 전력 억제 회로(9)에 따르면, 클리핑 처리부(17)가, IQ 베이스 밴드 신호의 임계값(Pth)으로부터의 증분(ΔI, ΔQ)에, IQ 베이스 밴드 신호의 주파수 대역(B) 내의 주파수 성분뿐만 아니라, 그 대역 외의 주파수 성분도 갖는 상쇄용 펄스(S)(도 4 참조)를 승산하여 얻어진 상쇄 신호(Ic, Qc)를, 이 IQ 베이스 밴드 신호로부터 감산한다.

이 때문에, 대역 외의 주파수 성분에 영향을 주는 상쇄 신호(Ic, Qc)의 감산에 의해 새로운 피크 파형이 발생하는 것을 방지할 수 있어, IQ 베이스 밴드 신호의 피크 전력을 보다 확실하게 억제할 수 있다.

[제2 실시형태]

도 7은 제2 실시형태에 따른 피크 전력 억제 회로의 기능 블록도이다.

도 7에 도시된 바와 같이, 본 실시형태의 피크 전력 억제 회로(9)(도 7)가 제1 실시형태의 피크 전력 억제 회로(9)(도 3)와 상이한 점은, 평균 산출부(33)와 임계값 갱신부(34)를 더 포함하고 있는 점에 있다.

이하, 제1 실시형태와 공통되는 구성 및 기능은 도면에 동일 부호를 붙여서 설명을 생략하고, 제1 실시형태와의 상위점에 대해서 중점적으로 설명한다.

평균 산출부(33)는, 송신 전력이 크게 변동할 수 있는 최소의 시간 단위인 OFDM 심볼의 심볼 주기를, IQ 베이스 밴드 신호의 평균 전력(Pave)을 산출하는 제어 주기로서 취득하고 있다.

즉, 평균 산출부(33)는, 전력 산출부(13)로부터 IQ 베이스 밴드 신호의 순시 전력(P)을 취득하고 있고, 그 순시 전력(P)을 상기 심볼 주기 내에서 평균화함으로써, 심볼 주기마다의 IQ 베이스 밴드 신호의 평균 전력(Pave)을 산출하여, 이것을 임계값 갱신부(34)에 출력한다.

임계값 갱신부(34)는, 평균 산출부(33)로부터 취득한 심볼 주기마다의 평균 전력(Pave)에 정해진 배율을 승산한 값을, 그 심볼 주기에서의 임계값(Pth)으로서 채용한다. 예컨대, IQ 베이스 밴드 신호의 피크 전력(Ppeak)과 평균 전력(Pave)의 비율을 6 dB로 좁히는 경우에는, 상기 정해진 배율은 2배가 된다.

임계값 갱신부(34)는, 전술한 바와 같이 하여 심볼 주기마다 임계값(Pth)을 산출하여 이 임계값(Pth)을 동적으로 갱신하고, 그 갱신된 임계값(Pth)을, 증분률 산출부(20)와 비교부(21)에 출력한다.

그리고, 비교부(21)는, 임계값 갱신부(34)로부터 취득한 임계값(Pth)을 이용하여 전력 산출부(13)가 산출한 순시 전력(P)의 대소를 판정하고, 순시 전력(P)이 갱신 후의 임계값(Pth)을 초과하는 경우에 상쇄용 펄스(S)의 출력 지령을 펄스 유지부(22)에 발한다.

도 8은 IQ 베이스 밴드 신호의 순시 전력(P)과 순차적으로 갱신되는 임계값(Pth)의 시간적 변화를 나타낸 그래프이다.

도 8에 도시된 바와 같이, 본 실시형태에서는, 피크 전력 억제 회로(9)에서의 클리핑 처리에 이용하는 임계값(Pth)이, 심볼 주기(1/14 ms)마다 산출한 평균 전력(Pave)에 기초하여 순차적으로 산출되며, 그 심볼 주기마다 갱신된다.

이 때문에, 예컨대, 이동 단말(2)에 의한 통화량의 변동에 대응하여 IQ 베이스 밴드 신호의 평균 전력(Pave)이 변동하여도, 피크 전력 억제 회로(9)에 의한 클리핑 처리가 항상 행해지게 되기 때문에, PAPR의 저감에 따른 파워 앰프의 전력 효율의 향상을 유효하게 확보할 수 있다.

또한, 본 실시형태의 피크 전력 억제 회로(9)에 따르면, 임계값(Pth)을 갱신하는 제어 주기로서, 송신 전력이 변동할 수 있는 최소의 시간 단위인 OFDM의 심볼 주기를 채용하고 있기 때문에, 임계값(Pth)을 정확하고 신속하게 갱신할 수 있다고 하는 이점도 있다.

무엇보다도, 제1 실시형태의 경우와 마찬가지로, LTE에서는, 리소스 블록(도 6 참조)이 사용자 할당의 최소 단위로 되어 있기 때문에, 이 리소스 블록의 송신 주기인 7OFDM 심볼(1슬롯)을, 임계값(Pth)을 갱신하는 제어 주기로서 채용하는 것으로 하여도 좋다.

[제3 실시형태]

도 9는 제3 실시형태에 따른 무선 통신 시스템의 전체 구성도이다. 또한, 도 10은 그 경우의 기지국 장치(1)의 OFDM 송신기(3)의 주요부를 나타낸 기능 블록도이다.

본 실시형태에 있어서도, LTE 방식에 기초한 무선 통신 시스템이 채용되고 있다. 이 방식의 기지국 장치(1)에서는, 예컨대 5 MHz 단위로 다운링크 프레임의 주파수 대역을 설정할 수 있고, 셀 내의 각 이동 단말(2)에 다운링크 신호를 송신하는 경우에 있어서, 그 주파수 대역마다 송신 전력을 변경할 수 있도록 되어 있다.

본 실시형태의 기지국 장치(1)에서는, 2종류의 주파수 대역(B1, B2)에서 다운링크 프레임을 송신하는 경우를 예시하고 있고, 주파수가 작은 쪽의 제1 대역(B1)의 송신 전력이 크게 설정되며, 주파수가 큰 쪽의 제2 대역(B2)에서의 송신 전력이 작게 설정되어 있다.

이 때문에, 도 9에 파선으로 나타낸 바와 같이, 송신 전력이 큰 제1 대역(B1)의 다운링크 신호가 닿는 통신 영역(A1)은, 송신 전력이 작은 제2 대역(B2)의 다운링크 신호가 닿는 통신 영역(A2)보다 먼 쪽에서 또한 광범위하게 되어 있다.

상기 통신 영역(A1, A2)이 중복되는 영역 내에서는, 이동 단말(2)이 제1 및 제2 대역(B1, B2)을 양쪽에서 통신할 수 있게 되기 때문에, 통화량이 많은 경우에도 이동 단말(2)의 통신이 확실하게 행해지게 된다.

본 실시형태에서는, 기지국 장치(1)가 2종류의 주파수 대역(B1, B2)에서 다운링크 신호를 송신하는 경우를 상정하고 있기 때문에, 도 10에 도시된 바와 같이, 서브캐리어가 제1 대역(B1)에 포함되는 제1 신호(I1, Q1)와, 서브캐리어가 제2 대역(B2)에 포함되는 제2 신호(I2, Q2)가 IFFT부(8)로부터 출력된다.

이 제1 신호(I1, Q1)와 제2 신호(I2, Q2)는, 후단의 신호 처리부(본 실시형태의 피크 전력 억제 회로)(9)에 입력되고, 이 처리부(9)에 있어서 정해진 신호 처리가 행해진다.

[피크 전력 억제 회로의 구성]

도 11은 제3 실시형태에 따른 피크 전력 억제 회로의 기능 블록도이다.

도 11에 도시된 바와 같이, 본 실시형태의 피크 전력 억제 회로(9)(도 11)가 제1 실시형태의 피크 전력 억제 회로(9)(도 3)와 상이한 점은, 전력 산출부(14, 15)와 펄스 생성부(16)를 더 포함하고 있는 점에 있다.

또한, 이하에 있어서, 제1 신호(I1, Q1)와 제2 신호(I2, Q2)의 합성 신호를 단순히 「IQ 베이스 밴드 신호」 혹은 「IQ 신호」로 하는 것으로 한다.

또한, 제1 신호(I1, Q1)의 순시 전력을 P1로 하고, 제2 신호(I2, Q2)의 순시 전력을 P2로 하며, IQ 베이스 밴드 신호의 순시 전력을 P(=P1+P2)로 한다.

본 실시형태의 피크 전력 억제 회로(9)에 있어서, 전력 산출부(14)는, 제1 신호(I1, Q1)의 I 성분(I1)과 Q 성분(Q1)의 제곱합으로 이루어진 제1 신호(I1, Q1)의 순시 전력 P1(=I1²+Q1²)을 산출하고, 전력 산출부(15)는, 제2 신호(I2, Q2)의 I 성분(I2)과 Q 성분(Q2)의 제곱합으로 이루어진 제2 신호(I2, Q2)의 순시 전력 P2(=I2²+Q2²)를 산출한다.

[펄스 생성부의 구성]

도 12는 펄스 생성부(16)의 기능 블록도이다.

이 펄스 생성부(16)는, 제1 및 제2 대역(B1, B2)마다 미리 구한 합성 펄스(S1, S2)에, 그 대역(B1, B2)마다의 평균 전력의 상대 비율(C1, C2)을 각각 승산하여 총합을 취함으로써, 상기 상쇄용 펄스(S)를 생성하는 것으로서, 비율 산출부(26), 파형 기억부(27) 및 승가산부(28)를 갖고 있다.

이 중, 파형 기억부(27)는, 주파수 대역(B1, B2)마다의 합성 펄스(S1, S2)를 기억하는 메모리 등의 기억 장치로 이루어진다. 이 합성 펄스(S1, S2)는, 제1 실시형태의 경우와 마찬가지로, 상기 기본 펄스(Sa)와 보조 펄스(Sb)(도 4)를 합성한 것이다.

무엇보다도, 제1 대역(B1)용 합성 펄스(S1)는, 제1 대역(B1)에 포함되는 복수 개의 서브캐리어에 대하여, 송신 신호의 경우와 동일한 IFFT부(8)에서 역푸리에 변환을 행하여 얻어진 실부(I)의 파형으로 이루어진 기본 펄스(Sa)에, 보조 펄스(Sb)를 합성한 것이다.

또한, 제2 대역(B2)용 합성 펄스(S2)는, 제2 대역(B2)에 포함되는 복수 개의 서브캐리어에 대하여, 송신 신호의 경우와 동일한 IFFT부(8)에서 역푸리에 변환을 행하여 얻어진 실부(I)의 파형으로 이루어진 기본 펄스(Sa)에, 보조 펄스(Sb)를 합성한 것이다.

한편, 비율 산출부(26)에는, 전력 산출부(14)가 산출하는 제1 신호(I1, Q1)의 순시 전력(P1)과, 전력 산출부(15)가 산출하는 제2 신호(I2, Q2)의 순시 전력(P2)이 각각 입력된다. 비율 산출부(26)는, 이들 순시 전력(P1, P2)을 이용하여 주파수 대역(B1, B2)마다의 평균 전력의 상대 비율(C1, C2)을, 다음 식에 기초하여 산출한다.

C1=Σ√P1/(Σ√P1+Σ√P2)

C2=Σ√P2/(Σ√P1+Σ√P2)

상기 산출식에 나타낸 바와 같이, 주파수 대역(B1, B2)마다의 평균 전력의 상대 비율(C1, C2)은, 그 주파수 대역(B1, B2)마다의 순시 전력(P1, P2)의 평방근(√P1, √P2)을 정해진 샘플링 주기로 누적하고, 그 누적값(Σ√P1, Σ√P2)을, 각 주파수 대역(B1, B2)의 누적값의 총합(Σ√P1+Σ√P2)으로 제산함으로써 구할 수 있다.

비율 산출부(26)는, 송신 전력이 크게 변동할 수 있는 최소의 시간 단위인 OFDM 심볼의 심볼 주기를 제어 주기로서 취득하고 있고, 이 심볼 주기 내에 있어서 상기 상대 비율(C1, C2)의 산출을 실행하도록 되어 있다.

이와 같이 하면, IQ 베이스 밴드 신호의 평균 전력이 그다지 변동하지 않는 안정 상태에서 상대 비율(C1, C2)을 산출할 수 있기 때문에, 정확한 상대 비율(C1, C2)을 얻을 수 있다고 하는 효과가 있다.

무엇보다도, LTE에서는, 리소스 블록(도 6 참조)이 사용자 할당의 최소 단위로 되어 있기 때문에, 이 리소스 블록의 송신 주기인 7OFDM 심볼(1슬롯)을, 상대 비율(C1, C2)을 산출할 때의 제어 주기로서 채용하는 것으로 하여도 좋다.

승가산부(28)는, 2개의 승산기(29, 30)와 1개의 가산기(31)를 포함한다. 이 중, 승산기(29)는, 제1 대역(B1)에 대응하는 상대 비율(C1)에 그 대역(B1)용 합성 펄스(S1)를 승산하고, 승산기(30)는, 제2 대역(B2)에 대응하는 상대 비율(C2)에 그 대역(B2)용 합성 펄스(S2)를 승산한다.

또한, 가산기(31)는, 각 승산기(29, 30)의 승산 결과를 가산하여 상쇄용 펄스(S)를 생성하고, 이 펄스(S)를 클리핑 처리부(17)의 펄스 유지부(22)에 출력한다. 즉, 승가산부(28)는, 다음 식에 기초하여 상쇄용 펄스(S)를 생성한다.

S=C1×S1+C2×S2

본 실시형태의 승가산부(28)는, 비율 산출부(26)에서 산출된 상대 비율(C1, C2)을 정해진 임계값과 비교하여 그 변동을 판정하고 있고, 상대 비율(C1, C2)이 임계값을 초과할 정도로 변동했을 경우에만, 그 변동 후의 상대 비율(C1, C2)을 이용한 승산 및 총합을 실행하며, 그 결과 생성된 상쇄용 펄스(S)를 펄스 유지부(22)에 출력한다.

이 때문에, 상대 비율(C1, C2)이 어느 정도 변동하지 않는 한, 승가산부(28)가 승산 및 총합을 실행하지 않고, 펄스 유지부(22)가 종전의 상쇄용 펄스(S)를 유지한다. 따라서, 상쇄용 펄스(S)를 우직하게 매회 생성하는 경우에 비하여 회로의 연산 부하를 저감시킬 수 있다.

[제3 실시형태의 효과]

상기 상쇄용 펄스(S)는, 제1 대역(B1)에 대응하는 제1 신호(I1, Q1)의 평균 전력의 상대 비율(C1)에, 그 대역(B1)용 합성 펄스(S1)를 승산한 것과, 제2 대역(B2)에 대응하는 제2 신호(I2, Q2)의 평균 전력의 상대 비율(C2)에, 그 대역(B2)용 합성 펄스(S2)를 승산한 것을, 가산한 것으로 되어 있다.

이 때문에, 상기 상쇄용 펄스(S)를 증분(ΔI, ΔQ)에 승산한 상쇄 신호(Ic, Qc)를 원래의 IQ 베이스 밴드 신호로부터 감산하여도, 제1 및 제2 대역(B1, B2)마다의 평균 전력에 대응하여 IQ 베이스 밴드 신호의 진폭이 상쇄되게 된다.

따라서, 본 실시형태의 피크 전력 억제 회로(9)에 따르면, 제1 및 제2 대역(B1, B2)에서의 평균 전력에 차가 있는 경우에도, 평균 전력이 작은 쪽의 대역(B2)의 송신 전력이, 상쇄 신호(Ic, Qc)의 감산에 의해 필요 이상으로 저하되지 않고, 주파수 대역(B1, B2)마다 평균 전력이 상이한 IQ 베이스 밴드 신호의 경우에도, SNR을 악화시키지 않고 적절하게 클리핑 처리할 수 있다.

[제4 실시형태]

도 13은 본 발명의 제4 실시형태에 따른 무선 통신 시스템의 전체 구성도이다.

도 13에 도시된 바와 같이, 본 실시형태의 무선 통신 시스템에서는, 기지국 장치(1)에, CPRI(Common Public Radio Interface)를 통해 RRH(Remote Radio Head)(36)가 접속되어 있고, 이 RRH(36)에는, 도 14에 도시된 제4 실시형태에 따른 피크 전력 억제 회로(9)와 상기 전력 증폭 회로(5)가 설치되어 있다.

또한, 본 실시형태에서는, 기지국 장치(1)는, RRH(36) 사이에서 동기를 확립하기 위한 동기 신호(38)를, 파이버를 통해 RRH(36)에 송출하고 있고, 이 동기 신호(38)는, OFDM의 심볼 주기와 동기하는 1 ms 주기의 클록 신호로 이루어진다.

도 14에 도시된 바와 같이, 본 실시형태의 피크 전력 억제 회로(9)에서는, 상기 동기 신호(38)가 입력되는 주기 생성부(37)가 설치되어 있다.

이 주기 생성부(37)는, 외부 장치인 기지국 장치(1)로부터 취득한 동기 신호(38)로부터 심볼 주기를 생성하고, 생성된 심볼 주기를 펄스 생성부(16)와 평균 산출부(33)에 출력한다. 또한, 그 밖의 구성은, 제2 실시형태(도 7)의 피크 전력 억제 회로(9)와 동일하므로, 도 7의 경우와 동일한 부호를 도 11에 붙여 상세한 설명을 생략한다.

전술한 바와 같이, 본 실시형태에서는, 심볼 주기와 동기하는 동기 신호(38)를 기지국 장치(1)로부터 취득하고, 그 동기 신호(38)에 기초하여 심볼 주기를 생성하기 때문에, RRH(36)에도 본 발명의 피크 전력 억제 회로(9)를 탑재할 수 있다.

[기본 펄스의 변화]

도 15는 기본 펄스(Sa)의 변화를 나타낸 시간 영역의 그래프로서, 도 15에 있어서, (a)는 Sinc 파형, (b)는 체비세프 파형, (c)는 테일러 파형이다.

이들 파형은, 수학적으로는, 전부 다음 식 (1)로 나타낼 수 있고, Sinc 파형의 경우에는 an=nπ로 되어 있다.

여기서, 절대값의 최대값을 포함하여 진폭값이 0이 될 때까지의 구간(도 15의 해칭으로 나타낸 구간)을 메인 로브 구간으로 하면, Sinc 파형의 경우에는, 사이드 로브의 진폭이 비교적 커지기 때문에, 메인 로브 구간의 에너지 국재율을 그다지 향상시킬 수 없다.

이것에 대하여, 체비세프 파형에서는, 진폭값=0이 되는 x의 해를 구성하는 수열 an의 값을 조정함으로써, 사이드 로브의 진폭을 작게 할 수 있지만, 이 경우에는 진폭이 감쇠되지 않게 된다.

그래서, 테일러 파형에서는, 수열 an의 시작의 수점(數点)(예컨대, a1과 a2)의 값을 체비세프 파형인 것을 사용하고, 그 이후의 점의 값을 Sinc 파형인 것을 사용하고 있으며, 이에 따라, 사이드 로브의 진폭 억제와 감쇠 특성의 양쪽 모두를 달성하고 있다.

따라서, 기본 펄스(Sa)를 정의하는 정해진 시간 구간(T)에서의 전체 에너지(진폭의 2승)에 대한, 메인 로브 구간의 에너지 국재율을 비교하면, Sinc 파형의 경우에는 91%이고, 체비세프 파형의 경우에는 93%이며, 테일러 파형의 경우에는 약 95%가 되어, 테일러 파형이 가장 유리해진다.

또한, 상기 정해진 시간 구간(T)은, 메모리 상에 기록되어 있는 파형의 샘플 시간으로서, 상한수의 샘플점에 대응하는 시간이다. 예컨대, LTE의 경우에는, 1심볼 주기(1/14 ms)에 포함되는 샘플수는 2048개이기 때문에, 만일 시간 영역에서 4배의 오버 샘플링을 행한다고 가정하면, 기본 펄스(Sa)의 파형을 정의하는 데 필요한 샘플점의 상한수는 2048×4=8192개가 된다.

본 발명에 사용 가능한 기본 펄스(Sa)를, 메인 로브 구간의 정해진 시간 구간(T)에 대한 에너지 국재율의 수치 범위로 특정하면, 이 에너지 국재율은 85%∼99%인 것이 바람직하다.

그 이유는, 에너지 국재율이 100%가 되면, 기본 펄스(Sa)가 임펄스(델타 함수)로 되어 대역 제한이 있는 본 발명에 적용할 수 없게 되고, 국재율이 85% 미만인 경우는, 펄스 형상이 너무 둔화되어 사용할 수 없게 되기 때문이다.

이상으로부터, 본 발명에 사용하는 기본 펄스(Sa)의 기술적 특징을 열거하면, 다음과 같아진다.

특징 1: 기본 펄스(Sa)는, 정해진 시간 구간(T)(예컨대, 1심볼 주기)에 있어서의 전체 에너지(진폭의 2승)에 대한 메인 로브 구간의 에너지 국재율을, 85%∼99%의 파형에 의해 구성할 수 있다.

특징 2: 기본 펄스(Sa)를 수학적으로 기술하면, 시간 영역에 있어서 대칭성을 지닌 상기 식 (1)로 나타내어지는 파형으로 이루어진다.

특징 3: 보다 구체적으로는, 기본 펄스(Sa)는, Sinc 파형, 체비세프 파형 또는 테일러 파형으로 이루어진다. 이 중, Sinc 파형은, 대역 내의 복수 개의 반송파를, 진폭이 동일하고 위상을 0으로 하여 역푸리에 변환하여 얻어지는 실부(I 신호)의 파형으로 이루어진다.

[그 밖의 변형례]

이번에 개시한 실시형태는 예시로서 제한적인 것은 아니다. 본 발명의 권리 범위는 특허청구범위에 의해 나타내어지며, 특허청구범위의 구성과 균등한 범위 내에서의 모든 변경이 포함된다.

예컨대, 상기 제2 실시형태에서는, 기지국 장치(1)가 2개의 주파수 대역(B1, B2)을 사용하는 경우를 예시하였지만, 2개 이상의 주파수 대역을 사용하는 경우에도 본 발명의 피크 전력 억제 회로(9)를 구성할 수 있다.

또한, 본 발명의 피크 전력 억제 회로(9)는, LTE 방식뿐만 아니라, W-CDMA 방식에 준거한 통신 장치에도 채용할 수 있다.

이 W-CDMA 방식에서는, 폐루프 송신 전력 제어에 의해 기지국 장치(1)의 송신 전력을 제어하도록 되어 있고, 이 제어 주기가 송신 제어의 최소 시간 단위로 되어 있다. 구체적으로는, 이 제어 주기는, 1무선 프레임 주기 10 ms의 15분의 1(=약 0.667 ms)이다.

그래서, 본 발명의 피크 전력 억제 회로(9)를 W-CDMA 방식의 송신기에 사용하는 경우에는, 상대 비율(C1, C2)의 산출이나 임계값(Pth)을 갱신하는 경우의 제어 주기로서, 폐루프 송신 전력 제어의 제어 주기를 채용하면 좋다.

또한, 상기 실시형태에서는, PC-CFR에 기초한 클리핑 처리를 행하는 피크 전력 억제 회로(9)를 예시하였지만, NS-CFR에 기초한 클리핑 처리를 행하는 피크 전력 억제 회로(9)에도, 본 발명을 적용할 수 있다.

1 : 기지국 장치 2 : 이동 단말
3 : 송신기 4 : 송신용 프로세서
5 : 전력 증폭 회로 9 : 신호 처리부(피크 전력 억제 회로)
13 : 전력 산출부 14 : 전력 산출부
15 : 전력 산출부 16 : 펄스 생성부
17 : 클리핑 처리부 20 : 증분률 산출부
21 : 비교부 22 : 펄스 유지부
23, 24 : 가감산기 ΔI : 증분
ΔQ : 증분 Ic : 상쇄 신호
Qc : 상쇄 신호 S : 상쇄용 펄스
Sa : 기본 펄스 Sb : 보조 펄스

Claims

IQ 베이스 밴드 신호를 클리핑 처리하는 피크 전력 억제 회로로서,
상기 IQ 베이스 밴드 신호의 순시(瞬時) 전력을 산출하는 전력 산출부와,
상기 IQ 베이스 밴드 신호의 주파수 대역 내와 그 대역 외의 양쪽의 주파수 성분을 갖는 상쇄용 펄스를 유지하는 펄스 유지부와,
산출된 상기 순시 전력이 정해진 임계값보다 큰 상기 IQ 베이스 밴드 신호에 대하여, 이 신호의 상기 임계값으로부터의 증분에 상기 상쇄용 펄스를 승산하여 얻어지는 상쇄 신호를 감산하는 클리핑 처리부를 포함하고,
상기 상쇄용 펄스는, 대역 내의 주파수 성분을 가지는 기본 펄스와, 이 기본 펄스의 피크가 형성되는 시간에 있어서 급격하게 상승하는 대역외 성분을 가지며 상기 기본 펄스보다 좁은 폭으로 피크 레벨이 낮은 보조 펄스를 합성한 합성 펄스로 이루어진 것을 특징으로 하는 피크 전력 억제 회로.
제1항에 있어서, 상기 기본 펄스는, 메인 로브 구간의 에너지 국재율(局在率)이 85%∼99%인 파형으로 이루어진 것인 피크 전력 억제 회로.
제1항 또는 제2항에 있어서, 상기 기본 펄스는, 시간 대역에 있어서 대칭성을 가지는 하기의 식 (1)로 나타내지는 파형으로 이루어진 것인 피크 전력 억제 회로.
제3항에 있어서, 상기 기본 펄스는, Sinc 파형, 체비세프 파형, 또는 테일러 파형으로 이루어진 것인 피크 전력 억제 회로.
제1항 또는 제2항에 있어서, 상기 기본 펄스와 상기 보조 펄스의 피크 레벨은, 상기 IQ 베이스 밴드 신호의 주파수 대역 내에서 원하는 EVM(Error Vector Magnitude)을 만족하고, 원하는 인접 채널 누설 전력비(ACLR: Adjacent Channel Leakage Ratio)를 만족하도록 설정되어 있는 것인 피크 전력 억제 회로.
제1항 또는 제2항에 있어서, 상기 기본 펄스의 피크 레벨을 α로 하고, 상기 보조 펄스의 피크 레벨을 β로 했을 때, 0.03≤β/α≤0.1을 만족하도록, 이들 레벨(α, β)의 비율이 설정되어 있는 것인 피크 전력 억제 회로.
제1항 또는 제2항에 있어서, 상기 클리핑 처리부에서 이용하는 상기 임계값을 상기 IQ 베이스 밴드 신호의 평균 전력이 시간적으로 변동할 가능성이 있는 제어 주기마다 갱신하는 임계값 갱신부를 더 포함하는 피크 전력 억제 회로.
제1항 또는 제2항에 있어서, 상기 IQ 베이스 밴드 신호를 그 주파수 대역마다의 평균 전력에 대응하여 상쇄할 수 있도록 상기 상쇄용 펄스를 생성하는 펄스 생성부를 더 포함하는 피크 전력 억제 회로.
제1항 또는 제2항에 기재한 피크 전력 억제 회로와, 그 후단에 배치된 전력 증폭 회로가 탑재된 송신기를 포함하는 것을 특징으로 하는 통신 장치.