JP2011160264A - 信号処理回路とこの回路を有する通信装置 - Google Patents

Abstract

【課題】 平均電力が大きく変動する場合でも、パワーアンプ１６の電力効率を確実に向上することができる信号処理回路９を提供する。
【解決手段】 本発明は、電力増幅回路５に入力する変調波信号のＰＡＰＲ（Peak-to-Average Power Ratio）を低減するための信号処理回路９に関する。この信号処理回路９は、変調波信号のＩＱベースバンド信号の瞬時電力Ｐを算出する電力算出部１８と、瞬時電力Ｐの上限（下限でもよい。）が所定の閾値Ｐth相当となるように、ＩＱベースバンド信号の振幅を制限する信号処理部１９〜２６と、この信号処理部１９〜２６で用いる閾値Ｐthを所定の制御周期ごとに更新する閾値更新部３０と、を備える。
【選択図】 図４

Description

本発明は、ＩＱベースバンド信号をクリッピング処理するピーク電力抑制回路と、この回路を有する通信装置に関する。より具体的には、無線送信機における電力増幅回路に入力するＩＱベースバンド信号の振幅制限をより適切に行うための、クリッピング方法の改良に関する。

例えば、ＯＦＤＭ（Orthogonal Frequency Division Multiplex ：直交周波数分割多重）方式やＷ−ＣＤＭＡ（Wideband Code Division Multiple Access）方式のような、複数の搬送波を用いて送信信号を変調する方式では、搬送波の位相が重なり合って大きなピーク電力を持つ信号になることがある。
その一方で、電力増幅器（パワーアンプ）には優れた線形性が要求されるが、最大出力を超えるレベルの信号が入力されると、出力が飽和して非線形歪みが増大する。

このため、大きなピーク電力の信号を非線形増幅器に入力すると出力信号に非線形歪みが生じ、受信側における受信特性の劣化や帯域外輻射の原因となる。
ピーク電力に対して非線形歪みを増大させないためには、ダイナミックレンジの広い電力増幅器が必要となるが、頻繁には出現しないピーク電力のために増幅器のダイナミックレンジを広げると、時間軸上の波形の平均電力と短時間のピーク電力との比（ＰＡＰＲ：Peak to Average Power Ratio）が大きくなり、電力効率が悪くなる。

従って、出現頻度が低い大きなピーク電力の信号については、そのまま増幅器に入力するよりも入力前に抑制する方が合理的である。そこで、電力増幅前のＩＱベースバンド信号のピーク電力を抑制するため、所定の閾値を超えるピーク電力のＩＱベースバンド信号に対して瞬間的に逆向きの振幅を与えるクリッピング処理を行うものがある。
かかるクリッピング処理は、時間軸上でインパルス状の信号を逆向きに印加する処理であるから、周波数軸上では、広い周波数帯域のノイズが印加されるのと同じこととなる。そのため、クリッピング処理のみを単純に行った場合には、帯域外にノイズを生じさせるという問題がある。

そこで、かかる帯域外輻射の問題に対処するため、ＮＳ−ＣＦＲ（Noise Shaping-Crest Factor Reduction）及びＰＣ−ＣＦＲ（Peak Cancellation - Crest Factor Reduction）と呼ばれるピーク電力抑制回路が知られている。
このうち、ＮＳ−ＣＦＲは、瞬時電力が閾値を超えるＩＱベースバンド信号のピーク成分に対して、ローパスフィルタやＦＩＲ（Finite Impulse Response ）フィルタ等でフィルタリングを行って帯域制限し、この帯域制限後のピーク成分を元のＩＱベースバンド信号から減算するものである（特許文献１参照）。

また、ＰＣ−ＣＦＲは、クリッピングしても帯域外輻射を生じさせないための基本関数を予め設定しておき、瞬時電力が閾値を超えるＩＱベースバンド信号のピーク成分にその基本関数を乗算したものを、元のＩＱベースバンド信号から減算するものである（特許文献２及び３参照）。

一方、高周波増幅器の高効率化技術として、パワーアンプのドレイン電圧を出力電力に応じて変化させることにより、固定電圧の場合の動作時に生じる電力ロスを減らして高効率化を実現する、ＥＴ（Envelope Tracking）方式の電力増幅回路が知られている。
このＥＴ方式の電力増幅回路は、パワーアンプに入力する変調波信号から振幅情報（エンベロープ）を抽出し、これをパワーアンプの電源電圧として印加して、パワーアンプをほぼ飽和に近い状態で動作させるものである（特許文献４参照）。

特許第３９５４３４１号公報 特許第３８５３５０９号公報 特開２００４−１３５０８７号公報（図１〜図６） 特開２００８−２８８９７７号公報

ところで、例えば、多数の携帯電話と通信する基地局装置の場合には、現状の通話量に対応して、送信平均電力が時間帯ごとに大幅に変動する場合がある。
この場合、上記ＥＴ方式の電力増幅回路では、入力信号の振幅情報（エンベロープ）に応じてパワーアンプの電源電圧を制御するので、そのような変動があっても電源効率が悪化しないように追従することができる。

これに対して、上記従来のピーク電力抑制回路では、ＩＱベースバンド信号の瞬時電力のピークを検出する閾値が固定値であるため、最大通話量に対応して送信電力が大きい時間帯でしか動作しないようになっている。
このため、従来のピーク電力抑制回路では、通話量が比較的少ないために、ＩＱベースバンド信号の平均電力が小さい時間帯では動作せず、パワーアンプの電力効率を向上することができなかった。

本発明は、かかる従来の問題点に鑑み、ＩＱベースバンド信号の平均電力が大きく変動する場合でも、パワーアンプの電力効率を確実に向上することができる信号処理回路等を提供することを目的とする。

（１） 本発明の信号処理回路は、電力増幅回路に入力する変調波信号のＰＡＰＲを低減するための信号処理回路であって、前記変調波信号のＩＱベースバンド信号の瞬時電力を算出する電力算出部と、前記瞬時電力の上限又は下限若しくはこれらの双方が所定の閾値相当となるように、前記ＩＱベースバンド信号の振幅を制限する信号処理部と、前記信号処理部で用いる前記閾値を所定の制御周期ごとに更新する閾値更新部と、を備えていることを特徴とする。

本発明の信号処理回路によれば、上記閾値更新部が、信号処理部で用いる閾値を所定の制御周期ごとに更新するので、時間帯によってＩＱベースバンド信号の平均電力が変動しても、信号処理部におけるＩＱベースバンド信号の振幅制限を確実に実行することができる。
このため、ＩＱベースバンド信号の平均電力が変動する場合でも、電力増幅回路に入力する変調波信号のＰＡＰＲを小さくでき、パワーアンプの電力効率を確実に向上することができる。

（２） 本発明の信号処理回路は、前記制御周期ごとの前記ＩＱベースバンド信号の平均電力を算出する平均算出部を更に備えていることが好ましい。
この場合、前記閾値更新部において、算出された前記平均電力に基づいて前記制御周期ごとの前記閾値を算出することができる。具体的には、例えば、平均算出部で算出された制御周期ごとの平均電力に対して、所定の倍率を乗算した値を閾値として採用することにより、制御周期ごとの閾値を算出すればよい。

（３） 上記のように、制御周期ごとの平均電力に基づいて同周期ごとの閾値を算出して、閾値を動的に更新する場合には、当該制御周期は、前記ＩＱベースバンド信号の平均電力が時間的に変動する可能性のある周期を採用すればよい。

（４） より具体的には、当該信号処理回路をＬＴＥ（Long Term Evolution ）方式の送信機に使用する場合には、前記制御周期として、ＯＦＤＭ（Orthogonal Frequency Division Multiplex ）のシンボル周期を採用すればよい。
その理由は、ＬＴＥでは、ＯＦＤＭのシンボル周期は送信電力が大きく変動し得る最小の時間単位であり、そのシンボル周期ごとに算出した平均電力に基づいて閾値を更新すれば、当該閾値を正確かつ迅速に更新できるからである。

（５） また、当該信号処理回路をＷ−ＣＤＭＡ（Wideband Code Division Multiple Access）方式の送信機に使用する場合には、前記制御周期として、クローズドループ送信電力制御の制御周期を採用すればよい。
その理由は、Ｗ−ＣＤＭＡでは、クローズドループ送信電力制御の制御周期は送信電力が大きく変動し得る最小の時間単位であり、その制御周期ごとに算出した平均電力に基づいて閾値を更新すれば、当該閾値を正確かつ迅速に更新できるからである。

（６） 本発明の信号処理回路において、前記制御周期と同期する同期信号を外部装置から取得し、前記同期信号に基づいて前記制御周期を生成する周期生成部を更に備えていることが好ましい。
この場合、上記周期生成部が、外部装置から取得した同期信号に基づいて制御周期を生成するので、基地局装置以外の通信装置（例えば、ＲＲＨ（Remote Radio Head ）等）にも本発明の信号処理回路を搭載できるようになる。

（７） 本発明の信号処理回路において、前記信号処理部は、算出された前記瞬時電力がその上限を規定する第１の閾値よりも大きい前記ＩＱベースバンド信号を、当該第１の閾値相当の瞬時電力に抑制するクリッピング処理を行うものを採用することができる。
この場合には、前記閾値更新部において、前記第１の閾値を所定の制御周期ごとに更新すればよい。

（８） また、本発明の信号処理回路において、前記信号処理部は、算出された前記瞬時電力がその下限を規定する第２の閾値よりも小さい前記ＩＱベースバンド信号を、当該第２の閾値相当の瞬時電力に底上げするブースティング処理を行うものであってもよい。
この場合には、前記閾値更新部において、前記第２の閾値を所定の制御周期ごとに更新すればよい。

（９） 更に、本発明の信号処理回路において、前記信号処理部は、算出された前記瞬時電力がその上限を規定する第１の閾値よりも大きい前記ＩＱベースバンド信号を、当該第１の閾値相当の瞬時電力に抑制するクリッピング処理と、算出された前記瞬時電力がその下限を規定する第２の閾値よりも小さい前記ＩＱベースバンド信号を、当該第２の閾値相当の瞬時電力に底上げするブースティング処理との、双方を行うものであってもよい。
この場合には、前記閾値更新部において、前記第１及び第２の閾値の双方を所定の制御周期ごとに更新すればよい。

（１０） 本発明の通信装置は、本発明の信号処理回路と、その後段に配置された前記電力増幅回路とが搭載された送信機を有するものであり、本発明の信号処理回路と同様の作用効果を奏する。

以上の通り、本発明によれば、信号処理部で用いる閾値を所定の制御周期ごとに更新するようにしたので、時間帯によってＩＱベースバンド信号の平均電力が変動する場合でも、パワーアンプの電力効率を確実に向上することができる。

第１実施形態に係る無線通信システムの全体構成図である。 基地局装置のＯＦＤＭ送信機の要部を示す機能ブロック図である。 電力増幅回路の一例を示す機能ブロック図である。 第１実施形態に係る信号処理回路の機能ブロック図である。 ＩＱベースバンド信号と閾値との関係を示すＩＱ平面の座標図である。 ＩＱベースバンド信号の瞬時電力と逐次更新される閾値の時間的変化を示すグラフである。 ＬＴＥのダウンリンクフレームのフレーム構成図である。 第２実施形態に係る無線通信システムの全体構成図である。 第２実施形態に係る信号処理回路の機能ブロック図である。 第３実施形態の信号処理回路が、ブースティング処理を行った場合のＩＱベースバンド信号と閾値との関係を示すＩＱ平面の座標図である。 ＩＱベースバンド信号の瞬時電力と逐次更新されるブースティング用の閾値の時間的変化を示すグラフである。 本発明の第４実施形態に係る信号処理回路の機能ブロック図である。 第４実施形態の信号処理回路の場合のＩＱベースバンド信号と第１及び第２閾値との関係を示すＩＱ平面の座標図である。

以下、図面を参照しつつ、本発明の実施形態を説明する。
〔第１実施形態〕
〔無線通信システム〕
図１は、本発明を好適に適用可能な、第１実施形態に係る無線通信システムの全体構成図である。
図１に示すように、本実施形態の無線通信システムは、基地局装置（ＢＳ：Base Station）１と、この装置１のセル内で当該装置１と無線通信を行う複数の移動端末（ＭＳ：Mobile Station）２とから構成されている。

この無線通信システムでは、基地局装置１と移動端末２との間の変調方式として、ＯＦＤＭ方式が採用されている。この方式は、送信データを多数の搬送波（サブキャリア）に乗せるマルチキャリアのデジタル変調方式であり、各サブキャリアは互いに直交しているため、周波数軸で重なりが生じる程に密にデータを並べられる利点がある。

また、本実施形態の無線通信システムは、ＬＴＥ（Long Term Evolution ）方式が適用される携帯電話用のシステムよりなり、各基地局装置１と移動端末２との間においてＬＴＥ方式に準拠した通信が行われる。
もっとも、本発明を適用可能な無線通信システムはＬＴＥに限られるものではなく、Ｗ−ＣＤＭＡを採用してもよい。

〔ＬＴＥのダウンリンクフレーム〕
図７は、ＬＴＥのダウンリンクフレームの構造を示す図である。図中、縦軸方向は周波数を示しており、横軸方向は時間を示している。
図７に示すように、ダウンリンク（ＤＬ）フレームを構成する合計１０個のサブフレーム（subframe♯０〜♯９）は、それぞれ２つのスロット（slot♯０とslot♯１）により構成されており、１つのスロットは７個のＯＦＤＭシンボルにより構成されている（Normal Cyclic Prefixの場合）。

また、図中、データ伝送の上での基本単位であるリソースブロック（ＲＢ：Resource Block）は、周波数軸方向に１２サブキャリア、時間軸方向に７ＯＦＤＭシンボル（１スロット）として定められている。
従って、例えば、ＤＬフレームの周波数帯域幅が５ＭＨｚに設定されている場合には、３００個のサブキャリアが配列されるので、リソースブロックは、周波数軸方向に２５個配置される。

なお、１つのサブフレームの送信時間は１ｍｓであり、本実施形態では、１つのサブフレームを構成する２つのスロットがそれぞれ７個のＯＦＤＭシンボルを含むので、１つのＯＦＤＭシンボルの送信周期（シンボル周期）は、１／１４ｍｓ（＝約０．０７１ｍｓ）となっている。

図７に示すように、各サブフレームの先頭には、基地局装置１が移動端末２に対し、下り通信に必要な情報を送信するための制御チャネルが割り当てられている。
この制御チャネルには、ＤＬ制御情報や、当該サブフレームのリソース割当情報、ハイブリッド自動再送要求（ＨＡＲＱ：Hybrid Automatic Report Request）による受信成功通知（ＡＣＫ：Acknowledgement）、受信失敗通知（ＮＡＣＫ：Negative Acknowledgement）等が格納される。

図７に示すＤＬフレームにおいて、ＰＢＣＨ（Physical Broadcast CHannel）は、ブロードキャスト送信によってシステムの帯域幅等を端末装置に通知するための同報チャネルであり、０番目（♯０）及び６番目（♯５）のサブフレームには、基地局装置１やセルを識別するための信号である、第１同期信号（Ｐ−ＳＣＨ：Primary Synchronization CHannel）及び第２同期信号（Ｓ−ＳＣＨ：Secondary Synchronization CHannel）が割り当てられている。

また、上記の各チャネルが割り当てられていない他の領域（図７中でハッチングのない領域）のリソースブロックは、ユーザデータ等を格納するためのＤＬ共有通信チャネル（ＰＤＳＣＨ：Physical Downlink Shared CHannel）として用いられる。
上記ＰＤＳＣＨに格納されるユーザデータの割り当てについては、各サブフレームの先頭に割り当てられている上記制御チャネル内のリソース割当情報で規定されており、移動端末２は、このリソース割当情報により、自己に対するデータがサブフレーム内に格納されているか否かを判断できる。

〔送信機の構成〕
図２は、基地局装置１のＯＦＤＭ送信機３の要部を示す機能ブロック図である。
この送信機３は、送信用プロセッサ４と電力増幅回路５とを備えており、送信用プロセッサ４は、例えば、１又は複数のメモリやＣＰＵを内部に有するＦＰＧＡ（Field Programmable Gate Array ）により構成されている。

上記ＦＰＧＡは、プロセッサの出荷時や基地局装置１の製造時等において、各種の論理回路に対する構成情報を予め設定（コンフィギュレーション）可能であり、かかる設定作業を経ることにより、図２に示す各機能部６〜１０が構成されている。
すなわち、本実施形態の送信用プロセッサ４は、左から順に、Ｓ／Ｐ変換部６、マッピング部７、ＩＦＦＴ（Inverse Fast Fourier Transform：逆高速フーリエ変換）部８、信号処理部９及び直交変調部１０を含んでいる。

送信用プロセッサ４に入力されたシリアルの信号列は、Ｓ／Ｐ（シリアルパラレル）変換部６において複数の信号列に変換され、変換された各パラレルの信号列は、マッピング部７において、所定の振幅と位相の組み合わせからなる複数のサブキャリア信号ｆ１，ｆ２，……ｆｎに変換される。
この各サブキャリア信号ｆ１，ｆ２，……ｆｎは、ＩＦＦＴ部８によって時間軸上で互いに直交するベースバンド信号としてのＩ信号及びＱ信号に変換される。

このＩＱ信号（Ｉin，Ｑin）は、後段の信号処理部（本実施形態の信号処理回路）９において所定の信号処理が施される。この信号処理後のＩＱ信号（Ｉout，Ｑout）は、直交変調部１０において直交変調されて変調波信号となり、この変調波信号は、後段の電力増幅回路５に入力される。
なお、本実施形態の信号処理回路９は、ＩＱ信号の瞬時電力Ｐが所定の閾値Ｐthよりも大きくならないように、当該ＩＱ信号をクリッピング処理するものであるが、その詳細については後述する。

〔電力増幅回路の構成〕
図３は、電力増幅回路５の一例を示す機能ブロック図である。
本実施形態の電力増幅回路５は、前記ＥＴ方式を採用しており、パワーアンプ１６に入力する変調波信号から振幅情報（エンベロープ）を抽出し、これをパワーアンプ１６の電源電圧として印加することにより、パワーアンプ１６をほぼ飽和に近い状態で動作させるものである。

図３に示すように、この電力増幅回路５は、具体的には、歪み補償部１２、包絡線検波部１３、ゲート電圧調整部１４、ドレイン電圧変調部１５及びパワーアンプ１６を備えている。
このうち、歪み補償部１２は、例えば、パワーアンプ１６の入力信号（変復調信号）に対してその歪み特性と逆の特性を予め付加することで、パワーアンプ１６の出力信号を歪みの少ない状態で得るプリディストータよりなる。

包絡線検波部１３は、変調波信号の包絡線を検波するものであり、例えばダイオード検波器や、ＩＱベースバンド信号のＩ成分とＱ成分から変調波信号の振幅成分を算出する回路から構成されている。
この包絡線検波部１３は、エンベロープ信号をゲート電圧調整部１４とドレイン電圧変調部１５に出力する。

ゲート電圧調整部１４は、所定の閾値電圧とエンベロープ信号の値を比較して、その比較結果に対応して、パワーアンプ１６のゲート電圧を切り換える。また、ドレイン電圧変調部１５は、エンベロープ信号に基づいて電源電圧を増幅し、その増幅した電源電圧をパワーアンプ１６のドレイン端子に印加する。
パワーアンプ１６は、例えば、ＦＥＴ（Field Effect Transistor）型のトランジスタよりなり、ドレイン電圧とゲート電圧に基づいて変調波信号を増幅する。

〔信号処理回路の構成〕
図４は、本発明の第１実施形態に係る信号処理回路９の機能ブロック図である。
図４に示すように、本実施形態の信号処理回路９は、電力算出部１８、比較部１９、補正信号算出部２０、フィルタ２１，２２、スケーリング部２３，２４、加減算器２５，２６、遅延部２７，２８、平均算出部２９及び閾値更新部３０を含む。

本実施形態では、上記比較部１９、補正信号算出部２０、フィルタ２１，２２、スケーリング部２３，２４及び加減算器２５，２６により、瞬時電力Ｐが所定の閾値Ｐthよりも大きいＩＱベースバンド信号を、当該閾値Ｐth相当の瞬時電力Ｐに抑制するクリッピング処理を行う信号処理部が構成されている。

電力算出部１８は、入力側のＩ信号とＱ信号（Ｉin，Ｑin）の２乗和よりＩＱベースバンド信号の瞬時電力Ｐを算出する。また、比較部１９は、算出された瞬時電力Ｐとその時点における閾値Ｐthとを比較し、瞬時電力Ｐが閾値Ｐthよりも大きい場合に、補正信号算出部２０に算出指令を発する。
補正信号算出部２０は、比較部１９から算出指令を受けると、次の式に基づいて、Ｉin信号とＱin信号に印加すべき補正信号ΔＩ，ΔＱをそれぞれ算出し、これを出力する。なお、補正信号算出部２０は、算出指令を受けない場合にはゼロを出力する。

なお、次式において、SQRT（・）は、括弧内の変数の平方根を取る関数である（以下、同様）。
ΔＩ＝｛１−SQRT（Ｐth／Ｐ）｝×Ｉin
ΔＱ＝｛１−SQRT（Ｐth／Ｐ）｝×Ｑin

補正信号算出部２０が出力した補正信号ΔＩ，ΔＱは、それぞれ、後段のローパスフィルタやＦＩＲフィルタ等よりなるフィルタ２１，２２によって帯域制限（ノイズシェーピング）され、更にその後段のスケーリング部２３，２４によって振幅調整されて、加減算器２５，２６に入力される。
また、加減算器２５，２６の前段にある遅延部２７，２８は、電力算出部１８や補正信号算出部２０等における演算処理の時間だけ、Ｉin信号とＱin信号の時間を遅延させる。

そして、加減算器２５，２６は、遅延されたＩin信号とＱin信号から補正信号ΔＩ，ΔＱをそれぞれ減算し、Ｉout信号（＝SQRT（Ｐth／Ｐ）×Ｉin）とＱout信号（＝SQRT（Ｐth／Ｐ）×Ｑin）を出力する。
この減算により、瞬時電力Ｐが閾値Ｐthを超えるＩＱベースバンド信号については、閾値Ｐth相当の瞬時電力の信号に補正される。また、瞬時電力Ｐが閾値Ｐth以下のＩＱベースバンド信号については、補正されずにそのまま出力される。

図５は、上記クリッピング処理を行った場合のＩＱベースバンド信号と閾値Ｐthとの関係を示すＩＱ平面の座標図である。
この図５に示すように、本実施形態の信号処理回路９による信号処理は、ＩＱベースバンド信号の瞬時電力Ｐの外周側をカットするクリッピング処理である。このため、電力増幅回路５に入力する変調波信号のＰＡＰＲが低下するので、パワーアンプ１６の電力効率が向上する。

図４に戻り、平均算出部２９は、送信電力が大きく変動し得る最小の時間単位であるＯＦＤＭシンボルのシンボル周期を、平均電力を算出する制御周期として取得している。
また、平均算出部２９は、電力算出部１８からＩＱベースバンド信号の瞬時電力Ｐを取得しており、その瞬時電力Ｐを上記シンボル周期内で平均化することにより、シンボル周期ごとのＩＱベースバンド信号の平均電力Ｐave を算出し、これを閾値更新部３０に出力する。

閾値更新部３０は、平均算出部２９から取得したシンボル周期ごとの平均電力Ｐave に所定の倍率を乗算した値を、そのシンボル周期における閾値Ｐthとして採用する。例えば、ＩＱベースバンド信号のピーク電力Ｐpeakと平均電力Ｐave との比率を６ｄＢに絞る場合には、上記所定の倍率は２倍となる。
閾値更新部３０は、上記のようにしてシンボル周期ごとに閾値Ｐthを算出して当該閾値Ｐthを動的に更新し、その更新した閾値Ｐthを比較部１９に出力する。

そして、比較部１９は、閾値更新部３０から取得した閾値Ｐthを用いて、電力算出部１８が算出した瞬時電力Ｐの大小を判定し、瞬時電力Ｐが更新後の閾値Ｐthを超えた場合に前記算出指令を発する。

図６は、ＩＱベースバンド信号の瞬時電力Ｐと逐次更新される閾値Ｐthの時間的変化を示すグラフである。
図６に示すように、本実施形態では、信号処理回路９におけるクリッピング処理に用いる閾値Ｐthが、シンボル周期（１／１４ｍｓ）ごとに算出した平均電力Ｐave に基づいて逐次算出され、そのシンボル周期ごとに更新される。

このため、例えば、移動端末２による通話量の変動に対応して、ＩＱベースバンド信号の平均電力Ｐave が変動しても、信号処理回路９によるクリッピング処理が常に行われることになるので、ＰＡＰＲの低減よるパワーアンプ１６の電力効率の向上を、有効に確保することができる。

また、本実施形態の信号処理回路９によれば、閾値Ｐthを更新する制御周期として、送信電力が変動し得る最小の時間単位であるＯＦＤＭのシンボル周期を採用しているので、閾値Ｐthを正確かつ迅速に更新できるという利点もある。
もっとも、ＬＴＥでは、リソースブロック（図７参照）がユーザ割当の最小単位になっているので、このリソースブロックの送信周期である７ＯＦＤＭシンボル（１スロット）を、閾値Ｐthを更新する制御周期として採用することにしてもよい。

〔第２実施形態〕
図８は、本発明の第２実施形態に係る無線通信システムの全体構成図である。
図８に示すように、本実施形態の無線通信システムでは、基地局装置１に、ＣＰＲＩ（Common Public Radio Interface）を介してＲＲＨ４２が接続されており、このＲＲＨ４２には、図９に示す第２実施形態に係る信号処理回路９と前記電力増幅回路５とが設けられている。

また、本実施形態では、基地局装置１は、ＲＲＨ４２との間で同期を確立するための同期信号４１を、ファイバを通じてＲＲＨ４２に送出しており、この同期信号４１は、ＯＦＤＭのシンボル周期と同期する１ｍｓ周期のクロック信号よりなる。
図９に示すように、本実施形態の信号処理回路９では、上記同期信号４１が入力される周期生成部４０が設けられている。

この周期生成部４０は、外部装置である基地局装置１から取得した同期信号４１からシンボル周期を生成し、生成したシンボル周期を平均算出部２９に出力する。なお、その他の構成は、第１実施形態（図４）の信号処理回路９と同様であるから、図４の場合と同じ符号を図９に付して詳細な説明を省略する。
上記の通り、本実施形態では、シンボル周期と同期する同期信号４１を基地局装置１から取得し、その同期信号４１に基づいてシンボル周期を生成するので、ＲＲＨ４２にも本発明の信号処理回路９を搭載することができる。

〔第３実施形態〕
前記第１実施形態の信号処理回路９（図４）では、瞬時電力Ｐの上限を規定するクリッピング用の閾値（第１閾値）Ｐthよりも大きいＩＱベースバンド信号を、当該閾値Ｐth相当の瞬時電力Ｐに抑制する「クリッピング処理」を行うが、この処理とは逆に、瞬時電力Ｐが所定の第２の閾値Ｐth’（＜Ｐth）よりも小さいＩＱベースバンド信号を、当該閾値Ｐth’相当の瞬時電力Ｐに底上げする処理（以下、これを「ブースティング処理」という。）を行うものであってもよい。

この「ブースティング処理」を行う信号処理回路９は、前記比較部１９と補正信号算出部２０の動作をクリッピング処理の場合と逆転させることにより、第１実施形態の信号処理回路９（図４）と同じ回路構成で実装することができる。
以下、図４を参照しつつ、上記「ブースティング処理」を行う信号処理回路９の動作について説明する。

すなわち、比較部１９は、算出された瞬時電力Ｐとその時点におけるブースティング用の第２の閾値Ｐth’とを比較し、瞬時電力Ｐが閾値Ｐth’よりも小さい場合に、補正信号算出部２０に算出指令を発する。
補正信号算出部２０は、比較部１９から算出指令を受けると、次の式に基づいて、Ｉin信号とＱin信号に印加すべき補正信号ΔＩ，ΔＱをそれぞれ算出し、これを出力する。なお、補正信号算出部２０は、算出指令を受けない場合にはゼロを出力する。

ΔＩ＝｛１−SQRT（Ｐth’／Ｐ）｝×Ｉin
ΔＱ＝｛１−SQRT（Ｐth’／Ｐ）｝×Ｑin

補正信号算出部２０が出力した補正信号ΔＩ，ΔＱは、それぞれ、後段のローパスフィルタやＦＩＲフィルタ等よりなるフィルタ２１，２２によって帯域制限（ノーズシェーピング）され、更にその後段のスケーリング部２３，２４によって振幅調整されて、加減算器２５，２６に入力される。
また、加減算器２５，２６の前段にある遅延部２７，２８は、電力算出部１８や補正信号算出部２０等における演算処理の時間だけ、Ｉin信号とＱin信号の時間を遅延させる。

そして、加減算器２５，２６は、遅延されたＩin信号とＱin信号から補正信号ΔＩ，ΔＱをそれぞれ減算し、Ｉout信号（＝SQRT（Ｐth’／Ｐ）×Ｉin）とＱout信号（＝SQRT（Ｐth’／Ｐ）×Ｑin）を出力する。
この減算により、瞬時電力Ｐが閾値Ｐth’未満のＩＱベースバンド信号については、閾値Ｐth’相当の瞬時電力の信号に補正される。また、瞬時電力Ｐが閾値Ｐth’以上のＩＱベースバンド信号については、補正されずにそのまま出力される。

図１０は、上記ブースティング処理を行った場合のＩＱベースバンド信号と閾値Ｐth’との関係を示すＩＱ平面の座標図である。
この図１０に示すように、本実施形態の信号処理回路９によるブースティング処理は、ＩＱベースバンド信号の瞬時電力Ｐの外周側をカットする従来のクリッピング処理とは逆に、その瞬時電力Ｐの内側をカットしてくり抜くような処理となる。このように瞬時電力Ｐを底上げする「ブースティング処理」の場合も、電力増幅回路５に入力する変調波信号のＰＡＰＲが低下するので、パワーアンプ１６の電力効率が向上する。

一方、本実施形態の信号処理回路９においても、閾値更新部３０は、平均算出部２９から取得したシンボル周期ごとの平均電力Ｐave に所定の倍率を乗算した値を、そのシンボル周期におけるブースティング用の閾値Ｐth’として採用する。例えば、ＩＱベースバンド信号の平均電力Ｐave と谷間電力（逆ピーク電力）Ｐvalleyの比率を６ｄＢに絞る場合には、上記所定の倍率は１／２倍となる。
閾値更新部３０は、上記のようにしてシンボル周期ごとにブースティング用の閾値Ｐth’を算出して当該閾値Ｐth’を動的に更新し、その更新した閾値Ｐth’を比較部１９に出力する。

そして、比較部１９は、閾値更新部３０から取得した閾値Ｐth’を用いて、電力算出部１８が算出した瞬時電力Ｐの大小を判定し、瞬時電力Ｐが更新後の閾値Ｐth’よりも小さい場合に前記算出指令を発する。

図１１は、ＩＱベースバンド信号の瞬時電力Ｐと逐次更新されるブースティング用の閾値Ｐth’の時間的変化を示すグラフである。
図１１に示すように、本実施形態では、信号処理回路９におけるブースティング処理に用いる閾値Ｐth’が、シンボル周期（１／１４ｍｓ）ごとに算出した平均電力Ｐave に基づいて逐次算出され、そのシンボル周期ごとに更新される。

このため、本実施形態の信号処理回路９においても、第１実施形態の場合と同様の作用効果を奏することができる。
すなわち、例えば、移動端末２による通話量の変動に対応して、ＩＱベースバンド信号の平均電力Ｐave が変動しても、信号処理回路９によるブースティング処理が常に行われることになるので、ＰＡＰＲの低減よるパワーアンプ１６の電力効率の向上を、有効に確保することができる。

また、本実施形態の信号処理回路９によれば、ブースティング用の閾値Ｐth’を更新する制御周期として、送信電力が変動し得る最小の時間単位であるＯＦＤＭのシンボル周期を採用しているので、閾値Ｐth’を正確かつ迅速に更新できるという利点もある。
もっとも、本実施形態においても、ＬＴＥの場合には、リソースブロック（図７参照）の送信周期である７ＯＦＤＭシンボル（１スロット）を、ブースティング用の閾値Ｐth’を更新する制御周期として採用することにしてもよい。

なお、「ブースティング処理」を行う本実施形態の信号処理回路９においても、第２実施形態の場合（図９）と同様に、同期信号４１からシンボル周期を生成する周期生成部４０を設けるようにすれば、ＲＲＨ４２に搭載することができる。

〔第４実施形態〕
図１２は、本発明の第４実施形態に係る信号処理回路９の機能ブロック図である。
図１２に示すように、本実施形態の信号処理回路９では、ＩＱベースバンド信号に対してクリッピング処理を行うための第１補正信号算出部２０と、同信号に対してブースティング処理を行うための第２補正信号算出部３４の双方を備えている点で、第１実施形態（図４）の信号処理回路９と異なる。
以下、第１実施形態（図４）と同じ機能部については、図１２に同一符号を付して説明を省略し、相違点に係る構成ついて重点的に説明する。

比較部１９は、クリッピング処理用の大きい方の第１閾値Ｐth１と、ブースティング処理用の第２閾値Ｐth２の２つの閾値を保持している。
また、比較部１９は、算出された瞬時電力Ｐと各閾値Ｐth１，Ｐth２を比較し、瞬時電力Ｐが第１閾値Ｐth１よりも大きい場合には、第１補正信号算出部２０に算出指令を発するとともに、瞬時電力Ｐが第２閾値Ｐth２よりも小さい場合には、第２補正信号算出部３４に算出指令を発する。

この場合、第１補正信号算出部２０が出力する第１補正信号ΔＩ１，ΔＱ１は、第１実施形態の場合と同様に、次式によって算出される。
ΔＩ１＝｛１−SQRT（Ｐth１／Ｐ）｝×Ｉin
ΔＱ１＝｛１−SQRT（Ｐth１／Ｐ）｝×Ｑin

一方、第２補正信号算出部３４は、比較部１９から算出指令を受けると、次の式に基づいて、Ｉin信号とＱin信号に印加すべき第２補正信号ΔＩ２，ΔＱ２をそれぞれ算出し、これを出力する。なお、第２補正信号算出部３４は、算出指令を受けない場合にはゼロを出力する。
ΔＩ２＝｛１−SQRT（Ｐth２／Ｐ）｝×Ｉin
ΔＱ２＝｛１−SQRT（Ｐth２／Ｐ）｝×Ｑin

第２補正信号算出部３４が出力した第２補正信号ΔＩ２，ΔＱ２は、それぞれ、後段のローパスフィルタやＦＩＲフィルタ等よりなるフィルタ３５，３４によって帯域制限（ノーズシェーピング）され、更にその後段のスケーリング部３７，３８によって振幅調整されて、加減算器２５，２６に入力される。

そして、加減算器２５，２６は、遅延されたＩin信号とＱin信号から第２補正信号ΔＩ２，ΔＱ２をそれぞれ減算し、Ｉout信号（＝SQRT（Ｐth２／Ｐ）×Ｉin）とＱout信号（＝SQRT（Ｐth２／Ｐ）×Ｑin）を出力する。
この減算により、瞬時電力Ｐが第２閾値Ｐth２未満のＩＱベースバンド信号については、第２閾値Ｐth２相当の瞬時電力の信号に補正される。また、瞬時電力Ｐが第２閾値Ｐth２以上のＩＱベースバンド信号については、補正されずにそのまま出力される。

図１３は、第４実施形態の信号処理回路９の場合のＩＱベースバンド信号と第１及び第２閾値Ｐth１，Ｐth２との関係を示すＩＱ平面の座標図である。
この図１３に示すように、本実施形態の信号処理回路９は、ベースバンド信号の瞬時電力Ｐの外周側をカットするクリッピング処理と、ＩＱベースバンド信号の瞬時電力Ｐの内側をカットしてくり抜くブースティング処理との双方を行うものである。
このため、クリッピング処理のみを行う第１実施形態（図４）の信号処理回路９に比べて、電力増幅回路５に入力する変調波信号のＰＡＰＲを更に低下させることができ、パワーアンプ１６の電力効率をより向上することができる。

なお、本実施形態の信号処理回路９では、平均算出部２９が、瞬時電力Ｐをシンボル周期内で平均化した平均電力Ｐave を算出し、閾値更新部３０は、そのシンボル周期ごとの平均電力Ｐave に所定の倍率を乗算することにより、当該シンボル周期におけるクリッピング用の第１閾値Ｐth１とブースティング用の第２閾値Ｐth２とを動的に更新する。
そして、比較部１９は、閾値更新部３０から取得した各閾値Ｐth１，Ｐth２を用いて、瞬時電力Ｐとの大小を判定し、瞬時電力Ｐが更新後の第１閾値Ｐth１よりも大きい場合に第１補正信号算出部２０に算出指令を発し、瞬時電力Ｐが更新後の第２閾値Ｐth２よりも小さい場合に第２補正信号算出部３４に算出指令を発する。

なお、「クリッピング処理」と「ブースティング処理」の双方を行う本実施形態の信号処理回路９においても、第２実施形態の場合（図９）と同様に、同期信号４１からシンボル周期を生成する周期生成部４０を設けるようにすれば、ＲＲＨ４２に搭載することができる。

〔その他の変形例〕
今回開示した実施形態は例示であって制限的なものではない。本発明の権利範囲は特許請求の範囲によって示され、特許請求の範囲の構成と均等の範囲内での全ての変更が含まれる。
例えば、本発明の信号処理回路９は、ＬＴＥ方式だけでなく、Ｗ−ＣＤＭＡ方式に準拠した通信装置にも採用することができる。

このＷ−ＣＤＭＡ方式では、クローズドループ送信電力制御によって基地局装置１の送信電力を制御するようになっており、この制御周期が送信制御の最小時間単位となっている。具体的には、この制御周期は、１無線フレーム周期１０ｍｓの１５分の１（＝約０．６６７ｍｓ）である。
そこで、本発明の信号処理回路９をＷ−ＣＤＭＡ方式の送信機に使用する場合には、閾値Ｐthを更新する場合の制御周期として、クローズドループ送信電力制御の制御周期を採用すればよい。

また、上記実施形態では、ＮＳ−ＣＦＲに基づくクリッピング処理を行う信号処理回路９を例示したが、ＰＣ−ＣＦＲに基づくクリッピング処理を行う信号処理回路９にも、本発明を適用することができる。

また、本発明の信号処理回路９は、ＥＴ方式の電力増幅回路５だけでなく、ＥＥＲ（Envelope Elimination and Restoration）方式の電力増幅回路に適用することもできる。
もっとも、ＥＥＲ方式では、ＲＦ信号には振幅変動がなく、包絡線信号に振幅変動があるので、ＥＥＲ方式の電力増幅回路に本発明を適用する場合には、その包絡線信号に本発明の信号処理を施して当該電力増幅回路の効率改善を図ることになる。

１ 基地局装置
２ 移動端末
３ 送信機
４ 送信用プロセッサ
５ 電力増幅回路
９ 信号処理部（信号処理回路）
１６ パワーアンプ
１８ 電力算出部
１９ 比較部
２０ 補正信号算出部
２１，２２ フィルタ
２３，２４ スケーリング部
２５，２６ 加減算器
２７，２８ 遅延部
２９ 平均算出部
３０ 閾値算出部
３４ 第２補正信号算出部
３５，３６ フィルタ
３７，３８ スケーリング部
４０ 周期生成部
４１ 同期信号
４２ ＲＲＨ

Claims (10)

1. 電力増幅回路に入力する変調波信号のピーク電力対平均電力比 (Peak-to-Average Power Ratio：以下、特許請求の範囲において「ＰＡＰＲ」という。）を低減するための信号処理回路であって、
   前記変調波信号のＩＱベースバンド信号の瞬時電力を算出する電力算出部と、
   前記瞬時電力の上限又は下限若しくはこれらの双方が所定の閾値相当となるように、前記ＩＱベースバンド信号の振幅を制限する信号処理部と、
   前記信号処理部で用いる前記閾値を所定の制御周期ごとに更新する閾値更新部と、
   を備えていることを特徴とする信号処理回路。
2. 前記制御周期ごとの前記ＩＱベースバンド信号の平均電力を算出する平均算出部を更に備えており、
   前記閾値更新部は、算出された前記平均電力に基づいて前記制御周期ごとの前記閾値を算出する請求項１に記載の信号処理回路。
3. 前記制御周期は、前記ＩＱベースバンド信号の平均電力が変動する可能性のある周期である請求項２に記載の信号処理回路。
4. 前記信号処理回路は、ＬＴＥ（Long Term Evolution ）方式の送信機に使用されており、前記制御周期は、ＯＦＤＭ（Orthogonal Frequency Division Multiplex ）のシンボル周期に設定されている請求項３に記載の信号処理回路。
5. 前記信号処理回路は、Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access）方式の送信機に使用されており、前記制御周期は、クローズドループ送信電力制御の制御周期に設定されている請求項３に記載の信号処理回路。
6. 前記制御周期と同期する同期信号を外部装置から取得し、前記同期信号に基づいて前記制御周期を生成する周期生成部を更に備えている請求項２に記載の信号処理回路。
7. 前記信号処理部は、算出された前記瞬時電力がその上限を規定する第１の閾値よりも大きい前記ＩＱベースバンド信号を、当該第１の閾値相当の瞬時電力に抑制するクリッピング処理を行うものであり、
   前記閾値更新部は、前記第１の閾値を所定の制御周期ごとに更新する請求項１〜６のいずれか１項に記載の信号処理回路。
8. 前記信号処理部は、算出された前記瞬時電力がその下限を規定する第２の閾値よりも小さい前記ＩＱベースバンド信号を、当該第２の閾値相当の瞬時電力に底上げするブースティング処理を行うものであり、
   前記閾値更新部は、前記第２の閾値を所定の制御周期ごとに更新する請求項１〜６のいずれか１項に記載の信号処理回路。
9. 前記信号処理部は、算出された前記瞬時電力がその上限を規定する第１の閾値よりも大きい前記ＩＱベースバンド信号を、当該第１の閾値相当の瞬時電力に抑制するクリッピング処理と、算出された前記瞬時電力がその下限を規定する第２の閾値よりも小さい前記ＩＱベースバンド信号を、当該第２の閾値相当の瞬時電力に底上げするブースティング処理とを行うものであり、
   前記閾値更新部は、前記第１及び第２の閾値の双方を所定の制御周期ごとに更新する請求項１〜６のいずれか１項に記載の信号処理回路。
10. 請求項１〜９のいずれか１項に記載の前記信号処理回路と、その後段に配置された電力増幅回路とが搭載された送信機を有することを特徴とする通信装置。

Images