KR20050108462A

KR20050108462A - 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연추정 방법 및 장치

Info

Publication number: KR20050108462A
Application number: KR1020040033008A
Authority: KR
Inventors: 송유승; 이재혁; 이승환; 황기환; 전재호; 맹승주
Original assignee: 삼성전자주식회사
Priority date: 2004-05-11
Filing date: 2004-05-11
Publication date: 2005-11-16
Also published as: US7391822B2; US20050254595A1; KR101050659B1

Abstract

본 발명은 이동통신 시스템의 소정 통신장치에서 처리되는 전송신호와 궤환신호의 샘플 지연을 FA 개수에 상관없이 안정되게 추정하는 전송신호와 궤환신호 간의 샘플 지연 추정 방법 및 장치에 대한 것으로서, 본 발명에서는 이동통신 시스템의 소정 통신장치에서 신호 처리되는 전송신호와 궤환신호를 각각 일정 길이로 샘플링하여 샘플 단위로 신호 전력 크기값을 구하고, 상기 전송신호와 궤환신호의 상기 신호 전력 크기값을 각각 제1 및 제2 메모리 블록에 저장한 후, 상기 제1 및 제2 메모리 블록에 저장된 다수의 샘플들의 샘플 시작 위치를 이동시키면서 평균 제곱 오차를 산출한다. 그리고 상기 평균 제곱 오차가 최소값을 갖는 상기 궤환신호의 샘플 시작 위치를 샘플 지연값으로 추정한다. 상기한 기술적 특징을 갖는 본 발명에 의하면, FA 개수에 영향을 받지 않고 전송신호와 궤환신호 간의 샘플 지연을 정확하게 추정함으로써 이동통신 시스템 자원을 절약할 수 있다.

Description

이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 방법 및 장치{METHOD AND APPARATUS FOR ESTIMATING SAMPLE DELAY BETWEEN TRANSMISSION SIGNAL AND FEEDBACK SIGNAL IN A MOBILE COMMUNICATION SYSTEM}

본 발명은 이동통신 시스템의 궤환신호 처리 방법과 전치 왜곡기에 대한 것으로서, 특히 이동통신 시스템의 각종 보드에서 출력되는 전송신호와 궤환신호 간의 샘플 지연을 FA 개수에 상관없이 안정되게 추정하는 전송신호와 궤환신호 간의 샘플 지연 추정 방법 및 장치에 대한 것이다.

또한 본 발명은 이동통신 시스템에서 전송신호와 궤환신호 간의 샘플 지연 추정이 요구되는 전치 왜곡기의 성능을 향상시키는 샘플 지연 추정 방법 및 장치에 대한 것이다.

일반적으로 이동통신 시스템의 기지국 등 통신 장치에 장착된 보드(Board)에서는 정해진 동작 루틴에 따라 처리되어 출력되는 전송신호와 그 전송신호를 궤환한 궤환신호(feedback signal)를 이용하여 소망하는 신호 처리가 이루어진다. 상기 전송신호와 궤환신호 사이에는 신호 경로에 따라 필연적으로 지연이 발생되며, 안정된 신호 처리를 위해서는 그 지연을 추정하여 전송신호와 궤환신호 간의 동기를 맞추어 주는 작업이 중요하다.

이하 이동통신 시스템에서 전송신호와 궤환신호 간의 동기 일치를 위해 신호 지연을 추정하는 방법을 샘플 지연 추정 방법이라 칭하기로 한다. 종래 샘플 지연 추정 방법의 대표적인 예로 전송신호와 궤환신호의 다수의 샘플들을 각각 저장하고, 저장된 샘플들에 대해 상관(Correlation) 연산을 수행한 후, 그 상관값이 최대가 되는 샘플 지연 위치를 추정하는 방법이 있다. 그리고 샘플 지연 위치를 추정하는 방법을 일반적으로 Rough Delay Estimation이라 부른다.

이동통신 시스템에서는 상기 최대 상관 연산을 이용한 종래 Rough Delay Estimation 방법을 통해 샘플 지연 위치를 추정하고, 전송신호와 궤환신호의 시간 동기를 맞춘 후, 추정된 샘플 지연 위치를 더욱 세밀하게 분할(예컨대, 샘플의 1/10 간격)하는 과정(Fine Delay Estimation)이 수행된다. 그리고 이동통신 시스템은 상기 Fine Delay Estimation을 통해 최종 추정된 샘플 지연 위치를 가지고, 전송신호와 궤환신호 간의 신호 동기를 맞추어 원하는 신호 처리를 수행한다.

상기 전송신호와 궤환신호 간의 샘플 지연 위치 추정이 요구되는 신호 처리 장치의 하나로 기지국(Base Station) 송신기 등에 구비되는 전치 왜곡기(Digital Pre-distorter)를 들 수 있다. 상기 기지국 송신기 등에는 전송신호를 증폭하는 전력 증폭기가 필수적으로 요구되며, 그 전력 증폭기는 비선형적인 동작 특성을 갖고 있다.

즉 이동통신 시스템의 기지국 송신기 등에서 고효율을 얻기 위해 널리 쓰이고 있는 고전력 증폭기(High Power Amplifier: HPA)는 비선형 동작점에 근접하여 동작하므로 상기 고전력 증폭기의 출력은 혼 변조 왜곡(inter modulation distortion: IMD) 성분을 만들어 내어 대역내(in-band) 뿐만 아니라 다른 주파수 대역에 간섭 신호로 영향을 주게 된다. 따라서 상기 전치 왜곡기는 전력 증폭기를 통과할 때 발생되는 IMD 성분과 동일한 신호 크기를 갖고 반대의 신호 위상을 갖는 전치 왜곡 신호를 생성하여 전력 증폭기의 출력신호를 보상하고, 이에 따라 전력 증폭기의 출력은 선형적인 특성을 갖게 된다.

여기서 상기 전치 왜곡기는 상기와 같은 신호 보상을 위해 전력 증폭기의 출력신호를 궤환신호로 입력받아 의사성분(Spurious)를 제거하는 이른바 전치왜곡(Digital Pre-Distortion : DPD) 알고리즘을 수행하게 된다. 그리고 상기 DPD 알고리즘을 수행하기 위해서는 그 전단계에서 전송신호와 궤환신호 간의 신호 동기를 맞추도록 양 신호의 샘플들을 각각 저장하고, 저장된 샘플들에 대해 샘플 지연 위치를 추정하는 동작이 선행되어야 한다.

그러나 종래 샘플 지연 추정 방법의 경우 입력신호인 전송신호와 궤환신호의 주파수 할당(Frequency Allocation : FA) 개수의 변화에 따라 추정된 샘플 지연 위치에 상당한 오차가 발생되는 문제점이 있었다. 예를 들어 부호분할 다중접속(Code Division Multiple Access : CDMA) 방식에 따른 CDMA 2000 1x 시스템에서 12 FA 입력신호에 대해서는 1024 개의 샘플 크기를 갖는 블록에서도 정확한 샘플 지연 위치가 추정되나, FA 개수가 적은 입력신호에 대해서는 1024 개 이상의 샘플 크기에서도 추정된 샘플 지연 위치에 큰 오차가 발생된다.

도 1a 내지 도 1c는 종래 샘플 지연 추정 방법에 의한 실험 결과를 나타낸 파형도로서, 이는 전송신호와 궤환신호의 다수의 샘플들을 입력신호로 각각 저장하고, 저장된 샘플들에 대해 최대 상관 연산을 수행하여 샘플 지연 위치를 추정하는 종래 Rough Delay Estimation의 결과를 도시한 것이다.

먼저 도 1a는 12 FA CDMA 2000 1x 입력신호에 대해 1024 개 샘플 단위로 샘플 지연 위치를 추정한 실험 결과로서, 샘플 지연 위치가 예컨대, 18 샘플 간격으로 일정하게 수렴됨을 알 수 있다. 도 1b는 4 FA CDMA 2000 1x 입력신호에 대해 1024 개 샘플 단위로 샘플 지연 위치를 추정한 결과로서, 도 1a의 경우 보다 FA 개수가 감소되어 샘플 지연 위치가 17 샘플 간격에서 19 샘플 간격 사이로 추정되는 오차가 발생됨을 알 수 있다. 도 1c의 (A), (B), (C), (D)는 1 FA CDMA 2000 1x 입력신호에 대해 각각 1회, 6회, 8회 및 14회의 누적된 Rough Delay Estimation의 수행 결과로서, 추정 연산의 누적 횟수가 증가될수록 추정된 샘플 지연 위치에 오차가 점차 감소됨을 알 수 있다.

상기와 같이 종래 Rough Delay Estimation 방식에 의한 경우 FA 개수가 적을수록 샘플 지연 위치의 추정 오차가 커지므로 시스템이 가진 샘플 지연을 정확하게 추정하기 어려우며, 적은 개수의 FA를 사용하는 시스템의 경우 그 오차를 줄이도록 샘플 블록 길이를 증가시키거나 추정 연산 횟수를 여러 번 반복하여야 하므로 시스템 자원이 낭비되는 문제점이 발생된다.

본 발명의 목적은 이동통신 시스템에서 FA 개수에 영향을 받지 않고 전송신호와 궤환신호 간의 샘플 지연을 정확하게 추정하는 샘플 지연 추정 방법 및 장치를 제공하는 것이다.

본 발명의 다른 목적은 이동통신 시스템에서 전치 왜곡기의 성능을 향상시키는 샘플 지연 추정 방법 및 장치를 제공하는 것이다.

상기 목적을 달성하기 위한 본 발명에 따른 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 방법은 이동통신 시스템의 소정 통신장치에서 신호 처리되는 전송신호와 궤환신호 간의 신호 지연을 추정하는 방법에 있어서, 상기 전송신호와 궤환신호를 각각 일정 길이로 샘플링하여 샘플 단위로 신호 전력 크기값을 구하는 과정과, 상기 전송신호와 궤환신호의 상기 신호 전력 크기값을 각각 제1 및 제2 메모리 블록에 저장하는 과정과, 상기 제1 및 제2 메모리 블록에 저장된 다수의 샘플들의 샘플 시작 위치를 이동시키면서 평균 제곱 오차를 산출하는 과정과, 상기 평균 제곱 오차가 최소값을 갖는 상기 궤환신호의 샘플 시작 위치를 샘플 지연값으로 추정하는 과정을 포함하여 이루어짐을 특징으로 한다.

또한 본 발명은 상기 평균 제곱 오차를 동일한 샘플에 대해 적어도 2 회 이상 반복하여 산출하는 과정을 더 포함함을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명에 따른 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 장치는 이동통신 시스템의 소정 통신장치에서 신호 처리되는 전송신호와 궤환신호 간의 신호 지연을 추정하는 샘플 지연 추정 장치에 있어서, 상기 통신장치로부터 상기 전송신호와 상기 궤환신호를 일정 길이의 샘플로 추출하는 샘플 추출부와, 상기 추출된 전송신호와 궤환신호의 샘플을 각각 실수 성분과 허수 성분으로 구분하여 샘플 단위의 순간 전력 크기값을 산출하는 신호 크기 산출부와, 상기 전송신호와 궤환신호의 순간 전력 크기값이 각각 샘플 단위로 구분되어 저장되는 제1 및 제2 메모리 블록과, 상기 제1 메모리 블록과 상기 제1 메모리 블록에 저장된 다수의 샘플들의 샘플 시작 위치를 이동시키면서 평균 제곱 오차를 산출하고 상기 평균 제곱 오차가 최소값을 갖는 상기 궤환신호의 샘플 시작 위치를 샘플 지연값으로 추정하는 지연 추정부를 포함하여 구성됨을 특징으로 한다.

또한 본 발명에서 상기 통신장치는 전력 증폭기의 입력단에 전치 왜곡기가 접속된 기지국 송신기이고, 상기 전송신호는 상기 전치 왜곡기의 출력단과 상기 전력 증폭기의 입력단 사이의 신호 경로에서 추출된 신호이고, 상기 궤환신호는 상기 전력 증폭기의 출력단에서 추출된 신호로 구성됨을 더 포함함을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 설명하기로 한다. 그리고 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다.

이하 설명에서는 먼저 본 발명에 따른 전송신호와 궤환신호 간의 샘플 지연 추정 방법을 설명한 후, 상기 샘플 지연 추정 방법을 수행하는 샘플 지연 추정 장치를 설명하기로 한다.

본 발명에서 전송신호라 함은 이동통신 시스템을 구성하는 기지국 등 각종 통신 장치에서 신호 처리되는 고주파 신호를 의미하고, 궤환신호는 상기 통신 장치의 출력단에서 궤환된(feedback) 신호를 의미한다. 그리고 상기 샘플 지연 추정 방법이 적용되는 장치의 예로는 기지국 송신기에서 고전력 증폭기(High Power Amplifier : HPA)의 비선형적인 출력을 선형적으로 보상하는 전치 왜곡기를 들 수 있으며, 이에 대한 상세한 설명은 후술하기로 한다.

이동통신 시스템에서 처리되는 고주파 신호는 위상을 가지므로 상기 전송신호와 궤환신호는 각각 실수 성분(In Phase : I)과 허수 성분(Quadrature : Q)으로 구분되며, 양 신호의 크기는 순간 전력의 제곱근 형태로 표현된다. 상기 전송신호의 실수 성분과 허수 성분을 각각 라하고, 상기 궤환신호의 실수 성분과 허수 성분을 각각 라 하였을 때 상기 전송신호와 궤환신호의 신호 크기 은 각각 하기 수학식 1, 2와 같이 정의된다.

도 2는 본 발명에 따른 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 방법의 개념을 설명하기 도면으로서, 본 발명에서 샘플링된 전송신호와 궤환신호의 신호 크기값은 각각 일정한 길이를 갖는 메모리 블록에 저장된다. 상기 메모리 블록은 상기 샘플링된 전송신호의 신호 크기값(Tx₁~Tx_n)이 순차로 저장되는 제1 메모리 블록(a)과, 상기 샘플링된 궤환신호의 신호 크기값(Fb₁~Fb_n)이 순차로 저장되는 제2 메모리 블록(b)으로 구성된다.

그리고 본 발명에서 샘플 지연 추정은 상기 제1 메모리 블록(a)의 시작 샘플 위치를 기준으로 상기 제2 메모리 블록(b)의 시작 샘플 위치를 도 2와 같이 옮겨가면서 제1 메모리 블록(a)과 제2 메모리 블록(b)에 저장된 M 개의 샘플들 간의 오차를 구한다. 그리고 그 오차값이 가장 작은 궤환신호(Fb₁~Fb_n)의 시작 샘플 위치를 샘플 지연값으로 추정하게 된다. 상기 샘플 지연값의 계산은 하기 수학식 3으로 정의되는 평균 제곱 오차(Mean Squarded Error) 식을 이용한다.

이하 도 3 및 도 4를 참조하여 본 발명에 따른 전송신호와 궤환신호 간의 샘플 지연 추정 방법을 더욱 상세하게 설명하기로 한다.

도 3은 본 발명의 일실시예에 따른 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 방법을 설명하기 위한 플로우챠트이다.

먼저 301 과정에서 이동통신 시스템의 소정 통신장치에서 신호 처리되는 전송신호와 궤환신호는 미리 정해진 길이의 샘플 단위로 샘플링된다. 샘플링된 전송신호와 궤환신호는 303 과정에서 각각 실수 성분과 허수 성분으로 구분되고, 상기 수학식 1, 2와 같이 각각의 실수 성분과 허수 성분을 제곱한 후, 제곱근을 취하여 샘플링된 전송신호와 궤환신호의 순간 전력 크기를 산출한다. 그리고 산출된 전송신호와 궤환신호의 순간 전력 크기값은 305 과정에서 도 2의 제1 및 제2 메모리 블록(a, b)에 각각 구분되어 저장된다.

이때 제1 메모리 블록(a)에는 전송신호의 순간 전력 크기값(Tx₁~Tx_n)이 샘플 단위로 순차로 저장되며, 제2 메모리 블록(b)에는 궤환신호의 순간 전력값(Fb₁~Fb_n)이 샘플 단위로 순차로 저장되고, 제1 및 제2 메모리 블록(a, b)에 각각 저장된 첫 번째 순간 전력 크기인 Tx₁, Fb₁는 각각 전송신호와 궤환신호의 초기 시작 샘플로 지정된다. 그리고 상기 301 과정 내지 305 과정은 307 과정과 같이 전송신호와 궤환신호에 대한 n 개의 순간 전력 크기값이 산출되어 제1 및 제2 메모리 블록(a, b)에 저장될 때 까지 반복하여 수행된다.

이후 309 과정에서는 제1 메모리 블록(a)의 시작 샘플 지점(Tx₁)을 기준으로 제2 메모리 블록(b)의 시작 샘플 위치를 도 2와 같이 1 샘플 단위로 옮겨가면서 상기 수학식 3을 이용하여 제1 메모리 블록(a)과 제2 메모리 블록(b)에 저장된 M 개의 샘플들 간의 평균 제곱 오차를 구한다. 그리고 상기 309 과정에서 구해된 평균 제곱 오차값은 311 과정에서 궤환신호의 해당되는 시작 샘플 위치값에 대응되게 저장되고, 상기 309, 311 과정은 313 과정과 같이 미리 정해진 L 번의 횟수 까지 반복하여 수행된다. 여기서 상기 M 값은 전체 샘플 개수 n을 초과하지 않는 범위 내에서 적절한 값으로 선택된다.

이후 315 과정에서는 산출된 평균 제곱 오차값 중 최소값을 찾은 후, 해당 평균 제곱 오차값에 대응되는 궤환신호의 시작 샘플 위치를 샘플 지연값으로 추정한다. 그리고 317 과정과 같이 상기 샘플 지연값은 전송신호와 궤환신호 간의 신호 동기 일치를 위해 궤환신호의 보상된 지연값으로 이용된다.

도 4는 본 발명의 다른 실시예에 따른 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 방법을 설명하기 위한 플로우챠트로서, 도 4의 실시예는 비교적 적은 개수의 FA를 사용하는 이동통신 시스템에서 계산된 샘플 지연값의 오차 범위를 보다 감소시키도록 도 3의 실시예를 미리 정해진 횟수 만큼 누적하여 수행한 것이다.

도 4에서 401 과정 내지 413 과정은 전송신호와 궤환신호를 샘플링하여 샘플 단위로 신호 전력 크기를 산출하고, 산출된 신호 전력 크기값을 제1 및 제2 메모리 블록에 샘플 단위로 순차로 저장하며, 궤환신호의 시작 샘플 위치를 옮겨가면서 제1 메모리 블록과 제2 메모리 블록에 저장된 M 개의 샘플들 간의 평균 제곱 오차를 구하는 도 3의 301 내지 313 과정과 동일하므로 그 상세한 설명은 생략하기로 한다.

그리고 도 4의 실시예에서는 415 과정과 같이 401 과정 내지 413 과정을 미리 지정된 누적 횟수 만큼 반복하여 제1 메모리 블록(a)과 제2 메모리 블록(b)에 저장된 M 개의 샘플들 간의 최종 누적된 평균 제곱 오차를 구하고, 417 과정에서 누적된 평균 제곱 오차값들 중 최소값을 찾은 후, 해당 평균 제곱 오차값에 대응되는 궤환신호의 시작 샘플 위치를 샘플 지연값으로 추정하여 419 과정과 같이 궤환신호의 보상된 지연값으로 이용한다.

도 5a와 도 5b는 본 발명에 따른 샘플 지연 추정 방법에 의한 실험 결과를 나타낸 파형도로서, 도 5a는 12 FA와 4FA CDMA 2000 1x 입력신호에 대해 각각 1024 개 샘플 단위로 샘플 지연 위치를 추정한 결과로서, 샘플 지연 위치가 예컨대, 18 샘플 간격으로 일정하게 수렴됨을 알 수 있다. 도 5b의 (A), (B), (C)는 1 FA CDMA 2000 1x 입력신호에 대해 각각 1회, 2회 및 3회의 누적된 Rough Delay Estimation의 수행 결과로서, 도 1c의 종래 샘플 지연 추정 방법에 비해 적은 누적 횟수로도 추정된 샘플 지연 위치의 수렴 오차가 더욱 감소됨을 알 수 있다.

이하에서는 도 3 및 도 4의 샘플 지연 추정 방법을 수행하기 위한 본 발명의 장치를 설명하기로 한다. 즉 도 6은 본 발명에 따른 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 장치의 구성을 나타낸 블록 구성도이다.

이동통신 시스템의 기지국 송신기 등 통신 장치에서 신호 처리되는 전송신호와 그 통신 장치의 출력단에서 궤환된 궤환신호는 서로 다른 신호 경로를 통해 샘플 추출부(610)로 전달된다. 상기 샘플 추출부(610)는 입력된 전송신호와 궤환신호로부터 일정 길이의 샘플을 추출하여 신호 크기 산출부(620)로 전달하고, 상기 신호 크기 산출부(620)는 추출된 샘플을 각각 실수 성분과 허수 성분으로 구분한 후, 상기 수학식 1과 수학식 2를 적용하여 샘플 단위의 순간 전력 크기를 산출한다.

여기서 상기 전송신호의 순간 전력 크기는 제1 메모리 블록(630)(도 2의 a)으로 전달되고, 상기 궤환신호의 순간 전력 크기는 제2 메모리 블록(640)(도 2의 b)으로 전달된다. 그리고 상기 제1 및 제2 메모리 블록(630, 640)에는 각각 n 개의 샘플들이 저장되며, 상기 제1 및 제2 메모리 블록(630, 640)에 각각 저장된 첫 번째 순간 전력 크기인 Tx₁, Fb₁는 각각 전송신호와 궤환신호의 초기 시작 샘플로 지정된다.

그리고 도 5의 지연 추정부(650)는 상기 제1 메모리 블록(630)의 시작 샘플 위치를 기준으로 상기 제2 메모리 블록(640)의 시작 샘플 위치를 도 2와 같이 하나의 샘플 구간 단위로 L 번 이동시키면서 제1 메모리 블록(630)과 제2 메모리 블록(640)에 저장된 예컨대, M 개의 샘플들 간의 평균 제곱 오차를 각각 구한 후, 그 평균 제곱 오차가 최소인 지점에 대응되는 궤환신호의 시작 샘플 위치를 샘플 지연값으로 추정하여 출력한다.

이후 기지국 송신기 등 통신 장치는 여기서 산출된 샘플 지연값으로 궤환신호를 지연시켜 전송신호와 궤환신호 간의 신호 동기를 일치시키게 된다.

이하에서는 본 발명에 따른 전송신호와 궤환신호 간의 샘플 지연 추정 방법이 이동통신 시스템에 적용된 실시예를 설명하기로 한다. 즉 도 7은 본 발명이 적용되는 일예로 전치 왜곡기가 구비된 기지국 송신기의 구성을 나타낸 블록 구성도이다.

이동통신 시스템에서 널리 쓰이고 있는 전력 증폭기(HPA)는 그 효율을 높이기 위해 비선형 동작점인 P1 point (1dB compression point)까지 증폭기를 동작시킨다. 그리고 비선형 전력 증폭기를 통과한 전송신호는 IMD 성분을 만들어 내어 대역내(in-band) 뿐만 아니라 다른 주파수 영역에 잡음신호로 영향을 주게 된다. 이러한 IMD 성분에 의한 영향을 보상하도록 제안된 것이 전술한 DPD 알고리즘이다.

도 7의 기지국 송신기는 전력 증폭기(711)의 입력단에 전치 왜곡기로 동작되는 디지털 전치 보상부(P1)를 구비하고, 상기 디지털 전치 보상부(P1)에서 임의의 전치 왜곡신호를 발생시켜 전력 증폭기(711)의 출력신호가 선형화 되도록 동작된다.

상기 디지털 전치 보상부(P1)는 DPD 알고리즘을 근간으로 동작되며, 상기 DPD 알고리즘으로는 기존 볼테라(Volterra) 방식을 좀더 단순화시킨 메모리 다항식(Memory polynomial) 방식의 DPD 알고리즘을 사용한다. 상기 메모리 다항식(Memory polynomial) DPD 알고리즘은 전력 증폭기(709)의 출력신호로부터 비선형 성분과 메모리 효과(memory effects) 성분을 제거하기 위해 적응 알고리즘(adaptation algorithm)을 사용한다.

상기 디지털 전치 보상부(P1)와 전력 증폭기(711) 사이에는 상기 적응 알고리즘을 수행하는 디지털 신호 처리부(Digital Signal Processor : DPS)(P2)가 접속된다. 여기서 상기 적응 알고리즘은 LMS(Least Mean Square) 방식으로 전치 왜곡 오류를 최소화하는 알고리즘으로 이는 특히, 도 7의 PD 적응기(Pre-Distortion Adaptation part)(719)를 통해 수행된다. 상기 PD 적응기(719)는 상기 적응 알고리즘의 수행 결과로서 상기 메모리 다항식(Memory polynomial)의 적절한 계수값(coefficient)을 구하여 디지털 전치 보상부(P1)의 룩 업 테이블(Look Up Table : LUT)(703)을 업데이트 한다. 여기서 상기 메모리 다항식은 예컨대, FIR(Finite Impulse Response) 필터로 구현된다.

그리고 상기 PD 적응기(719)의 전단에는 도 6의 샘플 지연 추정 장치가 구비된 루프 지연 추적기(Loop Delay Tracker)(717)가 접속되어 상기 디지털 전치 보상부(P1)의 출력단으로부터 추출된 전송신호와 상기 전력 증폭기(711)의 출력단으로부터 추출된 궤환신호 간의 샘플 지연값을 추정하여 지연 보상된 궤환신호를 상기 PD 적응기(719)에 제공한다.

이하 도 7의 구성으로 된 기지국 송신기의 동작을 설명하기로 한다.

먼저 디지털 전치 보상부(P1)의 주소 발생기(701)는 입력신호(Xn)의 순간 전력 크기를 계산하여 그 순간 전력 크기에 대응되는 LUT(703)의 주소를 결정한다. 상기 LUT(703)는 입력신호(Xn)의 크기에 대응되는 주소값별로 전치 왜곡값을 디지털 데이터로 미리 저장하고, 주소 발생기(701)로부터 전달된 주소값에 대응되는 전치 왜곡값을 곱셈기(705)로 출력한다. 그리고 상기 곱셈기(705)는 입력신호(Xn)에 그 전치 왜곡값을 복소수 곱셈하여 전치 왜곡된 전송신호를 출력한다.

상기 전치 왜곡된 전송신호는 각각 전술한 루프 지연 추적기(717)과 디지털/아날로그 변환기(Digital to Analog Converter : DAC)(707)의 입력단으로 전달된다. 상기 디지털/아날로그 변환기(707)는 전치 왜곡된 전송신호를 아날로그 신호로 변환하고, 상승 변환기(Up-Converter)(709)는 상기 변환된 아날로그 신호를 원하는 반송파 주파수 대역으로 상향 변환하여 전력 증폭기(711)의 입력으로 제공한다.

상기 전력 증폭기(711)는 상기 상향 변환된 전송신호를 증폭하며, 그 증폭된 신호는 전송신호의 전치 왜곡된 신호 성분에 의해 비선형 성분이 상쇄되어 출력된다. 상기 전력 증폭기(711)의 출력신호는 또한 궤환신호로서 하강 변환기(Down-Converter)(713)의 입력단으로 전달된다. 상기 하강 변환기(713)은 궤환신호를 중간 주파수 대역으로 하향 변환하고, 아날로그/디지털 변환기(Analog to Digital Converter : ADC)(715)는 하향 변환된 궤환신호를 디지털 신호로 변환하여 상기 루프 지연 추적기(717)의 다른 입력단으로 전달한다.

한편 디지털 신호 처리부(P2)의 루프 지연 추적기(717)는 상기 디지털 전치 보상부(P1)로부터 전달된 전송신호와 상기 전력 증폭기(711)의 출력단으로부터 전달된 궤환신호를 일정 길이로 샘플링하여 샘플 단위로 신호 전력 크기를 산출한다. 여기서 상기 루프 지연 추적기(717)는 산출된 신호 전력 크기값을 도 2와 같은 제1 및 제2 메모리 블록에 샘플 단위로 순차로 저장하며, 궤환신호의 시작 샘플 위치를 옮겨가면서 제1 메모리 블록과 제2 메모리 블록에 저장된 M 개의 샘플들 간의 평균 제곱 오차값을 산출한다.

그리고 상기 루프 지연 추적기(717)는 산출된 평균 제곱 오차값 중 최소값에 대응되는 궤환신호의 시작 샘플 위치를 샘플 지연값으로 하여 지연 보상된 궤환신호를 PD 적응기(719)로 출력한다. 상기 PD 적응기(719)는 상기 지연 보상된 궤환신호를 입력받고, 디지털 전치 보상부(P1)로부터 전달된 전송신호에서 PD 적응기(719)의 제1 출력을 뺄셈기(723)를 통해 차감한 값이 0으로 수렴되는 메모리 다항식의 계수값을 구하고, 그 계수값을 제2 출력으로서 LUT 변환기(721)로 전달한다.

상기 계수값은 LMS(Least Mean Square)에 의한 적응 알고리즘을 통해 구해지며, 상기 적응 알고리즘은 하기 수학식 4를 통해 수행된다.

상기 수학식 4에서 w(k)는 메모리 다항식의 계수값이며, u(k)는 지연 보상된 궤환신호이고, e(k)는 전송신호에서 PD 적응기(719)의 제1 출력을 차감한 값이고, 는 수렴(convergence) 계수(단, <1), *는 공액(conjugate)을 의미한다. 상기 PD 적응기(719)의 제2 출력인 수렴된 메모리 다항식의 계수값은 LUT 변환기(721)로 전달되고, LUT 변환기(721)는 그 계수값을 LUT(703)의 테이블 값으로 변환하여 LUT(721)의 테이블 값을 갱신하게 된다.

따라서 도 7의 기지국 송신기에서는 디지털 전치 보상부(P1)에서 전치 왜곡신호를 발생시켜 전력 증폭기(711)의 출력신호를 선형화 시키는 과정에서 입력신호(Xn)의 FA 개수에 상관없이 전송신호와 궤환신호 간의 샘플 지연값을 정확하게 추정함으로써 디지털 전치 보상부(P1)의 성능을 향상시키고, 그 결과 전력 증폭기(711)의 출력신호를 보다 선형화 시킬 수 있다.

이상 설명한 바와 같이 본 발명에 의하면, 이동통신 시스템에서 FA 개수에 영향을 받지 않고 전송신호와 궤환신호 간의 샘플 지연을 정확하게 추정함으로써 시스템 자원을 절약할 수 있는 샘플 지연 추정 방법 및 장치를 제공할 수 있다.

또한 본 발명에 의하면, FA 개수에 영향을 받지 않고 전송신호와 궤환신호 간의 샘플 지연을 안정되게 추정하여 기지국 송신기에 구비되는 전치 왜곡기의 성능을 더욱 향상시킬 수 있다.

도 1a 내지 도 1c는 종래 샘플 지연 추정 방법에 따라 FA 개수를 변화시켜 가면서 입력신호의 샘플 지연 위치를 추정한 실험 결과를 나타낸 파형도

도 2는 본 발명에 따른 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 방법의 개념을 설명하기 도면

도 3은 본 발명의 일실시예에 따른 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 방법을 설명하기 위한 플로우챠트

도 4는 본 발명의 다른 실시예에 따른 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 방법을 설명하기 위한 플로우챠트

도 5a, 도 5b는 본 발명에 따른 샘플 지연 추정 방법에 따라 FA 개수를 변화시켜 가면서 입력신호의 샘플 지연 위치를 추정한 실험 결과를 나타낸 파형도

도 6은 본 발명에 따른 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 장치의 구성을 나타낸 블록 구성도

도 7은 본 발명이 적용되는 전치 왜곡기가 구비된 기지국 송신기의 구성을 나타낸 블록 구성도

Claims

이동통신 시스템의 소정 통신장치에서 신호 처리되는 전송신호와 궤환신호 간의 신호 지연을 추정하는 방법에 있어서,

상기 전송신호와 궤환신호를 각각 일정 길이로 샘플링하여 샘플 단위로 신호 전력 크기값을 구하는 과정과,

상기 전송신호와 궤환신호의 상기 신호 전력 크기값을 각각 제1 및 제2 메모리 블록에 저장하는 과정과,

상기 제1 및 제2 메모리 블록에 저장된 다수의 샘플들의 샘플 시작 위치를 이동시키면서 평균 제곱 오차를 산출하는 과정과,

상기 평균 제곱 오차가 최소값을 갖는 상기 궤환신호의 샘플 시작 위치를 샘플 지연값으로 추정하는 과정을 포함하여 이루어짐을 특징으로 하는 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 방법.
제 1 항에 있어서,

상기 제1 및 제2 메모리 블록에는 상기 전송신호와 궤환신호의 n 개의 샘플이 순차로 저장됨을 특징으로 하는 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 방법.
제 1 항에 있어서,

상기 평균 제곱 오차를 산출하는 과정은 상기 전송신호의 샘플 시작 위치를 기준으로 상기 궤환신호의 샘플 시작 위치를 일정 샘플 단위로 이동시키면서 수행됨을 특징으로 하는 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 방법.
제 1 항에 있어서,

상기 전송신호와 궤환신호의 신호 전력 크기값을 각각 라 하였을 때 상기 평균 제곱 오차는 하기 수학식으로 산출되며,

평균 제곱 오차 =

상기 수학식에서 M은 상기 평균 제곱 오차가 산출되는 샘플의 개수를 의미함을 특징으로 하는 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 방법.
제 1 항에 있어서,

상기 평균 제곱 오차를 동일한 샘플에 대해 적어도 2 회 이상 반복하여 산출하는 과정을 더 포함함을 특징으로 하는 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 방법.
이동통신 시스템의 소정 통신장치에서 신호 처리되는 전송신호와 궤환신호 간의 신호 지연을 추정하는 샘플 지연 추정 장치에 있어서,

상기 통신장치로부터 상기 전송신호와 상기 궤환신호를 일정 길이의 샘플로 추출하는 샘플 추출부와,

상기 추출된 전송신호와 궤환신호의 샘플을 각각 실수 성분과 허수 성분으로 구분하여 샘플 단위의 순간 전력 크기값을 산출하는 신호 크기 산출부와,

상기 전송신호와 궤환신호의 순간 전력 크기값이 각각 샘플 단위로 구분되어 저장되는 제1 및 제2 메모리 블록과,

상기 제1 메모리 블록과 상기 제1 메모리 블록에 저장된 다수의 샘플들의 샘플 시작 위치를 이동시키면서 평균 제곱 오차를 산출하고 상기 평균 제곱 오차가 최소값을 갖는 상기 궤환신호의 샘플 시작 위치를 샘플 지연값으로 추정하는 지연 추정부를 포함하여 구성됨을 특징으로 하는 샘플 지연 추정 장치.
제 6 항에 있어서,

상기 제1 및 제2 메모리 블록에는 상기 전송신호와 궤환신호의 n 개의 샘플이 순차로 저장됨을 특징으로 하는 샘플 지연 추정 장치.
제 6 항에 있어서,

상기 지연 추정부는 상기 전송신호의 샘플 시작 위치를 기준으로 상기 궤환신호의 샘플 시작 위치를 일정 샘플 단위로 이동시키면서 수행됨을 특징으로 하는 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 장치.
제 6 항에 있어서,

상기 전송신호와 궤환신호의 신호 전력 크기값을 각각 라 하였을 때 상기 평균 제곱 오차는 하기 수학식으로 산출되며,

평균 제곱 오차 =

상기 수학식에서 M은 상기 평균 제곱 오차가 산출되는 샘플의 개수를 의미함을 특징으로 하는 샘플 지연 추정 장치.
제 6 항에 있어서,

상기 지연 추정부는 동일한 샘플에 대해 상기 샘플 지연값을 적어도 2 회 이상 반복하여 산출하는 과정을 더 포함함을 특징으로 하는 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 장치.
제 6 항에 있어서,

상기 통신장치는 전력 증폭기의 입력단에 전치 왜곡기가 접속된 기지국 송신기이고, 상기 전송신호는 상기 전치 왜곡기의 출력단과 상기 전력 증폭기의 입력단 사이의 신호 경로에서 추출된 신호이고, 상기 궤환신호는 상기 전력 증폭기의 출력단에서 추출된 신호로 구성됨을 더 포함함을 특징으로 하는 샘플 지연 추정 장치.
제 11 항에 있어서,

상기 샘플 지연 추정 장치는 상기 전치 왜곡기와 상기 전력 증폭기 사이에 접속되어 상기 전치 왜곡기의 오류를 보상하는 적응 알고리즘을 수행하는 디지털 신호 처리부에 포함됨을 특징으로 하는 샘플 지연 추정 장치.