JP6307779B2 - 補正装置、及び補正方法 - Google Patents

補正装置、及び補正方法 Download PDF

Info

Publication number
JP6307779B2
JP6307779B2 JP2013095849A JP2013095849A JP6307779B2 JP 6307779 B2 JP6307779 B2 JP 6307779B2 JP 2013095849 A JP2013095849 A JP 2013095849A JP 2013095849 A JP2013095849 A JP 2013095849A JP 6307779 B2 JP6307779 B2 JP 6307779B2
Authority
JP
Japan
Prior art keywords
signal
correction
error
delay time
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013095849A
Other languages
English (en)
Other versions
JP2014217027A (ja
Inventor
淳 藤原
藤原  淳
孝義 佐々木
孝義 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2013095849A priority Critical patent/JP6307779B2/ja
Publication of JP2014217027A publication Critical patent/JP2014217027A/ja
Application granted granted Critical
Publication of JP6307779B2 publication Critical patent/JP6307779B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Description

本発明は、補正装置、及び補正方法に関する。
携帯電話等の移動通信において、送信装置の送信電力は、数10[W]程度と大きい。このため、送信装置では、高出力と高効率を実現するために、デジタル信号処理による事前歪補償(DPD:Digital Pre−Distortion)処理を行うことが提案されている。DPD処理では、アンプの入力信号と出力信号との2つの信号を比較して、歪補償のための係数を算出する。また、これら2つの信号を比較する前に、2つの信号の時間差を推定し、推定した時間差を補正する。
2つの信号の時間差を補正する技術として、スライディング相関を用いる技術が提案されている(例えば、特許文献1参照)。スライディング相関を用いた補正では、2つの信号の時間差τをずらしながら、相互相関を計算し、相関値が一番高いτを遅延時間の補正値としている。
特許第4014343号公報
しかしながら、スライディング相関を用いる特許文献1では、信号サンプル数が少なくなるに従って、遅延時間の推定誤差が大きくなるという問題点があった。推定誤差が大きくなった場合、出力信号の歪が増加し、不要輻射による電力も多くなる。
本発明は、上記の事情に鑑み成されたものであって、少ない信号サンプル数でも推定誤差を低減できる補正装置、及び補正方法を提供することを目的としている。
上記目的を達成するため、本発明の一態様に係る補正装置は、入力された複数の信号の大きさに対する補正を行うとともに、前記複数の信号間の誤差を算出することで、前記複数の信号間の遅延に対する補正を行う補正装置であり、 推定を行う範囲で、入力された第1信号と第2信号との時間差を順次、遅延させる毎に、前記第1信号と前記第2信号との信号電力の大きさの誤差が最小になる前記第1信号と前記第2信号との信号レベルの補正値を算出しつつ、遅延させて求めた前記信号レベルの前記補正値のなかから、前記第1信号と前記第2信号との前記信号電力の大きさの前記誤差が最小になる、前記第1信号と前記第2信号との遅延時間を遅延時間推定値として算出し、算出した前記遅延時間推定値に基づいて、前記第1信号と前記第2信号との信号間の遅延及び前記信号レベルに対する補正を行う補正部を備えることを特徴としている。
また、本発明の一態様に係る補正装置において、前記補正部は、前記第1信号と前記第2信号との信号の大きさの誤差として、二乗誤差を算出するようにしてもよい。
また、本発明の一態様に係る補正装置において、前記補正部によって補正された前記第1信号と前記第2信号とに基づいて、前記第1信号に対して歪みを軽減するための補償を行い、前記補償後の信号を事前歪補償信号として生成する事前歪補償部と、前記事前歪補償部から入力された前記事前歪補償信号を増幅する増幅回路と、を備え、前記第2信号は、前記事前歪補償信号が、前記増幅回路で増幅された後の信号であるようにしてもよい。
上記目的を達成するため、本発明の一態様に係る補正方法は、入力された複数の信号の大きさに対する補正を行うとともに、前記複数の信号間の誤差を算出することで、前記複数の信号間の遅延に対する補正を行う補正方法であり、推定を行う範囲で、入力された第1信号と第2信号との時間差を順次、遅延させる毎に、前記第1信号と前記第2信号との信号電力の大きさの誤差が最小になる前記第1信号と前記第2信号との信号レベルの補正値を算出しつつ、遅延させて求めた前記信号レベルの前記補正値のなかから、前記第1信号と前記第2信号との前記信号電力の大きさの前記誤差が最小になる、前記第1信号と前記第2信号との遅延時間を遅延時間推定値として算出し、算出した前記遅延時間推定値に基づいて、前記第1信号と前記第2信号との信号間の遅延及び前記信号レベルに対する補正を行う補正ステップを含むことを特徴としている。

本発明によれば、少ない信号サンプル数でも推定誤差を低減できる。
本発明に係る補正装置1のブロック図の一例である。 事前歪補償の処理を行わない場合の入力信号を説明する図である。 事前歪補償の処理を行った場合の入力信号を説明する図である。 遅延時間を説明する図である。 スライディング(相互)相関を用いた遅延時間の補正を説明する図である。 最小誤差を用いた遅延時間の補正を説明する図である。
以下、図面を用いて、本発明の実施形態について説明する。
[第1実施形態]
図1は、本発明に係る補正装置1のブロック図の一例である。
図1に示す例では、送信装置における回路の一部を示している。図1に示すように、補正装置1は、DPD(Digital Pre−Distortion;事前歪補償)部10(事前歪補償部)、DAC(デジタル−アナログ変換)20、増幅回路30、ADC(アナログ−デジタル変換)40、および補正部50を備えている。DPD部10は、DPD演算部11、LUT(ルックアップテーブル)12を備えている。また、補正部50は、遅延部51、信号レベル補正部52、誤差算出部53、および遅延時間推定部54を備えている。
なお、入力信号(リファレンス信号、第1信号)s1は、例えば送信装置の不図示の送信信号生成部から入力される信号である。また、出力信号s4は、例えば送信装置の不図示の送信回路へ出力する信号である。
DPD部10のDPD演算部11は、補正部50が出力した補正後の入力信号s6と出力信号s7とに基づいて、事前補償を行うための補正係数を生成する。なお、補正後の入力信号s6および出力信号s7は、後述するように、遅延時間および信号レベルが補正された信号である。DPD演算部11は、生成した補正係数をLUT12に出力する。
LUT12は、例えばデジタル・フィルター回路である。LUT12は、DPD演算部11が算出した補正係数に基づいて、内部のフィルターの次数や周波数を設定するタップを切り替えて、事前補償信号s2を生成する。LUT12は、生成した事前補償信号s2をDAC20に出力する。
DAC20は、DPD部10が出力した事前補償信号s2をデジタル信号からアナログ信号に変換し、変換した信号s3を増幅回路30に出力する。
増幅回路30は、DAC20が出力した信号s3を増幅し、増幅した出力信号s4を送信回路に出力する。
ADC40は、出力信号s4をアナログ信号からデジタル信号に変換し、変換した信号(フィードバック信号、第2信号)s5を補正部50に出力する。
補正部50の遅延部51は、リファレンス信号s1と、ADC40が出力したフィードバック信号s5との時間差を順次、遅延(スライディング)させる。遅延部51は、時間差を遅延したリファレンス信号s1’および遅延させたフィードバック信号s5’を、信号レベル補正部52と誤差算出部53とに出力する。遅延部51は、例えば、フィードバック信号s5に対して、リファレンス信号s2を時間軸方向にずらして遅延させる。
信号レベル補正部52は、遅延部51が出力したリファレンス信号s1’とフィードバック信号s5’とに基づいて、信号レベルの補正値を算出する。信号レベル補正部52は、算出した信号レベルの補正値を遅延時間推定部54に出力する。
誤差算出部53は、遅延部51が出力したリファレンス信号s1’とフィードバック信号s5’との誤差を算出する。誤差算出部53は、例えば、リファレンス信号s1’とフィードバック信号s5’の各信号電力を算出し、信号電力間の誤差を算出する。なお、入力信号の信号電力は、送信しようとしている補償前の信号(入力信号s1)から算出される値であり、出力信号の信号電力は、送信信号(出力信号s4)から算出される値である。また、誤差算出部53は、誤差として、例えば二乗誤差を算出する。誤差算出部53は、算出した誤差を信号レベル補正部52に出力する。
遅延時間推定部54は、推定を行う時間の検索範囲の全範囲について、誤差算出部53が算出した誤差の値が最小になるような、リファレンス信号s1’とフィードバック信号s5’との信号レベルの補正値を算出する。また、遅延時間推定部54は、誤差の値が最小になる遅延時間を推定遅延時間として算出する。遅延時間推定部54は、算出した推定遅延時間に基づいて、リファレンス信号s1’とフィードバック信号s5’とを補正し、補正したリファレンス信号(入力信号)s6とフィードバック信号(出力信号)s7とを、DPD部10に出力する。
上述したように、補正部50は、リファレンス信号s1とフィードバック信号s5を遅延させるループ内で、リファレンス信号s1’とフィードバック信号s5’との信号の大きさの信号レベルの補正を行うとともに、リファレンス信号s1’とフィードバック信号s5’と信号の大きさの誤算の算出を行っている。
以上のように、本実施形態は、入力された複数の信号(リファレンス信号、フィードバック信号)の大きさに対する補正を行うとともに、複数の信号間の誤差を算出することで、複数の信号間の遅延に対する補正を行う補正部50を備える。
次に、DPD部10が行う事前歪補償の処理について説明する。
図2は、事前歪補償の処理を行わない場合の入力信号を説明する図である。図3は、事前歪補償の処理を行った場合の入力信号を説明する図である。なお、図2および図3では、デジタル−アナログ変換部およびアナログ−デジタル変換部等は省略して記載している。
図2に示すように、増幅回路30は、入力信号s101を増幅した出力信号s102を出力する。図2に示した例では、入力信号s101に対して、出力信号s102に歪みが発生していることを表している。なお、図2において、増幅回路30で増幅された出力信号s102の大きさは、歪が発生していない場合の入力信号s101と同じ大きさとして、模式的に表している。
一方、図3に示すように、DPD部10は、入力信号s1に対して、事前歪補償の処理をした事前歪補償信号s2を生成して、生成した事前歪補償信号s2を増幅回路30に出力する。なお、図3において、増幅回路30で増幅された出力信号s4の大きさは、歪が発生していない場合の入力信号s1と同じ大きさとして、模式的に表している。
増幅回路30は、DPD部10から出力された事前補償信号s2を増幅して、増幅した信号を出力信号s4として出力する。図3に示すように、DPD部10で事前歪補償信号s2を生成して、増幅回路30に入力した場合、出力信号s4の歪みを低減することができる。
具体的には、DPD部10のDPD演算部11は、補正部50が出力した補正後の入力信号s6と出力信号s7に基づいて、図3に示したように事前補償を行うための補正係数を生成する。LUT12は、DPD演算部11が算出した補正係数に基づいて、事前補償信号s2を生成する。
図4は、遅延時間を説明する図である。図4において、左右方向は時間を表し、上下方向は信号の大きさを表している。図4(a)は、遅延時間補正前のリファレンス信号s1とフィードバック信号s5の波形を説明する図である。図4(b)は、遅延時間補正後のリファレンス信号s6とフィードバック信号s7の波形を説明する図である。
図4(a)に示すように、リファレンス信号s1とフィードバック信号s5との間には、間に挿入されている回路等による遅延時間tが発生する。このため、DPD部10は、遅延時間tを補正し、リファレンス信号s1とフィードバック信号s5のタイミングを合わせる必要がある。補正部50は、図4(b)のように、遅延時間tを推定して、リファレンス信号とフィードバック信号との遅延時間を補正する。図4(b)に示したように、補正後のリファレンス信号s6とフィードバック信号s7との遅延時間tは、ほぼ0である。
次に、比較例の遅延時間の補正について説明する。
図5は、スライディング(相互)相関を用いた遅延時間の補正を説明する図である。図6は、最小誤差を用いた遅延時間の補正を説明する図である。図5および図6において、軸は時間を表し、縦軸は信号の大きさを表している。
図5に示したように、相互相関を用いた遅延時間の補正では、2つの信号(入力信号s201、出力信号s202)の時間差τを時間軸方向に遅延(スライディング)させながら、相互相関を算出する。そして、相互相関を用いた遅延時間の補正では、算出された相関値が一番大きいτを遅延時間推定値とする。このような相互相関を用いた遅延時間の補正では、信号サンプル数が少ないと、推定誤差が大きくなるという課題があった。
一方、図6に示した最小誤差を用いた遅延時間の補正では、2つの信号(入力信号s201、出力信号s203)の時間差τを時間軸方向にずらしながら、2つの信号の差分(d1、d2、d3、・・・)が一番小さいτを遅延時間推定値とする。しかしながら、このような最小誤差を用いた遅延時間の補正では、2つの信号の平均レベルが異なると、推定誤差が大きくなるという課題があった。
仮に最小誤差を用いて遅延時間の補正を行い、かつ入力信号と入力信号とのレベル補正を別々に従来技術を用いて行う場合、時間差τ毎に、信号レベル方向にもずらして二乗誤差を算出する必要があった。このような処理では、演算量が多くなり、その結果、演算も複雑になるという課題もあった。また、このように2つの処理を仮に行った場合、入力信号のサンプル数が少ないと、遅延時間の補正もレベルの補正も精度が得られないという課題があった。
このため、本実施形態では、リファレンス信号とフィードバック信号間の最小誤差を用いて遅延時間の補正を行うとともに、2つの信号系列間のレベルの補正を行う。
以上のように、本実施形態では、補正部50は、リファレンス信号s1とフィードバック信号s5を遅延させるループ内で、リファレンス信号s1とフィードバック信号s5との誤差が最小になる信号レベルの補正値を算出し、誤差の値が最小になる遅延時間を推定遅延時間として算出する。
この結果、本実施形態では、時間差毎のレベルを補正しているので、最小誤差を用いて補正する場合と比べて、二乗誤差を高い精度で算出できる。そして、本実施形態では、二乗誤差を高い精度で算出できるため、補正部50に入力される信号のサンプル数が少なくても、遅延時間を高い精度で推定できる。なお、入力される信号のサンプル数が多くても、遅延時間を高い精度で推定できる。なお、少ないサンプル数とは、例えば、スライディング相関を用いた補正のみによる遅延時間を推定する場合に用いられるサンプル数より少ないサンプル数である。
また、本実施形態によれば、リファレンス信号とフィードバック信号とのレベルを補正するとともに、二乗誤差を算出して遅延時間を同時に算出しているため、演算量を削減することができる。このため、例えば、ソフトウェアにより、補正部50の演算を実現することもできる。さらに、歪みを軽減できるため、装置の消費電力を軽減できる効果も得られる。
なお、本実施形態では、補正部50の誤差算出部53が、二乗誤差を算出する例を説明したが、これに限られない。誤差算出部53は、例えば、平均二乗誤差、二乗平均平方誤差等を算出するようにしてもよい。
なお、本実施形態では、補正装置1を、送信装置に用いる例を説明したが、これに限られない。信号を送信する装置、例えば、中継装置、基地局装置、携帯電話端末、携帯無線LAN(Local Area Network)端末等に適用することも可能である。
さらに、本実施形態の補正装置1は、デジタル信号を増幅する装置に適用することも可能である。この場合においても、サンプル数を削減しても高い精度で、レベル補正と遅延補償を行うことができるため、歪を軽減できる。この結果、装置の不要輻射による電力を軽減できる。
[第2実施形態]
なお、第1実施形態では、補正部50を、補正装置1に用いる例を説明したが、これに限られない。補正部50は、例えば、2つの信号を同期させるために用いてもよい。
図1において、補正部50に、第1信号s1と第2信号s5が入力され、補正した第1信号s6と第2信号s7とを、不図示の後段の回路または装置に出力する場合について説明する。
補正部50の遅延部51は、第1信号s1と第2信号s5との時間差を順次、遅延させ、遅延させた第1信号s1’と第2信号s5’とを、信号レベル補正部52と誤差算出部53とに出力する。
信号レベル補正部52は、遅延部51が出力した第1信号s1’と第2信号s5’とに基づいて、信号レベルの補正値を算出する。
誤差算出部53は、遅延部51が出力した第1信号s1’と第2信号s5’との誤差を算出する。
遅延時間推定部54は、推定を行う時間の検索範囲の全範囲について、誤差算出部53が算出した誤差の値が最小になるような、第1信号s1’と第2信号s5’との信号レベルの補正値を算出する。また、遅延時間推定部54は、誤差の値が最小になる遅延時間を推定遅延時間として算出する。遅延時間推定部54は、算出した推定遅延時間に基づいて、リファレンス信号s1’とフィードバック信号s5’とを補正し、補正したリファレンス信号s6とフィードバック信号s7とを、出力する。
以上のように、本実施形態では、補正部50は、第1信号s1と第2信号s5の信号レベル間の二乗誤差の算出とともに、第1信号s1と第2信号s5とのレベルを補正し、二乗誤差が最小になるときの遅延時間を推定遅延時間として算出する。
この結果、補正部50は、第1信号s1と第2信号s5との遅延時間を、高い精度で補正して、第1信号s1と第2信号s5とを同期させることができる。
この場合においても、補正部50に入力される信号のサンプル数が少なくても、第1信号s1と第2信号s5とを、高い精度で同期させることができる。
なお、本実施形態では、補正部50に、2つの信号が入力され、この2つの信号の同期を合わせる例を説明したが、入力される信号は3つ以上であってもよい。例えば、入力される信号が3つの場合(第1信号〜第3信号)について、以下に説明する。
遅延部51が、3つの信号間の時間差を順次、遅延させる。そして、遅延時間推定部54は、3つの信号レベル間の二乗誤差の算出とともに、3つの信号レベルを補正し、二乗誤差が最小になるときの遅延時間を推定遅延時間として算出する。遅延時間推定部54は、推定した遅延時間に基づいて、3つの信号の遅延時間を補正し、補正した3つの信号を、後段の回路または装置に出力する。
なお、本発明の技術範囲は上記の実施形態に限定されるものではない。上記の実施形態で説明した各要件は、適宜、組み合わせることができる。
なお、本実施形態の図1の機能の全て、もしくは一部を、図示しないCPU(中央演算装置)に接続されたROM(Read Only Memory)等に保存されているプログラムにより実行することも可能である。
1…補正装置、10…DPD部、11…DPD演算部、12…LUT、20…DAC、30…増幅回路、40…ADC、50…補正部、51…遅延部、52…信号レベル補正部、53…誤差算出部、54…遅延時間推定部

Claims (4)

  1. 入力された複数の信号の大きさに対する補正を行うとともに、前記複数の信号間の誤差を算出することで、前記複数の信号間の遅延に対する補正を行う補正装置であり、
    推定を行う範囲で、入力された第1信号と第2信号との時間差を順次、遅延させる毎に、前記第1信号と前記第2信号との信号電力の大きさの誤差が最小になる前記第1信号と前記第2信号との信号レベルの補正値を算出しつつ、遅延させて求めた前記信号レベルの前記補正値のなかから、前記第1信号と前記第2信号との前記信号電力の大きさの前記誤差が最小になる、前記第1信号と前記第2信号との遅延時間を遅延時間推定値として算出し、算出した前記遅延時間推定値に基づいて、前記第1信号と前記第2信号との信号間の遅延及び前記信号レベルに対する補正を行う補正部
    を備えることを特徴とする補正装置。
  2. 前記補正部は、
    前記第1信号と前記第2信号との信号の大きさの誤差として、二乗誤差を算出する
    ことを特徴とする請求項に記載の補正装置。
  3. 前記補正部によって補正された前記第1信号と前記第2信号とに基づいて、前記第1信号に対して歪みを軽減するための補償を行い、前記補償後の信号を事前歪補償信号として生成する事前歪補償部と、
    前記事前歪補償部から入力された前記事前歪補償信号を増幅する増幅回路と、
    を備え、
    前記第2信号は、
    前記事前歪補償信号が、前記増幅回路で増幅された後の信号である
    ことを特徴とする請求項1または請求項2に記載の補正装置。
  4. 力された複数の信号の大きさに対する補正を行うとともに、前記複数の信号間の誤差を算出することで、前記複数の信号間の遅延に対する補正を行う補正方法であり、
    推定を行う範囲で、入力された第1信号と第2信号との時間差を順次、遅延させる毎に、前記第1信号と前記第2信号との信号電力の大きさの誤差が最小になる前記第1信号と前記第2信号との信号レベルの補正値を算出しつつ、遅延させて求めた前記信号レベルの前記補正値のなかから、前記第1信号と前記第2信号との前記信号電力の大きさの前記誤差が最小になる、前記第1信号と前記第2信号との遅延時間を遅延時間推定値として算出し、算出した前記遅延時間推定値に基づいて、前記第1信号と前記第2信号との信号間の遅延及び前記信号レベルに対する補正を行う補正ステップ
    を含むことを特徴とする補正方法。
JP2013095849A 2013-04-30 2013-04-30 補正装置、及び補正方法 Active JP6307779B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013095849A JP6307779B2 (ja) 2013-04-30 2013-04-30 補正装置、及び補正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013095849A JP6307779B2 (ja) 2013-04-30 2013-04-30 補正装置、及び補正方法

Publications (2)

Publication Number Publication Date
JP2014217027A JP2014217027A (ja) 2014-11-17
JP6307779B2 true JP6307779B2 (ja) 2018-04-11

Family

ID=51942313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013095849A Active JP6307779B2 (ja) 2013-04-30 2013-04-30 補正装置、及び補正方法

Country Status (1)

Country Link
JP (1) JP6307779B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113300679B (zh) * 2020-02-24 2023-05-16 华为技术有限公司 数字预失真电路、数字预失真系数获取方法及相关装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831280B2 (en) * 2002-09-23 2004-12-14 Axcelis Technologies, Inc. Methods and apparatus for precise measurement of time delay between two signals
KR101050659B1 (ko) * 2004-05-11 2011-07-19 삼성전자주식회사 이동통신 시스템의 전송신호와 궤환신호 간의 샘플 지연 추정 방법 및 장치와 이를 이용한 기지국 송신기
JP2006148691A (ja) * 2004-11-22 2006-06-08 Mitsubishi Electric Corp 歪補償装置

Also Published As

Publication number Publication date
JP2014217027A (ja) 2014-11-17

Similar Documents

Publication Publication Date Title
JP5742186B2 (ja) 増幅装置
KR101067099B1 (ko) 왜곡 보상 장치 및 방법
US20120098596A1 (en) Power amplifier apparatus, distortion compensation coefficient updating method, and transmission apparatus
JP2011188321A (ja) 通信装置および電力補正方法
JP2006261952A (ja) 歪補償装置および歪補償係数更新方法
WO2011102177A1 (ja) 増幅装置とこれを備えた無線送信装置、及び、増幅装置の利得調整方法
JP6307779B2 (ja) 補正装置、及び補正方法
JP6015387B2 (ja) 遅延量推定装置、及び、遅延量推定方法
JP2018195955A (ja) 無線通信装置及び歪み補償方法
US9819372B2 (en) Radio communication device and burst distortion correcting method
US20170093346A1 (en) Wireless device
JP5316325B2 (ja) 歪補償回路、及びこれを用いた無線送信装置、歪補償方法
JP2010130666A (ja) プリディストータ
US9590827B2 (en) Distortion compensation apparatus, wireless communication system, and distortion compensation method
JP2016001846A (ja) 歪み補償装置及び歪み補償方法
JP6286908B2 (ja) 増幅装置及び無線通信装置
JP2006148691A (ja) 歪補償装置
JP5782361B2 (ja) ディジタル・プリディストーション方式及び増幅装置
JP2010272923A (ja) 歪み補償増幅器、プリディストータ
JP2007142537A (ja) 送信増幅器の並列運転システムおよび方法
JP2017098685A (ja) 歪補償装置及び歪補償方法
JP2021132253A (ja) 無線通信装置及び係数更新方法
JP2016167763A (ja) 歪補償装置及び歪補償方法
JP2015103861A (ja) 歪補償装置、増幅装置及び無線通信装置
JP2010157938A (ja) 歪補償回路及び無線基地局

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180223

R150 Certificate of patent or registration of utility model

Ref document number: 6307779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150