JP5782361B2

JP5782361B2 - ディジタル・プリディストーション方式及び増幅装置

Info

Publication number: JP5782361B2
Application number: JP2011239950A
Authority: JP
Inventors: 伊東　啓樹; 啓樹伊東
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2011-11-01
Filing date: 2011-11-01
Publication date: 2015-09-24
Anticipated expiration: 2031-11-01
Also published as: JP2013098758A

Description

本発明は、増幅部で発生する歪をディジタル信号処理によって補償するディジタル・プリディストーション方式に関する。

近年のディジタル移動無線システムでは、電力増幅部の電源効率を向上させるために、電力増幅部の歪を補償するディジタル・プリディストーション技術が用いられる。
ディジタル・プリディストーション技術を用いた電力増幅システムでは、電力増幅部の出力信号から分配された一部の信号を帰還して周波数変換や帯域制限などのダウンコンバート処理を行い、Ａ／Ｄ（ＡｎａｌｏｇｔｏＤｉｇｉｔａｌ）変換部によりアナログ信号からディジタル信号に変換し、この変換結果の信号をもとに歪補償制御が行われる。すなわち、ディジタル・プリディストーション方式では、増幅部で発生する歪をディジタル信号処理によって補償する。

図２には、従来のディジタル・プリディストーション方式による電力増幅装置（或いは電力増幅システム）の構成例を示してある。
図２の電力増幅装置は、複素乗算部１、Ｄ／Ａ（ＤｉｇｉｔａｌｔｏＡｎａｌｏｇ）変換部２、アップコンバータ３、電力増幅部４、結合器５、ダウンコンバータ６、Ａ／Ｄ変換部７、レート変換部８、歪補償制御部９、歪補償係数テーブル１０を有する。

歪補償係数テーブル１０には、歪の補償に用いる歪補償係数（振幅係数や位相係数など）が信号レベル（例えば、振幅）に対応付けて設定（保持）されている。
電力増幅装置に入力された入力信号は、複素乗算部１によって電力増幅部４における歪が補償されるように、信号レベルに応じた歪補償係数（歪補償係数テーブル１０の設定値）と複素乗算された後に、Ｄ／Ａ変換部２によってディジタル信号からアナログ信号に変換される。
Ｄ／Ａ変換部２から出力されるアナログ信号は、アップコンバータ３によって周波数変換や帯域制限などのアップコンバート処理が施され、その後、電力増幅部４で電力増幅される。

電力増幅部４の出力信号は結合器５によって分配され、その一方はアンテナなどに出力され、他方は帰還信号としてダウンコンバータ６に出力される。
電力増幅部４からの帰還信号は、ダウンコンバータ６によって周波数変換や帯域制限などのダウンコンバート処理が施され、Ａ／Ｄ変換部７によってアナログ信号からディジタル信号に変換される。Ａ／Ｄ変換部７のサンプリングレートが入力信号のサンプリングレートと異なる場合、Ａ／Ｄ変換部７から出力されるディジタル信号のサンプリングレートを入力信号のサンプリングレートに合わせるために、レート変換部８によってレート変換が行われる。
歪補償制御部９では、レート変換部８から出力された信号と入力信号とを比較して、電力増幅部４で発生する歪の補償に使用する歪補償係数（歪補償係数テーブル１０の設定値）を更新する。

すなわち、図２の電力増幅装置では、入力信号（ディジタル信号）にその信号レベルに応じた歪補償係数を複素乗算し、その結果をアナログ信号に変換して電力増幅する。そして、電力増幅された信号の一部を帰還させた帰還信号（アナログ信号）をディジタル信号に変換した後に入力信号のサンプリングレートに合うようにレート変換し、これを入力信号と比較して歪補償係数を更新する。これにより、電力増幅によって発生する歪を補償する。

増幅装置において発生する歪を補償する技術に関しては、これまでに種々の発明が提案されている。例えば、特許文献１には、電力増幅装置のメモリ効果に起因する出力信号の歪を低減できるように改良された電力増幅装置の発明が開示されている。

特開２００８−２５８７１３号公報

図２の電力増幅装置では、帰還部を構成するＡ／Ｄ変換部７のサンプリングレートと入力信号のサンプリングレートとが異なる場合、帰還信号のサンプリングレートを入力信号のサンプリングレートに変換した後に、レート変換後の帰還信号と入力信号とを比較して、歪補償係数（歪補償係数テーブル１０の設定値）の更新を行う。

ここで、Ａ／Ｄ変換部７のサンプリングレートが入力信号のサンプリングレートより低い場合には、Ａ／Ｄ変換部７のサンプリングレートによって帯域が制限されてしまう。この結果、低次歪（例えば、３次の歪）は検出できるものの高次歪（例えば、５次以上の歪）は検出できず、低次歪に対してのみ歪補償が行われることになる。このため、入力信号のサンプリングレート、つまり、入力信号の帯域を有効に利用できないといった問題が発生する。

近年では、無線通信で使用する帯域の広帯域化が進んでおり、これに対応して、入力信号のサンプリングレートが高く設定される。
このような状況において、上記問題の発生を防ぐ手法として、高いサンプリングレートのＡ／Ｄ変換部７を用いる構成が考えられるが、コスト及び消費電力の増加に繋がってしまう。また、他の手法として、電力増幅部４からの帰還信号（アナログ信号）を同相成分Ｉと直交成分Ｑとに分離して、それぞれを別個のＡ／Ｄ変換器を用いてディジタル信号に変換する構成にして、使用するＡ／Ｄ変換器のサンプリングレートを抑えることも考えられるが、装置構成の複雑化などが懸念される。

本発明は、このような従来の事情に鑑みて為されたものであり、増幅部で発生する歪をディジタル信号処理によって補償するディジタル・プリディストーション方式に関し、低次から高次まで高精度の歪補償を効果的に行うことが可能な技術を提案することを目的とする。

本発明では、増幅部で発生する歪をディジタル信号処理によって補償するディジタル・プリディストーション方式において、所定サンプリングレートのディジタルの入力信号に対して、その信号レベルに応じた歪補償係数を用いて歪補償処理を行い、歪補償処理された信号をディジタル信号からアナログ信号に変換し、アナログ信号に変換された信号を前記増幅部により増幅し、増幅された信号を前記所定サンプリングレートより低いサンプリングレートでアナログ信号からディジタル信号に変換し、ディジタル信号に変換された信号のサンプリングレートを前記所定サンプリングレートに変換し、サンプリングレートが変換された信号から予め設定された次数の低次歪を算出し、サンプリングレートが変換された信号に、算出された低次歪から推定される当該低次歪より高次の高次歪を付加し、高次歪が付加された信号と前記入力信号との比較結果に基づいて、前記歪補償係数を更新するように構成した。

以上のような構成によれば、増幅部の出力（帰還信号）をディジタル信号に変換するＡ／Ｄ変換部のサンプリングレートなどに起因して高次歪が欠落してしまう場合でも、低次だけでなく高次まで高精度の歪補償を行うことができる。これにより、例えば、Ａ／Ｄ変換部のサンプリングレートを抑えることができるため、増幅装置の消費電力や発熱、コストなどを効果的に抑制することが可能になる。

また、本発明は、一例として、ディジタル・プリディストーション方式の歪補償機能を有する増幅装置に、歪の補償に用いる歪補償係数を信号レベルに対応付けて保持する歪補償係数テーブルと、前記歪補償係数テーブルを参照して、所定サンプリングレートのディジタルの入力信号に対して、その信号レベルに対応する歪補償係数を複素乗算する複素乗算部と、前記複素乗算部により処理された信号をディジタルからアナログの信号に変換するＤ／Ａ変換部と、前記Ｄ／Ａ変換部により処理された信号をアップコンバートするアップコンバータと、前記アップコンバータにより処理された信号を増幅する前記増幅部と、前記増幅部により処理された信号をダウンコンバートするダウンコンバータと、前記ダウンコンバータにより処理された信号を前記所定サンプリングレートより低いサンプリングレートでアナログからディジタルの信号に変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部により処理された信号のサンプリングレートを前記所定サンプリングレートに変換するレート変換部と、前記レート変換部により処理された信号から予め設定された次数の低次歪を算出する低次歪算出部と、前記レート変換部により処理された信号に、前記低次歪算出部により算出された低次歪から推定される当該低次歪より高次の高次歪を付加する高次歪生成部と、前記高次歪生成部により処理された信号と前記入力信号との比較結果に基づいて、前記歪補償係数テーブルを更新する歪補償制御部と、を備える構成として実現することができる。

本発明によれば、増幅部の出力（帰還信号）をディジタル信号に変換するＡ／Ｄ変換部のサンプリングレートなどに起因して高次歪が欠落してしまう場合でも、低次だけでなく高次まで高精度の歪補償を行うことができる。これにより、例えば、Ａ／Ｄ変換部のサンプリングレートを抑えることができるため、増幅装置の消費電力や発熱、コストなどを効果的に抑制することが可能になる。

本発明の一実施形態に係るディジタル・プリディストーション方式の電力増幅装置の構成例を示す図である。従来のディジタル・プリディストーション方式の電力増幅装置の構成例を示す図である。

本発明の一実施形態について図面を参照して説明する。
図１には、本発明の一実施形態に係るディジタル・プリディストーション方式の電力増幅装置（或いは電力増幅システム）の構成例を示してある。
本例の電力増幅装置は、複素乗算部１、Ｄ／Ａ変換部２、アップコンバータ３、電力増幅部４、結合器５、ダウンコンバータ６、Ａ／Ｄ変換部７、レート変換部８、歪補償制御部９、歪補償係数テーブル１０に加え、低次歪算出部１１、高次歪生成部１２を備える。

なお、アップコンバータ３、電力増幅部４、結合器５、ダウンコンバータ６は、アナログ信号を処理するアナログ信号処理部であり、複素乗算部１、レート変換部８、歪補償制御部９、歪補償係数テーブル１０、低次歪算出部１１、高次歪生成部１２は、ディジタル信号を処理するディジタル信号処理部である。また、アナログ信号処理部とディジタル信号処理部の間にはＤ／Ａ変換部２及びＡ／Ｄ変換部７が設けられており、これら変換部２，７によってアナログ信号とディジタル信号の変換が行われる。

歪補償係数テーブル１０には、歪の補償に用いる歪補償係数が信号レベル（例えば、振幅）に対応付けて設定（保持）されている。歪補償係数としては、振幅調整に使用する振幅係数や、位相調整に使用する位相係数などが挙げられる。歪補償係数テーブル１０の設定値（歪補償係数）は、後述の歪補償制御部９によって適宜更新される。

複素乗算部１は、電力増幅装置に入力された入力信号の信号レベルを参照キーに用いて歪補償係数テーブル１０を参照することで、入力信号の信号レベルに対応する歪補償係数を特定し、当該特定した歪補償係数を入力信号に複素乗算し、その結果の信号を出力する。

Ｄ／Ａ変換部２は、複素乗算部１により処理された信号（複素乗算部１の出力信号）を、ディジタルからアナログの信号に変換して出力する。
アップコンバータ３は、Ｄ／Ａ変換部２により処理された信号（Ｄ／Ａ変換部２の出力信号）に対して、周波数変換や帯域制限などのアップコンバートを施して出力する。
電力増幅部４は、アップコンバータ３により処理された信号（アップコンバータ３の出力信号）を電力増幅して出力する。

結合器５は、電力増幅部４により処理された信号（電力増幅部４の出力信号）を分岐する。結合器５により分岐された一方の信号は、アンテナなどに出力されて無線送信され、他方の信号は、帰還信号としてダウンコンバータ６へ出力される。

ダウンコンバータ６は、結合器５から出力された帰還信号（増幅された信号の一部）に対して、周波数変換や帯域制限などのダウンコンバートを施して出力する。
Ａ／Ｄ変換部７は、ダウンコンバータ６により処理された信号（ダウンコンバータ６の出力信号）を、アナログからディジタルの信号に変換して出力する。本例では、入力信号のサンプリングレートより低いサンプリングレートのディジタル信号に変換する。
レート変換部８は、Ａ／Ｄ変換部７により処理された信号（Ａ／Ｄ変換部７の出力信号）のサンプリングレートを、入力信号のサンプリングレートにレート変換して出力する。

低次歪算出部１１は、レート変換部８により処理された信号（レート変換部８の出力信号）から、当該信号に含まれる歪量を算出（検出）して出力する。レート変換部８の出力信号に含まれる歪量は、例えば、当該信号をフーリエ変換して歪電力を求めることで得ることができる。
ここで、レート変換部８の出力信号から歪量を検出可能な歪の次数は、Ａ／Ｄ変換部７のサンプリングレートなどに依存する。すなわち、Ａ／Ｄ変換部７により変換されたディジタル信号のサンプリングレートをｆ［ＭＨｚ］とすると、このディジタル信号はｆ／２［ＭＨｚ］の帯域幅を超える情報が欠落しているため、それ以下の歪までしか歪量を算出（検出）できない。以下、低次歪算出部１１により歪量を検出可能な次数までの歪を低次歪とし、それより高次の歪を高次歪とする。本例では、３次の歪を低次歪とし、５次以上の歪を高次歪とするが、これに限定するものではない。

高次歪生成部１２は、低次歪算出部１１から出力された低次歪の歪量（歪電力）を基に高次歪を推定する。本例では、低次歪の歪量に対応する高次歪を予め実験的若しくは経験的に求めて多項式の係数として関連付けた歪量係数テーブルを有しており、この歪量係数テーブルを参照して高次歪を推定するが、他の手法により高次歪を推定してもよい。
また、高次歪生成部１２は、低次歪の歪量から推定した高次歪を、レート変換部８から出力された信号に付加して出力する。本例では、低次歪の歪量に対応する高次歪の係数をレート変換部８からの信号に乗算処理することで、高次歪の付加を行う。

歪補償制御部９は、高次歪生成部１２により処理された信号（高次歪生成部１２の出力信号）と入力信号とを比較して、歪補償係数テーブル１０の設定値（振幅係数や位相係数などの歪補償係数）を更新する。ここで、高次歪生成部１２の出力信号には、Ａ／Ｄ変換部７によるディジタル変換によって欠落した高次歪が付加（補完）されているため、歪補償係数の更新を低次歪だけでなく高次歪についても適切に実施できる。
なお、特に図示しないが、入力信号と帰還信号には時間差が生じるので、入力信号と帰還信号の時間軸を合わせるために、入力信号をバッファリング（遅延調整）して時間軸を帰還信号に合わせる等の時間差を補償するための構成を必要に応じて備えてもよい。

すなわち、本例の電力増幅装置では、複素乗算部１が、所定サンプリングレートの入力信号（ディジタル）に対して、歪補償係数テーブル１０を参照して、その信号レベルに対応する歪補償係数を複素乗算し、Ｄ／Ａ変換部２が、複素乗算部１からの信号をディジタルからアナログの信号に変換し、アップコンバータ３が、Ｄ／Ａ変換部２からの信号をアップコンバートし、電力増幅部４が、アップコンバータ３からの信号を電力増幅する。

そして、ダウンコンバータ６が、電力増幅部４からの信号の一部を分岐させた帰還信号をダウンコンバートし、Ａ／Ｄ変換部７が、ダウンコンバータ６からの信号を入力信号のサンプリングレートより低いサンプリングレートでアナログからディジタルの信号に変換し、レート変換部８が、Ａ／Ｄ変換部７からの信号のサンプリングレートを入力信号のサンプリングレートに変換する。

その後、低次歪算出部１１が、レート変換部８からの信号に含まれる低次歪を算出し、高次歪生成部１２が、低次歪算出部１１により算出された低次歪から推定される高次歪をレート変換部８からの信号に付加し、歪補償制御部９が、高次歪生成部１２からの信号と入力信号との比較結果に基づいて、歪補償係数テーブル１０の設定値（歪補償係数）を更新する。

このように、本例では、入力信号（ディジタル信号）にその信号レベルに応じた歪補償係数を複素乗算した結果の信号をアナログ信号に変換して増幅し、当該増幅された信号の一部を帰還させた帰還信号（アナログ信号）をディジタル信号に変換した後に入力信号のサンプリングレートに合うようにレート変換した後に、レート変換後の信号から検出される低次歪から、ディジタル信号への変換によって欠落した高次歪を推定し、当該推定した高次歪をレート変換後の信号に付加した信号と入力信号とを比較して歪補償係数を更新するようにした。

次に、本例の電力増幅装置の動作について、数式を用いて説明する。
入力信号をｘとし、電力増幅部４の出力信号をｙ_０とすると、ｙ_０は（式１）のように表すことができる。なお、偶数次の歪は省略してある。
ｙ_０＝ａ_１ｘ＋ａ_３ｘ^３＋ａ_５ｘ^５＋・・・＋ａ_２ｎ＋１ｘ^２ｎ＋１・・（式１）
ここで、ｎは０以上の整数を表す。

上記（式１）では、高次の項が非線形歪を表しているが、帰還部を構成するＡ／Ｄ変換部７のサンプリングレートなどにより帯域が制限されると、歪補償制御部９では、高次の歪を検出することができない。
例えば、帰還部のＡ／Ｄ変換部７で３次歪に相当する帯域に制限されると、歪補償制御部９で検出できる信号ｙ_１は（式２）のようになり、５次以上の歪が検出されない。よって、５次以上の歪は補償されないことになる。
ｙ_１＝ａ_１ｘ＋ａ_３ｘ^３・・（式２）

そこで、本例の電力増幅装置では、帰還信号の帯域内の３次の歪電力に対応する高次の歪を予め実験的若しくは経験的に求めて多項式の係数ａ_５，ａ_７，・・・として歪量係数テーブルにより関連付けておき、該当する各係数ａ_５，ａ_７，・・・を歪量係数テーブルから読み出して、レート変換部８からの信号に対して乗算処理する。
つまり、高次歪生成部１２において、低次歪算出部１１で算出（検出）した３次歪の電力ａ_３ｘ^３若しくは３次歪の電力係数ａ_３に対応する係数ａ_５，ａ_７，・・・とレート変換部８からの信号を乗算処理して、（式３）のように高次歪を付加した帰還信号ｙ_２を得る。
ｙ_２＝ｙ_１＋ａ_５ｙ_１ ^５＋・・・＋ａ_２ｎ＋１ｙ_１ ^２ｎ＋１・・（式３）

ここでは、キャリア電力に対して３次の歪電力は十分に小さいと仮定して、レート変換部８から出力された信号ｙ_１（３次歪まで含む信号）を用いて高次歪の付加を行っているが、キャリア電力に対して低次の歪電力が無視できないのなら、３次の歪信号を取り除いた信号ａ_１ｘに対して乗算処理してもよい。

以上のような構成によれば、電力増幅部４からの出力（帰還信号）をディジタル信号に変換するＡ／Ｄ変換部のサンプリングレートなどに起因して高次歪が欠落してしまう場合でも、高次歪の歪補償をすることができる。つまり、低次から高次まで高精度の歪補償が可能となる。また、Ａ／Ｄ変換部７のサンプリングレートを抑えることができるため、増幅装置の消費電力や発熱、コストなどを抑制することも可能である。

なお、本発明は、以下のようなディジタル・プリディストーション方式として把握することもできる。
すなわち、電力増幅部で発生する歪をディジタル信号処理によって補償するディジタル・プリディストーション方式において、特に、入力信号のサンプリングレートと帰還部のＡ／Ｄ変換部のサンプリングレートが異なり、かつ、Ａ／Ｄ変換部のサンプリングレートが入力信号のサンプリングレートと比較して小さい場合、帰還信号をＡ／Ｄ変換部でディジタル信号に変換した後、サンプリングレートを入力信号のサンプリングレートに変換し、帰還信号の低次の歪量を算出し、低次の歪量から高次の歪を推定して、帰還信号に高次の歪を付加し、高次の歪が付加された帰還信号と入力信号を比較して、電力増幅部で発生する非線形歪を補償するための入力振幅に応じた振幅、位相の歪補償係数テーブルを更新し、当該歪補償係数テーブルを参照して入力信号の振幅に応じた振幅係数、位相係数を入力信号に対して複素乗算することにより、電力増幅部で発生する歪を補償して、歪の少ない信号を出力する。

また、電力増幅部で発生する歪をディジタル信号処理によって補償するディジタル・プリディストーション方式において、電力増幅部で発生する非線形歪を補償するために入力振幅に応じた振幅、位相の歪補償係数テーブルと、歪補償係数テーブルを参照して入力信号の振幅に応じた振幅係数、位相係数を入力信号に対して複素乗算する複素乗算部と、複素乗算部からのディジタル信号をアナログ信号に変換するＤ／Ａ変換部と、Ｄ／Ａ変換部からのアナログ信号を周波数変換や帯域制限するアップコンバータと、アップコンバータからの信号を電力増幅する電力増幅部と、電力増幅部からの出力信号の一部を帰還し、周波数変換や帯域制限するダウンコンバータと、ダウンコンバータからのアナログ信号をディジタル信号に変換するＡ／Ｄ変換部と、Ａ／Ｄ変換部からのディジタル信号のサンプリングレートを入力信号のサンプリングレートに変換するレート変換部と、レート変換部からの帰還信号の低次の歪量を算出する低次歪算出部と、低次歪算出部からの歪電力から高次の歪を推定し、レート変換部からの信号に高次の歪を付加する高次歪生成部と、入力信号と高次歪生成部からの信号を比較して、電力増幅部で発生する非線形歪を補償するための入力振幅に応じた振幅、位相の歪補償係数テーブルを更新する歪補償制御部を備え、電力増幅部で発生する歪を補償して、歪の少ない信号を出力する。

１：複素乗算部、２：Ｄ／Ａ変換部、３：アップコンバータ、４：電力増幅部、５：結合器、６：ダウンコンバータ、７：Ａ／Ｄ変換部、８：レート変換部、９：歪補償制御部、１０：歪補償テーブル、１１：低次歪算出部、１２：高次歪生成部

Claims

増幅部で発生する歪をディジタル信号処理によって補償するディジタル・プリディストーション方式において、
所定サンプリングレートのディジタルの入力信号に対して、その信号レベルに応じた歪補償係数を用いて歪補償処理を行う手段と、
歪補償処理された信号をディジタル信号からアナログ信号に変換する手段と、
アナログ信号に変換された信号を前記増幅部により増幅する手段と、
増幅された信号を前記所定サンプリングレートより低いサンプリングレートでアナログ信号からディジタル信号に変換する手段と、
ディジタル信号に変換された信号のサンプリングレートを前記所定サンプリングレートに変換する手段と、
サンプリングレートが変換された信号から予め設定された次数の低次歪を算出する手段と、
サンプリングレートが変換された信号に、算出された低次歪から推定される当該低次歪より高次の高次歪を付加する手段と、
高次歪が付加された信号と前記入力信号との比較結果に基づいて、前記歪補償係数を更新する手段と、
を備えたことを特徴とするディジタル・プリディストーション方式。
増幅部で発生する歪をディジタル信号処理によって補償するディジタル・プリディストーション方式の歪補償機能を有する増幅装置において、
歪の補償に用いる歪補償係数を信号レベルに対応付けて保持する歪補償係数テーブルと、
前記歪補償係数テーブルを参照して、所定サンプリングレートのディジタルの入力信号に対して、その信号レベルに対応する歪補償係数を複素乗算する複素乗算部と、
前記複素乗算部により処理された信号をディジタルからアナログの信号に変換するＤ／Ａ変換部と、
前記Ｄ／Ａ変換部により処理された信号をアップコンバートするアップコンバータと、
前記アップコンバータにより処理された信号を増幅する前記増幅部と、
前記増幅部により処理された信号をダウンコンバートするダウンコンバータと、
前記ダウンコンバータにより処理された信号を前記所定サンプリングレートより低いサンプリングレートでアナログからディジタルの信号に変換するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部により処理された信号のサンプリングレートを前記所定サンプリングレートに変換するレート変換部と、
前記レート変換部により処理された信号から予め設定された次数の低次歪を算出する低次歪算出部と、
前記レート変換部により処理された信号に、前記低次歪算出部により算出された低次歪から推定される当該低次歪より高次の高次歪を付加する高次歪生成部と、
前記高次歪生成部により処理された信号と前記入力信号との比較結果に基づいて、前記歪補償係数テーブルを更新する歪補償制御部と、
を備えたことを特徴とする増幅装置。