JP6286908B2 - 増幅装置及び無線通信装置 - Google Patents

Description

本発明は、増幅装置、及び無線通信装置に関するものである。

近年、携帯電話等に用いられる無線通信システムにおいては、ＬＴＥ（Long Term Evolution）等の高速かつ広帯域な通信方式が普及しつつある（例えば、特許文献１参照）。

特開２０１０−２１９８１８

上記ＬＴＥでは、システムの利用帯域が最大で２０ＭＨｚ程度であったが、ＬＴＥの後継システムであるＬＴＥ−Ａ（Advanced）では、システムの利用帯域が１００ＭＨｚ程度にまで拡張されることが予定されている。
このため、上記無線通信システムに用いられる基地局装置の増幅装置においても、広帯域化に対応する必要があり、広帯域化に伴う部品コストの増加が懸念される。

その一方、上記ＬＴＥ−Ａでは、通信容量の増加を目的としてスモールセルが積極的に導入されるため、このスモールセルに対応した小型基地局装置に用いる増幅装置として、小型軽量かつ低コストな増幅装置が求められている。

上記スモールセルに対応した小型基地局装置用の増幅装置では、ＬＴＥ−Ａの採用による広帯域化によって部品コストの増加が懸念されているにも関わらず、さらなる低コスト化が求められているという問題を有している。

本発明はこのような事情に鑑みてなされたものであり、より低コスト化が可能な増幅装置及び無線通信装置を提供することを目的とする。

本発明に係る増幅装置は、増幅器と、デジタル信号処理によって前記増幅器の入力信号に対して歪補償を行う歪補償部と、前記増幅器の出力信号を、前記出力信号の位相情報を含んだアナログ信号成分と、前記出力信号の電力情報を含んだアナログ信号成分とに分離する分離部と、を備え、前記歪補償部は、前記出力信号の位相情報を含んだアナログ信号成分及び前記出力信号の電力情報を含んだアナログ信号成分をそれぞれ１ビットで表現した１ビット化信号に基づいて前記増幅器の歪補償を行う。

また、本発明に係る増幅装置は、増幅器と、デジタル信号処理によって前記増幅器の入力信号に対して歪補償を行う歪補償部と、前記増幅器の出力信号をアナログのＩ信号の成分と、前記アナログのＩ信号以外の他の信号の成分とに分離する分離部と、を備え、
前記歪補償部は、前記アナログのＩ信号及び前記アナログの他の信号をそれぞれ１ビットで表現した１ビット化信号に基づいて前記増幅器の歪補償を行う。

また、本発明に係る無線通信装置は、上記増幅装置を通信信号の増幅のために備えている。

本発明の増幅装置及び無線通信装置によれば、より低コスト化が可能となる。

実施形態に係る増幅装置を備えた無線通信装置の要部を示すブロック図である。 オフセット値と、時間との関係の一例を模式的に示したグラフである。 オフセット値を基準としたときの、出力信号ｙの電力と、入力信号ｘの電力との間の関係を示す図である。 オフセット値のパターンの他の例を示す図である。 変形例に係る増幅装置を備えた無線通信装置を示すブロック図である。 本実施形態の増幅装置における入出力特性の一例を示すグラフであり、（ａ）は、ＡＭ−ＡＭ特性を示すグラフ、（ｂ）は、ＡＭ−ＰＭ特性を示すグラフである。 変形例に係る増幅装置における入出力特性の一例を示すグラフであり、（ａ）は、ＡＭ−ＡＭ特性を示すグラフ、（ｂ）は、ＡＭ−ＰＭ特性を示すグラフである。 本実施形態に係る増幅装置によって増幅したＯＦＤＭ信号の周波数スペクトルの一例を示す図である。

［本願発明の実施形態の説明］
無線通信システムの基地局装置等に用いられる増幅装置は、一般に、デジタル信号処理によって増幅器の歪補償を行う歪補償装置を備えている。この歪補償装置は、増幅器が出力したアナログの出力信号を帰還信号として取得するため、アナログの出力信号をデジタルの信号に変換するＡ／Ｄ変換器を備えている。このＡ／Ｄ変換器は、変換する出力信号の帯域幅が大きくなれば、それに応じてよりサンプリング周波数の高いものを用いなければならず、広帯域化によってＡ／Ｄ変換器のコストが増加する可能性がある。
本願発明者は、この点に着目して本願発明を完成させた。

まず最初に本願発明の実施形態の内容を列記して説明する。
（１）本発明の一実施形態である増幅装置は、増幅器と、デジタル信号処理によって前記増幅器の入力信号に対して歪補償を行う歪補償部と、前記増幅器の出力信号を、前記出力信号の位相情報を含んだアナログ信号成分と、前記出力信号の電力情報を含んだアナログ信号成分とに分離する分離部と、を備え、前記歪補償部は、前記出力信号の位相情報を含んだアナログ信号成分及び前記出力信号の電力情報を含んだアナログ信号成分をそれぞれ１ビットで表現した１ビット化信号に基づいて前記増幅器の歪補償を行う。

上記のように構成された増幅装置によれば、歪補償部が、出力信号の位相情報を含んだアナログ信号成分及び出力信号の電力情報を含んだアナログ信号成分をそれぞれ１ビットで表現した１ビット化信号に基づいて増幅器の歪補償を行うので、アナログの出力信号をデジタル信号に変換するためのＡ／Ｄ変換器を用いることなく、歪補償を行うことができる。この結果、広帯域の信号を処理する場合にも、コスト増加の要因となるＡ／Ｄ変換器を用いる必要がないので、低コスト化が可能となる。

（２）また、上記増幅装置において、前記分離部は、前記出力信号の電力を検出する電力検出部と、前記出力信号の電力と、前記出力信号と比較するための比較値とを比較した結果を示す比較結果信号を、前記出力信号の電力情報を含んだアナログ信号成分として出力する比較部と、を備え、前記比較部は、前記比較値を所定数値範囲内で時間的に変化させることが好ましい。
比較結果信号は、比較値を基準としたときの出力信号の電力の大小を示している。よって、仮に、出力信号の比較結果信号と、出力信号の比較結果信号に対応する入力信号の比較結果信号とを比較すれば、比較値を基準としたときの、出力信号の電力と、入力信号の電力との間の近似の度合を把握することができる。
さらに、比較部は、基準となる比較値を所定数値範囲内で時間的に変化させるので、所定数値範囲内における、出力信号の電力と、入力信号の電力との間の近似の度合を把握することができる。
このため、歪補償部は、出力信号の比較結果信号から、入力信号の電力との間で近似の度合を把握することが可能な出力信号の電力に関する情報を得ることができる。
以上のように、分離部は、比較結果信号を、出力信号の電力情報を含んだアナログ信号成分として出力することができる。

（３）また、上記増幅装置において、前記比較部は、前記比較値を周期的に同じパターンで変化させるものであってもよい。
この場合、比較部における比較値はパターンの周期で定まるので、比較部と歪補償部との間における比較値を同期させることが容易となる。

（４）前記比較値を周期的に変化させるためのパターンは、一つの周期の中で、一定期間の間、前記比較値を一定に保持する保持期間が複数設けられ、前記複数の保持期間ごとに異なる比較値が設定されていることが好ましい。
上記構成によれば、各保持期間において、一定の比較値とされた条件下での比較結果信号をより多く得ることができ、出力信号の電力に関する情報の精度をより高めることができる。
また、比較値を一の値から他の値に遷移させる際、設定すべき値の変化に対して実際の値の変化が遅れ、比較値に誤差が生じる場合がある。この点、上記構成によれば、比較値を一定期間の間、一定に保持する保持期間を設けるので、保持期間の内の中央の期間においては、誤差のない安定した比較値とすることができる。よって、保持期間の内の比較値に誤差が生じる期間に含まれる信号を排除し、それ以外の期間の信号を処理に用いることで、誤差を含んだ比較値を用いて得た比較結果信号を出力するのを防止できる。この結果、歪補償の精度をより高めることができる。

（５）（６）上記増幅装置において、前記出力信号の位相情報を含んだアナログ信号成分は、複素平面上で交差する他の信号成分を含まない信号からなるものであってもよいし、アナログのＩ信号又はＱ信号であってもよい。
この場合、歪補償部は、アナログのＩ信号又はアナログのＱ信号を１ビットで表現した１ビット化信号により、少なくとも、出力信号の位相に関する情報を得ることができる。よって、歪補償部は、入力信号からその位相に関する情報を取得すれば、出力信号と入力信号との間の位相差に関する情報を得ることができ、この位相差に関する情報に基づいて歪補償を行うことができる。

（７）また、本発明の一実施形態である増幅装置は、増幅器と、デジタル信号処理によって前記増幅器の入力信号に対して歪補償を行う歪補償部と、前記増幅器の出力信号をアナログのＩ信号の成分と、前記アナログのＩ信号以外の他の信号の成分とに分離する分離部と、を備え、前記歪補償部は、前記アナログのＩ信号及び前記アナログの他の信号をそれぞれ１ビットで表現した１ビット化信号に基づいて前記増幅器の歪補償を行う。

上記のように構成された増幅装置によれば、歪補償部は、アナログのＩ信号を１ビットで表現した１ビット化信号によって、少なくとも、出力信号の位相に関する情報を得ることができ、これに基づいて歪補償を行うことができる。
また、歪補償部は、アナログのＩ信号及びアナログの他の信号をそれぞれ１ビットで表現した１ビット化信号に基づいて増幅器の歪補償を行うので、アナログの出力信号をデジタル信号に変換するためのＡ／Ｄ変換器を用いることなく、歪補償を行うことができる。この結果、広帯域の信号を処理する場合にも、コスト増加の要因となるＡ／Ｄ変換器を用いる必要がないので、低コスト化が可能となる。

（８）また、本発明の他の実施形態である無線通信装置は、上記（１）又は（７）に記載の増幅装置を通信信号の増幅のために備えている。

［本願発明の実施形態の詳細］
以下、好ましい実施形態について図面を参照しつつ説明する。
〔１． 増幅装置の全体構成〕
図１は、実施形態に係る増幅装置を備えた無線通信装置の要部を示すブロック図である。図中、無線通信装置は、無線信号として送信される送信信号の増幅を行うための増幅装置１を備えている。なお、この増幅装置１は、受信信号の増幅に用いても良い。

増幅装置１は、高出力増幅器（ＨＰＡ、以下、単に増幅器ともいう）２と、歪補償部（歪補償装置）３とを備えている。
歪補償部３は、デジタル信号として与えられる送信信号である信号ｘに対して、デジタル信号処理による歪補償処理を行う機能を有している。歪補償部３は、歪補償処理によって、補償信号ｕを出力する。

歪補償部３と、増幅器２の信号入力端との間には、デジタル信号をアナログ信号に変換するＤ／Ａ変換器（ＤＡＣ）４と、アップコンバータ５とが接続されている。
歪補償部３が出力する補償信号ｕは、ＤＡＣ４に与えられることでアナログ信号に変換され、さらに、アップコンバータ５によって発振器８が生成する無線周波数のローカル信号が乗算されることにより無線周波数にアップコンバートされた後、増幅器２に与えられる。
増幅器２は、入力される補償信号ｕを増幅する。増幅器２の信号出力端には、アンテナ６が接続されており、増幅器２が出力する出力信号ｙは、無線送信信号としてアンテナ６から放射される。

増幅器２の信号出力端と、歪補償部３との間には、増幅器２が出力する出力信号ｙを得るためのカプラ７と、分離部９とが接続されている。
カプラ７から得られる増幅器２の出力信号ｙは、分離部９に与えられる。
分離部９は、増幅器２が出力するアナログの出力信号ｙが与えられると、この出力信号ｙをアナログのＩ信号の成分（出力信号ｙの位相情報を含んだアナログ信号成分）と、このアナログのＩ信号以外のアナログの他の信号の成分としての出力側比較結果信号（出力信号ｙの電力情報を含んだアナログ信号成分）とに分離し、分離したアナログの両信号成分を歪補償部３に出力する。なお、出力側比較結果信号については後に説明する。

上記ＤＡＣ４、アップコンバータ５、増幅器２、アンテナ６、カプラ７、及び分離部９は、デジタル信号である補償信号ｕを受け付けてアナログ信号に変換した後、必要なアナログ信号処理を行うアナログ処理部１０に含まれている。

歪補償部３は、アナログ処理部１０が処理するデジタル信号を出力するデジタル処理部１１に含まれている。
歪補償部３には、増幅器２の入力信号としての信号ｘと、分離部９が分離したアナログの出力Ｉ信号及び出力側比較結果信号とが与えられる。歪補償部３は、これら各信号に基づいて増幅器２の入出力特性を推定し、デジタル信号処理によって信号ｘに対して歪補償を行う。

〔２． 分離部について〕
分離部９は、上述のように、増幅器２が出力するアナログの出力信号ｙを、アナログのＩ信号の成分と、出力側比較結果信号とに分離する機能を有している。
分離部９は、第１ダウンコンバータ１２と、第２ダウンコンバータ１３と、移相器１４と、電力検出部１６と、比較部１７とを備えている。

第１ダウンコンバータ１２には、アナログの出力信号ｙと、発振器１５が生成するベースバンドの周波数のローカル信号とが与えられる。
第１ダウンコンバータ１２は、アナログの出力信号ｙに対してベースバンド周波数のローカル信号を乗算することで、同相成分であるＩ信号（出力Ｉ信号）を出力する。

第２ダウンコンバータ１３には、アナログの出力信号ｙと、移相器１４によって第１ダウンコンバータ１２に与えられる信号に対して位相が９０度ずらされたローカル信号とが与えられる。
第２ダウンコンバータ１３は、第１ダウンコンバータ１２に与えられる信号に対して位相が９０度ずれたローカル信号をアナログの出力信号ｙに乗算することで、直交成分であるＱ信号（出力Ｑ信号）を出力する。

第１ダウンコンバータ１２は、出力Ｉ信号を電力検出部１６及び歪補償部３に与える。
第２ダウンコンバータ１３は、出力Ｑ信号を電力検出部１６に与えられる。

電力検出部１６は、出力Ｉ信号と出力Ｑ信号とが与えられると、出力信号ｙの電力を検出する。電力検出部１６は、検出した電力を示す情報を比較部１７に与える。
電力検出部１６から、出力信号ｙの電力を示す情報が与えられると、比較部１７は、出力信号ｙの電力と、出力信号ｙの電力と比較するためのオフセット値（比較値）とを比較し、その比較結果を示す出力側の比較結果信号を歪補償部３に出力する。
このように、分離部９は、アナログの出力Ｉ信号と、アナログの出力側比較結果信号とを歪補償部３に出力する。

ここで、比較部１７は、出力側比較結果信号を、以下の式（１）に基づいて求める。
出力側比較結果信号ｆ（Ｐ_ｙ（ｔ），ｔ）＝Ｐ_ｙ（ｔ）−Ｖ（ｔ） ・・・（１）

なお、上記式（１）中、Ｐ_ｙ（ｔ）は、時間ｔにおける出力信号ｙの電力であり、出力Ｉ信号と出力Ｑ信号の２乗和で表される。また、Ｖ（ｔ）は、時間ｔにおけるオフセット値（のパターン）である。比較部１７は、このオフセット値を、所定数値範囲内で時間的に変化させる。

図２は、オフセット値と、時間との関係の一例を模式的に示したグラフである。図２中、横軸は時間、縦軸は電力である。
オフセット値の最小値Ｖｍｉｎは、例えば、「０」に設定され、最大値Ｖｍａｘは、例えば、増幅器２が出力可能な最大電力値に設定される。オフセット値は、この最小値Ｖｍｉｎから最大値Ｖｍａｘの間の数値範囲内で設定される。

図２に示すように、オフセット値は、パターンＶ（ｔ）に従って設定される。
オフセット値のパターンＶ（ｔ）は、図２に示すように、一つの周期Ｃの中で、一定期間の間、オフセット値を一定に保持する保持期間Ｌが複数設けられ、各保持期間Ｌにおけるオフセット値を、上記数値範囲の中で階段状に時間の経過に従って増加させるように設定されている。これによって、各保持期間Ｌごとに異なるオフセット値が設定されている。
比較部１７は、パターンＶ（ｔ）に従ってオフセット値を設定することで、オフセット値を上記の数値範囲内で、周期的に同じパターンＶ（ｔ）で変化させる。

各保持期間Ｌの長さは、互いに同じ長さに設定されている。また、保持期間Ｌの長さは、デジタル信号である信号ｘを図２のパターンに当てはめたときに、数千サンプルが存在する程度の時間長さとなるように設定されている。

なお、図２では、最小値Ｖｍｉｎから最大値Ｖｍａｘの間の数値範囲の中で、保持期間Ｌを６つ設け、６段階で増加させる場合を示しているが、実際には、この保持期間Ｌで表される段階数は、より多数（例えば、１６段階）に設定される。
これにより、電力に対してより細かい単位で情報を取得することができ、後の歪補償部３における演算において推定される増幅器２の入出力特性を示すモデルの推定精度を高めることができる。

また、比較部１７は、オフセット値のパターンＶ（ｔ）の周期Ｃを、例えば、数Ｈｚに設定する。比較部１７は、オフセット値のパターンＶ（ｔ）の開始タイミングを、後述する歪補償部３の入力信号処理部２２から与えられる同期情報によって決定する。

比較部１７は、図２に示すパターンＶ（ｔ）に従ってオフセット値を生成し、上記式（１）に従って、電力検出部１６から与えられる出力信号ｙの電力Ｐ（ｔ）との間で、出力側比較結果信号を求める。
図２に示すように、時間ｔがｔ１のときの出力信号ｙ１の電力が、オフセット値Ｖ（ｔ１）よりも大きいＰ（ｔ１）であるとすると、出力側比較結果信号は、正の値となる。
また、時間ｔがｔ２のときの出力信号ｙ２の電力が、オフセット値Ｖ（ｔ２）よりも小さいＰ（ｔ２）であるとすると、出力側比較結果信号は、負の値となる。
このように、本実施形態において、出力側比較結果信号は、その値の正負によって、オフセット値Ｖ（ｔ）と、出力信号ｙの電力との比較結果を示している。つまり、出力側比較結果信号が正の値であれば、出力信号ｙの電力Ｐ（ｔ）の方が、オフセット値Ｖ（ｔ）よりも大きく、出力側比較結果信号が負の値であれば、出力信号ｙの電力Ｐ（ｔ）の方が、オフセット値Ｖ（ｔ）よりも小さいことを示している。

以上のように、分離部９は、増幅器２が出力するアナログの出力信号ｙを、第１ダウンコンバータ１２が出力するアナログのＩ信号の成分と、比較部１７が出力する出力側比較結果信号とに分離する。

〔３． 歪補償部について〕
図１に戻って、歪補償部３は、信号ｘに対して前置歪補償（Predistortion）処理を行う補償処理部１８と、増幅器２の入出力特性を示すモデルを推定する演算部１９と、分離部９からのアナログ信号が与えられる第１及び第２信号ポート２０，２１と、信号ｘに関する処理を行う入力信号処理部２２とを備えている。

歪補償部３は、分離部９が出力する出力Ｉ信号及び出力側比較結果信号を帰還信号として受け付け、これら信号に基づいて増幅器２の歪補償を行う。
第１信号ポート２０は、分離部９から与えられる出力Ｉ信号を受け付ける機能を有している。
第１信号ポート２０は、分離部９から与えられるアナログ信号である出力Ｉ信号をデジタル処理部１１にて処理する上で適切な振幅に調整した上で受け付け、予め設定された比較値と比較することで１ビットのデジタル信号を出力する。
本実施形態では、第１信号ポート２０は、出力Ｉ信号に基づいて「＋１」又は「−１」を符号情報として含んでいる信号を出力する。この第１信号ポート２０が出力する信号は、出力Ｉ信号を１ビットで表現した１ビット化信号である。

第１信号ポート２０は、出力Ｉ信号を１ビット化したデジタル信号（出力Ｉ信号の１ビット化信号）を演算部１９に与える。
なお、出力Ｉ信号は、第１信号ポート２０の前段でデジタル処理部１１にて処理する上で適切な振幅に調整してもよい。

第２信号ポート２１は、分離部９の比較部１７から与えられる出力側比較結果信号を受け付ける機能を有している。第２信号ポート２１は、比較部１７から与えられるアナログ信号である出力側比較結果信号をデジタル処理部１１にて処理する上で適切な振幅に調整した上で受け付け、予め設定された比較値と比較することで１ビットのデジタル信号を出力する。
第２信号ポート２１は、出力側比較結果信号に基づいて「＋１」又は「−１」を符号情報として含んでいる信号を出力する。この第２信号ポート２１が出力する信号は、出力側比較結果信号を１ビットで表現した１ビット化信号である。
出力側比較結果信号は、その値の正負によって、オフセット値Ｖ（ｔ）と、出力信号ｙの電力との比較結果を示している。よって、第２信号ポート２１は、出力側比較結果信号の値が正の場合に符号情報として「＋１」、負の場合に符号情報として「−１」がそれぞれ対応するように信号を出力する。
このように、第２信号ポート２１が出力する、出力側比較結果信号に基づく１ビットのデジタル信号には、比較部１７の比較結果に関する情報が含まれている。

第２信号ポート２１は、出力側比較結果信号を１ビット化したデジタル信号（出力側比較結果信号の１ビット化信号）を演算部１９に与える。
なお、出力側比較結果信号は、第２信号ポート２１の前段でデジタル処理部１１にて処理する上で適切な振幅に調整してもよい。

以上のように、分離部９が出力する出力Ｉ信号、及び出力側比較結果信号は、第１信号ポート２０及び第２信号ポート２１によって、１ビットのデジタル信号である出力Ｉ信号の１ビット化信号、及び出力側比較結果信号の１ビット化信号とされて演算部１９に与えられる。

演算部１９には、帰還信号として受け付けた出力Ｉ信号及び出力側比較結果信号それぞれを１ビットのデジタル信号とした出力Ｉ信号の１ビット化信号、及び出力側比較結果信号の１ビット化信号（以下、総称して出力側１ビット化信号ともいう）の他、入力信号処理部２２から、出力側１ビット化信号に対応する入力側１ビット化信号が与えられる。
演算部１９は、出力側１ビット化信号と、入力側１ビット化信号とに基づいて、増幅器２の入出力特性の逆特性を示す逆モデルを推定する。ただし、演算部１９が推定する増幅器２のモデルは、逆モデルである必要はなく、順モデルであってもよい。

補償処理部１８は、演算部１９によって推定された増幅器２の逆モデルに基づいて、信号ｘに対して歪補償処理を行い、歪補償後の補償信号ｕを出力する。補償処理部１８は、増幅器２の歪特性とは逆の特性で補償した補償信号ｕを、歪特性を有する増幅器２へ与えることで、歪が抑制された出力信号ｙを増幅器２に出力させることができる。

ここで、増幅器２の入出力特性は非線形特性であり、増幅器２の入出力特性を示すモデルは、例えば、べき級数によって表現することができる。
本実施形態の演算部１９は、出力側１ビット化信号と、入力側１ビット化信号とに基づいて、増幅器２の逆モデルをべき級数として推定する。つまり、演算部１９は、逆モデルを示す、べき級数の各次の係数を、増幅器２の歪を補償するための歪補償係数として推定する。
演算部１９は、推定した前記各次の係数（歪補償係数）の推定値を補償処理部１８に与える。なお、この演算部１９が行う処理については、後に詳述する。

補償処理部１８は、推定された各次の係数が与えられると、べき級数で表現される上記逆モデルの各次の係数を更新した後、信号ｘに対して歪補償処理を行い、歪補償後の補償信号ｕを出力する。
補償処理部１８は、演算部１９からの各次の係数の推定値が随時与えられることで、逆モデルの各次の係数を随時更新し、現状の入出力特性に応じた歪補償処理を行うことができる。

演算部１９は、上述のように、出力側１ビット化信号と、入力側１ビット化信号とに基づいて、増幅器２の逆モデルをべき級数として推定する。

入力側１ビット化信号は、上述のように入力信号処理部２２から与えられる。
入力信号処理部２２は、分離部９の第１ダウンコンバータ１２、第２ダウンコンバータ１３、電力検出部１６、及び比較部１７が有する機能と同じ機能を、デジタル処理として行う機能を有している。
よって、入力信号処理部２２は、入力信号としての信号ｘを取得するとともに、この信号ｘに基づいた、入力側１ビット化信号（入力Ｉ信号の１ビット化信号、及び、入力側の比較結果信号の１ビット化信号）を出力する。

入力Ｉ信号の１ビット化信号は、第１信号ポート２０が出力する出力Ｉ信号の１ビット化信号に対応する入力側の信号である。
また、入力側の比較結果信号の１ビット化信号は、第２信号ポート２１が出力する、出力側比較結果信号の１ビット化信号に対応する入力側の信号である。

入力信号処理部２２は、信号ｘからＩ信号（入力Ｉ信号）を取り出し、出力Ｉ信号の１ビット化信号と同様に１ビットの信号（入力Ｉ信号の１ビット化信号）に変換し、演算部１９に与える。
また、入力信号処理部２２は、分離部９が出力Ｉ信号及び出力Ｑ信号を用いて出力側比較結果信号を得る際の処理と同様の処理を、信号ｘに基づいて実行する。
つまり、入力信号処理部２２は、図２に示すパターンＶ（ｔ）に従って、オフセット値を設定し、信号ｘの電力と、信号ｘとを比較することで、信号ｘの電力に基づいた入力側の比較結果信号を得る。
さらに、入力信号処理部２２は、入力側の比較結果信号を１ビットの信号とし、演算部１９に与える。

以上のように、入力信号処理部２２は、出力側１ビット化信号（出力Ｉ信号の１ビット化信号及び出力側比較結果信号の１ビット化信号）に対応する、入力側１ビット化信号（入力Ｉ信号の１ビット化信号及び入力側の比較結果信号の１ビット化信号）を演算部１９に与える。

なお、出力側１ビット化信号と、入力側１ビット化信号とは、出力側１ビット化信号を求めるために用いた出力信号ｙと、入力側１ビット化信号を求めるために用いた入力信号ｘとが、互いに対応するように演算部１９に与えられる。このため、入力信号処理部２２の前段には遅延調整部２３が設けられており、入力信号処理部２２において処理対象となる信号ｘと、分離部９において処理対象となる出力信号ｙとが互いに対応するように調整される。

また、入力信号処理部２２は、分離部９の比較部１７との間で、図２に示すオフセット値のパターンＶ（ｔ）のタイミングを一致させる必要がある。このため、入力信号処理部２２は、比較部１７に対して、パターンＶ（ｔ）の開始タイミングを示す同期情報を送信する。同期情報が与えられた比較部１７は、この同期情報に基づいてパターンＶ（ｔ）の開始タイミングを決定する。これによって、入力信号処理部２２が設定するオフセット値のパターンＶ（ｔ）と、比較部１７が設定するオフセット値のパターンＶ（ｔ）とを一致させることができる。

このように、本実施形態では、オフセット値をパターンＶ（ｔ）に従って周期的に変化させるので、比較部１７におけるオフセット値は、パターンＶ（ｔ）の周期で定まる。よって、パターンＶ（ｔ）の開始タイミングさえ決定すれば、比較部１７と歪補償部３との間におけるオフセット値を容易に同期させることができる。

演算部１９は、出力側１ビット化信号と、この出力側１ビット化信号に対応する入力側１ビット化信号とが与えられると、オフセット値のパターンＶ（ｔ）の周期Ｃ（図２）ごとに、下記式（２）に示す残差を求める。
残差＝［ｆ（Ｐ_ｙ（ｔ），ｔ）］・［ｙ_Ｉｃｈ（ｔ）］
−［ｆ（Ｐ_ｘ（ｔ），ｔ）］・［ｘ_Ｉｃｈ（ｔ）］ ・・・（２）

式（２）中、［ｆ（Ｐ_ｙ（ｔ），ｔ）］は、出力側比較結果信号を第１信号ポート２０によって、１ビット化した信号（出力側比較結果信号の１ビット化信号）を示しており、「＋１」又は「−１」で表される。
式（２）中、［ｙ_Ｉｃｈ（ｔ）］は、出力Ｉ信号の１ビット化信号を示しており、「＋１」又は「−１」で表される。
［ｆ（Ｐ_ｘ（ｔ），ｔ）］は、入力側の比較結果信号を、１ビット化した信号（入力側の比較結果信号の１ビット化信号）を示しており、「＋１」又は「−１」で表される。
また、［ｘ_Ｉｃｈ（ｔ）］は、入力Ｉ信号の１ビット化信号を示しており、「＋１」又は「−１」で表される。

演算部１９は、式（２）中に示す残差を求める。次いで、演算部１９は、上記逆モデルを回帰式として用い、前記残差の２乗平均値を最小としうる、前記逆モデルの各次の係数を求める。
上記各次の係数を求めると、演算部１９は、求めた各次の係数を推定値として補償処理部１８に与える。補償処理部１８は、推定された各次の係数に基づいて歪補償処理を行い、歪補償後の補償信号ｕを出力する。

〔４． 効果について〕
本実施形態による増幅装置１によれば、歪補償部３が、アナログの出力Ｉ信号（出力信号の位相情報を含んだアナログ信号成分）及び出力側比較結果信号（出力信号の電力情報を含んだアナログ信号成分）をそれぞれ１ビットで表現した１ビット化信号に基づいて増幅器２の歪補償を行うので、アナログの出力信号ｙをデジタル信号に変換するためのＡ／Ｄ変換器を用いることなく、歪補償を行うことができる。この結果、広帯域の信号を処理する場合にも、コスト増加の要因となるＡ／Ｄ変換器を用いる必要がないので、低コスト化が可能となる。

なお、本実施形態による増幅装置１では、従来の歪補償装置が有する、帰還信号として取得した増幅器の出力信号をデジタル信号に変換するＡ／Ｄ変換器に代えて、分離部９を有している。
よって、分離部９のコストがＡ／Ｄ変換器よりも大きい場合には、低コスト化は実現されない。

この点、例えば、帯域幅１００ＭＨｚの信号を処理可能なＡ／Ｄ変換器では、非常に高いサンプリング周波数を発生させる必要があるため、数１００ＭＨｚといった非常に高い動作周波数が必要となり、一般的には、装置として高価なものとなる。
一方、本実施形態の増幅装置１が有する分離部９では、比較部１７が、オフセット値を設定するためのパターンＶ（ｔ）を発生させるために必要な周波数を得ることができればよい。

パターンＶ（ｔ）の周期Ｃは、上述のように、数Ｈｚであり、このパターンＶ（ｔ）を発生させるために、数ｋＨｚの動作周波数があればよく、Ａ／Ｄ変換器の場合のように数１００ＭＨｚといったような非常に高い動作周波数まで必要はない。
このため、本実施形態の増幅装置１が有する分離部９は、Ａ／Ｄ変換器と比較して装置としてより安価に構成することが可能である。
よって、本実施形態の増幅装置１では、Ａ／Ｄ変換器に代えて、分離部９を用いることで、低コスト化が可能となる。

また、上記増幅装置１において、分離部９は、出力信号ｙの電力を検出する電力検出部１６と、出力信号ｙの電力と、出力信号ｙと比較するためのオフセット値（比較値）とを比較した結果を示す比較結果信号を、出力信号の電力情報を含んだアナログ信号成分として出力する比較部１７と、を備え、比較部１７は、オフセット値を所定の数値範囲内で時間的に変化させるように構成されている。

この場合、歪補償部３は、アナログの出力Ｉ信号及び出力側比較結果信号に基づいて増幅器の歪補償を行う。
歪補償部３は、出力Ｉ信号から、少なくとも出力信号ｙの位相に関する情報を得ることができる。
つまり、本実施形態では、歪補償部３の第１信号ポート２０が、アナログの出力Ｉ信号を受け付け、「＋１」又は「−１」を符号情報として含んでいる１ビットのデジタル信号（出力Ｉ信号の１ビット化信号）を出力するように構成されている。よって、出力Ｉ信号の１ビット化信号は、出力Ｉ信号の位相に関する情報を含んでいる。
よって、歪補償部３は、出力Ｉ信号から出力信号ｙの位相に関する情報を得ることができる。

また、出力側比較結果信号は、オフセット値を基準としたときの出力信号ｙの電力の大小を示している。よって、仮に、出力側比較結果信号と、出力側比較結果信号に対応する入力側の比較結果信号とを比較すれば、オフセット値を基準としたときの、出力信号ｙの電力と、入力信号ｘの電力との間の近似の度合を把握することができる。

図３は、オフセット値を基準としたときの、出力信号ｙの電力と、入力信号ｘの電力との間の関係を示す図である。図３中、横軸は時間、縦軸は電力である。
例えば、図３中、時間ｔ１０における出力信号ｙ１０の電力が、オフセット値Ｖ（ｔ１０）よりも大きく、出力信号ｙ１０に対応する入力信号ｘ１０の電力が、オフセット値Ｖ（ｔ１０）よりも小さい場合、出力側比較結果信号の符号情報は、「＋１」、入力側の比較結果信号の符号情報は、「−１」となる。
このように、出力側比較結果信号の符号情報と、入力側の比較結果信号の符号情報とが互いに異なる場合には、少なくとも、出力信号ｙの電力と、入力信号ｘの電力とは、オフセット値を挟んだ異なる値であることが判る。

一方、図３中、時間ｔ１１における出力信号ｙ１０の電力が、オフセット値Ｖ（ｔ１０）よりも大きく、出力信号ｙ１０に対応する入力信号ｘ１０の電力も、オフセット値Ｖ（ｔ１０）よりも大きい場合、出力側比較結果信号の符号情報は、「＋１」、入力側の比較結果信号の符号情報は、「＋１」となる。
このように、出力側比較結果信号の符号情報と、入力側の比較結果信号の符号情報とが互いに同じ場合には、少なくとも、出力信号ｙの電力と、入力信号ｘの電力とは、オフセット値に対して同じ大小関係にあることが判る。

上記のように、出力側比較結果信号の符号情報と、入力側の比較結果信号の符号情報とが互いに異なる場合には、出力信号ｙの電力と、入力信号ｘの電力とは、オフセット値を挟んだ異なる値であるから、出力信号ｙの電力と、入力信号ｘの電力とはその値が比較的離れていると判断でき、出力信号ｙの電力と、入力信号ｘの電力との間の近似の度合いは低いといえる。

また、出力側比較結果信号の符号情報と、入力側の比較結果信号の符号情報とが互いに同じ場合には、オフセット値との間においては同じ大小関係であり、かつ互いに対応する出力信号ｙ及び入力信号ｘの電力なので元々近似している。よって、この場合における、出力信号ｙの電力と、入力信号ｘの電力の間の近似の度合は、出力側比較結果信号の符号情報と、入力側の比較結果信号の符号情報とが互いに異なる場合よりも高いといえる。

以上のように、出力側比較結果信号と、出力側比較結果信号に対応する入力側の比較結果信号とを比較すれば、オフセット値を基準としたときの、出力信号ｙの電力と、入力信号ｘの電力との間の近似の度合を把握することができる。

さらに、比較部１７は、基準となるオフセット値を所定数値範囲内で時間的に変化させるので、所定数値範囲内における、出力信号の電力と、入力信号の電力との間の近似の度合を把握することができる。
このため、歪補償部３は、出力側比較結果信号から、入力信号ｘの電力との間で近似の度合を把握することが可能な出力信号ｙの電力に関する情報を得ることができる。
以上のように、歪補償部３は、アナログの出力Ｉ信号及び出力側比較結果信号から、出力信号ｙの位相に関する情報及び出力信号ｙの電力に関する情報を得ることができる。
以上のように、分離部９は、出力側比較結果信号を、出力信号の電力情報を含んだアナログ信号成分として出力することができる。

歪補償部３は、これら情報を用いて出力信号と入力信号とを比較してその残差を求め、これに基づいて歪補償を行うことができる。この結果、低コスト化を可能としつつ、歪補償の精度をより高めることができる。

また、上記増幅装置１において、オフセット値を周期的に変化させるためのパターンＶ（ｔ）（図２）は、一つの周期の中で、一定期間の間、オフセット値を一定に保持する保持期間Ｌが複数設けられ、各保持期間Ｌごとに異なるオフセット値が設定されているので、各保持期間Ｌにおいて、一定のオフセット値とされた条件下での比較結果信号をより多く得ることができ、出力信号ｙの電力に関する情報の精度をより高めることができる。
また、オフセット値を一の値から他の値に遷移させる際、設定すべき値の変化に対して実際の値の変化が遅れ、オフセット値に誤差が生じる場合がある。この点、本実施形態によれば、オフセット値を一定期間の間、一定に保持する保持期間Ｌを設けたので、保持期間Ｌの内の中央の期間においては、誤差のない安定したオフセット値とすることができる。よって、保持期間Ｌの内のオフセット値に誤差が生じる期間に含まれる信号を排除し、それ以外の期間の信号を処理に用いることで、誤差を含んだオフセット値を用いて得た比較結果信号を出力するのを防止できる。この結果、歪補償の精度をより高めることができる。

〔５． その他の変形例について〕
上記実施形態では、分離部９が、出力信号ｙを、出力信号の位相情報を含んだアナログ信号成分としての出力Ｉ信号と、出力信号ｙの電力情報を含んだアナログ信号成分としての出力側比較結果信号とに分離する場合を示したが、例えば、分離部９は、出力信号ｙの位相情報を含んだアナログ信号成分として、複素平面上で交差する他の信号成分を含まない信号を出力信号ｙから取り出せばよく、例えば、出力Ｑ信号を用いてもよいし、出力Ｉ信号と出力Ｑ信号とを加算した信号を符号化して用いてもよい。
この場合においても、歪補償部３は、上記の出力信号ｙの位相情報を含んだアナログ信号成分を１ビットで表現した１ビット化信号により、少なくとも、出力信号ｙの位相に関する情報を得ることができる。

また、上記実施形態では、出力信号の電力（入力信号の電力）と比較するためのオフセット値のパターンＶ（ｔ）を、所定数値範囲の中で階段状に段階的に増加させるように設定した場合を示したが（図２参照）、図４（ａ）に示すように、時間に対してオフセット値を線形状に増加させる設定とすることもできる。
また、図４（ｂ）に示すように、パターンＶ（ｔ）を正弦曲線で構成してもよい。この場合、パターンＶ（ｔ）としての周期Ｃは、オフセット値の最小値Ｖｍｉｎから最大値Ｖｍａｘまでを最低限カバーすることができる正弦曲線の１／４波長としてもよいし、それ以上に設定してもよい。

図５は、変形例に係る増幅装置を備えた無線通信装置を示すブロック図である。
上記実施形態では、分離部９が、電力検出部１６と比較部１７を備えることで、出力信号ｙを、出力Ｉ信号と、出力側比較結果信号とに分離する構成を示したが、図５に示すように、分離部９が、電力検出部１６と比較部１７とを備えず、第１ダウンコンバータ１２及び第２ダウンコンバータ１３によって、出力信号ｙを、アナログの出力Ｉ信号と、アナログの出力Ｑ信号とに分離し、これらアナログの出力Ｉ信号及びアナログの出力Ｑ信号を歪補償部３に出力するように構成してもよい。

この構成においては、歪補償部３の第２信号ポート２１は、アナログ信号である出力Ｑ信号を受け付け、第１信号ポート２０と同様、出力Ｑ信号に基づいて１ビットのデジタル信号（出力Ｑ信号の１ビット化信号）を演算部１９に与える。
歪補償部３の入力信号処理部２２は、入力側１ビット化信号として、入力Ｉ信号の１ビット化信号と、入力Ｑ信号の１ビット化信号とを演算部１９に与える。
演算部１９は、出力Ｉ信号の１ビット化信号、出力Ｑ信号の１ビット化信号、入力Ｉ信号の１ビット化信号、及び入力Ｑ信号１ビット化信号に基づいて、増幅器２の逆モデルを推定し歪補償を行う。

この場合においても、歪補償部３は、アナログの出力Ｉ信号及び出力Ｑ信号をそれぞれ１ビットで表現した１ビット化信号により、少なくとも、出力信号の位相に関する情報を得ることができる。よって、歪補償部３は、入力信号からその位相に関する情報を取得すれば、出力信号と入力信号との間の位相差に関する情報を得ることができ、この位相差に関する情報に基づいて歪補償を行うことができる。

〔６． 歪補償の評価試験について〕
本実施形態の増幅装置１は、従来の歪補償装置が有する、帰還信号として取得した増幅器の出力信号をデジタル信号に変換するＡ／Ｄ変換器に代えて、分離部９を有している。
そこで、本発明者は、本実施形態の増幅装置１による歪補償精度が、従来の歪補償装置と比較して問題がないことを確認するために、本実施形態の増幅装置１による信号の入出力特性について検証し、本実施形態の増幅装置による歪補償精度を評価した。以下、その評価結果について説明する。

評価試験としては、図１に示す本実施形態の増幅装置１を用いて帯域幅１００ＭＨｚのＯＦＤＭ信号を増幅したときの入出力信号の態様をコンピュータを用いたシミュレーションによって求め、増幅装置における入出力特性について把握し、これに基づいて歪補償精度について評価した。

図６は、本実施形態の増幅装置における入出力特性の一例を示すグラフであり、（ａ）は、ＡＭ（Amplitude Modulation）−ＡＭ特性を示すグラフ、（ｂ）は、ＡＭ−ＰＭ（Phase Modulation）特性を示すグラフである。
図６（ａ）において、横軸は入力信号の振幅、縦軸は出力信号の振幅を示しており、各入力信号の振幅に対して散布図として表している。また、図６（ａ）中、本実施形態の増幅装置によって歪補償処理を行った結果を、濃い色の点で表しており、入力信号に対して歪補償処理を行わなかった場合の結果を薄い色の点で表している。

図６（ａ）を見ると、歪補償処理なしの場合、振幅が比較的小さい領域では、出力振幅は発散し、振幅が比較的大きい領域では、飽和による歪が現れている。
これに対して、歪補償処理を行った場合、振幅が比較的大きい領域で現れていた飽和による歪が解消され、ほぼ全域に亘って入出力特性に現れる歪が解消されており、出力振幅は、入力振幅に対してほぼ線形に現れていることが判る。

また、図６（ｂ）において、横軸は入力信号の振幅、縦軸は入力信号と出力信号との位相差を示しており、各入力信号の振幅に対して散布図として表している。また、図６（ｂ）中、本実施形態の増幅装置によって歪補償処理を行った結果を、濃い色の点で表しており、入力信号に対して歪補償処理を行わなかった場合の結果を薄い色の点で表している。
図６（ｂ）を見ると、歪補償処理を行った場合、歪補償処理を行わなかった場合と比較して、入力信号の振幅に対する位相差の変化がほぼ無くなっていることが判る。

以上より、本実施形態の増幅装置によれば、入力振幅に対する位相歪及び振幅歪が十分に補償されていることが判る。

図７は、変形例に係る増幅装置における入出力特性の一例を示すグラフであり、（ａ）は、ＡＭ−ＡＭ特性を示すグラフ、（ｂ）は、ＡＭ−ＰＭ特性を示すグラフである。
図７（ａ）を見ると、歪補償処理を行ったとしても、振幅が比較的大きい領域で現れる飽和による歪が十分に解消されていない。
しかし、図７（ｂ）を見ると、歪補償処理を行った場合、歪補償処理を行わなかった場合と比較して、入力信号の振幅対する位相差の変化がほぼ無くなっていることが判る。

このように、変形例に係る増幅装置では、入力振幅に対する出力振幅に若干の歪が生じるが、入力振幅に対する位相歪については十分に補償されていることが判る。

図８は、本実施形態に係る増幅装置によって増幅したＯＦＤＭ信号の周波数スペクトルの一例を示す図である。
図中、「オリジナルの信号」とは、入力信号であり、入力信号の周波数スペクトルを示している。
また、図中、「従来の歪補償処理による出力信号」とは、帰還信号として取得した増幅器の出力信号をデジタル信号に変換するＡ／Ｄ変換器を備えた、従来からの歪補償装置によって歪補償処理を行った場合の出力信号であり、この出力信号の周波数スペクトルを示している。

「歪補償なし」とは、歪補償処理なしで入力信号を増幅したときの出力信号であり、この出力信号の周波数スペクトルを示している。
「本実施形態の歪補償処理による出力信号」とは、本実施形態の増幅装置によって歪補償を行った出力信号であり、この出力信号の周波数スペクトルを示している。

図に示すように、本実施形態の歪補償処理による出力信号は、歪補償処理なしの出力信号と比較して、信号帯域の隣接チャネルにおける漏洩電力比（ＡＣＬＲ：Adjacent Channel Leakage Ratio）が改善されていることが判る。
また、本実施形態の歪補償処理による出力信号のＡＣＬＲは、オリジナルの信号や、従来の歪補償処理による出力信号と比較してもほぼ遜色がなく、実用上問題のない程度に抑制されていることが判る。

以上、上記評価試験によれば、本実施形態の増幅装置は、十分な歪補償精度を有しており、本実施形態の増幅装置１による歪補償精度が、従来の歪補償装置と比較して問題がないことを確認することができた。

なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。

１ 増幅装置
２ 増幅器
３ 歪補償部
４ Ｄ／Ａ変換器
５ アップコンバータ
６ アンテナ
７ カプラ
８ 発振器
９ 分離部
１０ アナログ処理部
１１ デジタル処理部
１２ 第１ダウンコンバータ
１３ 第２ダウンコンバータ
１４ 移相器
１５ 発振器
１６ 電力検出部
１７ 比較部
１８ 補償処理部
１９ 演算部
２０ 第１信号ポート
２１ 第２信号ポート
２２ 入力信号処理部
２３ 遅延調整部

Claims (7)

1. 増幅器と、
   デジタル信号処理によって前記増幅器の入力信号に対して歪補償を行う歪補償部と、
   前記増幅器の出力信号を、前記出力信号の位相情報を含んだアナログ信号成分と、前記出力信号の電力情報を含んだアナログ信号成分とに分離する分離部と、
   前記分離部からの出力を受け付け、予め設定された比較設定値と比較することで、前記出力信号の位相情報を含んだアナログ信号成分を１ビットで表現した１ビット化信号を出力する第１信号ポートと、
   前記分離部からの出力を受け付け、予め設定された比較設定値と比較することで、前記出力信号の電力情報を含んだアナログ信号成分を１ビットで表現した１ビット化信号を出力する第２信号ポートと、
   を備え、
   前記歪補償部は、前記出力信号の位相情報を含んだアナログ信号成分を表現した１ビット化信号と、前記出力信号の電力情報を含んだアナログ信号成分を表現した１ビット化信号と、に基づいて前記増幅器の歪補償を行う増幅装置。
2. 増幅器と、
   デジタル信号処理によって前記増幅器の入力信号に対して歪補償を行う歪補償部と、
   前記増幅器の出力信号を、前記出力信号の位相情報を含んだアナログ信号成分と、前記出力信号の電力情報を含んだアナログ信号成分とに分離する分離部と、を備え、
   前記歪補償部は、前記出力信号の位相情報を含んだアナログ信号成分及び前記出力信号の電力情報を含んだアナログ信号成分をそれぞれ１ビットで表現した１ビット化信号に基づいて前記増幅器の歪補償を行い、
   前記分離部は、
   前記出力信号の電力を検出する電力検出部と、
   前記出力信号の電力と、前記出力信号と比較するための比較値とを比較した結果を示す比較結果信号を、前記出力信号の電力情報を含んだアナログ信号成分として出力する比較部と、を備え、
   前記比較部は、前記比較値を所定数値範囲内で時間的に変化させる増幅装置。
3. 前記比較部は、前記比較値を周期的に同じパターンで変化させる請求項２に記載の増幅装置。
4. 前記比較値を周期的に変化させるためのパターンは、一つの周期の中で、一定期間の間、前記比較値を一定に保持する保持期間が複数設けられ、前記複数の保持期間ごとに異なる比較値が設定されている請求項３に記載の増幅装置。
5. 前記出力信号の位相情報を含んだアナログ信号成分は、複素平面上で交差する他の信号成分を含まない信号からなる請求項２から請求項４のいずれか一項に記載の増幅装置。
6. 前記出力信号の位相情報を含んだアナログ信号成分は、アナログのＩ信号又はＱ信号である請求項２から請求項５のいずれか一項に記載の増幅装置。
7. 請求項１及び請求項２に記載の増幅装置を通信信号の増幅のために備えた無線通信装置。