JPH07283657A - 送信回路および電力増幅器 - Google Patents
送信回路および電力増幅器Info
- Publication number
- JPH07283657A JPH07283657A JP9557294A JP9557294A JPH07283657A JP H07283657 A JPH07283657 A JP H07283657A JP 9557294 A JP9557294 A JP 9557294A JP 9557294 A JP9557294 A JP 9557294A JP H07283657 A JPH07283657 A JP H07283657A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- fet
- modulated wave
- bias
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 通信機の平均消費電流を節減して、通信機に
内蔵する電池が小型のもので済み、小型軽量で携帯性が
良く安価な携帯用通信機を実現できる送信回路および電
力増幅器を提供する。 【構成】 電力増幅器の能動素子であるＦＥＴのゲート
に加えるゲートバイアス電圧を、その電力増幅器に入力
される信号、あるいはその電力増幅器から出力される信
号の包絡線の大小に応じて変えるように構成した。これ
によって、信号の包絡線電圧が小さい時、ＦＥＴのドレ
イン電流が小さく、信号の包絡線電圧が大きい時、ＦＥ
Ｔのゲートバイアス電圧が大きく、振幅の大きい信号が
歪なく増幅される。その結果、電力増幅器で消費する平
均電流が少なくなり、携帯用通信機の電池を小型化する
ことができる。
内蔵する電池が小型のもので済み、小型軽量で携帯性が
良く安価な携帯用通信機を実現できる送信回路および電
力増幅器を提供する。 【構成】 電力増幅器の能動素子であるＦＥＴのゲート
に加えるゲートバイアス電圧を、その電力増幅器に入力
される信号、あるいはその電力増幅器から出力される信
号の包絡線の大小に応じて変えるように構成した。これ
によって、信号の包絡線電圧が小さい時、ＦＥＴのドレ
イン電流が小さく、信号の包絡線電圧が大きい時、ＦＥ
Ｔのゲートバイアス電圧が大きく、振幅の大きい信号が
歪なく増幅される。その結果、電力増幅器で消費する平
均電流が少なくなり、携帯用通信機の電池を小型化する
ことができる。
Description
【０００１】
【産業上の利用分野】この発明は、携帯用通信機に適し
た省電流型の送信回路および電力増幅器に関する。
た省電流型の送信回路および電力増幅器に関する。
【０００２】
【従来の技術】図１０は携帯用通信機の一例として挙げ
るＰＨＰ（パーソナルハンディホン）機器の回路ブロッ
ク図である。図１０において、１は制御回路、２は送信
回路、３は受信回路、４は送受信兼用のアンテナ、５は
アンテナ４を送信回路２または受信回路３に択一的に接
続する切替器、６は送話器、７は受話器である。制御回
路１において、１１はＣＰＵ、１２は通信機を操作する
ためにＣＰＵ１１に指示を与えるキーパッド、１３は音
声信号を標本化するＡＤＰＣＭコーディック、１４は標
本化音声信号をバースト状のディジタル信号に変換する
ＴＤＭＡコーディック、１５はＩ、Ｑの２信号を出力す
るπ／４シフトＱＰＳＫモデムである。また送信回路２
において、１６はモデム１５の出力信号を変調して被変
調波を出力する直交変調器、１７は被変調波の搬送周波
数を送信周波数に変える周波数変換器、１８は周波数変
換器１７に送信用局部発振波を与えるＰＬＬ、１９はＣ
ＰＵ１１からの制御信号によって被変調波を適宜に減衰
する可変減衰器、２０は電力増幅器である。さらに受信
回路３において、２１は受信信号を増幅する高周波増幅
器、２２は高周波信号の搬送周波数を中間周波数に変え
る周波数変換器、２３は中間周波増幅器である。
るＰＨＰ（パーソナルハンディホン）機器の回路ブロッ
ク図である。図１０において、１は制御回路、２は送信
回路、３は受信回路、４は送受信兼用のアンテナ、５は
アンテナ４を送信回路２または受信回路３に択一的に接
続する切替器、６は送話器、７は受話器である。制御回
路１において、１１はＣＰＵ、１２は通信機を操作する
ためにＣＰＵ１１に指示を与えるキーパッド、１３は音
声信号を標本化するＡＤＰＣＭコーディック、１４は標
本化音声信号をバースト状のディジタル信号に変換する
ＴＤＭＡコーディック、１５はＩ、Ｑの２信号を出力す
るπ／４シフトＱＰＳＫモデムである。また送信回路２
において、１６はモデム１５の出力信号を変調して被変
調波を出力する直交変調器、１７は被変調波の搬送周波
数を送信周波数に変える周波数変換器、１８は周波数変
換器１７に送信用局部発振波を与えるＰＬＬ、１９はＣ
ＰＵ１１からの制御信号によって被変調波を適宜に減衰
する可変減衰器、２０は電力増幅器である。さらに受信
回路３において、２１は受信信号を増幅する高周波増幅
器、２２は高周波信号の搬送周波数を中間周波数に変え
る周波数変換器、２３は中間周波増幅器である。
【０００３】このような携帯用通信機は、携帯性を良く
するために小型化、軽量化することが要求される。この
対策として通信機の体積および重量に大きな割合を占め
る電池を小型化することが最善の策であるが、電池の性
能を向上させて電池を小型化することには限度がある。
そこで通信機の消費電流を減らすことによって、より小
型の電池に置き換える工夫がされている。
するために小型化、軽量化することが要求される。この
対策として通信機の体積および重量に大きな割合を占め
る電池を小型化することが最善の策であるが、電池の性
能を向上させて電池を小型化することには限度がある。
そこで通信機の消費電流を減らすことによって、より小
型の電池に置き換える工夫がされている。
【０００４】即ち、通信機の消費電流は送信回路に設け
られた電力増幅器において格段に多いので、近距離や中
距離の通信相手と通信する時には制御によって送信電力
を小さくし、同時に電力増幅器のドレイン電圧を下げ、
また刻々変わる信号の振幅に応じて電力増幅器のドレイ
ン電圧を上下させて、通信機の平均消費電流を節減する
技術が知られている。
られた電力増幅器において格段に多いので、近距離や中
距離の通信相手と通信する時には制御によって送信電力
を小さくし、同時に電力増幅器のドレイン電圧を下げ、
また刻々変わる信号の振幅に応じて電力増幅器のドレイ
ン電圧を上下させて、通信機の平均消費電流を節減する
技術が知られている。
【０００５】図１１はこのような従来の送信回路の構成
を示すものであり、「デイジタル移動通信」（科学新聞
社１９９２年９月発行）第２７１頁に紹介された双方向
フイード制御線型飽和増幅器ＬＳＡ−ＢＣの構成であ
る。この送信回路は、電力増幅器として飽和型の増幅器
を用い、入力信号の包絡線に追随して飽和型増幅器のド
レイン電圧をダイナミックに変化させて、電力増幅器を
あたかも包絡線とは無関係に飽和点で動作させるように
して消費電流の利用効率を向上させたものである。
を示すものであり、「デイジタル移動通信」（科学新聞
社１９９２年９月発行）第２７１頁に紹介された双方向
フイード制御線型飽和増幅器ＬＳＡ−ＢＣの構成であ
る。この送信回路は、電力増幅器として飽和型の増幅器
を用い、入力信号の包絡線に追随して飽和型増幅器のド
レイン電圧をダイナミックに変化させて、電力増幅器を
あたかも包絡線とは無関係に飽和点で動作させるように
して消費電流の利用効率を向上させたものである。
【０００６】この送信回路は、このような消費電流効率
化の目的で、増幅器制御回路１０１、包絡線や窓関数を
生成する制御信号発生回路１０２、直流増幅器１０３、
検波器１０４が設けられている。そして、増幅器制御回
路１０１は、波形生成回路１０５から出力される直交成
分および同期成分のデータ信号に基づいて、直流増幅器
１０３に与える増幅度制御電圧を生成するもので、全デ
ィジタル化回路で構成される。直流増幅器１０３には、
高効率なＤＣ／ＤＣコンバータ等を用いる。検波器１０
４は、送信出力制御のためのレベル検出と、ドレイン制
御における制御の不完全性を補償するための包絡線帰還
を行うため使用される。
化の目的で、増幅器制御回路１０１、包絡線や窓関数を
生成する制御信号発生回路１０２、直流増幅器１０３、
検波器１０４が設けられている。そして、増幅器制御回
路１０１は、波形生成回路１０５から出力される直交成
分および同期成分のデータ信号に基づいて、直流増幅器
１０３に与える増幅度制御電圧を生成するもので、全デ
ィジタル化回路で構成される。直流増幅器１０３には、
高効率なＤＣ／ＤＣコンバータ等を用いる。検波器１０
４は、送信出力制御のためのレベル検出と、ドレイン制
御における制御の不完全性を補償するための包絡線帰還
を行うため使用される。
【０００７】
【発明が解決しようとする課題】図１１に示した従来の
送信回路は、信号の振幅に応じてＦＥＴのドレイン電圧
を変えるものである。このため、増幅器制御回路１０１
と制御信号発生回路１０２と直流増幅器１０３とを備え
ている。その結果、これら各回路を追加したことによる
消費電流の増加が、送信回路全体における消費電流の節
減効果を下げている。さらにこれら各回路を追加するこ
とによって通信機が大型化かつ重量化し、その携帯性を
悪くしている。そのうえ製造費用もかさみ高価にならざ
るをえない。この発明は、このような問題を解決するも
のであって、従来の送信回路に代えて、携帯性に優れた
通信機を安価に提供できる送信回路と、その送信回路に
適した電力増幅器を提供する。
送信回路は、信号の振幅に応じてＦＥＴのドレイン電圧
を変えるものである。このため、増幅器制御回路１０１
と制御信号発生回路１０２と直流増幅器１０３とを備え
ている。その結果、これら各回路を追加したことによる
消費電流の増加が、送信回路全体における消費電流の節
減効果を下げている。さらにこれら各回路を追加するこ
とによって通信機が大型化かつ重量化し、その携帯性を
悪くしている。そのうえ製造費用もかさみ高価にならざ
るをえない。この発明は、このような問題を解決するも
のであって、従来の送信回路に代えて、携帯性に優れた
通信機を安価に提供できる送信回路と、その送信回路に
適した電力増幅器を提供する。
【０００８】
【課題を解決するための手段】請求項１に記載の送信回
路は、入力された被変調波のレベルを変えて出力するレ
ベル可変手段と、レベル可変手段にレベル制御電圧を与
えるレベル制御手段と、ＦＥＴを増幅素子としてレベル
可変手段から出力された被変調波を増幅する電力増幅器
と、レベル制御電圧に応じたバイアス電圧をＦＥＴのゲ
ートに加えるバイアス供給手段とを備えている。
路は、入力された被変調波のレベルを変えて出力するレ
ベル可変手段と、レベル可変手段にレベル制御電圧を与
えるレベル制御手段と、ＦＥＴを増幅素子としてレベル
可変手段から出力された被変調波を増幅する電力増幅器
と、レベル制御電圧に応じたバイアス電圧をＦＥＴのゲ
ートに加えるバイアス供給手段とを備えている。
【０００９】請求項２および３に記載の送信回路は、Ｆ
ＥＴを増幅素子として被変調波を増幅する電力増幅器
と、電力増幅器から出力された被変調波の包絡線振幅に
応じた包絡線電圧を出力する包絡線電圧検出手段と、包
絡線電圧に応じたバイアス電圧をＦＥＴのゲートに加え
るバイアス供給手段とを備えている。
ＥＴを増幅素子として被変調波を増幅する電力増幅器
と、電力増幅器から出力された被変調波の包絡線振幅に
応じた包絡線電圧を出力する包絡線電圧検出手段と、包
絡線電圧に応じたバイアス電圧をＦＥＴのゲートに加え
るバイアス供給手段とを備えている。
【００１０】請求項４および５に記載の送信回路は、デ
ジタル信号を入力してＩ信号およびＱ信号を出力する直
交変換器と、Ｉ信号およびＱ信号を入力して直交変調波
を出力する直交変調器と、ＦＥＴを増幅素子として直交
変調波を増幅する電力増幅器と、Ｉ信号およびＱ信号を
加算してその包絡線振幅に応じた包絡線電圧を出力する
包絡線電圧出力手段と、包絡線電圧に応じたバイアス電
圧をＦＥＴのゲートに加えるバイアス供給手段とを備え
ている。
ジタル信号を入力してＩ信号およびＱ信号を出力する直
交変換器と、Ｉ信号およびＱ信号を入力して直交変調波
を出力する直交変調器と、ＦＥＴを増幅素子として直交
変調波を増幅する電力増幅器と、Ｉ信号およびＱ信号を
加算してその包絡線振幅に応じた包絡線電圧を出力する
包絡線電圧出力手段と、包絡線電圧に応じたバイアス電
圧をＦＥＴのゲートに加えるバイアス供給手段とを備え
ている。
【００１１】請求項９および１０に記載の電力増幅器
は、被変調波を増幅するデュアルゲート型ＦＥＴと、そ
のデュアルゲート型ＦＥＴで増幅された被変調波をさら
に増幅するシングルゲート型ＦＥＴとを備え、デュアル
ゲート型ＦＥＴの第２ゲートにレベル制御電圧として加
えるバイアス電圧に応じたバイアス電圧をシングルゲー
ト型ＦＥＴのゲートに加えるように構成されている。
は、被変調波を増幅するデュアルゲート型ＦＥＴと、そ
のデュアルゲート型ＦＥＴで増幅された被変調波をさら
に増幅するシングルゲート型ＦＥＴとを備え、デュアル
ゲート型ＦＥＴの第２ゲートにレベル制御電圧として加
えるバイアス電圧に応じたバイアス電圧をシングルゲー
ト型ＦＥＴのゲートに加えるように構成されている。
【００１２】
【作用】請求項１に記載の送信回路において、レベル可
変手段の減衰度とＦＥＴに加えるバイアス電圧が連動し
て変えられる。したがって、ＦＥＴに入力する被変調波
の振幅が小さい時、ＦＥＴのドレイン電流が小さく、Ｆ
ＥＴによる消費電流が少ない。一方、被変調波の振幅が
大きい時、ＦＥＴのドレイン電流が大きく、振幅が大き
い被変調波がＦＥＴによって歪なく増幅される。
変手段の減衰度とＦＥＴに加えるバイアス電圧が連動し
て変えられる。したがって、ＦＥＴに入力する被変調波
の振幅が小さい時、ＦＥＴのドレイン電流が小さく、Ｆ
ＥＴによる消費電流が少ない。一方、被変調波の振幅が
大きい時、ＦＥＴのドレイン電流が大きく、振幅が大き
い被変調波がＦＥＴによって歪なく増幅される。
【００１３】請求項２および３に記載の送信回路におい
て、ＦＥＴで増幅された被変調波の包絡線振幅に応じた
バイアス電圧がＦＥＴのゲートに加えられる。したがっ
て、被変調波の包絡線振幅が小さい時、ＦＥＴのドレイ
ン電流が小さく、ＦＥＴによる消費電流が少ない。一
方、被変調波の包絡線振幅が大きい時、ＦＥＴのドレイ
ン電流が大きく、包絡線振幅が大きい被変調波がＦＥＴ
によって歪なく増幅される。
て、ＦＥＴで増幅された被変調波の包絡線振幅に応じた
バイアス電圧がＦＥＴのゲートに加えられる。したがっ
て、被変調波の包絡線振幅が小さい時、ＦＥＴのドレイ
ン電流が小さく、ＦＥＴによる消費電流が少ない。一
方、被変調波の包絡線振幅が大きい時、ＦＥＴのドレイ
ン電流が大きく、包絡線振幅が大きい被変調波がＦＥＴ
によって歪なく増幅される。
【００１４】請求項４および５に記載の送信回路におい
て、直交変調波の包絡線振幅に応じたバイアス電圧が、
直交変調波を増幅するＦＥＴのゲートに加えられる。し
たがつて、直交変調波の包絡線振幅が小さい時、ＦＥＴ
のドレイン電流が小さく、ＦＥＴによる消費電流が少な
い。一方、直交変調波の包絡線振幅が大きい時、ＦＥＴ
のドレイン電流が大きく、包絡線振幅が大きい直交変調
波がＦＥＴによって歪なく増幅される。
て、直交変調波の包絡線振幅に応じたバイアス電圧が、
直交変調波を増幅するＦＥＴのゲートに加えられる。し
たがつて、直交変調波の包絡線振幅が小さい時、ＦＥＴ
のドレイン電流が小さく、ＦＥＴによる消費電流が少な
い。一方、直交変調波の包絡線振幅が大きい時、ＦＥＴ
のドレイン電流が大きく、包絡線振幅が大きい直交変調
波がＦＥＴによって歪なく増幅される。
【００１５】請求項９および１０に記載の電力増幅器に
おいて、前段のデュアルゲート型ＦＥＴのゲートにレベ
ル制御電圧として加えるバイアス電圧と、後段のシング
ルゲート型ＦＥＴのゲートに加えるバイアス電圧が連動
して大小に変えられる。したがって、デュアルゲート型
ＦＥＴの増幅度が小さい値に制御される時、デュアルゲ
ート型ＦＥＴから出力される被変調波の振幅が小さく、
シングルゲート型ＦＥＴはドレイン電流が小さくなるよ
うに制御され、デュアルゲート型ＦＥＴおよびシングル
ゲート型ＦＥＴによる消費電流が少ない。一方、デュア
ルゲート型ＦＥＴの増幅度が大きい値に制御される時、
デュアルゲート型ＦＥＴから出力される被変調波の振幅
が大きく、シングルゲート型ＦＥＴはドレイン電流が大
きくなるように制御され、入力される大きい振幅の被変
調波が歪なく増幅される。
おいて、前段のデュアルゲート型ＦＥＴのゲートにレベ
ル制御電圧として加えるバイアス電圧と、後段のシング
ルゲート型ＦＥＴのゲートに加えるバイアス電圧が連動
して大小に変えられる。したがって、デュアルゲート型
ＦＥＴの増幅度が小さい値に制御される時、デュアルゲ
ート型ＦＥＴから出力される被変調波の振幅が小さく、
シングルゲート型ＦＥＴはドレイン電流が小さくなるよ
うに制御され、デュアルゲート型ＦＥＴおよびシングル
ゲート型ＦＥＴによる消費電流が少ない。一方、デュア
ルゲート型ＦＥＴの増幅度が大きい値に制御される時、
デュアルゲート型ＦＥＴから出力される被変調波の振幅
が大きく、シングルゲート型ＦＥＴはドレイン電流が大
きくなるように制御され、入力される大きい振幅の被変
調波が歪なく増幅される。
【００１６】
【実施例】以下、これらの発明について図面を参照して
詳細に説明する。
詳細に説明する。
【００１７】図１はこの発明による送信回路の第１の実
施例を示す要部ブロック図である。図１において、２５
は被変調波が入力される入力端、２６は送信信号が出力
される出力端、１９は入力された被変調波を適宜に減衰
させて所定のレベルで出力するレベル可変手段としての
可変減衰器であり、送信出力を制御する目的で設けられ
ている。３１は可変減衰器１９にレベル制御電圧を加え
る送信出力制御端であり、図１０に示したＣＰＵ１１が
レベル制御手段として働き、ＣＰＵ１１の制御に基づい
たレベル制御電圧が加えられる。３２はレベル制御電圧
をその大きさに応じた適宜なバイアス電圧に変換して出
力するバイアス供給手段、２０はＦＥＴを増幅素子とし
送信周波数に変換された被変調波を増幅する電力増幅器
であり、バイアス供給手段３２の出力電圧がＦＥＴのゲ
ートに加えられる。なお、電力増幅器２０については後
に詳しく説明する。
施例を示す要部ブロック図である。図１において、２５
は被変調波が入力される入力端、２６は送信信号が出力
される出力端、１９は入力された被変調波を適宜に減衰
させて所定のレベルで出力するレベル可変手段としての
可変減衰器であり、送信出力を制御する目的で設けられ
ている。３１は可変減衰器１９にレベル制御電圧を加え
る送信出力制御端であり、図１０に示したＣＰＵ１１が
レベル制御手段として働き、ＣＰＵ１１の制御に基づい
たレベル制御電圧が加えられる。３２はレベル制御電圧
をその大きさに応じた適宜なバイアス電圧に変換して出
力するバイアス供給手段、２０はＦＥＴを増幅素子とし
送信周波数に変換された被変調波を増幅する電力増幅器
であり、バイアス供給手段３２の出力電圧がＦＥＴのゲ
ートに加えられる。なお、電力増幅器２０については後
に詳しく説明する。
【００１８】図４はバイアス供給手段３２の一例であ
る。図４において、４０は制御端、４１は正電圧印加
端、４２は負電圧印加端、４３は出力電圧が出力される
電圧出力端、４４はオペアンプであって、正入力端に正
の直流電圧源４６が接地され、負入力端が制御端４０に
接続されている。４５はトランジスタであって、ベース
がオペアンプ４４の出力端に接続され、コレクタが抵抗
Ｒ１によって正電圧印加端４１に接続されると共に抵抗
Ｒ２を介して電圧出力端４３に接続され、エミッタが抵
抗Ｒ５によって接地されている。電圧出力端４３は抵抗
Ｒ３によって負電圧印可端４２に接続されると共に、抵
抗Ｒ４によって接地されている。これらの抵抗Ｒ１ない
しＲ５の抵抗値は例えば図４に示した値に設定されてい
る。また正電圧印加端４１および負電圧印加端４２に
は、それぞれ＋５Ｖおよび−５Ｖが加えられる。
る。図４において、４０は制御端、４１は正電圧印加
端、４２は負電圧印加端、４３は出力電圧が出力される
電圧出力端、４４はオペアンプであって、正入力端に正
の直流電圧源４６が接地され、負入力端が制御端４０に
接続されている。４５はトランジスタであって、ベース
がオペアンプ４４の出力端に接続され、コレクタが抵抗
Ｒ１によって正電圧印加端４１に接続されると共に抵抗
Ｒ２を介して電圧出力端４３に接続され、エミッタが抵
抗Ｒ５によって接地されている。電圧出力端４３は抵抗
Ｒ３によって負電圧印可端４２に接続されると共に、抵
抗Ｒ４によって接地されている。これらの抵抗Ｒ１ない
しＲ５の抵抗値は例えば図４に示した値に設定されてい
る。また正電圧印加端４１および負電圧印加端４２に
は、それぞれ＋５Ｖおよび−５Ｖが加えられる。
【００１９】図５はバイアス供給手段３２の入出力特性
である。即ち、バイアス供給手段３２は、制御端４０に
小さい正の制御電圧が加えられた時、オペアンプ４４か
らトランジスタ４５のベースに加えられる電圧が大き
く、トランジスタ４５は導通状態であって、抵抗Ｒ１と
抵抗Ｒ２との接続点は抵抗Ｒ５によって接地されて電圧
が小さく、出力電圧は絶対値の大きい負の電圧である。
一方、制御端４０に大きい正の制御電圧が加えられた
時、オペアンプ４４からトランジスタ４５のベースに加
えられる電圧が小さく、トランジスタ４５は非導通状態
であって、抵抗Ｒ１と抵抗Ｒ２との接続点は電圧が大き
く、出力電圧は絶対値の小さい負の電圧である。
である。即ち、バイアス供給手段３２は、制御端４０に
小さい正の制御電圧が加えられた時、オペアンプ４４か
らトランジスタ４５のベースに加えられる電圧が大き
く、トランジスタ４５は導通状態であって、抵抗Ｒ１と
抵抗Ｒ２との接続点は抵抗Ｒ５によって接地されて電圧
が小さく、出力電圧は絶対値の大きい負の電圧である。
一方、制御端４０に大きい正の制御電圧が加えられた
時、オペアンプ４４からトランジスタ４５のベースに加
えられる電圧が小さく、トランジスタ４５は非導通状態
であって、抵抗Ｒ１と抵抗Ｒ２との接続点は電圧が大き
く、出力電圧は絶対値の小さい負の電圧である。
【００２０】このバイアス供給手段３２は図１の構成に
おいては、制御端４０が送信出力制御端３１に接続さ
れ、電圧出力端４３が電力増幅器２０のＦＥＴのゲート
に接続される。
おいては、制御端４０が送信出力制御端３１に接続さ
れ、電圧出力端４３が電力増幅器２０のＦＥＴのゲート
に接続される。
【００２１】ところで図１の構成において、送信出力を
下げる時は、送信出力制御端３１に小さい正のレベル制
御電圧が加えられ、可変減衰器１９の減衰度が大きくさ
れて電力増幅器２０に加わる被変調波の振幅が小さくな
る。この時、バイアス供給手段３２からは絶対値の大き
い負の出力電圧がバイアス電圧として電力増幅器２０の
ＦＥＴのゲートに加えられる。逆に、送信出力を上げる
時は、送信出力制御端３１に大きい正のレベル制御電圧
が加えられ、バイアス供給手段３２からは絶対値の小さ
い負の出力電圧がバイアス電圧として電力増幅器２０の
ＦＥＴのゲートに加えられる。
下げる時は、送信出力制御端３１に小さい正のレベル制
御電圧が加えられ、可変減衰器１９の減衰度が大きくさ
れて電力増幅器２０に加わる被変調波の振幅が小さくな
る。この時、バイアス供給手段３２からは絶対値の大き
い負の出力電圧がバイアス電圧として電力増幅器２０の
ＦＥＴのゲートに加えられる。逆に、送信出力を上げる
時は、送信出力制御端３１に大きい正のレベル制御電圧
が加えられ、バイアス供給手段３２からは絶対値の小さ
い負の出力電圧がバイアス電圧として電力増幅器２０の
ＦＥＴのゲートに加えられる。
【００２２】図６は、電力増幅器２０に用いられる一般
的なＦＥＴの特性図である。このＦＥＴのドレイン電流
はゲートに加えられるバイアス電圧によって変えられ、
絶対値の大きい負のバイアス電圧を加えられた時、ドレ
イン電流および増幅度が共に小さく、絶対値の小さい負
のバイアス電圧を加えられた時、ドレイン電流および増
幅度が共に大きい。
的なＦＥＴの特性図である。このＦＥＴのドレイン電流
はゲートに加えられるバイアス電圧によって変えられ、
絶対値の大きい負のバイアス電圧を加えられた時、ドレ
イン電流および増幅度が共に小さく、絶対値の小さい負
のバイアス電圧を加えられた時、ドレイン電流および増
幅度が共に大きい。
【００２３】したがって、図１の構成において、送信出
力制御端３１に小さい正のレベル制御電圧を加えて送信
出力を小さくした時は、電力増幅器２０に入力される被
変調波の振幅は小さく、ＦＥＴに加えるバイアス電圧は
絶対値の大きい負の電圧であり、ＦＥＴのドレイン電流
は小さく、ＦＥＴによる消費電流が少ない。一方、送信
出力制御端３１に大きい正のレベル制御電圧を加えて送
信出力を大きくした時は、電力増幅器２０に入力される
被変調波の振幅は大きく、ＦＥＴに加えるバイアス電圧
は絶対値の小さい負の電圧であり、ＦＥＴのドレイン電
流が大きく、振幅が大きい被変調波は電力増幅器２０に
おいて歪なく増幅される。
力制御端３１に小さい正のレベル制御電圧を加えて送信
出力を小さくした時は、電力増幅器２０に入力される被
変調波の振幅は小さく、ＦＥＴに加えるバイアス電圧は
絶対値の大きい負の電圧であり、ＦＥＴのドレイン電流
は小さく、ＦＥＴによる消費電流が少ない。一方、送信
出力制御端３１に大きい正のレベル制御電圧を加えて送
信出力を大きくした時は、電力増幅器２０に入力される
被変調波の振幅は大きく、ＦＥＴに加えるバイアス電圧
は絶対値の小さい負の電圧であり、ＦＥＴのドレイン電
流が大きく、振幅が大きい被変調波は電力増幅器２０に
おいて歪なく増幅される。
【００２４】なお、図１の回路において、可変減衰器１
９に代えて可変増幅器を用いても良い。
９に代えて可変増幅器を用いても良い。
【００２５】図２はこの発明による送信回路の第２の実
施例を示す要部ブロック図である。図２において、２５
は直交変調波が入力される入力端、２６は送信信号が出
力される出力端、１９は入力された被変調波を適宜に減
衰させて所定のレベルで出力する可変減衰器、２０はＦ
ＥＴを増幅素子とし送信周波数に変換された直交変調波
を増幅する電力増幅器、３３は電力増幅器２０から出力
された直交変調波の包絡線電圧を出力する包絡線電圧検
出手段としてのＡＭ検波器、３２は出力された包絡線電
圧を適宜なバイアス電圧に変換して出力するバイアス供
給手段であり、このバイアス供給手段３２の出力電圧が
ＦＥＴのゲートに加えられる。
施例を示す要部ブロック図である。図２において、２５
は直交変調波が入力される入力端、２６は送信信号が出
力される出力端、１９は入力された被変調波を適宜に減
衰させて所定のレベルで出力する可変減衰器、２０はＦ
ＥＴを増幅素子とし送信周波数に変換された直交変調波
を増幅する電力増幅器、３３は電力増幅器２０から出力
された直交変調波の包絡線電圧を出力する包絡線電圧検
出手段としてのＡＭ検波器、３２は出力された包絡線電
圧を適宜なバイアス電圧に変換して出力するバイアス供
給手段であり、このバイアス供給手段３２の出力電圧が
ＦＥＴのゲートに加えられる。
【００２６】図２に示した構成では、バイアス供給手段
３２は、制御端４０（図４参照）がＡＭ検波器３３の出
力端に接続されて制御電圧としてＡＭ検波器３３から出
力される包絡線電圧が加えられる。また電圧出力端４３
が電力増幅器２０のＦＥＴのゲートに接続される。
３２は、制御端４０（図４参照）がＡＭ検波器３３の出
力端に接続されて制御電圧としてＡＭ検波器３３から出
力される包絡線電圧が加えられる。また電圧出力端４３
が電力増幅器２０のＦＥＴのゲートに接続される。
【００２７】そしてＡＭ検波器３３から出力される包絡
線電圧が小さい時は、制御端４０（図４参照）に小さい
正の制御電圧が加えられ、出力電圧は絶対値の大きい負
の電圧である。一方、包絡線電圧が大きい時は、出力電
圧は絶対値の小さい負の電圧である。
線電圧が小さい時は、制御端４０（図４参照）に小さい
正の制御電圧が加えられ、出力電圧は絶対値の大きい負
の電圧である。一方、包絡線電圧が大きい時は、出力電
圧は絶対値の小さい負の電圧である。
【００２８】ところで図２の構成において、ＡＭ検波器
３３から出力されバイアス供給手段３２に入力する包絡
線電圧は、電力増幅器２０から出力される直交変調波の
振幅に比例する。したがって、電力増幅器２０から出力
される直交変調波の振幅が小さい時は、バイアス供給手
段３２の出力電圧は絶対値の大きい負の電圧であり、Ｆ
ＥＴのドレイン電流は小さく、ＦＥＴによる消費電流が
少ない。一方、電力増幅器２０から出力される直交変調
波の振幅が大きい時は、バイアス供給手段３４の出力電
圧は絶対値の小さい負の電圧であり、ＦＥＴのドレイン
電流が大きく、振幅が大きい直交変調波は電力増幅器２
０において歪なく増幅される。
３３から出力されバイアス供給手段３２に入力する包絡
線電圧は、電力増幅器２０から出力される直交変調波の
振幅に比例する。したがって、電力増幅器２０から出力
される直交変調波の振幅が小さい時は、バイアス供給手
段３２の出力電圧は絶対値の大きい負の電圧であり、Ｆ
ＥＴのドレイン電流は小さく、ＦＥＴによる消費電流が
少ない。一方、電力増幅器２０から出力される直交変調
波の振幅が大きい時は、バイアス供給手段３４の出力電
圧は絶対値の小さい負の電圧であり、ＦＥＴのドレイン
電流が大きく、振幅が大きい直交変調波は電力増幅器２
０において歪なく増幅される。
【００２９】なお、図２の回路において、可変減衰器１
９に代えて可変増幅器を用いても良い。
９に代えて可変増幅器を用いても良い。
【００３０】図３はこの発明による送信回路の第３の実
施例を示す要部ブロック図である。図３において、２５
はデジタル信号が入力される入力端、２６は送信信号が
出力される出力端、３５は送信すべきデジタル信号を入
力してＩとＱの２信号を出力する直交変換器であり、図
１０に示したモデム１５に備えられている。１６はＩと
Ｑの２信号を入力して直交変調波を出力する直交変調
器、１７は直交変調波の周波数を送信周波数に変換して
出力する周波数変換器、１９は直交変調波を適宜に減衰
させて所定のレベルで出力する可変減衰器、２０はＦＥ
Ｔを増幅素子として、送信周波数に変換された直交変調
波を増幅する電力増幅器、３６はＩとＱの２信号を加算
してＩＱ加算電圧を出力するＩＱ加算手段、３４はＩＱ
加算電圧の包絡線に応じた包絡線電圧を出力する包絡線
電圧検出手段としての整流器、３２はバイアス供給手
段、３１は図１０に示したＣＰＵ１１の制御に基づいた
レベル制御電圧が加えられる送信出力制御端である。そ
して可変減衰器１９はレベル制御電圧によって減衰度が
制御される図３に示した構成では、バイアス供給手段３
２は、制御端４０（図４参照）が整流器３４の出力端に
接続されて整流器３４から出力されるＩＱ加算信号の包
絡線電圧が制御電圧として加えられる。また電圧出力端
４３（図４参照）が電力増幅器２０のＦＥＴのゲートに
接続される。さらに正電圧印加端４１（図４参照）が送
信出力制御端３１に接続されてレベル制御電圧が加えら
れる。
施例を示す要部ブロック図である。図３において、２５
はデジタル信号が入力される入力端、２６は送信信号が
出力される出力端、３５は送信すべきデジタル信号を入
力してＩとＱの２信号を出力する直交変換器であり、図
１０に示したモデム１５に備えられている。１６はＩと
Ｑの２信号を入力して直交変調波を出力する直交変調
器、１７は直交変調波の周波数を送信周波数に変換して
出力する周波数変換器、１９は直交変調波を適宜に減衰
させて所定のレベルで出力する可変減衰器、２０はＦＥ
Ｔを増幅素子として、送信周波数に変換された直交変調
波を増幅する電力増幅器、３６はＩとＱの２信号を加算
してＩＱ加算電圧を出力するＩＱ加算手段、３４はＩＱ
加算電圧の包絡線に応じた包絡線電圧を出力する包絡線
電圧検出手段としての整流器、３２はバイアス供給手
段、３１は図１０に示したＣＰＵ１１の制御に基づいた
レベル制御電圧が加えられる送信出力制御端である。そ
して可変減衰器１９はレベル制御電圧によって減衰度が
制御される図３に示した構成では、バイアス供給手段３
２は、制御端４０（図４参照）が整流器３４の出力端に
接続されて整流器３４から出力されるＩＱ加算信号の包
絡線電圧が制御電圧として加えられる。また電圧出力端
４３（図４参照）が電力増幅器２０のＦＥＴのゲートに
接続される。さらに正電圧印加端４１（図４参照）が送
信出力制御端３１に接続されてレベル制御電圧が加えら
れる。
【００３１】そこでバイアス供給手段３２の出力電圧
は、包絡線電圧の他に、正電圧印加端４１（図４参照）
に加わるレベル制御電圧の増減に応じて増減する。即
ち、レベル制御電圧が小さい時は抵抗Ｒ１と抵抗Ｒ２と
の接続点の電圧が小さく、出力電圧は絶対値の大きい負
の電圧であり、逆にレベル制御電圧が大きい時は抵抗Ｒ
１と抵抗Ｒ２との接続点の電圧が大きく、出力電圧は絶
対値の小さい負の電圧である。
は、包絡線電圧の他に、正電圧印加端４１（図４参照）
に加わるレベル制御電圧の増減に応じて増減する。即
ち、レベル制御電圧が小さい時は抵抗Ｒ１と抵抗Ｒ２と
の接続点の電圧が小さく、出力電圧は絶対値の大きい負
の電圧であり、逆にレベル制御電圧が大きい時は抵抗Ｒ
１と抵抗Ｒ２との接続点の電圧が大きく、出力電圧は絶
対値の小さい負の電圧である。
【００３２】したがって、整流器３４から出力される包
絡線電圧がが小さい時やレベル制御電圧が小さい時は、
バイアス供給手段３２の出力電圧は絶対値の大きい負の
電圧であり、ＦＥＴで消費されるドレイン電流は小さ
く、ＦＥＴによる消費電流が少ない。一方、包絡線電圧
やレベル制御電圧が大きい時は、バイアス供給手段３２
の出力電圧は絶対値の小さい負の電圧であり、ＦＥＴの
ドレイン電流が大きく、振幅が大きい直交変調波は電力
増幅器２０において歪なく増幅される。
絡線電圧がが小さい時やレベル制御電圧が小さい時は、
バイアス供給手段３２の出力電圧は絶対値の大きい負の
電圧であり、ＦＥＴで消費されるドレイン電流は小さ
く、ＦＥＴによる消費電流が少ない。一方、包絡線電圧
やレベル制御電圧が大きい時は、バイアス供給手段３２
の出力電圧は絶対値の小さい負の電圧であり、ＦＥＴの
ドレイン電流が大きく、振幅が大きい直交変調波は電力
増幅器２０において歪なく増幅される。
【００３３】図３の構成において、ＩＱ加算手段３６か
ら出力されるＩＱ加算電圧は整流器３４によって整流さ
れ包絡線電圧に変わる。この包絡線電圧は周波数変換器
１７から出力される直交変調波の振幅に比例する。一
方、バイアス供給手段３２から出力される出力電圧は包
絡線電圧とレベル制御電圧とに略比例する。また可変減
衰器１９から電力増幅器２０に入力される直交変調波の
振幅はレベル制御電圧に略比例する。すなわちバイアス
電圧は電力増幅器２０に入力される直交変調波の振幅に
略比例する。
ら出力されるＩＱ加算電圧は整流器３４によって整流さ
れ包絡線電圧に変わる。この包絡線電圧は周波数変換器
１７から出力される直交変調波の振幅に比例する。一
方、バイアス供給手段３２から出力される出力電圧は包
絡線電圧とレベル制御電圧とに略比例する。また可変減
衰器１９から電力増幅器２０に入力される直交変調波の
振幅はレベル制御電圧に略比例する。すなわちバイアス
電圧は電力増幅器２０に入力される直交変調波の振幅に
略比例する。
【００３４】したがって、Ｉ、Ｑの２信号の振幅が小さ
い時、言い換えれば電力増幅器２０に入力される直交変
調波の包絡線振幅が小さい時は、ＦＥＴに加えるバイア
ス電圧は絶対値の大きい負の電圧であり、ＦＥＴのドレ
イン電流は小さくＦＥＴによる消費電流が少ない。一
方、Ｉ、Ｑ２信号の振幅が大きい時、言い換えれば電力
増幅器２０に入力される直交変調波の包絡線振幅が大き
い時は、ＦＥＴに加えるバイアス電圧は絶対値の小さい
負の電圧であり、ＦＥＴのドレイン電流が大きく、包絡
線振幅の大きい直交変調波は電力増幅器２０において歪
なく増幅される。
い時、言い換えれば電力増幅器２０に入力される直交変
調波の包絡線振幅が小さい時は、ＦＥＴに加えるバイア
ス電圧は絶対値の大きい負の電圧であり、ＦＥＴのドレ
イン電流は小さくＦＥＴによる消費電流が少ない。一
方、Ｉ、Ｑ２信号の振幅が大きい時、言い換えれば電力
増幅器２０に入力される直交変調波の包絡線振幅が大き
い時は、ＦＥＴに加えるバイアス電圧は絶対値の小さい
負の電圧であり、ＦＥＴのドレイン電流が大きく、包絡
線振幅の大きい直交変調波は電力増幅器２０において歪
なく増幅される。
【００３５】なお、図３の回路において、可変減衰器１
９に代えて可変増幅器を用いても良い。
９に代えて可変増幅器を用いても良い。
【００３６】次に、この発明による電力増幅器について
説明する。
説明する。
【００３７】図７はこの発明による電力増幅器に用いる
電力増幅用のＩＣ５０の回路図である。図７において、
Ｑ１は可変増幅器として働く初段増幅素子のデュアルゲ
ート型ＦＥＴ、Ｑ２は次段増幅素子のシングルゲート型
ＦＥＴ、Ｑ３は終段増幅素子のシングルゲート型ＦＥＴ
であり、これらＦＥＴＱ２、Ｑ３は電力増幅器として働
く。またＲ６、Ｒ７はＦＥＴＱ１の第２ゲートＧ２にレ
ベル制御電圧を加える抵抗器、Ｒ８ないしＲ１０は各Ｆ
ＥＴＱ１ないしＱ３のゲートにバイアス電圧を加える抵
抗器である。さらに５１は被変調波が入力される被変調
波入力端、５２は電力増幅された被変調波が出力される
送信出力端、ＶｃはＦＥＴＱ１の第２ゲートＧ２にレベ
ル制御用のバイアス電圧を加える送信出力制御端、Ｖｄ
１はＦＥＴＱ１、Ｑ２にドレイン電圧を加えるドレイン
電圧端、Ｖｄ２はＦＥＴＱ３にドレイン電圧を加えるド
レイン電圧端、Ｖｇ１はＦＥＴＱ１の第１ゲートＧ１お
よびＦＥＴＱ２のゲートにバイアス電圧を加えるバイア
ス端、Ｖｇ２はＦＥＴＱ３のゲートにバイアス電圧を加
えるバイアス端である。
電力増幅用のＩＣ５０の回路図である。図７において、
Ｑ１は可変増幅器として働く初段増幅素子のデュアルゲ
ート型ＦＥＴ、Ｑ２は次段増幅素子のシングルゲート型
ＦＥＴ、Ｑ３は終段増幅素子のシングルゲート型ＦＥＴ
であり、これらＦＥＴＱ２、Ｑ３は電力増幅器として働
く。またＲ６、Ｒ７はＦＥＴＱ１の第２ゲートＧ２にレ
ベル制御電圧を加える抵抗器、Ｒ８ないしＲ１０は各Ｆ
ＥＴＱ１ないしＱ３のゲートにバイアス電圧を加える抵
抗器である。さらに５１は被変調波が入力される被変調
波入力端、５２は電力増幅された被変調波が出力される
送信出力端、ＶｃはＦＥＴＱ１の第２ゲートＧ２にレベ
ル制御用のバイアス電圧を加える送信出力制御端、Ｖｄ
１はＦＥＴＱ１、Ｑ２にドレイン電圧を加えるドレイン
電圧端、Ｖｄ２はＦＥＴＱ３にドレイン電圧を加えるド
レイン電圧端、Ｖｇ１はＦＥＴＱ１の第１ゲートＧ１お
よびＦＥＴＱ２のゲートにバイアス電圧を加えるバイア
ス端、Ｖｇ２はＦＥＴＱ３のゲートにバイアス電圧を加
えるバイアス端である。
【００３８】このＩＣ５０においてＦＥＴＱ１は、送信
出力制御端Ｖｃに加えられるバイアス電圧の大小に応じ
て増幅度が大小に変わる。
出力制御端Ｖｃに加えられるバイアス電圧の大小に応じ
て増幅度が大小に変わる。
【００３９】図８はこの発明による電力増幅器の第１の
実施例を示す回路図である。図８において、５０は図７
に示した電力増幅用のＩＣであり、ＦＥＴＱ３のバイア
ス端Ｖｇ２には、送信出力制御端Ｖｃに加えるバイアス
電圧を抵抗器Ｒ１１、Ｒ１２で分圧して加えるように構
成され、ＦＥＴＱ１、Ｑ２のバイアス端Ｖｇ１には、直
流電圧を抵抗器Ｒ１３、Ｒ１４で分圧した固定のバイア
ス電圧を加えるように構成されている。即ちＦＥＴＱ３
のゲートにはＦＥＴＱ１の第２ゲートＧ２にレベル制御
電圧として加えるバイアス電圧に応じたバイアス電圧が
加えられる。
実施例を示す回路図である。図８において、５０は図７
に示した電力増幅用のＩＣであり、ＦＥＴＱ３のバイア
ス端Ｖｇ２には、送信出力制御端Ｖｃに加えるバイアス
電圧を抵抗器Ｒ１１、Ｒ１２で分圧して加えるように構
成され、ＦＥＴＱ１、Ｑ２のバイアス端Ｖｇ１には、直
流電圧を抵抗器Ｒ１３、Ｒ１４で分圧した固定のバイア
ス電圧を加えるように構成されている。即ちＦＥＴＱ３
のゲートにはＦＥＴＱ１の第２ゲートＧ２にレベル制御
電圧として加えるバイアス電圧に応じたバイアス電圧が
加えられる。
【００４０】即ち、ＦＥＴＱ１の増幅度を小さい値に制
御する時、送信出力端Ｖｃに加えるバイアス電圧が小さ
い正の電圧であり、バイアス端Ｖｇ２に加わるバイアス
電圧も小さい正の電圧であり、ＦＥＴＱ３のドレイン電
流が小さい。即ちこの電力増幅器における消費電流が少
ない。一方、ＦＥＴＱ１の増幅度を大きい値に制御する
時、送信出力端Ｖｃに加えるバイアス電圧が大きい正の
電圧であり、バイアス端Ｖｇ２に加わるバイアス電圧も
大きい正の電圧であり、ＦＥＴＱ３のドレイン電流が大
きく、振幅が大きい被変調波はＦＥＴＱ３において歪な
く増幅される。
御する時、送信出力端Ｖｃに加えるバイアス電圧が小さ
い正の電圧であり、バイアス端Ｖｇ２に加わるバイアス
電圧も小さい正の電圧であり、ＦＥＴＱ３のドレイン電
流が小さい。即ちこの電力増幅器における消費電流が少
ない。一方、ＦＥＴＱ１の増幅度を大きい値に制御する
時、送信出力端Ｖｃに加えるバイアス電圧が大きい正の
電圧であり、バイアス端Ｖｇ２に加わるバイアス電圧も
大きい正の電圧であり、ＦＥＴＱ３のドレイン電流が大
きく、振幅が大きい被変調波はＦＥＴＱ３において歪な
く増幅される。
【００４１】図９はこの発明による電力増幅器の第２の
実施例を示す回路図である。図９において図８と異なる
点は、ＦＥＴＱ１、Ｑ２、Ｑ３のバイアス端Ｖｇ１、Ｖ
ｇ２には共に、送信出力制御端Ｖｃに加えるバイアス電
圧を抵抗器Ｒ１１、Ｒ１２で分圧して加えるように構成
されている点にある。そこで、ＦＥＴＱ１ないしＱ３の
ゲートにはＦＥＴＱ１の第２ゲートＧ２にレベル制御電
圧として加えるバイアス電圧に応じたバイアス電圧が加
えられる。
実施例を示す回路図である。図９において図８と異なる
点は、ＦＥＴＱ１、Ｑ２、Ｑ３のバイアス端Ｖｇ１、Ｖ
ｇ２には共に、送信出力制御端Ｖｃに加えるバイアス電
圧を抵抗器Ｒ１１、Ｒ１２で分圧して加えるように構成
されている点にある。そこで、ＦＥＴＱ１ないしＱ３の
ゲートにはＦＥＴＱ１の第２ゲートＧ２にレベル制御電
圧として加えるバイアス電圧に応じたバイアス電圧が加
えられる。
【００４２】即ち、ＦＥＴＱ１の増幅度を小さい値に制
御する時、送信出力端Ｖｃに加えるバイアス電圧が小さ
い正の電圧であり、バイアス端Ｖｇ１、Ｖｇ２に加わる
バイアス電圧も小さい正の電圧であり、ＦＥＴＱ１ない
しＱ３のドレイン電流が小さい。即ちこの電力増幅器に
おける消費電流は図８に示した第１実施例の電力増幅器
における消費電流よりも更に少ない。一方、ＦＥＴＱ１
の増幅度を大きい値に制御する時、送信出力端Ｖｃに加
えるバイアス電圧が大きい正の電圧であり、バイアス端
Ｖｇ２に加わるバイアス電圧も大きい正の電圧であり、
ＦＥＴＱ１ないしＱ３のドレイン電流が大きく、振幅が
大きい被変調波はＦＥＴＱ１ないしＱ３において歪なく
増幅される。
御する時、送信出力端Ｖｃに加えるバイアス電圧が小さ
い正の電圧であり、バイアス端Ｖｇ１、Ｖｇ２に加わる
バイアス電圧も小さい正の電圧であり、ＦＥＴＱ１ない
しＱ３のドレイン電流が小さい。即ちこの電力増幅器に
おける消費電流は図８に示した第１実施例の電力増幅器
における消費電流よりも更に少ない。一方、ＦＥＴＱ１
の増幅度を大きい値に制御する時、送信出力端Ｖｃに加
えるバイアス電圧が大きい正の電圧であり、バイアス端
Ｖｇ２に加わるバイアス電圧も大きい正の電圧であり、
ＦＥＴＱ１ないしＱ３のドレイン電流が大きく、振幅が
大きい被変調波はＦＥＴＱ１ないしＱ３において歪なく
増幅される。
【００４３】この第２の実施例では、第１の実施例で用
いた抵抗器Ｒ１３、Ｒ１４が不要であって、より簡易な
回路でもって消費電流をさらに節減できる。
いた抵抗器Ｒ１３、Ｒ１４が不要であって、より簡易な
回路でもって消費電流をさらに節減できる。
【００４４】なお、この電力増幅器を、図１０に示した
携帯用通信機の電力増幅器２０、または図１、２に示し
た送信回路の電力増幅器２０の代わりとして用いること
が出来る。そして図１、２に示した送信回路の電力増幅
器２０の代わりに用いるときは、可変増幅器１９が不要
であり、また、バイアス供給手段３２に代えて図８、９
に示した抵抗器Ｒ１１ないしＲ１４で良い。
携帯用通信機の電力増幅器２０、または図１、２に示し
た送信回路の電力増幅器２０の代わりとして用いること
が出来る。そして図１、２に示した送信回路の電力増幅
器２０の代わりに用いるときは、可変増幅器１９が不要
であり、また、バイアス供給手段３２に代えて図８、９
に示した抵抗器Ｒ１１ないしＲ１４で良い。
【００４５】
【発明の効果】この発明による各送信回路または電力増
幅器において、電力増幅器に入力する或は電力増幅器か
ら出力する被変調波の振幅が小さい時、電力増幅器を構
成するＦＥＴのドレイン電流が小さく、電力増幅器によ
る消費電流が少ない。即ち送信回路における消費電流が
少ない。一方、被変調波の振幅が大きい時、ＦＥＴのド
レイン電流が大きく、振幅が大きい被変調波がＦＥＴに
よって歪なく増幅される。また、追加する回路は簡単な
構成のデジタル回路またはアナログ回路で良く、これら
追加回路における消費電流は極僅かである。
幅器において、電力増幅器に入力する或は電力増幅器か
ら出力する被変調波の振幅が小さい時、電力増幅器を構
成するＦＥＴのドレイン電流が小さく、電力増幅器によ
る消費電流が少ない。即ち送信回路における消費電流が
少ない。一方、被変調波の振幅が大きい時、ＦＥＴのド
レイン電流が大きく、振幅が大きい被変調波がＦＥＴに
よって歪なく増幅される。また、追加する回路は簡単な
構成のデジタル回路またはアナログ回路で良く、これら
追加回路における消費電流は極僅かである。
【００４６】したがって、この発明による送信回路また
は電力増幅器を通信機に用いれば、通信機の平均消費電
流を節減することが出来、通信機に内蔵する電池は、よ
り小型のもので済み、小型軽量で携帯性が良く安価な通
信機を提供できる。
は電力増幅器を通信機に用いれば、通信機の平均消費電
流を節減することが出来、通信機に内蔵する電池は、よ
り小型のもので済み、小型軽量で携帯性が良く安価な通
信機を提供できる。
【図１】この発明による送信回路の第１の実施例を示す
要部ブロック図。
要部ブロック図。
【図２】この発明による送信回路の第２の実施例を示す
要部ブロック図。
要部ブロック図。
【図３】この発明による送信回路の第３の実施例を示す
要部ブロック図。
要部ブロック図。
【図４】この発明による送信回路に用いるバイアス供給
手段の一例を示す回路図。
手段の一例を示す回路図。
【図５】図４におけるバイアス供給手段の入出力特性
図。
図。
【図６】電力増幅器に用いられる一般的なＦＥＴの特性
図。
図。
【図７】この発明による電力増幅器に用いる電力増幅用
のＩＣ５０の回路図。
のＩＣ５０の回路図。
【図８】この発明による電力増幅器の第１の実施例を示
す回路図。
す回路図。
【図９】この発明による電力増幅器の第２の実施例を示
す回路図。
す回路図。
【図１０】携帯用通信機の一例であるＰＨＰ機器の回路
ブロック図。
ブロック図。
【図１１】従来の送信回路の構成図。
１１ ＣＰＵ（レベル制御手段） １６ 直交変調器 １９ 可変減衰器（レベル可変手段） ２０ 電力増幅器 ３１ 送信出力制御端 ３２ バイアス供給手段 ３３ ＡＭ検波器（包絡線電圧検出手段） ３４ 整流器（包絡線電圧検出手段） ３５ 直交変換器 ３６ ＩＱ加算手段 ４０ バイアス制御端 ４３ バイアス電圧出力端 ４４ オペアンプ ４５ トランジスタ Ｑ１ デュアルゲート型ＦＥＴ Ｑ２ シングルゲート型ＦＥＴ Ｒ１１、Ｒ１２ 抵抗器
Claims (10)
- 【請求項１】 入力された被変調波のレベルを変えて出
力するレベル可変手段と、そのレベル可変手段にレベル
制御電圧を与えるレベル制御手段と、ＦＥＴを増幅素子
として前記レベル可変手段から出力された被変調波を増
幅する電力増幅器と、前記レベル制御電圧に応じたバイ
アス電圧を前記ＦＥＴのゲートに加えるバイアス供給手
段とを備えたことを特徴とする送信回路。 - 【請求項２】 ＦＥＴを増幅素子として被変調波を増幅
する電力増幅器と、その電力増幅器から出力された被変
調波の包絡線振幅に応じた包絡線電圧を出力する包絡線
電圧検出手段と、前記包絡線電圧に応じたバイアス電圧
を前記ＦＥＴのゲートに加えるバイアス供給手段とを備
えたことを特徴とする送信回路。 - 【請求項３】 前記被変調波は直交変調波であって、前
記包絡線電圧検出手段は前記電力増幅器から出力された
直交変調波の包絡線振幅に応じた包絡線電圧を出力する
ＡＭ検波器であることを特徴とする請求項２における送
信回路。 - 【請求項４】 デジタル信号を入力してＩ信号およびＱ
信号を出力する直交変換器と、Ｉ信号およびＱ信号を入
力して直交変調波を出力する直交変調器と、ＦＥＴを増
幅素子として前記直交変調波を増幅する電力増幅器と、
前記Ｉ信号およびＱ信号を加算してその包絡線振幅に応
じた包絡線電圧を出力する包絡線電圧検出手段と、前記
包絡線電圧に応じたバイアス電圧を前記ＦＥＴのゲート
に加えるバイアス供給手段とを備えたことを特徴とする
送信回路。 - 【請求項５】 前記直交変調波を入力してそのレベルを
変えて出力するレベル可変手段と、そのレベル可変手段
にレベル制御電圧を与えるレベル制御手段と、前記包絡
線電圧と前記レベル制御電圧とに応じたバイアス電圧を
前記ＦＥＴのゲートに加えるバイアス供給手段とを備え
たことを特徴とする請求項４における送信回路。 - 【請求項６】 前記レベル可変手段は可変減衰器であ
り、前記レベル制御電圧が小さい時に減衰度が大きく、
前記レベル制御電圧が大きい時に減衰度が小さいことを
特徴とする請求項１または請求項５における送信回路。 - 【請求項７】 前記レベル可変手段は可変増幅器であ
り、前記レベル制御電圧が小さい時に増幅度が小さく、
前記レベル制御電圧が大きい時に増幅度が大きいことを
特徴とする請求項１または請求項５における送信回路。 - 【請求項８】 前記バイアス供給手段は、前記レベル制
御電圧が小さい時に絶対値の大きい負のバイアス電圧を
出力し、前記レベル制御電圧が大きい時に絶対値の小さ
い負のバイアス電圧を出力することを特徴とする請求項
１ないし７のいずれかにおける送信回路。 - 【請求項９】 被変調波を増幅するデュアルゲート型Ｆ
ＥＴと、そのデュアルゲート型ＦＥＴで増幅された前記
被変調波をさらに増幅するシングルゲート型ＦＥＴとを
備え、 前記デュアルゲート型ＦＥＴの第２ゲートにレベル制御
電圧として加えるバイアス電圧に応じたバイアス電圧を
前記シングルゲート型ＦＥＴのゲートに加えるように構
成したことを特徴とする電力増幅器。 - 【請求項１０】 前記デュアルゲート型ＦＥＴの第２ゲ
ートに加えるバイアス電圧に応じたバイアス電圧を前記
デュアルゲート型ＦＥＴの第１ゲートにも加えるように
構成したことを特徴とする請求項９における電力増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9557294A JPH07283657A (ja) | 1994-04-08 | 1994-04-08 | 送信回路および電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9557294A JPH07283657A (ja) | 1994-04-08 | 1994-04-08 | 送信回路および電力増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283657A true JPH07283657A (ja) | 1995-10-27 |
Family
ID=14141314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9557294A Withdrawn JPH07283657A (ja) | 1994-04-08 | 1994-04-08 | 送信回路および電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283657A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133792A (en) * | 1998-09-17 | 2000-10-17 | Telefonakteibolaget Lm Ericsson | Method and apparatus for preventing power amplifier saturation |
| JP2009177640A (ja) * | 2008-01-25 | 2009-08-06 | Fujitsu Ltd | 電力増幅器 |
| JP2011124679A (ja) * | 2009-12-09 | 2011-06-23 | Tdk Corp | 電力増幅器 |
-
1994
- 1994-04-08 JP JP9557294A patent/JPH07283657A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133792A (en) * | 1998-09-17 | 2000-10-17 | Telefonakteibolaget Lm Ericsson | Method and apparatus for preventing power amplifier saturation |
| JP2009177640A (ja) * | 2008-01-25 | 2009-08-06 | Fujitsu Ltd | 電力増幅器 |
| US8489037B2 (en) | 2008-01-25 | 2013-07-16 | Fujitsu Limited | Power amplifying apparatus with bandwidth limitation processing on variable power supply |
| JP2011124679A (ja) * | 2009-12-09 | 2011-06-23 | Tdk Corp | 電力増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6839549B2 (en) | System and method of RF power amplification | |
| KR100359600B1 (ko) | 진폭 엔벨로프를 생성하기 위한 부하 제어를 갖는 증폭기시스템 | |
| US7193459B1 (en) | Power amplifier control technique for enhanced efficiency | |
| TW563295B (en) | Communications signal amplifiers having independent power control and amplitude modulation | |
| KR100359601B1 (ko) | 부하 엔벨로프 폴로우잉 증폭기 시스템 | |
| US5559471A (en) | Amplifier and biasing circuit therefor | |
| US7315211B1 (en) | Sliding bias controller for use with radio frequency power amplifiers | |
| CA2279077C (en) | Method and apparatus for improving efficiency of high-power linear amplifier | |
| EP1437023B1 (en) | Amplifier power detection circuitry | |
| WO2005036739A1 (ja) | 送信装置、送信出力制御方法、および無線通信装置 | |
| EP1990912A3 (en) | Dynamic bias for RF power amplifiers | |
| JP2005518684A (ja) | 電力増幅器の制御 | |
| US7593480B2 (en) | Transmission device and radio communication device | |
| US8023911B2 (en) | Amplifying device and radio | |
| JP3739614B2 (ja) | 出力電力調整を行う送信機 | |
| KR20060002023A (ko) | 높은 동적범위의 가변이득 증폭기 | |
| JP4540510B2 (ja) | 送信装置及び無線通信装置 | |
| US20060098762A1 (en) | Driver circuit for driving a power amplifier | |
| JPH07283657A (ja) | 送信回路および電力増幅器 | |
| JP3231992B2 (ja) | 送信装置 | |
| JPH10242886A (ja) | 増幅回路及び送受信装置 | |
| US8031028B2 (en) | Polar signal processor to drive a segmented power amplifier and method therefore | |
| JPH05267941A (ja) | 高効率型高周波電力増幅器 | |
| JPH08222973A (ja) | Ｒｆリニア電力増幅回路および無線通信装置 | |
| JPH0693631B2 (ja) | 送信電力制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010703 |