JP5677324B2 - Ｏｆｄｍ変調波送信装置、ｏｆｄｍ変調波送信方法、及びプログラム - Google Patents

Description

本発明は、特に、送信電力増幅器を内蔵するＯＦＤＭ変調波送信装置、ＯＦＤＭ変調波送信方法、及びプログラムに関する。

ＯＦＤＭ（Orthogonal Frequency Division Multiplex）方式は、複数の狭帯域サブキャリアを用い、その各々を変調して信号を伝達する。したがって、ＯＦＤＭ方式は、全体としての周波数スペクトルが方形に近く、周波数利用効率が高い。また、ＯＦＤＭ方式においては、シングルキャリアに比べて、シンボル長を長くできるために、遅延波に対する耐性を持つ。更に、ＯＦＤＭ方式は、ガードインターバルを付加することにより、マルチパス環境に強くすることができる。

また、ＯＦＤＭ方式を用いたＯＦＤＭＡ（Orthogonal Frequency Division Multiple Access）方式では、複数の情報伝送先にサブキャリアを割り振ることにより、同時に複数の相手に対し情報を伝達することができる。

日本の地上ディジタルテレビジョン放送方式であるＩＳＤＢ−Ｔ方式（Integrated Services Digital Broadcasting-Terrestrial）では、ＢＳＴ−ＯＦＤＭ（Band Segmented Transmission-OFDM）方式が採用されている。ＢＳＴ−ＯＦＤＭ方式は、ＯＦＤＭ方式におけるサブキャリアを、セグメントと呼ばれるグループに分け、セグメントを用途毎に割り振ることにより、用途に応じて、より適切な設定（無線変調方式，送信電力等）を選択することが可能である。

更に、３ＧＰＰ（Third Generation Partnership Project）で策定されているＬＴＥ（Long Term Evolution）システムにおいては、基地局から移動局への下りリンクにはＯＦＤＭＡ方式、移動局から基地局への上りリンクにはＤＦＴ（Discrete Fourier Transform）−Ｓｐｒｅａｄ ＯＦＤＭに基づくＳＣ−ＦＤＭＡ（Single Carrier-Frequency Division Multiple Access）方式が採用されている。

ＤＦＴ−Ｓｐｒｅａｄ ＯＦＤＭに基づくＳＣ−ＦＤＭＡ方式とは、送信すべきシンボル系列の時間波形を離散フーリエ変換（ＤＦＴ）した上でＯＦＤＭ方式の入力とするものである。ＯＦＤＭに入力されたＤＦＴ出力である送信すべきシンボル系列時間波形の各周波数成分は、サブキャリアマッピングにおいて、予め基地局から指示されたサブキャリアに割り当てられる。割り当てられるサブキャリアの数は、需要に応じて設定され、全てのサブキャリアが割り当てられるとは限らない。

ＯＦＤＭ方式は、多数のサブキャリアからなるマルチキャリア伝送であり、その出力であるＯＦＤＭ信号は、各サブキャリアのピーク値が重なった場合には、大きなピーク電力を持つ。ベースバンドにおけるＯＦＤＭ信号波形の例を図６に示す。このようなＯＦＤＭ信号が、非線形性を有する電力増幅器に入力された場合、伝送特性の劣化、帯域外輻射の増大等の好ましくない特性劣化を引き起こす。ゆえに、ＯＦＤＭ変調波送信装置においては、非線形歪みの少ない電力増幅器が求められる。

一般に、同一出力電力で比較した場合、飽和出力電力の大きな増幅器ほど非線形歪みは小さくなる。しかし、そのような増幅器は、非線形歪みが問題とならない小信号時に消費する電力が大きくなるため、電力効率の点で好ましくない。よって電力効率を落とさずに非線形歪みを改善できる対策が必要である。

ＯＦＤＭにおける非線形歪の対策として、ピーク電力発生時線形性改善方式が、例えば、特許文献１に提案されている。このピーク電力発生時線形性改善方式は、大きなピーク電力が発生したときに、電力増幅器に、一時的に、高電圧、または大電流を印加して、線形性を改善する。この方式は、大電力増幅器の部品の最大定格を超えない範囲で、かつ、信頼性に悪影響を与えない範囲で、ＯＦＤＭ信号の伝送特性、帯域外輻射特性を改善できる。

日本国特開２００１−２９２０３４号公報

しかしながら、上述した特許文献１によるピーク電力発生時線形性改善方式においては、以下の問題が存在する。

第１の問題点は、回路規模が大きくなることである。その理由は、デジタル信号処理により生成されるＯＦＤＭ信号を一旦アナログ信号に変換後、再度、アナログ／デジタル（Ａ／Ｄ）変換して制御に用いるので、Ａ／Ｄ変換回路を追加して設ける必要があるためである。

第２の問題点は、回路が周囲からの雑音や干渉に弱いことである。その理由は、デジタル信号処理により生成されるＯＦＤＭ信号をアナログ信号に変換後、再度、アナログ／デジタル（Ａ／Ｄ）変換して制御に用いるので、デジタル回路に比べ、雑音に弱いアナログ回路を使用する必要があるためである。特に、送信器の出力は、大電力である場合が多いため、この出力が干渉しないように対策を講じる必要がある。
したがって、デジタル信号処理により生成されるＯＦＤＭ信号は、デジタル信号のまま処理されることが望ましい。

第３の問題点は、ＯＦＤＭ信号をデジタル信号のまま信号処理した場合、消費電力が大きいことである。その理由は、デジタル演算を多用することによる消費電力の増加による。特に、ＢＳＴ−ＯＤＦＭ方式や、ＤＦＴ−Ｓｐｒｅａｄ ＯＦＤＭに基づくＳＣ−ＦＤＭＡ方式のように、サブキャリアの使用状況が不均一な方式において、電力効率を改善できないことが問題である。その理由は、サブキャリアの使用状況が不均一な場合において、各サブキャリアの使用状況を識別することができず、個々のサブキャリアの使用状況に適した処理を行うことによる消費電力の削減ができないためである。

第４の問題点は、上記回路規模の増大、雑音や干渉への対策、消費電力の増大に起因して、コストが増大することである。

本発明は、このような事情を考慮してなされたものであり、その目的は、回路規模を小さくでき、周囲からの雑音や、干渉に強くでき、消費電力を低減することができ、低コスト化を図ることができるＯＦＤＭ変調波送信装置、ＯＦＤＭ変調波送信方法、およびそのプログラムを提供することにある。

上述した課題を解決するために、本発明のＯＦＤＭ変調波送信装置は、送信データからＯＦＤＭシンボル信号を生成するＯＦＤＭシンボル信号生成回路と、前記ＯＦＤＭシンボル信号からＯＦＤＭ変調波信号を生成するＯＦＤＭ信号生成回路と、前記ＯＦＤＭシンボル信号から、電源制御信号とＰＡ制御信号とを生成する制御回路と、前記制御回路により生成された電源制御信号に基づいて、電源の出力電圧を制御する変換器と、前記変換器により制御された出力電圧と前記制御回路により生成されたＰＡ制御信号の少なくともどちらか一方に基づいて、前記ＯＦＤＭ信号生成回路により生成されたＯＦＤＭ変調波信号を増幅して出力する増幅器とを備えるＯＦＤＭ変調波送信装置であって、前記制御回路は、前記ＯＦＤＭシンボル信号の一部から、前記電源制御信号と前記ＰＡ制御信号とを生成し、前記制御回路は、一部のサブキャリアのシンボル情報を高速逆フーリエ変換する際に、０の乗算が発生する計算パスをバイパスする高速逆フーリエ変換器を備える。

本発明によれば、増幅器の電力効率と非線形歪み改善のために付加される回路をデジタル回路とし、雑音や、干渉への耐性を高めると共に、デジタル演算を限定することにより、演算量や、演算に必要な回路規模を削減することができ、そこで消費される電力を削減することができる。

本発明の第１実施形態によるＯＦＤＭ変調波送信装置を示すブロック図である。 本発明の第１実施形態による変形例を示すブロック図である。 本発明の第２実施形態によるＯＦＤＭ変調波送信装置を示すブロック図である。 本発明の第３実施形態によるＯＦＤＭ変調波送信装置を示すブロック図である。 本発明の第４実施形態によるＯＦＤＭ変調波送信装置を示すブロック図である。 ＯＦＤＭ変調波送信装置におけるＯＦＤＭベースバンド信号波形を示す概念図である。

以下、本発明の実施形態を、図面を参照して説明する。

＜第１実施形態＞
図１は、本発明の第１実施形態によるＯＦＤＭ変調波送信装置を示すブロック図である。図において、ＯＦＤＭ変調波送信装置１００は、シンボルマッピング回路（Ｓｙｍｂｏｌ Ｍａｐｐｅｒ）１０１、Ｓ／Ｐ（シリアル／パラレル）変換器１０２、ＩＦＦＴ（高速逆フーリエ変換器）１０３、Ｐ／Ｓ（パラレル／シリアル）変換及びガードインターバル（ＧＩ）付加回路１０４、タイミング調整回路（Ｔｉｍｉｎｇ）１０６、Ｄ／Ａ（デジタル／アナログ）変換器１０７、周波数変換器（Ｍｉｘｅｒ）１０８、局部発振器（ＬＯ ＯＳＣ）１０９、アナログフィルタ（ＢＰＦ）１１０、ＰＡ（電力増幅器）１１１、ＰＡ制御回路（制御回路）（ＣＯＮＴ）１１４、電源（ＰＳ）１１５、およびＤＣ／ＤＣ変換器（ＤＣ／ＤＣ）１１６から構成される。なお、本実施形態におけるＯＦＤＭ変調波送信装置は、シンボルマッピング回路１０１、およびＳ／Ｐ変換器１０２によりＯＦＤＭシンボル信号生成回路を構成し、ＩＦＦＴ１０３、Ｐ／Ｓ変換及びＧＩ付加回路１０４、タイミング調整回路１０６、Ｄ／Ａ変換器１０７、周波数変換器１０８、局部発振器１０９、アナログフィルタ１１０によりＯＦＤＭ信号生成回路を構成している。

ＰＡ制御回路（制御回路）１１４は、ＩＦＦＴ（高速逆フーリエ変換器）１１２、Ｐ／Ｓ変換及びＧＩ付加回路１１３、デジタルフィルタ（ＢＰＦ）１２１、実数成分抽出回路（Ｒｅａｌ）１２２、振幅検出回路（Ａｍｐｌｉｔｕｄｅ Ｄｅｔｅｃｔｏｒ）１２３、制御信号変換回路（Ｃｏｍｐａｒａｔｏｒ＆Ｔａｂｌｅ）１２４、タイミング調整回路（Ｔｉｍｉｎｇ）１２５及び１２６から構成される。

シンボルマッピング回路１０１は、送信データを含むビット列を入力し、ＯＦＤＭのサブキャリア毎のシンボルを、Ｓ／Ｐ変換器１０２へ出力する。各々のシンボルは、位相平面上の振幅と位相の組み合わせに一対一対応している。Ｓ／Ｐ変換器１０２は、ＯＦＤＭのサブキャリア毎のシンボルを入力し、パラレル変換出力をＩＦＦＴ１０３及び１１２へ出力する。

ＩＦＦＴ１０３は、パラレル変換されたＯＦＤＭのサブキャリア毎のシンボルを入力し、高速逆フーリエ変換して出力する。Ｐ／Ｓ変換及びＧＩ付加回路１０４は、ＩＦＦＴ１０３からの高速逆フーリエ変換出力を入力し、複素数である複素デジタルベースバンド信号を出力する。

タイミング調整回路１０６は、複素デジタルベースバンド信号を入力し、予め決められた時間だけ遅延させて出力する。Ｄ／Ａ変換器１０７は、タイミング調整回路１０６の出力である複素デジタルベースバンド信号を入力し、同相信号（Ｉ信号）と直交信号（Ｑ信号）を有する複素アナログベースバンド信号を出力する。

周波数変換器１０８は、複素アナログベースバンド信号と、局部発振器１０９の出力である局部発振信号とを入力し、搬送帯域ＯＦＤＭ信号を生成する。アナログフィルタ１１０は、周波数変換器１０８からの搬送帯域ＯＦＤＭ信号を入力し、不要波を除去してＰＡ１１１へ出力する。

一方、ＰＡ制御回路１１４のＩＦＦＴ１１２には、Ｓ／Ｐ変換器１０２からのパラレル変換出力が入力される。ＩＦＦＴ１１２は、パラレル変換出力を入力し、高速逆フーリエ変換してＰＡ制御用複素時間波形データを出力する。Ｐ／Ｓ変換及びＧＩ付加回路１１３は、ＩＦＦＴ１１２からの高速逆フーリエ変換出力を入力し、複素数であるＰＡ制御用複素デジタルベースバンド信号を出力する。

デジタルフィルタ１２１は、ＰＡ制御用複素デジタルベースバンド信号を入力し、不要帯域の成分を除去して出力する。実数成分抽出回路１２２は、デジタルフィルタ１２１の出力であるＰＡ制御用複素デジタルベースバンド信号を入力し、その実数成分であるＰＡ制御用実デジタルベースバンド信号を出力する。振幅検出回路１２３は、ＰＡ制御用実デジタルベースバンド信号を入力し、振幅信号を出力する。

制御信号変換回路１２４は、振幅信号を入力し、電源制御信号、及びＰＡ制御信号を生成して出力する。タイミング調整回路１２５は、電源制御信号を入力し、予め決められた時間だけ遅延させて出力する。タイミング調整回路１２６は、ＰＡ制御信号を入力し、予め決められた時間だけ遅延させて出力する。ＤＣ／ＤＣ変換器１１６は、タイミング調整回路１２５からの電源制御信号を入力し、この電源制御信号に基づいて、電源１１５から供給される電力の電圧を変換し、電圧変換後電力をＰＡ１１１に出力する。

ＰＡ１１１は、アナログフィルタ１１０からの搬送帯域ＯＦＤＭ信号、タイミング調整回路１２６からのＰＡ制御信号、及びＤＣ／ＤＣ変換器１１６からの電圧変換後電力を入力し、増幅された搬送帯域ＯＦＤＭ信号を出力する。

次に、第１実施形態の動作について説明する。
ＯＦＤＭ変調波送信装置１００に入力された送信データを含むビット列は、シンボルマッピング回路１０１に入力される。ＯＦＤＭでは、複数のサブキャリアをそれぞれデジタル変調してデータ伝送を行う。デジタル変調は、位相平面上の離散的な位置（シンボル点）にデータを対応付けて伝送する。

例えば、ＱＰＳＫ変調方式であれば、４つのシンボル点が定義され識別されるので、１シンボルで２ビットの情報が伝送される。同様に、６４ＱＡＭ変調方式であれば、６４のシンボル点が定義され、１シンボルで６ビットの情報が伝送される。伝送すべきデータを、これらのシンボル点、言い換えると、シンボル点に対応する位相平面上の離散的な位置座標に対応付けることを、マッピングと呼ぶ。

シンボルマッピング回路１０１は、入力された送信データを含むビット列を、サブキャリアに分配し、さらに各サブキャリア毎のシンボル点にマッピングして出力する。したがって、シンボルマッピング回路１０１の出力には、サブキャリア周波数と、各々のサブキャリアに対応付けられたシンボル点情報とが含まれる。シンボル点情報は、極座標形式の場合には、離散的な振幅、及び位相として、直交座標形式の場合には、離散的な同相成分、及び直交成分の座標値として与えられる。単一のシンボル点情報を、複素シンボルと呼ぶことにする。

ここでは、直交座標形式の場合を例として、ｎ番目のサブキャリアを変調する複素シンボルｄ_ｎを、次式（１）で定義する。また、ｊは虚数単位を示す。

時系列データであるシンボルマッピング回路１０１の出力は、Ｓ／Ｐ変換器１０２にて、ＩＦＦＴ１０３が高速逆フーリエ変換できるようパラレルデータに変換される。ここでは複素シンボルｄ_ｎとして、シリアルからパラレルへの変換が行われる。これは高速逆フーリエ変換に関するサブキャリアの割り当てでもある。

パラレル変換されてＯＦＤＭの各サブキャリアに割り当てられた複素シンボルｄ_ｎは、ＩＦＦＴ１０３にて高速逆フーリエ変換され、パラレルデータである複素時間波形データｕ｛ｋ／（Ｎｆ_０）｝、（ｋ＝０，１，２，…，Ｎ−１）として出力される。複素時間波形データｕ｛ｋ／（Ｎｆ_０）｝は、次式（２）で表される。

ＩＦＦＴ１０３の出力であるパラレル複素時間波形データｕ｛ｋ／（Ｎｆ_０）｝は、Ｐ／Ｓ変換及びＧＩ付加回路１０４にて、ガードインターバルデータを付加され、さらに、シリアル時系列データに変換されて、複素数である複素デジタルベースバンド信号として出力される。数式（２）におけるｋ＝０〜Ｎ−１の区間がＯＦＤＭとして１シンボルの時間長となっており、これをＯＦＤＭシンボルと呼ぶ。ガードインターバルとは遅延波の干渉を防ぐため、ＯＦＤＭシンボル間に設けられた時間間隙で、一般にはＯＦＤＭシンボルの先頭に設けられ、等しい時間長のＯＦＤＭシンボル末尾波形が充当される。

複素デジタルベースバンド信号は、タイミング調整回路１０６にて、予め決められた時間だけ遅延された後、出力される。ＰＡ１１１は、ＰＡ制御回路１１４から制御される。
一方、ＰＡ１１１への搬送帯域ＯＦＤＭ信号は、ＰＡ１１１の制御設定が完了した以降に入力される必要があり、ＰＡ制御回路１１４の遅延時間を補償するだけの遅延がタイミング調整回路１０６にてなされる。

Ｄ／Ａ変換器１０７は、タイミング調整回路１０６の出力である複素デジタルベースバンド信号を入力し、次式（３）、（４）で示す、同相信号（Ｉ信号）Ｓ_Ｉ（ｔ）と直交信号（Ｑ信号）Ｓ_Ｑ（ｔ）を有する、アナログ波形である複素アナログベースバンド信号を出力する。

複素アナログベースバンド信号の同相信号（Ｉ信号）Ｓ_Ｉ（ｔ）と直交信号（Ｑ信号）Ｓ_Ｑ（ｔ）は、周波数変換器１０８にて、局部発振器１０９の出力であり、搬送波に相当する局部発振信号と混合され、イメージ成分をキャンセルされて、次式（５）で示す搬送帯域ＯＦＤＭ信号Ｓ（ｔ）に変換される。

周波数変換器１０８からの搬送帯域ＯＦＤＭ信号は、アナログフィルタ１１０にて不要波を除去された後、ＰＡ１１１へ出力される。

一方、Ｓ／Ｐ変換器１０２によりパラレル変換されたＯＦＤＭのサブキャリア毎のシンボル点情報は、ＰＡ制御回路１１４へも入力される。ＰＡ制御回路１１４へ入力される複素シンボルをｃ_ｎ（ｎ＝０，…，Ｎ−１）とする。

ＰＡ制御回路１１４へ入力されたＳ／Ｐ変換器１０２のパラレル変換出力は、ＩＦＦＴ１１２にて高速逆フーリエ変換され、次式（６）で示す、パラレルデータであるＰＡ制御用複素時間波形データｖ｛ｋ／（Ｎｆ_０）｝、（ｋ＝０，１，２，…，Ｎ−１）として出力される。

ここで、複素シンボルｃ_ｎは、複素シンボルｄ_ｎに対応し、ＰＡ制御用複素時間波形データｖ｛ｋ／（Ｎｆ_０）｝は、複素時間波形データｕ｛ｋ／（Ｎｆ_０）｝に対応し、データ数は同じである。しかし、ＰＡ制御は、信号生成ほど、演算精度を必要としない。したがって、ｃ_ｎとｖ｛ｋ／（Ｎｆ_０）｝とは、各々、ｄ_ｎとｕ｛ｋ／（Ｎｆ_０）｝に比べ、演算有効桁数を下げることにより、演算回路の規模や、演算処理量を下げることができ、その結果、演算の高速化や、消費電力の低減化、低コスト化を図ることができる。

ＩＦＦＴ１１２の出力であるＰＡ制御用複素時間波形データｖ｛ｋ／（Ｎｆ_０）｝は、Ｐ／Ｓ変換及びＧＩ期間波形付加回路１１３にて、ガードインターバルデータを付加され、さらに、シリアル時系列データに変換されて、複素数であるＰＡ制御用複素デジタルベースバンド信号として出力される。ＰＡ制御用複素デジタルベースバンド信号は、デジタルフィルタ１２１にて所要帯域が抽出され、出力される。

ＰＡ制御回路１１４が全てのサブキャリアに追従して、ＰＡ１１１へ電源電圧や、ＰＡ制御信号を供給するためには、最も低いサブキャリア周波数以下から最も高いサブキャリア周波数以上までの制御帯域を持つ広帯域な回路が必要となる。広帯域化は、デジタル処理においては演算量の増大に伴う、回路規模の増大や消費電力の増大、アナログ処理においては広帯域なアナログ回路の導入や消費電力の増大を生じ、さらにはいずれもコスト増につながる。

一方、ＯＦＤＭ方式においては、先に述べた通り、サブキャリアやサブキャリアのセグメント毎に無線変調方式および送信電力を設定したり、一部のサブキャリアのみを使用することが可能である。増幅器による非線形歪みの影響を受けやすい多値無線変調方式、非線形歪みの発生について支配的である高電力に設定されたサブキャリアのセグメント、あるいはまさに使用されているサブキャリアの周波数帯域だけに上記制御帯域を設定できれば、デジタル処理の演算量削減や狭帯域ではあるが安価なアナログ処理系の導入が可能となり、消費電力および回路コストを抑制することができる。

そこで、本第１実施形態では、デジタルフィルタ１２１を設置し、制御帯域を制限することで、上記効果を得るようにしている。

また、シンボルマッピング回路１０１が、増幅器による非線形歪みの影響を受けやすい多値無線変調方式、非線形歪みの発生について支配的である高電力に設定されているサブキャリアのセグメント、あるいはまさに使用されるサブキャリアを、優先して低い周波数のサブキャリアに割り当てることにより、ＰＡ制御回路１１４の動作速度を下げることができる。さらに、低い周波数のサブキャリアへ割り当てを固定することで、演算量の削減や低速な回路での構成が可能となり、その結果、消費電力や、回路コストを抑制することができる。これらも、帯域制限による改善の一つと考えることができる。

デジタルフィルタ１２１の出力であるＰＡ制御用デジタルベースバンド信号は、実数成分抽出回路１２２にて、その実数成分が抽出され、ＰＡ制御用実デジタルベースバンド信号として出力される。ＰＡ制御用実デジタルベースバンド信号は、振幅検出回路１２３にて、その振幅が求められ、振幅信号に変換される。振幅を検出する方法の一つとして、絶対値を求める方法がある。振幅信号は、制御信号変換回路１２４に入力され、電源制御信号、及びＰＡ制御信号に変換される。

電源制御信号は、タイミング調整回路１２５にて、ＤＣ／ＤＣ変換器１１６の応答遅延を補償するよう予め決められた時間だけ遅延されて、ＤＣ／ＤＣ変換器１１６に入力される。ＤＣ／ＤＣ変換器１１６は、電源制御信号に基づいた電圧を、ＰＡ１１１に供給する。一方、ＰＡ制御信号は、タイミング調整回路１２６にて、ＰＡ１１１の応答遅延を補償するよう予め決められた時間だけ遅延されて、ＰＡ１１１に供給される。

ＰＡ１１１は、ＤＣ／ＤＣ変換器１１６から供給される電圧を電源電圧とし、ＰＡ制御信号に基づいて内部バイアス電流および電圧を設定して、アナログフィルタ１１０からの搬送帯域ＯＦＤＭ信号を増幅して出力する。

振幅信号は、ＰＡ１１１が増幅すべき搬送帯域ＯＦＤＭ信号の振幅を示している。ＯＦＤＭ信号の振幅が大きいとき、ＤＣ／ＤＣ変換器１１６は、電源制御信号により、高い電圧をＰＡ１１１に供給するよう制御される。この結果、ピーク電力時にも、非線形歪み発生を抑制することができる。また、ＰＡ制御信号により、ＰＡ１１１の内部バイアス電流や、電圧を、非線形歪み発生を抑制するように制御する。具体的には、増幅素子がバイポーラトランジスタの場合はベース電流を制御しコレクタ電流を、電界効果トランジスタの場合はゲート電圧を制御しドレイン電流を制御する。制御方法の一つとして、非線形歪みを抑制したいときに、信号無入力時のコレクタ電流やドレイン電流を増やす方法がある。

一方、ＯＦＤＭ信号の振幅が小さいときには、ＤＣ／ＤＣ変換器１１６からＰＡ１１１に供給する電圧は低い方が、またＰＡ１１１内部のトランジスタ等に流れる電流は少なく設定される方が、電力の利用効率が高まる。よって、電源制御信号や、ＰＡ制御信号は、上記を満たすよう制御される。

上記、制御信号変換回路１２４による振幅信号を元にした電源制御信号や、ＰＡ制御信号の生成は、予め設定された変換テーブル、関数式、あるいはこれら両方に基づいて行われる。また、変換テーブルの利用には、テーブル値の内挿や外挿演算も併用される。

ＤＣ／ＤＣ変換器１１６の出力電圧制御とＰＡ１１１のバイアス制御とには、各々、遅延が存在する。また、非線形歪み抑圧制御は、増幅される信号の小振幅から大振幅への遷移に先行して開始され、逆に、大振幅から小振幅への遷移からは遅れて終了するようにヒステリシス状に制御されることが好ましい。そこで、制御信号変換回路１２４とタイミング調整回路１２５、１２６が協調し、ヒステリシス制御を行う。具体例として、制御信号変換回路１２４が非線形歪み抑圧を行う期間の延長処理を分担し、タイミング調整回路１２５および１２６が、遅延特性差分を吸収することによって、前記信号振幅の遷移方向に対応したヒステリシス制御を実現する。

なお、ＤＦＴ(Discrete Fourier Transform)−Ｓｐｒｅａｄ ＯＦＤＭに基づくＳＣ−ＦＤＭＡ（Single Carrier-Frequency Division Multiple Access）方式においては、Ｓ／Ｐ変換器１０２と、ＩＦＦＴ１０３及びＩＦＦＴ１１２との間に、図２に示すように、「離散フーリエ変換−サブキャリアマッピング回路」、すなわち、離散フーリエ変換器（ＤＦＴ）１３０と、サブキャリアマッピング回路１３１とが介挿されるが、この場合も上記と同じ効果を有する。

上述した第１実施形態によれば、ＯＦＤＭシンボル信号に基づいて、ＩＦＦＴ１０３、Ｐ／Ｓ変換及びＧＩ付加回路１０４、タイミング調整回路１０６、Ｄ／Ａ変換器１０７、周波数変換器１０８、局部発振器１０９、アナログフィルタ１１０がＯＦＤＭ変調波信号を生成し、ＰＡ制御回路１１４、電源１１５、ＤＣ／ＤＣ変換器１１６が所定の電圧を有する電力とＰＡ制御信号とを生成する。よって、各々の信号生成において適した有効桁数の演算を行えばよく、演算回路の規模や、演算処理量を下げることができる。その結果、演算の高速化や、消費電力の低減化を図ることができる。

また、デジタルフィルタ１２１を備え、制御信号（電源制御信号や、ＰＡ制御信号）の制御帯域を制限しているため、消費電力や、回路コストを抑制することができる。

また、シンボルマッピング回路１０１が、増幅器による非線形歪みの影響を受けやすい多値無線変調方式、非線形歪みの発生について支配的である高電力に設定されているサブキャリアのセグメント、あるいはまさに使用されるサブキャリアを、優先して低い周波数のサブキャリアに割り当てることにより、ＰＡ制御回路１１４の動作速度を下げることができる。さらに、低い周波数のサブキャリアへ割り当てを固定することで、演算量の削減や低速な回路での構成が可能となり、その結果、消費電力や、回路コストを抑制することができる。
さらに、ＰＡ制御回路１１４の入力をデジタル信号としているので、周囲からの雑音や干渉の影響を受け難くすることができる。

＜第２実施形態＞
次に、本発明の第２実施形態について説明する。
本第２実施形態では、基本的構成は第１実施形態と同様であるが、ＰＡ制御用信号の生成についてさらに工夫している。

図３は、本第２実施形態によるＯＦＤＭ変調波送信装置を示すブロック図である。なお、図１に対応する部分には同一の符号を付けて説明を省略する。本第２実施形態では、図１のＯＦＤＭ変調波送信装置１００のＩＦＦＴ１１２、ＰＡ制御回路１１４に替えて、各々、ＩＦＦＴ２１２、ＰＡ制御回路（制御回路）２１４を備えている。また、デジタルフィルタ１２１が省かれている。

Ｓ／Ｐ変換器１０２は、ＯＦＤＭのサブキャリア毎の複素シンボルを入力し、パラレル変換出力をＩＦＦＴ１０３及び２１２へ出力する。ＩＦＦＴ２１２は、パラレル変換出力を入力し、その一部を内蔵する選択回路（図示しない）で選択し、高速逆フーリエ変換してＰＡ制御用複素時間波形データを出力する。Ｐ／Ｓ変換及びＧＩ付加回路１１３は、ＩＦＦＴ２１２からの高速逆フーリエ変換出力を入力し、複素数であるＰＡ制御用複素デジタルベースバンド信号を出力する。実数成分抽出回路１２２は、Ｐ／Ｓ変換及びＧＩ付加回路１１３の出力であるＰＡ制御用複素デジタルベースバンド信号を入力し、その実数成分であるＰＡ制御用実デジタルベースバンド信号を出力する。

次に、図３に示すＯＦＤＭ変調波送信装置２００の動作のうち、第１実施形態のＯＦＤＭ変調波送信装置１００とは異なる動作について説明する。
Ｓ／Ｐ変換器１０２のパラレル変換出力は、数式（１）の通りである。数式（１）において、ｎは、各々のサブキャリアを示している。ＩＦＦＴ２１２では、これらのサブキャリアの内、ＰＡ制御に必要なサブキャリアの複素シンボルについてのみ演算が行なわれ、それ以外のサブキャリアの複素シンボルは０として扱われる。

以下、例としてｍ_ｓ番目からｍ_ｅ番目（０≦ｍ_ｓ＜ｍ_ｅ≦Ｎ−１）のサブキャリアのシンボル情報が選択された場合を示す。ＩＦＦＴ２１２の入力ｃ_ｍ（ｍ＝０，…，Ｎ−１）は、次式（７）、（８）で表される。

ＩＦＦＴ２１２は、高速逆フーリエ変換を行い、次式（９）で示す、パラレルデータであるＰＡ制御用複素時間波形データｗ｛ｋ／（Ｎｆ_０）｝、（ｋ＝０，１，２，…，Ｎ−１）を出力する。

上記数式（９）を数式（６）と比較すると、加算範囲の差分から明らかに演算量が減っていることが分かる。また、数式（７）、数式（８）で示されたサブキャリアの複素シンボルの選択は、演算を要するサブキャリアを限定することであり、高速逆フーリエ変換により出力されるＰＡ制御用複素時間波形データｗ｛ｋ／（Ｎｆ_０）｝を帯域制限することでもある。よって、図１におけるデジタルフィルタ１２１と同じ効果を有する。更に、本第２実施形態では、サブキャリア毎にフィルタを設定することができるので、ＯＦＤＭ信号の用途に適したフィルタ効果をより柔軟に得ることができる。なお、上記例では、周波数の連続した（隣接した）サブキャリアを選択した場合を示したが、不連続なサブキャリアを選択しても構わない。

また、ＩＦＦＴ２１２の入力ｃ_ｍに０を代入するに当たっては、単純に演算データとして０を代入し計算するだけでなく、ＩＦＦＴの演算（一般には、バタフライ演算等が知られている）において、０の乗算が発生する計算パスをバイパスする処理を行うことで、演算量や、それによる電力消費を抑制することができる。また、使用するサブキャリアが一部の周波数に固定されている場合には、回路的に使用しないサブキャリアに対応する演算器を省くことで、回路規模を小さくすることができる。

サブキャリアの複素シンボルの選択は、ＩＦＦＴ２１２内に選択回路を設けるだけでなく、Ｓ／Ｐ変換器１０２内のＩＦＦＴ２１２への出力回路にて行うこともできる。さらに、ＰＡの制御は、搬送帯域ＯＦＤＭ信号の非線形歪みの補償が目的であるので、補償に用いるベースバンド信号は、数式（１０）、（１１）に示すように、サブキャリアの周波数を最も低い周波数にシフトさせて生成することができる。

この結果、さらに制御周波数帯域を下げることができ、デジタル処理の演算量削減や低速なアナログ処理系の導入につながる。

上述した第２実施形態によれば、ＰＡ制御回路２１４は、ＯＦＤＭシンボル信号の一部を選択入力して制御信号を生成するので、ＢＰＦ１２１が無くとも制御周波数帯域を制限することができる。その結果、演算量やアナログ回路コストを抑制することができ、さらに、回路規模や、消費電力を抑制することができる。

また、本第２実施形態によれば、補償に用いるベースバンド信号は、サブキャリアの周波数を最も低い周波数にシフトさせて生成することができる。この結果、さらに制御周波数帯域を下げることができ、デジタル処理の演算量削減や低速なアナログ処理系の導入を図ることができる。

＜第３実施形態＞
次に、本発明の第３実施形態について説明する。
本第３実施形態では、基本的構成は第１実施形態と同様であるが、ＰＡ制御用信号の生成についてさらに異なる工夫をしている。

図４は、本第３実施形態によるＯＦＤＭ変調波送信装置を示すブロック図である。なお、図１に対応する部分には同一の符号を付けて説明を省略する。本第３実施形態では、図１のＯＦＤＭ変調波送信装置１００のＰ／Ｓ変換及びＧＩ付加回路１１３、ＰＡ制御回路１１４に替えて、各々、Ｐ／Ｓ変換及びＧＩ付加回路３１３、ＰＡ制御回路（制御回路）３１４を備えている。また、ＩＦＦＴ１１２が省かれている。

ＩＦＦＴ１０３は、高速逆フーリエ変換出力である複素時間波形データを、Ｐ／Ｓ変換及びＧＩ付加回路１０４、３１３へ出力する。Ｐ／Ｓ変換及びＧＩ付加回路３１３は、ＩＦＦＴ１０３からの複素時間波形データを入力し、複素数であるＰＡ制御用複素デジタルベースバンド信号をデジタルフィルタ１２１へ出力する。

次に、図４に示すＯＦＤＭ変調波送信装置３００の動作のうち、第１および第２実施形態とは異なる動作について説明する。
本第３実施形態では、ＩＦＦＴ１０３の高速逆フーリエ変換出力である複素時間波形データを、Ｐ／Ｓ変換及びＧＩ付加回路３１３へ直接入力し、ＩＦＦＴ１１２を省いたことにより、回路規模や、演算量それらに起因した消費電力を削減できる。

一方で、ＩＦＦＴ１１２が有する有効桁数の削減や、第２実施形態のＩＦＦＴ２１２が有するサブキャリア選択の効果は無くなる。それを補うため、Ｐ／Ｓ変換及びＧＩ付加回路３１３は、ＩＦＦＴ１０３からの複素時間波形データの内、ＰＡ制御に必要な有効桁数を満たす上位ビットのデータのみを選択して取り込み、処理し、同様に有効ビット数を削減したＰＡ制御用複素デジタルベースバンド信号を生成する。その結果、複素時間波形データの全ての情報を入力して処理した場合に比べ、回路規模、演算量、およびそれらに起因した消費電力を削減できる。

上述した第３実施形態によれば、ＰＡ制御回路３１４は、ＩＦＦＴ１０３から複素時間波形データを入力して、ＤＣ／ＤＣ変換器１１６やＰＡ１１１への制御信号を生成するので、複素シンボルからＰＡ制御用複素時間波形データを求める逆フーリエ変換演算を省略することができる。その結果、回路規模や、演算量の抑制、さらには消費電力を抑制することができる。

＜第４実施形態＞
次に、本発明の第４実施形態について説明する。
本第４実施形態では、その基本的構成は第１実施形態と同様であるが、ＰＡ制御用信号の生成についてさらに異なる工夫をしている。

図５は、本第４実施形態によるＯＦＤＭ変調波送信装置を示すブロック図である。なお、図１に対応する部分には同一の符号を付けて説明を省略する。本第４実施形態では、図１のＯＦＤＭ変調波送信装置１００のＰＡ制御回路１１４、制御信号変換回路１２４に替えて、各々、ＰＡ制御回路（制御回路）４１４、制御信号変換回路４２４を備えている。
また、以下に説明する通り、オプションとして、シンボルマッピング回路１０１に替えてシンボルマッピング回路４０１を備え、ＩＦＦＴ１１２に替えてＩＦＦＴ４１２を備えている。

次に、図５に示すＯＦＤＭ変調波送信装置４００の動作のうち、第１〜第３実施形態とは異なる動作について説明する。
ＯＦＤＭ信号のサブキャリアが一部周波数のみ使用されることがあり、特に、高いサブキャリア周波数が使用される頻度が低い場合、図１のＰＡ制御回路１１４のコストや、消費電力とその効果とを比較した場合など、ＰＡ制御回路１１４の追随する周波数帯域を全てのサブキャリア帯域よりも狭めた方が、低速回路を利用できることによる低コスト化や、低速動作による消費電力の削減により、有利な場合がある。

本第４実施形態では、このような条件において、制御信号変換回路４２４が、ＰＡ１１１が増幅しようとしている搬送帯域ＯＦＤＭ信号がＰＡ制御回路４１４の追従できる帯域内にあるか否かを認識し、もし追従できない帯域外にあると判断した場合には、ＤＣ／ＤＣ変換器１１６の出力電圧をＯＦＤＭ信号振幅に追従させることを止め、ＰＡ１１１の非線形歪みが最も低くなる電源制御信号とＰＡ制御信号とを出力する。

上記制御信号変換回路４２４による帯域認識に当たっては、ＯＦＤＭ変調波送信装置４００の外部から帯域情報（Bandwidth）を制御信号変換回路４２４へ入力してもよい。また、シンボルマッピング回路４０１や、ＩＦＦＴ４１２は、使用されるサブキャリア帯域を認識しているので、これらから帯域情報を制御信号変換回路４２４へ入力してもよい。

上述した第４実施形態によれば、ＰＡ制御回路４１４には、帯域情報が入力される。したがって、制御信号変換回路４２４は、ＰＡ制御回路４１４、ＰＡ１１１、およびＤＣ／ＤＣ変換器１１６の制御帯域を超える広帯域のＯＦＤＭ変調波信号が生成されることを認識したときに、演算による制御信号に依らず、予め決められた電圧を有する電力とＰＡ制御信号とをＰＡ１１１に供給することができる。この結果、広帯域のＯＦＤＭ変調波信号が生成される頻度が低い場合に、低コスト化や、消費電力の削減を図ることができる。

以下、上述した第１実施形態から第４実施形態の効果についてまとめておく。

上述した第１実施形態によれば、ＯＦＤＭシンボル信号に基づいて、ＩＦＦＴ１０３、Ｐ／Ｓ変換及びＧＩ付加回路１０４、タイミング調整回路１０６、Ｄ／Ａ変換器１０７、周波数変換器１０８、局部発振器１０９、およびアナログフィルタ１１０がＯＦＤＭ変調波信号を生成し、ＰＡ制御回路１１４、電源１１５、およびＤＣ／ＤＣ変換器１１６が所定の電圧を有する電力とＰＡ制御信号とを生成する。よって、各々の信号生成において適した有効桁数の演算を行えばよく、演算回路の規模や、演算処理量を下げることができ、その結果、演算の高速化や、消費電力の低減化を図ることができる。
また、デジタルフィルタ１２１を備え、制御信号（電源制御信号や、ＰＡ制御信号）の制御帯域を制限しているため、消費電力や、回路コストを抑制することができる。
また、シンボルマッピング回路１０１が、増幅器による非線形歪みの影響を受けやすい多値無線変調方式、非線形歪みの発生について支配的である高電力に設定されているサブキャリアのセグメント、あるいはまさに使用されるサブキャリアを優先して低い周波数のサブキャリアに割り当てることにより、ＰＡ制御回路１１４の動作速度を下げることができる。さらに、低い周波数のサブキャリアへ割り当てを固定することで、演算量の削減や低速な回路での構成が可能となり、その結果、消費電力や、回路コストを抑制することができる。
さらに、ＰＡ制御回路１１４の入力をデジタル信号としているので、周囲からの雑音や干渉の影響を受け難くすることができる。

また、上述した第２実施形態によれば、ＰＡ制御回路２１４は、ＯＦＤＭシンボル信号の一部を選択入力して制御信号を生成するので、ＢＰＦ１２１が無くとも制御周波数帯域を制限することができる。その結果、演算量やアナログ回路コストを抑制することができ、さらに、回路規模や、消費電力を抑制することができる。
また、第２実施形態によれば、補償に用いるベースバンド信号は、サブキャリアの周波数を最も低い周波数にシフトさせて生成することができる。この結果、さらに制御周波数帯域を下げることができ、デジタル処理の演算量削減や低速なアナログ処理系の導入を図ることができる。

さらに、上述した第３実施形態によれば、ＰＡ制御回路３１４は、ＩＦＦＴ１０３から複素時間波形データを入力して、ＤＣ／ＤＣ変換器１１６やＰＡ１１１への制御信号を生成するので、複素シンボルからＰＡ制御用複素時間波形データを求める逆フーリエ変換演算を省略することができる。その結果、回路規模や、演算量の抑制、さらには消費電力を抑制することができる。

また、上述した第４実施形態によれば、ＰＡ制御回路４１４は、帯域情報が入力されることにより、ＰＡ制御回路４１４、ＰＡ１１１、ＤＣ／ＤＣ変換器１１６の制御帯域を超える広帯域のＯＦＤＭ変調波信号が生成されることを認識したときに、演算による制御信号に依らず、予め決められた電圧を有する電力とＰＡ制御信号とをＰＡ１１１に供給することができる。この結果、広帯域のＯＦＤＭ変調波信号が生成される頻度が低い場合に、低コスト化や、消費電力の削減を図ることができる。

本願は、２０１０年１月１２日に、日本に出願された特願２０１０−４１３５号に基づき優先権を主張し、その内容をここに援用する。

本発明は、ＯＦＤＭ方式を用いた放送無線通信装置、移動無線通信装置、加入者無線通信装置、無線ローカルエリアネットワーク装置に適用できる。

１００、２００、３００、４００ ＯＦＤＭ変調波送信装置
１０１、４０１ シンボルマッピング回路
１０２ Ｓ／Ｐ（シリアル／パラレル）変換器
１０３、１１２、２１２、４１２ ＩＦＦＴ（高速逆フーリエ変換器）
１０４、１１３、３１３ Ｐ／Ｓ（パラレル／シリアル）変換及びＧＩ（ガードインターバル）付加回路
１０６、１２５、１２６ タイミング調整回路
１０７ Ｄ／Ａ（デジタル／アナログ）変換器
１０８ 周波数変換器
１０９ 局部発振器
１１０ アナログフィルタ
１１１ ＰＡ（電力増幅器）
１１４、２１４、３１４、４１４ ＰＡ制御回路（制御回路）
１１５ 電源（ＰＳ）
１１６ ＤＣ／ＤＣ変換器
１２１ デジタルフィルタ
１２２ 実数成分抽出回路
１２３ 振幅検出回路
１２４ 制御信号変換回路
１３０ 離散フーリエ変換器（ＤＦＴ）
１３１ サブキャリアマッピング回路

Claims (10)

1. 送信データからＯＦＤＭシンボル信号を生成するＯＦＤＭシンボル信号生成回路と、
   前記ＯＦＤＭシンボル信号からＯＦＤＭ変調波信号を生成するＯＦＤＭ信号生成回路と、
   前記ＯＦＤＭシンボル信号から、電源制御信号とＰＡ制御信号とを生成する制御回路と、
   前記制御回路により生成された電源制御信号に基づいて、電源の出力電圧を制御する変換器と、
   前記変換器により制御された出力電圧と前記制御回路により生成されたＰＡ制御信号の少なくともどちらか一方に基づいて、前記ＯＦＤＭ信号生成回路により生成されたＯＦＤＭ変調波信号を増幅して出力する増幅器と
   を備えるＯＦＤＭ変調波送信装置であって、
   前記制御回路は、前記ＯＦＤＭシンボル信号の一部から、前記電源制御信号と前記ＰＡ制御信号とを生成し、
   前記制御回路は、一部のサブキャリアのシンボル情報を高速逆フーリエ変換する際に、０の乗算が発生する計算パスをバイパスする高速逆フーリエ変換器を備えることを特徴とするＯＦＤＭ変調波送信装置。
2. 送信データからＯＦＤＭシンボル信号を生成するＯＦＤＭシンボル信号生成回路と、
   前記ＯＦＤＭシンボル信号からＯＦＤＭ変調波信号を生成するＯＦＤＭ信号生成回路と、
   前記ＯＦＤＭシンボル信号から、電源制御信号とＰＡ制御信号とを生成する制御回路と、
   前記制御回路により生成された電源制御信号に基づいて、電源の出力電圧を制御する変換器と、
   前記変換器により制御された出力電圧と前記制御回路により生成されたＰＡ制御信号の少なくともどちらか一方に基づいて、前記ＯＦＤＭ信号生成回路により生成されたＯＦＤＭ変調波信号を増幅して出力する増幅器と
   を備えるＯＦＤＭ変調波送信装置であって、
   前記制御回路は、前記ＯＦＤＭ変調波信号が追従可能な帯域内にあるか否かに基づいて、前記ＯＦＤＭシンボル信号から、前記電源制御信号と前記ＰＡ制御信号とを生成し、
   前記制御回路は、前記ＯＦＤＭシンボル信号が追従できない帯域外にある場合には、前記変換器による電源の出力電圧の制御を無効とし、予め設定された出力電圧を電源から出力するような電力制御信号を生成する
   ことを特徴とするＯＦＤＭ変調波送信装置。
3. 前記制御回路は、前記電源制御信号と前記ＰＡ制御信号との帯域を制限するフィルタを更に備える請求項１または２記載のＯＦＤＭ変調波送信装置。
4. 前記ＯＦＤＭシンボル信号生成回路は、
   非線形歪みの発生を防ぐようなサブキャリア配置となるＯＦＤＭシンボル信号を生成する請求項１から３のいずれか一項に記載のＯＦＤＭ変調波送信装置。
5. 前記ＯＦＤＭ信号生成回路は、前記ＯＦＤＭシンボル信号からＯＦＤＭベースバンド信号を生成し、該ＯＦＤＭベースバンド信号からＯＦＤＭ変調波信号を生成し、
   前記制御回路は、前記ＯＦＤＭベースバンド信号から、前記電源制御信号と前記ＰＡ制御信号とを生成する
   請求項１または２に記載のＯＦＤＭ変調波送信装置。
6. 前記制御回路は、前記電源制御信号とＰＡ制御信号との帯域を制限するフィルタを更に備える請求項６に記載のＯＦＤＭ変調波送信装置。
7. 送信データからＯＦＤＭシンボル信号を生成し、
   前記ＯＦＤＭシンボル信号からＯＦＤＭ変調波信号を生成し、
   前記ＯＦＤＭシンボル信号から、電源制御信号とＰＡ制御信号とを生成し、
   前記電源制御信号に基づいて、電源の出力電圧を制御し、
   前記制御された出力電圧と前記ＰＡ制御信号の少なくともどちらか一方に基づいて、前記ＯＦＤＭ変調波信号を増幅して出力する
   ＯＦＤＭ変調波送信方法であって、
   制御回路は、前記ＯＦＤＭシンボル信号の一部から、前記電源制御信号と前記ＰＡ制御信号とを生成し、
   前記制御回路は、一部のサブキャリアのシンボル情報を高速逆フーリエ変換する際に、０の乗算が発生する計算パスをバイパスする高速逆フーリエ変換器を備えることを特徴とするＯＦＤＭ変調波送信方法。
8. 送信データからＯＦＤＭシンボル信号を生成し、
   前記ＯＦＤＭシンボル信号からＯＦＤＭ変調波信号を生成し、
   前記ＯＦＤＭシンボル信号から、電源制御信号とＰＡ制御信号とを生成し、
   前記電源制御信号に基づいて、電源の出力電圧を制御し、
   前記制御された出力電圧と前記ＰＡ制御信号の少なくともどちらか一方に基づいて、前記ＯＦＤＭ変調波信号を増幅して出力する
   ＯＦＤＭ変調波送信方法であって、
   前記制御回路は、前記ＯＦＤＭ変調波信号が追従可能な帯域内にあるか否かに基づいて、前記ＯＦＤＭシンボル信号から、前記電源制御信号と前記ＰＡ制御信号とを生成し、
   前記制御回路は、前記ＯＦＤＭシンボル信号が追従できない帯域外にある場合には、前記変換器による電源の出力電圧の制御を無効とし、予め設定された出力電圧を電源から出力するような電力制御信号を生成する
   ことを特徴とするＯＦＤＭ変調波送信装置方法。
9. ＯＦＤＭ変調波送信装置を制御するコンピュータに、
   送信データからＯＦＤＭシンボル信号を生成するＯＦＤＭシンボル信号生成機能、
   前記ＯＦＤＭシンボル信号からＯＦＤＭ変調波信号を生成するＯＦＤＭ信号生成機能、
   前記ＯＦＤＭシンボル信号から、電源制御信号とＰＡ制御信号とを生成する制御機能、
   前記電源制御信号に基づいて、電源の出力電圧を制御する変換機能、
   前記制御された出力電圧と前記ＰＡ制御信号の少なくともどちらか一方に基づいて、前記ＯＦＤＭ変調波信号を増幅して出力する増幅機能
   を実現させるプログラムであって、
   前記ＯＦＤＭシンボル信号の一部から、前記電源制御信号と前記ＰＡ制御信号とを生成する機能、
   一部のサブキャリアのシンボル情報を高速逆フーリエ変換する際に、０の乗算が発生する計算パスをバイパスする機能
   を実現させるプログラム。
10. ＯＦＤＭ変調波送信装置を制御するコンピュータに、
    送信データからＯＦＤＭシンボル信号を生成するＯＦＤＭシンボル信号生成機能、
    前記ＯＦＤＭシンボル信号からＯＦＤＭ変調波信号を生成するＯＦＤＭ信号生成機能、
    前記ＯＦＤＭシンボル信号から、電源制御信号とＰＡ制御信号とを生成する制御機能、
    前記電源制御信号に基づいて、電源の出力電圧を制御する変換機能、
    前記制御された出力電圧と前記ＰＡ制御信号の少なくともどちらか一方に基づいて、前記ＯＦＤＭ変調波信号を増幅して出力する増幅機能
    を実現させるプログラムであって、
    前記ＯＦＤＭ変調波信号が追従可能な帯域内にあるか否かに基づいて、前記ＯＦＤＭシンボル信号から、前記電源制御信号と前記ＰＡ制御信号とを生成する機能、
    前記ＯＦＤＭシンボル信号が追従できない帯域外にある場合には、前記変換器による電源の出力電圧の制御を無効とし、予め設定された出力電圧を電源から出力するような電力制御信号を生成する機能
    を実現させるプログラム。

Images