JP3742294B2 - マイクロ波送信機用逆フーリエ変換回路 - Google Patents
マイクロ波送信機用逆フーリエ変換回路 Download PDFInfo
- Publication number
- JP3742294B2 JP3742294B2 JP2000356158A JP2000356158A JP3742294B2 JP 3742294 B2 JP3742294 B2 JP 3742294B2 JP 2000356158 A JP2000356158 A JP 2000356158A JP 2000356158 A JP2000356158 A JP 2000356158A JP 3742294 B2 JP3742294 B2 JP 3742294B2
- Authority
- JP
- Japan
- Prior art keywords
- fourier transform
- inverse fourier
- unit
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mobile Radio Communication Systems (AREA)
- Small-Scale Networks (AREA)
Description
【発明の属する技術分野】
本発明は、マイクロ波送信機用逆フーリエ変換回路に係り、特に、複数チャネルの有値データ及び0値データを各別のデータ用サブキャリアに、複数チャネルのパイロット信号を各別のパイロット用サブキャリアにそれぞれ割当て、各サブキャリア値を用いて離散逆フーリエ変換の定義式に基づいた積和演算を行うマイクロ波送信機用逆フーリエ変換回路に関する。
【0002】
【従来の技術】
最近、移動通信システムにおいては、MMAC(Multimedeia Mobile Access Communication system)と呼ばれるマルチメディア移動通信システムが提案され、2002年の実用化を目指して開発が進んでいる。このMMACは、屋内と屋外の双方において移動通信が可能なもので、移動通信の対象となる領域(屋内及び屋外)が光ファイバ網によってネットワーク接続され、利用形態に対応して次の4種類のシステムに分類される。
【0003】
その第1は、屋内及び屋外における高速無線アクセスであって、SHF帯等(3乃至60GHz)の電波を利用し、最大30Mbpsの伝送が可能な移動体通信システムを実現するものである。
【0004】
その第2は、屋内における超高速無線LAN(ローカルエリアネットワーク)であって、ミリ波帯(30乃至300GHz)の電波を利用し、最大156Mbpsの伝送が可能な無線LANを実現するものである。
【0005】
その第3は、屋内及び屋外における5GHz帯移動アクセスであって、5GHz帯の電波を利用し、ATM(非同期伝送モード)系の無線アクセスシステム及びイーサネット系の無線LANを実現するものである。
【0006】
その第4は、屋内における無線ホームリンクであって、SHF帯等(3乃至60GHz)の電波を利用し、最大100Mbpsの伝送が可能な無線ホームリンクを実現するものである。
【0007】
図3は、MMACの5GHz帯移動アクセスに用いられるマイクロ波送信機の概略構成の一例を示すブロック図である。
【0008】
図3に示されるように、マイクロ波送信機は、コンボルーショナルコーダー31と、インターリーバー32と、QAM/PSKマッパー33と、0値挿入部34と、チャネルマッパー35と、パイロット信号発生部36と、IFFT(逆高速フーリエ変換部)部37と、GI(ガードインターバル)挿入部38と、シンボルウインドニング39と、補間フィルタ40と、デジタル−アナログ変換(D/A)兼I/Q変調部41と、マイクロ波変調器42と、マイクロ波局部信号発生器43と、送信アンテナ44とからなっている。この場合、コンボルーショナルコーダー31はFEC(自動誤り訂正)コーダーブロック45を構成し、インターリーバー32及びQAM/PSKマッパー33はチャネル変調ブロック46を構成し、0値挿入部34、チャネルマッパー35、パイロット信号発生部36、IFFT37、GI挿入部38、シンボルウインドニング39は全体でOFDM(直交周波数分割多重)変調ブロック47を構成し、補間フィルタ40及びデジタル−アナログ変換兼I/Q変調部41はデジタルI/Q変調ブロック48を構成している。また、各構成要素31乃至44は、図3に図示されるように接続され、図3の中で、シンボルIは同相成分が伝送される状態を、シンボルQは直交成分が伝送される状態を示している。なお、図3においては、それぞれ図示されていないが、0値挿入部34、チャネルマッパー35、パイロット信号発生部36と、IFFT部37との間にはシリアル−パラレル変換部(S/P)が接続されており、IFFT部37とGI挿入部38との間にはパラレル−シリアル変換部(P/S)が接続されている。
【0009】
前記構成によるマイクロ波送信機は、概略、次のように動作する。
【0010】
始めに、FECコーダーブロック45において、コンボルーショナルコーダー31は、入力データ列に誤り訂正コードを付加し、次続のチャネル変調ブロック46に供給される。この際の誤り訂正方式としては、例えばパンクチャ畳み込み符号化が採用され、その符号化率はデータ転送速度に応じて選択される。
【0011】
次に、チャネル変調ブロック46において、インターリーバー32は、入力されたデータの並び替え(割り振り)を行い、QAM/PSKマッパー33は、並び替えたデータを転送速度に応じてBPSK(2進位相変移変調)、QPSK(4相位相変調)、16QAM(4相振幅変調)、64QAM(4相振幅変調)による変調(マッピング)を行って同相データIと直交データQに変換し、次続のOFDM変調ブロック47に供給される。
【0012】
次いで、OFDM変調ブロック47において、チャネルマッパー35は、データ(同相データI及び直交データQ)を各別に異なるサブチャネルに割り当て、パイロット信号発生部36は、2値疑似乱数系列によって生成された値をパイロット用サブチャネルに割り当て、0値挿入部34は、データ及びパイロット信号に割り当てられていないサブキャリアに0値を割り当て、0値を割り当てたサブキャリア(サブキャリア周波数)をなくしている。この後、IFFT部37は、64個のサブキャリアの値を用いて逆フーリエ変換し、周波数ドメインを時間ドメインに変換している。GI挿入部38は、フェージング対策のため、逆フーリエ変換出力にガードインターバルを設けており、シンボルウインドニング39は、逆フーリエ変換出力にガードインターバルを設けたことによる直行性の欠如を補うため、逆フーリエ変換出力に対してシンボルウインドニングを行い、次続のデジタルI/Q変調ブロック48に供給される。
【0013】
続く、デジタルI/Q変調ブロック48において、補間フィルタ40は、逆フーリエ変換出力を補間し、デジタル−アナログ変換兼I/Q変調部41は、補間された逆フーリエ変換出力をデジタル−アナログ変換するとともに、I/Q変調により同相データIと直交データQを合成し、次続のマイクロ波変調器42に供給される。
【0014】
続いて、マイクロ波変調器42は、合成されたアナログ逆フーリエ変換出力信号とマイクロ波局部発振信号発生器43から出力されたマイクロ波局部発振信号とを混合し、周波数が5GHz帯の送信信号を形成する。この送信信号は、送信アンテナ44を通して利用空間に伝播される。
【0015】
図4は、図3に図示されたマイクロ波送信機のOFDM変調ブロック47において、データ、パイロット信号、0値をそれぞれサブキャリアに割り当てた状態を対比して表した図表である。
【0016】
図4に図示の図表において、左欄の数字はサブキャリア番号、中間欄kの数字は入力番号、右欄F(k)の記号は入力値である。
【0017】
図4に示されるように、入力番号(k)0、27乃至37に対応するサブキャリア番号0、27乃至31、−32乃至−27は、いずれも入力値F(k)が0になり、入力番号(k)7、21、43、57に対応するサブキャリア番号7、21、−21、−57は、入力値F(k)がパイロット信号を表すP7 、P21、P-21 、P-7になり、それ以外の入力番号(k)1乃至6、8乃至20、22乃至26、38乃至42、44乃至56、58乃至63は、入力値F(k)がデータを表すd24乃至d29、d30乃至d42、d43乃至d47、d0 乃至d4 、d5 乃至d17、d18乃至d23になっている。
【0018】
図5は、図3に図示されたマイクロ波送信機のOFDM変調ブロック47において、逆フーリエ変換が行われる際の動作経緯を示すフローチャートである。
【0019】
なお、この場合に行われる逆フーリエ変換は、下式(1)で示される離散逆フーリエ変換の定義式、
【数1】
に基づいて行われるもので、5GHz帯移動アクセスに用いられるMMACの場合、N=64となる。
【0020】
ここで、図5に図示のフローチャートを用い、逆フーリエ変換が行われる際の動作経緯について説明する。
【0021】
始めに、ステップS51においては、出力番号nを、n=0に設定する。
【0022】
次に、ステップS52においては、出力値f(n)を、f(n)=0に設定する。
【0023】
次いで、ステップS53においては、入力番号kを、k=0に設定する。
【0024】
続く、ステップS54においては、出力値f(n)として、f(n)=f(n)+F(k)eJ2 π nk/64の和を求める。
【0025】
続いて、ステップS55においては、入力番号kを、k=k+1に1つ増加する。
【0026】
次に、ステップS56においては、入力番号kについて、kが64に達したか否かを判断する。そして、既に64に達したと判断した(Y)ときは次のステップS57に移行し、一方、未だ64に達していないと判断した(N)ときは前のステップS54に戻り、ステップS54以降の動作が繰り返し実行される。
【0027】
次いで、ステップS57においては、出力値f(n)として、f(n)=f(n)/64に設定する。
【0028】
続いて、ステップS58においては、出力番号nを、n=n+1に1つ増加する。
【0029】
続く、ステップS59においては、出力番号nについて、nが64に達したか否かを判断する。そして、既に64に達したと判断した(Y)ときはこの一連の処理を終了させ、一方、未だ64に達していないと判断した(N)ときは前のステップS52に戻り、ステップS52以降の動作が繰り返し実行される。
【0030】
以上のように、図5に図示された動作経緯に従う逆フーリエ変換を行う際は、一点鎖線で囲まれた部分の演算処理、特に、ステップS54からステップS56までの演算処理を、出力値f(n)の1ポイントを算出するときに64回の複素数の積和演算を行う必要があり、しかも、全体の出力値f(n)である64ポイントの出力値f(n)を算出するときには、さらにその積和演算回数の64倍の回数の積和演算を行う必要があって、全体的な積和演算回数が極めて大きい値になり、その分、逆フーリエ変換の処理速度が遅くなることになる。
【0031】
このような逆フーリエ変換の処理速度の遅れを改善するため、逆フーリエ変換を行う際に、図4に図示の図表において入力値F(k)が0値になる箇所、すなわち、入力番号kが0、27乃至37の積和演算処理を省略し、その積和演算が減った分、逆フーリエ変換の処理速度を速めるようにすることが考えられる。
【0032】
図6は、この改善された逆フーリエ変換が行われる際の動作経緯を示すフローチャートである。
【0033】
なお、この場合に行われる逆フーリエ変換は、前述したように、入力値F(k)が0値になる箇所の積和演算処理を省略するので、前記式(1)の離散逆フーリエ変換の定義式を変更した下式(2)に基づいて行なうことができる。
また、5GHz帯移動アクセスに用いられるMMACの場合であるから、N=64となる。
【数2】
【0034】
図6に図示のフローチャートを用い、改善された逆フーリエ変換が行われる際の動作経緯について説明する。
【0035】
始めに、ステップS61においては、出力番号nを、n=0に設定する。
【0036】
次に、ステップS62においては、出力値f(n)を、f(n)=0に設定する。
【0037】
次いで、ステップS63においては、入力番号kを、k=1に設定する。
【0038】
続く、ステップS64においては、出力値f(n)として、f(n)=f(n)+F(k)eJ2 π nk/64の和を求める。
【0039】
続いて、ステップS65においては、入力番号kを、k=k+1に1つ増加する。
【0040】
次に、ステップS66においては、入力番号kについて、kが27に達したか否かを判断する。そして、既に27に達したと判断した(Y)ときは次のステップS67に移行し、一方、未だ27に達していないと判断した(N)ときは前のステップS64に戻り、ステップS64以降の動作が繰り返し実行される。
【0041】
次いで、ステップS67においては、入力番号kを、k=38に設定する。
【0042】
続く、ステップS68においては、出力値f(n)として、f(n)=f(n)+F(k)eJ2 π nk/64の和を求める。
【0043】
続いて、ステップS69においては、入力番号kを、k=k+1に1つ増加する。
【0044】
次に、ステップS70においては、入力番号kについて、kが64に達したか否かを判断する。そして、既に64に達したと判断した(Y)ときは次のステップS71に移行し、一方、未だ64に達していないと判断した(N)ときは前のステップS68に戻り、ステップS68以降の動作が繰り返し実行される。
【0045】
次いで、ステップS71においては、出力値f(n)として、f(n)=f(n)/64に設定する。
【0046】
続く、ステップS72においては、出力番号nを、n=n+1に増加する。
【0047】
続いて、ステップS73においては、出力番号nについて、nが64に達したか否かを判断する。そして、既に64に達したと判断した(Y)ときはこの一連の処理を終了させ、一方、未だ64に達していないと判断した(N)ときは前のステップS62に戻り、ステップS62以降の動作が繰り返し実行される。
【0048】
【発明が解決しようとする課題】
マイクロ波送信機のOFDM変調ブロックにおいて逆フーリエ変換が行われる際に、図6に図示された改善された逆フーリエ変換が行われた場合には、図5に図示されたそれ以前の逆フーリエ変換が行われた場合に比べると、入力値F(k)が0値になる箇所、すなわち、入力番号kが0、27乃至37の積和演算処理が省略されているので、それらの積和演算処理回数が減った分だけ、逆フーリエ変換の処理速度を速めることが可能にはなるが、それでも全体の出力値f(n)を算出するには、多くの回数の積和演算処理を行う必要があり、逆フーリエ変換の処理速度の高速化させるには未だ不十分なものである。
【0049】
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、逆フーリエ変換時の積和演算の回数を低減し、逆フーリエ変換に要する処理時間を短くして逆フーリエ変換処理の高速化を可能にしたマイクロ波送信機用逆フーリエ変換回路を提供することにある。
【0050】
【課題を解決するための手段】
前記目的を達成するために、本発明によるマイクロ波送信機用逆フーリエ変換回路は、複数チャネルの有値データ及び0値データを各別のデータ用サブキャリアに、複数チャネルのパイロット信号を各別のパイロット用サブキャリアにそれぞれ割当て、各サブキャリア値を用いて離散逆フーリエ変換の定義式に基づく積和演算を行うことにより逆フーリエ変換信号を出力するものであって、逆フーリエ変換回路は、各有値データに割当てたサブキャリア値のみを用いて積和演算を行う逆高速フーリエ変換部と、逆フーリエ変換したパイロット信号を記憶したメモリと、メモリから読み出されたパイロット信号の極性を反転する乗算部と、メモリから読み出されたパイロット信号及び乗算部から出力された極性反転パイロット信号を選択的に切替出力する切替部と、逆高速フーリエ変換部から出力された逆フーリエ変換データ信号と切替部から出力された逆フーリエ変換パイロット信号を加算する加算部とからなる手段を具備する。
【0051】
前記手段においては、離散逆フーリエ変換の定義式に基づく積和演算により逆フーリエ変換を行う際に、入力値F(k)が0値になる箇所、すなわち、入力番号kが0、27乃至37の積和演算処理を省略するとともに、パイロット用サブキャリアに割り当てられる入力番号kが7、21、43、57の4つに固定されており、しかも、それらのパイロット信号の出力値f(n)が1または−1のいずれかの値になることから、入力番号が7、21、43、57の積和演算処理も省略しているもので、パイロット信号の積和演算処理を省略する代わりに、データの逆フーリエ変換出力にパイロット信号として選択的に1または−1を加算しているものである。このため、逆フーリエ変換を行う際の積和演算処理の回数がさらに低減され、逆フーリエ変換に要する処理時間が短くなるので、逆フーリエ変換処理を高速化することが可能になる。
【0052】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【0053】
図1は、本発明によるマイクロ波送信機用逆フーリエ変換回路の1つの実施の形態を示すもので、その要部構成を表すブロック図である。
【0054】
図1に示すように、この実施の形態に係る逆フーリエ変換回路は、0値を出力する0値挿入部1と、入力されたシリアルデータをチャネル分けして出力するチャネルマッパー2と、逆離散フーリエ変換の定義式に基づきデータの積和演算により逆フーリエ変換を行うIFFT(逆高速フーリエ変換)部3と、パイロット信号を逆フーリエ変換後の形で記憶しているメモリ4と、メモリ4の読み出し信号に係数(−1)を乗算する乗算部5と、メモリ4の読み出し信号と乗算部5の乗算出力信号とを選択出力するスイッチからなる切替部6と、IFFT部3の逆フーリエ変換出力データと切替部6の選択出力パイロット信号とを加算する加算部7とからなる。そして、この逆フーリエ変換回路は、図3に図示された0値挿入部34、チャネルマッパー35、パイロット信号発生部36、IFFT部37からなる構成部分に対応するものである。なお、図1には図示されていないが、0値挿入部1、チャネルマッパー2とIFFT部3との間には、シリアル−パラレル変換部(S/P)が接続され、加算部7の出力側にパラレル−シリアル変換部(P/S)が接続されている。
【0055】
前記構成による逆フーリエ変換回路は、概略、次のように動作する。
【0056】
0値挿入部1は、データ用サブチャネル及びパイロット用サブチャネルに割り当てられていないサブチャネル、すなわち、入力番号kが0、27乃至37のサブキャリアにそれぞれ0値を割り当て、0値を割り当てたサブキャリア(サブキャリア周波数)をなくしている。チャネルマッパー2は、入力されるシリアルデータ(同相データI及び直交データQ)を各別に異なるデータ用サブチャネル、すなわち、入力番号kが1乃至6、8乃至20、22乃至26、38乃至42、44乃至56、58乃至63に割り当てている。IFFT部3は、データ用サブチャネルに割り当てたサブキャリアの値を用いて逆フーリエ変換を行い、周波数ドメインを時間ドメインに変換した逆フーリエ変換信号を出力する。
【0057】
また、メモリ4は、逆フーリエ変換した形のパイロット信号として単位値の1が記憶され、所定の読み出しタイミングに従って読み出される。読み出された単位値1は、直接、切替部6の一方の入力に供給されるとともに、乗算部5で係数(−1)が乗算され、反転単位値−1として切替部6の他方の入力に供給される。このとき、切替部6は、一方の入力に供給された単位値1または他方の入力に供給された反転単位値−1を切替によって出力させるもので、逆フーリエ変換した形のパイロット信号として単位値1を出力すべきときに単位値1を選択出力し、反転単位値−1を出力すべきときに反転単位値−1を選択出力する。加算部7は、IFFT部3から出力されるデータの逆フーリエ変換信号と切替部6から選択出力される単位値1または反転単位値−1を加算し、その加算逆フーリエ変換信号を次続のGI挿入部(図1に図示なし)に供給する。このときの加算逆フーリエ変換信号は、図3に図示されたIFFT部37から出力される逆フーリエ変換信号と同じものである。
【0058】
次に、図2は、この実施の形態に係る逆フーリエ変換回路において、逆フーリエ変換が行われる際の動作経緯を示すフローチャートである。
【0059】
なお、この場合に行われる逆フーリエ変換は、前述したように、入力値F(k)が0値になる箇所の積和演算処理だけでなく、パイロット信号の積和演算処理も省略するので、前記式(2)を更に変更した下式(3)に基づいて行なうことができる。
また、前述の場合と同様に、5GHz帯移動アクセスに用いられるMMACであるから、N=64となる。
【数3】
【0060】
ここで、図2に図示のフローチャートを用い、逆フーリエ変換が行われる際の動作経緯について説明する。
【0061】
まず、ステップS1においては、出力番号nを、n=0に設定する。
【0062】
次いで、ステップS2においては、出力値f(n)を、f(n)=0に設定する。
【0063】
次に、ステップS3においては、入力番号kを、k=1に設定する。
【0064】
続いて、ステップS4においては、出力値f(n)として、f(n)=f(n)+F(k)eJ2 π nk/64の和を算出する。
【0065】
続く、ステップS5においては、入力番号kを、k=k+1に1つ増加する。
【0066】
次に、ステップS6においては、入力番号kについて、kが7に達したか否かを判断する。そして、既に7に達したと判断した(Y)ときは次のステップS7に移行し、一方、未だ7に達していないと判断した(N)ときは前のステップS4に戻り、ステップS4以降の動作が繰り返し実行される。
【0067】
次いで、ステップS7においては、入力番号kを、k=8に設定する。
【0068】
続いて、ステップS8においては、出力値f(n)として、f(n)=f(n)+F(k)eJ2 π nk/64の和を算出する。
【0069】
続く、ステップS9においては、入力番号kを、k=k+1に1つ増加する。
【0070】
次に、ステップS10においては、入力番号kについて、kが21に達したか否かを判断する。そして、既に21に達したと判断した(Y)ときは次のステップS11に移行し、一方、未だ21に達していないと判断した(N)ときは前のステップS8に戻り、ステップS8以降の動作が繰り返し実行される。
【0071】
次いで、ステップS11においては、入力番号kを、k=22に設定する。
【0072】
続く、ステップS12においては、出力値f(n)として、f(n)=f(n)+F(k)eJ2 π nk/64の和を算出する。
【0073】
続いて、ステップS13においては、入力番号kを、k=k+1に1つ増加する。
【0074】
次に、ステップS14においては、入力番号kについて、kが27に達したか否かを判断する。そして、既に27に達したと判断した(Y)ときは次のステップS15に移行し、一方、未だ27に達していないと判断した(N)ときは前のステップS12に戻り、ステップS12以降の動作が繰り返し実行される。
【0075】
次いで、ステップS15においては、入力番号kを、k=38に設定する。
【0076】
続く、ステップS16においては、出力値f(n)として、f(n)=f(n)+F(k)eJ2 π nk/64の和を算出する。
【0077】
続いて、ステップS17においては、入力番号kを、k=k+1に1つ増加する。
【0078】
次に、ステップS18においては、入力番号kについて、kが43に達したか否かを判断する。そして、既に43に達したと判断した(Y)ときは次のステップS19に移行し、一方、未だ43に達していないと判断した(N)ときは前のステップS16に戻り、ステップS16以降の動作が繰り返し実行される。
【0079】
次いで、ステップS19においては、入力番号kを、k=44に設定する。
【0080】
続く、ステップS20においては、出力値f(n)として、f(n)=f(n)+F(k)eJ2 π nk/64の和を算出する。
【0081】
続いて、ステップS21においては、入力番号kを、k=k+1に1つ増加する。
【0082】
次に、ステップS22においては、入力番号kについて、kが57に達したか否かを判断する。そして、既に57に達したと判断した(Y)ときは次のステップS23に移行し、一方、未だ57に達していないと判断した(N)ときは前のステップS20に戻り、ステップS20以降の動作が繰り返し実行される。
【0083】
次いで、ステップS23においては、入力番号kを、k=58に設定する。
【0084】
続く、ステップS24においては、出力値f(n)として、f(n)=f(n)+F(k)eJ2 π nk/64の和を算出する。
【0085】
続いて、ステップS25においては、入力番号kを、k=k+1に1つ増加する。
【0086】
次に、ステップS26においては、入力番号kについて、kが64に達したか否かを判断する。そして、既に64に達したと判断した(Y)ときは次のステップS27に移行し、一方、未だ64に達していないと判断した(N)ときは前のステップS24に戻り、ステップS24以降の動作が繰り返し実行される。
【0087】
次いで、ステップS27においては、出力値f(n)として、f(n)=f(n)+F(k)eJ2 π nk/64の和を算出する。
【0088】
続く、ステップS28においては、出力値f(n)として、f(n)=f(n)/64に設定する。
【0089】
続いて、ステップS29においては、出力番号nを、n=n+1に1つ増加する。
【0090】
次に、ステップS30においては、出力番号nについて、nが64に達したか否かを判断する。そして、既に64に達したと判断した(Y)ときはこの一連の処理を終了させ、一方、未だ64に達していないと判断した(N)ときは前のステップS2に戻り、ステップS2以降の動作が繰り返し実行される。
【0091】
このように、本実施の形態によるマイクロ波送信機用逆フーリエ変換回路によれば、入力値F(k)が0値になる入力番号kが0、27乃至37の積和演算処理を省略するとともに、パイロット用サブキャリアに割り当てられる入力番号kが7、21、43、57の積和演算処理も省略し、データの逆フーリエ変換出力にパイロット信号として選択的に1または−1を加算しているので、逆フーリエ変換を行う際の積和演算処理の回数をこれまでのものよりもさらに低減することができ、逆フーリエ変換に要する処理時間が短くなり、逆フーリエ変換処理を高速化することが可能になる。
【0092】
【発明の効果】
以上のように、本発明によれば、逆離散フーリエ変換の定義式に基づく積和演算により逆フーリエ変換を行う際に、入力値F(k)が0値になる箇所、すなわち、入力番号kが0、27乃至37の積和演算処理を省略するとともに、パイロット用サブキャリアに割り当てられる入力番号が7、21、43、57の4つに固定されており、しかも、それらのパイロット信号の出力値f(n)が1または−1のいずれかの値になることから、入力番号が7、21、43、57の積和演算処理も省略しているものであり、パイロット信号の積和演算処理を省略する代わりに、データの逆フーリエ変換出力にパイロット信号として選択的に1または−1を加算しているので、逆フーリエ変換を行う際の積和演算処理の回数がさらに低減され、逆フーリエ変換に要する処理時間が短くなって、逆フーリエ変換処理を高速化することが可能になるという効果がある。
【図面の簡単な説明】
【図1】本発明によるマイクロ波送信機用逆フーリエ変換回路の1つの実施の形態を示すもので、その要部構成を表すブロック図である。
【図2】図1に図示されたこの実施の形態による逆フーリエ変換回路において、逆フーリエ変換が行われる際の動作経緯を示すフローチャートである。
【図3】MMACの5GHz帯移動アクセスに用いられるマイクロ波送信機の概略構成の一例を示すブロック図である。
【図4】図3に図示されたマイクロ波送信機のOFDM変調ブロックにおいて、データ、パイロット信号、0値をそれぞれサブキャリアに割り当てた状態を対比して表した図表である。
【図5】図3に図示されたマイクロ波送信機のOFDM変調ブロックにおいて、逆フーリエ変換が行われる際の動作経緯を示すフローチャートである。
【図6】改善された逆フーリエ変換が行われる際の動作経緯を示すフローチャートである。
【符号の説明】
1 0値挿入部
2 チャネルマッパー
3 IFFT(逆高速フーリエ変換)部
4 メモリ
5 乗算部
6 切替部
7 加算部
Claims (1)
- 複数チャネルの有値データ及び0値データを各別のデータ用サブキャリアに、複数チャネルのパイロット信号を各別のパイロット用サブキャリアにそれぞれ割当て、前記各サブキャリア値を用いて離散逆フーリエ変換の定義式に基づく積和演算を行うことにより逆フーリエ変換信号を出力するマイクロ波送信機用逆フーリエ変換回路であって、前記逆フーリエ変換回路は、前記各有値データに割当てたサブキャリア値のみを用いて積和演算を行う逆高速フーリエ変換部と、逆フーリエ変換したパイロット信号を記憶したメモリと、前記メモリから読み出されたパイロット信号に−1を乗算する乗算部と、前記メモリから読み出されたパイロット信号及び前記乗算部から出力された極性反転パイロット信号を選択的に切替出力する切替部と、前記逆高速フーリエ変換部から出力された逆フーリエ変換データ信号と前記切替部から出力された逆フーリエ変換パイロット信号を加算する加算部とからなることを特徴とするマイクロ波送信機用逆フーリエ変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000356158A JP3742294B2 (ja) | 2000-11-22 | 2000-11-22 | マイクロ波送信機用逆フーリエ変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000356158A JP3742294B2 (ja) | 2000-11-22 | 2000-11-22 | マイクロ波送信機用逆フーリエ変換回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002158635A JP2002158635A (ja) | 2002-05-31 |
JP2002158635A5 JP2002158635A5 (ja) | 2004-12-16 |
JP3742294B2 true JP3742294B2 (ja) | 2006-02-01 |
Family
ID=18828453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000356158A Expired - Fee Related JP3742294B2 (ja) | 2000-11-22 | 2000-11-22 | マイクロ波送信機用逆フーリエ変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3742294B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011086856A1 (ja) * | 2010-01-12 | 2011-07-21 | 日本電気株式会社 | Ofdm変調波送信装置、ofdm変調波送信方法、及びプログラム |
-
2000
- 2000-11-22 JP JP2000356158A patent/JP3742294B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002158635A (ja) | 2002-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2299626B1 (en) | Signaling method and apparatus in an OFDM multiple access system | |
JP3324983B2 (ja) | Ofdm送信器の信号送信方法 | |
CN100488183C (zh) | 用于正交频分复用(ofdm)信号的信道估算 | |
JP4351762B2 (ja) | 無線情報伝送装置及び無線情報伝送方法 | |
US8867633B2 (en) | Transmission method, transmission device, receiving method, and receiving device | |
US8804478B2 (en) | Apparatus and method for transmitting data using a plurality of carriers | |
US8488705B2 (en) | Apparatus and method for generating symbol for multiple antennas | |
EP1952569B1 (en) | Method and apparatus for producing/recovering ofdm/ofdma signals | |
US20040131011A1 (en) | Transmission signals, method and apparatus | |
US20050013381A1 (en) | Apparatus and method for transmitting/receiving preamble sequence in orthogonal frequency division multiplexing communication system using plurality of transmission antennas | |
WO2005086447A1 (en) | Method and apparatus for allocating subcarriers in a broadband wireless communication system using multiple carriers | |
JP2005304041A (ja) | 直交周波数分割多重接続システムで循環周波数パターンによる高速周波数ホッピングのための送受信装置 | |
CN102088436A (zh) | 用于基于ofdm的多天线通信系统的导向分集 | |
US7349460B2 (en) | MC/MC-DS dual-mode adaptive multi-carrier code division multiple access (CDMA) apparatus and method thereof | |
EP2052510A1 (en) | Method and arrangement relating to the insertion of pilot tones in the frequency domain in sc-fdma | |
CN104641611A (zh) | 使用采样率转换的dfts-ofdm | |
JP2005124125A (ja) | Ofdm伝送方式におけるキャリアの配置方法、送信装置及び受信装置 | |
KR20100116965A (ko) | Ofdm 시스템 및 이를 위한 데이터 전송 방법 | |
JP3691357B2 (ja) | 直交周波数分割多重伝送方式におけるキャリアの配置方法、及び送信装置並びに受信装置 | |
CN101015151B (zh) | 多频带正交频分复用发射机和接收机及其信号处理方法 | |
JP3742294B2 (ja) | マイクロ波送信機用逆フーリエ変換回路 | |
KR101371381B1 (ko) | 통신시스템에서 채널 추정 및 채널 저장 방법 | |
EP2249536A1 (en) | Transmission device and modulation method | |
Kadhum et al. | Digital chunk processing with orthogonal GFDM doubles wireless channel capacity | |
KR100637710B1 (ko) | 최대전력 대 평균전력비 및/또는 연산량 감소를 위한선택사상기법의 직교 주파수 분할 다중 반송파 통신 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051110 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |