JP2011250166A - 送信回路、通信機器、及び、送信方法 - Google Patents

送信回路、通信機器、及び、送信方法 Download PDF

Info

Publication number
JP2011250166A
JP2011250166A JP2010121664A JP2010121664A JP2011250166A JP 2011250166 A JP2011250166 A JP 2011250166A JP 2010121664 A JP2010121664 A JP 2010121664A JP 2010121664 A JP2010121664 A JP 2010121664A JP 2011250166 A JP2011250166 A JP 2011250166A
Authority
JP
Japan
Prior art keywords
signal
envelope signal
transmission
band
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010121664A
Other languages
English (en)
Inventor
Ryo Kitamura
遼 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010121664A priority Critical patent/JP2011250166A/ja
Priority to US13/383,486 priority patent/US8653902B2/en
Priority to PCT/JP2011/002649 priority patent/WO2011148582A1/ja
Publication of JP2011250166A publication Critical patent/JP2011250166A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0441—Circuits with power amplifiers with linearisation using feed-forward

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

【課題】エンベロープトラッキング法を用いる場合において、出力信号の線形性が劣化するのを回避し、歪みの発生を抑圧して、高効率に動作すること。
【解決手段】オフセット制御部１６０は、補正エンベロープ信号のレベルを、遅延エンベロープ信号のレベル以上とする電圧をオフセット電圧として設定する。これにより、補正エンベロープ信号が、遅延エンベロープ信号のレベル以上となるので、電源電圧が最適な電源電圧を下回るのが回避され、電力増幅器１３０において、出力信号の線形性が劣化するのを回避することができる。
【選択図】図２

Description

本発明は、携帯電話や無線ＬＡＮ等の通信機器に用いられる送信回路の高効率化に関する。
近年の高度情報化社会の中で、携帯電話や無線ＬＡＮ（Local Area Network）等の通信機器は、広いパワー増幅の範囲で送信信号の線形性を確保し、かつ低消費電力で動作することが求められている。そして、このような通信機器には、帯域幅に関係なく高精度な送信信号を出力し、かつ高効率で動作する送信回路が用いられる。しかしながら、例えば、直交変調等の変調方式を利用して、送信信号を生成する送信回路（以下、直交変調回路と記す）では、送信信号の線形性と送信回路の効率はトレードオフの関係にあり、これらを両立させるのが難しかった。
高精度かつ高効率に動作する従来の送信回路として、例えば、特許文献１には、エンベロープトラッキング法を用いた送信回路が開示されている。図１は、特許文献１に開示された従来の送信回路１０の構成を示すブロック図である。
送信信号は、遅延回路１６、ＤＡＣ（Digital to Analog Converter）１７、アップコンバータ１８から構成される直交変調器を介して、パワーアンプ１５に入力される。また、エンベロープ抽出部１１は、入力された送信信号のエンベロープを抽出しエンベロープ信号として出力する。エンベロープ信号は、帯域制限処理部１２で帯域制限された後、ＤＡＣ１３を介して可変電源部１４に供給される。可変電源部１４は、供給された信号に基づいた電圧をパワーアンプ１５に入力する。パワーアンプ１５は、アップコンバータ１８から入力された信号を増幅し、出力信号を得る。
ここで、帯域制限処理部１２は、入力されたエンベロープ信号と出力信号のピーク値が一致するような帯域制限を行う。エンベロープ信号をピーク値に一致させることで、可変電源部１４からパワーアンプに供給される電源電圧（ドレイン電圧、若しくはコレクタ電圧）が帯域制限によって低下することを防ぎ、線形性の劣化を回避する。このような構成により、送信回路１０は、増幅器の線形性を劣化させることなく、エンベロープトラッキング法を用いた可変電源部１４の所要応答速度を緩和する。
特開２００９−１７７６４０号公報
しかしながら、従来の送信回路１０においては、帯域制限処理部１２においてピーク値に基づいた帯域制限を行うため、エンベロープ信号レベルが低下した場合でもピークが存在しなければ、出力信号は最適電圧レベルを大きく上回ってしまい、パワーアンプ１５の効率が低下するという問題点があった。
また、従来の送信回路１０においては、帯域制限処理部１２においてエンベロープ信号のピーク値に基づいた帯域制限を行うため、帯域制限量がエンベロープ信号の形状に依存する。可変電源部１４の周波数帯域幅（応答速度）は、帯域制限処理部１２の出力信号の周波数帯域に基づいて決定される必要があるため、可変電源部１４の設計自由度が小さいという問題点があった。
本発明はかかる点に鑑みてなされたものであり、エンベロープトラッキング法を用いる場合において、出力信号の線形性が劣化するのを回避し、歪みの発生を抑圧して、高効率に動作することができる送信回路、通信機器、及び、送信方法を提供することを目的とする。
本発明の送信回路は、変調信号の同相成分であるＩ信号及び直交成分であるＱ信号を直交変調し、ベクトル変調波として出力する直交変調器と、電源電圧に応じて前記ベクトル変調波を増幅し、送信信号として出力する電力増幅器と、前記変調信号の包絡線情報であるエンベロープ信号を帯域制限し、帯域制限エンベロープ信号として出力するローパスフィルタと、前記エンベロープ信号を前記ローパスフィルタの遅延量に等しい時間だけ遅延させ、遅延エンベロープ信号として出力する遅延手段と、前記帯域制限エンベロープ信号と前記遅延エンベロープ信号とに基づいて、オフセット電圧を設定するオフセット制御手段と、前記帯域制限エンベロープ信号に前記オフセット電圧を加算することにより、前記帯域制限エンベロープ信号を補正して、補正エンベロープ信号を生成する加算手段と、前記補正エンベロープ信号に応じた電圧を前記電源電圧として前記電力増幅器に供給する電源電圧制御手段と、を具備し、前記オフセット制御手段は、前記補正エンベロープ信号のレベルを、前記遅延エンベロープ信号のレベル以上とする電圧を前記オフセット電圧として設定する、構成を採る。
本発明の通信機器は、上記送信回路を具備する構成を採る。
本発明の送信方法は、変調信号の同相成分であるＩ信号及び直交成分であるＱ信号を直交変調し、ベクトル変調波として出力する直交変調器と、電源電圧に応じて前記ベクトル変調波を増幅し、送信信号として出力する電力増幅器と、を具備する送信回路における送信方法であって、前記変調信号の包絡線情報であるエンベロープ信号を帯域制限し、帯域制限エンベロープ信号として出力し、前記エンベロープ信号を前記ローパスフィルタの遅延量に等しい時間だけ遅延させ、遅延エンベロープ信号として出力し、前記帯域制限エンベロープ信号と前記遅延エンベロープ信号とに基づいて、オフセット電圧を設定し、前記帯域制限エンベロープ信号に前記オフセット電圧を加算することにより、前記帯域制限エンベロープ信号を補正して、補正エンベロープ信号を生成し、前記補正エンベロープ信号に応じた電圧を前記電源電圧として前記電力増幅器に供給し、前記補正エンベロープ信号のレベルを、前記遅延エンベロープ信号のレベル以上とする電圧を前記オフセット電圧として設定する。
本発明によれば、エンベロープトラッキング法を用いる場合において、出力信号の線形性が劣化するのを回避し、歪みの発生を抑圧して、高効率に動作することができる。また、電源電圧制御部の周波数帯域幅（応答速度）を、ローパスフィルタの出力信号の周波数帯域に基づいて設定する必要がないため、電源電圧制御部の設計自由度を向上させることができる。
従来の送信回路の構成の一例を示すブロック図 本発明の実施の形態１に係る送信回路の要部構成を示すブロック図 レギュレータの内部構成を示す図 実施の形態１及び従来方式の電源電圧の一例を示す図 本発明の実施の形態２に係る送信回路の要部構成を示すブロック図 ルックアップテーブルの一例を示す図 実施の形態２及び従来方式における、オフセット制御部の入力電圧、減算器出力電圧（減算信号）、オフセット電圧、及び電源電圧の一例を示す図 本発明の実施の形態３に係る送信回路の要部構成を示すブロック図 実施の形態３及び従来方式における、オフセット制御部の入力電圧、減算器出力電圧（減算信号）、オフセット電圧、及び電源電圧の一例を示す図 本発明の実施の形態４に係る送信回路の要部構成を示すブロック図 本発明の実施の形態５に係る送信回路の要部構成を示すブロック図 ルックアップテーブルの一例を示す図 本発明の実施の形態６に係る送信回路の要部構成を示すブロック図 プリエンファシス部のゲイン特性の一例を示す図 本発明の実施の形態７に係る送信回路の要部構成を示すブロック図
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
（実施の形態１）
図２は、本実施の形態に係る送信回路の要部構成を示すブロック図である。図２において、送信回路１００は、信号生成部１１０、直交変調器１２０、電力増幅器（Power Amplifier：ＰＡ）１３０、ローパスフィルタ（ＬＰＦ：Low Pass Filter）１４０、遅延回路１５０、オフセット制御部１６０、加算器１７０、及び、電源電圧制御部１８０を有する。
送信回路１００において、信号生成部１１０には、入力信号としてベースバンド変調信号が入力される。信号生成部１１０は、ベースバンド変調信号に所定の信号処理を施して、同相（In-phase）成分、直交（Quadrature phase）成分、及び包絡線情報を生成し、これらをそれぞれＩ信号、Ｑ信号、及びエンベロープ信号として出力する。信号生成部１１０は、Ｉ信号及びＱ信号を直交変調器１２０に出力し、エンベロープ信号をＬＰＦ１４０及び遅延回路１５０に出力する。
直交変調器１２０は、Ｉ信号及びＱ信号を直交変調し、ベクトル変調波として出力する。
電力増幅器１３０は、電源電圧端子に入力される電源電圧に応じてベクトル変調波を増幅し、送信信号として出力する。電力増幅器１３０は、例えば、バイポーラトランジスタ、ＦＥＴ（Field Effect Transistor：電界効果トランジスタ）、ＨＢＴ（Heterojunction Bipolar Transistor）により構成される。
ＬＰＦ１４０は、エンベロープ信号を帯域制限し、帯域制限後のエンベロープ信号（以下「帯域制限エンベロープ信号」という）を出力する。
遅延回路１５０は、エンベロープ信号を所定の時間遅延させて、遅延後のエンベロープ信号（以下「遅延エンベロープ信号」という）を出力する。ここで、所定の時間とはＬＰＦ１４０の遅延量に等しい時間とする。
オフセット制御部１６０は、帯域制限エンベロープ信号と遅延エンベロープ信号とに基づいてオフセット電圧を設定し、設定したオフセット電圧を加算器１７０に出力する。具体的には、オフセット制御部１６０は、後述する補正エンベロープ信号のレベルを遅延エンベロープ信号のレベル以上とする電圧をオフセット電圧として設定する。なお、オフセット制御部１６０におけるオフセット電圧の設定方法については、後述する。
加算器１７０は、帯域制限エンベロープ信号にオフセット電圧を加算することにより、帯域制限エンベロープ信号を補正し、補正後の帯域制限エンベロープ信号（以下「補正エンベロープ信号」という）を電源電圧制御部１８０に出力する。
電源電圧制御部１８０は、レギュレータ１８１、及び電源端子１８２を有する。
レギュレータ１８１は、補正エンベロープ信号に応じた電圧を電力増幅器１３０の電源電圧（コレクタ電圧、若しくはドレイン電圧）として、電力増幅器１３０の電源電圧端子（コレクタ端子、若しくはドレイン端子）に供給する。典型的には、レギュレータ１８１は、補正エンベロープ信号の大きさに比例した電圧を電力増幅器１３０に供給する。
レギュレータ１８１は、例えば、図３Ａに示すレギュレータ１８１ａのように、スイッチングレギュレータ１８１１を用いて構成することが可能である。レギュレータ１８１ａにおいて、スイッチングレギュレータ１８１１は、電源端子１８２から供給される直流電圧を入力信号に応じた電圧に変圧し、電力増幅器１３０に供給する。また、レギュレータ１８１は、図３Ｂに示すレギュレータ１８１ｂのように、シリーズレギュレータ１８１２を用いて構成することが可能である。また、レギュレータ１８１は、図３Ｃに示すレギュレータ１８１ｃのように、スイッチングレギュレータ１８１１と、シリーズレギュレータ１８１２とを組み合わせて構成することも可能である。また、レギュレータ１８１は、電流駆動型のレギュレータを用いて構成するものであってもよい。
以上のように構成された送信回路１００の動作について説明する。
信号生成部１１０は、入力されたベースバンド変調信号に基づいて同相成分、直交成分、及び包絡線情報を、それぞれＩ信号、Ｑ信号、及びエンベロープ信号として出力する。Ｉ信号及びＱ信号は、直交変調器１２０で直交変調され、ベクトル変調波として電力増幅器１３０に入力される。一方、エンベロープ信号は、ＬＰＦ１４０及び遅延回路１５０に入力される。
ＬＰＦ１４０に入力されたエンベロープ信号は、所定の帯域制限処理を施された上で帯域制限エンベロープ信号として、オフセット制御部１６０及び加算器１７０に入力される。
一方、遅延回路１５０に入力されたエンベロープ信号は、ＬＰＦ１４０の遅延量に等しい時間だけ遅延させられた上で遅延エンベロープ信号として、オフセット制御部１６０に入力される。
オフセット制御部１６０は、ＬＰＦ１４０から入力された帯域制限エンベロープ信号及び遅延回路１５０から入力された遅延エンベロープ信号に基づいてオフセット電圧を設定する。具体的には、オフセット制御部１６０は、加算器１７０からの出力信号である補正エンベロープ信号と、遅延回路１５０からの出力信号である遅延エンベロープ信号とのレベル差（差分電圧）を算出する。そして、オフセット制御部１６０は、当該差分電圧に基づいて、補正エンベロープ信号レベルが、遅延エンベロープ信号レベルを下回らないような電圧をオフセット電圧として設定する。すなわち、オフセット制御部１６０は、補正エンベロープ信号レベルを、遅延エンベロープ信号レベル以上とする電圧をオフセット電圧として設定する。このようにして、帯域制限エンベロープ信号が遅延エンベロープ信号よりも小さい場合には、オフセット制御部１６０は、それらの差分電圧以上のオフセット電圧を出力して、補正エンベロープ信号のレベルが遅延エンベロープ信号のレベルを下回らないように制御する。
帯域制限のない理想的なレギュレータを想定した場合、補正エンベロープ信号が遅延エンベロープ信号に一致する場合に、レギュレータ１８１の出力信号が電力増幅器１３０の最適な電源電圧となる。そして、電源電圧が最適な電源電圧を下回る場合、電力増幅器１３０の出力信号の線形性が劣化する。電源電圧が最適な電源電圧を下回るのは、補正エンベロープ信号レベルが遅延エンベロープ信号レベルを下回る場合である。すなわち、補正エンベロープ信号レベルが遅延エンベロープ信号レベルを下回る場合、電力増幅器１３０の出力信号の線形性が劣化する。
そこで、本実施の形態では、オフセット制御部１６０は、上述のように、補正エンベロープ信号レベルが遅延エンベロープ信号レベル以上となるようにオフセット電圧を制御して、電力増幅器１３０の出力信号の線形性が劣化しないようにする。
オフセット制御部１６０は、設定したオフセット電圧を加算器１７０に供給する。
加算器１７０は、帯域制限エンベロープ信号にオフセット電圧を加算し、加算信号を補正エンベロープ信号として出力する。
補正エンベロープ信号は、レギュレータ１８１において、所定の電圧変換が施されて、電圧変換後の電圧が、電力増幅器１３０の電源電圧（コレクタ電圧、若しくはドレイン電圧）として電源電圧端子（コレクタ端子、若しくはドレイン端子）に供給される。
図４は、電力増幅器１３０の電源電圧を示す図である。なお、図４には、最適電源電圧、本実施の形態適用後の電源電圧、及び従来方式適用後の電源電圧を示す。従来方式は、特許文献１に記載された方式とした。
本実施の形態、及び従来方式では、ともに電源電圧が最適電源電圧を下回ることはなかった。本実施の形態では、従来方式と比較して、電圧レベルが低い場合の電源電圧が最適電源電圧により接近していることが分かる。電源電圧の最適電源電圧を上回る部分は、電力増幅器１３０での損失となり、効率劣化を引き起こす。すなわち、本実施の形態に係る送信回路１００は、従来方式の送信回路と比較してより高効率に動作する。
以上のように、本実施の形態では、オフセット制御部１６０は、補正エンベロープ信号のレベルを、遅延エンベロープ信号のレベル以上とする電圧をオフセット電圧として設定する。これにより、補正エンベロープ信号が、遅延エンベロープ信号のレベル以上となるので、電源電圧が最適な電源電圧を下回るのが回避され、電力増幅器１３０において、出力信号の線形性が劣化するのを回避することができる。
また、本実施の形態では、電源電圧制御部１８０の周波数帯域幅（応答速度）を、ＬＰＦ１４０の出力信号の周波数帯域に基づいて設定する必要がないため、電源電圧制御部１８０の設計自由度を向上させることができる。
なお、ＬＰＦ１４０のカットオフ周波数は、レギュレータ１８１の帯域幅以下に設定される必要がある。ＬＰＦ１４０のカットオフ周波数をレギュレータ１８１の帯域幅より大きく設定した場合、レギュレータ１８１において入力信号が帯域制限されてしまい、出力信号レベルが変化してしまうという問題が生じるからである。
また、加算器１７０から電力増幅器１３０までの経路に、レギュレータ１８１よりも帯域幅の狭い素子が存在する場合は、ＬＰＦ１４０のカットオフ周波数は、その素子の帯域幅以下に設定することが望ましい。
また、本実施の形態では、ＬＰＦ１４０のカットオフ周波数をレギュレータ１８１の帯域幅以下に設定しておけば、どのようなレギュレータを用いても良い。
（実施の形態２）
図５は、本実施の形態に係る送信回路の要部構成を示すブロック図である。なお、図５の本実施の形態に係る送信回路において、図２と共通する構成部分には、図２と同一の符号を付して説明を省略する。図５の送信回路２００は、図２の送信回路１００に対して、オフセット制御部１６０に代えて、オフセット制御部２１０を有する。
オフセット制御部２１０は、減算器２１１及びオフセット計算部２１２を備える。
減算器２１１には、帯域制限エンベロープ信号、及び、遅延エンベロープ信号が入力される。減算器２１１は、帯域制限エンベロープ信号から遅延エンベロープ信号を減算し、減算結果を減算信号として出力し、オフセット計算部２１２に供給する。
オフセット計算部２１２は、減算信号に基づいて所定の計算を行い、オフセット電圧を設定し、加算器１７０に供給する。また、オフセット計算部２１２は、内部にメモリを有し、設定したオフセット電圧を当該メモリに保持する。
以下、オフセット制御部２１０におけるオフセット電圧の設定方法について説明する。なお、以下では、或るクロック時間ｔにおける帯域制限エンベロープ信号レベルをVLPF(t)、遅延エンベロープ信号レベルをVdly(t)、補正エンベロープ信号をVmod(t)として説明する。
［オフセット電圧設定方法＃１］
［１−１］：減算器２１１は、（式１）に従って、帯域制限エンベロープ信号レベルVLPF(t)から遅延エンベロープ信号レベルVdly(t)を減算して、減算信号Vdiff(t)を出力する。減算信号Vdiff(t)は、エンベロープ信号がＬＰＦ１４０における帯域制限により平均化され、除去された信号成分（除去成分または抑圧成分ともいう。以下「除去成分」という）を示す。
Figure 2011250166
［１−２］：オフセット計算部２１２は、内部に保持する１クロック時間前のオフセット電圧VOFST(t-1)を読み込む。
［１−３］：オフセット計算部２１２は、（式２−１）の計算を行う。なお、（式２−２）は、（式２−１）に式（１）を代入した式である。
Figure 2011250166
（式２−２）から分かるように、ΔV(t)は、１クロック時間前のオフセット電圧VOFST(t-1)を用いて加算器１７０において帯域制限エンベロープ信号を補正して、補正エンベロープ信号Vmod(t)を生成した場合に、残存する除去成分の大きさを示している。換言すると、ΔV(t)は、１クロック時間前のオフセット電圧VOFST(t-1)を用いた場合に、更に補正すべき電圧量（以下「ターゲット補正量」）といえる。
実施の形態１でも説明したように、補正エンベロープ信号レベルVmod(t)が遅延エンベロープ信号レベルVdly(t)を下回る場合、電力増幅器１３０の出力信号の線形性が劣化する。そこで、本実施の形態では、１クロック時間前のオフセット電圧VOFST(t-1)を用いて加算器１７０において帯域制限エンベロープ信号を補正した場合に残存するターゲット補正量ΔV(t)の大きさに基づいて、以降の［１−４］，［１−５］のように、オフセット電圧VOFST(t)を設定する。
［１−４］オフセット計算部２１２は、ΔV(t)と所定の閾値を比較し、比較結果に応じたオフセット電圧変化ステップ量ΔVOFST(t)を決定する。具体的には、オフセット計算部２１２は、例えば図６のようなルックアップテーブル（ＬＵＴ：Look Up Table）を保持し、ＬＵＴを用いて、オフセット電圧変化ステップ量ΔVOFST(t)を決定する。
図６に示すように、ＬＵＴでは、ΔV(t)とΔVOFST(t)とが対応付けられている。より詳細には、ΔV(t)がVth1（Vth1≧０）より小さい場合には、ΔVOFST(t)としてVSTEP1（VSTEP1≧０）が対応付けられている。また、ΔV(t)がVth2（Vth2＞Vth1）より大きい場合には、ΔVOFST(t)としてVSTEP2（VSTEP2≦０）が対応付けられている。また、ΔV(t)が、Vth1≦ΔV(t)≦Vth2の場合には、ΔVOFST(t)として０が対応付けられている。
したがって、オフセット計算部２１２が、図６に示すＬＵＴを用いた場合には、ΔV(t)がVth1より小さい場合、ΔVOFST(t)はVSTEP1と決定される。同様に、ΔV(t)がVth2より大きい場合は、ΔVOFST(t)はVSTEP2と決定される。また、ΔV(t)がVth1以上Vth2以下の場合は、ΔVOFST(t)は０と決定される。
このように、オフセット計算部２１２は、減算信号Vdiff(t)に応じて、（式２−２）により決定されるターゲット補正量ΔV(t)とオフセット電圧変化ステップ量ΔVOFST(t)とが対応付けられたＬＵＴを有する。そして、ＬＵＴでは、ターゲット補正量ΔV(t)と複数の閾値との比較結果に応じて、異なるステップサイズがオフセット電圧変化ステップ量ΔVOFST(t)として対応付けられている。
そして、オフセット計算部２１２は、減算器２１１からの減算信号に応じて決定されるターゲット補正量ΔV(t)に応じて、オフセット電圧変化ステップ量ΔVOFST(t)を複数の変化ステップ量候補（すなわち、VSTEP1、０、又はVSTEP2）から決定する。
［１−５］：オフセット計算部２１２は、（式３）に従ってオフセット電圧VOFST(t)を設定する。
Figure 2011250166
このようにして、本実施の形態では、ターゲット補正量ΔV(t)が、ΔV(t)＜Vth1（Vth1≧０）の場合には、１クロック前のオフセット電圧VOFST(t-1)を用いても、除去成分を十分に補間できないとして、１クロック前のオフセット電圧VOFST(t-1)にΔVOFST(t)としてVSTEP1（Vth1≧０）が加算された電圧がクロックｔにおけるオフセット電圧VOFST(t)に設定される。
また、ΔV(t)＞Vth2（Vth2＞Vth1）の場合には、１クロック前のオフセット電圧VOFST(t-1)を用いると、除去成分を補間しすぎてしまうとして、１クロック前のオフセット電圧VOFST(t-1)にΔVOFST(t)としてVSTEP2（VSTEP2≦０）が加算された電圧がクロックｔにおけるオフセット電圧VOFST(t)に設定される。
また、ΔV(t)が、Vth1≦ΔV(t)≦Vth2の場合には、１クロック前のオフセット電圧VOFST(t-1)を用いる場合に、除去成分を適度に補間しているとして、ΔVOFST(t)＝０として、１クロック前のオフセット電圧VOFST(t-1)がそのままクロックｔにおけるオフセット電圧VOFST(t)に設定される。
このように、本実施の形態では、１クロック前後でのオフセット電圧VOFST(t)の差が、VSTEP1、０、又はVSTEP2（すなわち、複数の変化ステップ量候補のうちいずれか）に制限される。そのため、VSTEP1及びVSTEP2を適切な値に設定することにより、オフセット電圧VOFST(t)を変更しても、帯域制限エンベロープ信号に当該オフセット電圧VOFST(t)が加算されることにより得られる補正エンベロープ信号の周波数が広がりすぎるのを抑えることができる。
具体的には、VSTEP1及びVSTEP2が、以下（式４−１）、（式４−２）の条件を満たすことが望ましい。
Figure 2011250166
 ここで、fregBWはレギュレータ１８１の帯域幅を、fclockはオフセット制御部２１０のクロック周波数を表す。
なお、ターゲット補正量ΔV(t)が大きいほど、除去成分が補正されすぎていることを示す。除去成分が補正されすぎる場合には、効率は劣化するものの、線形性は維持される。一方、ターゲット補正量ΔV(t)が小さいほど、除去成分が十分に補正されていないことを示す。除去成分が十分に補正されていない場合には、線形性が維持されなくなってしまう。そのため、ΔV(t)＜Vth1の場合にΔVOFST(t)に設定されるVSTEP1と、ΔV(t)＜Vth2の場合にΔVOFST(t)に設定されるVSTEP2とは、｜VSTEP1｜≧｜VSTEP2｜を満たすと好ましい。これにより、効率より線形性維持を重視して電源電圧を制御することができる。
［１−６］：オフセット計算部２１２は、オフセット電圧VOFST(t)を出力し、加算器１７０に供給する。
図７Ａ〜図７Ｄは、オフセット制御部２１０の入力電圧、減算器２１１の出力電圧（減算信号）、オフセット電圧、及び電源電圧を示す図である。図７Ａは、帯域制限エンベロープ信号及び遅延エンベロープ信号の電圧レベルを示している。図７Ｂは、帯域制限エンベロープ信号及び遅延エンベロープ信号の電圧レベルの差分である減算器２１１の出力（減算信号）を示している。図７Ｃは、減算器２１１の出力電圧（減算信号）と１クロック前のオフセット電圧に基づいて設定されたオフセット電圧を示している。図７Ｄは、最終的に電力増幅器１３０に入力される電源電圧を示している。
図７Ｄより、本実施の形態では、電源電圧は、従来方式と比較して最適電圧に近づいており、送信回路が高効率に動作することが分かる。
以上のように、本実施の形態では、オフセット電圧変化ステップ量ΔVOFST(t)が制限される。そして、オフセット計算部２１２は、減算器２１１からの減算信号に基づいて、オフセット電圧変化ステップ量を複数の変化ステップ量候補から決定し、オフセット電圧を設定する。これにより、補正エンベロープ信号の周波数が広がりすぎるのを抑えることができるので、電力増幅器１３０において、出力信号の線形性が劣化するのを回避し、歪みの発生を抑圧することができる。また、オフセット制御部２１０は、補正エンベロープ信号のレベルを、遅延エンベロープ信号のレベル以上とする電圧をオフセット電圧として設定するので、電源電圧が最適な電源電圧により近接するようになり、電力増幅器１３０を高効率で動作することができる。
なお、図６に示すＬＵＴでは、ターゲット補正量ΔVと比較する閾値がVth1及びVth2の２個であったが、閾値数は２個に限られない。例えば、ターゲット補正量ΔV(t)と単一又は３個以上の閾値との比較結果に応じて、異なるステップサイズがオフセット電圧変化ステップ量ΔVOFST(t)として対応付けられているＬＵＴを用いてもよい。
また、以上の説明では、［１−３］において、１クロック前のオフセット電圧VOFST(t-1)に基づいて（式２−２）に従ってターゲット補正量ΔV(t)を計算する場合について説明したが、これに限られない。例えば、［１−３］において、（式５）に従ってターゲット補正量ΔV(t)を計算してもよい。
Figure 2011250166
この場合には、ターゲット補正量ΔV(t)は、減算信号Vdiff(t)そのものであり、クロックｔにおいて補正すべき除去成分の大きさとなる。この場合にも、図６に示すＬＵＴにおいて、Vth1、Vth2、VSTEP1、及びVSTEP2を、補正エンベロープ信号の帯域が大きく広がらないような値に設定することにより、補正エンベロープ信号の周波数が広がりすぎるのを抑えることができ、電力増幅器１３０において、出力信号の線形性が劣化するのを回避し、歪みの発生を抑圧することができるようになる。
また、上述のオフセット電圧設定方法と同様の計算結果が得られるのであれば、オフセット制御部２１０を別の構成で実現しても良い。例えば、減算器２１１の正負を逆にして、その後の計算の符号を逆にしても良い。
以上のように、本実施の形態では、オフセット制御部２１０において、減算器２１１は、帯域制限エンベロープ信号のレベルから、遅延エンベロープ信号のレベルを減算し、減算結果を減算信号として出力し、オフセット計算部２１２は、減算信号に基づいて、オフセット電圧の変化ステップ量を複数の変化ステップ量候補から決定し、決定した変化ステップを用いてオフセット電圧を設定する。そして、オフセット計算部２１２は、減算信号に応じて決定されるターゲット補正量ΔV(t)とオフセット電圧の変化ステップ量ΔVOFST(t)とが対応付けられたＬＵＴから、ターゲット補正量ΔV(t)に対応付けられた変化ステップ量ΔVOFST(t)を取得し、変化ステップ量ΔVOFST(t)を用いてオフセット電圧を設定する。このように、本実施の形態におけるＬＵＴでは、ターゲット補正量ΔV(t)と複数の閾値との比較結果に応じて、異なる変化ステップ量候補が変化ステップ量ΔVOFST(t)として対応付けられている。
これにより、補正エンベロープ信号の周波数が広がりすぎるのを抑えることができるので、電力増幅器１３０において、出力信号の線形性が劣化するのを回避し、歪みの発生を抑圧することができる。また、オフセット制御部２１０は、補正エンベロープ信号のレベルを、遅延エンベロープ信号のレベル以上とする電圧をオフセット電圧として設定するので、電源電圧が最適な電源電圧により近接するようになり、電力増幅器１３０を高効率で動作することができる。
（実施の形態３）
図８は、本実施の形態に係る送信回路の要部構成を示すブロック図である。なお、図８の本実施の形態に係る送信回路において、図２と共通する構成部分には、図２と同一の符号を付して説明を省略する。図８の送信回路３００は、図２の送信回路１００に対して、オフセット制御部１６０に代えて、オフセット制御部３１０を有する。
オフセット制御部３１０は、減算器３１１及び最大値算出部３１２を備える。
減算器３１１には、帯域制限エンベロープ信号、及び、遅延エンベロープ信号が入力される。減算器３１１は、遅延エンベロープ信号から帯域制限エンベロープ信号を減算し、減算結果を減算信号として出力し、最大値算出部３１２に供給する。
最大値算出部３１２は、一定区間における減算信号の最大値を算出し、当該最大値をオフセット電圧に設定し、加算器１７０に供給する。また、最大値算出部３１２は、内部にメモリを有し、設定したオフセット電圧を当該メモリに保持する。
以下、オフセット制御部３１０におけるオフセット電圧の設定方法について説明する。なお、以下では、実施の形態１と同様に、或るクロック時間ｔにおける帯域制限エンベロープ信号レベルをVLPF(t)、遅延エンベロープ信号レベルをVdly(t)、補正エンベロープ信号をVmod(t)として説明する。
［オフセット電圧設定方法＃２］
［２−１］減算器３１１は、式（６）に従って、遅延エンベロープ信号レベルVdly(t)から帯域制限エンベロープ信号レベルをVLPF(t)を減算して、減算信号Vdiff'(t)を出力する。減算信号Vdiff'(t)は、エンベロープ信号がＬＰＦ１４０における帯域制限により平均化され、除去された信号成分（符号反転除去成分、または、符号反転抑圧成分ともいう。以下「符号反転除去成分」という）を示す。
Figure 2011250166
［２−２］最大値算出部３１２は、内部に保持する一定区間(t-n)〜(t-1)の減算信号Vdiff'(t-n), Vdiff'(t-n+1), ・・・, Vdiff'(t-1)のうち、最大の減算信号を抽出し、最大電圧Vmax(t)とする。
［２−３］最大値算出部３１２は、Vdiff'(t)とVmax(t)とを比較し、大きいほうの値をオフセット電圧VOFST(t)に設定する。
［２−４］最大値算出部３１２は設定したオフセット電圧VOFST(t)を出力し、加算器１７０に供給する。
すなわち、オフセット制御部３１０は、補正エンベロープ信号のレベルを、遅延エンベロープ信号のレベル以上とする電圧のうち、出来るだけ小さい電圧をオフセット電圧として設定する。
図９Ａ〜図９Ｄは、オフセット制御部３１０の入力電圧、減算器３１１の出力電圧（減算信号）、オフセット電圧、及び電源電圧を示す図である。図９Ａは、帯域制限エンベロープ信号及び遅延エンベロープ信号の電圧レベルを示している。図９Ｂは、帯域制限エンベロープ信号及び遅延エンベロープ信号の電圧レベルの差分である減算器３１１の出力電圧（減算信号）を示している。図９Ｃは、減算器３１１の出力電圧（減算信号）の最大電圧に基づいて設定されたオフセット電圧を示している。図９Ｄは、最終的に電力増幅器１３０に入力される電源電圧を示している。
図９Ｄより、本実施の形態では、オフセット制御部３１０は、補正エンベロープ信号のレベルを、遅延エンベロープ信号のレベル以上とする電圧のうち、出来るだけ小さい電圧をオフセット電圧として設定するので、電源電圧は、従来方式と比較して最適電圧に近づいており、送信回路が高効率に動作することが分かる。
以上のように、本実施の形態では、オフセット電圧変化ステップ量ΔVOFST(t)が制限される。具体的には、最大値算出部３１２は、一定区間内に減算器３１１から出力される減算信号の最大電圧を、オフセット電圧に設定する。すなわち、１クロック前後でのオフセット電圧VOFST(t)の差であるオフセット電圧変化ステップ量ΔVOFST(t)が０に制限される。したがって、帯域制限エンベロープ信号に当該オフセット電圧VOFST(t)が加算されることにより得られる補正エンベロープ信号の周波数が広がりすぎるのを抑えることができるので、電力増幅器１３０において、出力信号の線形性が劣化するのを回避し、歪みの発生を抑圧することができる。また、オフセット制御部３１０は、補正エンベロープ信号のレベルを、遅延エンベロープ信号のレベル以上とする電圧をオフセット電圧のうち、出来るだけ小さい電圧をオフセット電圧として設定するので、電源電圧が最適な電源電圧により近接するようになり、電力増幅器１３０を高効率で動作することができる。
なお、上述の［２−２］において、一定区間が短すぎると、最大値算出部３１２において得られる最大電力が、大きすぎたり小さすぎたりする可能性があるため、電力増幅器１３０の電源電圧を良好に制御することができない場合がある。一方、一定区間が長すぎると、補正エンベロープ信号が遅延エンベロープ信号に追従できず効率が劣化したり、減算信号を格納するためのメモリ容量の増大を引き起こす。そのため、一定区間は、1us以上10ms以下に設定することが望ましい。
また、上述の［２−２］，［２−３］に代えて、以下の［２−２'］〜［２−３'］によりオフセット電圧を設定してもよい。
［オフセット電圧設定方法＃２'］
［２−２'］最大値算出部３１２は、内部に保持する１クロック時間前のオフセット電圧VOFST(t-1)を読み込む。
［２−３'］最大値算出部３１２は、Vdiff'(t)とVOFST(t-1)とを比較し、大きいほうの値をオフセット電圧VOFST(t)に設定する。
この場合には、最大値算出部３１２は、１クロック時間前のオフセット電圧VOFST(t-1)のみを保持すればよいので、［２−３］を用いる場合に比べメモリ容量を小さく抑えることができる。
なお、［２−３］及び［２−３'］において、最大値算出部３１２は、オフセット電圧VOFST(t)を算出する際、例えば、電力増幅器１３０の特性を考慮して所定のオフセット値を加算若しくは減算しても良い。
以上のように、本実施の形態では、オフセット制御部１６０において、減算器３１１は、遅延エンベロープ信号のレベルから、帯域制限エンベロープ信号のレベルを減算した結果を出力し、最大値算出部３１２は、減算器３１１の出力信号の一定区間における最大値を算出し、オフセット電圧として設定する。これにより、補正エンベロープ信号の周波数が広がりすぎるのを抑えることができるので、電力増幅器１３０において、出力信号の線形性が劣化するのを回避し、歪みの発生を抑圧することができる。また、オフセット制御部３１０は、補正エンベロープ信号のレベルを、遅延エンベロープ信号のレベル以上とする電圧のうち、出来るだけ小さい電圧をオフセット電圧として設定するので、電源電圧が最適な電源電圧により近接するようになり、電力増幅器１３０を高効率で動作することができる。
（実施の形態４）
図１０は、本実施の形態に係る送信回路の要部構成を示すブロック図である。なお、図１０の本実施の形態に係る送信回路において、図２と共通する構成部分には、図２と同一の符号を付して説明を省略する。図１０の送信回路４００は、図２の送信回路１００に対して、オフセット制御部１６０に代えて、オフセット制御部４１０を有する。
オフセット制御部４１０は、比較器４１１、平均化回路４１２、及びオフセット計算部４１３を備える。
比較器４１１には、帯域制限エンベロープ信号、及び、遅延エンベロープ信号が入力される。比較器４１１は、帯域制限エンベロープ信号と遅延エンベロープ信号のレベルを比較し、帯域制限エンベロープ信号のレベルのほうが大きい場合は１を、遅延エンベロープ信号のレベルのほうが大きい場合は０を、比較結果として平均化回路４１２に供給する。
平均化回路４１２は、入力された比較結果を平均化して平均信号を生成し、平均信号をオフセット計算部４１３に供給する。
オフセット計算部４１３は、入力された平均化信号に基づいて所定の計算を行い、オフセット電圧を設定し、加算器１７０に供給する。また、オフセット計算部４１３は、内部にメモリを有し、設定したオフセット電圧を当該メモリに保持する。
ここで、平均化信号Vdiff''(t)は典型的には、帯域制限エンベロープ信号レベルから遅延エンベロープ信号レベルを減算した値に比例する値となる。すなわち、典型的には、平均化信号Vdiff''(t)は、実施形態２に係る送信回路２００の減算器２１１の出力信号に比例する値となる。このように、比較器４１１及び平均化回路４１２は、減算器２１１の機能を有するといえる。
したがって、オフセット計算部４１３は、オフセット計算部２１２における［オフセット電圧設定方法＃１］と同様の方法を用いて、オフセット電圧を設定することができる。
以下、オフセット制御部３１０におけるオフセット電圧の設定方法について説明する。なお、以下では、或るクロック時間ｔにおける帯域制限エンベロープ信号レベルをVLPF(t)、遅延エンベロープ信号レベルをVdly(t)、補正エンベロープ信号をVmod(t)として説明する。
［オフセット電圧設定方法＃３］
［３−１］：比較器４１１は、帯域制限エンベロープ信号VLPF(t)と遅延エンベロープ信号Vdly(t)のレベルを比較し、帯域制限エンベロープ信号VLPF(t)のレベルのほうが大きい場合は１を、遅延エンベロープ信号Vdly(t)のレベルのほうが大きい場合は０を、比較結果として平均化回路４１２に供給する。平均化回路４１２は、入力された比較結果を平均化して平均信号Vdiff''(t)を生成し、平均化信号Vdiff''(t)を出力する。
［３−２］オフセット計算部４１３は、内部に保持する１クロック時間前のオフセット電圧VOFST(t-1)を読み込む。
［３−３］オフセット計算部４１３は、下記（式７）の計算を行う。
Figure 2011250166
［３−４］オフセット計算部４１３にて、ΔV(t)と所定の閾値を比較し、比較結果に応じたΔVOFST(t)を決定する。具体的には、オフセット計算部４１３は、例えば上述した図６のようなルックアップテーブル（ＬＵＴ：Look Up Table）を保持し、ＬＵＴを用いて、オフセット電圧変化ステップ量ΔVOFST(t)を決定する。
［３−５］オフセット計算部４１３において、オフセット電圧VOFST(t)を（式３）のように算出する。
［３−６］オフセット電圧として、VOFST(t)を出力し、加算器１７０に供給する。
なお、図６に示すＬＵＴでは、ターゲット補正量ΔVと比較する閾値がVth1及びVth2の２個であったが、閾値数は２個に限られない。例えば、ターゲット補正量ΔV(t)と単一又は３個以上の閾値との比較結果に応じて、異なるステップサイズがオフセット電圧変化ステップ量ΔVOFST(t)として対応付けられているＬＵＴを用いてもよい。
また、以上の説明では、［３−３］において、１クロック前のオフセット電圧VOFST(t-1)に基づいて（式２）に従ってターゲット補正量ΔV(t)を計算する場合について説明したが、これに限られない。例えば、［３−３］において、（式５）に従ってターゲット補正量ΔV(t)を計算してもよい。
すなわち、この場合には、ターゲット補正量ΔV(t)は、減算信号Vdiff(t)そのものであり、クロックｔにおいて補正すべき符号反転除去成分の大きさとなる。この場合にも、図６に示すＬＵＴにおいて、Vth1、Vth2、VSTEP1、及びVSTEP2を、補正エンベロープ信号の帯域が大きく広がらないような値に設定することにより、補正エンベロープ信号の周波数が広がりすぎるのを抑えることができ、電力増幅器１３０において、出力信号の線形性が劣化するのを回避し、歪みの発生を抑圧することができるようになる。
このように、オフセット計算部４１３は、オフセット計算部２１２と同様に図６に示すようなＬＵＴを用いて、オフセット電圧を設定することができる。ただし、本実施の形態では、オフセット計算部４１３は、減算信号Vdiff'(t)に代えて、平均化信号Vdiff''(t)を用いてオフセット電圧を設定する。そのため、オフセット計算部２１２が用いるＬＵＴにおける複数の閾値及び変化ステップ量と、オフセット計算部４１３が用いるＬＵＴにおける複数の閾値及び変化ステップ量とは異なる値に設定されている必要がある場合がある。
以上のように、本実施の形態では、オフセット制御部４１０において、比較器４１１は、ＬＰＦ１４０から出力される帯域制限エンベロープ信号のレベルと遅延回路１５０から出力される遅延エンベロープ信号のレベルを比較し、比較結果を出力し、平均化回路４１２は、比較器４１１の出力信号を平均化し、平均化結果を減算信号として出力する。これにより、実施の形態２と同様に、補正エンベロープ信号の周波数が広がりすぎるのを抑えることができるので、電力増幅器１３０において、出力信号の線形性が劣化するのを回避し、歪みの発生を抑圧することができる。また、オフセット制御部４１０は、補正エンベロープ信号のレベルを、遅延エンベロープ信号のレベル以上とする電圧をオフセット電圧として設定するので、実施の形態２と同様に、電源電圧が最適な電源電圧により近接するようになり、電力増幅器１３０を高効率で動作することができる。
なお、平均化回路４１２で遅延時間が発生する場合には、ＬＰＦ１４０と加算器１７０との間に遅延回路を挿入して、加算器１７０に入力される帯域制限エンベロープ信号を平均化回路４１２で発生する遅延時間分だけ遅延させるようにしてもよい。また、平均化回路４１２の機能をオフセット計算部４１３に持たせてもよい。
（実施の形態５）
一般に、送信回路の動作環境を考えた場合、周囲温度が変化すると、電力増幅器１３０の特性が変動する。例えば、ＨＢＴによって構成された電力増幅器では、温度の変化により、電力増幅器の電源電圧に供給される電源電圧と出力電力との関係が変動してしまう。つまり、同じ電源電圧を供給した場合においても、温度によって、出力電力が変動してしまう。これに起因して、電力増幅器１３０の線形特性が劣化するため、例えば、隣接する周波数帯への妨害信号が発生してしまうという問題が生じる。そのため、このような温度の変化に対し適応的に温度補償を行う必要がある。そこで、本実施の形態では、温度変化に対して適応的に温度補償を行うことができる送信回路について説明する。
図１１は、本実施の形態に係る送信回路の要部構成を示すブロック図である。なお、図１１の本実施の形態に係る送信回路において、図２と共通する構成部分には、図２と同一の符号を付して説明を省略する。図１１の送信回路５００は、図２の送信回路１００に対して、オフセット制御部１６０に代えて、オフセット制御部５２０を有し、更に温度検出器５１０を追加した構成を採る。
温度検出器５１０は、電力増幅器１３０の付近の温度を測定し、測定した温度の情報を温度情報として、オフセット制御部５２０に出力する。
オフセット制御部５２０は、減算器２１１及びオフセット計算部５２１を有する。
オフセット計算部５２１には、減算信号、送信信号情報、及び、温度情報が入力される。ここで、送信信号情報とは、送信信号の送信帯域を示す情報である。なお、送信信号情報は、送信電力を示す情報や変調方式を示す情報などであってもよい。
オフセット計算部５２１は、減算信号、送信信号情報、及び、温度情報に基づいて所定の計算を行い、オフセット電圧を設定し、加算器１７０に供給する。また、オフセット計算部５２１は、内部にメモリを有し、設定したオフセット電圧を当該メモリに保持する。
以下、オフセット制御部５２０におけるオフセット電圧の設定方法について説明する。なお、以下では、或るクロック時間ｔにおける帯域制限エンベロープ信号レベルをVLPF(t)、遅延エンベロープ信号レベルをVdly(t)、補正エンベロープ信号をVmod(t)として説明する。
［オフセット電圧設定方法＃４］
オフセット電圧設定方法＃１では、［１−４］において、ΔV(t)と比較される所定の閾値Vth1，Vth2が固定であった。これに対し、オフセット電圧設定方法＃４では、ΔV(t)と比較される所定の閾値V'th1，V'th2、又は、変化ステップ量V'STEP1，V'STEP2が、送信信号情報又は温度情報に基づいて変動する。以下では、オフセット電圧設定方法＃４が、オフセット電圧設定方法＃１と異なる点を主に説明する。
［４−１］ ［１−１］と同様に、減算器２１１は、（式１）に従って、帯域制限エンベロープ信号レベルVLPF(t)から遅延エンベロープ信号レベルVdly(t)を減算して、減算信号Vdiff(t)を出力する。
［４−２］ ［１−２］と同様に、オフセット計算部５２１は、内部に保持する１クロック時間前のオフセット電圧VOFST(t-1)を読み込む。
［４−３］ ［１−３］と同様に、オフセット計算部５２１は、（式２−１）の計算を行う。
［４−４］ オフセット計算部５２１は、送信信号の送信帯域、及び、送信回路の温度ごとに複数のＬＵＴを有する。そして、オフセット計算部５２１は、送信信号の送信帯域を示す送信信号情報及び温度情報のうち少なくともいずれかに基づいて、複数のＬＵＴから一つを選択する。
ＬＵＴでは、送信信号の送信帯域、及び、送信回路の温度ごとに、減算信号に応じて決定されるターゲット補正量ΔV(t)とオフセット電圧の変化ステップ量ΔVOFST(t)とが対応付けられている。そして、オフセット計算部５２１は、送信信号の送信帯域を示す送信信号情報及び温度情報のうち少なくともいずれかに基づいて、複数のＬＵＴから一つを選択し、選択したＬＵＴにおいて、ターゲット補正量ΔV(t)に対応付けられた変化ステップ量ΔVOFST(t)を選択する。
［４−５］ ［１−５］と同様に、オフセット計算部５２１は、（式３）に従ってオフセット電圧VOFST(t)を設定する。
［４−６］ ［１−６］と同様に、オフセット計算部５２１は、オフセット電圧VOFST(t)を出力し、加算器１７０に供給する。
以上のように、本実施の形態では、温度検出器５１０は、送信回路５００の温度を検出し、温度情報として出力し、オフセット制御部５２０は、減算信号に加えて、送信信号の送信帯域を示す送信信号情報及び温度情報に基づいて、オフセット電圧を設定する。具体的には、オフセット計算部５２１は、送信信号の送信帯域、及び、送信回路の温度ごとに、減算信号に応じて決定されるターゲット補正量ΔV(t)とオフセット電圧の変化ステップ量ΔVOFST(t)とが対応付けられたＬＵＴを複数有する。そして、オフセット計算部５２１は、送信信号の送信帯域を示す送信信号情報及び温度情報のうち少なくともいずれかに基づいて、複数のＬＵＴから一つを選択し、選択したＬＵＴにおいて、ターゲット補正量ΔV(t)に対応付けられた変化ステップ量ΔVOFST(t)を用いて、オフセット電圧を設定する。
これにより、実施の形態２の効果に加え、温度変化に対して適応的に温度補償を行うことができるようになる。
なお、オフセット計算部５２１が、送信帯域及び温度特性ごとに複数のＬＵＴを有する場合には、メモリ容量が増大してしまう。一般に、送信帯域又は温度特性による影響は、例えば一時関数の近似式を用いることにより、特定することができる。
そこで、オフセット計算部５２１が、所定の帯域及び所定の温度において、ターゲット補正量ΔV(t)と複数の閾値Vth1，Vth2との比較結果に応じて、異なる変化ステップ量候補VSTEP1，VSTEP2が変化ステップ量ΔVOFST(t)として対応付けられたテーブルを１つのみ有するようにしてもよい。
以下では、オフセット計算部５２１が、例えば、図１２に示すようなＬＵＴを１つだけ有する場合について考える。図１２に示すように、ＬＵＴでは、ΔV(t)とΔVOFST(t)とが対応付けられている。より詳細には、ΔV(t)がV'th1（Vth1≧０）より小さい場合には、ΔVOFST(t)としてVSTEP1（VSTEP1≧０）が対応付けられている。また、ΔV(t)がV'th2（V'th2＞V'th1）より大きい場合には、ΔVOFST(t)としてVSTEP2（VSTEP2≦０）が対応付けられている。また、ΔV(t)が、V'th1≦ΔV(t)≦V'th2の場合には、ΔVOFST(t)として０が対応付けられている。
ただし、オフセット計算部５２１は、（式８−１）〜（式８−４）に示すように、所定の閾値V'th1，V'th2、又は、変化ステップ量V'STEP1，V'STEP2を、送信信号の送信帯域を示す送信信号情報及び温度情報のうち少なくともいずれかに基づいて、補正する。
Figure 2011250166
 （式８−１）〜（式８−４）において、係数αsig1、αsig2、αsig3、αsig4、βsig1、βsig2、βsig3、βsig4は、送信信号情報から決定される。また、係数αtemp1、αtemp2、αtemp3、αtemp4、βtemp1、βtemp2、βtemp3、及びβtemp4は、温度情報から決定される。
このように、オフセット計算部５２１は、送信信号の送信帯域を示す送信信号情報及び前記温度情報のうち少なくともいずれかに基づいて、閾値Vth1，Vth2、又は、変化ステップ量VSTEP1，VSTEP2を補正し、閾値V'th1，V'th2、又は、変化ステップ量V'STEP1，V'STEP2を得る。
そして、オフセット計算部５２１は、ターゲット補正量ΔV(t)と補正後の複数の閾値V'th1，V'th2との比較結果に対応付けられた補正後の変化ステップ量候補V'STEP1，V'STEP2を変化ステップ量ΔVOFST(t)に用いて、オフセット電圧を設定する。
この場合には、オフセット計算部５２１は、送信帯域及び温度特性毎に複数のＬＵＴを有する必要がなくなるため、メモリ容量の増大を抑圧することができる。
以上のように、本実施の形態では、温度検出器５１０は、電力増幅器１３０の付近の温度を測定し、温度情報として出力し、オフセット制御部５２０は、減算信号に加えて、送信信号の送信帯域を示す送信信号情報及び温度情報に基づいて、オフセット電圧を設定する。例えば、オフセット計算部５２１は、所定の帯域及び所定の温度において、ターゲット補正量ΔV(t)と複数の閾値との比較結果に応じて、異なる変化ステップ量候補が変化ステップ量ΔVOFST(t)として対応付けられたＬＵＴを有する。そして、オフセット計算部５２１は、送信信号の送信帯域を示す送信信号情報及び温度情報のうち少なくともいずれかに基づいて、複数の閾値及び変化ステップ量候補を補正する。そして、オフセット計算部５２１は、ターゲット補正量ΔV(t)と補正後の複数の閾値との比較結果に対応付けられた補正後の変化ステップ量を用いて、オフセット電圧を設定する。
これにより、送信信号の送信帯域或いは電力増幅器１３０の温度が変化した場合においても、温度補償を含む最適なオフセット電圧が加算器１７０に供給されるようになるため、電力増幅器１３０の電源電圧と出力電力との関係が変動することに起因する特性劣化を補償して、送信回路５００を高効率に動作させることができる。
（実施の形態６）
図１３は、本実施の形態に係る送信回路の要部構成を示すブロック図である。なお、図１３の本実施の形態に係る送信回路において、図２と共通する構成部分には、図２と同一の符号を付して説明を省略する。図１３の送信回路６００は、図２の送信回路１００に対して、電源電圧制御部１８０に代えて、電源電圧制御部６１０を有する。
電源電圧制御部６１０は、プリエンファシス部６１１、ＤＡＣ６１２及びＬＰＦ６１３を有する。
プリエンファシス部６１１は、加算器１７０から供給される補正エンベロープ信号をプリエンファシスし、プリエンファシス後の補正エンベロープ信号をＤＡＣ６１２に供給する。
ＤＡＣ６１２は、プリエンファシス部６１１により処理が施されたデジタル領域の補正エンベロープ信号をアナログ領域の補正エンベロープ信号に変換し、変換後のアナログ領域の補正エンベロープ信号をＬＰＦ６１３に出力する。
ＬＰＦ６１３は、ＤＡＣ６１２の出力信号を帯域制限し、不要な高調波成分を取り除く。
図１４は、プリエンファシス部６１１及びＬＰＦ６１３及びの周波数特性を示す図である。図１４Ａに示すように、プリエンファシス部６１１の周波数特性は、ＬＰＦ６１３の周波数特性（図１４Ｂ参照）の逆特性となるように設定しておく。これにより、後段のＬＰＦ６１３で補正エンベロープ信号のレベルが減少する分だけ、前段のプリエンファシス部６１１において予めレベルを上げる（プリエンファシスする）ことができるため、ＬＰＦ６１３における信号劣化を補償することができる。
以上のように、本実施の形態では、電源電圧制御部６１０において、ＤＡＣ６１２は、プリエンファシス部６１１によりプリエンファシス処理されたデジタル領域の補正エンベロープ信号をデジタルアナログ変換し、ＬＰＦ６１３は、デジタル領域の補正エンベロープ信号を帯域制限し、不要な高調波成分を取り除く。プリエンファシス部６１１は、ＬＰＦ６１３の入出力特性の逆特性に基づいて、補正エンベロープ信号プリエンファシスする。
このようにして、ＬＰＦ６１３で補正エンベロープ信号のレベルが減少する分だけ、プリエンファシス部６１１において予めレベルを上げる（プリエンファシスする）ことができるため、ＬＰＦ６１３における信号劣化を補償することができる。
（実施の形態７）
図１５は、本実施の形態に係る送信回路の要部構成を示すブロック図である。なお、図１５の本実施の形態に係る送信回路において、図２と共通する構成部分には、図２と同一の符号を付して説明を省略する。図１５の送信回路７００は、図２の送信回路１００に対して、電源電圧制御部１８０に代えて、電源電圧制御部７２０を有し、更に、ＬＰＦ係数計算部７１０を追加した構成を採る。
ＬＰＦ係数計算部７１０は、送信信号情報が示す送信信号の送信帯域に基づいて、ＬＰＦ１４０の通過帯域を決定し、決定した通過帯域に応じたフィルタ係数を計算する。ＬＰＦ係数計算部７１０は、計算したフィルタ計数をＬＰＦ１４０に供給する。具体的には、ＬＰＦ係数計算部７１０は、送信帯域と、内部に保持する所定の閾値とを比較する。そして、ＬＰＦ係数計算部７１０は、比較結果に応じて、ＬＰＦ１４０の帯域幅を第１のレギュレータ７２３の帯域幅に対応する第１の係数、又は、ＬＰＦ１４０の帯域幅を第２のレギュレータ７２４の帯域幅に対応する第２の係数のうち、いずれか一方をＬＰＦ１４０に出力する。これにより、ＬＰＦ１４０の帯域制限幅（通過帯域）が、供給されたフィルタ係数によって変更されて、第１のレギュレータ７２３又は第２のレギュレータ７２４のいずれか一方に対応する通過帯域に設定される。なお、第１の係数が供給された場合のＬＰＦ１４０の帯域幅は、第１のレギュレータ７２３の帯域幅以下に設定され、第２の係数が供給された場合のＬＰＦ１４０の帯域幅は、第２のレギュレータ７２４の帯域幅以下に設定されると好ましい。
電源電圧制御部７２０は、第１のスイッチ７２１、第２のスイッチ７２２、第１のレギュレータ７２３及び第２のレギュレータ７２４を有する。
第１のスイッチ７２１は、送信信号情報が示す送信信号の送信帯域に基づいて、補正エンベロープ信号の出力先を、第１のレギュレータ７２３又は第２のレギュレータ７２４のいずれかに切り替える。
第２のスイッチ７２２は、送信信号情報が示す送信信号の送信帯域に基づいて、入力先を、第１のレギュレータ７２３又は第２のレギュレータ７２４のいずれかに切り替える。
第１のレギュレータ７２３及び第２のレギュレータ７２４は、レギュレータ１８１と同様の構成を採り、電源端子１８２から供給される直流電圧を入力信号に応じた電圧に変圧し、電力増幅器１３０に供給する。ただし、第１のレギュレータ７２３と第２のレギュレータ７２４とは、サポートする帯域幅が異なる。以下では、第２のレギュレータ７２４が、第１のレギュレータ７２３と比較して広帯域で低効率なレギュレータである場合を例に説明する。
以上のように構成された送信回路７００の動作について説明する。
ＬＰＦ係数計算部７１０は、送信信号情報が示す送信信号の送信帯域と、内部に保持する所定の閾値とを比較する。そして、送信信号の送信帯域幅が閾値以下の場合、ＬＰＦ係数計算部７１０は、第１のレギュレータ７２３の帯域幅に応じた第１の係数をＬＰＦ１４０に供給する。一方、送信信号の送信帯域幅が所定の閾値よりも大きい場合、ＬＰＦ係数計算部７１０は、第２のレギュレータ７２４の帯域幅に応じた第２の係数をＬＰＦ１４０に供給する。
同様に、第１のスイッチ７２１及び第２のスイッチ７２２も、送信信号情報が示す送信信号の送信帯域と、内部に保持する所定の閾値とを比較する。そして、送信信号の送信帯域幅が閾値以下の場合、第１のスイッチ７２１及び第２のスイッチ７２２は、第２のレギュレータ７２４と比較して狭帯域で高効率な第１のレギュレータ７２３を選択する。一方、送信信号の送信帯域幅が閾値より大きい場合、第１のスイッチ７２１及び第２のスイッチ７２２は、第１のレギュレータ７２３と比較して広帯域で低効率な第２のレギュレータ７２４を選択する。
以上のように、本実施の形態では、ＬＰＦ係数計算部７１０は、送信信号の送信帯域を示す情報に基づいて、ＬＰＦ１４０のフィルタ係数を決定、ＬＰＦ１４０は、ＬＰＦ係数計算部７１０により決定されたフィルタ係数を用いて、エンベロープ信号に帯域制限する。また、電源電圧制御部７２０は、第１のレギュレータ７２３は、補正エンベロープ信号に応じた電圧を出力し、第２のレギュレータ７２４は、第１のレギュレータ７２３がサポートする帯域幅と異なる帯域幅をサポートするレギュレータであって、補正エンベロープ信号に応じた電圧を出力する。スイッチ７２１は、送信信号の送信帯域を示す送信情報に基づいて、補正エンベロープ信号の出力先を、第１のレギュレータ７２３又は第２のレギュレータ７２４のいずれかに切り替える。
また、ＬＰＦ係数計算部７１０は、第１のレギュレータ７２３に対応した第１の係数として、ＬＰＦ１４０の帯域幅を、第１のレギュレータ７２３の帯域幅以下に設定する係数、又は、第２のレギュレータ７２４に対応した第２の係数として、ＬＰＦ１４０の帯域幅を、第２のレギュレータ７２４の帯域幅以下に設定する係数のいずれか一方をＬＰＦ１４０に供給する。
また、第１のレギュレータ７２３は、第２のレギュレータ７２４と比較して、狭帯域幅、高効率であり、第１のスイッチ７２１は、送信帯域幅と所定の閾値とを比較し、送信信号の送信帯域の幅が所定の閾値より小さい場合は、第１のレギュレータ７２３を選択し、送信信号の送信帯域幅が所定の閾値より大きい場合は、第２のレギュレータ７２４を選択する。
これにより、３ＧＰＰ ＬＴＥ（3rd Generation Partnership Project Radio Access Network Long Term Evolution）システムのように、送信信号の送信帯域が動的に変動する場合においても、ＬＰＦ１４０及び電源電圧制御部７２０の通過帯域を送信帯域に応じて設定することができるようになるので、電力増幅器１３０の効率を維持したまま、電源電圧制御部７２０の効率を上げることができる。
なお、以上の説明では、電源電圧制御部７２０が、サポート帯域幅が異なる２つのレギュレータを有する場合について説明したが、電源電圧制御部７２０が、Ｎ（Ｎは３以上の整数）を有していてもよい。電源電圧制御部７２０が、Ｎ（Ｎは３以上の整数）のレギュレータを有する場合には、ＬＰＦ係数計算部７１０が、Ｎ個のレギュレータがサポートする帯域幅に応じたＮこのフィルタ係数を切り替えて、ＬＰＦ１４０に出力すればよい。
本発明に係る送信回路、通信機器、及び、送信方法は、携帯電話や無線ＬＡＮなど通信機器等の送信回路として有用である。
１００，２００，３００，４００，５００，６００，７００ 送信回路
１１０ 信号生成部
１２０ 直交変調器
１３０ 電力増幅器
１４０，６１３ ＬＰＦ
１５０ 遅延回路
１６０，２１０，３１０，４１０，５２０ オフセット制御部
１７０ 加算器
１８０，６１０，７２０ 電源電圧制御部
１８１，１８１ａ，１８１ｂ，１８１ｃ，７２３，７２４ レギュレータ
１８１１ スイッチングレギュレータ
１８１２ シリーズレギュレータ
１８２ 電源端子
２１１，３１１ 減算器
２１２，４１３，５２１ オフセット計算部
３１２ 最大値算出部
４１１ 比較器
４１２ 平均化回路
５１０ 温度検出器
６１１ プリエンファシス部
６１２ ＤＡＣ
７１０ ＬＰＦ係数計算部
７２１，７２２ スイッチ

Claims (14)

  1. 変調信号の同相成分であるＩ信号及び直交成分であるＱ信号を直交変調し、ベクトル変調波として出力する直交変調器と、
    電源電圧に応じて前記ベクトル変調波を増幅し、送信信号として出力する電力増幅器と、
    前記変調信号の包絡線情報であるエンベロープ信号を帯域制限し、帯域制限エンベロープ信号として出力するローパスフィルタと、
    前記エンベロープ信号を前記ローパスフィルタの遅延量に等しい時間だけ遅延させ、遅延エンベロープ信号として出力する遅延手段と、
    前記帯域制限エンベロープ信号と前記遅延エンベロープ信号とに基づいて、オフセット電圧を設定するオフセット制御手段と、
    前記帯域制限エンベロープ信号に前記オフセット電圧を加算することにより、前記帯域制限エンベロープ信号を補正して、補正エンベロープ信号を生成する加算手段と、
    前記補正エンベロープ信号に応じた電圧を前記電源電圧として前記電力増幅器に供給する電源電圧制御手段と、
    を具備し、
    前記オフセット制御手段は、
    前記補正エンベロープ信号のレベルを、前記遅延エンベロープ信号のレベル以上とする電圧を前記オフセット電圧として設定する、
    送信回路。
  2. 前記オフセット制御手段は、
    前記帯域制限エンベロープ信号のレベルから、前記遅延エンベロープ信号のレベルを減算し、減算結果を減算信号として出力する減算手段と、
    前記減算信号に基づいて、前記オフセット電圧の変化ステップ量を複数の変化ステップ量候補から決定し、決定した前記変化ステップ量を用いて前記オフセット電圧を設定するオフセット計算手段と、を具備する、
    請求項１に記載の送信回路。
  3. 前記オフセット計算手段は、
    前記減算信号に応じて決定されるターゲット補正量ΔV(t)と前記オフセット電圧の変化ステップ量ΔVOFST(t)とが対応付けられたテーブルを有し、
    前記ターゲット補正量ΔV(t)に対応付けられた前記変化ステップ量ΔVOFST(t)を用いて、前記オフセット電圧を設定する、
    請求項２に記載の送信回路。
  4. 前記テーブルでは、前記ターゲット補正量ΔV(t)と複数の閾値との比較結果に応じて、異なる変化ステップ量候補が前記変化ステップ量ΔVOFST(t)として対応付けられている、
    請求項３に記載の送信回路。
  5. 前記オフセット制御手段は、
    前記遅延エンベロープ信号のレベルから、前記帯域制限エンベロープ信号のレベルを減算した結果を出力する減算手段と、
    前記減算手段の出力信号の一定区間における最大値を算出し、前記オフセット電圧として設定する最大値算出手段と、を具備する、
    請求項１に記載の送信回路。
  6. 前記減算手段は、
    前記ローパスフィルタから出力される前記帯域制限エンベロープ信号のレベルと前記遅延手段から出力される前記遅延エンベロープ信号のレベルとを比較し、比較結果を出力する比較手段と、
    前記比較手段の出力信号を平均化し、平均化結果を前記減算信号として出力する平均化手段と、を具備する、
    請求項２に記載の送信回路。
  7. 前記電力増幅器の温度を検出し、温度情報として出力する温度検出手段、をさらに具備し、
    前記オフセット制御手段は、
    前記減算信号に加えて、前記送信信号の送信帯域を示す送信信号情報及び前記温度情報に基づいて、前記オフセット電圧を設定する、
    請求項１に記載の送信回路。
  8. 前記オフセット計算手段は、
    所定の帯域及び所定の温度において、前記ターゲット補正量ΔV(t)と複数の閾値との比較結果に応じて、異なる変化ステップ量候補が前記変化ステップ量ΔVOFST(t)として対応付けられたテーブルを有し、
    前記送信信号の送信帯域、送信電力、変調方式の少なくともいずれかを示す送信信号情報及び前記温度情報のうち少なくともいずれかに基づいて、前記複数の閾値及び前記変化ステップ量候補を補正し、
    前記ターゲット補正量ΔV(t)と補正後の前記複数の閾値との比較結果に対応付けられた補正後の変化ステップ量候補を用いて、前記オフセット電圧を設定する、
    請求項７に記載の送信回路。
  9. 前記電源電圧制御手段は、
    前記補正エンベロープ信号をプリエンファシスするプリエンファシス手段と、
    前記プリエンファシス手段の出力信号をデジタルアナログ変換する変換手段と、
    前記変換手段の出力信号を帯域制限し、不要な高調波成分を取り除くフィルタと、を具備し、
    前記プリエンファシス手段は、前記フィルタの入出力特性の逆特性に基づいて、前記補正エンベロープ信号をプリエンファシスする、
    請求項１に記載の送信回路。
  10. 前記送信信号の送信帯域を示す情報に基づいて、前記ローパスフィルタのフィルタ係数を決定する係数計算手段、を更に具備し、
    前記電源電圧制御手段は、
    前記補正エンベロープ信号に応じた電圧を出力する第１のレギュレータと、
    前記第１のレギュレータがサポートする帯域幅と異なる帯域幅をサポートし、前記補正エンベロープ信号に応じた電圧を出力する第２のレギュレータと、
    前記送信信号の送信帯域を示す送信情報に基づいて、前記補正エンベロープ信号の出力先を、前記第１のレギュレータ又は前記第２のレギュレータのいずれかに切り替える切り替え手段と、を具備し、
    前記ローパスフィルタは、前記フィルタ係数を用いて、前記エンベロープ信号に帯域制限する、
    請求項１に記載の送信回路。
  11. 前記係数計算手段は、
    前記送信帯域の幅と所定の閾値とを比較し、比較結果に応じて、前記ローパスフィルタの帯域幅を前記第１のレギュレータの帯域幅以下に設定する第１の係数、又は、前記ローパスフィルタの帯域幅を前記第２のレギュレータの帯域幅以下に設定する第２の係数のいずれか一方を前記ローパスフィルタに供給する、
    請求項１０に記載の送信回路。
  12. 前記第１のレギュレータは、
    前記第２のレギュレータと比較して、狭帯域幅、高効率であり、
    前記切り替え手段は、
    前記送信帯域の幅と所定の閾値とを比較し、前記送信信号の送信帯域の幅が所定の閾値より小さい場合は、前記第１のレギュレータを選択し、前記送信信号の送信帯域幅が前記所定の閾値より大きい場合は、前記第２のレギュレータを選択する、
    請求項１０に記載の送信回路。
  13. 請求項１に記載の送信回路を具備する、
    通信機器。
  14. 変調信号の同相成分であるＩ信号及び直交成分であるＱ信号を直交変調し、ベクトル変調波として出力する直交変調器と、電源電圧に応じて前記ベクトル変調波を増幅し、送信信号として出力する電力増幅器と、を具備する送信回路における送信方法であって、
    前記変調信号の包絡線情報であるエンベロープ信号を帯域制限し、帯域制限エンベロープ信号として出力し、
    前記エンベロープ信号を前記帯域制限における遅延量に等しい時間だけ遅延させ、遅延エンベロープ信号として出力し、
    前記帯域制限エンベロープ信号と前記遅延エンベロープ信号とに基づいて、オフセット電圧を設定し、
    前記帯域制限エンベロープ信号に前記オフセット電圧を加算することにより、前記帯域制限エンベロープ信号を補正して、補正エンベロープ信号を生成し、
    前記補正エンベロープ信号に応じた電圧を前記電源電圧として前記電力増幅器に供給し、
    前記補正エンベロープ信号のレベルを、前記遅延エンベロープ信号のレベル以上とする電圧を前記オフセット電圧として設定する、
    送信方法。
JP2010121664A 2010-05-27 2010-05-27 送信回路、通信機器、及び、送信方法 Pending JP2011250166A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010121664A JP2011250166A (ja) 2010-05-27 2010-05-27 送信回路、通信機器、及び、送信方法
US13/383,486 US8653902B2 (en) 2010-05-27 2011-05-12 Transmission circuit, communication apparatus, and transmission method
PCT/JP2011/002649 WO2011148582A1 (ja) 2010-05-27 2011-05-12 送信回路、通信機器、及び、送信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010121664A JP2011250166A (ja) 2010-05-27 2010-05-27 送信回路、通信機器、及び、送信方法

Publications (1)

Publication Number Publication Date
JP2011250166A true JP2011250166A (ja) 2011-12-08

Family

ID=45003583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010121664A Pending JP2011250166A (ja) 2010-05-27 2010-05-27 送信回路、通信機器、及び、送信方法

Country Status (3)

Country Link
US (1) US8653902B2 (ja)
JP (1) JP2011250166A (ja)
WO (1) WO2011148582A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037284A (ja) * 2013-08-15 2015-02-23 富士通株式会社 無線通信回路及び無線通信装置
JP2016521102A (ja) * 2013-06-06 2016-07-14 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 可変ブースト電源電圧を用いたエンベロープトラッカー
JP2016538761A (ja) * 2013-10-21 2016-12-08 スナップトラック・インコーポレーテッド 包絡線追跡システムのための包絡線経路内の信号の減らされた帯域幅

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9197175B2 (en) * 2011-06-08 2015-11-24 Broadcom Corporation Methods and systems for pre-emphasis of an envelope tracking power amplifier supply voltage
DE102012203177A1 (de) * 2012-03-01 2013-09-05 Zf Friedrichshafen Ag Zahnradsatz, insbesondere für ein Drehflügelflugzeug
JP6004836B2 (ja) * 2012-08-22 2016-10-12 ルネサスエレクトロニクス株式会社 電源装置、半導体装置、及びワイヤレス通信装置
KR20150095087A (ko) * 2014-02-12 2015-08-20 한국전자통신연구원 차동 신호 생성 장치 및 방법과 이를 포함하는 송신 장치 및 방법
US10314040B2 (en) * 2015-10-01 2019-06-04 Sony Corporation Device, method, and program
US10177828B2 (en) * 2017-05-04 2019-01-08 Movandi Corporation Amplitude and phase calibration at a transmitter chip in an antenna array
TWI739713B (zh) * 2021-02-04 2021-09-11 瑞昱半導體股份有限公司 用於發射機的增益控制電路及相關方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04119707A (ja) 1990-09-10 1992-04-21 Uchu Tsushin Kiso Gijutsu Kenkyusho:Kk 高効率増幅器
US6256482B1 (en) * 1997-04-07 2001-07-03 Frederick H. Raab Power- conserving drive-modulation method for envelope-elimination-and-restoration (EER) transmitters
US6084468A (en) 1997-10-06 2000-07-04 Motorola, Inc. Method and apparatus for high efficiency wideband power amplification
US7570931B2 (en) * 2006-06-02 2009-08-04 Crestcom, Inc. RF transmitter with variably biased RF power amplifier and method therefor
WO2008099464A1 (ja) * 2007-02-13 2008-08-21 Panasonic Corporation 電力増幅器
JP4905344B2 (ja) * 2007-12-20 2012-03-28 富士通株式会社 電力増幅装置
JP4992741B2 (ja) 2008-01-25 2012-08-08 富士通株式会社 電力増幅器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016521102A (ja) * 2013-06-06 2016-07-14 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 可変ブースト電源電圧を用いたエンベロープトラッカー
JP2015037284A (ja) * 2013-08-15 2015-02-23 富士通株式会社 無線通信回路及び無線通信装置
JP2016538761A (ja) * 2013-10-21 2016-12-08 スナップトラック・インコーポレーテッド 包絡線追跡システムのための包絡線経路内の信号の減らされた帯域幅

Also Published As

Publication number Publication date
US8653902B2 (en) 2014-02-18
WO2011148582A1 (ja) 2011-12-01
US20120119841A1 (en) 2012-05-17

Similar Documents

Publication Publication Date Title
WO2011148582A1 (ja) 送信回路、通信機器、及び、送信方法
KR101374068B1 (ko) 전력 증폭기에 의해 신호를 증폭하기 위한 방법, 전력 증폭기 시스템, 디바이스, 컴퓨터 프로그램 제품, 및 이의 디지털 저장 매체
US7888997B2 (en) Systems, methods, and apparatuses for linear envelope elimination and restoration transmitters
US8446980B2 (en) Distortion compensation circuit and a distortion compensation method
KR101067099B1 (ko) 왜곡 보상 장치 및 방법
US8565697B2 (en) Distortion compensation apparatus and method
US8023588B1 (en) Adaptive predistortion of non-linear amplifiers with burst data
US7869543B2 (en) System and method for synchronization, power control, calibration, and modulation in communication transmitters
US20160182100A1 (en) Circuit and method for providing a radio frequency signal
US20040198263A1 (en) Radio with a distortion compensation capability
US6931080B2 (en) Multiple stage and/or nested predistortion system and method
KR20100137000A (ko) 압축 검출을 이용한 전력 증폭기 사전왜곡 적응 방법 및 그 회로
JPWO2010084544A1 (ja) 高周波増幅器、無線装置及び制御方法
TW200838125A (en) Amplifying circuit and wireless communication device
EP2262104B1 (en) Wireless communication apparatus
JP5441817B2 (ja) 送信回路及び送信方法
JP2012182658A (ja) 送信装置及び歪補償方法
US9559732B2 (en) Wireless apparatus
Bala et al. Techniques to improve power amplifier energy efficiency for 5G
WO2024166752A1 (ja) 電力増幅システム、デジタルプリディストーション方法及びデジタルプリディストーション回路