KR101003662B1

KR101003662B1 - 오프칩 필터들의 제거를 위한 높은 동적범위 시변 집적수신기

Info

Publication number: KR101003662B1
Application number: KR1020067015372A
Authority: KR
Inventors: 알요샤 몰나르; 라울 마군
Original assignee: 미디어텍 인크.
Priority date: 2004-01-28
Filing date: 2005-01-28
Publication date: 2010-12-23
Also published as: US20090131007A1; CN1914790A; US7460844B2; US7885620B2; DE602005022979D1; WO2005074122A1; JP2007522728A; CN102361461B; EP1709730B1; CN102223154B; EP2242183A2; US20050164669A1; CN102361461A; EP2242183A3; US20120196554A1; US8577323B2; CN102223154A; US20110092176A1; KR20060129342A; TW200539563A

Abstract

본 발명은 LO 입력을 갖는 쿼드러쳐 혼합기를 제공한다. 쿼드러쳐 혼합기는 주파수 F_LO를 갖는 신호 및 주파수 F_SIG를 갖는 신호 입력을 수신하고, [F_LO-F_SIG] 및 [F_LO+F_SIG]의 주파수에서 높고, 그 외에서 낮은 출력 임피던스를 포함하는 출력을 갖는다. 출력 임피던스에 결합된 혼합기는 출력 임피던스와 상호작용하므로, 신호 출력에 나타나는 임피던스는 F_SIG가 소정의 신호 주파수라면, F_SIG의 주파수에 대해서 높고, 그 외의 주파수에서 낮다.

국부 발진기, 쿼드러쳐 수동 혼합기, 출력 임피던스, 입력 임피던스, 저잡음 증폭기, 트랜스컨던턴스

Description

오프칩 필터들의 제거를 위한 높은 동적범위 시변 집적 수신기{HIGH DYNAMIC RANGE TIME-VARYING INTEGRATED RECEIVER FOR ELIMINATION OF OFF-CHIP FILTERS}

본 출원은 2004년 1월 28일 출원된 미국 가출원번호 제60/539,702호의 우선권을 주장하고 있으며, 그 전체가 본 명세서에 참조로 포함되어 있다.

본 발명은 혼합기에 관한 것이며, 보다 구체적으로는 입력된 신호에 나타나는 임피던스가 원하는 신호 주파수에서는 높고, 원치않는 주파수에서는 낮은 쿼드러쳐 혼합기에 관한 것이다.

통상적인 셀룰러 이동 단말기들의 무선 주파수(RF) 수신기의 설계는 몇가지 설계 제약을 받는다. 제1 제약은 원하는 주파수 채널에서 매우 약한 신호를 신뢰성 있게 검출하는 능력의 제한이다. 제2 제약은 매우 강한 간섭 신호의 존재시 약간 더 강한 대역 내(in-band) 신호들만을 검출하는 능력이다. 예를 들어, GSM 시스템에 대해, 수신기는 20MHz 이상의 오프셋에서, 간섭 부재시에는 -108dBm의 세기를 갖는 신호를, 그리고, 0dBm의 간섭 신호 존재시에는 -99dBm의 세기를 갖는 신호를 신뢰성 있게 검출할 수 있어야 한다.

매우 강한 간섭 신호들이 야기하는 문제들을 해결하는 가장 평범한 해결법은 수신기의 입력에 매우 고품질 인자(Q) 대역통과 필터들을 사용하는 것이었다. 이 필터들은, 통상적으로는 보통 ~2.5dB 감쇠된 채로 수신 대역을 통과하고 대역 외(out-of-band) 신호들(예를 들어, 수신 대역으로부터 10~20MHz 떨어져 있는 신호들)을 약 20dB만큼 감쇠시키는 표면 탄성파(SAW) 필터이다. 이러한 필터들은 매우 선형적이고, 통상적으로 대역 외 간섭 신호들을 대역 내 간섭과 거의 동일한 레벨(-23dBm)로 감소시킨다.

그러나, 이러한 방안과 연관된 몇 가지 단점들이 있다. 첫째, 대역 내 감쇠는 약한 신호의 검출을 더 어렵게 만드는 경향이 있어서, 필터 뒤에 훨씬 더 민감한 수신기가 필요하게 된다는 것이다. 보다 중요한 것은, 이에 후속하는 능동 회로들과 동일한 처리로 SAW 필터들 또는 그 등가물을 구현하는 어떠한 실용적인 방법도 현재로는 없으며, 이들은 통상적으로 CMOS 또는 BiCMOS 처리 및 실리콘 또는 실리콘 게르마늄 기술을 이용하여 산출된다. 그 결과, SAW 필터들의 비용이 상당히 증가하게 되고, 통상의 핸드셋 내의 중요한 회로 기판 영역을 똑같이 차지하게 된다. 이러한 문제는 이동 핸드셋이 호환가능하게 되는 다른 주파수 대역의 확산에 의해 더 악화된다.

도 1은 다중 대역 호환성을 제공하기 위한 전형적인 종래 기술 시스템(100)의 도면이다. 각 대역이 다른 통과 대역 및 다른 저지 대역(stop band)을 갖기 때문에, 각 대역은 개별 SAW 필터(102A)를 필요로 하고, 결과적으로, 개별 수신기 입력(104A)과 입력 포트들을 분리할 뿐만 아니라, 임의의 송신/수신(T/R) 스위치(106A) 또는 유사 장치로부터의 출력들을 분리한다.

도 2는 종래 기술에 따른 선형 시변(LTV) 저역 통과 필터(200)의 도면이다. 필터(200)는, 3개의 캐패시터와 2개의 스위치를 결합함으로써 구축될 수 있으며, 스위칭된 캐패시터 필터들의 분리 영역 및 전혀 무관한 영역에서 사용될 지도 모른다. 주파수 F_SW의 차동 전류가 V_O+와 V_O- 포트를 통해 구동될 수 있다. 결과적인 필터의 대역폭은 (C_i/C_o)ㆍF_SW와 같다. 주파수 F_SW+ dF(여기서, dF는 오프셋 주파수)에서 V_i에 전류 신호를 인가하면, 주파수 dF만큼의 차동 출력 전압 (V_O+- V_O-) 및 대역폭 (C_i/C_o)ㆍF_SW의 필터링된 진폭이 생성된다. 입력 전압 V_i은 2ㆍ(C_i/C_o)ㆍF_SW의 대역폭으로 F_SW에 집중된 LTV 대역 통과 필터에 의해 부분적으로 필터링된다.

발명의 개요

본 발명에 따르면, 쿼드러쳐 혼합기가 갖는 공지된 문제들을 극복하는 쿼드러쳐 혼합기를 제공한다.

특히, 신호가 미리결정된 신호 주파수인 경우, 그 신호 입력에서는 고임피던스를, 그 외의 주파수에서는 저임피던스를 제공하는 쿼드러쳐 혼합기를 제공한다.

본 발명의 예시적인 실시예에 따르면, 국부 발진기(LO) 입력을 갖는 쿼드러쳐 혼합기가 제공된다. 쿼드러쳐 혼합기는 주파수 F_LO를 갖는 신호 및 주파수 F_SIG를 갖는 신호 입력을 수신하고, ｜F_LO - F_SIG｜ 및 ｜F_LO + F_SIG｜의 주파수에서는 높고, 그 외의 주파수에서는 낮은 출력 임피던스를 포함하는 출력을 갖는다. 이 출력 임피던스에 결합된 혼합기는 출력 임피던스와 상호 작용하므로, 신호 입력에 나타나는 임피던스는 F_SIG가 미리결정된 신호 주파수인 경우, F_SIG에서의 신호에 대해서는 높고, 그 외의 주파수에 대해서는 낮다.

본 발명은 많은 중요 기술적 이점을 제공한다. 본 발명의 중요 기술적 이점 중 하나는 다른 표준 무선 수신기의 광대역 선형성을 증가시키는 능력이다. 이는 결국 외부 하이-Q 필터 없는 구현예들을 허용하므로, 비용을 상당히 줄일 수 있다.

본 기술 분야의 숙련자들은 도면을 참조하여 다음 상세한 설명을 읽어보면, 본 발명의 이점 및 우수한 특징들과 함께 그 외의 중요한 양상들을 더 인식할 것이다.

도 1은 다중 대역 호환성을 제공하기 위한 전형적인 종래 기술 시스템을 도시한 도면.

도 2는 종래 기술에 따른 선형 시변(LTV) 저역 통과 필터를 도시한 도면.

도 3A는 본 명세서에 기술된 발명을 사용하여 쿼드러쳐 대역 GSM 호환성을 제공하기 위한 전형적인 시스템을 도시한 도면.

도 3B는 본 발명의 예시적인 실시예에 따라 주파수 선택성을 이용하는 시스템을 도시한 도면.

도 4는 본 발명의 예시적인 실시예에 따라 추가의 입력 LC 공진기를 사용하는 고성능 응용 시스템을 도시한 도면.

도 5A 내지 도 5C는 MOSFET 기반의 수동 혼합기의 시변 입력 저항의 결과로서 선형성이 얼마나 저하될 수 있는지를 논증하는 차트(500, 502, 504).

도 6은 본 발명의 예시적인 실시예에 따라서, 함께 접속된 입력들을 갖는 전형적인 I/O 혼합기로부터 기인하는 위상 의존성 저항(phase dependent resistance)의 차트.

도 7은 본 발명의 예시적인 실시예에 따른 시스템을 도시한 도면.

도 8은 본 발명의 예시적인 실시예에 따른 시스템을 도시한 도면.

도 9는 입력 신호의 결과로서 스위치 저항을 도시한 도면.

도 10은 본 발명의 예시적인 실시예에 따라서 혼합기 선형성을 개선하기 위한 상보적 CMOS 스위치를 도시한 도면.

도 11A 내지 도 11C는 본 발명의 예시적인 실시예에 따른 전형적인 드라이브 구조를 도시한 도면.

도 13은 본 발명의 예시적인 실시예에 따라서 LNA 입력에 임피던스 정합을 수행하는 동시에 밸룬(balun) 기능을 수행하기 위한 회로를 도시한 도면.

다음의 설명에서, 명세서 및 도면 전반에 걸쳐 동일한 부분에 대해서는 동일한 참조 번호로 표시하였다. 도면은 실제 비율이 아닐 수도 있으며, 어떤 구성 요소는 개괄적 또는 개략적 형태로 도시될 수 있고, 명료성과 간결성의 관점에서 상업적 명칭으로 식별될 수도 있다.

한 예시적 실시예에 있어서, 본 발명은 종래에는 예컨대 SAW 필터를 이용하여 달성할 수 있었던 것처럼, COMS 집적 회로 상에서 매우 강한 대역 외 간섭이 존재하는 경우, 외부의 하이-Q 필터링을 필요로 하지 않고도 약한 대역 내 신호를 검출할 수 있도록 한다. 이들 회로는 예컨대 풀 쿼드-대역(full quad-band) GSM/DCS/PCS 동작 등의 다중 대역 동작을 가능하게 하도록 적절한 LO와 결합될 수도 있다. 더욱이, 외부 필터에 대한 종래의 요구조건 제거에 따라, 결합된 입력의 비교적 넓은 대역폭은 수신기에 필요한 입력 수를 감소시킬 뿐만 아니라 T/R 스위치로부터 요구되는 출력도 마찬가지로 감소시킬 수 있다. 예컨대, GSM/DCS/PCS 핸드셋에서, 종래에는 3개의 탭을 필요로 하였지만 2개의 탭만을 사용할 수도 있다.

다른 예시적인 실시예에서, 수신기의 전단(front-end)은 저잡음 증폭기(LNA)와 수동 혼합기를 접속함으로써 SAW 필터 또는 다른 유사한 구성 요소 없이도 구현 가능하다. 본원에서 사용하는 바와 같이, 접속은 직접 접속, 하나 이상의 개재 구성 요소를 통한 접속 또는 다른 적절한 접속을 포함할 수 있다. 이러한 구성은 강한 대역 외 차단 신호가 존재하는 경우에도 약한 RF 신호를 다운컨버트한다. LNA는 LNA 부하에 전달되는 전류 신호가 임의의 트랜스컨덕턴스 비선형성으로부터 허용가능한 낮은 왜곡이 공급되도록 허용하는 고선형 트랜스컨덕터 또는 그 밖의 적절한 구성요소를 포함할 수 있다. LNA의 출력은 혼합기의 시변 특성을 수신 신호를 낮은 중간 주파수(IF) 또는 기저 대역 신호로 다운컨버트하는 데에 이용할 수 있도록, 혼합기의 입력에 접속된다. 추가로, 혼합기의 입력은 LNA의 부하 회로망의 일부로서 동작한다. 이러한 접속은 혼합기의 시변 특성으로 인해 대역 통과 필터로서 기능하는 혼합기의 입력 임피던스가 LNA의 출력 전압을 필터링할 수 있도록 한다. 이러한 필터링 동작은 원치않는 간섭 신호의 진폭을 감소시킬 뿐만 아니라 간섭 신호로 인한 전압 레벨을 감소시켜 LNA의 선형성도 증가시키는데, 간섭 신호로 인한 전압 레벨을 감소시키지 않으면 LNA가 비선형 동작 모드로 구동할 수 있으며, 원하는 수신 신호의 상호 변조 및/또는 이득 감소를 초래할 수도 있다.

다른 예시적인 실시예에서, LNA는 단일 종단형-차동형 변환 정합 회로망(single-ended-to-differential converting matching network)을 이용한 의사 차동형 고축퇴 공통 소스 증폭기(pseudo-differential, heavily degenerated common source amplifier)일 수 있다. 대안으로, 단일 종단형 LNA, 완전 차동형 LNA 또는 그 밖의 적절한 LNA 회로도 사용 가능하다. LNA 부하 회로망은 수동 혼합기의 입력과 병렬로 접속되는 병렬 인덕터/커패시터(LC) 회로망을 포함할 수 있다. 대안으로, 혼합기의 입력과 병렬로 접속되는 RF 쵸크, LNA와 혼합기의 입력 사이에 접속되는 변압기, 또는 그 밖의 적절한 부하 회로망도 사용 가능하다.

수동 혼합기는 그 입력 포트에 제공되는 신호에 대한 소정의 대역 통과 응답을 제공하는 임의의 적절한 혼합기일 수 있다. 일 구현예로, 혼합기는 쿼드러쳐 LO 신호에 의해 구동되는 2개의 이중 평형 수동 혼합기를 포함할 수 있다. 적절한 기술을 이용하여, 혼합기 스위치에서 높은 선형성과 신뢰성을 확보한다. 예컨대, 혼합기의 출력 부하는 혼합기의 유효 대역폭을 설정하도록 동작하는 하나 또는 수개의 큰 커패시터를 포함할 수 있다. 이러한 대역폭은 혼합기의 출력의 저역 통과 대역폭에 영향을 줄 뿐만 아니라, 혼합기의 입력에 나타나는 대역 통과형 응답의 대역폭을 그 중심이 LO 또는 기준 주파수 부근에 위치하도록 설정한다. 이에 따른 대역 통과 특성은 큰 주파수 간격으로 분리되어 있는 간섭 신호들을 감쇠시킴으로써, 혼합기 및 후속 회로에 과부하가 걸리지 않도록 할 뿐만 아니라, 그러한 간섭 신호들이 LNA의 출력에 과부화가 걸리지 않도록 보증하는데 도움을 준다.

또한, LC 탱크가 대략 LO 주파수의 두배로 동조되는 경우와 같이 출력과 직렬로 배치되는 LC 탱크를 이용함으로써 선형성, 이득 및 잡음 지수가 더 개선될 수 있다.

도 3A는 본 명세서에 기술된 혼합기(105B)를 이용하여 필터없이도 쿼드 대역 GSM 호환성을 제공하는 예시적인 시스템(300A)을 도시하는 도면이다.

도 3B는 본 발명의 예시적인 실시예에 따라 주파수 선택성을 이용하는 시스템(300B)을 도시한 도면이다. 시스템(300B)은 LNA 입력 정합 달성에 통상 이용하는 것과 같은 로우-Q LC 공진기 기반 필터를 필요로 하지 않으며, 대신 선택적으로 이 주파수는 LNA 스테이지 이후까지 다음으로까지 연기된다. 이것을 달성하기 위해서, LNA 입력은 종래의 수신기보다 더 선형, 예컨대 종래의 GSM 수신기보다 약 20dB 더 선형이어야 한다. 한 예시적인 실시예에 있어서, 입력 SAW 필터의 대역 내 감쇠에 의해 잡음 지수가 더 이상 저하되지 않기 때문에 잡음 지수를 증가시켜 선형성을 부분적으로 개선시킬 수 있다. 그러나, LNA의 출력 선형성은 입력으로부터의 강한 차단 신호가 이미 통상적으로 10dB 내지 20dB 만큼 증폭되었기 때문에 신호 처리에 상당한 어려움을 줄 수 있다. 예컨대, 입력 상의 0dBm 신호는 출력에서 대략 +15dBm, 또는 대략 4 볼트 피크 스윙(통상의 온칩 임피던스 200Ω의 경우)이 되는데, 이는 선형 RF 집적 회로에서는 허용되지 않는 큰 스윙이다. 이러한 문제는, LNA 출력에, 그 중심이 원하는 주파수에 위치하도록 하는 하이-Q 대역 선택 출력 임피던스와, 대역폭 외의 고전력 간섭 신호가 LNA 출력이 충분히 선형인 전압 레벨로 감쇠되기에 충분히 좁은 대역폭을 제공함으로써, 극복할 수 있다.

LNA(316)의 보다 나은 구동을 위해서 우선 수신 신호를 임피던스 정합(314)을 통해 전압 스윙을 증대시키는 한편 전류 스윙은 감소시킨다. 이 LNA는 임피던스 정합을 거친 신호를 증폭시킨 후에 그것을 전류 형태로 2개의 수동 혼합기(302A, 302B)와 병렬로 커패시터(318)와 인덕터(320)로 구성된 LC 탱크로 이루어진 부하로 보낸다. 이들 수동 혼합기는 국부 발진기 신호에 의해 스위칭되는데, 혼합기(302A)는 O도 위상에서 버퍼(310)로부터의 신호에 의해 스위칭되고, 혼합기(302B)는 90도 위상에서 버퍼(312)로부터의 신호에 의해 스위칭된다. 각 혼합기(302A, 302B)는 큰 커패시터(각각 308A, 308B)에 의해 부하가 걸린 후에 추가 처리의 기저 대역 체인(각각 304, 306)을 구동시킨다.

하이-Q 임피던스는 LNA에 후속하는 수동 혼합기들(302A, 302B)의 시변 동작에 의해 제공된다. 이하에 기술된 바와 같이, 수동 스위칭 혼합기들(302A, 302B)은 스위칭 주파수의 중심에 동조된 하이-Q 필터를 제공하기 위해 스위칭 주파수 또는 LO 주파수를 갖는 자신의 출력 임피던스의 주파수 응답을 컨볼브(convolve)하도록 작용할 수 있다. 그 결과 혼합기들(302A, 302B)의 시변 입력 임피던스는 임의의 다른 부하 회로와 조합하여, LNA의 출력 부하를 설정하고, 이에 따라 그 이득을 설정한다. 이 임피던스는 협대역 피크의 형태를 취하고, 이러한 대역 외 신호들은 대역 내(in-band)의 신호들에 비해 LNA 출력에서 감쇠되는 경향을 보일 것이며, 그 결과 LNA 출력 및 후속 회로에 대한 선형성 요구조건들이 줄어들 것이다.

이러한 필터링 동작과 동시에, 혼합기는 그 입력을 저역 통과 필터링된 기저대역(baseband) 또는 낮은 IF 신호(들)로 다운컨버트하도록 동작한다. 예시적인 실시예에 있어서, 혼합기는 동위상(in-phase) 출력(304) 및 쿼드러쳐 출력(306) 신호들을 생성하도록 구성될 수 있다. 다른 실시예에서는, 고전압 스윙 LO 신호들을 사용하여, 스위치들이 높은 선형 모드로 동작하도록 혼합기를 구동한다. 이 고전압 LO의 구현은 고스윙 하에서도 신뢰성을 보장하는 특정 고스윙(high-swing) 구동기들 및 혼합기 바이어싱 기술들을 필요로 한다.

스위칭 혼합기들(302A, 302B) 등의 수동 혼합기들의 일 특징은, 이들이 양방향성이므로 그들의 입력과 출력 임피던스들 간의 시변 상호작용을 발생시키는 경향을 있다는 것이다. 전술한 스위칭-커패시터 효과와 마찬가지로, 이는 수동 혼합기들(302A, 302B)의 출력상에 놓여진 대용량 커패시터들(308A, 308B)이 혼합기와 상호작용하여, 스위칭 주파수의 중심 또는 그 부근에 입력 대역 통과 임피던스 응답을 형성하도록 LO를 갖는 주파수 영역 내에 컨볼브되는 출력 저역 통과 필터를 형성한다는 것을 의미한다.

도 4는 본 발명의 예시적 실시예에 따라, 부가 입력 LC 공진기를 사용하는 고성능 응용들에 대한 시스템(400)을 도시한 도면이다. 시스템(400)은 부가적인 필터링을 제공할 뿐만 아니라 입력에 접속된 커패시턴스가 응답을 이조(detuning)하지 못하게 한다. 간단한 용량성 부하에 대한 경우로서, 이 회로는 하이-Q 입력 대역 통과 임피던스를 제공한다.

전술한 바와 같이, 상기 이점은, 입력 임피던스의 대역 통과 형태가 그들이 전압들로 변환되기 전에 대역 외 전류 모드를 감쇠시키는데 사용됨으로써, 회로를 비선형으로 구동하기 전에 LNA의 입력에 인가될 수 있는 대역 외의 신호 강도를 증가시킬 수 있다는 것이다. 불행하게도, 단순 스위칭 용량성 구조들은, 도 4에 나타낸 바와 같은 차동 구현들에서조차도, 셀룰러 핸드셋(cellular handset)들 등의 고성능 응용들에 적합하지 않다. 이러한 문제들은 일차적으로는, 전형적으로 요구되는 쿼드러쳐 출력들의 생성 및 혼합기의 선형성을 수반한다.

인덕터(402) 및 커패시터(404)는 원하는 수신 주파수 또는 그 부근의 피크 임피던스를 갖는 병렬 공진 탱크를 형성한다. 이러한 탱크는 스위치들(406, 408, 410, 412)로 이루어진 수동 혼합기와 병렬이다. 임의의 주어진 시간에서, 스위치(408, 412)가 닫혀 있거나, 아니면 스위치(406, 410)가 닫혀 있으면, Vsw의 매 반주기마다 극성을 교대로 바꾸면서 Co 양단에 탱크를 접속시킨다.

도 5A 내지 도 5C는, MOSFET-기반 수동 혼합기의 시변 입력 저항의 결과로서 선형성이 어떻게 열화될 수 있는지를 설명하는 도면이다. 그 결과는 도 5B 및 도 5C에 나타낸 바와 같이, LO 주파수 근처의 입력 신호에 의해 보여지는 유효 평균 임피던스가 LO와 RF 간의 위상 관계에 의존하게 된다. RF 주파수 F_RF가 LO 주파수 F_LO와는 오프셋 dF만큼 상이하여 F_RF = F_LO + dF를 만족한다면, 이는 주파수 dF만큼 RF 신호에 대한 진폭 변조를 초래하며, 2차 비선형 효과들을 잠재적으로 유도하며, 원하는 블로커 감쇠(blocker attenuation)를 효과적으로 감소시킨다. 또한, 비선형은 큰 드레인-소스 전압 V_ds가 스위칭 소자들에 걸쳐 나타나는 경우 혼합기 내의 FET 스위칭 소자들을 사용할 때 발생할 수 있다. 드레인 영역 근처의 채널 핀치 오프 및 단채널 소자들에 대한 속도 포화 등 FET 트랜지스터들 내의 수많은 물리적 영향들로 인해, FET 스위치의 저항은 전형적으로 채널 전압의 함수가 되며, 그 결과, 스위치 전압과 전류 간의 비선형성을 초래한다. 저항은 V_ds 진폭이 0에 접근함에 따라 더욱 선형적으로 되기 때문에, 이러한 비선형성은 소자의 Vds를 가능한 낮게 유지함으로써 감소될 수 있다. 이러한 문제는 공칭 Rch를 낮춤으로써 부분적으로 해결될 수 있지만, Vds를 감소시키는데 있어 부가적 또는 대안적 방법들이 사용될 수도 있다.

도 6은 본 발명의 예시적 실시예에 따라, 입력들이 함께 접속된 대표적 I/Q 혼합기로부터 발생하는 위상 의존성 저항(phase dependent resistance)의 차트(600)이다. 동위상(in-phase)(I) 및 쿼드러쳐(Q) 신호들이 필요한 경우에는, 혼합기부는 동위상 및 쿼드러쳐 LO 신호들 각각에 의해 구동되는 2개의 혼합기들로 구성될 수 있다. 종래의 구현예에서는, 2개의 혼합기들의 혼합 동작들 간의 상호작용을 회피하기 위해, 통상적으로 2개의 혼합 코어들 간의 일부 절연이 요구된다. 그러나, 이 경우, I 및 Q 혼합기들의 RF 입력들을 함께 고정(tying)함으로써 몇 가지 이점들이 얻어진다. 제1 이점은 단순성(simplicity)인데, 이는 모든 능동 입력 회로들(예컨대, LNA)을 공유할 수 있으므로 전력 소모를 줄일 수 있다는 것이다. 제2 이점은, I 및 Q 혼합기들이 90도의 위상차를 갖기 때문에, 2개의 혼합기들의 시변 입력 저항의 제2 고조파 성분이 서로 상쇄되는 경향이 있어서, 상술된 위상 의존성 저항을 제거함으로써 의도하지 않은 측파대(sideband) 생성을 줄일 수 있다는 것이다.

도 7은 본 발명의 예시적 실시예에 따른 시스템(700)을 나타내는 도면이다. LO의 제1의 ¼ 주기에 대해서는, 스위치(702, 708)가 온(on) 상태이다. 이어서, LO의 제2의 ¼ 주기에 대해서는, 스위치(702, 704)가 온 상태이다. LO의 제3의 ¼ 주기에 대해서는, 스위치(704, 708)가 온 상태이며, LO의 제4의 ¼ 주기에 대해서는, 스위치(706, 708)가 온 상태이다. 이 구성의 한가지 단점은, 임의의 순간에 I 및 Q 혼합기들의 출력들이 함께 단락된다는 것이다. 단락되는 것의 정확한 구성이 매 LO의 ¼ 주기마다 바뀌기 때문에, 출력 커패시터들 간의 전하 공유는 급속 누설 경로를 생성할 수 있다. 예를 들어, 제1의 ¼ 주기에서는, CI+가 CQ-로, CI-가 CQ+로 단락되어 각 쌍이 동등한 전압을 갖게 되며, 제2의 ¼ 주기에서는, CI+가 CQ+로, CI-가 CQ-로 단락된다. 이러한 변화가 발생하기 위해서는, (VI/2)ㆍCQ의 전하가 CI+로부터 CI-로 전이되어야 하며, 이는 출력 커패시터들의 급속 방전, 저 주파수 이득의 심각한 감소 및 유효 대역폭의 대폭적인 증대를 필요로 할 것이나, 이들 모두를 수용할 수는 없다. 따라서, 위상 의존성 임피던스 및 쿼드러쳐 다운컨버전의 문제점들을 극복하는 처리에 있어서, 이전에는 인식하지 못했지만 반드시 언급되어야 할 새로운 문제점이 도입된다: I 와 Q 사이의 누설.

누설 문제를 기술하는 대안의 방법은, 이러한 누설이 주파수 2ㆍF_LO에서 발생한다는 사실에 주목하는 것이다. 혼합기 Zi(ω_RF)의 입력에서 나타나는 임피던스를 병렬 조합 Z_o(ω_LO-ω_RF)∥Z_o(ω_LO+ω_RF) (여기서 Z_o(ω)는 주파수 ω에서 혼합기의 출력에 의해 나타나는 임피던스임)으로 볼 수 있다. 대용량의 커패시터들을 혼합 기의 출력들에 배치시키는 것은 ω_RF→ω_LO에 따라 Z_o(ω_LO-ω_RF)→∞ 인 것을 의미하지만, Z_o(ω_LO+ω_RF)에 대해서는 매우 작은 값의 임피던스가 된다. 저임피던스, 고주파수의 항은 고임피던스 저주파수 항을 분로(shunt)시키는 경향이 있으며, 이는 이득을 감소시키며 대역폭을 증가시킨다. 이러한 효과는, 제2 고조파 분로 효과가 RF와 LQ 간의 순간적 위상이 90도일 때에만 작용하여, 다운컨버트된 신호가 어쨋든 영점을 통과하는 경우에 주로 작용하기 때문에, 통상의 단일 위상(넌-쿼드러쳐)의 경우에 대해서는 나타나지 않는다.

도 8은 본 발명의 예시적 실시예에 따른 시스템(800)을 나타내는 도면이다. 스위치(802, 804, 806, 808)의 동작은 도 7의 스위치(702 내지 708)에 관해 전술된 바와 같이 발생한다. 공진 병렬 LC 탱크들(810, 812, 814, 816)을 대용량 출력 커패시터들 CI 및 CQ에 직렬로 부가하고 이들을 대략 2ㆍF_LO로 동조함으로써, 임피던스는 F_LO - F_RF 및 F_LO + F_RF 양쪽 부근의 값으로 상승할 수 있다.

|ω_LO-ω_RF|의 작은 값에 대해서는 LㆍQㆍ(ω_LO+ω_RF)의 값을 사용하고, 보다 큰 값에 대해서는 1/(C_Lㆍ|ω_LO-ω_RF|)의 값을 사용함으로써, 공진 탱크들은 쿼드러쳐 다운컨버젼을 허용하면서 혼합기의 주파수 선택성을 회복하는데 사용될 수 있다. 이러한 탱크 추가의 제2 이점은, (저주파수 의미에서 여전히 출력 커패시턴스를 추적하면서) RF 의미에서 스위치들의 소스를 추적하고 있는 스위치들의 드레인들을 허용하여, 신호-의존성 V_ds가 감소하게 되므로 선형성이 증가한다는 것이다.

도 11A 내지 도 11C는 도 8에 도시된 바와 같이, 본 발명의 예시적인 실시예에 따른 회로 파라미터들을 보여주는 차트 1100A 내지 1100C이다. 차트 1100A는, Zbb= 1/sCo이고 Zin 및 Z_2LO가 동조된 RLC들인 혼합기의 관련 임피던스들의 예시도를 도시한다.

도 11B는 Zbb, Zin 및 Rch의 조합 함수로서의 출력 임피던스의 예시적인 차트 1100B를 도시한다. 1100A의 임피던스가 제공되나, F_LO에 이동된 Zin이 기저대역상에 중심설정된다. 이러한 형태는 Zin이 유효 Zout에 미치는 영향을 보여준다.

도 11C는 Zin, Rch, 주파수가 이동된 Zbb 및 Z_2LO의 조합에 기초한 입력 임피던스의 예시적인 차트 1100C를 도시한다. 이 차트는 Zin과 이동된 Z_2LO 사이의 상호작용이 어떻게 최대 유효 Zin을 설정하는지 보여준다. 또한, 이 차트는 이러한 임피던스들이 입력 대역폭을 설정하는 이동된 Zbb와 어떻게 상호작용하는지 보여준다. 최종적으로, 이 차트는 Rch가 유효 Zin의 광역 감쇠를 어떻게 제한하는지 도시한다.

MOSFET들과 같은 FET 장치들을 사용한 구현들에서, 스위치가 턴온하는 시점 및 온-상태(on-state) 동안의 스위치의 컨덕턴스 모두는 LO-구동 게이트 전압 뿐만 아니라 입력 소스 전압 및 출력 드레인 전압에도 의존한다. 한 결과로, 도 9의 유효 혼합 파형에 도시된 바와 같이, 강한 입력 신호들은 트랜지스터의 스위칭 시점을 조정할 수 있다. 제2 효과로, 강한 입력 신호들은 gds 및 스위치의 Ron을 조정할 수도 있으므로, 결국 차단기 신호 감쇠의 정도가 변한다. 이러한 두 효과들은 모두 혼합기에서 비선형성을 유발하여, 성능을 저하시킨다.

도 9는 소스(입력) 전압의, 주어진 스위치의 저항에 대한 효과를 도시하는 그래프(900)이다. 피크 저항(901)은 대역 외 신호들의 감쇠에 관련하기 때문에, 큰 신호들로 인한 저항의 변화는 절대로 원치 않는 큰 대역 외 신호들을 초래하는 2차 비선형성을 의미한다. 또한, V_S의 변화들이 스위치(902)의 턴온시간(turn-on-time)을 변화시킴을 알 수 있다. 그러한 시간적 변동은 원하는 신호들과 원치 않는 신호들 모두를 변화시키는 방식으로 혼합기의 특성들에 영향을 준다.

도 10은 본 발명의 예시적인 실시예에 따라 혼합기의 선형성을 향상시키는 상보적 CMOS 스위치들(1000)의 도면이다. 상보적 COMS 스위치들(1000)의 구성은 PMOS 스위치들(1002A 내지 1002D)이 NMOS 스위치들(1004A 내지 1004D)과는 상보적인 방식으로 소스 전압 V_S의 변화들에 응답하도록 하여, 1차로 RF 입력의 큰 신호들로 인한 트랜지스터 컨덕턴스의 변화들을 상쇄시키고, 소스 전압 및 드레인 전압과는 비교적 무관한 성향의 컨덕턴스를 유도하여, 선형성을 향상시킨다. 마찬가지로, 개별 스위칭 트랜지스터들의 유효 전이점들에서의 변화들은 반대의 극성을 가지므로, 1차로 이들의 효과들이 상쇄되는 경향이 있다. 상보적 스위치들을 사용하는 것이 혼합기의 모든 포트들에서 기생 커패시턴스를 증가시키지만, 추가적인 회로를 구동시킬 필요는 없다. 차동 혼합기에서는, 통상적으로 상보적인 LO 신호들이 상보적 스위치들이 없어도 두 개의 차동 위상들을 구동시킬 필요가 있으므로, LO가 구동하는 NMOS 및 PMOS 극성은 간단히 전환될 수 있다. 통상적으로, PMOS 트랜지스터는 NMOS와 비교하여 비율이 일정해야 하므로, 동일 컨덕턴스, 즉 동일 값 μㆍC_OXㆍW/L을 갖는다.

해결해야 할 추가적인 문제점은, 혼합기 스위치가 온(on)일 때, 그 스위치들 내의 과도한 잡음 생성 및 그 밖의 문제들을 피하기 위해, 혼합기 스위치의 직렬 저항이 비교적 낮아야 한다는 것이다. 또한, 스위치들의 직렬 저항은 혼합기의 입력에서 획득가능한 대역 외 감쇠량에 대한 한계를 설정하며, 도 11C에 도시되어 있는 바와 같이, 대역 내 감쇠와 대역 외 감쇠의 비는 혼합기의 입력이 나타내는 임피던스와 혼합기 스위치들의 직렬 저항 간의 비와 대략적으로 동일하다. 가능한 한 총 게이트 폭을 갖고 온(on) 시에 가장 큰 게이트 전압을 갖는 짧은 채널 길이의 트랜지스터들을 사용하여, 이러한 문제들을 피할 수 있다.

높은 게이트 구동 스윙은 혼합기 스위치들의 직렬 저항을 최소화하는 것이 바람직하다. 또한, 증가된 스윙은, rd에 의하여 유도된 소스 전압의 차와 LO에 의해 부과된 dc 게이트-소스 전압의 차 간의 비율인 dV_S/V_gs와 대략적으로 동일한, RF 및 LO 전압 간의 비인 V_RF/V_LO를 감소시킴으로써 혼합기의 유효 선형성을 향상시킬 수 있다. 이 비율은 RF 신호들이 혼합기 스위치들의 컨덕턴스에 미치는 영향에 대략 비례하고, 선형성에 직접적으로 관련된다. 마찬가지로, 높은 스윙은 빠른 변환들을 내포하기 때문에, 높은 스윙인 V_S의 변화가 변환 시간에 덜 영향을 주고, 선형성에 관련을 가진다는 것을 의미한다. 이상적으로 V_gs를 가능한 높게 하여, CMOS 장치에서 산화물의 분해 전압인 V_box에 가깝게 할 수 있다. LO 구동 신호는 전형적으로 대략 사인파이고 바이어스 지점으로부터 동일한 최대 및 최소 편차를 갖기 때문에, 게이트들(LO 입력들)과 다른 포트들(소스, 드레인, 및 벌크) 간의 임의의 바이어스 전압 차가 이러한 전압 차에 부가되어 트랜지스터를 고장 내지 않고 가능한 최대 스윙을 감소시킬 수 있다. 따라서, 게이트, 드레인, 소스 및 벌크에 동일한 전압을 제공하는 것이 일반적으로 바람직하다. 트리플-웰 또는 실리콘-온-인슐레이터(SOI)와 같이, N-타입 및 P-타입 트랜지스터들이 벌크로부터 dc 절연되게 허용하는 프로세스들에서는, 이는 (전형적으로 요구되는 출력 레벨에 기반을 둔) 바이어스 전압을 선택하고 선택된 바이어스 전압으로 벌크들을 고정(tying)시킴으로써 달성될 수 있는데, 이는 큰 저항들(resistances)을 통해 드레인들(기저대역 출력들) 및 게이트들을 상기 바이어스 전압에 고정한 다음 RF 및 LO 신호들에서 AC 커플링을 달성하면서 이루어진다.

도 12는 본 발명의 예시적인 실시예에 따른 예시적인 구동 구조(1200)의 도면이다.

큰 LO 전압 스윙(예컨대, LO 스윙 = 2ㆍV_box)을 달성하는 한가지 난점은 LO 구동 회로가 이 신호를 생성해야 한다는 것이다. 완전히 능동적인 방안은 임의의 출력 장치는 본래 이러한 큰 전압 스윙(예를 들어, 2ㆍV_box)을 경험하게 되어, 붕괴되기 쉽게 된다는 문제에 직면하게 된다. LO에 의해 구동되는 게이트들을 갖는 FET 장치들을 이용하여 혼합기를 구현하면, LO 입력 임피던스는 큰 용량성을 갖게 된다.

LO 버퍼는 한쌍의 CMOS 인버터들(1202A, 1202B)로 이루어져 있으며, 이들은 차동적으로 구동되며 각각 NMOS 트랜지스터들(1206, 1210) 및 PMOS 트랜지스터들(1208, 1212)로 구성된다. 인버터들(1202A, 1202B)의 출력은 각각 2개의 인덕터들(1204A, 1204B)을 통해 차동적으로 혼합기(1216)를 구동시킨다. 이 인버터들은 임의의 입력 캐패시턴스와 공진하여 증가된 전압 스윙을 발생시킨다. 이 스윙의 진폭은 버퍼의 반주기마다 이용가능한 전하만큼 설정된다. 전하는 캐패시터(1214)에 저장되며, I_bias에 의해 계속적으로 충전되며, 인버터들(1202A, 1202B)에 의해 교대로 방전된다.

상보적인 푸쉬-풀 구동기들(1202A, 1202B)을 사용하여 적당한 효율을 얻을 수 있는 한편, 혼합기의 LO 입력 캐패시턴스와 공진하도록 선택된 값을 갖는 출력과 직렬로 배치된 인덕터(1204A, 1204B)가 대략 인자 Q 만큼 전압 증대를 가능하게 하고, 여기서 Q는 인덕터와 혼합기 입력 캐패시턴스로 이루어진 LCR 공진기의 품질 인자이다. Q>2로 선택함으로써, 구동기의 출력에서의 스윙을 항복 전압보다 작게 유지할 수 있는 한편, 원하는 피크-투-피크 스윙(예를 들어, 약 2ㆍV_box)을 구동할 수 있다. 선택적으로는, 추가적인 기술을 사용하여 출력 스윙이 공진값 Q와 무관하게 만들 수 있다. 푸쉬-풀 단계를 전류 제한함으로써, 인덕터 Q에 관계없이 I_bias/(C_inㆍF_LO)의 피크-투-피크 스윙을 보증할 수 있다(혼합기의 과구동에 대해 걱정하지 않고도 보다 높은 Q 인덕터의 사용이 가능함). 구동기에 V_box 이상을 제공 하지 않으면서 V_box의 피크-투-피크 혼합기 구동을 가능하게 하기 위해 Q는 적어도 2이어야 함을 유의한다.

도 13은 본 발명의 예시적인 실시예에 따라 LNA 입력에 대한 임피던스 정합을 수행하는 것과 동시에 밸룬 기능을 수행하기 위한 회로(1300)를 도시하는 도면이다.

회로(1300)는 정합 회로(1302)와 트랜스컨덕턴스(1304)를 포함한다. 도 13의 차동 LNA 및 정합 회로망은 다음과 같이 동작한다. 차동 및 공통 모드의 컴포넌트들 모두를 포함하는 신호들의 쌍이 캐패시터들(1306, 1308)을 통해 정합 회로망에 AC-결합된다. 결합된 인덕턴스(1312, 1314) 및 캐패시턴스(1310, 1306, 1308)에 의해 구성된 병렬 공진은 차동 모드에서 전압 스윙을 증가시키도록 작용하고, 인덕터들(1312, 1314) 및 캐패시터(1316)에 의해 구성된 직렬 공진은 공통 모드 전압 스윙을 억제하도록 작용한다. 이 차동 전압 신호가 트랜지스터들(1322, 1324)의 게이트들에 제공되어, 임시 차동 증폭기처럼 동작하고, 인덕터들(1318, 1320)에 의해 제공된 축퇴(degeneration)에 의해 선형화된다. 그 다음에 트랜지스터들(1322, 1324)을 위한 전류 모드 신호들은 캐스코드(cascode) 트랜지스터들(1326, 1328)에 의해 버퍼링된다.

달성가능한 LNA는 통상적으로는 가능한 대역 내 간섭 주파수 분리와 비교하여 비교적 광대역이 될 것이므로, 원하는 약한 신호들에서의 용인할 수 없는 진폭 저하 없이도 최대 차단 신호 강도를 처리할만큼 충분히 선형적이어야 한다. 이 조건은 LNA 설계에 대해 2가지의 요구조건을 부과한다. 첫번째는, LNA가 매우 높은 입력 압축점를 가져야만 한다는 것이며; 두번째는 LNA가 짝수차 비선형성들에 대해 높은 정도의 배제성을 가져야만 한다는 것이며, 이것은 이들이 낮은 IF 및 직접 변환 수신기들에서의 오동작을 일으키는 경향이 있기 때문이다. 공통 소스형 증폭기를 사용하는 경우에, 입력 압축이 높으면 대량의 소스 열화를 수반한다. 잡음와 입력 정합의 이유 때문에, 비교적 높은 바이어스 전류와 결합된 소스와 직렬로 되어 있는 비교적 큰 인덕턴스가 바람직하다. 구체적으로는, I_biasㆍLㆍω>V_swing이며, 여기서 I_bias는 바이어스 전류이고, L은 소스 인덕터이며, ω는 동작 주파수이다. 짝수차 비선형성들의 억제를 위한 한가지 방안은, 차동 LNA를 이용하는 것이다. 이것은 LNA 자체에서와, 만약 후속하는 혼합기도 차동이라면, 그것이 구동하는 혼합기의 짝수차 선형성에서의 비선형성을 줄이는데 도움을 준다. 입력 신호가 단일 종단형이어야 한다면, 통상의 경우에서와 같이, 단일 종단형-차동형(single-ended to differential) 변환이 다소 필요하게 된다.

본 명세서에서는 본 발명의 시스템 및 방법에 대한 예시적인 실시예들에 대해 기술하였지만, 당업자들은 첨부되는 특허청구범위의 사상 및 범주를 벗어나지 않고 시스템 및 방법에 대해 다양한 수정 및 변경을 행할 수 있음을 알 수 있을 것이다.

Claims

수신기 회로에 있어서,

입력 및 출력을 갖는 쿼드러쳐(quadrature) 수동 혼합기;

상기 쿼드러쳐 수동 혼합기의 상기 출력에 결합된 하나 이상의 출력 임피던스들 ― 상기 쿼드러쳐 수동 혼합기의 입력 임피던스는 대역-통과 응답을 제공함 ― ; 및

입력 및 출력을 갖는 저잡음 증폭기(LNA) ― 상기 저잡음 증폭기의 상기 출력은 상기 쿼드러쳐 수동 혼합기의 상기 입력에 접속되고, 상기 LNA는 소정의 입력 범위에 걸쳐 선형의 트랜스컨덕턴스(transconductance)를 제공하도록 구성됨 ―

를 포함하며, 상기 LNA 및 상기 쿼드러쳐 수동 혼합기는, 상기 LNA의 입력에 나타나는 원치않는 신호들에 대한 상기 LNA의 전압 이득을 감소시키기 위해, 상기 LNA의 상기 출력에 대역-통과 혼합기 입력 임피던스 응답이 제공되도록 구성되는, 수신기 회로.
제 1 항에 있어서,

상기 LNA는 공통 소스 증폭기이며, 소스 축퇴(degeneration)를 포함하는, 수신기 회로.
제 1 항에 있어서,

상기 LNA는 차동 증폭기인, 수신기 회로.
제 1 항에 있어서,

동작 주파수는 무선 음성 통신 대역 내의 채널에 대응하고,

상기 LNA의 입력의 상기 선형의 트랜스컨덕턴스는 대역 외(out-of band) 신호의 존재시 대역 내(in-band) 신호의 열화를 감소시키고,

상기 혼합기의 대역 통과 동작은, 상기 LNA의 상기 출력에서 상기 대역 외 신호들이 상기 대역 내 신호를 열화시키는 것을 방지하기 위해, 상기 대역 외 신호들을 감쇠시키는, 수신기 회로.
제 4 항에 있어서,

상기 수신기 회로는 낮은 중간 주파수 수신기 회로 및 직접 변환 수신기 회로를 포함하는 하나 이상의 그룹으로부터 선택되는, 수신기 회로.
제 4 항에 있어서,

상기 대역 내 신호는 GSM 대역 내의 채널에 응답하고,

상기 LNA의 입력은 대역 외 신호들의 존재시 원하는 감도 레벨 신호들을 열화시키지는 않도록 선형이며;

상기 혼합기의 대역 통과 동작은, 대역 외 신호들이 상기 LNA의 상기 출력에서의 원하는 신호들을 열화시키는 것을 방지하도록 대역 외 신호들을 감쇠시키는, 수신기 회로.
제 2 항에 있어서,

복수의 NFET들 및 PFET들을 더 포함하고,

상기 NFET들 및 PFET들은 차동 신호들로 구동되는, 수신기 회로.
제 2 항에 있어서,

복수의 FET 스위치들을 더 포함하고,

상기 FET 스위치들 중 둘 이상은 동일한 전압으로 바이어스되는, 수신기 회로.
제 2 항에 있어서,

상기 혼합기의 하나 이상의 스위치들의 LO 입력들은 직렬-공진 LC 구조들을 통해 버퍼들에 의해 구동되며,

상기 LC 구조들은 LO 주파수에 동조되며,

상기 스위치들에서의 피크-투-피크 스윙(peak-to-peak swing)은 상기 버퍼의 항복 전압 이상으로 높아지는(enhanced), 수신기 회로.
쿼드러쳐 혼합기로서,

주파수 F_LO를 갖는 신호를 수신하는 국부 발진기(LO) 입력;

주파수 F_SIG를 갖는 신호를 수신하는 신호 입력;

｜F_LO- F_SIG｜ 및 ｜F_LO+ F_SIG｜의 주파수에서는 높고 그 외의 주파수에서는 낮은, 출력 임피던스; 및

상기 출력 임피던스, 상기 국부 발진기(LO) 입력 및 상기 신호 입력에 결합되는 혼합기 ― 상기 신호 입력에 나타나는 임피던스는, F_SIG가 소정의 신호 주파수일 경우, F_SIG에서의 신호들에 대해서는 높고, 그 외의 주파수들에서는 낮음 ―

를 포함하는, 쿼드러쳐 혼합기.
삭제
제 10 항에 있어서,

밸룬(balun)이 LNA 입력에 단일 종단형-차동형 변환(single-ended to differential conversion) 및 임피던스 정합을 제공하는, 쿼드러쳐 혼합기.
쿼드러쳐 혼합기에 있어서,

입력;

동위상(in-phase) 출력;

쿼드러쳐 출력;

주파수를 생성하고 원하는 입력 신호 주파수에서 상기 쿼드러쳐 혼합기를 구동시키는 국부 발진기(LO); 및

2개의 부하 회로망들

을 포함하며, 상기 2개의 부하 회로망들 각각은 영(zero) 주파수에서 저역 통과 임피던스 응답을 나타내며, 상기 LO의 주파수의 두 배의 주파수에서 하이 임피던스(high impedance) 응답을 나타내며,

상기 동위상 출력 및 상기 쿼드러쳐 출력 각각은 상기 부하 회로망들 중 하나에 접속되고,

상기 부하 회로망들 각각은 상기 쿼드러쳐 혼합기의 시변 특성들과 상호작용하여 상기 입력에서 대역 통과 응답을 제공하는, 쿼드러쳐 혼합기.
제 13 항에 있어서,

상기 동위상 출력 및 상기 쿼드러쳐 출력 각각은,

상기 쿼드러쳐 혼합기의 입력에 접속되는 입력과 2개의 출력들을 갖는 혼합기;

2개의 병렬 LC 공진기들; 및

2개의 캐패시터들

을 포함하며, 상기 2개의 병렬 LC 공진기들 각각은 상기 국부 발진기의 주파수의 2배인 공진 주파수를 가지며, 상기 혼합기의 출력들 중 하나에 접속되는 제 1 단자 및 제 2 단자를 포함하며,

상기 2개의 캐패시터들 각각은 제 1 단자 및 제 2 단자를 포함하며, 상기 캐패시터 각각의 상기 제 1 단자 및 상기 제 2 단자는 상기 병렬 LC 공진기 각각의 제 단자들에 접속되며, 상기 캐패시터 각각은 상기 혼합기의 대역-통과 응답의 대역폭을 변경하는, 쿼드러쳐 혼합기.
차동식(differential) 쿼드러쳐 혼합기로서,

입력;

동-위상 차동 출력;

쿼드러쳐 차동 출력; 및

주파수를 생성하고 원하는 입력 신호 주파수에서 상기 차동식 쿼드러쳐 혼합기를 구동시키는 국부 발진기(LO)

를 포함하며,

차동 출력들 각각은 영 주파수에서 저역 통과 임피던스 응답을 나타내고 상기 LO의 주파수의 2배의 주파수에서 하이 임피던스 응답을 나타내는 부하 회로망에 접속되며;

각각의 상기 부하 회로망은 상기 차동식 쿼드러쳐 혼합기의 시변 특성들과 상호작용하여, 상기 입력에서 대역 통과 응답을 제공하는, 차동식 쿼드러쳐 혼합기.
제 15 항에 있어서,

각각의 차동 출력에 대한 상기 부하 회로망은,

상기 LO의 주파수의 2배의 공진 주파수를 갖는 2개의 병렬 LC 공진기들 ―상기 2개의 병렬 LC 공진기들 각각은 상기 차동 출력들 중 하나에 접속되는 제 1 단자, 및 제 2 단자를 가짐 ― ; 및

제 1 단자 및 제 2 단자를 갖는 캐패시터들 ― 각각의 단자는 상기 2개의 병렬 LC 공진기들 중 하나의 병렬 LC 공진기의 제 2 단자들중 하나에 접속됨 ― ;

를 포함하며,

상기 캐패시터들은 상기 차동식 쿼드러쳐 혼합기의 상기 시변 특성들과 상호작용하여 상기 차동식 쿼드러쳐 혼합기의 대역 통과 입력 임피던스의 대역폭을 결정하는, 차동식 쿼드러쳐 혼합기.
제 16 항에 있어서,

상기 캐패시터들의 상기 단자들에 존재하는 신호는 연속 회로들에 의해 사용되는 출력 신호를 제공하는, 차동식 쿼드러쳐 혼합기.
제 15 항에 있어서,

복수의 NFET 및 PFET 스위치들을 더 포함하고,

상기 NFET 및 PFET는 차동 신호들로 구동되는, 차동식 쿼드러쳐 혼합기.
제 15 항에 있어서,

2개 이상의 FET들을 더 포함하고,

상기 2개 이상의 FET들은 동일한 전압으로 바이어스되는, 차동식 쿼드러쳐 혼합기.
제 15 항에 있어서,

복수의 스위치들 ― 상기 복수의 스위치들 각각은 직렬-공진 LC 구조들을 통해 버퍼들에 의해 구동되는 LO 입력들을 포함함 ―

을 더 포함하며, 상기 LC 구조들은 상기 LO의 주파수로 동조되고, 상기 스위치들에서의 피크-투-피크 스윙은 상기 버퍼의 항복 전압 이상으로 높아지는, 차동식 쿼드러쳐 혼합기.
국부 발진기(LO) 주파수에서 구동되는 수동 혼합기로서,

입력;

제1 언필터링된(unfiltered) 출력;

제2 언필터링된 출력;

제1 필터링된 출력; 및

제2 필터링된 출력

을 포함하고,

상기 제1 언필터링된 출력은 제1 병렬 공진 LC 탱크를 통해 상기 제1 필터링된 출력에 접속되고,

상기 제2 언필터링된 출력은 제2 병렬 공진 LC 탱크를 통해 상기 제2 필터링된 출력에 접속되고,

상기 제1 필터링된 출력은 캐패시터를 통해 상기 제2 필터링된 출력에 접속되고,

상기 제1 병렬 공진 LC 탱크 및 상기 제2 병렬 공진 LC 탱크는 상기 LO 주파수의 2배의 주파수에서 하이 임피던스를 제공하도록 각각 동조되며,

상기 제1 병렬 공진 LC 탱크, 상기 제2 병렬 공진 LC 탱크, 및 상기 캐패시터는 상호작용하여 상기 입력에서 대역 통과 입력 임피던스를 제공하는, 수동 혼합기.