JP6347314B2

JP6347314B2 - 信号生成回路

Info

Publication number: JP6347314B2
Application number: JP2013060470A
Authority: JP
Inventors: 和明大石; 工藤　真大; 真大工藤; 好太郎村上
Original assignee: Socionext Inc
Current assignee: Socionext Inc
Priority date: 2013-03-22
Filing date: 2013-03-22
Publication date: 2018-06-27
Anticipated expiration: 2033-03-22
Also published as: CN104065352B; JP2014187513A; US9225288B2; CN104065352A; US20140285250A1

Description

本明細書で言及する実施例は、信号生成回路に関する。

近年、様々な電子機器に無線通信機能が搭載されている。例えば、無線通信の送信機には、空中に電波を送信するために、電力増幅器(パワーアンプ)が使用されている。電力増幅器は、大電力の信号を出力するため、送信機の中でも、電力消費が大きいブロックである。

そのため、例えば、スマートフォンやタブレット(コンピュータ)といった電池駆動の携帯端末では、電力増幅器の電力効率を向上させて消費電力を低減するのが好ましい。電力増幅器は、大きく分けて、リニアモード電力増幅器とスイッチモード電力増幅器がある。

リニアモード電力増幅器は、入力された高周波信号(高周波入力信号)をリニア増幅して出力するもので、位相情報(位相信号)も振幅情報(振幅信号)も同時に増幅できるため、簡単な回路構成とすることができる。

スイッチモード電力増幅器は、トランジスタをスイッチング動作させるため、位相信号のみ増幅可能で、振幅信号を増幅するためには別途回路を設ける。例えば、ＥＥＲ(Envelope Elimination and Restoration)システムでは、高周波入力信号を、位相信号と振幅信号に分離して、位相信号でスイッチモード電力増幅器を駆動する。そして、振幅信号は、電源を変調することにより増幅する。

スイッチモード電力増幅器は、リニアモード電力増幅器に比べて、理想的には電力効率が高い。これは、理想的には、スイッチモード電力増幅器中のトランジスタ(スイッチ)のドレインに電圧がかかっている期間にはドレイン電流がながれず、逆に、ドレイン電流が流れる期間にはドレイン電圧が掛からない。これは、消費電力＝ドレイン電圧×ドレイン電流＝０となるためである。

ところで、従来、スイッチモード電力増幅器を駆動するＥＥＲシステム、並びに、高周波入力信号から振幅信号を生成する回路としては、様々なものが提案されている。

Feipeng Wang, et al., "Design of wide-bandwidth envelope-tracking power amplifiers for OFDM applications," IEEE Microwave Theory and Techniques Society, pp.1244-1255, April 2005 David Su, et al., "An IC for Linearizing RF Power Amplifiers Using Envelope Elimination and Restoration," Communications and Optics Research Laboratory, HPL-98-186, November, 1998

前述したように、ＥＥＲシステムは、入力された高周波信号から、振幅信号と位相信号を生成(分離)する信号生成回路を利用している。信号生成回路において、振幅信号を生成するために、ダイオードを使用した整流回路やＭＯＳトランジスタの電圧−電流特性(Ｖgs−Ｉd特性)を利用した整流回路が使われている。

このような信号生成回路では、ダイオードやＭＯＳトランジスタの電圧―電流特性により歪成分が発生する。すなわち、歪の大きな信号生成回路(振幅情報生成回路)をＥＥＲに使用すると、スイッチモード電力増幅器で振幅信号と位相信号を合成した後のパワーアンプ出力も歪んでしまい、例えば、無線通信機においては、情報を低エラーで通信することが難しくなる。

一実施形態によれば、入力信号を受け取ってリミット電圧に振り切らせ、一定振幅の矩形波形を有する、前記入力信号の位相成分を示す位相信号を生成するリミッタと、ミキサと、レプリカミキサと、減算器と、を有する信号生成回路が提供される。

前記ミキサは、前記入力信号および前記位相信号を受け取って、全波整流された、前記入力信号の振幅成分を示す振幅信号を生成し、前記レプリカミキサは、前記ミキサに対応した構成を有し、前記ミキサのオフセット電圧に相当するレプリカオフセット電圧を生成する。そして、前記減算器は、前記振幅信号から、前記レプリカオフセット電圧を減算する。前記レプリカミキサは、固定の入力電圧と前記位相信号を乗算して前記レプリカオフセット電圧を生成し、前記固定の入力電圧は、電源電圧，接地電圧または所定のバイアス電圧である。

開示の信号生成回路は、入力信号から低歪みの位相信号と振幅信号を生成することができるという効果を奏する。

図１は、ＥＥＲシステムの一例を示すブロック図である。図２は、図１に示すＥＥＲシステムの動作を説明するための図である。図３は、信号生成回路の一例を説明するための図である。図４は、第１実施例の信号生成回路を示すブロック図である。図５は、各実施例に適用されるリミッタの一例を示す回路図である。図６は、各実施例に適用されるミキサの例を示す回路図である。図７は、図４に示す信号生成回路の動作を説明するための図である。図８は、第２実施例の信号生成回路を示すブロック図である。図９は、図８に示す信号生成回路の動作を説明するための図である。図１０は、図８に示す信号生成回路の変形例を示すブロック図である。図１１は、第３実施例の信号生成回路を示すブロック図である。図１２は、図１１に示す信号生成回路の変形例を示すブロック図である。図１３は、各実施例に適用されるバッファの一例を示す回路図である。

まず、信号生成回路の実施例を詳述する前に、図１〜図３を参照して、ＥＥＲシステム，信号生成回路の例およびその問題点を説明する。

図１は、ＥＥＲシステムの一例を示すブロック図であり、図２は、図１に示すＥＥＲシステムの動作を説明するための図である。図１に示されるように、ＥＥＲシステムは、振幅検出器１０１、振幅増幅器１０２、リミッタ１０３、遅延線１０４およびスイッチモード電力増幅器１０５を含む。

ここで、図１および図２の比較から明らかなように、振幅検出器１０１はエンベロープジェネレータに対応し、振幅増幅器１０２は電源装置に対応し、リミッタ１０３(遅延線１０４)は、位相生成部に対応する。

高周波入力信号ＲＦinは、リミッタ１０３によりリミット電圧に振り切らせた後、場合によっては遅延線１０４で遅延することで、位相成分を示す位相情報(位相信号Ｓp)に変換されてスイッチモード電力増幅器１０５の入力信号として入力される。

また、信号ＲＦinは、振幅検出器(エンベロープジェネレータ)１０１により包絡線検波され、そのエンベロープ信号Ｓeが振幅増幅器(電源装置)１０２で増幅され、包絡線成分を示す振幅信号(出力電圧Ｖo)が生成される。この出力電圧Ｖoは、スイッチモード電力増幅器１０５の電源入力に印加される。

なお、高周波入力信号ＲＦinの周波数としては、限定されるものではないが、例えば、数百ＭＨｚ〜数ＧＨｚ程度のものを使用することができ、また、スイッチモード電力増幅器１０５は、例えば、ＤクラスまたはＥクラスなどの増幅器である。

このように、スイッチモード電力増幅器１０５の入力に高周波入力信号ＲＦinの位相信号Ｓpを入力すると共に、電源に信号ＲＦinの振幅信号(Ｖo)を入力することにより、増幅器１０５の出力から電力増幅された高周波出力信号ＲＦoutが出力される。

図３は、信号生成回路(エンベロープジェネレータ１０１)の一例を説明するための図であり、図３(a)は回路図を示し、図３(b)は波形図を示す。

図３(a)に示されるように、エンベロープジェネレータ１０１は、ｎチャネル型ＭＯＳトランジスタ(ｎＭＯＳトランジスタ)Ｍ１，Ｍ２、電流源Ｉ1，Ｉ2、容量Ｃ1および増幅器Ａ1を含む。

トランジスタＭ１および電流源Ｉ1は、電源線Ｖddと接地線ＧＮＤの間に直列に接続され、トランジスタＭ２および電流源Ｉ2は、電源線Ｖddと接地線ＧＮＤの間に直列に接続され、容量Ｃ1は、電流源Ｉ1と並列に接続されている。

増幅器Ａ1の非反転論理入力(＋)は、トランジスタＭ１および電流源Ｉ1の共通接続ノードＸに接続され、増幅器Ａ1の反転論理入力(−)は、トランジスタＭ2および電流源Ｉ2の共通接続ノードＹに接続されている。

なお、トランジスタＭ１のゲートには、高周波入力信号ＲＦinが入力され、トランジスタＭ2のゲートには、増幅器Ａ1の出力信号が入力されると共に、その増幅器Ａ1の出力信号がエンベロープ信号Ｓeとして出力される。

増幅器Ａ1は、ノードＸおよびＹの電位を一致させるように、トランジスタＭ2のゲート電圧を制御する。ここで、トランジスタＭ2および電流源Ｉ2は、直流電圧およびトランジスタＭ１の歪を低減するための疑似レプリカ回路である。

図３(b)において、参照符号Ｓe0は、理想的なエンベロープ信号(エンベロープ波形)を示し、Ｓe1は、上述した図３(a)に示すエンベロープジェネレータ１０１による実際のエンベロープ信号を示す。

図３(b)に示されるように、図３(a)に示すエンベロープジェネレータ１０１は、高周波入力信号ＲＦinの振幅を正確に検出することは困難である。なお、参照符号ＤpおよびＤdは、理想的なエンベロープ信号Ｓe0と実際のエンベロープ信号Ｓe1の間の誤差(歪)を示す。

すなわち、エンベロープジェネレータ１０１には、トランジスタＭ2および電流源Ｉ2による疑似レプリカ回路が設けられているが、例えば、ＭＯＳトランジスタの二乗特性(電圧−電流特性：Ｖgs−Ｉd)による歪Ｄpが生じる。

さらに、例えば、電流源Ｉ1に流れる電流により電流源Ｉ1と並列に設けられた容量Ｃ1放電が間に合わなくなって、歪Ｄdが生じる。このエンベロープ信号に含まれる歪Ｄp，Ｄdによってスイッチモード電力増幅器の出力も歪むことになり、例えば、情報を低エラーで通信することが難しくなってしまう。

以下、本実施例の信号生成回路を、添付図面を参照して詳述する。図４は、第１実施例の信号生成回路を示すブロック図であり、図４(a)は、第１実施例の基本構成の信号生成回路を示し、図４(b)は、図４(a)に示す信号生成回路の変形例を示す。

図４(a)に示されるように、第１実施例の信号生成回路は、ミキサ１およびリミッタ３を有する。リミッタ３は、高周波入力信号ＲＦinを受け取り、その入力信号ＲＦinをリミット電圧に振り切らせて、位相成分を示す位相情報(位相信号Ｓp)を生成する。

ミキサ１は、入力信号ＲＦinおよびリミッタ３からの位相信号Ｓpを受け取り、信号ＲＦinおよびＳpを乗算して全波整流を行い、入力信号ＲＦinの振幅成分を示すエンベロープ信号(振幅信号)Ｓeを生成する。

これにより、高周波入力信号ＲＦinを位相信号(位相情報)Ｓpおよび振幅信号(振幅情報)Ｓeに分離して生成することができる。なお、信号生成回路により生成された位相信号Ｓpおよび振幅信号Ｓeは、例えば、図１および図２を参照して説明したＥＥＲシステムのスイッチモード電力増幅器(１０５)に入力して高周波出力信号ＲＦoutを出力する。

図４(b)は、図４(a)に示す信号生成回路の変形例を示し、ミキサ１の出力段に低域通過フィルタ(ローパスフィルタ：ＬＰＦ)２を追加したものである。ローパスフィルタ２は、ミキサ１の出力である振幅信号Ｓeにおける高周波成分を除去(低減)するためのもので、例えば、ミキサ１の有限帯域により高周波成分がそのまま除去される場合には不要である。

ここで、ミキサ１として線形性の良いパッシブ方式(スイッチ方式：受動型ミキサ)を適用することにより、低歪みの振幅信号Ｓeを生成することができる。なお、リミッタ３の出力は、位相信号Ｓpとして使用することができる。

図５は、各実施例に適用されるリミッタ３の一例を示す回路図である。図５に示されるように、リミッタ３は、例えば、差動の高周波入力信号ＲＦinP，ＲＦinMに対して、それぞれ同様の回路構成が適用されている。なお、以下の説明では、各信号を差動(相補)信号として説明するが、シングルエンドの信号であってもよいのはもちろんである。

リミッタ３は、容量３１，３４、インバータ３２，３５およびインバータの入出力の間に接続された抵抗３３、３６を有する。すなわち、差動の高周波入力信号ＲＦinP，ＲＦinMは、それぞれ容量３１，３４を介してインバータ３２，３５に入力され、インバータの出力は、抵抗３３，３６を介してインバータの入力に帰還される。

これにより、差動の高周波入力信号ＲＦinP，ＲＦinMは、インバータ３２，３５および帰還抵抗３３，３６に応じて制限され(振り切らされ)、入力信号の周波数に応じて高レベル『Ｈ』または低レベル『Ｌ』になる位相信号ＳpP，ＳpMが出力される。

なお、図５に示すリミッタは、単なる例であり、様々な回路構成のものを適用することができるのはいうまでもない。

図６は、各実施例に適用されるミキサの例を示す回路図であり、図６(a)は、ミキサの一例を示し、図６(b)は、ミキサの他の例を示す。図６(a)および図６(b)に示すミキサは、一般的なＭＯＳトランジスタを使用したパッシブ方式のミキサを示す。

図６(a)に示されるように、ミキサ１は、容量１１，１２、ｐＭＯＳトランジスタ１３〜１６、および、ＤＣレベルシフタ１７を有する。

差動の一方の高周波入力信号ＲＦinPは、容量１１を介してトランジスタ１３，１４のソース(ドレイン)に入力され、これらトランジスタ１３および１４のドレイン(ソース)から、正論理の振幅信号ＳePおよび負論理の振幅信号ＳeMが取り出される。

差動の他方の高周波入力信号ＲＦinMは、容量１２を介してトランジスタ１５，１６のソースに入力され、これらトランジスタ１５および１６のドレインから、正論理の振幅信号ＳePおよび負論理の振幅信号ＳeMが取り出される。なお、トランジスタ１３および１５のドレイン(ＳeP)は共通接続され、また、トランジスタ１４および１６のドレイン(ＳeM)も共通接続されている。

トランジスタ１３および１６のゲートには、ＤＣレベルシフタ１７を介してリミッタ３の出力信号(負論理の位相信号)ＳpMが入力され、一方、トランジスタ１４および１５のゲートには、ＤＣレベルシフタ１７を介して正論理の位相信号ＳpPが入力されている。

ＤＣレベルシフタ１７は、リミッタ３からの差動の位相信号ＳpP，ＳpMに対して、例えば、それぞれ容量および抵抗により直流電圧レベルを制御(レベルシフト)して、差動の高周波入力信号ＲＦinP，ＲＦinMとの乗算(全波整流)を行わせるためのものである。

なお、ＤＣレベルシフタ１７は、図示のものに限定されなるものではなく、様々なものを適用することができる。また、ｐＭＯＳトランジスタ１３〜１６は、全てｎＭＯＳとすることもできる。

ところで、一般的に、ＭＯＳトランジスタ(スイッチ)をオンさせる場合、ゲートとソース(ドレイン)間に、より高い電圧が印加される方が好ましい。すなわち、例えば、ｐＭＯＳトランジスタの場合、負論理の振幅信号と入力信号ＲＦinが瞬間的に低電位にあるとき、ゲート電圧(リミッタ出力)が低電位になったとしても、オンするのに十分なゲートとソース間電圧を確保するのが難しい場合も生じ得る。

これは、例えば、高周波入力信号ＲＦinの振幅(振幅信号)が大きい場合、ソースがより低電位側に大きくふれることになるため、問題となり得る。

図６(b)に示すミキサは、上記の問題を解決するものであり、負論理の電圧振幅信号(ＳeM)を生成するトランジスタを、ｎＭＯＳトランジスタ１４'，１６'としたものである。すなわち、図６(b)に示すミキサ１は、容量１１，１２、ｐＭＯＳトランジスタ１３，１５、ｎＭＯＳトランジスタ１４'，１６'、および、ＤＣレベルシフタ１８，１９を有する。

差動の一方の高周波入力信号ＲＦinPは、容量１１を介してｐＭＯＳトランジスタ１３およびｎＭＯＳトランジスタ１４'のソースに入力される。そして、トランジスタ１３のドレインから正論理の振幅信号ＳePが取り出され、トランジスタ１４'のドレインから負論理の振幅信号ＳeMが取り出される。

差動の他方の高周波入力信号ＲＦinMは、容量１２を介してｐＭＯＳトランジスタ１５およびｎＭＯＳトランジスタ１６'のソースに入力される。そして、トランジスタ１５のドレインから正論理の振幅信号ＳePが取り出され、トランジスタ１６'のドレインから負論理の振幅信号ＳeMが取り出される。

ここで、ｐＭＯＳトランジスタ１３および１５のドレイン(ＳeP)は共通接続され、また、ｎＭＯＳトランジスタ１４'および１６'のドレイン(ＳeM)も共通接続されている。

なお、トランジスタ１３，１４'のゲートには、ＤＣレベルシフタ１９を介してリミッタ３の出力信号(差動の位相信号)ＳpP，ＳpMが入力され、トランジスタ１５，１６'のゲートには、ＤＣレベルシフタ１８を介して差動の位相信号ＳpP，ＳpMが入力されている。

これにより、リミッタ３の出力Ｓp(ＳpP，ＳpM)が高電位の場合、ｎＭＯＳトランジスタ１４'，１６'はオンするが、この際、より高いゲート−ソース間電圧が印加されることになり、より理想的にオン動作を行うことになる。

また、例えば、リミッタ３の出力Ｓp(ＳpP，ＳpM)が低電位の場合、ｐＭＯＳトランジスタ１３，１５がオンするが、この際、より高いゲート−ソース間電圧が印加されることになり、より理想的にオン動作を行うことが可能になる。

すなわち、図６(b)に示すミキサ１において、正論理の振幅信号ＳePは、ｐＭＯＳトランジスタ１３および１５により生成され、負論理の振幅信号ＳeMは、ｎＭＯＳトランジスタ１４'および１６'により生成されるようになっている。なお、ＤＣレベルシフタ１８，１９は、図示のものに限定されないのは、前述した通りである。

図７は、図４に示す信号生成回路の動作を説明するための図であり、図４(a)に示す信号生成回路における各信号波形(正論理の振幅信号ＳeP)の例を示すものである。すなわち、図４(b)に示す信号生成回路におけるローパスフィルタ２の処理は省略する。

ここで、リミッタ３としては、例えば、上述した図５のリミッタを適用することができ、ミキサ１としては、例えば、上述した図６(b)のミキサを適用することができる。ここで、ミキサ１におけるＭＯＳトランジスタ(１３，１４'，１５，１６')は、ほぼ理想スイッチに近い動作をする。

リミッタ３は、高周波入力信号ＲＦinを受け取り、その入力信号ＲＦinをリミット電圧に振り切らせて(ほぼ矩形波形とし)、位相成分(周波数成分)を示す位相信号＜Ｓp＞として出力する。ここで、位相信号Ｓpを規定するリミット電圧は、例えば、ＤＣレベルシフタ１８，１９を介してトランジスタ１３，１４'，１５，１６'のスイッチングを制御するためのもので、厳密に所定のレベルに制御されなくてもよい。

ミキサ１において、ＭＯＳトランジスタ１３，１４'，１５，１６'は、リミッタ３からの位相信号＜Ｓp＞が高電位『Ｈ』か低電位『Ｌ』かに従ってスイッチング制御される。

差動信号である高周波入力信号＜ＲＦin＞(ＲＦinP，ＲＦinM)は、例えば、図６(b)のミキサ１の差動の入力に与えられ、リミッタ３の出力信号＜Ｓp＞(ＳpP，ＳpM)により正と負が反転され、ミキサ出力＜Ｓe＞(正論理の振幅信号ＳeP)として出力される。

すなわち、ミキサ１により、高周波入力信号ＲＦinとリミッタ３の出力信号(位相信号)Ｓpが乗算(全波整流)され、振幅成分を示す振幅信号(ＳeP)が出力される。なお、負論理の振幅信号ＳeMは、正論理の振幅信号ＳePを反転したものになる。

ここで、ミキサ１は、ほぼ理想的な乗算ができるため、ミキサ１から出力される振幅信号Ｓe(ＳeP，ＳeM)は、低歪みの信号になる。

図８は、第２実施例の信号生成回路を示すブロック図である。図８と前述した図４(a)の比較から明らかなように、第２実施例の信号生成回路では、図４(a)に示す信号生成回路に対して、レプリカミキサ１rおよび減算器４が追加されている。

前述した第１実施例の信号生成回路は、全波整流に使用するミキサのセルフミキシングにより、出力される振幅信号Ｓeに不要成分となるＤＣオフセット電圧(オフセット電圧)が含まれる虞がある。

このＤＣオフセット電圧は、例えば、ＥＥＲシステムに適用した場合、スイッチモード電力増幅器で振幅情報と位相信号を合成した後のパワーアンプ出力の歪となってしまう。このような歪は、例えば、無線通信機において、情報を低エラーで通信することを困難にするのは前述した通りである。

ここで、セルフミキシングとは、ミキサ１の第２入力(リミッタ３の出力：位相信号Ｓp)が、ミキサ１の第１入力(ＲＦin)または出力(Ｓe)に漏れ込んでしまい、それが第２入力と乗算され(自分自身と掛け算され)、ＤＣオフセット電圧が出力される現象である。

このセルフミキシングによるＤＣオフセット電圧の影響を低減するために、第２実施例の信号生成回路では、レプリカミキサ１rおよび減算器４を追加するようになっている。

ここで、レプリカミキサ１rの第２入力には、ミキサ１と同様に、リミッタ３の出力(位相信号Ｓp)が入力され、レプリカミキサ１rの第１入力には、固定電圧(例えば、電源電圧Ｖdd，接地電圧ＧＮＤまたは所定のバイアス電圧)が与えられている。これにより、レプリカミキサ１rの出力Ｓoには、実際のミキサ１と同じＤＣオフセット電圧(レプリカオフセット電圧Ｖoffr))が含まれることになる。

このレプリカミキサ１rによるレプリカオフセット電圧Ｖoffrは、減算器４によりミキサ１の出力(振幅信号)Ｓeから減算され、減算器４の出力は、ミキサ１によるＤＣオフセット電圧が除かれた振幅信号Ｓe'になる。

図９は、図８に示す信号生成回路の動作を説明するための図である。なお、図９において、信号＜ＲＦin＞，＜Ｓp＞および＜Ｓe＞の波形は、前述した図７におけるものと同様である。

図９に示されるように、ミキサ１から出力される振幅信号＜Ｓe＞(ＳeP)には、オフセット電圧Ｖoffが含まれているが、レプリカミキサ１rの出力も、オフセット電圧Ｖoffに相当するレプリカオフセット電圧Ｖoffrとなっている。

このレプリカミキサ１rのレプリカオフセット電圧Ｖoffrを、減算器４により、オフセット電圧Ｖoffを含むミキサ１の出力＜Ｓe＞から減算することによって、オフセット電圧Ｖoffを含まない振幅信号＜Ｓe'＞(Ｓe'P)を得ることができる。

なお、差動信号の場合、例えば、負論理の振幅信号ＳeMに関しても、正論理の振幅信号ＳePと同様に、レプリカミキサおよび減算器によりＤＣオフセット電圧を相殺(除去)した振幅信号(Ｓe'P)を得ることができる。

図１０は、図８に示す信号生成回路の変形例を示すブロック図であり、図１０(a)および図１０(b)は、第２実施例を図４(b)の回路に適用したものに相当する。

ここで、図１０(a)は、ローパスフィルタ２が減算器４の後段に設けられ、図１０(b)は、ローパスフィルタ２および２rがミキサ１およびレプリカミキサ１rの後段に設けられている。

図１０(a)に示す信号生成回路は、減算器４の後段にローパスフィルタ２を設け、レプリカミキサ１rおよび減算器４により、振幅信号Ｓe'からオフセット電圧Ｖoffを除去した後、ローパスフィルタ２により高周波成分を低減するようになっている。

図１０(b)に示す信号生成回路は、ミキサ１の後段にローパスフィルタ(第１ローパスフィルタ)２を設けて振幅信号Ｓeの高周波成分を低減し、レプリカミキサ１rの後段に(第２ローパスフィルタ)ローパスフィルタ２rを設けて振幅信号Ｓoの高周波成分を低減する。

そして、高周波成分が低減された振幅信号Ｓeから高周波成分が低減された振幅信号Ｓoを減算器４で減算してオフセット電圧を除去する。なお、図１０(a)およびに図１０(b)は、単なる例であり、さらに、様々な変形したものも適用することができる。

図１１は、第３実施例の信号生成回路を示すブロック図であり、図１１(a)および図１１(b)は、高周波入力信号ＲＦinを入力するミキサ１の第１入力の前段にバッファ６を設けるようになっている。

ここで、図１１(a)は、前述した図４(a)に示す信号生成回路に対して第３実施例を適用したものに相当し、図１１(b)は、前述した図４(b)に示す信号生成回路に対して第３実施例を適用したものに相当する。

上述した実施例では、高周波入力信号ＲＦinとリミッタ３からの位相信号Ｓpをミキサ１で乗算しているが、もし、リミッタ３の遅延が大きいと、遅延がない信号ＲＦinと乗算処理されるため、生成される振幅信号Ｓe(Ｓe')が小さくなることがある。

このように、振幅信号Ｓeが小さくなると、Ｓ／Ｎ(signal to noise)比が劣化して相対的にノイズが大きくなってしまう。そこで、図１１に示す第３実施例では、入力信号ＲＦinを入力するミキサ１の第１入力の前段にバッファ６を設け、バッファ６の遅延時間を、リミッタ３の遅延時間とほぼ同等とする。

これにより、ミキサ１の第１入力端子に入力される信号ＲＦinと、第２入力端子に入力される位相信号Ｓpのタイミング誤差を低減し、生成される振幅信号Ｓeが小さくなるのを防止することができる。これにより、Ｓ／Ｎ比が劣化してノイズが増大するのを防止することが可能になる。

図１２は、図１１に示す信号生成回路の変形例を示すブロック図であり、図１２(a)は、前述した図８に示す信号生成回路に対して第３実施例を適用したものに相当する。また、図１２(b)は、前述した図１０(a)に示す信号生成回路に対して第３実施例を適用したものに相当し、図１２(c)は、前述した図１０(b)に示す信号生成回路に対して第３実施例を適用したものに相当する。

すなわち、第３実施例は、前述した各実施例に対して適用することができ、その効果も、ミキサ１に入力される信号ＲＦinと位相信号Ｓpのタイミング誤差を低減し、振幅信号Ｓeが小さくなるのを防止して、ノイズが増大するのを防止することが可能になる。

図１３は、各実施例に適用されるバッファの一例を示す回路図である。図１３に示されるように、バッファ６は、差動の高周波入力信号ＲＦinP，ＲＦinMに対して、それぞれ同様の回路構成が適用されている。

すなわち、バッファ６は、ｎＭＯＳトランジスタ６１，６３および電流源６２，６４を有する。正論理の入力信号ＲＦinPは、トランジスタ６１のゲートに入力され、トランジスタ６１および電流源６２の共通接続ノードから正論理の遅延された入力信号ＲＦinP'が出力される。

同様に、負論理の入力信号ＲＦinMは、トランジスタ６３のゲートに入力され、トランジスタ６３および電流源６４の共通接続ノードから負論理の遅延された入力信号ＲＦinM'が出力される。

すなわち、図１３に示すバッファ６は、差動の入力信号ＲＦinP，ＲＦinMをｎＭＯＳトランジスタのソースフォロア回路としたものである。なお、図１３に示すバッファ６は、単なる例であり、様々な回路構成のものを適用することができるのはいうまでもない。

以上、詳述したように、本実施例の信号生成回路によれば、低歪みの振幅信号(エンベロープ信号)Ｓeを生成することができ、同時に位相信号Ｓpも生成することができる。

以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではない。また、明細書のそのような記載は、発明の利点および欠点を示すものでもない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。

以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。
（付記１）
入力信号を受け取ってリミット電圧に振り切らせ、前記入力信号の位相成分を示す位相信号を生成するリミッタと、
前記入力信号および前記位相信号を受け取って、前記入力信号の振幅成分を示す振幅信号を生成するミキサと、を有する、
ことを特徴とする信号生成回路。

（付記２）
前記ミキサは、
前記入力信号と前記位相信号を乗算して前記振幅信号を生成する、
ことを特徴とする付記１に記載の信号生成回路。

（付記３）
さらに、
前記ミキサに対応した構成を有し、前記ミキサのオフセット電圧に相当するレプリカオフセット電圧を生成するレプリカミキサと、
前記振幅信号から、前記レプリカオフセット電圧を減算する減算器と、を有する、
ことを特徴とする付記１または付記２に記載の信号生成回路。

（付記４）
前記レプリカミキサは、
固定の入力電圧と前記位相信号を乗算して前記レプリカオフセット電圧を生成する、
ことを特徴とする付記３に記載の信号生成回路。

（付記５）
前記固定の入力電圧は、電源電圧，接地電圧または所定のバイアス電圧である、
ことを特徴とする付記４に記載の信号生成回路。

（付記６）
さらに、
前記振幅信号における高周波成分を低減する低域通過フィルタを有する、
ことを特徴とする付記１乃至付記５のいずれか１項に記載の信号生成回路。

（付記７）
前記低域通過フィルタは、
前記ミキサの出力段に設けられている、
ことを特徴とする付記６に記載の信号生成回路。

（付記８）
前記低域通過フィルタは、
前記減算器の出力段に設けられている、
ことを特徴とする付記６に記載の信号生成回路。

（付記９）
前記低域通過フィルタは、
前記ミキサの出力段に設けられた第１低域通過フィルタと、
前記レプリカミキサの出力段に設けられた第２低域通過フィルタと、を含む、
ことを特徴とする付記６に記載の信号生成回路。

（付記１０）
さらに、
前記ミキサの前段に設けられたバッファを、含む、
ことを特徴とする付記１乃至付記９のいずれか１項に記載の信号生成回路。

（付記１１）
さらに、
前記バッファは、前記リミッタにおける遅延時間に相当する遅延時間を有する、
ことを特徴とする付記１０に記載の信号生成回路。

（付記１２）
前記入力信号は、差動信号であり、
前記位相信号は、正および負論理の位相信号を含み、
前記振幅信号は、正および負論理の振幅信号を含み、
前記ミキサは、
前記正論理の振幅信号を生成するための、前記正および負論理の位相信号をゲートで受け取るｐチャネル型ＭＯＳトランジスタと、
前記負論理の振幅信号を生成するための、前記正および負論理の位相信号をゲートで受け取るｎチャネル型ＭＯＳトランジスタと、を含む、
ことを特徴とする付記１乃至付記１１のいずれか１項に記載の信号生成回路。

１，１' ミキサ
１r レプリカミキサ
２，２r 低域通過フィルタ(ローパスフィルタ：ＬＰＦ)
３，１０３リミッタ
４減算器
６バッファ
１０１振幅検出器(エンベロープジェネレータ)
１０２振幅増幅器(電源装置)
１０４遅延線
１０５スイッチモード電力増幅器

Claims

入力信号を受け取ってリミット電圧に振り切らせ、一定振幅の矩形波形を有する、前記入力信号の位相成分を示す位相信号を生成するリミッタと、
前記入力信号および前記位相信号を受け取って、全波整流された、前記入力信号の振幅成分を示す振幅信号を生成するミキサと、
前記ミキサに対応した構成を有し、前記ミキサのオフセット電圧に相当するレプリカオフセット電圧を生成するレプリカミキサと、
前記振幅信号から、前記レプリカオフセット電圧を減算する減算器と、を有し、
前記レプリカミキサは、固定の入力電圧と前記位相信号を乗算して前記レプリカオフセット電圧を生成し、
前記固定の入力電圧は、電源電圧，接地電圧または所定のバイアス電圧である、
ことを特徴とする信号生成回路。
前記ミキサは、
前記入力信号と前記位相信号を乗算して前記振幅信号を生成する、
ことを特徴とする請求項１に記載の信号生成回路。
さらに、
前記振幅信号における高周波成分を低減する低域通過フィルタを有する、
ことを特徴とする請求項１または請求項２に記載の信号生成回路。
さらに、
前記ミキサの前段に設けられたバッファを、含む、
ことを特徴とする請求項１乃至請求項３のいずれか１項に記載の信号生成回路。
前記バッファは、前記リミッタにおける遅延時間に相当する遅延時間を有する、
ことを特徴とする請求項１乃至請求項４のいずれか１項に記載の信号生成回路。
前記入力信号は、差動信号であり、
前記位相信号は、正および負論理の位相信号を含み、
前記振幅信号は、正および負論理の振幅信号を含み、
前記ミキサは、
前記正論理の振幅信号を生成するための、前記正および負論理の位相信号をゲートで受け取るｐチャネル型ＭＯＳトランジスタと、
前記負論理の振幅信号を生成するための、前記正および負論理の位相信号をゲートで受け取るｎチャネル型ＭＯＳトランジスタと、を含む、
ことを特徴とする請求項１乃至請求項５のいずれか１項に記載の信号生成回路。