JP2014187513A5 - - Google Patents

Download PDF

Info

Publication number
JP2014187513A5
JP2014187513A5 JP2013060470A JP2013060470A JP2014187513A5 JP 2014187513 A5 JP2014187513 A5 JP 2014187513A5 JP 2013060470 A JP2013060470 A JP 2013060470A JP 2013060470 A JP2013060470 A JP 2013060470A JP 2014187513 A5 JP2014187513 A5 JP 2014187513A5
Authority
JP
Japan
Prior art keywords
signal
limiter
mixer
input
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013060470A
Other languages
English (en)
Other versions
JP6347314B2 (ja
JP2014187513A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2013060470A priority Critical patent/JP6347314B2/ja
Priority claimed from JP2013060470A external-priority patent/JP6347314B2/ja
Priority to US14/167,827 priority patent/US9225288B2/en
Priority to CN201410060319.3A priority patent/CN104065352B/zh
Publication of JP2014187513A publication Critical patent/JP2014187513A/ja
Publication of JP2014187513A5 publication Critical patent/JP2014187513A5/ja
Application granted granted Critical
Publication of JP6347314B2 publication Critical patent/JP6347314B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

図５は、各実施例に適用されるリミッタ３の一例を示す回路図である。図５に示されるように、リミッタ３は、例えば、差動の高周波入力信号ＲＦinP，ＲＦinMに対して、それぞれ同様の回路構成が適用されている。なお、以下の説明では、各信号を差動(相補)信号として説明するが、シングルエンドの信号であってもよいのはもちろんである。
これにより、差動の高周波入力信号ＲＦinP，ＲＦinMは、インバータ３２，３５および帰還抵抗３３，３６に応じて制限され(振り切らされ)、入力信号の周波数に応じて高レベル『Ｈ』または低レベル『Ｌ』になる位相信号ＳpP，ＳpMが出力される。
図６(b)に示すミキサは、上記の問題を解決するものであり、負論理の電圧振幅信号(ＳeM)を生成するトランジスタを、ｎＭＯＳトランジスタ１４'，１６'としたものである。すなわち、図６(b)に示すミキサ１は、容量１１，１２、ｐＭＯＳトランジスタ１３，１５、ｎＭＯＳトランジスタ１４'，１６'、および、ＤＣレベルシフタ１８，１９を有する。
ここで、リミッタ３としては、例えば、上述した図５のリミッタを適用することができ、ミキサ１としては、例えば、上述した図６(b)のミキサを適用することができる。ここで、ミキサ１におけるＭＯＳトランジスタ(１３，１４'，１５，１６')は、ほぼ理想スイッチに近い動作をする。
リミッタ３は、高周波入力信号ＲＦinを受け取り、その入力信号ＲＦinをリミット電圧に振り切らせて(ほぼ矩形波形とし)、位相成分(周波数成分)を示す位相信号＜Ｓp＞として出力する。ここで、位相信号Ｓpを規定するリミット電圧は、例えば、ＤＣレベルシフタ１８，１９を介してトランジスタ１３，１４'，１５，１６'のスイッチングを制御するためのもので、厳密に所定のレベルに制御されなくてもよい。
ミキサ１において、ＭＯＳトランジスタ１３，１４'，１５，１６'は、リミッタ３からの位相信号＜Ｓp＞が高電位『Ｈ』か低電位『Ｌ』かに従ってスイッチング制御される。
このように、振幅信号Ｓeが小さくなると、Ｓ／Ｎ(signal to noise)比が劣化して相対的にノイズが大きくなってしまう。そこで、図１１に示す第３実施例では、入力信号ＲＦinを入力するミキサ１の第１入力の前段にバッファ６を設け、バッファ６の遅延時間を、リミッタ３の遅延時間とほぼ同等とする。
これにより、ミキサ１の第１入力端子に入力される信号ＲＦinと、第２入力端子に入力される位相信号Ｓpのタイミング誤差を低減し、生成される振幅信号Ｓeが小さくなるのを防止することができる。これにより、Ｓ／Ｎ比が劣化してノイズが増大するのを防止することが可能になる。
図１３は、各実施例に適用されるバッファの一例を示す回路図である。図１３に示されるように、バッファ６は、差動の高周波入力信号ＲＦinP，ＲＦinMに対して、それぞれ同様の回路構成が適用されている。
（付記１１）
さらに、
前記バッファは、前記リミッタにおける遅延時間に相当する遅延時間を有する、
ことを特徴とする付記１０に記載の信号生成回路。
JP2013060470A 2013-03-22 2013-03-22 信号生成回路 Active JP6347314B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013060470A JP6347314B2 (ja) 2013-03-22 2013-03-22 信号生成回路
US14/167,827 US9225288B2 (en) 2013-03-22 2014-01-29 Signal generation circuit
CN201410060319.3A CN104065352B (zh) 2013-03-22 2014-02-21 信号生成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013060470A JP6347314B2 (ja) 2013-03-22 2013-03-22 信号生成回路

Publications (3)

Publication Number Publication Date
JP2014187513A JP2014187513A (ja) 2014-10-02
JP2014187513A5 true JP2014187513A5 (ja) 2015-12-24
JP6347314B2 JP6347314B2 (ja) 2018-06-27

Family

ID=51552916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013060470A Active JP6347314B2 (ja) 2013-03-22 2013-03-22 信号生成回路

Country Status (3)

Country Link
US (1) US9225288B2 (ja)
JP (1) JP6347314B2 (ja)
CN (1) CN104065352B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6347314B2 (ja) * 2013-03-22 2018-06-27 株式会社ソシオネクスト 信号生成回路
JP7255511B2 (ja) * 2020-02-12 2023-04-11 株式会社デンソー 電圧振幅検出器を有する半導体集積回路

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513249A (en) * 1979-04-23 1985-04-23 Baghdady Elie J Method and apparatus for signal detection, separation and suppression
FR2698503B1 (fr) * 1992-11-20 1995-01-06 Thomson Csf Circuit numérique pour l'extraction des signaux de phase et d'enveloppe d'un signal à bande latérale unique.
JPH06252649A (ja) * 1993-02-25 1994-09-09 Ando Electric Co Ltd 同期検波回路
US5760646A (en) * 1996-03-29 1998-06-02 Spectrian Feed-forward correction loop with adaptive predistortion injection for linearization of RF power amplifier
US6112071A (en) * 1998-02-23 2000-08-29 Tropian, Inc. Quadrature-free RF receiver for directly receiving angle modulated signal
US6748407B1 (en) * 1999-02-03 2004-06-08 Nec Corporation Direct digital synthesizer
US6775616B1 (en) * 1999-02-10 2004-08-10 X-Cyte, Inc. Environmental location system
US6449465B1 (en) * 1999-12-20 2002-09-10 Motorola, Inc. Method and apparatus for linear amplification of a radio frequency signal
GB0212740D0 (en) * 2002-05-31 2002-07-10 Hitachi Ltd Transmitter and wireless communication apparatus using the transmitter
US7346122B1 (en) * 2002-08-21 2008-03-18 Weixun Cao Direct modulation of a power amplifier with adaptive digital predistortion
TWI345369B (en) * 2004-01-28 2011-07-11 Mediatek Inc High dynamic range time-varying integrated receiver for elimination of off-chip filters
US7102447B2 (en) * 2004-05-04 2006-09-05 Telefonaktiebolaget L M Ericsson (Publ) XO-buffer robust to interference
CN100550608C (zh) * 2004-06-04 2009-10-14 西利康动力装置公司 功率放大器和脉冲宽度调制放大器
JP2006203456A (ja) 2005-01-19 2006-08-03 Matsushita Electric Ind Co Ltd Ｅｅｒシステム、及びｅｅｒシステムにおける遅延調整方法
US7391261B2 (en) * 2005-12-16 2008-06-24 Harris Corporation Enhanced bandwidth envelope elimination and restoration
US7512395B2 (en) * 2006-01-31 2009-03-31 International Business Machines Corporation Receiver and integrated AM-FM/IQ demodulators for gigabit-rate data detection
JP2007208466A (ja) * 2006-01-31 2007-08-16 Ricoh Co Ltd ダイレクトコンバージョン受信機
US8289086B2 (en) * 2008-04-02 2012-10-16 Qualcomm Atheros, Inc. Fractional and integer PLL architectures
US8515362B2 (en) * 2008-10-30 2013-08-20 Qualcomm, Incorporated Mixer architectures
TW201036336A (en) * 2009-03-31 2010-10-01 Atheros Comm Inc Fractional and integer PLL architectures
JP5036839B2 (ja) 2010-03-24 2012-09-26 株式会社東芝 電力増幅器及び半導体集積回路
US8811533B2 (en) * 2011-07-20 2014-08-19 Earl W. McCune, Jr. Communications transmitter having high-efficiency combination modulator
US8868018B2 (en) * 2012-09-10 2014-10-21 Broadcom Corporation Reciprocal mixing noise cancellation system
JP6347314B2 (ja) * 2013-03-22 2018-06-27 株式会社ソシオネクスト 信号生成回路

Similar Documents

Publication Publication Date Title
JP2015008472A (ja) 低いデューティサイクル歪みを有するレベルシフタ
US10469061B1 (en) Quadrature clock generator and method thereof
JP6239790B2 (ja) 広帯域デューティサイクル補正回路
CN107094012B (zh) 一种电平转换电路及方法
US9520892B2 (en) Digital to analog converter, unit for the same, and method for using the same
JP2006222748A (ja) コンパレータ回路
JP6167914B2 (ja) 出力回路
WO2016108989A1 (en) Cross-coupled level shifter with transition tracking circuits
JP2015139206A (ja) デューティ比補正回路および位相同期回路
JP4498398B2 (ja) 比較器及びこれを用いたアナログ−デジタル変換器
US20140266361A1 (en) Duty cycle correction circuit
JP2014187513A5 (ja)
JP2008187642A (ja) 差動信号比較器
JP2015070527A (ja) ヒステリシスコンパレータ回路
US20100123506A1 (en) Multistage level translator
US9350353B2 (en) Method and apparatus for equalizing a level shifted signal
TWI653830B (zh) 資料還原電路
JP6510920B2 (ja) ドライバ回路及びそれを備えたデジタルアンプ
JP5248425B2 (ja) 電流スイッチ回路及びこれを用いたディジタル−アナログ変換器
JP6701685B2 (ja) デューティ比調整回路
JP5204902B2 (ja) トランスファーゲート回路ならびにそれを用いた電力合成回路，電力増幅回路，送信装置および通信装置
JP6690950B2 (ja) Ｃｍｏｓ出力バッファ回路
US10637521B1 (en) 25% duty cycle clock generator having a divider with an inverter ring arrangement
JP2009194560A (ja) 分周回路
JP2012257012A (ja) パルス発生回路