JP6239790B2 - 広帯域デューティサイクル補正回路 - Google Patents
広帯域デューティサイクル補正回路 Download PDFInfo
- Publication number
- JP6239790B2 JP6239790B2 JP2016571703A JP2016571703A JP6239790B2 JP 6239790 B2 JP6239790 B2 JP 6239790B2 JP 2016571703 A JP2016571703 A JP 2016571703A JP 2016571703 A JP2016571703 A JP 2016571703A JP 6239790 B2 JP6239790 B2 JP 6239790B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- duty cycle
- output node
- delay
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Description
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
[C1]
デューティサイクル補正回路であって、
未補正クロック信号を第1の遅延信号に遅延するための立ち上がりエッジ可変遅延回路と、
前記第1の遅延信号を第1の反転遅延信号に反転するための第1のインバータと、
前記未補正クロック信号を第2の遅延信号に遅延するための立ち下がりエッジ可変遅延回路と、
前記第2の遅延信号を第2の反転遅延信号に反転するための第2のインバータと、
前記第1の遅延信号及び前記第1の反転遅延信号に応答して出力ノード電圧を電源電圧にパルス化するように構成されたパルス発生器と、ここで、前記パルス発生器は、前記第2の遅延信号及び前記第2の反転遅延信号に応答して前記出力ノード電圧を接地にパルス化するように更に構成される、
を備えるデューティサイクル補正回路。
[C2]
パルス化された前記出力ノード電圧をラッチするように構成されたラッチを更に備える、C1に記載のデューティサイクル補正回路。
[C3]
補正クロック信号を形成するために、ラッチされた前記パルス化された出力ノード電圧を反転するための第3のインバータを更に備える、C2に記載のデューティサイクル補正回路。
[C4]
前記パルス発生器は、第1の対のスイッチと第2の対のスイッチとを備える、C1に記載のデューティサイクル補正回路。
[C5]
前記第1の対のスイッチは、前記出力ノード電圧を搬送する出力ノードと電源ノードとの間に直列的に接続され、前記第2の対のスイッチは、前記出力ノードと接地との間に直列的に接続される、C4に記載のデューティサイクル補正回路。
[C6]
前記第1の対のスイッチは、前記第1の遅延信号を搬送するノードに結合されたゲートを有する第1のPMOSトランジスタと、前記第1の反転遅延信号を搬送するノードに結合されたゲートを有する第2のPMOSトランジスタとを備える、C5に記載のデューティサイクル補正回路。
[C7]
前記第2の対のスイッチは、前記第2の遅延信号を搬送するノードに結合されたゲートを有する第1のNMOSトランジスタと、前記第2の反転遅延信号を搬送するノードに結合されたゲートを有する第2のNMOSトランジスタとを備える、C5に記載のデューティサイクル補正回路。
[C8]
前記パルス発生器は、前記出力ノードと前記電源との間に結合された第3の対のスイッチと、前記出力ノードと接地との間に結合された第4の対のスイッチとを更に備える、C5に記載のデューティサイクル補正回路。
[C9]
交差結合された一対のインバータを更に備え、前記交差結合されたインバータは、前記第1の対、前記第2の対、前記第3の対及び前記第4の対のスイッチ内のスイッチを介して交差結合される、C8記載のデューティサイクル補正回路。
[C10]
交差結合された一対のインバータを更に備え、前記交差結合されたインバータのうちの1つは、前記出力ノード電圧を反転するように構成される、C5に記載のデューティサイクル補正回路。
[C11]
前記交差結合されたインバータのうちの残りの1つのための、前記電源ノードとPMOSトランジスタとの間に結合された第3のセットのスイッチを更に備える、C10記載のデューティサイクル補正回路。
[C12]
前記交差結合されたインバータのうちの残りの1つのための、接地とNMOSトランジスタとの間に結合された第3のセットのスイッチを更に備える、C10記載のデューティサイクル補正回路。
[C13]
制御信号を反転制御信号へと反転するように構成された第3のインバータを更に備え、前記第1のインバータは、前記第1の反転遅延信号を形成するために前記第1の遅延信号及び前記反転制御信号を処理するように構成された第1の論理ゲートを備え、前記第2のインバータは、前記第2の反転遅延信号を形成するために前記第2の遅延信号及び前記制御信号を処理するように構成された第2の論理ゲートを備える、C1に記載のデューティサイクル補正回路。
[C14]
前記第1の論理ゲートは、NORゲートを備え、前記第2の論理ゲートは、NANDゲートを備える、C13に記載のデューティサイクル補正回路。
[C15]
方法であって、
未補正クロック信号のためのデューティサイクルが所望のデューティサイクルよりも大きいと決定することに応答して、第2の遅延信号を生成するために遅延なしに立ち上がりエッジ可変遅延回路を介して前記未補正クロック信号をパスしつつ、第1の遅延信号を生成するために立ち下がりエッジ可変遅延回路を介して前記未補正クロック信号を遅延することと、
前記未補正クロック信号のための前記デューティサイクルが前記所望のデューティサイクルよりも小さいと決定することに応答して、前記第1の遅延信号を生成するために遅延なしに前記立ち下がりエッジ可変遅延回路を介して前記未補正クロック信号をパスしつつ、前記第2の遅延信号を生成するために前記立ち上がりエッジ可変遅延回路を介して前記未補正クロック信号を遅延することと、
前記第1の遅延信号に応答して出力ノード電圧を電源電圧にパルスし、前記第2の遅延信号に応答して前記出力ノード電圧を接地にパルス化することと、
パルス化された前記出力ノード電圧から、前記所望のデューティサイクルを有する補正クロック信号を生成することと
を備える方法。
[C16]
第1の反転遅延信号を形成するために前記第1の遅延信号を反転することを更に備え、前記出力ノード電圧を前記電源電圧にパルス化することは、前記第1の遅延信号及び前記第1の反転遅延信号が両方とも接地されるとき、前記出力ノード電圧を前記電源電圧にパルス化することを備える、C15に記載の方法。
[C17]
第2の反転遅延信号を形成するために前記第2の遅延信号を反転することを更に備え、前記出力ノード電圧を接地にパルス化することは、前記第2の遅延信号及び前記第2の反転遅延信号が両方とも前記電源電圧に充電されるとき、前記出力ノード電圧を接地することを備える、C15に記載の方法。
[C18]
パルス化された前記出力ノード電圧をラッチすることを更に備える、C15に記載の方法。
[C19]
前記補正クロック信号を生成することは、前記補正クロック信号を生成するために、ラッチされた前記パルス化された出力ノード電圧を反転することを備える、C18に記載の方法。
[C20]
前記第1の遅延信号を反転することは、論理ゲートにおいて制御信号を用いて前記第1の遅延信号を処理することを備える、C16に記載の方法。
[C21]
前記第2の遅延信号を反転することは、論理ゲートにおいて制御信号を用いて前記第2の遅延信号を処理することを備える、C17に記載の方法。
[C22]
方法であって、
未補正クロック信号のための未補正デューティサイクルが所望のデューティサイクルよりも大きいとの決定に応答して、
前記未補正デューティサイクルを前記所望のデューティサイクルへと補正するのに必要な立ち上がりエッジ遅延を決定することと、
第1の遅延信号を生成するために、前記立ち上がりエッジ遅延に従って、第1の可変遅延回路を介して前記未補正クロック信号を遅延することと、
第2の遅延信号を生成するために、適用される遅延なしに第2の可変遅延回路を介して前記未補正クロック信号を遅延することと、
前記第1の遅延信号における立ち上がりクロックエッジに応答して、前記補正クロック信号における立ち上がりクロックエッジを生成することと、
前記第2の遅延信号における立ち下がりエッジに応答して、前記補正クロック信号が前記所望のデューティサイクルを有するように、前記補正クロック信号における立ち下がりエッジを生成することと
を備える方法。
[C23]
前記未補正デューティサイクルが前記所望のデューティサイクルよりも小さいとの決定に応答して、
前記未補正デューティサイクルを前記所望のデューティサイクルへと補正するのに必要な立ち下がりエッジ遅延を決定することと、
第3の遅延信号を生成するために、適用される遅延なしに前記第1の可変遅延回路を介して前記未補正クロック信号を遅延することと、
第4の遅延信号を生成するために、前記立ち下がりエッジ遅延に従って、前記第2の可変遅延回路を介して前記未補正クロック信号を遅延することと、
前記第3の遅延信号における立ち上がりエッジに応答して、前記補正クロック信号における立ち上がりエッジを生成することと、
前記第2の遅延信号における立ち下がりエッジに応答して、前記補正クロック信号が前記所望のデューティサイクルを有するように、前記補正クロック信号における立ち下がりエッジを生成することと
を更に備える、C22に記載の方法。
[C24]
デューティサイクル補正回路であって、
未補正クロック信号を、第1の遅延信号及び第2の遅延信号へと独立して遅延するための手段と、
前記第1の遅延信号に応答して出力ノード電圧を電源電圧にパルス化するように構成されたパルス発生器と、前記パルス発生器は、前記第2の遅延信号に応答して前記出力ノード電圧を接地にパルス化するように更に構成される、
前記出力ノード電圧を補正クロック信号に反転するように構成された第1のインバータと
を備えるデューティサイクル補正回路。
[C25]
前記第1の遅延信号を第1の反転遅延信号に反転するように構成された第2のインバータ
を更に備え、前記パルス発生器は、前記第1の遅延信号及び前記第1の反転遅延信号の両方が接地されるとき、前記出力ノード電圧を前記電源電圧にパルス化するように更に構成される、C24に記載のデューティサイクル補正回路。
[C26]
前記第2の遅延信号を第2の反転遅延信号へと反転するように構成された第3のインバータ
を更に備え、前記パルス発生器は、前記第2の遅延信号及び前記第2の反転遅延信号の両方が前記電源電圧に充電されたとき、前記出力ノード電圧を接地にパルス化するように更に構成される、C25に記載のデューティサイクル補正回路。
[C27]
前記第2のインバータは、NORゲートを備える、C25に記載のデューティサイクル補正回路。
[C28]
前記第3のインバータは、NANDゲートを備える、C26に記載のデューティサイクル補正回路。
[C29]
前記パルス発生器は、第1の対のスイッチと第2の対のスイッチとを備える、C26に記載のデューティサイクル補正回路。
[C30]
前記第1の対のスイッチは、前記出力ノード電圧を搬送する出力ノードと電源ノードとの間に直列的に接続され、前記第2の対のスイッチは、前記出力ノードと接地との間に直列的に接続される、C29に記載のデューティサイクル補正回路。
Claims (21)
- デューティサイクル補正回路であって、
未補正クロック信号の立ち上がりエッジを第1の遅延信号に遅延するための立ち下がりエッジ可変遅延回路と、
前記第1の遅延信号を第1の反転遅延信号に反転するための第1のインバータと、
前記未補正クロック信号の立ち下がりエッジを第2の遅延信号に遅延するための立ち上がりエッジ可変遅延回路と、
前記第2の遅延信号を第2の反転遅延信号に反転するための第2のインバータと、
前記第1の遅延信号及び前記第1の反転遅延信号に応答して出力ノード電圧を電源電圧にパルス化するように構成されたパルス発生器と、ここで、前記パルス発生器は、前記第2の遅延信号及び前記第2の反転遅延信号に応答して前記出力ノード電圧を接地にパルス化するように更に構成され、前記パルス発生器は、第1の対のスイッチと第2の対のスイッチと第3の対のスイッチと第4の対のスイッチとを含み、前記第1の対のスイッチは、前記出力ノード電圧を搬送する出力ノードと電源ノードとの間に直列的に接続され、前記第2の対のスイッチは、前記出力ノードと接地との間に直列的に接続され、前記第3の対のスイッチは、前記出力ノードと前記電源ノードとの間に結合され、前記第4の対のスイッチは、前記出力ノードと接地との間に結合される、
を備え、
前記立ち下がりエッジ可変遅延回路と前記立ち上がりエッジ可変遅延回路とによって前記未補正クロック信号の前記立ち上がりエッジ及び前記未補正クロック信号の前記立ち下がりエッジを独立して遅延させるように構成されるデューティサイクル補正回路。 - パルス化された前記出力ノード電圧をラッチするように構成されたラッチを更に備える、請求項1に記載のデューティサイクル補正回路。
- 補正クロック信号を形成するために、ラッチされた前記パルス化された出力ノード電圧を反転するための第3のインバータを更に備える、請求項2に記載のデューティサイクル補正回路。
- 前記第1の対のスイッチは、前記第1の遅延信号を搬送するノードに結合されたゲートを有する第1のPMOSトランジスタと、前記第1の反転遅延信号を搬送するノードに結合されたゲートを有する第2のPMOSトランジスタとを備える、請求項1に記載のデューティサイクル補正回路。
- 前記第2の対のスイッチは、前記第2の遅延信号を搬送するノードに結合されたゲートを有する第1のNMOSトランジスタと、前記第2の反転遅延信号を搬送するノードに結合されたゲートを有する第2のNMOSトランジスタとを備える、請求項1に記載のデューティサイクル補正回路。
- 交差結合された一対のインバータを更に備え、前記交差結合されたインバータは、前記第1の対のスイッチ、前記第2の対のスイッチ、前記第3の対のスイッチ及び前記第4の対のスイッチ内のスイッチを介して交差結合される、請求項1記載のデューティサイクル補正回路。
- 交差結合された一対のインバータを更に備え、前記交差結合されたインバータのうちの1つは、前記出力ノード電圧を反転するように構成される、請求項1に記載のデューティサイクル補正回路。
- 前記第3の対のスイッチは、前記交差結合されたインバータのうちの残りの1つのために、前記電源ノードとPMOSトランジスタとの間に結合される、請求項7記載のデューティサイクル補正回路。
- 前記第4の対のスイッチは、前記交差結合されたインバータのうちの残りの1つのために、接地とNMOSトランジスタとの間に結合される、請求項7記載のデューティサイクル補正回路。
- 制御信号を反転制御信号へと反転するように構成された第3のインバータを更に備え、前記第1のインバータは、前記第1の反転遅延信号を形成するために前記第1の遅延信号及び前記反転制御信号を処理するように構成された第1の論理ゲートを備え、前記第2のインバータは、前記第2の反転遅延信号を形成するために前記第2の遅延信号及び前記制御信号を処理するように構成された第2の論理ゲートを備える、請求項1に記載のデューティサイクル補正回路。
- 前記第1の論理ゲートは、NORゲートを備え、前記第2の論理ゲートは、NANDゲートを備える、請求項10に記載のデューティサイクル補正回路。
- 方法であって、
未補正クロック信号のためのデューティサイクルが所望のデューティサイクルよりも大きいと決定することに応答して、第2の遅延信号を生成するために遅延なしに立ち上がりエッジ可変遅延回路を介して前記未補正クロック信号をパスしつつ、第1の遅延信号を生成するために立ち下がりエッジ可変遅延回路を介して前記未補正クロック信号の立ち下がりエッジを遅延することと、
前記未補正クロック信号のための前記デューティサイクルが前記所望のデューティサイクルよりも小さいと決定することに応答して、前記第1の遅延信号を生成するために遅延なしに前記立ち下がりエッジ可変遅延回路を介して前記未補正クロック信号をパスしつつ、前記第2の遅延信号を生成するために前記立ち上がりエッジ可変遅延回路を介して前記未補正クロック信号の立ち上がりエッジを遅延することと、
前記第1の遅延信号に応答して出力ノード電圧を電源電圧にパルス化し、前記第2の遅延信号に応答して前記出力ノード電圧を接地にパルス化することと、
パルス化された前記出力ノード電圧から、前記所望のデューティサイクルを有する補正クロック信号を生成することと、
第1の反転遅延信号を形成するために前記第1の遅延信号を反転することと、ここにおいて、前記出力ノード電圧を前記電源電圧にパルス化することは、前記第1の遅延信号及び前記第1の反転遅延信号が両方とも接地されるとき、前記出力ノード電圧を前記電源電圧にパルス化することを備え、前記第1の遅延信号を反転することは、論理ゲートにおいて制御信号を用いて前記第1の遅延信号を処理することを備える、
を備え、
前記立ち下がりエッジ可変遅延回路及び前記立ち上がりエッジ可変遅延回路を介して前記未補正クロック信号の前記立ち上がりエッジ及び前記未補正クロック信号の前記立ち下がりエッジが独立して遅延される、方法。 - 第2の反転遅延信号を形成するために前記第2の遅延信号を反転することを更に備え、前記出力ノード電圧を接地にパルス化することは、前記第2の遅延信号及び前記第2の反転遅延信号が両方とも前記電源電圧に充電されるとき、前記出力ノード電圧を接地することを備える、請求項12に記載の方法。
- 前記パルス化された出力ノード電圧をラッチすることを更に備える、請求項12に記載の方法。
- 前記補正クロック信号を生成することは、前記補正クロック信号を生成するために、ラッチされた前記パルス化された出力ノード電圧を反転することを備える、請求項14に記載の方法。
- 前記第2の遅延信号を反転することは、論理ゲートにおいて制御信号を用いて前記第2の遅延信号を処理することを備える、請求項13に記載の方法。
- デューティサイクル補正回路であって、
未補正クロック信号の立ち上がりエッジを第1の遅延信号に可変的に遅延するための及び前記未補正クロック信号の立ち下がりエッジを第2の遅延信号に可変的に遅延するための手段と、
前記第1の遅延信号に応答して出力ノード電圧を電源電圧にパルス化するように構成されたパルス発生器と、前記パルス発生器は、前記第2の遅延信号に応答して前記出力ノード電圧を接地にパルス化するように更に構成される、
前記出力ノード電圧を補正クロック信号に反転するように構成された第1のインバータと、
前記第1の遅延信号を第1の反転遅延信号に反転するように構成された第2のインバータと、ここにおいて、前記パルス発生器は、前記第1の遅延信号及び前記第1の反転遅延信号の両方が接地されるとき、前記出力ノード電圧を前記電源電圧にパルス化するように更に構成され、前記第2のインバータは、NORゲートを備える、
を備え、遅延するための前記手段が前記未補正クロック信号の前記立ち上がりエッジ及び前記未補正クロック信号の前記立ち下がりエッジを独立して遅延させるように構成される、デューティサイクル補正回路。 - 前記第2の遅延信号を第2の反転遅延信号へと反転するように構成された第3のインバータ
を更に備え、前記パルス発生器は、前記第2の遅延信号及び前記第2の反転遅延信号の両方が前記電源電圧に充電されたとき、前記出力ノード電圧を接地にパルス化するように更に構成される、請求項17に記載のデューティサイクル補正回路。 - 前記第3のインバータは、NANDゲートを備える、請求項18に記載のデューティサイクル補正回路。
- 前記パルス発生器は、第1の対のスイッチと第2の対のスイッチとを備える、請求項18に記載のデューティサイクル補正回路。
- 前記第1の対のスイッチは、前記出力ノード電圧を搬送する出力ノードと電源ノードとの間に直列的に接続され、前記第2の対のスイッチは、前記出力ノードと接地との間に直列的に接続される、請求項20に記載のデューティサイクル補正回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/299,779 | 2014-06-09 | ||
US14/299,779 US9438208B2 (en) | 2014-06-09 | 2014-06-09 | Wide-band duty cycle correction circuit |
PCT/US2015/031007 WO2015191234A1 (en) | 2014-06-09 | 2015-05-15 | Wide-band duty cycle correction circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017523658A JP2017523658A (ja) | 2017-08-17 |
JP6239790B2 true JP6239790B2 (ja) | 2017-11-29 |
Family
ID=53284557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016571703A Expired - Fee Related JP6239790B2 (ja) | 2014-06-09 | 2015-05-15 | 広帯域デューティサイクル補正回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9438208B2 (ja) |
EP (1) | EP3152835A1 (ja) |
JP (1) | JP6239790B2 (ja) |
CN (1) | CN106416070B (ja) |
WO (1) | WO2015191234A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105306017B (zh) * | 2015-12-04 | 2018-09-14 | 上海兆芯集成电路有限公司 | 信号产生电路以及工作周期调整电路 |
US9742386B2 (en) * | 2015-12-15 | 2017-08-22 | Apple Inc. | Efficient duty-cycle balanced clock generation circuit for single and multiple-phase clock signals |
JP6623798B2 (ja) * | 2016-02-02 | 2019-12-25 | 富士通株式会社 | 発光素子の駆動回路 |
US10680592B2 (en) * | 2017-10-19 | 2020-06-09 | Xilinx, Inc. | Quadrature clock correction circuit for transmitters |
US11226649B2 (en) * | 2018-01-11 | 2022-01-18 | Nxp B.V. | Clock delay circuit |
CN113258923B (zh) * | 2020-02-07 | 2024-04-05 | 瑞昱半导体股份有限公司 | 工作周期校正器 |
CN115001454A (zh) * | 2022-07-19 | 2022-09-02 | 东芯半导体股份有限公司 | 一种占空比调节器 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100473813B1 (ko) * | 2003-07-10 | 2005-03-14 | 학교법인 포항공과대학교 | 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및그 방법 |
DE102005063097B4 (de) * | 2005-12-30 | 2014-09-04 | Infineon Technologies Ag | Gepulstes statisches Flip-Flop |
US7298193B2 (en) * | 2006-03-16 | 2007-11-20 | International Business Machines Corporation | Methods and arrangements to adjust a duty cycle |
KR100837822B1 (ko) | 2007-01-10 | 2008-06-16 | 주식회사 하이닉스반도체 | Dll 회로 및 그 제어 방법 |
JP4940010B2 (ja) * | 2007-04-26 | 2012-05-30 | 株式会社日立製作所 | 送信機及びそれを用いた無線システム |
US7671653B2 (en) * | 2007-09-28 | 2010-03-02 | Sun Microsystems, Inc. | Dual edge triggered flip flops |
KR101013444B1 (ko) | 2008-03-14 | 2011-02-14 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로 |
KR100930415B1 (ko) | 2008-05-09 | 2009-12-08 | 주식회사 하이닉스반도체 | 클럭 제어 회로 및 이를 포함하는 반도체 메모리 장치 |
KR101050406B1 (ko) | 2008-09-22 | 2011-07-19 | 주식회사 하이닉스반도체 | 듀티 보정 회로 및 이를 포함하는 클럭 생성 회로 |
US7940103B2 (en) | 2009-03-09 | 2011-05-10 | Micron Technology, Inc. | Duty cycle correction systems and methods |
US8624647B2 (en) | 2010-01-19 | 2014-01-07 | Altera Corporation | Duty cycle correction circuit for memory interfaces in integrated circuits |
JP2011250107A (ja) * | 2010-05-26 | 2011-12-08 | Renesas Electronics Corp | 負荷容量の駆動回路 |
US8487681B2 (en) * | 2011-02-23 | 2013-07-16 | Nvidia Corporation | Dual-trigger low-energy flip-flop circuit |
US8836394B2 (en) | 2012-03-26 | 2014-09-16 | Rambus Inc. | Method and apparatus for source-synchronous signaling |
US9049057B2 (en) | 2012-06-28 | 2015-06-02 | Intel Corporation | Duty cycle compensation of RAM transmitters |
KR20140069978A (ko) | 2012-11-30 | 2014-06-10 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 듀티비 보정 방법 |
-
2014
- 2014-06-09 US US14/299,779 patent/US9438208B2/en active Active
-
2015
- 2015-05-15 CN CN201580030412.2A patent/CN106416070B/zh not_active Expired - Fee Related
- 2015-05-15 EP EP15727154.5A patent/EP3152835A1/en not_active Withdrawn
- 2015-05-15 JP JP2016571703A patent/JP6239790B2/ja not_active Expired - Fee Related
- 2015-05-15 WO PCT/US2015/031007 patent/WO2015191234A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2015191234A1 (en) | 2015-12-17 |
CN106416070B (zh) | 2018-02-06 |
JP2017523658A (ja) | 2017-08-17 |
EP3152835A1 (en) | 2017-04-12 |
US20150358001A1 (en) | 2015-12-10 |
CN106416070A (zh) | 2017-02-15 |
US9438208B2 (en) | 2016-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6239790B2 (ja) | 広帯域デューティサイクル補正回路 | |
US7956642B2 (en) | Level shifter having low duty cycle distortion | |
US8659329B2 (en) | Pre-emphasis circuit and differential current signaling system having the same | |
US8299831B2 (en) | Semiconductor device | |
US9270275B2 (en) | Level shifter and serializer having the same | |
US9356577B2 (en) | Memory interface receivers having pulsed control of input signal attenuation networks | |
US20160191059A1 (en) | Cross-coupled level shifter with transition tracking circuits | |
TWI495265B (zh) | 用於產生延遲行選擇信號的記憶裝置和信號延遲電路 | |
US20200266808A1 (en) | Signal driver circuit and semiconductor apparatus using the signal driver circuit | |
US10367494B2 (en) | Fast-response references-less frequency detector | |
KR101149185B1 (ko) | 반도체 소자의 고전압 스위치 회로 | |
KR20220085266A (ko) | 전원 도메인 변경 회로와 그의 동작 방법 | |
JP4509737B2 (ja) | 差動信号生成回路および差動信号送信回路 | |
WO2023206658A1 (zh) | 信号产生器和存储器 | |
US20230291404A1 (en) | Apparatus and Method for Active Inductor Modulation | |
US7545195B2 (en) | Variable delay element | |
JP2018200741A (ja) | パルス制御を有するセンスアンプ | |
KR20110024303A (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6239790 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |