CN102570981B - 射频识别中的电流注入型混频器 - Google Patents
射频识别中的电流注入型混频器 Download PDFInfo
- Publication number
- CN102570981B CN102570981B CN201010581692.5A CN201010581692A CN102570981B CN 102570981 B CN102570981 B CN 102570981B CN 201010581692 A CN201010581692 A CN 201010581692A CN 102570981 B CN102570981 B CN 102570981B
- Authority
- CN
- China
- Prior art keywords
- pipe
- current
- mutual conductance
- injectingt
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种射频识别中的电流注入型混频器,其跨导电路包括两个电流注入管。两个电流注入管分别和第一电流路径、第二电流路径并联组成两个射频偏置电流路径,分别为第一输入跨导管和第二输入跨导管提供射频偏置电流。两个电流注入管也为两个输入跨导管,其信号输入端分别和一对射频电压差分信号相连。本发明能增加混频器的总的输入跨导和增益、能降低混频器的噪声系数。
Description
技术领域
本发明涉及一种混频器,特别是涉及一种射频识别中的电流注入型混频器。
背景技术
随着物联网技术的发展,对相关设备的性能提出了更高的要求,而射频识别(RFID)作为物联网的重要组成部分,也同样要求RFID阅读器和标签具有较高的性能。混频器作为RFID中的一个重要模块,其主要功能是通过两个信号相乘实现频率转换。转换增益、噪声、线性度等是混频器的关键性能指标,直接影响着RFID系统的性能。
混频器一般是由跨导级、开关级以及负载组成的,跨导级将射频电压信号转换成射频电流信号,本振信号输入到开关级,从而控制晶体管的开和关,最后经由负载得到所需要的信号。
如图1所示,为现有Gilbert混频器的电路图,现有Gilbert混频器是由跨导电路、开关电路、尾电流电路和负载电路组成。
所述负载电路包括第一负载电阻R1和第二负载电阻R2,第一负载电阻R1和第二负载电阻R2的第一端都和电源电压VDD相连。
所述开关电路包括第一NMOS开关管M4、第二NMOS开关管M5、第三NMOS开关管M6和第四NMOS开关管M7;所述第一NMOS开关管M4和第二NMOS开关管M5的源极相连接组成第一电流路径、连接处为所述第一电流路径的输出端,所述第三NMOS开关管M6和第四NMOS开关管M7的源极相连接组成第二电流路径、连接处为所述第二电流路径的输出端;所述第一NMOS开关管M4和所述第四NMOS开关管M7的栅极都接第一本振电压信号LO+,所述第二NMOS开关管M5和所述第三NMOS开关管M6的栅极都接第二本振电压信号LO-,所述第一本振电压信号LO+和所述第二本振电压信号LO-为一对本振电压差分信号。
所述第一NMOS开关管M4和所述第三NMOS开关管M6的漏极都接所述第一负载电阻R1的第二端,所述第二NMOS开关管M5和所述第四NMOS开关管M7的漏极都接所述第二负载电阻R2的第二端。
所述第一负载电阻R1的第二端为所述负载电路的第一输出端并组成第一信号输出端,所述第二负载电阻R2的第二端为所述负载电路的第二输出端并组成第二信号输出端。所述第一信号输出端和第一输出隔直电容C1的第一端相连、所述第二信号输出端和第二输出隔直电容C2的第一端相连,第一输出隔直电容C1的第二端输出中频电压信号IF+、第二输出隔直电容C2的第二端输出中频电压信号IF-,所述中频电压信号IF+和所述中频电压信号IF-为一对中频电压差分信号。
所述跨导电路包括第一NMOS输入跨导管M2、第二NMOS输入跨导管M3。所述尾电流电路为一NMOS尾电流管M1。所述第一NMOS输入跨导管M2和所述第二NMOS输入跨导管M3的源极都和所述NMOS尾电流管M1的漏极相连接;所述NMOS尾电流管M1的源极接地、所述NMOS尾电流管M1的栅极接第一偏置电压VB1。所述NMOS尾电流管M1用于提供稳定的工作电流。
所述第一NMOS输入跨导管M2的漏极与所述第一NMOS开关管M4的源极及第二NMOS开关管M5的源极相连接;所述第二NMOS输入跨导管M3的漏极与所述第三NMOS开关管M6的源极及第四NMOS开关管M7的源极相连接。所述第一NMOS输入跨导管M2的栅极为第一信号输入端,所述第二NMOS输入跨导管M3的栅极为第二信号输入端。所述第一信号输入端连接第一射频电压信号RF+,所述第二信号输入端连接第二射频电压信号RF-;所述第一射频电压信号RF+和所述第二射频电压信号RF-为一对射频电压差分信号。
如图1所示的现有Gilbert混频器工作时,所述第一NMOS输入跨导管M2和所述第二NMOS输入跨导管M3分别将所述第一射频电压信号RF+和所述第二射频电压信号RF-转换为射频电流信号。所述第一本振电压信号LO+和所述第二本振电压信号LO-输入到所述开关电路,并控制所述开关电路的晶体管的开关,所述射频电流信号流过开关管后,相当于和开关的信号相乘,最后在所述第一负载电阻R1和第二负载电阻R2上就产生了和频和差频电压信号,在上混频器中用到了和频的射频信号,在下混频器中用到差频的中频信号,在本发明中用到了差分的中频信号,即最后通过所述第一负载电阻R1和第二负载电阻R2将射频电流信号转换为所述中频电压信号IF+和所述中频电压信号IF-输出。
如图1所示的现有Gilbert混频器的增益不高且噪声系数较大,所以出现了电流注入型混频器,如图2所示,为现有电流注入型混频器的电路图。现有电流注入型混频器和如图1所示的现有Gilbert混频器的不同之处是增加了两个电流注入管,分别为第一NMOS电流注入管M8、第二NMOS电流注入管M9。所述第一NMOS电流注入管M8和所述第二NMOS电流注入管M9的漏极都接电源电压VDD,所述第一NMOS电流注入管M8和所述第二NMOS电流注入管M9的栅极都接第二偏置电压VB2。
所述第一NMOS电流注入管M8的源极接所述第一NMOS开关管M4和第二NMOS开关管M5的源极,所述第二NMOS电流注入管M9的源极接所述第三NMOS开关管M6和第四NMOS开关管M7的源极。如上连接后,所述第一NMOS电流注入管M8和由所述第一NMOS开关管M4和第二NMOS开关管M5组成的第一电流路径并联并组成第一射频偏置电流路径;所述第二NMOS电流注入管M9和由所述第三NMOS开关管M6和第四NMOS开关管M7组成的第二电流路径并联并组成第二射频偏置电流路径。
如上连接后,输入到所述第一NMOS输入跨导管M2的电流由所述第一电流路径的电流变化到所述第一射频偏置电流路径;输入到所述二NMOS输入跨导管M3的电流由所述第二电流路径的电流变化到所述第二射频偏置电流路径。这样就能够实现增加所述第一NMOS输入跨导管M2和所述第二NMOS输入跨导管M3的电流,因为所述第一射频偏置电流路径是由所述第一NMOS电流注入管M8和所述第一电流路径并联并组成;所述第二射频偏置电流路径是由所述第二NMOS电流注入管M9和所述第二电流路径并联并组成,具有如下的电流关系:IRF=2ILO+IB,其中IRF是所述第一射频偏置电流路径或所述第二射频偏置电流路径的电流,ILO是流经本振晶体管即所述第一NMOS开关管M4、第二NMOS开关管M5、第三NMOS开关管M6或第四NMOS开关管M7的电流,IB是流经第一NMOS电流注入管M8或所述第二NMOS电流注入管M9的电流。这样增加射频偏置电流就可以增加所述第一NMOS输入跨导管M2或所述二NMOS输入跨导管M3的跨导,从而增加混频器电路的线性度;而所述第一NMOS电流注入管M8或所述第二NMOS电流注入管M9能吸收增加的射频偏置电流,甚至是再吸收一部分本振晶体管中的电流,这样使得本振晶体管贡献的闪烁噪声减少,混频器的整体噪声也相应减少。
发明内容
本发明所要解决的技术问题是提供一种射频识别中的电流注入型混频器,能增加混频器的总的输入跨导和增益、能降低混频器的噪声系数。
为解决上述技术问题,本发明提供的射频识别中的电流注入型混频器包括:一负载电路。一开关电路,连接于所述负载电路,所述开关电路和所述负载电路的连接处为信号输出端;所述开关电路包括第一电流路径和第二电流路径。一尾电流电路。一跨导电路,包括第一输入跨导管、第二输入跨导管、第一电流注入管、第二电流注入管;所述第一电流注入管和所述第一电流路径并联组成第一射频偏置电流路径,所述第一输入跨导管串联于所述第一射频偏置电流路径上;所述第二电流注入管和所述第二电流路径并联组成第二射频偏置电流路径,所述第二输入跨导管串联于所述第二射频偏置电流路径上;所述第一输入跨导管的信号输入端和所述第一电流注入管的信号输入端相连接组成第一信号输入端,所述第二输入跨导管的信号输入端和所述第二电流注入管的信号输入端相连接组成第二信号输入端;所述第一信号输入端和所述第二信号输入端分别和一对射频电压差分信号相连。
更进一步的改进是,所述第一输入跨导管和所述第二输入跨导管都为NMOS管,所述第一电流注入管和所述第二电流注入管都为PMOS管。所述第一电流注入管和所述第二电流注入管的源极都接电源电压;所述第一电流注入管的漏极和所述第一电流路径的输出端相连组成所述第一射频偏置电流路径;所述第二电流注入管的漏极和所述第二电流路径的输出端相连组成所述第二射频偏置电流路径。所述第一输入跨导管和所述第二输入跨导管的源极相连接并都连接到尾电流电路上;所述第一输入跨导管的漏极和所述第一电流路径的输出端相连、所述第二输入跨导管的漏极和所述第二电流路径的输出端相连。所述第一输入跨导管、所述第二输入跨导管、所述第一电流注入管和所述第一电流注入管的信号输入端为各晶体管的栅极;所述第一输入跨导管的栅极和所述第一电流注入管的栅极相连接组成第一信号输入端;所述第二输入跨导管的栅极和所述第二电流注入管的栅极相连接组成第二信号输入端。
更进一步的改进是,所述开关电路包括第一NMOS开关管、第二NMOS开关管、第三NMOS开关管和第四NMOS开关管;所述第一NMOS开关管和第二NMOS开关管的源极相连接且为所述第一电流路径的输出端,所述第三NMOS开关管和第四NMOS开关管的源极相连接且为所述第二电流路径的输出端。所述第一NMOS开关管和所述第四NMOS开关管的栅极都接第一本振电压信号,所述第二NMOS开关管和所述第三NMOS开关管的栅极都接第二本振电压信号,所述第一本振电压信号和所述第二本振电压信号为一对本振电压差分信号。所述第一NMOS开关管和所述第三NMOS开关管的漏极都接所述负载电路的第一输出端,所述第二NMOS开关管和所述第四NMOS开关管的漏极都接所述负载电路的第二输出端。所述负载电路的第一输出端组成第一信号输出端、所述负载电路的第二输出端组成第二信号输出端,所述第一信号输出端和所述第二信号输出端分别连接一输出隔直电容,各所述输出隔直电容输出一对中频电压差分信号。
更进一步的改进是,所述负载电路包括第一负载电阻和第二负载电阻;所述第一负载电阻的第一端连接电源电压、所述第一负载电阻的第二端为所述负载电路的第一输出端;所述第二负载电阻的第一端连接电源电压、所述第二负载电阻的第二端为所述负载电路的第二输出端。
更进一步的改进是,所述尾电流电路为一NMOS尾电流管,所述NMOS尾电流管的源极接地,所述NMOS尾电流管的漏极与所述第一射频偏置电流路径和所述第二射频偏置电流路径的输出端相连,所述NMOS尾电流管的栅极接一偏置电压。
本发明电路通过将电流注入管组合到混频器的跨导电路中,不仅能够增加各输入跨导管的射频偏置电流,而且还能增加混频器的总的输入跨导和增益、能降低混频器的噪声系数。相对于现有电流注入型混频器,本发明还省略掉了电流注入管的偏置电压的设置,从而能使电路更简单。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有Gilbert混频器的电路图;
图2是现有电流注入型混频器的电路图;
图3是本发明实施例电流注入型混频器的电路图。
具体实施方式
如图3所示,是本发明实施例电流注入型混频器的电路图,和图1所示的现有Gilbert混频器的电路图以及如图2所示的现有电流注入型混频器的差异主要为电流注入管的设计不同。以下仅对本发明实施例的电流注入管部分进行描述。
本发明实施例电流注入型混频器的跨导电路还包括第一PMOS电流注入管M10和第二PMOS电流注入管M11。所述第一PMOS电流注入管M10和所述第二PMOS电流注入管M11的源极都接电源电压;所述第一PMOS电流注入管M10的漏极连接所述第一NMOS开关管M4和第二NMOS开关管M5的源极,所述第二PMOS电流注入管M11的漏极连接所述第三NMOS开关管M6和第四NMOS开关管M7的源极。如上连接后,所述第一PMOS电流注入管M10和由所述第一NMOS开关管M4和第二NMOS开关管M5组成的第一电流路径并联并组成第一射频偏置电流路径;所述第二PMOS电流注入管M11和由所述第三NMOS开关管M6和第四NMOS开关管M7组成的第二电流路径并联并组成第二射频偏置电流路径。
所述第一NMOS输入跨导管M2的栅极和所述第一PMOS电流注入管M10的栅极相连接组成第一信号输入端;所述第二NMOS输入跨导管M3的栅极和所述第二PMOS电流注入管M11的栅极相连接组成第二信号输入端。所述第一信号输入端连接第一射频电压信号RF+,所述第二信号输入端连接第二射频电压信号RF-;所述第一射频电压信号RF+和所述第二射频电压信号RF-为一对射频电压差分信号。
在本发明实施例电流注入型混频器中,将两个NMOS电流注入管换成了PMOS电流注入管即所述第一PMOS电流注入管M10和所述第二PMOS电流注入管M11,并且将PMOS电流注入管的栅极和射频信号输入端相连,使PMOS电流注入管作为混频器的跨导电路的一部分即也作为一输入跨导管,形成跨导互补结构。与如图2所示的现有电流注入型混频器相比,PMOS电流注入管不仅可以起到分流的作用,而且增加了混频器总的输入跨导,从而增加了混频器的增益。现有Gilbert混频器和现有电流注入型混频器的增益可以表示为而本发明实施例电流注入型混频器的增益为可以看出本发明实施例电流注入型混频器的增益有所提高。
另外,在对于现有电流注入混频器和本发明实施例电流注入型混频器中,两者的负载电路的负载电阻的阻抗和开关电路的NMOS开关管产生的噪声都相同,主要的区别在于跨导电路的各输入跨导管产生的噪声不同,Gilbert混频器的噪声系数可以如下表示,
其中gm表示输入跨导管的跨导,RL为混频器的负载阻抗,A为本振信号的幅度,I为偏置直流电流,γ为各晶体管的噪声因子。在现有电流注入型混频器中,输入跨导管的跨导为gmn,而在本发明实施例电流注入型混频器中,输入跨导管的总跨导为gmn+gmp,从上面公式可以看出,由于等效跨导增加,本发明实施例电流注入型混频器的噪声系数有所降低。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (4)
1.一种射频识别中的电流注入型混频器,其特征在于,包括:
一负载电路;
一开关电路,连接于所述负载电路,所述开关电路和所述负载电路的连接处为信号输出端;所述开关电路包括第一电流路径和第二电流路径;
一尾电流电路;
一跨导电路,包括第一输入跨导管、第二输入跨导管、第一电流注入管、第二电流注入管;所述第一电流注入管和所述第一电流路径并联组成第一射频偏置电流路径,所述第一输入跨导管串联于所述第一射频偏置电流路径上;所述第二电流注入管和所述第二电流路径并联组成第二射频偏置电流路径,所述第二输入跨导管串联于所述第二射频偏置电流路径上;所述第一输入跨导管的信号输入端和所述第一电流注入管的信号输入端相连接组成第一信号输入端,所述第二输入跨导管的信号输入端和所述第二电流注入管的信号输入端相连接组成第二信号输入端;所述第一信号输入端和所述第二信号输入端分别和一对射频电压差分信号相连;
所述第一输入跨导管和所述第二输入跨导管都为NMOS管,所述第一电流注入管和所述第二电流注入管都为PMOS管;
所述第一电流注入管和所述第二电流注入管的源极都接电源电压;所述第一电流注入管的漏极和所述第一电流路径的输出端相连组成所述第一射频偏置电流路径;所述第二电流注入管的漏极和所述第二电流路径的输出端相连组成所述第二射频偏置电流路径;
所述第一输入跨导管和所述第二输入跨导管的源极相连接并都连接到尾电流电路上;所述第一输入跨导管的漏极和所述第一电流路径的输出端相连、所述第二输入跨导管的漏极和所述第二电流路径的输出端相连;
所述第一输入跨导管、所述第二输入跨导管、所述第一电流注入管和所述第一电流注入管的信号输入端为各晶体管的栅极;所述第一输入跨导管的栅极和所述第一电流注入管的栅极相连接组成第一信号输入端;所述第二输入跨导管的栅极和所述第二电流注入管的栅极相连接组成第二信号输入端。
2.如权利要求1所述射频识别中的电流注入型混频器,其特征在于:所述开关电路包括第一NMOS开关管、第二NMOS开关管、第三NMOS开关管和第四NMOS开关管;所述第一NMOS开关管和第二NMOS开关管的源极相连接且为所述第一电流路径的输出端,所述第三NMOS开关管和第四NMOS开关管的源极相连接且为所述第二电流路径的输出端;
所述第一NMOS开关管和所述第四NMOS开关管的栅极都接第一本振电压信号,所述第二NMOS开关管和所述第三NMOS开关管的栅极都接第二本振电压信号,所述第一本振电压信号和所述第二本振电压信号为一对本振电压差分信号;
所述第一NMOS开关管和所述第三NMOS开关管的漏极都接所述负载电路的第一输出端,所述第二NMOS开关管和所述第四NMOS开关管的漏极都接所述负载电路的第二输出端;
所述负载电路的第一输出端组成第一信号输出端、所述负载电路的第二输出端组成第二信号输出端,所述第一信号输出端和所述第二信号输出端分别连接一输出隔直电容,各所述输出隔直电容输出一对中频电压差分信号。
3.如权利要求1所述射频识别中的电流注入型混频器,其特征在于:所述负载电路包括第一负载电阻和第二负载电阻;所述第一负载电阻的第一端连接电源电压、所述第一负载电阻的第二端为所述负载电路的第一输出端;所述第二负载电阻的第一端连接电源电压、所述第二负载电阻的第二端为所述负载电路的第二输出端。
4.如权利要求1所述射频识别中的电流注入型混频器,其特征在于:所述尾电流电路为一NMOS尾电流管,所述NMOS尾电流管的源极接地,所述NMOS尾电流管的漏极与所述第一射频偏置电流路径和所述第二射频偏置电流路径的输出端相连,所述NMOS尾电流管的栅极接一偏置电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010581692.5A CN102570981B (zh) | 2010-12-09 | 2010-12-09 | 射频识别中的电流注入型混频器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010581692.5A CN102570981B (zh) | 2010-12-09 | 2010-12-09 | 射频识别中的电流注入型混频器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102570981A CN102570981A (zh) | 2012-07-11 |
CN102570981B true CN102570981B (zh) | 2016-02-03 |
Family
ID=46415581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010581692.5A Active CN102570981B (zh) | 2010-12-09 | 2010-12-09 | 射频识别中的电流注入型混频器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102570981B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104242825B (zh) * | 2013-06-17 | 2017-12-05 | 上海华虹宏力半导体制造有限公司 | Cmos下变频混频器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101145760A (zh) * | 2006-09-13 | 2008-03-19 | 联发科技股份有限公司 | 具有较小失真度的低噪声混频器及方法 |
CN101188402A (zh) * | 2007-12-20 | 2008-05-28 | 北京航空航天大学 | 一种低压混频器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI345369B (en) * | 2004-01-28 | 2011-07-11 | Mediatek Inc | High dynamic range time-varying integrated receiver for elimination of off-chip filters |
-
2010
- 2010-12-09 CN CN201010581692.5A patent/CN102570981B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101145760A (zh) * | 2006-09-13 | 2008-03-19 | 联发科技股份有限公司 | 具有较小失真度的低噪声混频器及方法 |
CN101188402A (zh) * | 2007-12-20 | 2008-05-28 | 北京航空航天大学 | 一种低压混频器 |
Also Published As
Publication number | Publication date |
---|---|
CN102570981A (zh) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8933745B2 (en) | Transconductance-enhancing passive frequency mixer | |
CN104702219B (zh) | 一种单端输入双平衡无源混频器 | |
CN101188402B (zh) | 一种低压混频器 | |
US8299838B2 (en) | Combined mixer and balun design | |
Vehring et al. | Truly balanced K-band push-push frequency doubler | |
CN103401508A (zh) | 一种低噪声放大器和混频器融合结构 | |
KR20110070410A (ko) | 주파수 혼합기 | |
KR101665174B1 (ko) | 주파수 배율기를 위한 시스템 및 방법 | |
JP5128680B2 (ja) | ミキサ回路 | |
CN102638227A (zh) | 带有片上有源平衡-不平衡变换器的超宽带混频器电路 | |
CN202026277U (zh) | 射频识别中的混频器 | |
Manjula et al. | Design of low-power CMOS transceiver front end for 2.4-GHz WPAN applications | |
CN103078594A (zh) | 一种电流复用射频前端电路 | |
CN102457231B (zh) | 单平衡混频器 | |
CN101409533A (zh) | 跨导器 | |
US7672658B2 (en) | Frequency-converting circuit and down converter with the same | |
CN102570981B (zh) | 射频识别中的电流注入型混频器 | |
Wan et al. | Design of a low voltage highly linear 2.4 GHz up-conversion mixer in 0.18 μm CMOS technology | |
CN102545786A (zh) | 射频识别中的高线性度混频器 | |
CN104104336A (zh) | 一种具有噪声抵消的低功耗宽带射频前端电路 | |
US20170111011A1 (en) | Balanced up-conversion mixer | |
CN103812449A (zh) | 混频器 | |
Rastegar et al. | An integrated high linearity CMOS receiver frontend for 24-GHz applications | |
CN109743023A (zh) | 一种可上下变频复用的24GHz混频器 | |
CN203632620U (zh) | 一种带双反馈结构的宽带混频器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |