JPH0936769A - チューナ回路及びチューナシステム - Google Patents
チューナ回路及びチューナシステムInfo
- Publication number
- JPH0936769A JPH0936769A JP18884195A JP18884195A JPH0936769A JP H0936769 A JPH0936769 A JP H0936769A JP 18884195 A JP18884195 A JP 18884195A JP 18884195 A JP18884195 A JP 18884195A JP H0936769 A JPH0936769 A JP H0936769A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- source
- transistors
- frequency conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】 利得制御時の歪特性の劣化を少なくしたチュ
ーナ回路を提供する。 【構成】 ＲＦ増幅回路１０１、周波数変換回路１０
２、局部発振信号のバッファ回路１０３、局部発振回路
１０４からなるチューナ回路において、ＲＦ信号増幅用
トランジスタ１０８，１０９のソース間に利得制御用Ｆ
ＥＴ１１２を設け、ゲートとソースドレイン間をコンデ
ンサで接続し、ＲＦバッファトランジスタ１３８，１３
９のドレイン間にコンデンサ１３７を、ソース間に利得
制御用デュアルゲートＦＥＴ１４１を接続する。
ーナ回路を提供する。 【構成】 ＲＦ増幅回路１０１、周波数変換回路１０
２、局部発振信号のバッファ回路１０３、局部発振回路
１０４からなるチューナ回路において、ＲＦ信号増幅用
トランジスタ１０８，１０９のソース間に利得制御用Ｆ
ＥＴ１１２を設け、ゲートとソースドレイン間をコンデ
ンサで接続し、ＲＦバッファトランジスタ１３８，１３
９のドレイン間にコンデンサ１３７を、ソース間に利得
制御用デュアルゲートＦＥＴ１４１を接続する。
Description
【０００１】
【産業上の利用分野】本発明はＴＶ、ＣＡＴＶ、衛星放
送、衛星通信やセルラ電話などの移動体通信などの受信
機に用いるチューナ回路及びチューナシステム並びに差
動増幅回路及び周波数変換回路に関するものである。
送、衛星通信やセルラ電話などの移動体通信などの受信
機に用いるチューナ回路及びチューナシステム並びに差
動増幅回路及び周波数変換回路に関するものである。
【０００２】
【従来の技術】図４に従来のチューナ回路の一例を示
す。このチューナ回路３は、ＲＦ増幅回路４０１と、周
波数変換回路４０２と、局部発振信号のバッファ回路４
０３および局部発振回路４０４から構成される。
す。このチューナ回路３は、ＲＦ増幅回路４０１と、周
波数変換回路４０２と、局部発振信号のバッファ回路４
０３および局部発振回路４０４から構成される。
【０００３】ＲＦ増幅回路４０１は、電源端子４０５
と、ＲＦ信号入力端子４１０，４１１と、利得制御端子
４１８と、利得制御用トランジスタ４１３とを有してい
る。さらにこのＲＦ増幅回路４０１の電源４０５には、
負荷抵抗４０６と増幅用トランジスタ４０８と電流源ト
ランジスタ４１５の直列接続体と、負荷抵抗４０７と増
幅用トランジスタ４０９と電流源トランジスタ４１６の
直列接続体が互いに並列に接続され電流値設定用抵抗４
１７を経て接地されている。この負荷抵抗４０６と増幅
用トランジスタ４０８の接続点及び負荷抵抗４０７と増
幅用トランジスタ４０９の接続点は、それぞれ周波数変
換回路４０２へ出力され、増幅用トランジスタ４０８と
電流源トランジスタ４１５の接続点と、増幅用トランジ
スタ４０９と電流源トランジスタ４１６の接続点間に
は、高周波電流分流用抵抗４１２と利得制御用トランジ
スタ４１３が接続されている。増幅用トランジスタ４０
８，４０９のゲートにはＲＦ信号が入力され、利得制御
用トランジスタ４１３のゲートには利得制御電圧信号が
ゲート保護用抵抗４１３を介して入力される。
と、ＲＦ信号入力端子４１０，４１１と、利得制御端子
４１８と、利得制御用トランジスタ４１３とを有してい
る。さらにこのＲＦ増幅回路４０１の電源４０５には、
負荷抵抗４０６と増幅用トランジスタ４０８と電流源ト
ランジスタ４１５の直列接続体と、負荷抵抗４０７と増
幅用トランジスタ４０９と電流源トランジスタ４１６の
直列接続体が互いに並列に接続され電流値設定用抵抗４
１７を経て接地されている。この負荷抵抗４０６と増幅
用トランジスタ４０８の接続点及び負荷抵抗４０７と増
幅用トランジスタ４０９の接続点は、それぞれ周波数変
換回路４０２へ出力され、増幅用トランジスタ４０８と
電流源トランジスタ４１５の接続点と、増幅用トランジ
スタ４０９と電流源トランジスタ４１６の接続点間に
は、高周波電流分流用抵抗４１２と利得制御用トランジ
スタ４１３が接続されている。増幅用トランジスタ４０
８，４０９のゲートにはＲＦ信号が入力され、利得制御
用トランジスタ４１３のゲートには利得制御電圧信号が
ゲート保護用抵抗４１３を介して入力される。
【０００４】周波数変換回路４０２は、中間周波出力端
子４２０と、電源端子４２２と、利得制御電圧信号入力
端子４１８と、トランス４２１を有している。トランス
４２１の端子４２０には中間周波出力が出力され、電源
側巻線は中間タップを有しており、電源側巻線には周波
数変換用トランジスタ４２３，４２４と、４２５，４２
６が接続され、中間タップを介して電源端子４２２から
電源電圧が与えられる。周波数変換用トランジスタ４２
３，４２４にはＲＦバッファトランジスタ４２７と電流
源トランジスタ４３２が直列接続され、周波数変換用ト
ランジスタ４２５，４２６にはＲＦバッファトランジス
タ４２８と電流源トランジスタ４３３が直列に接続され
電流値設定用抵抗４３４を介して接地される。ＲＦバッ
ファトランジスタ４２７のソースと、ＲＦバッファトラ
ンジスタ４２８のソース間には、高周波電流分流用抵抗
４２９と利得制御用トランジスタ４３０が接続されてい
る。利得制御用トランジスタ４３０のゲートはゲート保
護用抵抗４３１を介して利得制御電圧信号入力端子４１
８に接続されている。また、ＲＦバッファトランジスタ
４２７，４２８のゲートは、ＲＦ増幅回路の出力に接続
されており、周波数変換トランジスタ４２３〜４２６の
ゲートはバッファ回路４０３に接続されている。
子４２０と、電源端子４２２と、利得制御電圧信号入力
端子４１８と、トランス４２１を有している。トランス
４２１の端子４２０には中間周波出力が出力され、電源
側巻線は中間タップを有しており、電源側巻線には周波
数変換用トランジスタ４２３，４２４と、４２５，４２
６が接続され、中間タップを介して電源端子４２２から
電源電圧が与えられる。周波数変換用トランジスタ４２
３，４２４にはＲＦバッファトランジスタ４２７と電流
源トランジスタ４３２が直列接続され、周波数変換用ト
ランジスタ４２５，４２６にはＲＦバッファトランジス
タ４２８と電流源トランジスタ４３３が直列に接続され
電流値設定用抵抗４３４を介して接地される。ＲＦバッ
ファトランジスタ４２７のソースと、ＲＦバッファトラ
ンジスタ４２８のソース間には、高周波電流分流用抵抗
４２９と利得制御用トランジスタ４３０が接続されてい
る。利得制御用トランジスタ４３０のゲートはゲート保
護用抵抗４３１を介して利得制御電圧信号入力端子４１
８に接続されている。また、ＲＦバッファトランジスタ
４２７，４２８のゲートは、ＲＦ増幅回路の出力に接続
されており、周波数変換トランジスタ４２３〜４２６の
ゲートはバッファ回路４０３に接続されている。
【０００５】バッファ回路４０３の電源４４０には、ト
ランジスタ４４１とトランジスタ４４３及びトランジス
タ４４２とトランジスタ４４４がそれぞれ直列に接続さ
れた二つのソースホロワ型のバッファ回路が、並列に電
流値設定用抵抗４４５を経て接地されている。このトラ
ンジスタ４４１，４４３の接続点及びトランジスタ４４
２，４４４の接続点は、それぞれ周波数変換回路４０２
の周波数変換用トランジスタのゲートに接続されてい
る。さらにトランジスタ４４１，４４２のゲートには局
部発振回路４０４の出力が供給される。
ランジスタ４４１とトランジスタ４４３及びトランジス
タ４４２とトランジスタ４４４がそれぞれ直列に接続さ
れた二つのソースホロワ型のバッファ回路が、並列に電
流値設定用抵抗４４５を経て接地されている。このトラ
ンジスタ４４１，４４３の接続点及びトランジスタ４４
２，４４４の接続点は、それぞれ周波数変換回路４０２
の周波数変換用トランジスタのゲートに接続されてい
る。さらにトランジスタ４４１，４４２のゲートには局
部発振回路４０４の出力が供給される。
【０００６】このチューナ回路３は、ＲＦ信号入力端子
４１０，４１１間に入力したＲＦ信号をＲＦ増幅回路４
０１で増幅し、次段の周波数変換回路４０２において局
部発振回路４０４からの局部発振信号により、中間周波
信号を中間周波出力端子４２０へ出力する。このチュー
ナ回路は、利得制御端子４１８に印加する電圧によって
利得制御用トランジスタ４１３および４３０のドレイン
−ソース間のチャネル抵抗を変化させることで利得を制
御することが可能である。
４１０，４１１間に入力したＲＦ信号をＲＦ増幅回路４
０１で増幅し、次段の周波数変換回路４０２において局
部発振回路４０４からの局部発振信号により、中間周波
信号を中間周波出力端子４２０へ出力する。このチュー
ナ回路は、利得制御端子４１８に印加する電圧によって
利得制御用トランジスタ４１３および４３０のドレイン
−ソース間のチャネル抵抗を変化させることで利得を制
御することが可能である。
【０００７】
【発明が解決しようとする課題】上記、従来技術に示す
チューナ回路のようにトランジスタのドレイン−ソース
間のチャネル抵抗を変化させることで利得制御を行なう
回路では、チャネル抵抗がゲート電圧に対し非直線的に
変化し、特にチャネル抵抗が急激に変化する点で歪特性
が劣化することから、図４に示す従来例では、利得制御
用トランジスタ４１３，４３０と並列に高周波電流分流
抵抗４１２，４２９を挿入し、利得制御用トランジスタ
４１３，４３０に流れる高周波電流を分流することで歪
特性の改善を図っている。しかし、上記チューナ回路で
は利得制御用トランジスタに並列に分流抵抗が挿入され
ることでチャネル抵抗の変化率が鈍り利得制御量が不足
することとなり、良好な歪特性と良好な利得制御量を確
保することを両立させることは困難であった。
チューナ回路のようにトランジスタのドレイン−ソース
間のチャネル抵抗を変化させることで利得制御を行なう
回路では、チャネル抵抗がゲート電圧に対し非直線的に
変化し、特にチャネル抵抗が急激に変化する点で歪特性
が劣化することから、図４に示す従来例では、利得制御
用トランジスタ４１３，４３０と並列に高周波電流分流
抵抗４１２，４２９を挿入し、利得制御用トランジスタ
４１３，４３０に流れる高周波電流を分流することで歪
特性の改善を図っている。しかし、上記チューナ回路で
は利得制御用トランジスタに並列に分流抵抗が挿入され
ることでチャネル抵抗の変化率が鈍り利得制御量が不足
することとなり、良好な歪特性と良好な利得制御量を確
保することを両立させることは困難であった。
【０００８】さらに、上記チューナ回路では、周波数変
換回路４０２の周波数変換用トランジスタ４２３，４２
４，４２５，４２６はゲート−ソース間に１ｐＦ程度の
容量を有しているので、バッファ回路４０３からの局部
発振信号が周波数変換用トランジスタ４２３，４２４，
４２５，４２６のゲートからＲＦバッファトランジスタ
４２７，４２８に漏れ込み、ＲＦバッファトランジスタ
４２７，４２８で別の周波数変換動作が行なわれること
で、位相の異なる中間周波信号が発生し、変換損失の増
大を招く状態を生じたり、ＲＦバッファトランジスタへ
の発振信号が不十分な周波数変換動作により歪信号成分
が増大し、歪特性の劣化を招くという問題があった。
換回路４０２の周波数変換用トランジスタ４２３，４２
４，４２５，４２６はゲート−ソース間に１ｐＦ程度の
容量を有しているので、バッファ回路４０３からの局部
発振信号が周波数変換用トランジスタ４２３，４２４，
４２５，４２６のゲートからＲＦバッファトランジスタ
４２７，４２８に漏れ込み、ＲＦバッファトランジスタ
４２７，４２８で別の周波数変換動作が行なわれること
で、位相の異なる中間周波信号が発生し、変換損失の増
大を招く状態を生じたり、ＲＦバッファトランジスタへ
の発振信号が不十分な周波数変換動作により歪信号成分
が増大し、歪特性の劣化を招くという問題があった。
【０００９】本発明の目的は、上記欠点を解消し、利得
制御量を確保するとともに利得制御時に歪特性の劣化が
小さく、周波数特性の良好なチューナ回路を提供するこ
とにある。
制御量を確保するとともに利得制御時に歪特性の劣化が
小さく、周波数特性の良好なチューナ回路を提供するこ
とにある。
【００１０】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明は、ＲＦ増幅回路をトランジスタのドレイ
ンに負荷抵抗を接続した第１及び第２の増幅用トランジ
スタの各々のソースを抵抗を介し第３のトランジスタの
ドレインに接続し、第３のトランジスタのゲートを接地
するとともに、ソースを抵抗を介し接地し、第３のトラ
ンジスタを電流源とする差動増幅回路とした。さらに、
本発明は、第１のトランジスタと第２のトランジスタの
ソース間に利得制御用トランジスタのドレインとソース
を接続し、前記第１のトランジスタのソースと利得制御
用トランジスタのゲートおよび前記第２のトランジスタ
のソースと利得制御用トランジスタのゲートを容量で接
続することで、利得制御用トランジスタのゲート−ドレ
イン間およびゲート−ソース間の接合容量の信号振幅に
対する非線形変化の影響を小とし歪の劣化を抑える構成
とした。また、図４で示した従来例のＲＦ増幅回路では
二つのトランジスタ４１５，４１６を電流源として用い
ていたが、これら二つのトランジスタのバラツキによっ
て、差動増幅回路の左右のトランジスタのバランスが崩
れ、歪特性が劣化するという問題に対しても、本発明の
ＲＦ増幅回路では電流源を一つとしたので有利である。
めに、本発明は、ＲＦ増幅回路をトランジスタのドレイ
ンに負荷抵抗を接続した第１及び第２の増幅用トランジ
スタの各々のソースを抵抗を介し第３のトランジスタの
ドレインに接続し、第３のトランジスタのゲートを接地
するとともに、ソースを抵抗を介し接地し、第３のトラ
ンジスタを電流源とする差動増幅回路とした。さらに、
本発明は、第１のトランジスタと第２のトランジスタの
ソース間に利得制御用トランジスタのドレインとソース
を接続し、前記第１のトランジスタのソースと利得制御
用トランジスタのゲートおよび前記第２のトランジスタ
のソースと利得制御用トランジスタのゲートを容量で接
続することで、利得制御用トランジスタのゲート−ドレ
イン間およびゲート−ソース間の接合容量の信号振幅に
対する非線形変化の影響を小とし歪の劣化を抑える構成
とした。また、図４で示した従来例のＲＦ増幅回路では
二つのトランジスタ４１５，４１６を電流源として用い
ていたが、これら二つのトランジスタのバラツキによっ
て、差動増幅回路の左右のトランジスタのバランスが崩
れ、歪特性が劣化するという問題に対しても、本発明の
ＲＦ増幅回路では電流源を一つとしたので有利である。
【００１１】また、周波数変換回路の利得制御用トラン
ジスタにデュアルゲートＦＥＴを用いることで利得制御
用トランジスタのドレイン−ソース間の信号振幅がドレ
イン−第１ゲート間、第１ゲート−第２ゲート間および
第２ゲート−ソース間容量に分圧して加わわるようにし
た。このような構成としたことからシングルゲートＦＥ
Ｔを用いた場合に比べ各容量に加わる振幅が小となるこ
とで、信号振幅に対する容量変化も小となるとともに、
より線形変化に近くなることから、特に利得制御用トラ
ンジスタのドレイン−ソース間に加わる信号振幅が大と
なる利得制御時の歪特性の劣化を抑えることができる。
ジスタにデュアルゲートＦＥＴを用いることで利得制御
用トランジスタのドレイン−ソース間の信号振幅がドレ
イン−第１ゲート間、第１ゲート−第２ゲート間および
第２ゲート−ソース間容量に分圧して加わわるようにし
た。このような構成としたことからシングルゲートＦＥ
Ｔを用いた場合に比べ各容量に加わる振幅が小となるこ
とで、信号振幅に対する容量変化も小となるとともに、
より線形変化に近くなることから、特に利得制御用トラ
ンジスタのドレイン−ソース間に加わる信号振幅が大と
なる利得制御時の歪特性の劣化を抑えることができる。
【００１２】さらに、周波数変換回路にＲＦ信号が加わ
るＲＦ信号より高い周波数の一対のＲＦバッファトラン
ジスタのドレイン間にＲＦ信号に対しては無視でき、局
部発振信号に対しては低インピーダンスとなる容量を接
続し、バッファ回路から周波数変換用トランジスタのゲ
ートを介して周波数変換回路に漏れ込む局部発振信号を
減衰し、ＲＦ信号が入力されるＲＦバッファトランジス
タへの局部発振信号の漏れ込みを抑えることで、変換損
失を低減するとともに歪特性の改善を図った。
るＲＦ信号より高い周波数の一対のＲＦバッファトラン
ジスタのドレイン間にＲＦ信号に対しては無視でき、局
部発振信号に対しては低インピーダンスとなる容量を接
続し、バッファ回路から周波数変換用トランジスタのゲ
ートを介して周波数変換回路に漏れ込む局部発振信号を
減衰し、ＲＦ信号が入力されるＲＦバッファトランジス
タへの局部発振信号の漏れ込みを抑えることで、変換損
失を低減するとともに歪特性の改善を図った。
【００１３】また、図４の従来のチューナ回路の局部発
振信号のバッファ回路４０３と同一のバッファ回路を局
部発振回路４０４に並列に接続し、一方のバッファ回路
のトランジスタ４４１のソースを周波数変換回路の周波
数変換トランジスタ４２３のゲートへ、他方のバッファ
回路の同相出力を周波数変換トランジスタ４２６のゲー
トに、一方のバッファ回路の他のトランジスタ４４２の
ソースを周波数変換トランジスタ４２４のゲートへ、他
方のバッファ回路の同相出力を周波数変換トランジスタ
４２５のゲートに接続し、周波数変換回路の局部発振信
号を注入する四つのトランジスタをそれぞれ個別のバッ
ファ回路で駆動する構成とした。これによってバッファ
回路の駆動能力が大となり、特に高域での変換利得が改
善され、歪特性が良好な周波数変換回路が得られる。
振信号のバッファ回路４０３と同一のバッファ回路を局
部発振回路４０４に並列に接続し、一方のバッファ回路
のトランジスタ４４１のソースを周波数変換回路の周波
数変換トランジスタ４２３のゲートへ、他方のバッファ
回路の同相出力を周波数変換トランジスタ４２６のゲー
トに、一方のバッファ回路の他のトランジスタ４４２の
ソースを周波数変換トランジスタ４２４のゲートへ、他
方のバッファ回路の同相出力を周波数変換トランジスタ
４２５のゲートに接続し、周波数変換回路の局部発振信
号を注入する四つのトランジスタをそれぞれ個別のバッ
ファ回路で駆動する構成とした。これによってバッファ
回路の駆動能力が大となり、特に高域での変換利得が改
善され、歪特性が良好な周波数変換回路が得られる。
【００１４】さらに、局部発振回路に発振用トランジス
タを２素子用いたドレイン接地方式のプッシュプル発振
回路を用いることで、直接平衡信号を取り出せる構成と
し、局部発振信号を差動増幅回路により不平衡−平衡変
換を行なう従来方式に比べ、同相信号と逆相信号の振幅
バランスが取れるので変換損失が少なく、歪特性が良好
なチューナ回路が得られる。
タを２素子用いたドレイン接地方式のプッシュプル発振
回路を用いることで、直接平衡信号を取り出せる構成と
し、局部発振信号を差動増幅回路により不平衡−平衡変
換を行なう従来方式に比べ、同相信号と逆相信号の振幅
バランスが取れるので変換損失が少なく、歪特性が良好
なチューナ回路が得られる。
【００１５】
【作用】以上のように、ＲＦ増幅回路および周波数変換
回路に利得制御時に歪特性の劣化の少ない利得制御回路
を用いるとともに、周波数変換回路の局部発振信号を注
入する４つの周波数変換用トランジスタをそれぞれ個別
のバッファ回路で駆動する構成とし、局部発振回路に発
振用トランジスタを２素子用いたドレイン接地方式のプ
ッシュプル発振回路を用い、バランスのとれた局部発振
信号で周波数変換回路を駆動することによって、利得制
御時に歪特性の劣化が少なく、周波数特性の良好なチュ
ーナ回路を得ることができる。
回路に利得制御時に歪特性の劣化の少ない利得制御回路
を用いるとともに、周波数変換回路の局部発振信号を注
入する４つの周波数変換用トランジスタをそれぞれ個別
のバッファ回路で駆動する構成とし、局部発振回路に発
振用トランジスタを２素子用いたドレイン接地方式のプ
ッシュプル発振回路を用い、バランスのとれた局部発振
信号で周波数変換回路を駆動することによって、利得制
御時に歪特性の劣化が少なく、周波数特性の良好なチュ
ーナ回路を得ることができる。
【００１６】
【実施例】以下、本発明に係るチューナ装置の第１の実
施例を図１を用いて説明する。本実施例のチューナ回路
１は、ＲＦ増幅回路１０１と、周波数変換回路１０２
と、局部発振信号のバッファ回路１０３と、局部発振回
路１０４とを有している。
施例を図１を用いて説明する。本実施例のチューナ回路
１は、ＲＦ増幅回路１０１と、周波数変換回路１０２
と、局部発振信号のバッファ回路１０３と、局部発振回
路１０４とを有している。
【００１７】ＲＦ増幅回路１０１は、電源端子１０５
と、ＲＦ信号入力端子１１０，１１１と、利得制御電圧
入力端子１４７を有している。さらに、ＲＦ増幅回路１
０１は、負荷抵抗１０６，１０７と、増幅用トランジス
タ１０８，１０９と、抵抗１１５，１１６と、利得制御
用ＦＥＴ１１２と電流源トランジスタ１１７と、電流値
設定用抵抗１１８と、ゲート保護用抵抗１１９とを有し
ている。そして、電源１０５には、負荷抵抗１０６と増
幅用トランジスタ（第１のトランジスタ）１０８と抵抗
１１５の直列接続体と、負荷抵抗１０７と増幅用トラン
ジスタ（第２のトランジスタ）１０９と抵抗１１６の直
列接続体が互いに並列に接続され、電流源トランジスタ
（第１の電流源）１１７および電流値設定用抵抗１１８
を経て接地されて、差動増幅器を構成している。増幅用
トランジスタ１０８のドレイン及び増幅用トランジスタ
１０９のドレインは、直流成分を遮断するコンデンサを
介してそれぞれ周波数変換回路１０２へ出力され、増幅
用トランジスタ１０８，１０９のソース間には、利得制
御用ＦＥＴ（第３のトランジスタ）１１２が接続されて
いる。さらに、増幅用トランジスタ１０８のソースと利
得制御用ＦＥＴ１１２のゲート間にコンデンサ１１３
が、増幅用トランジスタ１０９のソースと利得制御用Ｆ
ＥＴ１１２のゲート間にコンデンサ１１４が接続されて
いる。増幅用トランジスタ１０８，１０９のゲートには
ＲＦ信号が入力され、利得制御用ＦＥＴ１１２のゲート
には利得制御電圧信号がゲート保護用抵抗１１９を介し
て入力される。
と、ＲＦ信号入力端子１１０，１１１と、利得制御電圧
入力端子１４７を有している。さらに、ＲＦ増幅回路１
０１は、負荷抵抗１０６，１０７と、増幅用トランジス
タ１０８，１０９と、抵抗１１５，１１６と、利得制御
用ＦＥＴ１１２と電流源トランジスタ１１７と、電流値
設定用抵抗１１８と、ゲート保護用抵抗１１９とを有し
ている。そして、電源１０５には、負荷抵抗１０６と増
幅用トランジスタ（第１のトランジスタ）１０８と抵抗
１１５の直列接続体と、負荷抵抗１０７と増幅用トラン
ジスタ（第２のトランジスタ）１０９と抵抗１１６の直
列接続体が互いに並列に接続され、電流源トランジスタ
（第１の電流源）１１７および電流値設定用抵抗１１８
を経て接地されて、差動増幅器を構成している。増幅用
トランジスタ１０８のドレイン及び増幅用トランジスタ
１０９のドレインは、直流成分を遮断するコンデンサを
介してそれぞれ周波数変換回路１０２へ出力され、増幅
用トランジスタ１０８，１０９のソース間には、利得制
御用ＦＥＴ（第３のトランジスタ）１１２が接続されて
いる。さらに、増幅用トランジスタ１０８のソースと利
得制御用ＦＥＴ１１２のゲート間にコンデンサ１１３
が、増幅用トランジスタ１０９のソースと利得制御用Ｆ
ＥＴ１１２のゲート間にコンデンサ１１４が接続されて
いる。増幅用トランジスタ１０８，１０９のゲートには
ＲＦ信号が入力され、利得制御用ＦＥＴ１１２のゲート
には利得制御電圧信号がゲート保護用抵抗１１９を介し
て入力される。
【００１８】ＲＦ増幅回路１０１の利得制御用トランジ
スタ１１２として、デュアルゲートＦＥＴを用いること
ができる。このとき、第１のゲート及び第２のゲートに
はそれぞれ抵抗を介して利得制御電圧信号が印加され
る。
スタ１１２として、デュアルゲートＦＥＴを用いること
ができる。このとき、第１のゲート及び第２のゲートに
はそれぞれ抵抗を介して利得制御電圧信号が印加され
る。
【００１９】周波数変換回路１０２は、中間周波出力端
子１３０と、電源端子１３２と、利得制御電圧信号入力
端子１４７を有している。さらに、周波数変換回路１０
２は、トランス１３１と、周波数変換用トランジスタ１
１３，１１４，１１５，１１６と、歪低減用コンデンサ
１３７と、ＲＦバッファトランジスタ１３８，１３９
と、高周波分流抵抗１４０と、利得制御用デュアルゲー
トＦＥＴ１４１と、ゲート保護用抵抗１４２，１４３
と、電流源トランジスタ１４４，１４５と、電流値設定
抵抗１４６とバイアス抵抗１４８，１４９，１５０，１
５１を有している。
子１３０と、電源端子１３２と、利得制御電圧信号入力
端子１４７を有している。さらに、周波数変換回路１０
２は、トランス１３１と、周波数変換用トランジスタ１
１３，１１４，１１５，１１６と、歪低減用コンデンサ
１３７と、ＲＦバッファトランジスタ１３８，１３９
と、高周波分流抵抗１４０と、利得制御用デュアルゲー
トＦＥＴ１４１と、ゲート保護用抵抗１４２，１４３
と、電流源トランジスタ１４４，１４５と、電流値設定
抵抗１４６とバイアス抵抗１４８，１４９，１５０，１
５１を有している。
【００２０】トランスの出力巻線には中間周波出力端子
１３０が接続される。トランス１３１の電源側巻線は中
間タップを有しており、電源側巻線には、周波数変換用
トランジスタ（第４のトランジスタ又は第１の周波数変
換トランジスタ）１３３及び周波数変換用トランジスタ
（第５のトランジスタ又は第２の周波数変換トランジス
タ）１３４のドレインが接続されて第１の中間周波を出
力し、さらに、電源側巻線に、周波数変換用トランジス
タ（第７のトランジスタ又は第３の周波数変換トランジ
スタ）１３５及び周波数変換用トランジスタ（第８のト
ランジスタ又は第４の周波数変換トランジスタ）１３６
のドレインが接続されて第１の中間周波を出力し、出力
巻線から中間周波出力が出力される。さらに、電源側巻
線の中間タップを介して電源端子１３２から周波数変換
回路１０２の電源電圧が与えられる。周波数変換用トラ
ンジスタ１３３，１３４のソースは共通に接続されＲＦ
バッファトランジスタ（第６のトランジスタ又は第１の
ＲＦバッファトランジスタ）１３８のドレインが接続さ
れて一方の差動増幅器を構成し、また周波数変換用トラ
ンジスタ１３５，１３６のソースは共通に接続されＲＦ
バッファトランジスタ（第９のトランジスタ又は第２の
ＲＦバッファトランジスタ）１３９のドレインが接続さ
れて他の差動増幅器を構成している。それぞれの差動増
幅器は電流源トランジスタ（第２の電流源又は請求項５
における第１の電流源）１４４と電流源トランジスタ
（第３の電流源又は請求項５における第２の電流源）１
４５及び電流値設定用抵抗１４６を介して接地されダブ
ルバランス型周波数変換回路を構成している。電流源ト
ランジスタ１４４，１４５のゲートは接地されている。
１３０が接続される。トランス１３１の電源側巻線は中
間タップを有しており、電源側巻線には、周波数変換用
トランジスタ（第４のトランジスタ又は第１の周波数変
換トランジスタ）１３３及び周波数変換用トランジスタ
（第５のトランジスタ又は第２の周波数変換トランジス
タ）１３４のドレインが接続されて第１の中間周波を出
力し、さらに、電源側巻線に、周波数変換用トランジス
タ（第７のトランジスタ又は第３の周波数変換トランジ
スタ）１３５及び周波数変換用トランジスタ（第８のト
ランジスタ又は第４の周波数変換トランジスタ）１３６
のドレインが接続されて第１の中間周波を出力し、出力
巻線から中間周波出力が出力される。さらに、電源側巻
線の中間タップを介して電源端子１３２から周波数変換
回路１０２の電源電圧が与えられる。周波数変換用トラ
ンジスタ１３３，１３４のソースは共通に接続されＲＦ
バッファトランジスタ（第６のトランジスタ又は第１の
ＲＦバッファトランジスタ）１３８のドレインが接続さ
れて一方の差動増幅器を構成し、また周波数変換用トラ
ンジスタ１３５，１３６のソースは共通に接続されＲＦ
バッファトランジスタ（第９のトランジスタ又は第２の
ＲＦバッファトランジスタ）１３９のドレインが接続さ
れて他の差動増幅器を構成している。それぞれの差動増
幅器は電流源トランジスタ（第２の電流源又は請求項５
における第１の電流源）１４４と電流源トランジスタ
（第３の電流源又は請求項５における第２の電流源）１
４５及び電流値設定用抵抗１４６を介して接地されダブ
ルバランス型周波数変換回路を構成している。電流源ト
ランジスタ１４４，１４５のゲートは接地されている。
【００２１】ＲＦバッファトランジスタ１３８，１３９
のドレイン間には、歪低減用コンデンサ１３７が接続さ
れ、ＲＦバッファトランジスタ１３８，１３９のソース
間には、利得制御用デュアルゲートＦＥＴ（第１０のト
ランジスタ）１４１と分流抵抗１４０が並列に接続され
る。利得制御用デュアルゲートＦＥＴ１４１の第１のゲ
ートはゲート保護用抵抗１４２を介して、第２のゲート
はゲート保護用抵抗１４３を介してそれぞれ利得制御電
圧入力端子１４７に接続されている。ＲＦバッファトラ
ンジスタ１３８，１３９のゲートには、ＲＦ増幅回路で
増幅されたＲＦ信号が入力される。このＲＦ信号は、バ
イアス抵抗１４８〜１５１によって所定のバイアスがか
けられている。さらに、各周波数変換トランジスタ１３
３〜１３６のゲートはバッファ回路１０３に接続され局
部発振信号が印加される。
のドレイン間には、歪低減用コンデンサ１３７が接続さ
れ、ＲＦバッファトランジスタ１３８，１３９のソース
間には、利得制御用デュアルゲートＦＥＴ（第１０のト
ランジスタ）１４１と分流抵抗１４０が並列に接続され
る。利得制御用デュアルゲートＦＥＴ１４１の第１のゲ
ートはゲート保護用抵抗１４２を介して、第２のゲート
はゲート保護用抵抗１４３を介してそれぞれ利得制御電
圧入力端子１４７に接続されている。ＲＦバッファトラ
ンジスタ１３８，１３９のゲートには、ＲＦ増幅回路で
増幅されたＲＦ信号が入力される。このＲＦ信号は、バ
イアス抵抗１４８〜１５１によって所定のバイアスがか
けられている。さらに、各周波数変換トランジスタ１３
３〜１３６のゲートはバッファ回路１０３に接続され局
部発振信号が印加される。
【００２２】ＲＦバッファトランジスタ１３８，１３９
のソース間を接続する利得制御用ＦＥＴ１４１に代えて
単なる抵抗とすることができる。このときの、利得制御
量の不足は、外付けの制御手段で行えばよい。
のソース間を接続する利得制御用ＦＥＴ１４１に代えて
単なる抵抗とすることができる。このときの、利得制御
量の不足は、外付けの制御手段で行えばよい。
【００２３】さらに、周波数変換トランジスタ１３３，
１３６のゲートを共通接続し、周波数変換トランジスタ
１３４，１３５のゲートを共通接続して、従来の局部発
振信号のバッファ回路に接続することができる。
１３６のゲートを共通接続し、周波数変換トランジスタ
１３４，１３５のゲートを共通接続して、従来の局部発
振信号のバッファ回路に接続することができる。
【００２４】バッファ回路１０３は、電源端子１６０
と、バイアス抵抗１６１，１６２，１６３，１６４と、
局部発振信号入力トランジスタ１６５，１６６，１７
０，１７１と、電流源トランジスタ１６７，１６８，１
７２，１７３と、電流値設定抵抗１６９，１７４を有し
ている。ソースホロワに接続された局部発振信号入力ト
ランジスタ１６５と電流源トランジスタ１６７は第１の
バッファ回路を、ソースホロワに接続された局部発振信
号入力トランジスタ１６６と電流源トランジスタ１６８
は第２のバッファ回路を、ソースホロワに接続された局
部発振信号入力トランジスタ１７０と電流源トランジス
タ１７２は第３のバッファ回路を、ソースホロワに接続
された局部発振信号入力トランジスタ１７１と電流源ト
ランジスタ１７３は第４のバッファ回路をそれぞれ構成
している。電流源トランジスタ１６７のソースと電流源
トランジスタ１６８のソースは共通に接続され、電流値
設定抵抗１６９を介して接地される。電流源トランジス
タ１７２のソースと電流源トランジスタ１７３のソース
は共通に接続され、電流値設定抵抗１７４を介して接地
される。局部発振信号入力トランジスタ１６５のソース
は周波数変換回路１０２の周波数変換トランジスタ１３
３のゲートに接続され、これと同相の局部発振信号入力
トランジスタ１７０のソースは周波数変換回路１０２の
周波数変換トランジスタ１３６のゲートに接続される。
これらと逆相の局部発振信号入力トランジスタ１６６の
ソースは周波数変換回路１０２の周波数変換トランジス
タ１３４のゲートに接続され、これと同相の局部発振信
号入力トランジスタ１７１のソースは周波数変換回路１
０２の周波数変換トランジスタ１３５のゲートに接続さ
れる。局部発振信号入力トランジスタ１６５のゲートと
局部発振信号入力トランジスタ１７０のゲートには、局
部発振回路１０４の一方の局部発振信号が直流成分遮断
コンデンサを介して印加され、局部発振信号入力トラン
ジスタ１６６のゲートと局部発振信号入力トランジスタ
１７１のゲートには、前記の局部発振信号と逆相の局部
発振信号が直流成分遮断コンデンサを介して印加され
る。
と、バイアス抵抗１６１，１６２，１６３，１６４と、
局部発振信号入力トランジスタ１６５，１６６，１７
０，１７１と、電流源トランジスタ１６７，１６８，１
７２，１７３と、電流値設定抵抗１６９，１７４を有し
ている。ソースホロワに接続された局部発振信号入力ト
ランジスタ１６５と電流源トランジスタ１６７は第１の
バッファ回路を、ソースホロワに接続された局部発振信
号入力トランジスタ１６６と電流源トランジスタ１６８
は第２のバッファ回路を、ソースホロワに接続された局
部発振信号入力トランジスタ１７０と電流源トランジス
タ１７２は第３のバッファ回路を、ソースホロワに接続
された局部発振信号入力トランジスタ１７１と電流源ト
ランジスタ１７３は第４のバッファ回路をそれぞれ構成
している。電流源トランジスタ１６７のソースと電流源
トランジスタ１６８のソースは共通に接続され、電流値
設定抵抗１６９を介して接地される。電流源トランジス
タ１７２のソースと電流源トランジスタ１７３のソース
は共通に接続され、電流値設定抵抗１７４を介して接地
される。局部発振信号入力トランジスタ１６５のソース
は周波数変換回路１０２の周波数変換トランジスタ１３
３のゲートに接続され、これと同相の局部発振信号入力
トランジスタ１７０のソースは周波数変換回路１０２の
周波数変換トランジスタ１３６のゲートに接続される。
これらと逆相の局部発振信号入力トランジスタ１６６の
ソースは周波数変換回路１０２の周波数変換トランジス
タ１３４のゲートに接続され、これと同相の局部発振信
号入力トランジスタ１７１のソースは周波数変換回路１
０２の周波数変換トランジスタ１３５のゲートに接続さ
れる。局部発振信号入力トランジスタ１６５のゲートと
局部発振信号入力トランジスタ１７０のゲートには、局
部発振回路１０４の一方の局部発振信号が直流成分遮断
コンデンサを介して印加され、局部発振信号入力トラン
ジスタ１６６のゲートと局部発振信号入力トランジスタ
１７１のゲートには、前記の局部発振信号と逆相の局部
発振信号が直流成分遮断コンデンサを介して印加され
る。
【００２５】局部発振回路１０４は、電源端子１８０
と、可変容量ダイオード１８１，１８２と、インダクタ
１８３と、抵抗１８４と、局部発振周波数の制御電圧端
子１８５と、発振トランジスタ１８６，１８７と、帰還
コンデンサ１８８，１８９，１９０と、バイアス抵抗１
９１，１９４と、電流調整抵抗１９２，１９３とを有し
ている。
と、可変容量ダイオード１８１，１８２と、インダクタ
１８３と、抵抗１８４と、局部発振周波数の制御電圧端
子１８５と、発振トランジスタ１８６，１８７と、帰還
コンデンサ１８８，１８９，１９０と、バイアス抵抗１
９１，１９４と、電流調整抵抗１９２，１９３とを有し
ている。
【００２６】トランジスタ１８６，１８７のドレインは
共通接続され電源端子１８０に接続されている。トラン
ジスタ１８６，１８７のソースは、それぞれ電流調整抵
抗１９２，１９３を介して接地されるとともに、それぞ
れのソース間は帰還コンデンサ１８９で接続されてい
る。また、トランジスタ１８６のゲートは、バイアス抵
抗１９１を介して接地されるとともに、可変容量ダイオ
ード１８１を介して制御電圧端子１８５に接続されてい
る。同様に、トランジスタ１８７のゲートは、バイアス
抵抗１９４を介して接地されるとともに、可変容量ダイ
オード１８２とインダクタ１８３を介して制御電圧端子
１８５に接続されている。さらに、トランジスタ１８６
のゲート−ソース間は、帰還コンデンサ１８８で接続さ
れ、トランジスタ１８７のゲート−ソース間は、帰還コ
ンデンサ１９０で接続されている。以上のように、この
局部発振回路１０４は、差動プッシュプル型発振回路と
して構成されている。そしてトランジスタ１８６のソー
ス及びトランジスタ１８７のソースから制御電圧に対応
した互いに逆相の局部発振信号が出力される。
共通接続され電源端子１８０に接続されている。トラン
ジスタ１８６，１８７のソースは、それぞれ電流調整抵
抗１９２，１９３を介して接地されるとともに、それぞ
れのソース間は帰還コンデンサ１８９で接続されてい
る。また、トランジスタ１８６のゲートは、バイアス抵
抗１９１を介して接地されるとともに、可変容量ダイオ
ード１８１を介して制御電圧端子１８５に接続されてい
る。同様に、トランジスタ１８７のゲートは、バイアス
抵抗１９４を介して接地されるとともに、可変容量ダイ
オード１８２とインダクタ１８３を介して制御電圧端子
１８５に接続されている。さらに、トランジスタ１８６
のゲート−ソース間は、帰還コンデンサ１８８で接続さ
れ、トランジスタ１８７のゲート−ソース間は、帰還コ
ンデンサ１９０で接続されている。以上のように、この
局部発振回路１０４は、差動プッシュプル型発振回路と
して構成されている。そしてトランジスタ１８６のソー
ス及びトランジスタ１８７のソースから制御電圧に対応
した互いに逆相の局部発振信号が出力される。
【００２７】以上のような構成を有する本実施例に係る
チューナ回路１は、ＲＦ信号入力端子１１０，１１１間
に入力したＲＦ信号が、ＲＦ増幅回路１０１で増幅さ
れ、周波数変換回路１０２において、バッファ回路１０
３を介し入力される局部発振回路１０４からの局部発振
信号によって中間周波信号を中間周波信号出力端子１３
０から出力する。
チューナ回路１は、ＲＦ信号入力端子１１０，１１１間
に入力したＲＦ信号が、ＲＦ増幅回路１０１で増幅さ
れ、周波数変換回路１０２において、バッファ回路１０
３を介し入力される局部発振回路１０４からの局部発振
信号によって中間周波信号を中間周波信号出力端子１３
０から出力する。
【００２８】以上のように、本実施例によれば、ＲＦ増
幅回路１０１の利得制御用ＦＥＴ１１２のドレイン−ゲ
ート間およびソース−ゲート間に容量１１３，１１４を
付加し、特に、利得制御時のＦＥＴのドレイン−ゲート
間およびソース−ゲート間容量の非直線性による歪の劣
化を小とすることができる。また、従来のように電流源
を二つ用いた構成に対し、電流源を一つとすることで、
電流源用トランジスタのバラツキによる性能劣化がない
ＲＦ増幅回路を得ることができる。さらに、利得制御量
と歪特性は容量１１３，１１４および抵抗１１５，１１
６の値によって決定される。
幅回路１０１の利得制御用ＦＥＴ１１２のドレイン−ゲ
ート間およびソース−ゲート間に容量１１３，１１４を
付加し、特に、利得制御時のＦＥＴのドレイン−ゲート
間およびソース−ゲート間容量の非直線性による歪の劣
化を小とすることができる。また、従来のように電流源
を二つ用いた構成に対し、電流源を一つとすることで、
電流源用トランジスタのバラツキによる性能劣化がない
ＲＦ増幅回路を得ることができる。さらに、利得制御量
と歪特性は容量１１３，１１４および抵抗１１５，１１
６の値によって決定される。
【００２９】また、周波数変換回路１０２の利得制御用
ＦＥＴにデュアルゲートＦＥＴ１４１を用いることによ
り、高周波信号振幅がドレイン−第１ゲート間及び第１
ゲート−第２ゲート間ならびに第２ゲート−ソース間に
分圧されるので、シングルゲートＦＥＴを用いた場合に
比べ各容量に加わる振幅を小とすることができ、信号振
幅に対する容量変化も小となるとともに、より線形変化
に近くなることから、特に利得制御用トランジスタのド
レイン−ソース間に加わる信号振幅が大となる利得制御
時の歪特性の劣化を抑えることができる。
ＦＥＴにデュアルゲートＦＥＴ１４１を用いることによ
り、高周波信号振幅がドレイン−第１ゲート間及び第１
ゲート−第２ゲート間ならびに第２ゲート−ソース間に
分圧されるので、シングルゲートＦＥＴを用いた場合に
比べ各容量に加わる振幅を小とすることができ、信号振
幅に対する容量変化も小となるとともに、より線形変化
に近くなることから、特に利得制御用トランジスタのド
レイン−ソース間に加わる信号振幅が大となる利得制御
時の歪特性の劣化を抑えることができる。
【００３０】さらに周波数変換回路１０２にＲＦ信号が
加わるトランジスタ１３８，１３９のドレイン間にＲＦ
信号に対しては無視でき、局部発振信号に対しては低イ
ンピーダンスとなる容量１３７を接続し、バッファ回路
１０３から周波数変換回路１０２に漏れ込む局部発振信
号を減衰し、ＲＦ信号が入力されるトランジスタ１３
８、１３９への局部発振信号の漏れ込みを抑えること
で、変換損失が低減され、雑音特性が改善されるととも
に歪特性の改善を図ることができる。
加わるトランジスタ１３８，１３９のドレイン間にＲＦ
信号に対しては無視でき、局部発振信号に対しては低イ
ンピーダンスとなる容量１３７を接続し、バッファ回路
１０３から周波数変換回路１０２に漏れ込む局部発振信
号を減衰し、ＲＦ信号が入力されるトランジスタ１３
８、１３９への局部発振信号の漏れ込みを抑えること
で、変換損失が低減され、雑音特性が改善されるととも
に歪特性の改善を図ることができる。
【００３１】また、周波数変換回路１０２の局部発振信
号が印加される４つのトランジスタ１３３〜１３６をそ
れぞれ個別のバッファ回路で駆動する構成とした。これ
によりバッファ回路１０３の駆動能力が大となり、特に
高域での変換利得が低減され、雑音特性が改善されると
ともに歪特性が良好な周波数変換回路を得ることができ
る。
号が印加される４つのトランジスタ１３３〜１３６をそ
れぞれ個別のバッファ回路で駆動する構成とした。これ
によりバッファ回路１０３の駆動能力が大となり、特に
高域での変換利得が低減され、雑音特性が改善されると
ともに歪特性が良好な周波数変換回路を得ることができ
る。
【００３２】さらに、局部発振回路１０４にトランジス
タを２素子用いたドレイン接地方式のプッシュプル発振
回路を用いることで、直接平衡信号を取り出せる構成と
し、局部発振信号を差動増幅回路によって不平衡−平衡
変換を行なう従来方式に比べ、同相信号と逆相信号の振
幅バランスが取れるので、変換損失が低減され、雑音特
性が改善されるとともに歪特性が良好な周波数変換回路
を得ることができる。
タを２素子用いたドレイン接地方式のプッシュプル発振
回路を用いることで、直接平衡信号を取り出せる構成と
し、局部発振信号を差動増幅回路によって不平衡−平衡
変換を行なう従来方式に比べ、同相信号と逆相信号の振
幅バランスが取れるので、変換損失が低減され、雑音特
性が改善されるとともに歪特性が良好な周波数変換回路
を得ることができる。
【００３３】次に、図２を用いて、本発明に係るチュー
ナ回路の第２の実施例の構成を説明する。第１の実施例
チューナ回路における部分と同様の動作を行なう部分は
同じ符号で示しその説明を省略する。この実施例のチュ
ーナ回路２は第１の実施例のチューナ回路１に比較し
て、ＲＦ増幅回路を削除した点に特徴を有しており、そ
の結果、ＲＦ信号が周波数変換回路１０２のＲＦ信号入
力端子２０１，２０２から入力される点が相違してい
る。
ナ回路の第２の実施例の構成を説明する。第１の実施例
チューナ回路における部分と同様の動作を行なう部分は
同じ符号で示しその説明を省略する。この実施例のチュ
ーナ回路２は第１の実施例のチューナ回路１に比較し
て、ＲＦ増幅回路を削除した点に特徴を有しており、そ
の結果、ＲＦ信号が周波数変換回路１０２のＲＦ信号入
力端子２０１，２０２から入力される点が相違してい
る。
【００３４】本実施例のように第１の実施例で述べた周
波数変換回路１０２、局部発振回路１０４、バッファ回
路１０３を用いることにより変換損失が少なく雑音特性
の良好なチューナ回路が得られるのでＲＦ増幅回路の省
略が可能となる。さらに、ＲＦバッファトランジスタ１
３８，１３９のドレイン間に接続された容量１３７によ
って、バッファ回路１０３から周波数変換回路１０２に
漏れ込む局部発振信号が短絡されるので、ＲＦ信号入力
端子からの局部発振信号の漏洩特性の良好なチューナ回
路を得ることができる。ＲＦバッファトランジスタ１３
８，１３９のドレイン間に接続された高周波を短絡する
容量１３７によって、バッファ回路１０３から周波数変
換回路１０２に漏れ込む局部発振信号が短絡されるの
で、ＲＦ信号入力端子からの局部発振信号の漏洩特性の
良好なチューナ回路を得ることができる。
波数変換回路１０２、局部発振回路１０４、バッファ回
路１０３を用いることにより変換損失が少なく雑音特性
の良好なチューナ回路が得られるのでＲＦ増幅回路の省
略が可能となる。さらに、ＲＦバッファトランジスタ１
３８，１３９のドレイン間に接続された容量１３７によ
って、バッファ回路１０３から周波数変換回路１０２に
漏れ込む局部発振信号が短絡されるので、ＲＦ信号入力
端子からの局部発振信号の漏洩特性の良好なチューナ回
路を得ることができる。ＲＦバッファトランジスタ１３
８，１３９のドレイン間に接続された高周波を短絡する
容量１３７によって、バッファ回路１０３から周波数変
換回路１０２に漏れ込む局部発振信号が短絡されるの
で、ＲＦ信号入力端子からの局部発振信号の漏洩特性の
良好なチューナ回路を得ることができる。
【００３５】図３は、本発明の第３の実施例に係るチュ
ーナシステムの構成を示す回路図である。このチューナ
システムは、例えば、ＣＡＴＶの受信装置に用いられる
チューナシステムを示し、高周波特性の良好なＧａＡｓ
モノシリック集積回路化したチューナシステムを示して
いる。このチューナシステムは、ＲＦ信号入力端子３０
１と、バンドパスフィルタ３０２，３０５と、実施例１
あるいは実施例２のチューナ回路をＧａＡｓモノシリッ
ク集積回路化したチューナ回路３０３，３０６と、局部
発振回路の外付けの共振回路３０４，３０７と、第２の
中間周波信号出力端子３０８から構成される。チューナ
回路を集積回路化するにあたってインダクタを集積化す
ることが困難なことから、インダクタを有する共振回路
３０４，３０８を外付けとしている。さらに、ＣＡＴＶ
システムでは、チャンネル数が多いことから、歪特性を
改善することを目的としてチューナ回路を多段に設けて
いる。
ーナシステムの構成を示す回路図である。このチューナ
システムは、例えば、ＣＡＴＶの受信装置に用いられる
チューナシステムを示し、高周波特性の良好なＧａＡｓ
モノシリック集積回路化したチューナシステムを示して
いる。このチューナシステムは、ＲＦ信号入力端子３０
１と、バンドパスフィルタ３０２，３０５と、実施例１
あるいは実施例２のチューナ回路をＧａＡｓモノシリッ
ク集積回路化したチューナ回路３０３，３０６と、局部
発振回路の外付けの共振回路３０４，３０７と、第２の
中間周波信号出力端子３０８から構成される。チューナ
回路を集積回路化するにあたってインダクタを集積化す
ることが困難なことから、インダクタを有する共振回路
３０４，３０８を外付けとしている。さらに、ＣＡＴＶ
システムでは、チャンネル数が多いことから、歪特性を
改善することを目的としてチューナ回路を多段に設けて
いる。
【００３６】同図において、ＲＦ信号入力端子３０１か
ら入力されたＲＦ信号は、バンドパスフィルタ３０２に
よって、受信帯域のみを帯域選択し、チューナ回路３０
３において、局部発振回路の外付けの共振回路３０４の
値によって定まる局部発振信号でＲＦ信号よりも高い周
波数の第１の中間周波信号に周波数変換される。次い
で、バンドパスフィルタ３０５によって第１の中間周波
信号のみを帯域選択し、チューナ回路３０６において、
局部発振回路の外付けの共振回路３０７の値によって定
まる局部発振信号で、第２の中間周波信号に周波数変換
され、第２の中間周波信号出力端子３０８へ出力され
る。
ら入力されたＲＦ信号は、バンドパスフィルタ３０２に
よって、受信帯域のみを帯域選択し、チューナ回路３０
３において、局部発振回路の外付けの共振回路３０４の
値によって定まる局部発振信号でＲＦ信号よりも高い周
波数の第１の中間周波信号に周波数変換される。次い
で、バンドパスフィルタ３０５によって第１の中間周波
信号のみを帯域選択し、チューナ回路３０６において、
局部発振回路の外付けの共振回路３０７の値によって定
まる局部発振信号で、第２の中間周波信号に周波数変換
され、第２の中間周波信号出力端子３０８へ出力され
る。
【００３７】以上のように、本実施例によれば、チュー
ナ回路をＧａＡｓ集積回路化することによって、容易に
チューナシステムを実現することが可能となる。
ナ回路をＧａＡｓ集積回路化することによって、容易に
チューナシステムを実現することが可能となる。
【００３８】
【発明の効果】本発明によれば、利得制御時の歪特性の
劣化の少ないＲＦ増幅回路および周波数変換回路を用い
るとともに周波数変換回路の歪特性の劣化の少ない局部
発振信号のバッファ回路および局部発振回路を用いるこ
とで、利得制御時の歪特性の劣化の少ないチューナ回路
を得ることができる。また、利得制御量も十分確保する
ことが可能であり、実用上問題のないレベルのチューナ
回路を提供することができる。
劣化の少ないＲＦ増幅回路および周波数変換回路を用い
るとともに周波数変換回路の歪特性の劣化の少ない局部
発振信号のバッファ回路および局部発振回路を用いるこ
とで、利得制御時の歪特性の劣化の少ないチューナ回路
を得ることができる。また、利得制御量も十分確保する
ことが可能であり、実用上問題のないレベルのチューナ
回路を提供することができる。
【図１】本発明に係るチューナ回路の一実施例を示す回
路図。
路図。
【図２】本発明に係るチューナ回路の他の実施例を示す
回路図。
回路図。
【図３】本発明に係るチューナシステムの一実施例を示
す回路図。
す回路図。
【図４】従来のチューナ回路の一例を示す回路図。
【符号の説明】 １，２，３ チューナ回路 １０１、４０１ ＲＦ増幅回路 １０２、４０２ 周波数変換回路 １０３、４０３ 局部発振信号のバッファ回路 １０４、４０４ 局部発振回路 １１０、１１１、２０１、２０２、３０１、４１０、４
１１ ＲＦ信号入力端子 １１２ 利得制御用ＦＥＴ １３０、３０８、４２０ 中間周波出力端子 １３７ 局部発振信号短絡コンデンサ １４１ 利得制御用デュアルゲートＦＥＴ １４７、４１８ 利得制御電圧端子 １８５ 局部発振信号制御電圧端子 １０５、１３２、１６０、１８０、４０５、４２２、４
４０ 電源端子
１１ ＲＦ信号入力端子 １１２ 利得制御用ＦＥＴ １３０、３０８、４２０ 中間周波出力端子 １３７ 局部発振信号短絡コンデンサ １４１ 利得制御用デュアルゲートＦＥＴ １４７、４１８ 利得制御電圧端子 １８５ 局部発振信号制御電圧端子 １０５、１３２、１６０、１８０、４０５、４２２、４
４０ 電源端子
Claims (10)
- 【請求項１】 局部発振回路と、局部発振信号のバッフ
ァ回路と、周波数変換回路と、ＲＦ信号入力手段を有
し、入力されたＲＦ信号と、局部発振信号のバッファ回
路を介した局部発振回路からの発振信号を、周波数変換
回路に入力することによって中間周波信号を出力するチ
ューナ回路において、 前記周波数変換回路は、ソースを共通接続した第４およ
び第５のトランジスタと前記ソース共通接続点に第６の
トランジスタのドレインを接続した差動回路と、ソース
を共通接続した第７および第８のトランジスタと前記ソ
ース共通接続点に第９のトランジスタのドレインを接続
した差動回路と、第２の電流源及び第３の電流源を有
し、第６及び第９のトランジスタのソースにそれぞれ第
２の電流源及び第３の電流源を接続し、第４と第８のト
ランジスタのゲートを第１の局部発振周波の入力端と
し、第５と第７のトランジスタのゲートを第２の局部発
振周波の入力端とし、第４と第７のトランジスタのドレ
インを共通接続して第１の中間周波出力端子とし、第５
と第８のトランジスタのドレインを共通接続して第２の
中間周波出力端子とし、第６と第９のトランジスタのソ
ース間にデュアルゲートＦＥＴを用いた第１０のトラン
ジスタのドレインとソースを接続し、第６と第９のトラ
ンジスタのゲートをそれぞれ第１および第２のＲＦ信号
入力手段に接続し、第１０のトランジスタのゲートに抵
抗を介して電圧を印加することで利得制御を行なうダブ
ルバランス型周波数変換回路とするとともに、第６と第
９のトランジスタのドレイン間に容量を接続したことを
特徴とするチューナ回路。 - 【請求項２】 ＲＦ信号入力手段として、ドレインに負
荷抵抗を接続した第１のトランジスタ及び第２のトラン
ジスタの各々のソースを抵抗を介して第１の電流源に接
続するとともに、第１のトランジスタと第２のトランジ
スタのソース間に第３のトランジスタのドレインとソー
スを接続し、かつ前記第１のトランジスタのソースと第
３のトランジスタのゲートおよび第２のトランジスタの
ソースと第３のトランジスタのゲートを容量で接続し、
第３のトランジスタのゲートに抵抗を介し電圧を印加す
ることで利得制御を行なう差動増幅回路からなるＲＦ増
幅回路を用いた請求項１記載のチューナ回路。 - 【請求項３】 第３のトランジスタをデュアルゲートＦ
ＥＴとし、該デュアルゲートＦＥＴの第１及び第２のゲ
ートにそれぞれ抵抗を介し電圧を印加するようにした請
求項２記載のチューナ回路。 - 【請求項４】 周波数変換回路の第６と第９のトランジ
スタのソース間に接続した第１０のトランジスタの代え
て抵抗を接続した請求項１ないし請求項３のいずれかに
記載のチューナ回路。 - 【請求項５】 バッファ回路は、第１１のトランジスタ
のソースに第４の電流源を、第１２のトランジスタのソ
ースに第５の電流源を、第１３のトランジスタのソース
に第６の電流源を、第１４のトランジスタのソースに第
７の電流源をそれぞれ接続したバッファを有し、第１１
のトランジスタのソースを周波数変換回路の第４のトラ
ンジスタのゲートに、第１２のトランジスタのソースを
周波数変換回路の第５のトランジスタのゲートに、第１
３のトランジスタのソースを周波数変換回路の第７のト
ランジスタのゲートに、第１４のトランジスタのソース
を周波数変換回路の第８のトランジスタのゲートに接続
し、第１１と第１４のトランジスタのゲートを共通接続
して第１の局部発振信号端子とし、第１２と第１３のト
ランジスタのゲートを共通接続して第２の局部発振信号
端子とし、第１１〜第１４のトランジスタを局部発振信
号のバッファとしたバッファ回路で構成した請求項１な
いし請求項４のいずれかに記載のチューナ回路。 - 【請求項６】 局部発振回路を、トランジスタを２素子
用いたドレイン接地方式のプッシュプル発振回路とした
請求項１ないし請求項５のいずれかに記載のチューナ回
路。 - 【請求項７】 第１のバンドパスフィルタと、第１のチ
ューナ回路と、第２のバンドパスフィルタと、第２のチ
ューナ回路からなるダブルスーパヘテロダイン方式のチ
ューナシステムにおいて、少なくとも前記第１および第
２のチューナ回路をＧａＡｓモノシリック集積回路化す
るとともに、アンテナ入力端子に入力されたＲＦ信号を
第１のバンドパスフィルタにおいて帯域選択し、帯域選
択した受信信号を第１のチューナ回路に入力して第１の
局部発振信号によって第１の中間周波信号とし、該第１
の中間周波信号のみを帯域選択する第２のバンドパスフ
ィルタを介して第２のチューナ回路に入力して第２の局
部発振信号によって第２の中間周波信号を出力するよう
にしたダブルスーパヘテロダイン方式のチューナシステ
ム。 - 【請求項８】 ドレインに負荷抵抗を接続した第１のト
ランジスタ及び第２のトランジスタの各々のソースを抵
抗を介して第１の電流源に接続するとともに、第１のト
ランジスタと第２のトランジスタのソース間に第３のト
ランジスタのドレインとソースを接続し、第３のトラン
ジスタのゲートに抵抗を介し制御電圧を印加して利得制
御を行なう用にした差動増幅回路において、前記第１の
トランジスタのソースと第３のトランジスタのゲートお
よび第２のトランジスタのソースと第３のトランジスタ
のゲートを容量で接続したことを特徴とする差動増幅回
路。 - 【請求項９】 ソースを共通接続した第１および第２の
周波数変換トランジスタと前記ソース共通接続点に第１
のＲＦバッファトランジスタのドレインを接続した差動
回路と、ソースを共通接続した第３および第４の周波数
変換トランジスタと前記ソース共通接続点に第２のＲＦ
バッファトランジスタのドレインを接続した差動回路と
を有し、第１のＲＦバッファトランジスタのソースに第
１の電流源を接続し、第２のＲＦバッファトランジスタ
のソースに第２の電流源を接続し、第１と第４の周波数
変換トランジスタのゲートを第１の局部発振周波の入力
端とし、第２と第３の周波数変換トランジスタのゲート
を第２の局部発振周波の入力端とし、第１と第３の周波
数変換トランジスタのドレインを共通接続して第１の中
間周波出力端子とし、第２と第４の周波数変換トランジ
スタのドレインを共通接続して第２の中間周波出力端子
とし、第１および第２のＲＦバッファトランジスタのゲ
ートをそれぞれ第１及び第２のＲＦ信号入力端子とし、
第１と第２のＲＦバッファトランジスタのドレイン間に
容量を接続したことを特徴とするダブルバランス型周波
数変換回路。 - 【請求項１０】 ソースを共通接続した第１および第２
の周波数変換トランジスタと前記ソース共通接続点に第
１のＲＦバッファトランジスタのドレインを接続した差
動回路と、ソースを共通接続した第３および第４の周波
数変換トランジスタと前記ソース共通接続点に第２のＲ
Ｆバッファトランジスタのドレインを接続した差動回路
とを有し、第１のＲＦバッファトランジスタのソースと
第２のＲＦバッファトランジスタのソースを共通接続
し、この接続点に電流源を接続し、第１と第４の周波数
変換トランジスタのゲートを第１の局部発振周波の入力
端とし、第２と第３の周波数変換トランジスタのゲート
を第２の局部発振周波の入力端とし、第１と第３の周波
数変換トランジスタのドレインを共通接続して第１の中
間周波出力端子とし、第２と第４の周波数変換トランジ
スタのドレインを共通接続して第２の中間周波出力端子
とし、第１および第２のＲＦバッファトランジスタのゲ
ートをそれぞれ第１及び第２のＲＦ信号入力端子とし、
第１と第２のＲＦバッファトランジスタのドレイン間に
容量を接続したことを特徴とするダブルバランス型周波
数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18884195A JP3262255B2 (ja) | 1995-07-25 | 1995-07-25 | チューナ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18884195A JP3262255B2 (ja) | 1995-07-25 | 1995-07-25 | チューナ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936769A true JPH0936769A (ja) | 1997-02-07 |
| JP3262255B2 JP3262255B2 (ja) | 2002-03-04 |
Family
ID=16230784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18884195A Expired - Fee Related JP3262255B2 (ja) | 1995-07-25 | 1995-07-25 | チューナ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3262255B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013001743A1 (ja) * | 2011-06-29 | 2013-01-03 | パナソニック株式会社 | 半導体受信装置 |
-
1995
- 1995-07-25 JP JP18884195A patent/JP3262255B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013001743A1 (ja) * | 2011-06-29 | 2013-01-03 | パナソニック株式会社 | 半導体受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3262255B2 (ja) | 2002-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6094084A (en) | Narrowband LC folded cascode structure | |
| CN102361461B (zh) | 接收器 | |
| CA2300305C (en) | Totem pole mixer having grounded serially connected stacked fet pair | |
| US7602227B2 (en) | Differential amplifier circuit and mixer circuit having improved linearity | |
| JPH0746045A (ja) | 低雑音能動ミキサ | |
| JP6278281B2 (ja) | ミキサ回路 | |
| US4677692A (en) | Frequency conversion apparatus | |
| JPH09284170A (ja) | アンテナスイッチ及びスイッチ・パワーアンプ一体型半導体装置 | |
| JPH0211042B2 (ja) | ||
| JPH06291556A (ja) | 周波数変換回路ならびにこれを用いた受信フロントエンド回路、送信アップミキサ回路 | |
| US5499056A (en) | Bandswitchable double tuned RF circuit with balanced secondary | |
| US5963858A (en) | Method and apparatus for mixing signals | |
| US20040196936A1 (en) | Switched capacitor filter and digital wireless receiver | |
| US4667342A (en) | Tunable receiver input circuit | |
| JP3853604B2 (ja) | 周波数変換回路 | |
| JP3262255B2 (ja) | チューナ回路 | |
| JPH0669829A (ja) | Ｉｃ化受信装置 | |
| KR20020077393A (ko) | 집적 필터용 저 왜곡 구동 증폭기 | |
| US5339458A (en) | Frequency converter unit for use in a high-frequency receiver | |
| US20030064698A1 (en) | Linearization apparatus for mixer | |
| US20050270081A1 (en) | Down-converter using an on-chip bias circuit for enhancing symmetry and linearity and testing device thereof | |
| JPH10261926A (ja) | 可変抵抗器とそれを用いた利得制御増幅回路及びミクサ回路 | |
| JP3885874B2 (ja) | 等価インダクタ回路を用いたフィルタ回路 | |
| KR20030079894A (ko) | 저잡음 및 이미지 억압의 헤테로다인 수신 장치 | |
| JPH11168334A (ja) | 可変抵抗器、利得制御増幅回路、ミクサ回路および受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20081221 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20101221 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20101221 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |