具体实施方式
在以下的详细描述中,以示例方式阐述了许多具体细节以便提供对相关指教的透彻理解。然而,应当理解,本指教可以在没有这些细节的情况下实施。在其他示例中,已经以相对高的层次不带细节地描述了公知方法、过程、部件和/或电路,以避免不必要地模糊了本指教的各方面。
下文讨论的各种示例是针对低功耗、低噪声系数(NF)的无线电接收机而提供的。在一个方面中,本文实现的构思针对适于包括WiFi(例如802.11.ac)在内的各种无线通信标准的足够宽的带宽而提供。有益效果部分地通过提供与无线电接收机的一个或多个混频器输出端隔离的天线(和/或可选匹配电路)而得到实现。现在详细参照附图中图示出的示例以及下文讨论的内容。
图1图示出根据本发明一个实施例的无源低功率无线电接收机100。接收机100包括天线102、耦接到天线102的缓冲器104、耦接到缓冲器的输出端的无源混频器106、耦接到混频器106的本地振荡器(LO)110、以及输出端112。在一些实施例中,在LO的(多个)输出端与混频器的LO(多个)输入之间插入数字逻辑电路或其他电路(例如,NAND门、NOR门、XOR门、缓冲器、反相器等),以将LO 110与混频器106隔离;或者改变LO波形的一方面(例如,DC偏压水平、占空比、幅值、或转换速率)。
天线102是接收周围环境电磁信号(例如,感兴趣的信号、背景噪声、和其他信号)的无源部件。天线102可以是宽带或窄带的,并且可以构造为具有任意阻抗值(例如50Ω)。
混频器106是非线性电路,该非线性电路基于来自天线102的信号和来自LO 110的频率来在输出节点112处产生新频率。例如,混频器106是无源的,其中在输出节点112处的信号的功率等于或小于来自缓冲器104的输出端的信号的功率。应当注意的是,缓冲器104将功率添加到无线电接收机100上。因此,在混频器106的输出节点112处的功率可以高于在天线102的输出端处的功率。当输出节点112包括电容性负载(在下文中详细讨论)时,带有电容性负载的这样的无源混频器106的(在节点114处的)输入阻抗对于等于或接近于LO110频率的频率来说看起来几乎是开路的。然而,混频器106在节点114处的输入阻抗随着输入至节点114的频率远离LO 110频率而下降。对于恒定频率偏移,混频器106在节点114处的输入阻抗也随着在输出节点112处的混频器阻抗的上升而下降。
在一个实施例中,为了向混频器106提供足够宽的输入带宽使得其能够将来自天线102的信号转换至较低频率,在节点114处的混频器输入由足够低的阻抗来驱动。在这一方面,对于在输出节点112处的固定LO偏移频率和固定负载阻抗来说,在混频器带宽及其驱动器的阻抗之间存在逆相关。例如,当使用新的开关-电容器升压器(在下文中讨论)时,这种升压器的电容对于混频器输出节点112呈现出实质上的电容性负载。
缓冲器104是低噪声缓冲器,该低噪声缓冲器被构造为提供与混频器106的负载隔离。例如,缓冲器104提供天线102和混频器106之间的阻抗隔离。缓冲器104的输入阻抗高于缓冲器104的输出阻抗。缓冲器104可以是有源器件但具有1或者低于1的电压增益。通过阻抗变换的性质,缓冲器104向无线电接收机100提供功率。此外,在天线102和混频器106之间包括缓冲器104提供了宽带(或较宽的宽带)应用,例如WiFi,这是因为可以独立地调节天线102(以及在102和104之间的下文将要讨论的匹配电路,如果有的话)的阻抗和混频器输入端114的阻抗。因此,接收机(即,天线102)的源阻抗不需要直接驱动混频器的输入阻抗。
图2a示出根据本发明实施例的示例性低噪声缓冲器。图2a的缓冲器104a包括金属氧化物半导体(MOS)晶体管202,金属氧化物半导体(MOS)晶体管202被构造为这样的源极跟随器,该源极跟随器的漏极耦接至电压源(例如,VDD)并且其源极耦接至电流源204。在各个实施例中,电流源204可以是多晶硅电阻器、薄膜电阻器、扩散电阻器、晶体管电流源或任何其它合适的电流源。输入端205在晶体管202的栅极处而输出端208在晶体管202的源极处。在一个实施例中,缓冲器104a的输出端208通过包括与输出端208串联的电容器(图2a中未示出)来电容性地耦接至与混频器106相似的混频器。与使用LNA的常规器件相比,当被构造为源极跟随器时,晶体管202具有降低的密勒(Miller)电容。虽然图2a(及后续附图)中将NFET 202用于示例性目的,但是应当理解的是,可以将PFET或其它各种有源器件用于该缓冲器,包括但不限于PNP-BJT、NPN-BJT或化合物半导体(例如,GaAs、InP、HEMT等)。
图2b示出根据本发明实施例的另一个示例性低噪声缓冲器104b。缓冲器104b包括互相叠加在一起的两个源极跟随器(210和216)。在一个实施例中,晶体管210和216为相同类型(例如,都是NMOS或都是PMOS)。晶体管210和216的叠加降低了向混频器(该混频器耦接至缓冲器的输出端208b)呈现的阻抗而同时保存了电流。例如,因为将流经210的偏流重新用于偏置216,所以电流被保存(例如,被重新使用)。缓冲器104b包括耦接在第一晶体管210的源极和第二晶体管216之间的第一电流源212。第二电流源218耦接在第二晶体管216的源极和Vss之间。在一个实施例中,至缓冲器104b的输入端通过电容器220a和220b被AC耦接至晶体管(例如,源极跟随器)210和216的栅极。类似地,输出端208b可以通过电容器222a和222b分别被AC耦接至晶体管210和216的源极。在一个实施例中,晶体管210和216的栅极分别由DC电压源Vb1和Vb2通过电阻器Rb1和Rb2来偏置。例如,晶体管210和216的栅极通过Vb1和Vb2来偏置以适应各个晶体管各自的工作阈值电压。由于在晶体管210上存在阈值电压降,因此偏压Vb2可能不同于(例如,小于)Vb1。
在一个实施例中,当将相同类型的多个源极跟随器(例如,NFET210和NFET 216)叠加起来时,为每个源极跟随器提供了电流源(例如,分别为212和218)。第二源极跟随器216的漏极通过电容器(例如,Cvg 226)被AC接地。各个晶体管210和216的源极均对输入端205b处的信号进行AC跟踪。在104b的构造中,存在这样的权衡:为了重新使用电流的好处,针对在输出端208b处的较低阻抗牺牲掉一半的输出摆动。
即使叠加各源极跟随器会降低低噪声缓冲器104b的输出电压摆动,但在输出端208b处的电压摆动通常足够小,使得叠加源极跟随器210和216的好处实质上超过了输出端208b处输出摆动(如果存在的话)减小的坏处。在输出端208b处的电压摆动通常较小,这是因为在天线处的期望RF信号通常较小。然而,在一些情况下,例如当接收机靠近带内或带外RF源时,在208b处的输出信号将足够大,使得输出摆动的损耗导致性能退化(例如,下降的IIP3或1db压缩点)。有利的是,叠加源极跟随器210和216降低了相同性能下的电流消耗;或者针对恒定电流以增大的带宽来提供较低的NF。应当理解,基于本申请的教导,可以将多于两个的源极跟随器彼此叠加在一起。
图2c示出了根据本发明实施例的示例性低噪声缓冲器104c。在缓冲器104c中,NMOS源极跟随器和PMOS源极跟随器(即,250和252)串联连接。基于期望的缓冲器的特定功能来分别由Vb3通过电阻器Rb3和由Vb4通过电阻器Rb4来偏置各个晶体管250和252的栅极。例如,通过构造DC电压源Vb3和Vb4以及它们各自的串联电阻器Rb3和Rb4,将源极跟随器(即,晶体管250和252)构造为按照A类电路、B类电路或AB类电路来操作。至缓冲器104c的输入端205c分别通过电容器260a和260b来被AC耦接至晶体管(例如,源极跟随器)250和252的栅极。输出端208c可以通过电容器256来被AC耦接至各个晶体管250和252的源极。
在一些实施例中,两对或更多对的NMOS/PMOS源极跟随器彼此串联叠加在一起。在这一方面,图2d示出了其中两对NMOS/PMOS源极跟随器(分别为270a、270b、272a和272b)彼此叠加在一起的缓冲器。在缓冲器104d中所实施的构思与在104c和104b的上下文中所讨论的情况相似。因此,为了简明起见,不再详细讨论每个组件。
在一个实施例中,接收机100的带宽可以通过如下方式来调节:改变缓冲器(例如,图2a至图2d)偏置点;通过添加或减去在混频器106的输出端112处的电容,包括升压器(在下文中讨论),或通过在升压器内的电容器;通过调节升压器的采样率;或者通过调节混频器开关尺寸、占空比、DC偏压和/或驱动幅度。虽然已经将缓冲器104a至104b描述为单端,但是应当理解的是,本发明的教导也可以应用于差分实施例。
在一个实施例中,各个晶体管的体(body)(即,块体(bulk))连接至电源轨(例如,NMOS的GND、PMOS的VDD)。在一个实施例中,该体连接至基准电压将减少背栅(backgate)效应或体效应。通过将各个晶体管的体连接至其源极也可以减轻体效应。对于NMOS,在p衬底工艺中使用深N阱以将NMOS与衬底隔离。可以与在p衬底工艺中连接至PMOS源极的PMOS体(N阱)一起使用PMOS源极跟随器。可以使用SIMOX工艺或SOI工艺,从而提供低的寄生电容至衬底路径,以便将衬底连接至晶体管的源极或使体浮置或耗尽;或者将任何其它合适的缓冲器用于匹配电路和混频器之间。
如在图1的讨论中所提及的,缓冲器104a至104d不提供电压增益,但是,它们通过呈现较低的输出阻抗来提供功率增益。当然,当考虑源极跟随器的体效应时,缓冲器可以使在输入端205处测量到的电压变小。在一个示例中,这里所讨论的缓冲器在距离本地振荡器频率预定距离(例如,25MHz)处会贡献少量噪声(与RF输入端的噪声相比)并且提供比混频器106的输入阻抗高的输入阻抗。此外,缓冲器被配置来提供比提供给缓冲器输入端的阻抗低的输出阻抗,其中提供给缓冲器输入端的阻抗来自天线或匹配电路的输出端(稍后讨论)。应当理解,可以通过偏置选择以及通过传统方法的晶体管尺寸加工(sizing)来修改缓冲器的输出阻抗,这里不详细讨论。
图3a示出了根据本发明的一个实施例的具有可选的匹配电路302的无源低功率无线电接收机300a。缓冲器1104提供阻抗隔离,从而对匹配电路302进行缓冲,以使得匹配不直接被混频器1106的输入端1114加载。输入匹配电路302的加载Q在感兴趣的信号带宽上可能相对平坦,该情况下,接收机300a的带宽可通过缓冲器1104和混频器1106的特征设置。通过在匹配电路和混频器之间包括缓冲器1104,从混频器1106的输入阻抗缓冲了该匹配,从而为接收机300a提供了较宽的带宽。此外,包括缓冲器1104允许混频器1106针对相同带宽在输出端1112处驱动较大的电容负载。因此,在节点306处看缓冲器1104的阻抗高,而在节点1114处看缓冲器1104的阻抗低。换句话说,缓冲器1104的输入阻抗高于其输出阻抗。此外,对于所选信道带宽的至少一部分,缓冲器1104的输入节点306的输入阻抗高于混频器1106的第二输入节点1114处的阻抗。稍后将更详细地描述这些概念。
图3b示出了根据本发明的一个实施例的具有匹配电路302b的低功率无线电接收机300b的更详细的视图。在该示例中,匹配电路302b被置于天线1102与缓冲器1104b之间。在一些实施例中,可以在匹配网络之前或之后使用无源信号调节(例如,表面声波(SAW)滤波器、体声波(BAW)滤波器、无源滤波器、或包括诸如电容器、电感器和电阻器之类的无源元件的另外的匹配网络)来滤除带外干扰。在302b的示例中,匹配电路302b包括无源组件(例如,电感器、电容器等)。在一个实施例中,匹配电路302b将天线阻抗(例如,50欧姆)转换为较高的阻抗,并将其提供给缓冲器的输入端。因此,来自天线1102的电压信号在匹配电路302b的输出端306b处增大,从而提供电压增益,这减小了前端电路(包括缓冲器)中噪声源的影响。
接收机的带宽部分地通过在节点1114b处提供给混频器输入端的阻抗来确定。因此,当直接通过会提高阻抗的匹配电路302b驱动时,带宽可能减小。如上所述,低噪缓冲器1104在匹配电路302b与混频器1106a和1106b之间提供隔离。在低噪缓冲器(306b)的输入端处,匹配电路302b看到缓冲器输入端的小电容和电阻负载(例如,缓冲器1104b中跟随器的门电路)。电容器316和电阻器318的组合为缓冲器输出端的信号提供了DC截断(通过电容器316)和可选的电平偏移(通过电阻器318)。在一个示例中,电容器316和电阻器318的值被选择为使得从源极跟随器202的输出端接收到的AC信号不会被明显地减弱(例如,小于1dB的衰减)。因此,电容器316使来自源极跟随器202的输出端的RF信号通过,电阻器318设置用于输入到无源混频器1106a和1106b的DC值。
在缓冲器1104b的输出端(例如,节点1114b)处,混频器(例如,1106a)看到源极跟随器的约1/gm(针对体效应的调整)。应当理解,在深度亚微米工艺(例如,65nm CMOS)中,该电阻值可以被配置为50欧姆或更小。此外,源极跟随器202提供反向隔离。从而,从混频器1106到天线1102的LO馈通被减小。例如,在出现LO馈通的混频器输入端与天线1102之间的耦合仅通过源极跟随器202的小栅极电容和通过匹配电路302b完成。应当注意,LO馈通可由政府机构规定。如果接收机发射预定控制阈值以上的LO馈通,则接收机可能被禁止操作。
如图3b所示,接收机300b可以包括一个或多个混频器(即,1106a和1106b)。因此,可以将多个无源混频器耦合至低噪缓冲器1104b的输出端1114b。例如,可以存在分别具有差分输出端1112a和1112b的两个无源混频器(例如,以正交方式驱动),以提供正交降频转换。每个无源混频器1106a/b可以包括一个单个开关(single switch)和一个电容器,可以为单平衡的(single-balanced)(如图3B所示),可以为全平衡的(fully-balanced),或者可以为无源地执行从输入端到输出端的频率变换的任何其他已知的配置。电路300b中示出的是单端输入到差分输出平衡的混频器1106a,其可以被配置为通过包括由90度相移LO信号(关于LO和LObar偏移)驱动的混频器1106b来输出正交信号。在一些实施例中,通过两个单端电容器320a和320b接地来提供差分电容,以使得到地的共模电容大于预定阈值。这样,抑制了输出端(1112a和/或1112b)处的共模电压变化。
图4a示出了根据本发明的一个实施例的耦合到混频器4106(例如,无源或有源混频器)的无源升压电路400。例如,升压电路400对从混频器4106接收到的信号的电压进行放大。在一个实施例中,升压器400使用开关盖(switch-cap)技术来对来自其输入端的电压进行升压并在其输出端处提供该升压后的电压(下文将更详细地描述)。但是,可以使用用于变换阻抗的任意已知的无源配置,包括(但不限于)Dickson电荷泵。
在图4a的示例中,在采样阶段Φ1期间,升压器400提供从混频器4106到与混频器的基带输出并联配置的多个采样电容器(例如,410和412)的路径。因此,升压电容器410和412被充电至实质上与混频器4106的输出端所提供的电压相同的电压。在增益阶段Φ2期间,采样电容器410和412串联连接,将电容器410两端的电压叠加在电容器412的顶部,从而提供电压增益(例如,在该示例中为加倍)。作为示例,图4b示出了采样阶段Φ1不与增益阶段Φ2重叠。在一些实施例中,Φ1和Φ2的有效部分在时间上重叠。除了这些信号的频率之外,针对每个应用来修改每个阶段的“开”和“关”的持续时间。在各种实施例中,升压器可以为单端的或差分的。
在电路400的示例中,电压增益约为两倍,其理论功耗为零(假设使用理想的开关和电容器)。虽然在升压器400中电压被增大,但是存在由于各组件的非理想特征而产生的总的功率损失。应当理解,根据应用的特定设计需求(例如,期望的增益和带宽),在增益阶段Φ2期间,可以串联堆叠两个、三个、四个或任意其他数量的采样电容器。
在一个实施例中,在增益阶段Φ2期间,升压电容器410和412的串联组合与电容器416并联耦合,以提供信号调节(例如,减少高频和低频干扰(spur and glitch)、滤除高频能量等)。类似地,在一个实施例中,可以通过电容器414来调节来自混频器4106的输入信号。
图5示出了根据本发明的一个实施例的用来增大前端增益的一个接一个级联的多个升压器。例如,通过级联3×2个升压电路502、504和506,实现8的增益。通过串联级联升压器级,通过在级联中越远具有越小尺寸的开关和电容器来进一步优化开关和电容器。例如,由于期望的信号幅度较高,因此噪声的敏感性较小。因此,升压电路506中的开关和电容器的尺寸可以小于升压电路502中的开关和电容器。换句话说,针对级联的增益级502、504和506而调整(其他参数中)电容、开关的尺寸,其中级联末端的级(例如,在该示例中为504和506)具有较小的开关和电容器,以优化性能度量,性能度量可以包括尺寸和/或功耗以及带宽、增益、和/或噪声系数。
应当注意,由无源混频器看到的电容受输出端508处的电容负载强烈的影响。例如,如果在输出端508处存在1pF的负载,其转化成由混频器4106看到的64pF的电容。这是因为升压器的输入电容是增益的平方的函数。在该示例中由于三个增益级502、504和506而具有8(即,2×2×2)的总增益,因而具有82×1pF=64pF。本文中讨论的缓冲器1104有效地将混频器4106(例如,带有其高电容负载)与天线(和匹配电路,若存在)隔离开。
在一个实施例中,以低于混频器的LO频率的频率对升压器进行计时(例如,以在时钟驱动器中节省功率,或在升压器的频率响应中的特定点处置零),而在另一个实施例中,多个升压器级的级联中的每一个升压器可以以不同频率运行。当然,每个级也可以以同一频率运行。
在一个实施例中,通过以下至少一种方法来实现增益控制功能:(i)对并行采样并随后串联连接的电容器的数量进行调整;(ii)禁用一个或多个升压器;(iii)从不同的升压器或级联的升压器获得输出;(iv)以及反向(backwards)操作升压器电路,以提供期望的增益(例如,1/2)。
关于禁用一个或多个升压器,可以存在旁路各个电容器的模式。在一个示例中,添加额外的开关或者将不同的逻辑信号提供给现有开关,以允许来自混频器4106的信号通过而不施加电压增益。
关于反向操作升压器电路,在一个示例中,在第一阶段中,在多个采样电容器的两端串联采样输入电压信号,在第二阶段中,在输出端并行提供将该电压。进一步关于反向操作升压器电路,尽管输出端处的电流被增大,但是输出端处的电压在第二阶段期间被并联连接的采样电容器的数量有效地划分。
返回参照图4a,在一个实施例中,升压器400的输入阻抗(即,如被混频器4106看到的)取决于输出电容器416(若存在)以及升压电容器410和412。由于升压器电路400类似于变压器来工作,因此输出端处的有效电容关于混频器的输入端被增大N2倍,其中N是组合的升压器级的电压增益。然而,由于升压器级(例如,图5的级502、504和506)的内部电容,因此混频器看到了额外的输入电容。
通过一个或多个级(例如,502至506)来无源地放大混频器4106的输出端处的信号,提供了增强的线性度也减小了对连接至输出端508的任何有源电路(例如,下游放大器、滤波器和ADC)的噪声要求。由此,整个接收机系统的功耗降低。
在一个实施例中,包括了至少一个升压电路的接收机的输出端处的输出噪声类似于32K电阻器的噪声(例如,与前端的50欧姆电阻器相对)。由于已通过升压器(其增大了期望信号也增大了噪声)增大了等效输出噪声电阻,因此需要较小量的电流来偏置后续的信号处理块。此外,可以不对降频转换(例如,在混频器输入端之前,从RF转换至基带)之前的信号进行放大来提供改善的线性度(例如,与共源放大器或共栅放大器相比)。
返回参照图4a,在混频器的输出端处(例如,在升压器电路400处),可以通过开关(例如,402、404、406和408)和升压电容器(例如,410和412)执行信号处理,同时可以分别通过升压器电路400的输入端和输出端处的可选电容器(例如,414和416)执行额外的信号调节。在这点上,假设升压器电路400的开关足够大并且被足够有力地驱动从而充分切换大幅度的信号,则前端线性度将非常好。在一个实施例中,接收机的前端包括压控振荡器(VCO)和信号匹配电感器(未示出)。例如,可以使用接合线电感器或平面电感器。例如,VCO(例如,常规的或正交的)可以以混频器4106的LO输入频率运行。在一些实施例中,VCO以两倍于混频器的LO输入频率运行,VCO的输出被分为一半以驱动混频器的开关(例如,图3b的示例中的310和312)从而使得两个混频器被正交驱动。
在一个实施例中,LO缓冲器(例如,反相器、放大器、或者反相器或放大器的级联)被用来将混频器的开关(例如,310和312)与VCO隔离,从而助于防止LO响应于大输入信号而拉升。在一个实施例中,混频器的开关310和312耦合至VCO(其可以包括谐振电路),使得可以由VCO电感来引起混频器的开关的(例如,310和312的)电容共振,从而进一步降低功耗。
在一个实施例中,VCO包括环形振荡器,环形振荡器具有环形连接的奇数个反相器(例如,不具有电感器)。VCO频率可以通过锁相环被锁定在预定基准,锁相环可以是整数N或分数N锁相环(PLL)。由于不存在电感器,因此可以减小具体的振荡器(和整体上的接收机)的尺寸。此外,无电感器的VCO减小了从振荡器信号到输入到混频器的敏感RF的耦合,从而降低了LO馈通及其相关问题,如上所述。无电感器的VCO也允许基于电感器的开关DC-DC转换器布置得接近于VCO,这是因为不存在磁性耦合至DC-DC转换器电感器的VCO电感器。传统VCO对来自DC-DC转换器中使用的电感器的非期望耦合极其敏感。
通过示例,假设2fF/μm2的金属-绝缘体-金属电容器(MIMCAP),正交降频转换前端(例如,天线端口至增益提升的输出)的总电容约为150pF。由于混频器106和低噪声缓冲器104的开关在深亚微米工艺中为可以忽略地小,因此接收机的面积可以被估计为期望电容所需的面积的两倍(假设50%的面积是有源MIMCAP),或者在每边约为375μm(其对应于0.14mm2)。假设$0.075/mm2的硅成本,则具有外部接合线匹配(例如,用于电感)的接收机前端的硅成本在该示例中约为一美分。
作为示例,图6至图12示出了根据本发明的一个实施例的低功率无线电接收机的示意图和仿真结果。图6示出了根据本发明的一个实施例的包括输入端口602(例如,来自天线)、缓冲器604和正交混频器610的仿真模型。缓冲器通过电容器C1和C2容性耦合至正交混频器610。当然,电容器C1和C2可以由单个电容器取代。混频器610分别包括差分输出n0n/p和n1p/n。
图7示出了根据本发明的一个实施例的用于正交信号处理的两通道电荷泵的仿真模型。电荷泵706和708(例如,连接至同相混频器)彼此以180度的相位差进行操作,当一个电荷泵(例如708)在采样时,丢弃(dump)另一个电荷泵(例如,7060)。附加的两个电荷泵702和704(例如,连接至正交相位混频器)共同地使电荷泵700为正交电荷泵。在一些实施例中,正交电荷泵700耦合至图6的混频器610。例如,由混频器610提供输入n0n/p和n1p/n。正交电荷泵分别提供差分输出outp/n和qoutp/n。图6和图7的具有缓冲器604和无源升压器(即,电荷泵)的前端适用于实现IEEE 802.15.4标准兼容的接收机。
图8至图12所示的该示例实施例的仿真结果是(例如以2.5GHz)正交驱动混频器610的开关,并且以312.5MHz驱动无源升压器(例如,电荷泵700)。在一个实施例中,无源升压器由通过分割VCO频率而从VCO得到的时钟驱动。在该示例中,通过缓冲器604的源极跟随器的电流是1.3mA@1.2V。例如,消耗约775μA来驱动混频器610的各开关(每个为50μm/0.06μm)。假设了具有接合线电感器的匹配网络,其中匹配网络的Q值为30。下面列出了相关性能标准的一些:
图8示出了根据本发明一个实施例的接收机的AC响应。例如,使用了2.5GHz的LO和与图2c的104c类似的缓冲器。图8示出了针对天线端口处恒定输入信号幅值的同相增益升压器的输出端处的电压幅值相对距LO频率(该示例中为2.5GHz)的频率距离的曲线。从而,在没有有源电压放大(例如,此处唯一的有源偏压装置是缓冲器)的情况下,接收机提供了超过4MHz的3dB带宽以及超过30dB的DC电压增益。应该理解的是,这种高DC增益、高带宽、和更陡的衰减(roll off)的组合并不易于利用基于低噪声放大器(LNA)或无源混频器优先架构的传统技术来实现。
图9示出了根据本发明一个实施例的接收机的噪声系数(NF)。如之前讨论的,NF是由信号路径(例如,从天线到同相增益升压器的输出端)中的各部件造成的信噪比的劣化程度。NF包括混频器输出端处的8倍增益级的噪声贡献,如结合图5所述。图9中的NF提供了能够对接收机性能进行评价的数字。在该示例中,关注频率范围中的NF介于4.2和4.3之间,对于给定的接收机的功耗,这比传统架构格外低。
图10示出了根据本发明一个实施例的接收机的输出噪声密度。其示出在2.5MHz处,噪声密度为22.9nV/sqrt(Hz),这比接收机输入端的等效噪声电阻高。实际上,高等效噪声电阻类似于32KΩ电阻器的噪声电阻。该噪声是由接收机提供的超过30dB的增益导致的,该增益不仅放大期望的信号而且还放大噪声,如结合图8所述。从而,如果需要附加增益(例如,当30dB的增益不足时),可以在该接收机前端之后使用低功率放大器(其比高功率放大器具有更多的噪声)。相应地,相比于现有技术的方法,包括该附加的低功率放大器在内的整个系统将会汲取较少的电流并且占用较少的基板面。
图11示出了根据本发明一个实施例的接收机的线性度。线性度的一种度量(表征)是通过1dB压缩点,该1dB压缩点被定义为增益比小信号增益小1dB的(针对输入的)输入功率或(针对输出的)输出功率。在该示例中,该1dB压缩点位于-14.15dBm处。较高的1dB压缩点增强了对于天线端口处较强的不期望信号的排除,以及提供了对于关注频带中较强的期望信号的准确接收。
图12示出了无源混频器的输出端的期望信号幅值(例如,所选信道内的信号幅值),该信号具有(i)信道中央以上100MHz处的非期望音调以及(ii)信道中央以上40MHz处的非期望音调。从而,如果非期望音调距离信道中央100MHz,则接收机能够在期望信号幅值增益降低1dB之前容忍-9.32dBm的阻断(blocker)。在距离信道中央40MHz处,接收机能够在期望信号幅值增益降低1dB之前容忍-10.65dBm的阻断。较高的针对带外信号的1dB压缩点增强了对天线端口处较强的不期望信号的排除。
应该注意,本文中所述的开关可以是PMOS、NMOS、以互补方式进行驱动的并联的PMOS和NMOS、BJT或任何其它已知的开关。可以使用诸如底板采样以及虚拟开关的开关盖(switch-cap)电荷注入技术来衰减电荷注入效应。
在一些实施例中,有源增益级跟随在升压器输出端之后,然而在其它实施例中,在输入端、输出端或这两者处AC耦合的有源增益级跟随在升压器输出端之后。AC耦合可以用来从信号路径中去除DC偏移和/或闪变噪声。可以从信号路径中禁止(例如,去除)有源增益级以作为自动增益控制(AGC)操作的部件。
已经讨论的部件、步骤、特征、目的、益处和优势仅仅是示例性的。它们中的任何一个、关于它们进行的讨论都不旨在以任何方式限制保护范围。还可以构想出许多其他实施例。这些构想出的实施例包括具有更少的、附加的和/或不同的部件、步骤、特征、目的、益处和优势的实施例。这些构想出的实施例还包括其中不同排列和/或排序的部件和/或步骤。例如,可以使用双极晶体管(例如PNP或NPN)来代替MOS晶体管。此外,可以使用PNP来代替NPN,而且可以使用PMOS来代替NMOS。因此,旨在以所附权利要求书来限定本发明。