TWI430591B - 射頻電路和混頻器 - Google Patents

Description

射頻電路和混頻器

本發明係關於一種射頻電路，特別係關於以混頻器耦接電感之射頻電路。

在一般的射頻電路中，接收器通常包含低雜訊放大器(low noise amplifier，LNA)和混頻器(mixer)。混頻器為接收器中之重要元件，用以將射頻訊號轉換為中頻訊號，因此混頻器的轉換增益(conversion gain)、線性度(linearity)及雜訊指數(noise figure)都會影響接收器的性能。

在接收器中，低雜訊放大器係用以將射頻訊號之雜訊濾除，因此接收器整體的雜訊主要是由低雜訊放大器的性能所決定。然而，若使用具有較高的轉換增益和較低雜訊指數的混頻器，不但可減少接收器整體的雜訊，更可進一步減少低雜訊放大器的成本。

本發明提供一種高頻寬、低雜訊的混頻器，以及包括上述混頻器之射頻電路。

本發明提供一種射頻電路，包括：一變壓器，用以接收一射頻信號並產生一對轉換信號；一本地振盪器，用以根據一本地振盪信號產生一第一振盪信號、一第二振盪信號、一第三振盪信號，以及一第四振盪信號；一第一混頻 器，根據上述轉換信號、上述第一振盪信號以及上述第二振盪信號產生一第一混頻信號，並包括：一同相正向輸入端，用以接收上述第一振盪信號；一同相負向輸入端，用以接收上述第二振盪信號；以及一第一電感，耦接在上述同相正向輸入端和上述同相負向輸入端之間；一第二混頻器，根據上述轉換信號、上述第三振盪信號以及上述第四振盪信號產生一第二混頻信號，並包括：一正交正向輸入端，用以接收上述第三振盪信號；一正交負向輸入端，用以接收上述第四振盪信號；以及一第二電感，耦接在上述正交正向輸入端和上述正交負向輸入端之間；一第一可調增益放大器，根據上述第一混頻信號產生一中頻同相差動信號；以及一第二可調增益放大器，根據上述第二混頻信號產生一中頻正交差動信號。

另外，本發明提供一種混頻器，根據一對轉換信號、一第一振盪信號、一第二振盪信號產生一混頻信號，並包括：一同相正向輸入端，用以接收上述第一振盪信號；一同相負向輸入端，用以接收上述第二振盪信號；以及一電感，耦接在上述同相正向輸入端和上述同相負向輸入端之間。

另外，本發明提供一種混頻器，根據一對轉換信號、一第一振盪信號、一第二振盪信號產生一混頻信號，並包括：一同相正向輸入端，用以接收上述第一振盪信號；一同相負向輸入端，用以接收上述第二振盪信號；一第一電感，耦接在上述同相正向輸入端和一第一電源節點之間； 以及一第二電感，耦接在上述同相負向輸入端和上述第一電源節點之間。

第1圖係顯示根據本發明一實施例所述之射頻電路100的示意圖。如第1圖所示，射頻電路100包括：低雜訊放大器102、變壓器(transformer)104、本地振盪器(local oscillator，LO)106、混頻器108、110、以及可調增益放大器(variable gain amplifer，VGA)112、114。低雜訊放大器102用以接收中心頻率為2.4GHz的射頻信號RFS，並將射頻信號RFS放大。變壓器104電性連接到低雜訊放大器102，接收放大的射頻信號RFS，並產生一對轉換信號TS。本地振盪器106用以接收本地振盪信號LOS，並產生振盪信號OS1、OS2、OS3、OS4。混頻器108電性連接到變壓器104，並包括：同相正向輸入端IPI、同相負向輸入端INI，以及電感L1。混頻器108透過同相正向輸入端IPI、同相負向輸入端INI電性連接到本地振盪器106，其中同相正向輸入端IPI用以接收振盪信號OS1，而同相負向輸入端INI用以接收振盪信號OS2。電感L1耦接在同相正向輸入端IPI和同相負向輸入端INI之間。混頻器108根據轉換信號TS、振盪信號OS1、OS2，產生混頻信號MS1。相似地，混頻器110電性連接到變壓器104，並包括：正交正向輸入端QPI、正交負向輸入端QNI，以及電感L2。混頻器110透過正交正向輸入端QPI、正交負向輸入端QNI電 性連接到本地振盪器106，其中正交正向輸入端QPI用以接收振盪信號OS3，而正交負向輸入端QNI用以接收振盪信號OS4。電感L2耦接在正交正向輸入端QPI和正交負向輸入端QNI之間。混頻器110根據轉換信號TS、振盪信號OS3、OS4，產生混頻信號MS4。可調增益放大器112電性連接到混頻器108，並根據混頻信號MS1產生中頻同相差動信號IFI。相似地，可調增益放大器114電性連接到混頻器110，並根據混頻信號MS2產生中頻正交差動信號IFQ。本發明加入電感L1、L2的設計，增加電感性負載，可改善混頻器108、110的轉換增益，並減少多相過濾損耗(polyphase filter loss)。電感L1、L2將有效改善射頻電路100的效能。

第2圖係顯示根據本發明一實施例所述之混頻器108的電路圖。如第2圖所示，混頻器108更包括：電晶體M1、M2、Q3、Q4、Q5、Q6、M7、M8。電晶體M1、M2可以是PMOS電晶體(P-channel Metal-Oxide-Semiconductor Field-Effect Transistor)；電晶體Q3、Q4、Q5、Q6可以是NPN型雙載子接面電晶體(NPN-type bipolar junction transistor)；而電晶體M7、M8可以是NMOS電晶體(N-channel Metal-Oxide-Semiconductor Field-Effect Transistor)。電晶體M1耦接在電源節點VDD和節點N1之間，並具有耦接到節點N3之閘極。電晶體M2耦接電源節點VDD和節點N2之間，並具有耦接到節點N3之閘極。電晶體Q3耦接在節點N1和節點N4之間，並具有耦接到 同相正向輸入端IPI之閘極。電晶體Q4耦接在上節點N2和節點N4之間，並具有耦接到同相負向輸入端INI之閘極。電晶體Q5耦接在節點N2和節點N5之間，並具有耦接到同相負向輸入端INI之閘極。電晶體Q6耦接在節點N2和節點N5之間，並具有耦接到同相正向輸入端IPI之閘極。電晶體M7耦接在節點N4和電源節點GND之間，並具有經節點N6耦接到變壓器104之閘極。電晶體M8耦接在節點N5和電源節點GND之間，並具有經節點N7耦接到變壓器104之閘極。電阻R1耦接在節點N1、N3之間，而電阻R2耦接在節點N2、N3之間。另外，節點N1、N2耦接到上述可調增益放大器112。

第3圖係顯示根據本發明一實施例所述之混頻器110的電路圖。如第3圖所示，混頻器110包括：電晶體M9、M10、Q11、Q12、Q13、Q14、M15、M16。電晶體M9、M10可以是PMOS電晶體；電晶體Q11、Q12、Q13、Q14可以是NPN型雙載子接面電晶體；而電晶體M15、M16可以是NMOS電晶體。電晶體M9耦接在電源節點VDD和節點N8之間，並具有耦接到節點N10之閘極。電晶體M10耦接電源節點VDD和節點N9之間，並具有耦接到節點N10之閘極。電晶體Q11耦接在節點N8和節點N11之間，並具有耦接到正交正向輸入端QPI之閘極。電晶體Q12耦接在上節點N9和節點N11之間，並具有耦接到正交負向輸入端QNI之閘極。電晶體Q13耦接在節點N9和節點N12之間，並具有耦接到正交負向輸入端QNI之閘極。電 晶體Q14耦接在節點N9和節點N12之間，並具有耦接到正交正向輸入端QPI之閘極。電晶體M15耦接在節點N11和電源節點GND之間，並具有經節點N13耦接到變壓器104之閘極。電晶體M16耦接在節點N12和電源節點GND之間，並具有經節點N14耦接到變壓器104之閘極。電阻R3耦接在節點N8、N10之間，而電阻R4耦接在節點N9、N10之間。另外，節點N8、N9耦接到上述可調增益放大器114。

第4A圖係顯示根據本發明另一實施例所述之混頻器408的示意圖。第4A圖中的混頻器408和第1圖中的混頻器108相似，而兩者相異處如下述：(1)電感L1被移除；(2)同相正向輸入端IPI經由電感L3、電容C1耦接到電源節點GND；(3)同相負向輸入端INI經由電感L4、電容C2耦接到電源節點GND。電容C1、C2係用以阻斷直流電流，且電容C1、C2的電容值皆大於10pF。在第4A圖中，電感L1由耦接到電源節點GND的電感L3、L4取代，亦可達到增加電感性負載的效果。

第4B圖係顯示根據本發明另一實施例所述之混頻器410的示意圖。第4B圖中的混頻器410和第1圖中的混頻器110相似，而兩者相異處如下述：(1)電感L2被移除；(2)正交正向輸入端QPI經由電感L5、電容C3耦接到電源節點GND；(3)正交負向輸入端QNI經由電感L6、電容C4耦接到電源節點GND。電容C3、C4係用以阻斷直流電流，且電容C3、C4的電容值皆大於10pF。在第4B圖中，電 感L2由耦接到電源節點GND的電感L5、L6取代，亦可達到增加電感性負載的效果。

第5A圖係顯示根據本發明一實施例所述之電感L1的俯視圖。而第5B圖係顯示根據本發明一實施例所述之電感L1的剖面圖。如第5A、5B圖所示，電感L1可以包括線圈CC1、CC2、CC3、CC4、CC5、CC6、CC7、CC8、CC9、CC10、CC11，其中：線圈CC1位於平面E1，且形狀是長度為長度RR1之矩形，並耦接到同相正向輸入端IPI和同相負向輸入端INI；線圈CC2位於平面E2，且形狀是長度為長度RR2之矩形；線圈CC3位於平面E3，且形狀是長度為長度RR1之矩形；線圈CC4位於平面E4，且形狀是長度為長度RR2之矩形；線圈CC5位於平面E5，且形狀是長度為長度RR1之矩形；線圈CC6位於平面E6，且形狀是長度為長度RR2之矩形；線圈CC7位於平面E5，且形狀是長度為長度RR3之矩形；線圈CC8位於平面E4，且形狀是長度為長度RR4之矩形；線圈CC9位於平面E3，且形狀是長度為長度RR3之矩形；線圈CC10位於平面E2，且形狀是長度為長度RR4之矩形；以及線圈CC11位於上述平面E1，且形狀是長度為長度RR3之矩形。平面E1、E2、E3、E4、E5、E6，彼此互相平行。長度RR1、RR2、RR3、RR4由長到短依序為：長度RR1、RR2、RR3、RR4。線圈CC1、CC2、CC3、CC4、CC5、CC6、CC7、CC8、CC9、CC10、CC11彼此互相電性連接，形成一條電流路徑。第5A、5B圖的電感L1係由向內環繞的11條線 圈組成，具有節省佈局空間的效果。此外，電感L1亦可根據所需的電感值設計不同的線圈數，例如由3、15、18個線圈組成。

第6A圖係顯示根據本發明一實施例所述之電感L2的俯視圖。而第6B圖係顯示根據本發明一實施例所述之電感L2的剖面圖。如第6A、6B圖所示，電感L2可以包括線圈CC12、CC13、CC14、CC15、CC16、CC17、CC18、CC19、CC20、CC21、CC22。其中：線圈CC12位於平面E1，且形狀是長度為長度RR1之矩形，並耦接到正交正向輸入端QPI和正交負向輸入端QNI；線圈CC13位於平面E2，且形狀是長度為長度RR2之矩形；線圈CC14位於平面E3，且形狀是長度為長度RR1之矩形；線圈CC15位於平面E4，且形狀是長度為長度RR2之矩形；線圈CC16位於平面E5，且形狀是長度為長度RR1之矩形；線圈CC17位於平面E6，且形狀是長度為長度RR2之矩形；線圈CC18位於平面E5，且形狀是長度為長度RR3之矩形；線圈CC19位於平面E4，且形狀是長度為長度RR4之矩形；線圈CC20位於平面E3，且形狀是長度為長度RR3之矩形；線圈CC21位於平面E2，且形狀是長度為長度RR4之矩形；以及線圈CC22位於上述平面E1，且形狀是長度為長度RR3之矩形。平面E1、E2、E3、E4、E5、E6，彼此互相平行。長度RR1、RR2、RR3、RR4由長到短依序為：長度RR1、RR2、RR3、RR4。線圈CC12、CC13、CC14、CC15、CC16、CC17、CC18、CC19、CC20、CC21、CC22彼此電性連接， 形成一條電流路徑。第6A、6B圖的電感L2係由向內環繞的11條線圈組成，具有節省佈局空間的效果。此外，電感L2亦可根據所需的電感值設計不同的線圈數，例如由3、15、18個線圈組成。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧射頻電路

102‧‧‧低雜訊放大器

104‧‧‧變壓器

106‧‧‧本地振盪器

108、110、408、410‧‧‧混頻器

112、114‧‧‧可調增益放大器

C1、C2、C3、C4‧‧‧電容

CC1、CC2、CC3、CC4、CC5、CC6、CC7、CC8、CC9、CC10、CC11、CC12、CC13、CC14、CC15、CC16、CC17、CC18、CC19、CC20、CC21、CC22‧‧‧線圈

E1、E2、E3、E4、E5、E6‧‧‧平面

GND、VDD‧‧‧電源節點

IFI‧‧‧中頻同相差動信號

IFQ‧‧‧中頻正交差動信號

IPI‧‧‧同相正向輸入端

INI‧‧‧同相負向輸入端

L1、L2、L3、L4、L5、L6‧‧‧電感

LOS‧‧‧本地振盪信號

M1、M2、Q3、Q4、Q5、Q6、M7、M8、M9、M10、Q11、Q12、Q13、Q14、M15、M16‧‧‧電晶體

N1、N2、N3、N4、N5、N6、N7、N8、N9、N10、N11、N12、N13、N14‧‧‧節點

MS1、MS2‧‧‧混頻信號

OS1、OS2、OS3、OS4‧‧‧振盪信號

QPI‧‧‧正交正向輸入端

QNI‧‧‧正交負向輸入端

R1、R2、R3、R4‧‧‧電阻

RR1、RR2、RR3、RR4‧‧‧長度

RFS‧‧‧射頻信號

TS‧‧‧轉換信號

第1圖係顯示根據本發明一實施例所述之射頻電路的示意圖；第2圖係顯示根據本發明一實施例所述之混頻器的電路圖；第3圖係顯示根據本發明一實施例所述之混頻器的電路圖；第4A圖係顯示根據本發明另一實施例所述之混頻器的示意圖；第4B圖係顯示根據本發明另一實施例所述之混頻器的示意圖；第5A圖係顯示根據本發明一實施例所述之電感的俯視圖；第5B圖係顯示根據本發明一實施例所述之電感的剖面圖；第6A圖係顯示根據本發明一實施例所述之電感的俯視圖；第6B圖係顯示根據本發明一實施例所述之電感的剖面圖。

100‧‧‧射頻電路

102‧‧‧低雜訊放大器

104‧‧‧變壓器

106‧‧‧本地振盪器

108、110‧‧‧混頻器

112、114‧‧‧可調增益放大器

IPI‧‧‧同相正向輸入端

INI‧‧‧同相負向輸入端

IFI‧‧‧中頻同相差動信號

IFQ‧‧‧中頻正交差動信號

L1、L2‧‧‧電感

LOS‧‧‧本地振盪信號

N6、N7、N13、N14‧‧‧節點

MS1、MS2‧‧‧混頻信號

OS1、OS2、OS3、OS4‧‧‧振盪信號

QPI‧‧‧正交正向輸入端

QNI‧‧‧正交負向輸入端

RFS‧‧‧射頻信號

TS‧‧‧轉換信號

Claims (22)

1. 一種射頻電路，包括：一變壓器，用以接收一射頻信號並產生一對轉換信號；一本地振盪器，用以根據一本地振盪信號產生一第一振盪信號、一第二振盪信號、一第三振盪信號，以及一第四振盪信號；一第一混頻器，根據上述轉換信號、上述第一振盪信號以及上述第二振盪信號產生一第一混頻信號，並包括：一同相正向輸入端，用以接收上述第一振盪信號；一同相負向輸入端，用以接收上述第二振盪信號；以及一第一電感，耦接在上述同相正向輸入端和上述同相負向輸入端之間；一第二混頻器，根據上述轉換信號、上述第三振盪信號以及上述第四振盪信號產生一第二混頻信號，並包括：一正交正向輸入端，用以接收上述第三振盪信號；一正交負向輸入端，用以接收上述第四振盪信號；以及一第二電感，耦接在上述正交正向輸入端和上述正交負向輸入端之間；一第一可調增益放大器，根據上述第一混頻信號產生一中頻同相差動信號；以及一第二可調增益放大器，根據上述第二混頻信號產生一中頻正交差動信號。
2. 如申請專利範圍第1項所述的射頻電路，其中上述第一混頻器更包括：一第一電晶體，耦接在一第二電源節點和一第一節點之間，並具有耦接到一第三節點的一第一閘極；一第二電晶體，耦接在上述第二電源節點和一第二節點之間，並具有耦接到上述第三節點的一第二閘極；一第三電晶體，耦接在上述第一節點和一第四節點之間，並具有耦接到上述同相正向輸入端的一第三閘極；一第四電晶體，耦接在上述第二節點和上述第四節點之間，並具有耦接到上述同相負向輸入端的一第四閘極；一第五電晶體，耦接在上述第一節點和一第五節點之間，並具有耦接到上述同相負向輸入端的一第五閘極；一第六電晶體，耦接在上述第二節點和上述第五節點之間，並具有耦接到上述同相正向輸入端的一第六閘極；一第七電晶體，耦接在上述第四節點和一第一電源節點之間，並具有耦接到上述變壓器的一第七閘極；以及一第八電晶體，耦接在上述第五節點和上述第一電源節點之間，並具有耦接到上述變壓器的一第八閘極，其中上述第一節點和上述第二節點耦接到上述第一可調增益放大器。
3. 如申請專利範圍第2項所述的射頻電路，其中上述第一混頻器更包括：一第一電阻，耦接在上述第一節點和上述第三節點之間；以及一第二電阻，耦接在上述第二節點和上述第三節點之間。
4. 如申請專利範圍第2項所述的射頻電路，其中上述第三電晶體、上述第四電晶體、上述第五電晶體、上述第六電晶體分別為一雙載子接面電晶體。
5. 如申請專利範圍第1項所述的射頻電路，其中上述第二混頻器更包括：一第九電晶體，耦接在一第二電源節點和一第八節點之間，並具有耦接到一第十節點的一第九閘極；一第十電晶體，耦接在上述第二電源節點和一第九節點之間，並具有耦接到上述第十節點的一第十閘極；一第十一電晶體，耦接在上述第八節點和一第十一節點之間，並具有耦接到上述正交正向輸入端的一第十一閘極；一第十二電晶體，耦接在上述第九節點和上述第十一節點之間，並具有耦接到上述正交負向輸入端的一第十二閘極；一第十三電晶體，耦接在上述第八節點和一第十二節點之間，並具有耦接到上述正交負向輸入端的一第十三閘極；一第十四電晶體，耦接在上述第九節點和上述第十二節點之間，並具有耦接到上述正交正向輸入端的一第十四閘極；一第十五電晶體，耦接在上述第十一節點和一第一電源節點之間，並具有耦接到上述變壓器的一第十五閘極；以及一第十六電晶體，耦接在上述第十二節點和上述第一電源節點之間，並具有耦接到上述變壓器的一第十六閘極，其中上述第八節點和上述第九節點耦接到上述第二可調增益放大器。
6. 如申請專利範圍第5項所述的射頻電路，其中上述第二混頻器更包括：一第三電阻，耦接在上述第八節點和上述第十節點之間；以及一第四電阻，耦接在上述第九節點和上述第十節點之間。
7. 如申請專利範圍第5項所述的射頻電路，其中上述第十一電晶體、上述第十二電晶體、上述第十三電晶體、上述第十四電晶體分別為一雙載子接面電晶體。
8. 如申請專利範圍第1項所述的射頻電路，其中上述第一電感包括：一第一線圈，位於一第一平面，且形狀是長度為一第一長度之矩形，並耦接到上述同相正向輸入端和上述同相負向輸入端；一第二線圈，位於一第二平面，且形狀是長度為一第二長度之矩形；一第三線圈，位於一第三平面，且形狀是長度為上述第一長度之矩形；一第四線圈，位於一第四平面，且形狀是長度為上述第二長度之矩形；一第五線圈，位於一第五平面，且形狀是長度為上述第一長度之矩形；一第六線圈，位於一第六平面，且形狀是長度為上述第二長度之矩形；一第七線圈，位於上述第五平面，且形狀是長度為一第三長度之矩形；其中：上述第一線圈、上述第二線圈、上述第三線圈、上述第四線圈、上述第五線圈、上述第六線圈、上述第七線圈形成一條電流路徑；上述第一平面、上述第二平面、上述第三平面、上述第四平面、上述第五平面，以及上述第六平面，彼此互相平行；以及上述第一長度、上述第二長度、上述第三長度，由長到短依序為：上述第一長度、上述第二長度、上述第三長度。
9. 如申請專利範圍第8項所述的射頻電路，其中上述第一電感更包括：一第八線圈，位於上述第四平面，且形狀是長度為一第四長度之矩形；一第九線圈，位於上述第三平面，且形狀是長度為上述第三長度之矩形；一第十線圈，位於上述第二平面，且形狀是長度為上述第四長度之矩形；以及一第十一線圈，位於上述第一平面，且形狀是長度為上述第三長度之矩形，其中：上述第一線圈、上述第二線圈、上述第三線圈、上述第四線圈、上述第五線圈、上述第六線圈、上述第七線圈、上述第八線圈、上述第九線圈、上述第十線圈、上述第十一線圈形成一條電流路徑；上述第一長度、上述第二長度、上述第三長度、上述第四長度，由長到短依序為：上述第一長度、上述第二長度、上述第三長度、上述第四長度。
10. 如申請專利範圍第1項所述的射頻電路，其中上述第二電感包括：一第十二線圈，位於一第一平面，且形狀是長度為一第一長度之矩形，並耦接到上述正交正向輸入端和上述正交負向輸入端；一第十三線圈，位於一第二平面，且形狀是長度為一第二長度之矩形；一第十四線圈，位於一第三平面，且形狀是長度為上述第一長度之矩形；一第十五線圈，位於一第四平面，且形狀是長度為上述第二長度之矩形；一第十六線圈，位於一第五平面，且形狀是長度為上述第一長度之矩形；一第十七線圈，位於一第六平面，且形狀是長度為上述第二長度之矩形；一第十八線圈，位於上述第五平面，且形狀是長度為一第三長度之矩形，其中：上述第十二線圈、上述第十三線圈、上述第十四線圈、上述第十五線圈、上述第十六線圈、上述第十七線圈、上述第十八線圈形成一條電流路徑；上述第一平面、上述第二平面、上述第三平面、上述第四平面、上述第五平面，以及上述第六平面，彼此互相平行；以及上述第一長度、上述第二長度、上述第三長度，由長到短依序為：上述第一長度、上述第二長度、上述第三長度。
11. 如申請專利範圍第10項所述的射頻電路，其中上述第二電感更包括：一第十九線圈，位於上述第四平面，且形狀是長度為一第四長度之矩形；一第二十線圈，位於上述第三平面，且形狀是長度為上述第三長度之矩形；一第二十一線圈，位於上述第二平面，且形狀是長度為上述第四長度之矩形；以及一第二十二線圈，位於上述第一平面，且形狀是長度為上述第三長度之矩形，其中：上述第十二線圈、上述第十三線圈、上述第十四線圈、上述第十五線圈、上述第十六線圈、上述第十七線圈、上述第十八線圈、上述第十九線圈、上述第二十線圈、上述第二十一線圈、上述第二十二線圈形成一條電流路徑；上述第一長度、上述第二長度、上述第三長度、上述第四長度，由長到短依序為：上述第一長度、上述第二長度、上述第三長度、上述第四長度。
12. 一種混頻器，根據一對轉換信號、一第一振盪信號、一第二振盪信號產生一混頻信號，並包括：一同相正向輸入端，用以接收上述第一振盪信號；一同相負向輸入端，用以接收上述第二振盪信號；以及一電感，耦接在上述同相正向輸入端和上述同相負向輸入端之間。
13. 如申請專利範圍第12項所述的混頻器，更包括：一第一電晶體，耦接在一第二電源節點和一第一節點之間，並具有耦接到一第三節點的一第一閘極；一第二電晶體，耦接在上述第二電源節點和一第二節點之間，並具有耦接到上述第三節點的一第二閘極；一第三電晶體，耦接在上述第一節點和一第四節點之間，並具有耦接到上述同相正向輸入端的一第三閘極；一第四電晶體，耦接在上述第二節點和上述第四節點之間，並具有耦接到上述同相負向輸入端的一第四閘極；一第五電晶體，耦接在上述第一節點和一第五節點之間，並具有耦接到上述同相負向輸入端的一第五閘極；一第六電晶體，耦接在上述第二節點和上述第五節點之間，並具有耦接到上述同相正向輸入端的一第六閘極；一第七電晶體，耦接在上述第四節點和一第一電源節點之間，並具有耦接到上述變壓器的一第七閘極；以及一第八電晶體，耦接在上述第五節點和上述第一電源節點之間，並具有耦接到上述變壓器的一第八閘極。
14. 如申請專利範圍第13項所述的混頻器，更包括：一第一電阻，耦接在上述第一節點和上述第三節點之間；以及一第二電阻，耦接在上述第二節點和上述第三節點之間。
15. 如申請專利範圍第13項所述的混頻器，其中上述第三電晶體、上述第四電晶體、上述第五電晶體、上述第六電晶體分別為一雙載子接面電晶體。
16. 如申請專利範圍第12項所述的混頻器，其中上述電感包括：一第一線圈，位於一第一平面，且形狀是長度為一第一長度之矩形，並耦接到上述同相正向輸入端和上述同相負向輸入端；一第二線圈，位於一第二平面，且形狀是長度為一第二長度之矩形；一第三線圈，位於一第三平面，且形狀是長度為上述第一長度之矩形；一第四線圈，位於一第四平面，且形狀是長度為上述第二長度之矩形；一第五線圈，位於一第五平面，且形狀是長度為上述第一長度之矩形；一第六線圈，位於一第六平面，且形狀是長度為上述第二長度之矩形；一第七線圈，位於上述第五平面，且形狀是長度為一第三長度之矩形；其中：上述第一線圈、上述第二線圈、上述第三線圈、上述第四線圈、上述第五線圈、上述第六線圈、上述第七線圈形成一條電流路徑；上述第一平面、上述第二平面、上述第三平面、上述第四平面、上述第五平面，以及上述第六平面，彼此互相平行；以及上述第一長度、上述第二長度、上述第三長度，由長到短依序為：上述第一長度、上述第二長度、上述第三長度。
17. 如申請專利範圍第16項所述的混頻器，其中上述電感更包括：一第八線圈，位於上述第四平面，且形狀是長度為一第四長度之矩形；一第九線圈，位於上述第三平面，且形狀是長度為上述第三長度之矩形；一第十線圈，位於上述第二平面，且形狀是長度為上述第四長度之矩形；以及一第十一線圈，位於上述第一平面，且形狀是長度為上述第三長度之矩形，其中：上述第一線圈、上述第二線圈、上述第三線圈、上述第四線圈、上述第五線圈、上述第六線圈、上述第七線圈、上述第八線圈、上述第九線圈、上述第十線圈、上述第十一線圈形成一條電流路徑；上述第一長度、上述第二長度、上述第三長度、上述第四長度，由長到短依序為：上述第一長度、上述第二長度、上述第三長度、上述第四長度。
18. 一種混頻器，根據一對轉換信號、一第一振盪信號、一第二振盪信號產生一混頻信號，並包括：一同相正向輸入端，用以接收上述第一振盪信號；一同相負向輸入端，用以接收上述第二振盪信號；一第一電感，耦接在上述同相正向輸入端和一第一電源節點之間；以及一第二電感，耦接在上述同相負向輸入端和上述第一電源節點之間。
19. 如申請專利範圍第18項所述的混頻器，更包括：一第一電晶體，耦接在一第二電源節點和一第一節點之間，並具有耦接到一第三節點的一第一閘極；一第二電晶體，耦接在上述第二電源節點和一第二節點之間，並具有耦接到上述第三節點的一第二閘極；一第三電晶體，耦接在上述第一節點和一第四節點之間，並具有耦接到上述同相正向輸入端的一第三閘極；一第四電晶體，耦接在上述第二節點和上述第四節點之間，並具有耦接到上述同相負向輸入端的一第四閘極；一第五電晶體，耦接在上述第一節點和一第五節點之間，並具有耦接到上述同相負向輸入端的一第五閘極；一第六電晶體，耦接在上述第二節點和上述第五節點之間，並具有耦接到上述同相正向輸入端的一第六閘極；一第七電晶體，耦接在上述第四節點和上述第一電源節點之間，並具有耦接到上述變壓器的一第七閘極；以及一第八電晶體，耦接在上述第五節點和上述第一電源節點之間，並具有耦接到上述變壓器的一第八閘極。
20. 如申請專利範圍第18項所述的混頻器，更包括：一第一電阻，耦接在上述第一節點和上述第三節點之間；以及一第二電阻，耦接在上述第二節點和上述第三節點之間。
21. 如申請專利範圍第18項所述的混頻器，其中上述第三電晶體、上述第四電晶體、上述第五電晶體、上述第六電晶體分別為一雙載子接面電晶體。
22. 如申請專利範圍第18項所述的混頻器，更包括：一第一電容，耦接在上述第一電感和上述第一電源節點之間；以及一第二電容，耦接在上述第二電感和上述第一電源節點之間。