CN102035475A - 以并联lc作负载的电流注入式射频cmos正交上混频器 - Google Patents

Abstract

本发明公开了一种以并联LC作负载的电流注入式射频CMOS正交上混频器，该混频器是在传统的双平衡吉尔伯特混频器的基础上，采用电流注入方式，在跨导级的漏极或者说是开关管源极处连接由P型MOS管构成的电流源，用来抽取跨导级提供给开关管的电流，增加射频的偏置电流，可增加电路的线性度和增益，减轻电压裕度引起的问题。PMOS管进行电流注入，流经本振晶体管的电流减少，输出的平均噪声电流减少，混频器的闪烁噪声减少。采用并联高品质因子的电感和电容作负载，使得能够在较低电源电压下实现上混频功能。本发明提高了线性度，增大了转换增益，减小了噪声。

Description

以并联LC作负载的电流注入式射频CMOS正交上混频器

技术领域

本发明涉及射频集成电路设计及信号处理技术领域，具体地说是一种工作于2.4-2.5GHz，以并联LC作负载的电流注入射频互补金属-氧化物半导体(CMOS)正交上混频器。

背景技术

近年来，个人通信和无线移动通信市场的不断膨胀，推动着无线收发机向低成本、低功耗、高集成度和小型化方向发展。使用CMOS工艺，实现RF系统和基带处理部分的单片集成是当前RF电路设计的趋势，减少片外元件数，从而降低功耗及成本，这在无线应用中很重要。1999年美国电气和电子工程师协会(IEEE)提出了WLAN 802.11x标准，将现有IEEE网络和移动通信网络相融合，实现快速无线互联。802.11g标准结合了802.11b与802.11a的优势，旨在为更常用的2.4GHz提供54Mbps高速数据传输。在发射机系统中，上混频器完成频谱从基带信号到射频的变换，使信号适合于在无线信道中传播，是非常重要的电路模块，它的性能直接影响射频发射器的性能。

一般描述射频发射机上混频器性能的主要参数有：噪声、功耗、转换增益、线性度以及输出匹配等。这些性能参数之间相互影响相互制约，因此如何寻求一个较好的这折衷方案来提高混频器各项性能参数成为设计的主要难点。附图1所示的是传统的双平衡吉尔伯特混频器，这种结构是一种被广泛采用的混频电路结构。双平衡混频器具有以下三个重要特性：提供了很高的LO、RF、IF之间的隔离度、中频直流耦合、对输入的响应与极性无关，对信号电压的极性失真是对称的。在实际的射频发射端的应用中，足够高的上混频器转换增益可以大大降低下级功率放大器的压力，但是在转换增益较大的情况下，通常要以牺牲线性度作为代价。

发明内容

本发明的目的是推出一种以并联LC作负载的电流注入射频CMOS正交上混频器，该混频器能够在较低电源电压下实现上混频功能，同时具有较高的转换增益和线性度，弥补了传统双平衡吉尔伯特混频器的不足。

本发明的目的是这样实现的：

一种以并联LC作负载的电流注入式射频CMOS正交上混频器，该混频器的结构含电源正端VDD、电源负端GND、第一偏置电压输入端口V_Bias1、第二偏置电压输入端口V_Bias2、第三偏置电压输入端口V_Bias3、第四偏置电压输入端口V_Bias4、零相位本地振荡信号输入端口V_LO0、90度相位本地振荡信号输入端口V_LO90、180度相位本地振荡信号输入端口V_LO180、270度相位本地振荡信号输入端口V_LO270、I支路差分正相基带信号输入端口V_IN0、I支路差分负相基带信号输入端口V_IN180、Q支路差分正相基带信号输入端口V_IN90、Q支路差分负相基带信号输入端口V_IN270、两个差分输出端口OUT1及OUT2，该混频器还包含有第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第一电感L1、第二电感L2、I支路I-Branch和Q支路Q-Branch，其中I支路和Q支路的结构完全相同且对称设置，每支路含有第一本地振荡信号输入端口VLOA、第二本地振荡信号输入端口VLOB、差分正相基带信号输入端口VINA、差分负相基带信号输入端口VINB、第一开关级偏置电流输入端口SWA、第二开关级偏置电流输入端口SWB、第一偏置电压输入端口VB1、第二偏置电压输入端口VB2、差分正相输出端口VOUT+、差分负相输出端口VOUT-及直流偏置电流端IBIAS，I支路的第一开关级偏置电流输入端口SWA接第一MOS管M1的漏极，I支路的第二开关级偏置电流输入端口SWB接第二MOS管M2的漏极，Q支路的第一开关级偏置电流输入端口SWA接第三MOS管M3的漏极，Q支路的第二开关级偏置电流输入端口SWB接第四MOS管M4的漏极，第一MOS管M1的栅极、第二MOS管M2的栅极、第三MOS管M3的栅极、第四MOS管M4的栅极都接第三偏置电压输入端口V_Bias3；第一MOS管M1的源极、第二MOS管M2的源极、第三MOS管M3的源极及第四MOS管M4的源极都接电源正端VDD；第一电容C1的一端、第三电容C3的一端和第一电感L1的一端连接I支路的VOUT+端，I支路的VOUT+端和Q支路的VOUT+端相连；第一电容C1的另一端和第一电感L1的另一端接电源正端VDD，第三电容C3的另一端接差分输出端口OUT1；第二电容C2的一端、第四电容C4的一端和第二电感L2的一端连接Q支路的VOUT-端，I支路的VOUT-端和Q支路的VOUT-端相连，第二电容C2的另一端和第二电感L2的另一端接电源正端VDD，第四电容C4的另一端接差分输出端口OUT2；I支路的VB1端和Q支路的VB1端接第一偏置电压输入端口V_Bias1；I支路的VB2端和Q支路的VB2端接第二偏置电压输入端口V_Bias2；I支路的VLOA端连接零相位本地振荡信号输入端口V_LO0，VLOB端连接180度相位本地振荡信号输入端口V_LO180；Q支路的VLOA端连接90度相位本地振荡信号输入端口V_LO90，VLOB端连接270度相位本地振荡信号输入端口V_LO270；I支路的VINA端连接零相位基带信号输入端口V_IN0，I支路的VINB端连接180度相位基带信号输入端口V_IN180；Q支路的VINA端连接90度相位基带信号输入端口V_IN90，Q支路的VINB端连接270度相位基带信号输入端口V_IN270；I支路的直流偏置电流端IBIAS和Q支路的直流偏置电流端IBIAS相连、接第五MOS管M5的漏极，第五MOS管M5的栅极接第四偏置电压输入端口V_Bias4，源极接电源负端GND；

I支路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10及第十一MOS管M11，具体连接方式为：第七MOS管M7的源极和第八MOS管M8的源极分别连接到第一开关级偏置电流输入端口SWA和第二开关级偏置电流输入端口SWB；第一电阻R1的一端和第五电容C5的一端相接、连接第七MOS管M7的栅极和第八MOS管M8的栅极；第五电容C5的另一端接第一本地振荡信号输入端口VLOA，第一电阻R1的另一端接第一偏置电压输入端口VB1；第六MOS管M6的源极和第九MOS管M9的源极分别连接到第一开关级偏置电流输入端口SWA和第二开关级偏置电流输入端口SWB；第二电阻R2的一端和第六电容C6的一端相接、连接第六MOS管M6的栅极和第九MOS管M9的栅极；第六电容C6的另一端接第二本地振荡信号输入端口VLOB，第二电阻R2的另一端接第一偏置电压输入端口VB1；第六MOS管M6的漏极和第八MOS管M8的漏极相连、接到差分正相输出端口VOUT+；第七MOS管M7的漏极和第九MOS管M9的漏极相连、接到差分负相输出端口VOUT-；第十MOS管M10的漏极连接到第一开关级偏置电流输入端口SWA；第三电阻R3的一端和第七电容C7的一端相接、连接到第十MOS管M10的栅极；第七电容C7的另一端接差分正相基带信号输入端口VINA，第三电阻R3的另一端接第二偏置电压输入端口VB2；第十MOS管M10的源极连接到直流偏置电流端IBIAS；第十一MOS管M11的漏极连接到第二开关级偏置电流输入端口SWB；第四电阻R4的一端和第七电容C8的一端相接、连接到第十一MOS管M11的栅极；第八电容C8的另一端接差分负相基带信号输入端口VINB，第三电阻R3的另一端接第二偏置电压输入端口VB2；第十一MOS管M11的源极连接到电源负端直流偏置电流端IBIAS。

所述第一MOS管M1、第二MOS管M2、第三MOS管M3及第四MOS管M4为PMOS管，第五MOS管M5及支路中所有MOS管为NMOS管。

本发明在传统的双平衡吉尔伯特混频器的基础上，采用电流注入方式，在跨导级的漏极或者说是开关管源极处连接由P型MOS管构成的电流源，用来抽取跨导级提供给开关管的电流，从而增加射频的偏置电流，可以增加混频器电路的线性度和增益，减轻电压裕度引起的问题。同时PMOS管进行电流注入，流经本振晶体管的电流减少，那么输出的平均噪声电流减少，混频器的闪烁噪声也因此减少。采用并联高品质因子的电感和电容作负载，使得混频器能够在较低电源电压下实现上混频功能，同时提高了线性度，增大了转换增益，减小了噪声。

附图说明

图1为传统的双平衡吉尔伯特混频器的电路图；

图2为本发明结构示意图；

图3为本发明中I支路的电路图。

具体实施方式

现结合附图和实施例详细说明本发明的技术方案。

实施例

本实施例具有与图2及图3所示的电路完全相同的电路结构。本实施例的元器件和电路参数如下：

第一电容C1，第二电容C2，第三电容C3，第四电容C4，第五电容C5，第六电容C6，第七电容C7，第八电容C8的电容量分别为352.564fF，352.564fF，997.816fF，997.816fF，3pF，3pF，20pF，20pF。

第一电感L1，第二电感L2的电感量分别为1.84nH，1.84nH。

第一电阻R1，第二电阻R2，第三电阻R3，第四电阻R4的电阻量分别为1.75764KΩ，1.75764KΩ，2.4KΩ，2.4KΩ。

第一MOS管M1，第二MOS管M2，第三MOS管M3，第四MOS管M4，第五MOS管M5，第六MOS管M6，第七MOS管M7，第八MOS管M8，第九MOS管M9，第十MOS管M10，第十一MOS管M11的尺寸分别是200um/0.32um，200um/0.32um，200um/0.32um，200um/0.32um，310um/0.32um，220um/0.32um，220um/0.32um，220um/0.32um，220um/0.32um，400um/0.32um，400um/0.32um。

电源电压VDD为2.5V，偏置电压1端V_Bias1的电压为1.7V，偏置电压2端V_Bias2的电压为1.944V，偏置电压3端V_Bias3的电压为1.459V，偏置电压4端V_Bias4的电压为0.9904V。

参阅图2及图3，本发明的第一MOS管M1、第二MOS管M2作为I路的电流注入支路，第三MOS管M3、第四MOS管M4作为Q路的电流注入支路，并联的第一电容C1、第一电感L1和并联的第二电容C2、第二电感L2构成差分输出阻抗，第三电容C3和第四电容C4为交流耦合电容。

本发明电路本质上为双平衡混频器形式，有助于抑制偶次谐波的产生并提高基带输入信号和本振信号的隔离度。在混频器的输出端由C1、L1、C3(或C2、L2、C4)实现50欧姆阻抗匹配。开关管在本振信号LO的作用下，分别依次导通，使跨导对产生的小信号电流交替地从开关对流过。混频器的转换增益与跨导电流的平方根成正比，与输出负载成正比。对于传统的吉尔伯特混频器来说，跨导电流全部流过开关对，要使得所有MOS管均工作于饱和状态，必须减小输出负载。采用电流注入技术可以有效地解决这个问题，因为只有部分跨导电流流过开关对，这样可以有效克服直流失调，热噪声和闪烁噪声，有利于混频器在较低电源电压下，实现增益、线性度和噪声性能之间折衷。跨导级可以有足够高的电流，满足增益和线性度的要求。本发明同时选用LC并联作负载进一步满足低电源电压要求。若混频器的输入级跨导为g_m，其转换增益为：

$G_v=\frac{2}{\mathrm{\π}}{g}_m{R}_L,$

其中R_L为电感L损耗电阻在谐振频率下的等效电阻，R_L＝(1+Q²)R，其中R为电感L损耗电阻，Q为电感的品质因子，因此选择品质因子较高的电感可以有效地增大转换增益。同时选用LC并联作负载可以减小输出热噪声，改善了噪声性能。跨导级的输出电流流入开关级实现混频，经负载阻抗输出射频电压信号，再经由耦合电容C3，C4将信号接至下一级电路。

Claims (2)

1.一种以并联LC作负载的电流注入式射频CMOS正交上混频器，该混频器的结构含电源正端(VDD)、电源负端(GND)、第一偏置电压输入端口(V_Bias1)、第二偏置电压输入端口(V_Bias2)、第三偏置电压输入端口(V_Bias3)、第四偏置电压输入端口(V_Bias4)、零相位本地振荡信号输入端口(V_LO0)、90度相位本地振荡信号输入端口(V_LO90)、180度相位本地振荡信号输入端口(V_LO180)、270度相位本地振荡信号输入端口(V_LO270)、I支路差分正相基带信号输入端口(V_IN0)、I支路差分负相基带信号输入端口(V_IN180)、Q支路差分正相基带信号输入端口(V_IN90)、Q支路差分负相基带信号输入端口(V_IN270)、两个差分输出端口(OUT1)及(OUT2)，该混频器还包含有第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)、第一电感(L1)、第二电感(L2)、I支路(I-Branch)和Q支路(Q-Branch)，其中I支路和Q支路的结构完全相同且对称设置，各支路含有第一本地振荡信号输入端口(VLOA)、第二本地振荡信号输入端口(VLOB)、差分正相基带信号输入端口(VINA)、差分负相基带信号输入端口(VINB)、第一开关级偏置电流输入端口(SWA)、第二开关级偏置电流输入端口(SWB)、第一偏置电压输入端口(VB1)、第二偏置电压输入端口(VB2)、差分正相输出端口(VOUT+)、差分负相输出端口(VOUT-)及直流偏置电流端(IBIAS)；I支路的第一开关级偏置电流输入端口(SWA)接第一MOS管(M1)的漏极，I支路的第二开关级偏置电流输入端口(SWB)接第二MOS管(M2)的漏极，Q支路的第一开关级偏置电流输入端口(SWA)接第三MOS管(M3)的漏极，Q支路的第二开关级偏置电流输入端口(SWB)接第四MOS管(M4)的漏极，第一MOS管(M1)的栅极、第二MOS管(M2)的栅极、第三MOS管(M3)的栅极、第四MOS管(M4)的栅极都接第三偏置电压输入端口(V_Bias3)；第一MOS管(M1)的源极、第二MOS管(M2)的源极、第三MOS管(M3)的源极及第四MOS管(M4)的源极都接电源正端(VDD)；第一电容(C1)的一端、第三电容(C3)的一端和第一电感(L1)的一端连接I支路的VOUT+端，I支路的VOUT+端和Q支路的VOUT+端相连；第一电容(C1)的另一端和第一电感(L1)的另一端接电源正端(VDD)，第三电容(C3)的另一端接差分输出端口(OUT1)；第二电容(C2)的一端、第四电容(C4)的一端和第二电感(L2)的一端连接Q支路的VOUT-端，I支路的VOUT-端和Q支路的VOUT-端相连，第二电容(C2)的另一端和第二电感(L2)的另一端接电源正端(VDD)，第四电容(C4)的另一端接差分输出端口(OUT2)；I支路的VB1端和Q支路的VB1端接第一偏置电压输入端口(V_Bias1)；I支路的VB2端和Q支路的VB2端接第二偏置电压输入端口(V_Bias2)；I支路的VLOA端连接零相位本地振荡信号输入端口(V_LO0)，VLOB端连接180度相位本地振荡信号输入端口(V_LO180)；Q支路的VLOA端连接90度相位本地振荡信号输入端口(V_LO90)，VLOB端连接270度相位本地振荡信号输入端口(V_LO270)；I支路的VINA端连接零相位基带信号输入端口(V_IN0)，I支路的VINB端连接180度相位基带信号输入端口(V_IN180)；Q支路的VINA端连接90度相位基带信号输入端口(V_IN90)，Q支路的VINB端连接270度相位基带信号输入端口(V_IN270)；I支路的直流偏置电流端(IBIAS)和Q支路的直流偏置电流端(IBIAS)相连、接第五MOS管(M5)的漏极，第五MOS管(M5)的栅极接第四偏置电压输入端口(V_Bias4)，源极接电源负端(GND)；

I支路包括第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电容(C5)、第六电容(C6)、第七电容(C7)、第八电容(C8)、第六MOS管(M6)、第七MOS管(M7)、第八MOS管(M8)、第九MOS管(M9)、第十MOS管(M10)及第十一MOS管(M11)；具体连接方式为：第七MOS管(M7)的源极和第八MOS管(M8)的源极分别连接到第一开关级偏置电流输入端口(SWA)和第二开关级偏置电流输入端口(SWB)；第一电阻(R1)的一端和第五电容(C5)的一端相接、连接第七MOS管(M7)的栅极和第八MOS管(M8)的栅极；第五电容(C5)的另一端接第一本地振荡信号输入端口(VLOA)，第一电阻(R1)的另一端接第一偏置电压输入端口(VB1)；第六MOS管(M6)的源极和第九MOS管(M9)的源极分别连接到第一开关级偏置电流输入端口(SWA)和第二开关级偏置电流输入端口(SWB)；第二电阻(R2)的一端和第六电容(C6)的一端相接、连接第六MOS管(M6)的栅极和第九MOS管(M9)的栅极；第六电容(C6)的另一端接第二本地振荡信号输入端口(VLOB)，第二电阻(R2)的另一端接第一偏置电压输入端口(VB1)；第六MOS管(M6)的漏极和第八MOS管(M8)的漏极相连、接到差分正相输出端口(VOUT+)；第七MOS管(M7)的漏极和第九MOS管(M9)的漏极相连、接到差分负相输出端口(VOUT-)；第十MOS管(M10)的漏极连接到第一开关级偏置电流输入端口(SWA)；第三电阻(R3)的一端和第七电容(C7)的一端相接、连接到第十MOS管(M10)的栅极；第七电容(C7)的另一端接差分正相基带信号输入端口(VINA)，第三电阻(R3)的另一端接第二偏置电压输入端口(VB2)；第十MOS管(M10)的源极连接到直流偏置电流端(IBIAS)；第十一MOS管(M11)的漏极连接到第二开关级偏置电流输入端口(SWB)；第四电阻(R4)的一端和第七电容(C8)的一端相接、连接到第十一MOS管(M11)的栅极；第八电容(C8)的另一端接差分负相基带信号输入端口(VINB)，第三电阻(R3)的另一端接第二偏置电压输入端口(VB2)；第十一MOS管(M11)的源极连接到直流偏置电流端(IBIAS)。

2.根据权利权利要求1所述的正交上混频器，其特征在于所述第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)及第四MOS管(M4)为PMOS管，第五MOS管(M5)及支路中所有MOS管为NMOS管。

Images