KR100981900B1 - 광전 변환 장치 및 그 제조 방법 - Google Patents

광전 변환 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100981900B1
KR100981900B1 KR1020107002607A KR20107002607A KR100981900B1 KR 100981900 B1 KR100981900 B1 KR 100981900B1 KR 1020107002607 A KR1020107002607 A KR 1020107002607A KR 20107002607 A KR20107002607 A KR 20107002607A KR 100981900 B1 KR100981900 B1 KR 100981900B1
Authority
KR
South Korea
Prior art keywords
electrode layer
transparent electrode
layer
film
substrate
Prior art date
Application number
KR1020107002607A
Other languages
English (en)
Other versions
KR20100021673A (ko
Inventor
사토시 사카이
유지 아사하라
야스유키 고바야시
마사후미 모리
시게노리 츠루가
노부키 야마시타
Original Assignee
미츠비시 쥬고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠비시 쥬고교 가부시키가이샤 filed Critical 미츠비시 쥬고교 가부시키가이샤
Publication of KR20100021673A publication Critical patent/KR20100021673A/ko
Application granted granted Critical
Publication of KR100981900B1 publication Critical patent/KR100981900B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0463—PV modules composed of a plurality of thin film solar cells deposited on the same substrate characterised by special patterning methods to connect the PV cells in a module, e.g. laser cutting of the conductive or active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

이면 구조의 표면 형상을 최적화함으로써, 발전층의 광 흡수 특성을 향상시킨 광전 변환 장치 및 그 제조 방법을 제공한다.
기판 (1) 상에, 기판 (1) 측에서부터 순서대로, 제 1 투명 전극층 (2) 과, 발전층 (3) 과, 제 2 투명 전극층 (6) 과, 이면 전극층 (4) 을 구비하는 광전 변환 장치 (100) 로서, 이면 전극층 (4) 이 은 박막을 구비하고, 제 2 투명 전극층 (6) 의 이면 전극층 (4) 측의 표면이 미세한 요철 형상을 갖고, 표면의 투영 면적에 대한 표면적 증가율이 10 ％ 이상 32 ％ 이하인 것을 특징으로 한다. 그리고, 기판 (1) 상에, 기판 (1) 측에서부터 순서대로, 제 1 투명 전극층 (2) 과, 발전층 (3) 과, 제 2 투명 전극층 (6) 과, 이면 전극층 (4) 을 구비하는 광전 변환 장치 (100) 로서, 이면 전극층 (4) 이 은 박막을 구비하고, 제 2 투명 전극층 (6) 의 이면 전극층 (4) 측의 표면이 미세한 요철 형상을 갖고, 제 2 투명 전극층 (6) 이 침상 결정을 갖는 것을 특징으로 한다.

Description

광전 변환 장치 및 그 제조 방법{PHOTOELECTRIC CONVERSION DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 광전 변환 장치 및 그 제조 방법에 관한 것으로, 특히 발전층으로서 실리콘을 사용하는 태양 전지에 관한 것이다.
광을 수광하여 전력으로 변환하는 광전 변환 장치로서, 태양 전지가 알려져 있다. 태양 전지 중에서도, 예를 들어 발전층 (광전 변환층) 에 박막 실리콘계의 층을 적층시킨 박막계 태양 전지는, 대면적화가 용이하고, 막두께가 결정계 태양 전지의 1/100 정도로 얇아 재료를 적게 할 수 있다는 등의 이점이 있다. 이 때문에, 박막 실리콘계 태양 전지는, 결정계 태양 전지와 비교하여 적은 비용으로 제조할 수 있게 된다. 그러나, 박막 실리콘계 태양 전지의 단점으로는 변환 효율이 결정계와 비교하여 낮은 것을 들 수 있다.
박막계 태양 전지에 있어서 변환 효율, 즉, 출력 전력을 증가시키기 위해서 여러 가지 연구가 행해져 왔다. 예를 들어, 흡수 파장 대역이 상이한 광전 변환 셀을 2 단 중첩시킴으로써, 입사광을 효율적으로 흡수시켜 높은 발전 효율을 얻는 탠덤형 태양 전지가 제안되어 있다. 이 경우, 광전 변환 셀의 결정질 실리콘에 있어서 파장 500 ㎚ 에서 1000 ㎚ 의 장파장광이 흡수되지만, 같은 파장역에서의 결정질 실리콘의 흡수 계수가 작기 때문에, 태양 전지 내에서 입사광을 반사시켜 광로 길이를 길게 하여 결정질 실리콘에서의 광 흡수량을 증대시킬 필요가 있다. 이 때문에, 투명 기판측에서부터 태양광이 입사되는 슈퍼 스트레이트형에 있어서는, 발전층에 대하여 광 입사측과 반대측의 이면 구조의 개량이 검토되어 왔다.
특허 문헌 1 에는, 이면 구조로서, 태양광의 방사 스펙트럼 파장역의 광에 대하여 높은 반사율을 나타내는 금속으로 배면 전극을 형성하고, 배면 전극과 실리콘 반도체층 사이에 투명 도전층을 형성하는 것이 개시되어 있다. 투명 도전층을 형성함으로써, 배면 전극 재료와 실리콘 박막이 합금화되는 것을 방지하여 배면 전극의 고반사율을 유지하고, 변환 효율의 저하를 방지할 수 있다.
일본특허공보소60-41878호
발명의 개시
특허 문헌 1 에 기재된 바와 같이, 층 구성에 착안하여 이면 구조를 개량함으로써 태양 전지의 변환 효율의 개선을 꾀할 수 있다. 그러나, 한층 더 변환 효율을 향상시키기 위해서는, 층 구성의 개량만으로는 불충분하다.
이면 구조로서, 발전층의 상부에 이면측의 투명 전극층과 금속층 (이면 전극층) 이 순차적으로 적층되어 있는 경우, 금속층의 기판측 표면의 형상은, 금속층과 접촉하는 이면측 투명 전극층의 표면 형상을 따른다. 즉, 이면측 투명 전극층의 표면에 미소한 요철이 존재하면, 금속층은 그 미소 요철의 형상을 따라 적층된다. 금속층의 기판측 표면이 미소 요철을 가지면, 금속층의 기판측 표면에서 기판측으로부터의 입사광이 산란되고, 산란광이 발전층에서 흡수된다. 따라서, 금속층 표면에서의 반사율을 높여 발전층에서의 광 흡수량을 향상시키기 위해서는, 표면 형상에 착안하여 이면 구조를 개량할 필요가 있다.
투명 전극층은, 일반적으로 도전성을 높게 하기 위해서, 예를 들어 120 ℃ 에서 200 ℃ 의 범위 내와, 고온의 기판 온도 조건에서 제막된다. 고온 조건에서 제막함으로써, 결정립이 성장하여, 막질 향상과 계면 감소에 의해 투명 전극층의 도전성을 높게 할 수 있다. 그러나, 고온의 기판 온도 조건에서 제막하기 때문에, 결정화가 진행되어 결정립이 조대화 (粗大化) 된다. 결정립이 조대화되면, 투명 전극층의 표면 형상은, 결정립을 반영하여 미소한 요철 (凹凸) 형상이 된다. 즉, 금속층의 기판측 표면에 미소 요철이 형성되어 버리는 과제가 있었다.
본 발명은, 이면 구조의 표면 형상을 최적화함으로써 발전층의 광 흡수 특성을 향상시킨 광전 변환 장치 및 그 제조 방법을 제공한다.
일반적으로 이면 전극층 재료로서, 광 반사성이 양호한 은이 사용된다. 예를 들어, 평활한 유리 기판 상에 은 박막을 형성한 경우, 이상적인 고반사율 (약 98 ％) 이 실현된다.
그러나, 은 박막의 표면에 미소 요철이 존재함으로써, 은 박막 표면에서 표면 플라즈몬 공명에 의한 광 흡수가 발생한다 (이후, 표면 플라즈몬 흡수로 기재). 표면 플라즈몬 흡수가 발생하면, 기판측에서부터 입사되고 발전층을 투과하여 이면 전극층으로서의 은 박막에 도달한 광이 은 박막과 이면측 투명 전극층의 계면에서 흡수되기 때문에, 발전층으로의 반사광이 감소된다. 이 결과, 발전층에서 흡수되는 광량이 감소하여, 발전 전류가 저하된다 (즉, 변환 효율이 저하된다).
본 발명자들은 이면측 투명 전극층에 착안하여, 이면측 투명 전극층의 표면 형상을 제어하여 적정화함으로써 발전 전류를 증대시킬 수 있음을 알아내었다.
즉, 본 발명의 광전 변환 장치는, 기판 상에, 그 기판측에서부터 순서대로, 제 1 투명 전극층과, 발전층과, 제 2 투명 전극층과, 이면 전극층을 구비하는 광전 변환 장치로서, 상기 이면 전극층이 은 박막을 구비하고, 상기 제 2 투명 전극층의 상기 이면 전극층측 표면이 미세한 요철 형상을 갖고, 상기 제 2 투명 전극층의 상기 이면 전극층측 표면의 투영 면적에 대한 표면적 증가율이 10 ％ 이상 32 ％ 이하인 것을 특징으로 한다.
제 2 투명 전극층 (이면측 투명 전극층) 의 이면 전극층측의 표면 형상에는, 하지 (下地) 인 제 1 투명 전극층의 텍스쳐에서 기인한 큰 요철 형상에 더하여, 제 2 투명 전극층의 제막 조건에서 기인하는 미소한 요철 형상이 존재한다. 이면 전극층의 기판측의 표면 형상은, 제 2 투명 전극층의 이면 전극층측의 표면의 형상과 거의 동일해진다. 이와 같이, 제 2 투명 전극층의 이면 전극층측 표면이 미세한 요철 형상을 갖고, 투영 면적에 대한 표면적 증가율을 10 ％ 이상 32 ％ 이하로 함으로써, 은 박막을 구비하는 이면 전극층 표면에서의 표면 플라즈몬 흡수에 의한 광 손실이 종래보다 저감되어 반사광이 증가한다. 이 때문에, 발전층에서의 단락 전류를 증가시킬 수 있다. 이 결과, 광전 변환 장치의 출력을 증대시켜, 변환 효율을 향상시킬 수 있다. 또, 본 발명에 있어서의 표면적 증가율 (ΔS) 은, 제 2 투명 전극층의 이면 전극층측 표면의 3 차원 표면적을 S, 상기 표면을 평면에 투영했을 때의 2 차원 투영 면적을 S0 로 하여, 식 (1) 로 나타낸다.
ΔS (％) = {(S/S0)－1} × 100 … (1)
또한, 본 발명의 광전 변환 장치는, 기판 상에, 그 기판측에서부터 순서대로, 제 1 투명 전극층과, 발전층과, 제 2 투명 전극층과, 이면 전극층을 구비하는 광전 변환 장치로서, 상기 이면 전극층이 은 박막을 구비하고, 상기 제 2 투명 전극층의 상기 이면 전극층측의 표면이 미세한 요철 형상을 갖고, 상기 제 2 투명 전극층이 침상 결정을 갖는 것을 특징으로 한다.
이와 같이, 제 2 투명 전극층의 이면 전극층측 표면이 미세한 요철 형상을 갖고, 제 2 투명 전극층이 침상 결정을 가지면, 제 2 투명 전극층 표면의 미세 구조가 치밀해지고, 표면의 요철의 고저차가 작아지기 때문에, 평활성이 좋은 막이 된다. 이면 전극층의 기판측 표면도 거의 동일한 형상이 되기 때문에, 은 박막을 구비하는 이면 전극층 표면에서의 표면 플라즈몬 흡수에 의한 광 손실이 종래보다 저감되어 반사광이 증가한다. 이 때문에, 발전층에서의 단락 전류를 증가시킬 수 있다. 이 결과, 광전 변환 장치의 출력을 증대시켜, 변환 효율을 향상시킬 수 있다.
이 경우, 상기 제 2 투명 전극층의 면내 방향의 상기 침상 결정의 길이에 대한 상기 제 2 투명 전극층의 막두께 방향의 상기 침상 결정의 길이의 비가 2.2 이상인 것이 바람직하다.
이와 같이, 침상 결정의 면내 방향의 길이에 대한 막두께 방향의 길이의 비 (애스펙트비) 가 2.2 이상, 바람직하게는 2.5 이상, 보다 바람직하게는 2.8 이상이면, 제 2 투명 전극층 표면의 미세 구조가 보다 치밀해져, 표면의 평활성이 더욱 향상된다. 이 결과, 광전 변환 장치의 출력 및 변환 효율을 더욱 향상시킬 수 있다.
상기 발명에 있어서, 상기 발전층이 2 이상의 전지층을 구비하고, 하나의 전지층과 그 하나의 전지층에 가장 가까운 다른 전지층 사이에 형성된 중간 컨택트층을 적어도 1 개 가져도 된다.
중간 컨택트층은 광 감금 증강 효과가 있다. 중간 컨택트층을 형성함으로써, 이면 전극층 및 제 2 투명 전극층으로부터의 반사광을 증가시킬 수 있어, 단락 전류 향상 효과가 높아진다.
본 발명의 광전 변환 장치의 제조 방법은, 기판 상에, 그 기판측에서부터 순서대로, 제 1 투명 전극층을 형성하는 공정과, 발전층을 형성하는 공정과, 제 2 투명 전극층을 형성하는 공정과, 이면 전극층을 형성하는 공정을 포함하는 광전 변환 장치의 제조 방법으로서, 상기 이면 전극층이 은 박막을 구비하고, 상기 제 2 투명 전극층을 20 ℃ 이상 90 ℃ 이하의 기판 온도에서 형성하는 것을 특징으로 한다.
종래, 제 2 투명 전극층은 120 ℃ 내지 200 ℃ 의 기판 온도 범위에서 제막되고 있었다. 본 발명과 같이, 20 ℃ 이상 90 ℃ 이하, 바람직하게는 20 ℃ 이상 60 ℃ 이하의 기판 온도에서 제 2 투명 전극층을 형성함으로써, 제 2 투명 전극층의 이면 전극층측 표면이 고저차가 작은 미세한 요철 형상이 되어, 평활에 가까운 표면이 된다. 이면 전극층의 기판측 표면도 거의 동일한 형상이 된다. 이 때문에, 은 박막을 구비하는 이면 전극층 표면에서의 표면 플라즈몬 흡수에 의한 광 손실을 저감하여 반사광을 증가시킬 수 있어, 발전층에서의 단락 전류를 향상시킬 수 있다. 이 결과, 높은 변환 효율을 갖는 광전 변환 장치를 얻을 수 있다.
상기 발명에 있어서, 상기 제 2 투명 전극층의 상기 이면 전극층측의 표면의 투영 면적에 대한 표면적 증가율이 10 ％ 이상 32 ％ 이하가 되도록, 상기 제 2 투명 전극층을 형성하는 것이 바람직하다.
이와 같이, 제 2 투명 전극층의 이면 전극층측 표면의 투영 면적에 대한 표면적 증가율이 10 ％ 이상 32 ％ 이하이면, 제 2 투명 전극층은 평활성이 높은 표면을 갖게 된다. 이 때문에, 은 박막을 구비하는 이면 전극층 표면에서의 표면 플라즈몬 흡수에 의한 광 손실을 저감하여 반사광을 증가시키고 발전층에서의 단락 전류를 향상시킬 수 있어, 높은 변환 효율을 갖는 광전 변환 장치를 얻을 수 있다.
상기 발명에 있어서, 상기 제 2 투명 전극층이 침상 결정을 갖는 것이 바람직하다. 이 경우, 상기 제 2 투명 전극층의 면내 방향의 상기 침상 결정의 길이에 대한 상기 제 2 투명 전극층의 면 수직 방향의 상기 침상 결정의 길이의 비가 2.2 이상인 것이 바람직하다.
제 2 투명 전극층이 침상 결정을 가짐으로써, 제 2 투명 전극층의 이면 전극층측 표면의 미세 구조가 치밀해지고, 표면의 요철의 고저차가 보다 작아지기 때문에, 제 2 투명 전극층의 이면 전극층측 표면은 높은 평활성을 갖는다. 이 때문에, 은 박막을 구비하는 이면 전극층 표면에서의 표면 플라즈몬 흡수에 의한 광 손실을 저감하여 반사광을 증가시키고 발전층에서의 단락 전류를 향상시킬 수 있어, 높은 변환 효율을 갖는 광전 변환 장치를 얻을 수 있다. 특히, 침상 결정의 면내 방향의 길이에 대한 면 수직 방향의 길이의 비 (애스펙트비) 가 2.2 이상, 바람직하게는 2.5 이상, 보다 바람직하게는 2.8 이상이면, 제 2 투명 전극층 표면의 미세 구조가 보다 치밀하기 때문에, 표면의 평활성이 더욱 향상된다. 이 결과, 출력이 크고 변환 효율이 높은 광전 변환 장치를 얻을 수 있다.
본 발명의 광전 변환 장치는, 제 2 투명 전극층의 이면 전극층측 표면이 미세한 요철 형상을 갖고, 상기 표면의 투영 면적에 대한 표면적 증가율이 10 ％ 이상 32 ％ 이하이다. 은 박막을 구비하는 이면 전극층의 기판측 표면도, 제 2 투명 전극층의 이면 전극층측 표면과 거의 동일한 형상을 갖는다. 이면 전극층이 상기 형상의 기판측 표면을 갖기 때문에, 이면 전극층에서의 표면 플라즈몬 광 흡수에 의한 손실이 저감되어 반사광이 증가한다. 이 때문에, 발전층에서의 단락 전류가 증가하여, 높은 변환 효율을 갖는 광전 변환 장치가 된다.
또한, 본 발명의 광전 변환 장치는, 제 2 투명 전극층의 이면 전극층측의 표면이 미세한 요철 형상을 갖고, 제 2 투명 전극층이 침상 결정을 갖는다. 이 때문에, 제 2 투명 전극층 표면의 미세 구조가 치밀해지고, 표면의 요철의 고저차가 작아져, 종래보다 평활성이 좋은 표면이 된다. 이 결과, 이면 전극층에서의 표면 플라즈몬 광 흡수에 의한 손실이 저감되어 반사광이 증가하여, 높은 변환 효율을 갖는 광전 변환 장치가 된다.
제 2 투명 전극층을, 20 ℃ 이상 90 ℃ 이하 범위 내의 기판 온도에서 형성함으로써, 제 2 투명 전극층의 이면 전극층측 표면이 상기 형상인 광전 변환 장치를 제조할 수 있다. 제 2 투명 전극층의 표면 형상은, 이면 전극층에서의 표면 플라즈몬 광 흡수에 의한 손실이 저감되어 반사광이 증가하도록 최적화되어 있다. 그 때문에, 출력이 크고 변환 효율이 높은 광전 변환 장치를 얻을 수 있다.
도 1 은 본 발명의 일 실시형태에 관련된 광전 변환 장치의 구성을 모식적으로 나타낸 단면도이다.
도 2 는 본 발명에 관련된 광전 변환 장치로서, 태양 전지 패널을 제조하는 일 실시형태를 설명하는 개략도이다.
도 3 은 본 발명에 관련된 광전 변환 장치로서, 태양 전지 패널을 제조하는 일 실시형태를 설명하는 개략도이다.
도 4 는 본 발명에 관련된 광전 변환 장치로서, 태양 전지 패널을 제조하는 일 실시형태를 설명하는 개략도이다.
도 5 는 본 발명에 관련된 광전 변환 장치로서, 태양 전지 패널을 제조하는 일 실시형태를 설명하는 개략도이다.
도 6 은 기판 온도 (a) 200 ℃, (b) 135 ℃, (c) 60 ℃, (d) 25 ℃ 에서 제막한 GZO 막의 FESEM 화상이다.
도 7 은 전자파 해석 (FDTD 법) 에 의한 계산에 사용한 탠덤형 태양 전지의 적층 구조의 단면 개략도를 나타낸다.
도 8 은 적층 구조 모델에 있어서의 미소 텍스쳐 구조의 진폭과 단락 전류의 관계를 나타낸 그래프이다.
도 9 는 적층 구조 모델에 있어서의 미소 텍스쳐 구조의 진폭과 은 흡수광의 등가 전류의 관계를 나타낸 그래프이다.
도 10 은 제 2 투명 전극층의 기판 온도와 탠덤형 태양 전지 셀의 단락 전류의 관계를 나타낸 그래프이다.
도 11 은 제 2 투명 전극층의 기판 온도와 탠덤형 태양 전지 셀의 변환 효율의 관계를 나타낸 그래프이다.
도 12 는 유리 기판 상에 GZO 막 및 은 박막을 순차적으로 형성한 시료의 반사 스펙트럼 (유리 기판측으로부터 광 입사) 이다.
부호의 설명
1 … 기판
2 … 제 1 투명 전극층
3 … 광전 변환층
4 … 이면 전극층
5 … 중간 컨택트층
6 … 제 2 투명 전극층
7 … 태양 전지 모듈
31 … 비정질 실리콘 p 층
32 … 비정질 실리콘 i 층
33 … 비정질 실리콘 n 층
41 … 결정질 실리콘 p 층
42 … 결정질 실리콘 i 층
43 … 결정질 실리콘 n 층
91 … 제 1 전지층
92 … 제 2 전지층
100 … 광전 변환 장치
발명을 실시하기 위한 최선의 형태
본 발명의 광전 변환 장치의 실시형태의 구성에 관해서 설명한다.
도 1 은, 본 실시형태에 관련된 광전 변환 장치의 구성을 나타내는 개략도이다. 광전 변환 장치 (100) 는 실리콘계 태양 전지이고, 기판 (1), 제 1 투명 전극층 (2), 발전층 (3) 으로서의 제 1 전지층 (91) (비정질 실리콘계) 및 제 2 전지층 (92) (결정질 실리콘계), 이면 구조로서 제 2 투명 전극층 (6) 및 이면 전극층 (4) 을 구비한다. 또, 여기서, 실리콘계란 실리콘 (Si) 이나 실리콘카바이드 (SiC) 나 실리콘게르마늄 (SiGe) 을 포함하는 총칭이다. 또한, 결정질 실리콘계란, 비정질 실리콘계 이외의 실리콘계를 의미하는 것으로, 미(微)결정 실리콘이나 다결정 실리콘계도 포함된다.
다음으로, 본 실시형태의 광전 변환 장치로서, 태양 전지 패널을 제조하는 공정을 도 2 내지 도 5 를 사용하여 설명한다.
(1) 도 2(a)
기판 (1) 으로서 소다 플로트 유리 기판 (예를 들어, 1.4 m × 1.1 m × 판두께 : 3∼6 ㎜ 인 한 변이 1 m 를 초과하는 대면적 기판) 을 사용한다. 기판 단면 (端面) 은 열 응력이나 충격 등에 의한 파손 방지로 코너 면취나 R 면취 가공되어 있는 것이 바람직하다.
(2) 도 2(b)
제 1 투명 전극층 (2) 으로서 산화주석 (SnO2) 을 주성분으로 하는 막두께 약 500 ㎚ 이상 800 ㎚ 이하의 투명 전극막을, 열 CVD 장치에 의해 약 500 ℃ 에서 제막한다. 이 때, 투명 전극막의 표면에는 적당한 요철이 있는 텍스쳐가 형성된다. 제 1 투명 전극층 (2) 으로서, 투명 전극막에 추가하여 기판 (1) 과 투명 전극막 사이에 알칼리 배리어막 (도시 생략) 을 형성해도 된다. 알칼리 배리어막은, 막두께 50 ㎚ 이상 150 ㎚ 이하의 산화실리콘막 (SiO2) 을 열 CVD 장치에 의해 약 500 ℃ 에서 제막한다.
(3) 도 2(c)
그 후, 기판 (1) 을 X-Y 테이블에 설치하고, YAG 레이저의 제 1 고조파 (1064 ㎚) 를, 도면의 화살표로 나타내는 바와 같이, 제 1 투명 전극층의 층면측에서부터 입사시킨다. 가공 속도가 적절해지도록 레이저 파워를 조정하고, 투명 전극막을 발전 셀의 직렬 접속 방향에 대하여 수직인 방향으로, 기판 (1) 과 레이저광을 상대 이동하여, 홈 (10) 을 형성하도록 폭 약 6 ㎜ 내지 15 ㎜ 의 소정 폭의 가늘고 긴 형상으로 레이저 에칭한다.
(4) 도 2(d)
제 1 전지층 (91) 으로서, 비정질 실리콘 박막으로 이루어지는 p 층, i 층 및 n 층을, 플라즈마 CVD 장치에 의해 제막한다. SiH4 가스 및 H2 가스를 주원료로 하여, 감압 분위기 : 30 Pa 이상 1000 Pa 이하, 기판 온도 : 약 200 ℃ 에서, 제 1 투명 전극층 (2) 상에 태양광이 입사되는 측에서부터 비정질 실리콘 p 층 (31), 비정질 실리콘 i 층 (32), 비정질 실리콘 n 층 (33) 의 순으로 제막한다. 비정질 실리콘 p 층 (31) 은 비정질의 B 도프 실리콘막으로, 막두께 10 ㎚ 이상 30 ㎚ 이하이다. 비정질 실리콘 i 층 (32) 은, 막두께 200 ㎚ 이상 350 ㎚ 이하이다. 비정질 실리콘 n 층 (33) 은 P 도프 비정질 실리콘막으로, 막두께 30 ㎚ 이상 50 ㎚ 이하이다. 비정질 실리콘 n 층 (33) 을 대신하여 결정질 실리콘막을 형성해도 되고, 또는, 비정질 실리콘막과 결정질 실리콘막의 적층 구조로 해도 된다. 비정질 실리콘 p 층 (31) 과 비정질 실리콘 i 층 (32) 사이에는, 계면 특성의 향상을 위해 버퍼층을 형성해도 된다.
제 1 전지층 (91) 상에, 제 2 전지층 (92) 으로서 결정질 실리콘 박막으로 이루어지는 p 층, i 층 및 n 층을 플라즈마 CVD 장치에 의해 제막한다. SiH4 가스 및 H2 가스를 주원료로 하여, 감압 분위기 : 3000 Pa 이하, 기판 온도 : 약 200 ℃, 플라즈마 발생 주파수 : 40 MHz 이상 100 MHz 이하에서, 결정질 실리콘 p 층 (41), 결정질 실리콘 i 층 (42), 결정질 실리콘 n 층 (43) 의 순으로 제막한다.
결정질 실리콘 p 층 (41) 은 B 도프한 결정질 실리콘막으로, 막두께 10 ㎚ 이상 50 ㎚ 이하이다. 결정질 실리콘 i 층 (42) 의 막두께는 1.2 ㎛ 이상 3.0 ㎛ 이하이다. 결정질 실리콘 n 층 (43) 은 P 도프한 결정질 실리콘막으로, 막두께 20 ㎚ 이상 50 ㎚ 이하이다.
본 실시형태에 있어서, 제 1 전지층 (91) 상에, 제 1 전지층 (91) 과 제 2 전지층 (92) 의 접촉성을 개선시킴과 함께 전류 정합성을 얻기 위해서 반(半)반사막이 되는 중간 컨택트층 (5) 을 형성해도 된다. 중간 컨택트층 (5) 으로서, DC 스퍼터링 장치에 의해, 타깃 : Ga 도프 ZnO 소결체를 사용하여, 막두께 20 ㎚ 이상 100 ㎚ 이하의 GZO (Ga 도프 ZnO) 막을 형성한다.
(5) 도 2(e)
기판 (1) 을 X-Y 테이블에 설치하고, 레이저 다이오드 여기 YAG 레이저의 제 2 고조파 (532 ㎚) 를, 도면의 화살표로 나타내는 바와 같이, 광전 변환층 (3) 의 막면측에서부터 입사시킨다. 펄스 발진 : 10 kHz 이상 20 kHz 이하로 하고 가공 속도가 적절해지도록 레이저 파워를 조정하여, 제 1 투명 전극층 (2) 의 레이저 에칭 라인의 약 100 ㎛ 에서 150 ㎛ 의 횡측을, 홈 (11) 을 형성하도록 레이저 에칭한다. 또한 이 레이저는 기판 (1) 측에서부터 입사시켜도 된다. 이 경우에는 광전 변환층 (3) 의 제 1 전지층 (91) 에서 흡수된 에너지에 의해 발생하는 높은 증기압을 이용할 수 있기 때문에, 더욱 안정적인 레이저 에칭 가공을 실시할 수 있다. 레이저 에칭 라인의 위치는 전(前)공정에서의 에칭 라인과 교차하지 않도록 위치 결정 공차를 고려하여 선정한다.
(6) 도 3(a)
제 2 전지층 (92) 의 결정질 실리콘 n 층 (43) 상에, 순서대로 제 2 투명 전극층 (6) 및 이면 전극층 (4) 을 형성한다.
제 2 투명 전극층 (6) 으로서, GZO 막을 스퍼터링 장치에 의해 제막한다. 타깃 : Ga 도프 ZnO 소결체를 사용하고, 방전 가스 : 아르곤 및 산소, 막두께 : 50 ㎚ 이상 150 ㎚ 이하, 기판 온도 : 20 ℃ 이상 90 ℃ 이하, 바람직하게는 20 ℃ 이상 60 ℃ 이하에서 제막한다.
이면 전극층 (4) 으로서, 스퍼터링 장치에 의해, 방전 가스 : 아르곤, 제막 온도 : 약 150 ℃ 에서 Ag 막을 제막한다. 또는, 이면 전극층 (4) 으로서, Ag 막 : 200 ∼ 500 ㎚, 이것을 보호하는 것으로서 방식 (防食) 효과가 높은 Ti 막 : 10 ∼ 20 ㎚ 를 순서대로 적층하여, Ag 막/Ti 막의 적층막을 형성해도 된다. 이 경우에는, 기판측에 Ag 막이 설치되는 층 구성으로 한다.
(7) 도 3(b)
기판 (1) 을 X-Y 테이블에 설치하고, 레이저 다이오드 여기 YAG 레이저의 제 2 고조파 (532 ㎚) 를, 도면의 화살표로 나타내는 바와 같이, 기판 (1) 측에서부터 입사시킨다. 레이저광이 광전 변환층 (3) 에서 흡수되고, 이 때 발생하는 높은 가스 증기압을 이용하여 이면 전극층 (4) 이 폭발하여 찢어지면서 제거된다. 펄스 발진 : 1 kHz 이상 10 kHz 이하로 하고 가공 속도가 적절해지도록 레이저 파워를 조정하여, 투명 전극층 (2) 의 레이저 에칭 라인의 약 250 ㎛ 에서 400 ㎛ 횡측을, 홈 (12) 을 형성하도록 레이저 에칭한다.
(8) 도 3(c)
발전 영역을 구분하여, 기판단(端) 주변의 막 단부에 있어서 레이저 에칭에 의한 직렬 접속 부분이 단락되기 쉬운 영향을 제거한다. 기판 (1) 을 X-Y 테이블에 설치하고, 레이저 다이오드 여기 YAG 레이저의 제 2 고조파 (532 ㎚) 를, 기판 (1) 측에서부터 입사시킨다. 레이저광이 투명 전극층 (2) 과 광전 변환층 (3) 에서 흡수되고, 이 때 발생하는 높은 가스 증기압을 이용하여 이면 전극층 (4) 이 폭발하여 찢어져서 이면 전극층 (4)/광전 변환층 (3)/투명 전극층 (2) 이 제거된다. 펄스 발진 : 1 kHz 이상 10 kHz 이하로 하고 가공 속도가 적절해지도록 레이저 파워를 조정하여, 기판 (1) 의 단부로부터 5 ㎜ 에서 20 ㎜ 의 위치를, 도 3 (c) 에 나타내는 바와 같이 X 방향 절연홈 (15) 을 형성하도록 레이저 에칭한다. 이 때, Y 방향 절연홈은 후공정에서 기판 (1) 주위 영역의 막면 연마 제거 처리를 실시하기 때문에 형성할 필요가 없다.
절연홈 (15) 은 기판 (1) 의 단으로부터 5 ㎜ 에서 10 ㎜ 의 위치에서 에칭을 종료시킴으로써, 태양 전지 패널 단부로부터 태양 전지 모듈 (7) 내부로의 외부 습기분의 침입을 억제하는 데에 유효한 효과를 나타내기 때문에 바람직하다.
한편, 이상까지의 공정에서의 레이저광은 YAG 레이저로 하고 있지만, YVO4 레이저나 파이버 레이저 등을 동일하게 사용할 수 있다.
(9) 도 4(a)
후공정의 EVA 등을 통한 백 시트 (24) 와의 건전한 접착·시일면을 확보하기 위해, 기판 (1) 주변 (주위 영역 (14)) 의 적층막은, 단차가 있는 동시에 박리하기 쉽기 때문에, 적층막을 제거한다. 기판 (1) 의 단으로부터 5 ㎜ 내지 20 ㎜ 에서 기판 (1) 의 전체 주위에 걸쳐, X 방향은 전술한 도 3(c) 공정에서 형성된 절연홈 (15) 보다 기판단측에 있어서, Y 방향은 기판 단측부 부근의 홈 (10) 보다 기판단측에 있어서, 이면 전극층 (4)/광전 변환층 (3)/투명 전극층 (2) 을 지석 연마나 블라스트 연마 등을 이용하여 제거한다. 연마 부스러기나 지립 (砥粒) 은 기판 (1) 을 세정 처리하여 제거한다.
(10) 도 4(b)
단자 상자 설치 부분은 백 시트 (24) 에 개구 관통창을 형성하여 집전판을 꺼낸다. 이 개구 관통창 부분에는 절연재를 복수 층 설치하여 외부로부터의 습기분 등의 침입을 억제한다.
직렬로 정렬한 일방의 단의 태양 전지 발전 셀과, 타방 단부의 태양 전지 발전 셀로부터 동박 (銅箔) 을 사용해서 집전하여 태양 전지 패널 뒤쪽의 단자 상자 부분으로부터 전력을 취출할 수 있도록 처리한다. 동박은 각 부와의 단락을 방지하기 위해 동박 폭보다 넓은 절연 시트를 배치한다.
집전용 동박 등이 소정 위치에 배치된 후에, 태양 전지 모듈 (7) 의 전체를 덮고, 기판 (1) 으로부터 튀어나오지 않도록 EVA (에틸렌아세트산비닐 공중합체) 등에 의한 접착 충전재 시트를 배치한다.
EVA 위에, 방수 효과가 높은 백 시트 (24) 를 설치한다. 백 시트 (24) 는 본 실시형태에서는 방수 방습 효과가 높도록 PET 시트/Al 박/PET 시트의 3 층 구조로 이루어진다.
백 시트 (24) 까지 소정 위치에 배치한 것을, 라미네이터에 의해 감압 분위기에서 내부의 탈기를 실시하여 약 150 ℃ 부터 160 ℃ 에서 프레스하면서, EVA 를 가교시켜 밀착시킨다.
(11) 도 5(a)
태양 전지 모듈 (7) 의 뒷편에 단자 상자 (23) 를 접착제로 부착한다.
(12) 도 5(b)
동박과 단자 상자 (23) 의 출력 케이블을 땜납 등으로 접속하고, 단자 상자 내부를 밀봉제 (폿팅제) 로 충전하여 밀폐한다. 이로써 태양 전지 패널 (50) 이 완성된다.
(13) 도 5(c)
도 5(b) 까지의 공정에서 형성된 태양 전지 패널 (50) 에 관해서 발전 검사 및, 소정의 성능 시험을 실시한다. 발전 검사는, AM1.5, 전천 일사 기준 태양광 (1000 W/㎡) 의 솔라 시뮬레이터를 사용하여 실시한다.
(14) 도 5(d)
발전 검사 (도 5(c)) 에 전후해서, 외관 검사를 비롯하여 소정의 성능 검사를 실시한다.
상기 공정에서 제조된 태양 전지에 있어서, 도 1 에 나타내는 바와 같이, 제 2 투명 전극층 (6) 의 이면 전극층 (4) 측의 표면이 미소한 요철 형상을 갖고, 투영 면적에 대한 표면적 증가율이 10 ％ 이상 32 ％ 이하가 되어, 평활성이 좋은 표면이 된다.
표면적 증가율은, 예를 들어, 소정 시야에서의 제 2 투명 전극층의 이면 전극층측 표면의 원자간력 전자 현미경 (AFM) 화상으로부터 얻은 3 차원 면적 (S) 과, 소정 시야에서의 제 2 투명 전극층의 이면 전극층측 표면을 평면 상에 투영함으로써 생성된 2 차원의 투영 면적 (S0) 으로부터 식 (1) 을 이용하여 산출할 수 있다.
또한 상기 공정에서 제조된 태양 전지의 제 2 투명 전극층 (6) 은, 결정이 막두께 방향으로 성장하여, 1 개의 결정 조직이 막두께 방향으로 관통한 침상 결정을 갖는다. 애스펙트비 (침상 결정의 제 2 투명 전극층 면내 방향의 길이에 대한 막두께 방향의 길이의 비) 가 2.2 이상, 바람직하게는 2.5 이상, 보다 바람직하게는 2.8 이상인 침상 결정을 가짐으로써, 제 2 투명 전극층 (6) 의 이면 전극층 (4) 측 표면의 미세 구조가 치밀해지고, 표면의 요철의 고저차가 보다 작아지기 때문에, 평활성이 좋은 막이 된다.
제 2 투명 전극층의 결정 조직의 막두께 방향의 길이는, 1 개의 결정 조직이 막두께 방향으로 관통하기 때문에 제 2 투명 전극층의 막두께와 동일하다. 제 2 투명 전극층의 막두께는, 전계 방사형 주사형 전자 현미경 (FESEM) 단면 관찰 사진에서의 계측, 단차 계측, 제막 조건과 막두께의 검량선을 사용하여 제막 조건으로부터 산출, 등의 방법에 의해서 얻을 수 있다. 결정 조직의 제 2 투명 전극층 면내 방향의 길이는, 원자간력 전자 현미경 (AFM) 화상의 파워 스펙트럼 밀도 (PSD) 해석에 의해, 파워 스펙트럼 밀도의 극대 (極大) 가 되는 주기로부터 얻을 수 있다.
이면 전극층 (4) 은, 제 2 투명 전극층 (6) 의 이면 전극층 (4) 측 표면을 따른 표면 형상이 된다. 즉, 도 1 에 나타내는 바와 같이, 이면 전극층 (4) 의 기판 (1) 측 표면의 형상은, 제 2 투명 전극층 (6) 의 이면 전극층 (4) 측 표면과 거의 동일한 형상이 된다. 이면 전극층 (4) 의 기판 (1) 측 표면이 상기한 표면 형상을 가짐으로써, 이면 전극층 (4) 에서의 표면 플라즈몬 광 흡수에 의한 손실이 저감되어, 반사광이 증가한다. 이 때문에, 본 실시형태의 태양 전지는, 발전층에서의 단락 전류가 증가하여, 출력이 크고 높은 변환 효율을 갖는다.
또, 본 실시형태의 태양 전지에 있어서 제 2 투명 전극층 (6) 의 이면 전극층 (4) 측 표면의 형상은, 예를 들어, 약품을 사용한 화학적 제거나 박리에 의해 이면 전극층 (4) 을 제거하고 제 2 투명 전극층 (6) 을 노출시켜, AFM 또는 FESEM 을 사용하여 관찰함으로써, 확인할 수 있다.
실시예
(GZO 막 표면 형상으로의 제막시 기판 온도의 영향)
유리 기판 상에 GZO 막을 제막하였다. DC 스퍼터링 장치를 사용하여, 타깃 : Ga 도프 ZnO 소결체, 방전 가스 : 아르곤 및 산소, 막두께 : 80 ㎚ 목표, 기판 온도 : 25 ℃, 60 ℃, 135 ℃, 200 ℃ 에서 제막하였다.
각 기판 온도 조건에서 제막한 GZO 막의 표면 형상을, AFM (Digital Instruments 사 제조, NanoScope D-3100) 을 사용하여, 시야각 : 2 ㎛ × 2 ㎛, 해상도 : 512 픽셀, Z 레인지 : 100 ㎚/div 또는 500 ㎚/div, 탭핑 모드로, 동일 시료의 임의 2 시야를 관찰하였다. 얻어진 AFM 화상으로부터 표면적 증가율의 평균치를 구했다. AFM 화상의 단면 프로파일에서, 1 시야 당 무작위로 추출한 15 점 (합계 30 점) 의 요철의 높이 및 폭 (요철의 산 (山) 부와 곡 (谷) 부의 거리) 을 계측하여, 요철의 높이 및 폭의 평균치를 산출하였다. AFM 화상의 1 차원 파워 스펙트럼 밀도 해석을 실시하였다. 파워 스펙트럼 밀도의 가로축은 주기로, 거리의 차원이다. 어느 거리에서 특유의 구조를 갖는 표면 형상인 경우, 그 거리에 상당하는 주기에 피크를 나타낸다. 즉, 파워 스펙트럼 밀도의 극대를 부여하는 주기가, 표면 형상의 피치를 나타낸다.
각 기판 온도 조건에서 제막한 GZO 막을, FESEM (닛폰 전자사 제조, FESEM JSM-6301F) 을 사용하여, 가속 전압 : 3 keV, 배율 : 10만 배, 도전성 코팅 : Pt 코팅으로 관찰하였다.
표 1 에, 각 기판 온도에서 제막한 GZO 막의 표면적 증가율, AFM 화상으로부터 얻은 요철의 높이 및 폭을 나타낸다. 기판 온도가 높을수록, 표면적 증가율이 크고, 요철의 높이가 큰 경향이 있었다. 또한, 제막시의 기판 온도가 높을수록, 파워 스펙트럼 밀도가 높게 검출되었다. 즉, 기판 온도가 높으면 표면의 미세 요철의 고저차가 커진다는 결과가 얻어졌다. 기판 온도가 높을수록, 파워 스펙트럼 밀도의 극대를 부여하는 주기의 값이 커졌다. 즉, 기판 온도가 높으면, 결정립이 조대화되어, 미세 요철의 피치가 커진다는 결과가 얻어졌다.
Figure 112010007901923-pct00001
도 6 은, 기판 온도 (a) 200 ℃, (b) 135 ℃, (c) 60 ℃, (d) 25 ℃ 에서 제막한 GZO 막의 FESEM 이미지이다. 기판 온도 200 ℃ 및 135 ℃ 에서 제막한 GZO 막은, 입자상의 결정 조직 (애스펙트비는 각각 1.5, 2.1) 이 되고, 표면에 큰 요철이 관찰되었다. 한편, 기판 온도 60 ℃ 및 25 ℃ 에서 제막한 GZO 막은, 막두께 방향 (결정 성장 방향) 으로 긴 침상의 결정 조직 (애스펙트비는 각각 3.1, 2.8) 이 되고, 표면의 요철이 작았다. 또, 애스펙트비에 대해서, 막두께 방향의 길이는 유리 위의 GZO 막을 FESEM 으로 단면 관찰하여, 막두께를 측장해서 구했다. 폭 방향의 길이는, 유리 위의 GZO 막을 AFM 으로 표면 형상 분석하여 취득한 파워 스펙트럼 밀도의 극대를 부여하는 주기로 하였다.
이상의 결과로부터, 제막시의 기판 온도와 GZO 막 표면 형상에 상관이 있음이 밝혀졌다.
(태양 전지의 단락 전류 및 표면 플라즈몬 흡수의 계산)
표 1 의 결과로부터, GZO 막 (제 2 투명 전극층) 표면의 요철 형상을 고려하여 도 7 에 나타내는 태양 전지의 적층 구조 모델을 제공하고, 전자파 해석 (FDTD 법) 을 실시하였다.
도 7(a) 의 적층 구조 모델은 단층 (單層) 의 태양 전지로, 유리 기판 (1) 상에, 순서대로 제 1 투명 전극층 (2), 발전층으로서 비정질 실리콘 p 층 (31), 비정질 실리콘 i 층 (32), 결정질 실리콘 n 층 (43), 제 2 투명 전극층 (6), 및 이면 전극층 (4) 이 적층된다.
제 1 투명 전극층 (2) 은, 텍스쳐 구조의 평균 피치 (1 주기분의 폭) 600 ㎚, 앙각 (기판면에서부터의 각도) 30°, 평균 막두께 500 ㎚ 로 하였다. 또, 평균 피치 및 앙각은, 유리 기판에 제막한 제 1 투명 전극층 (헤이즈율 20 ％) 의 표면 형상을 AFM 분석하여 구한 대표 치수로 하였다.
p 층 (31) 의 막두께는 10 ㎚ 이고, 층 상하의 텍스쳐 구조는 제 1 투명 전극층 (2) 의 상측 텍스쳐 구조를 따른 구조로 하였다. i 층 (32) 의 막두께는 200 ㎚ 로 하며, 하측 텍스쳐 구조는 p 층 (31) 과 동일하게 하고, 상측 텍스쳐 구조는 제 1 투명 전극층 (2) 과 동일 피치의 정현 함수에 의해 주어졌다. i 층 (32) 을 제막한 후에, 표면 형상을 AFM 분석하여 구한 대표 치수를 사용해서 정현 함수의 진폭을 규정하였다. n 층 (43) 의 막두께는 30 ㎚ 로 하고, 층 상하의 텍스쳐 구조는 i 층의 상측 텍스쳐 구조를 따른 형상으로 하였다.
제 2 투명 전극층 (6) (GZO 막) 은, 평균 막두께 60 ㎚ 로 하였다. 제 2 투명 전극층 (6) 의 하측 텍스쳐 구조는 n 층 (43) 을 본뜬 구조로 하였다. 제 2 투명 전극층 (6) 의 상측 구조는, 도 7 (b) 에 나타내는 바와 같이, n 층 (43) 과 동일 형상의 큰 텍스쳐 구조에, 정현 함수에 의해 주어지는 미소 텍스쳐 구조가 존재하는 형상으로 하였다.
이면 전극층 (4) 은 은 박막으로 하고, 평균 막두께 250 ㎚ 로 하였다. 이면 전극층 (4) 의 하측 텍스쳐 구조는, 제 2 투명 전극층 (6) 의 상측 텍스쳐 구조와 동일하게 하였다.
미소 텍스쳐 구조의 진폭 및 피치는, 표 1 에 나타내는 GZO 단막의 요철의 높이 및 폭을 기초로 결정하였다. 제 2 투명 전극층 (6) 의 미소 텍스쳐 구조의 진폭 (높이) 및 피치 (폭의 2 배) 를 각각 0 ㎚ 내지 20 ㎚, 30 ㎚ 내지 120 ㎚ 의 범위에서 변경하고, 단락 전류 및 은 흡수광의 등가 전류를 계산하였다. 또, 진폭 0 ㎚ 란 미소 텍스쳐 구조가 존재하지 않는 경우를 나타낸다. 단락 전류는, 비정질 실리콘 i 층에서 흡수된 광량을 태양광 스펙트럼 AM1.5 의 조건에서 전류로 환산한 값이다. 은 흡수광의 등가 전류는, 이면 전극층의 기판측 표면에서 흡수된 광량을 태양광 스펙트럼 AM1.5 의 조건에서 전류로 환산한 값이다.
도 8 에, 미소 텍스쳐 구조의 진폭과 단락 전류의 관계를 나타낸 그래프를 나타낸다. 도 8 에 있어서, 가로축은 진폭, 세로축은 미소 텍스쳐의 진폭 0 ㎚ 에서의 단락 전류치를 기준으로 한 경우의 단락 전류의 상대치이다. 도 9 에, 미소 텍스쳐 구조의 진폭과 은 흡수광의 등가 전류의 관계를 나타낸 그래프이다. 도 9 에 있어서, 가로축은 진폭, 세로축은 미소 텍스쳐의 진폭 0 ㎚ 에서의 단락 전류치를 기준으로 한 경우의 은 흡수광의 등가 전류의 상대치이다.
미소 텍스쳐의 진폭이 커질수록 단락 전류가 감소하였다. 동일 진폭에서 비교하면, 미소 텍스쳐의 피치가 작을수록 단락 전류가 감소하는 경향이 있었다. 은 흡수광의 등가 전류는 단락 전류의 경향과 반대로서, 미소 텍스쳐의 진폭이 큰 경우에 증가하고, 피치가 작은 경우에 증가하였다.
도 8 및 도 9 의 결과로부터, 단락 전류를 증가시키기 위해서는, 제 2 투명 전극층의 미소 텍스쳐의 피치를 크게 하는 것 (GZO 의 결정 사이즈를 크게 하는 것), 진폭을 작게 하는 것 (미소 텍스쳐 구조를 경면에 가깝게 하는 것) 이 유효함이 나타났다.
도 8 에, 단락 전류 손실의 합격 여부 판정 라인으로서, 각각 진폭 0 ㎚ 의 단락 전류치로부터의 손실 0.5 ％ 라인 및 손실 1 ％ 라인을 나타낸다. 표 1 에 나타낸 각 기판 온도에서 제막한 GZO 막의 진폭 (높이) 와 피치 (폭의 2 배) 를 도 8 에 적용시키면, 기판 온도 135 ℃ 및 200 ℃ (진폭 8 ∼ 10 ㎚, 피치 80 ㎚) 는, 합격 여부 판정의 제 1 단계 (손실 1 ％ 라인) 를 만족하지만, 제 2 단계 (손실 0.5 ％ 라인) 를 밑돌았다. 기판 온도 25 ℃ 및 60 ℃ (진폭 3 ∼ 5 ㎚, 피치 40 ∼ 80 ㎚) 는, 합격 여부 판정의 제 1 단계 및 제 2 단계의 양쪽을 만족하였다.
상기 결과로부터, 다음의 고찰을 얻을 수 있었다.
제 2 투명 전극층을 90 ℃ 이하의 기판 온도 (예를 들어 25 ℃ 나 60 ℃) 에서 제막한 경우에는, 제 2 투명 전극층의 이면 전극층측 표면의 미소 텍스쳐의 진폭이 작다. 또한, 저온 제막한 GZO 막은 치밀한 침상 조직 (애스펙트비 2.2 이상) 으로 되어 있다. 즉, 제 2 투명 전극층으로서 GZO 막을 저온에서 제막한 태양 전지는, 표면적 증가율이 작고 경면에 가까운 상태가 되기 때문에, 이면 전극층 (은) 표면에서의 표면 플라즈몬 흡수가 작아, 이면 전극층 표면에서 반사되는 광의 광량이 커지는 것으로 생각된다. 이 결과, 발전층에서 발생하는 전류 (단락 전류) 의 감소를 억제할 수 있고, 변환 효율의 저하도 억제할 수 있는 것으로 예상된다.
한편, 제 2 투명 전극층을 90 ℃ 보다 높은 기판 온도 (예를 들어, 135 ℃ 나 200 ℃) 에서 제막한 경우에는, 제 2 투명 전극층의 이면 전극층측 표면의 미소 텍스쳐의 진폭이 크다. 고온에서 제막한 GZO 막은, 애스펙트비가 작은 입자상 조직으로, 표면의 요철이 크다. 즉, 제 2 투명 전극층으로서 GZO 를 고온에서 제막한 태양 전지는, 표면적 증가율이 크고 거친 표면이기 때문에, 표면 플라즈몬 흡수가 커, 이면 전극층 표면에서 반사되는 광의 광량이 작은 것으로 생각된다. 이 결과, 발전층에서의 단락 전류가 감소하고, 변환 효율이 저하되는 것으로 예상된다.
(제 2 투명 전극층 제막시의 기판 온도와 태양 전지 성능과의 관계)
유리 기판 상에 제 1 투명 전극층, 비정질 실리콘으로 이루어지는 발전층으로서, p 층, i 층 및 n 층, 및 제 2 투명 전극층을 순차적으로 형성하여, 비정질 실리콘 싱글형의 적층체를 제조하였다.
제 1 투명 전극층으로서 SnO2 막을 막두께 : 700 ㎚ 로 제막하였다. 비정질 실리콘으로 이루어지는 발전층을, 플라즈마 CVD 장치에 의해, p 층 막두께 : 10 ㎚, i 층 막두께 : 200 ㎚, n 층 막두께 : 30 ㎚ 로 제막하였다. 제 2 투명 전극층으로서, DC 스퍼터링 장치를 사용하여, 타깃 : Ga 도프 ZnO 소결체, 방전 가스 : 아르곤 및 산소, 기판 온도 : 60 ℃ 또는 135 ℃ 에서 GZO 막을 제막하였다. 기판 온도 60 ℃ 에서 제막한 경우의 GZO 막두께는 100 ㎚, 기판 온도 135 ℃ 에서 제막한 경우의 GZO 막두께는 60 ㎚ 로 하였다.
유리 기판 상에, 제 1 투명 전극층, 제 1 전지층, 중간 컨택트층, 제 2 전지층, 및 제 2 투명 전극층을 순차적으로 형성하여, 탠덤형의 적층체를 제조하였다. 또, 제 1 전지층 및 제 2 전지층은, 각각 기판측에서부터 p 층, i 층, n 층의 순으로 제막하였다.
제 1 투명 전극층으로서 SnO2 막을 막두께 : 700 ㎚ 로 제막하였다. 비정질 실리콘으로 이루어지는 제 1 전지층을, 플라즈마 CVD 장치에 의해, p 층 막두께 : 10 ㎚, i 층 막두께 : 200 ㎚, n 층 막두께 : 30 ㎚ 로 제막하였다. 중간 컨택트층으로서 막두께 70 ㎚ 의 GZO 막을 형성하였다. 결정질 실리콘으로 이루어지는 제 2 전지층을, 플라즈마 CVD 장치에 의해, p 층 막두께 : 30 ㎚, i 층 막두께 : 2000 ㎚, n 층 막두께 : 30 ㎚ 로 제막하였다. 제 2 투명 전극층으로서, DC 스퍼터링 장치를 사용하여, 타깃 : Ga 도프 ZnO 소결체, 방전 가스 : 아르곤 및 산소, 기판 온도 : 60 ℃ 또는 135 ℃ 에서 제막하였다. 기판 온도 60 ℃ 에서 제막한 경우의 GZO 막두께는 100 ㎚, 기판 온도 135 ℃ 에서 제막한 경우의 GZO 막두께는 60 ㎚ 로 하였다.
비교로서, 제 2 투명 전극층을 갖지 않은 탠덤형의 적층체를 제조하였다. 또, 제 1 투명 전극층, 제 1 전지층, 중간 컨택트층 및 제 2 전지층은, 상기의 제 2 투명 전극층을 형성한 탠덤형 적층체와 동일하게 하여 형성하였다.
AFM 을 사용하여, 제 2 투명 전극층 표면 및 제 2 전지층 n 층 표면 (제 2 투명 전극층을 갖지 않은 탠덤형 적층체의 경우) 을 분석하여, 표면적 증가율을 구했다. 표 2 에 결과를 나타낸다.
Figure 112010007901923-pct00002
본 실시예의 경우에는, 요철이 큰 제 1 투명 전극층을 형성하고 있기 때문에, 유리 기판에 GZO 막을 제막한 표 1 과 비교하여 표면적 증가율이 커졌다. 또한, 제 2 전지층 n 층 표면의 표면적 증가율은 10 ％ 미만이었다. 이에 대하여, 제 2 투명 전극층 표면의 표면적 증가율은 증대되었다. 싱글형 및 탠덤형의 어느 경우에 있어서도, 기판 온도 60 ℃ 에서 제막한 제 2 투명 전극층은 표면적 증가율이 32 ％ 이하였다. 기판 온도 135 ℃ 에서 제막한 경우에는, 기판 온도 60 ℃ 의 경우와 비교하여 제 2 투명 전극층의 표면적 증가율이 컸다.
이와 같이, 싱글형 태양 전지 및 탠덤형 태양 전지 모두, 제 2 투명 전극층의 표면적 증가율은 제막시의 기판 온도에 의존하였다. 따라서, 탠덤형에 있어서도, 제 2 투명 전극층 제막시의 기판 온도가 낮은 경우, 제 2 투명 전극층은 침상 조직이 되어, 미세 텍스쳐 구조의 진폭이 작아지기 때문에, 제 2 투명 전극층의 표면 형상은 평활에 가까운 것으로 생각되었다.
제 2 투명 전극층의 기판 온도를 변경하여 탠덤형 태양 전지 셀 (기판 : 가로세로 5 ㎝) 을 제조하였다. 제 2 투명 전극층으로서, 막두께 : 60 ㎚, 기판 온도를 25 ℃, 60 ℃, 90 ℃, 135 ℃, 150 ℃ 에서 GZO 막을 제막하였다. 이면 전극층을 형성한 후, 질소 분위기에서 온도 : 160 ℃, 처리 시간 : 2 시간의 어닐 처리를 실시하였다.
제조한 탠덤형 태양 전지 셀의 단락 전류 및 변환 효율을 측정하였다. 도 10 에 단락 전류의 평균치 및 표준편차를 나타낸다. 도 10 에 있어서, 가로축은 제 2 투명 전극층 제막시의 기판 온도, 세로축은 기판 온도 150 ℃ 에서의 단락 전류를 기준으로 한 경우의 단락 전류의 상대치이다. 도 11 에 변환 효율의 평균치 및 표준편차를 나타낸다. 도 11 에 있어서, 가로축은 제 2 투명 전극층 제막시의 기판 온도, 세로축은 기판 온도 150 ℃ 에서의 변환 효율을 기준으로 한 경우의 변환 효율의 상대치이다. 또, 단락 전류 및 변환 효율의 값은, 가로세로 5 ㎝ 의 기판면내의 셀이 15 점, 기판 장수가 합계 5 장에서 측정한 평균치로, 레이저 에칭 가공 미스에 의한 불량 셀을 제외한 값이다.
도 10 에 나타내는 바와 같이, 기판 온도 90 ℃ 이하에서 제 2 투명 전극층을 제막한 태양 전지 셀은, 종래 조건인 기판 온도 135 ℃ 및 150 ℃ 에서 제 2 투명 전극층을 제막한 태양 전지 셀과 비교하여 단락 전류가 증대되었다. 단락 전류의 증대에 대응하여, 도 11 에 나타내는 바와 같이, 기판 온도 90 ℃ 이하에서 제 2 투명 전극층을 제막한 태양 전지 셀에서는 변환 효율도 향상되었다. 또, 기판 온도 90 ℃ 이하에서 제 2 투명 전극층을 제막한 태양 전지 셀에 있어서는, 단락 전류와 함께 개방 전압 및 곡선 인자도 향상되었기 때문에, 도 11 에 나타내는 변환 효율은, 단락 전류 증가분만이 기여한 경우보다 큰 값이 되었다.
도 10 및 도 11 에는 태양 전지 셀에서의 결과를 나타내었지만, 예를 들어 기판의 크기가 가로세로 1.4 m × 1.1 m 인 대면적 태양 전지 모듈에서도, 동일하게 단락 전류 증대에 의한 모듈 출력의 향상 (종래비로, 발전 출력이 약 3 ％ 향상) 을 확인할 수 있었다.
도 12 는, 유리 기판 상에 GZO 막과 은 박막을 순서대로 형성한 시료 (GZO 제막시의 기판 온도 : 25 ℃, 60 ℃, 90 ℃, 135 ℃, 150 ℃) 의 유리 기판측에서부터 광 입사시켰을 때의 분광 반사 스펙트럼이다. 유리 기판은, 코닝사 #1737 유리 (판두께 1.1 mmt) 이다. 도 12 에 있어서, 가로축은 파장, 세로축은 반사율이다. 탠덤형 태양 전지의 제 2 전지층의 흡수 파장 대역은 파장 600 ㎚ 에서 1000 ㎚ 의 범위이다. 기판 온도 135 ℃ 및 150 ℃ 에서 GZO 막을 제막한 경우에는, 제 2 전지층의 흡수 파장 대역에서의 반사율이 낮고, 특히 파장 900 ㎚ 이하에서 반사율이 대폭 저하되었다. 기판 온도 90 ℃ 에서 GZO 막을 제막하면, 단파장측에서의 반사율이 개선되었다. 기판 온도 25 ℃ 및 60 ℃ 에서 GZO 막을 제막한 경우에는, 제 2 전지층의 흡수 파장 대역 전체에서 높은 반사율이 얻어졌다.
탠덤형 태양 전지 셀에 있어서, 표 2 에 나타낸 바와 같이, 제 2 투명 전극층의 이면 전극층측 표면의 형상은 제막시의 기판 온도에 의존하여, 90 ℃ 이하의 온도 (표 2 에서는 60 ℃) 에서 제막하면 평활에 가까운 미세 요철 형상이 되는 것으로 생각되었다. 또한, 도 12 의 반사 스펙트럼으로부터, 저온에서 제막함으로써 제 2 전지층의 흡수 파장 대역 전체에서 높은 반사율이 얻어졌다. 따라서, 제 2 투명 전극층을 90 ℃ 이하에서 제막한 탠덤형 태양 전지는, 이면 전극층의 기판측 표면의 미세 요철 형상에서 기인하는 표면 플라즈몬 흡수가 억제되고, 단락 전류의 감소 및 변환 효율의 감소가 억제되는 것으로 예측할 수 있었다. 이 예측은, 도 10 및 도 11 의 결과와 일치하였다.
또, 상기 실시형태 및 실시예에서는, 비정질 실리콘 싱글형 태양 전지 및 탠덤형 태양 전지를 예로 들어 설명하였지만, 본 발명은 이들에 한정되지 않는다. 본 발명은, 예를 들어, 결정질 실리콘 싱글형 태양 전지, 결정질 SiGe 싱글형 태양 전지, 비정질 실리콘, 결정질 실리콘, 결정질 SiGe 등의 발전층을 광 입사면보다 밴드 갭이 넓어지도록 순차 적층시킨 트리플형 태양 전지 등에도 적용할 수 있다.

Claims (8)

  1. 기판 상에, 그 기판측에서부터 순서대로, 제 1 투명 전극층과, 발전층과, 제 2 투명 전극층과, 이면 전극층을 구비하는 광전 변환 장치로서,
    상기 이면 전극층이 은 박막을 구비하고,
    상기 제 2 투명 전극층의 상기 이면 전극층측의 표면이 미세한 요철 형상을 갖고,
    상기 제 2 투명 전극층의 막두께가 60 ㎚ 이상 100 ㎚ 이하이고,
    상기 제 2 투명 전극층의 상기 이면 전극층측의 표면의 투영 면적에 대한 표면적 증가율이 29 ％ 이상 32 ％ 이하인 것을 특징으로 하는 광전 변환 장치.
  2. 기판 상에, 그 기판측에서부터 순서대로, 제 1 투명 전극층과, 발전층과, 제 2 투명 전극층과, 이면 전극층을 구비하는 광전 변환 장치로서,
    상기 이면 전극층이 은 박막을 구비하고,
    상기 제 2 투명 전극층의 상기 이면 전극층측의 표면이 미세한 요철 형상을 갖고,
    상기 제 2 투명 전극층의 막두께가 60 ㎚ 이상 100 ㎚ 이하이고,
    상기 제 2 투명 전극층이 침상 결정을 갖고,
    상기 제 2 투명 전극층의 면내 방향의 상기 침상 결정의 길이에 대한 상기 제 2 투명 전극층의 막두께 방향의 상기 침상 결정의 길이의 비가 3.1 이상인 것을 특징으로 하는 광전 변환 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 발전층이 2 이상의 전지층을 구비하고,
    하나의 전지층과 그 하나의 전지층에 가장 가까운 다른 전지층 사이에 형성된 중간 컨택트층을 적어도 1 개 갖는 것을 특징으로 하는 광전 변환 장치.
  4. 기판 상에, 그 기판측에서부터 순서대로, 제 1 투명 전극층을 형성하는 공정과, 발전층을 형성하는 공정과, 제 2 투명 전극층을 형성하는 공정과, 이면 전극층을 형성하는 공정을 포함하는 광전 변환 장치의 제조 방법으로서,
    상기 이면 전극층이 은 박막을 구비하고,
    막두께가 60 ㎚ 이상 100 ㎚ 이하가 되는 상기 제 2 투명 전극층을, 60 ℃ 의 기판 온도에서 형성하는 것을 특징으로 하는 광전 변환 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 제 2 투명 전극층의 상기 이면 전극층측의 표면의 투영 면적에 대한 표면적 증가율이 29 ％ 이상 32 ％ 이하가 되도록 상기 제 2 투명 전극층을 형성하는 것을 특징으로 하는 광전 변환 장치의 제조 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 제 2 투명 전극층이 침상 결정을 갖고, 상기 제 2 투명 전극층의 면내 방향의 상기 침상 결정의 길이에 대한 상기 제 2 투명 전극층의 막두께 방향의 상기 침상 결정의 길이의 비가 3.1 이상인 것을 특징으로 하는 광전 변환 장치의 제조 방법.
  7. 삭제
  8. 삭제
KR1020107002607A 2008-03-28 2009-01-09 광전 변환 장치 및 그 제조 방법 KR100981900B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-088595 2008-03-28
JP2008088595A JP4418500B2 (ja) 2008-03-28 2008-03-28 光電変換装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20100021673A KR20100021673A (ko) 2010-02-25
KR100981900B1 true KR100981900B1 (ko) 2010-09-13

Family

ID=41113339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107002607A KR100981900B1 (ko) 2008-03-28 2009-01-09 광전 변환 장치 및 그 제조 방법

Country Status (8)

Country Link
US (1) US20100269897A1 (ko)
EP (1) EP2190029A4 (ko)
JP (1) JP4418500B2 (ko)
KR (1) KR100981900B1 (ko)
CN (1) CN101779295A (ko)
AU (1) AU2009230536A1 (ko)
TW (1) TWI462310B (ko)
WO (1) WO2009119129A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450799B1 (ko) * 2013-03-04 2014-10-15 엘에스엠트론 주식회사 박막형 태양전지 및 그 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011050179A2 (en) * 2009-10-23 2011-04-28 The Board Of Trustees Of The Leland Stanford Junior University Optoelectronic semiconductor device and method of fabrication
US8895844B2 (en) * 2009-10-23 2014-11-25 The Board Of Trustees Of The Leland Stanford Junior University Solar cell comprising a plasmonic back reflector and method therefor
KR101084985B1 (ko) * 2010-03-15 2011-11-21 한국철강 주식회사 플렉서블 기판을 포함하는 광기전력 장치 및 이의 제조 방법
US8999857B2 (en) 2010-04-02 2015-04-07 The Board Of Trustees Of The Leland Stanford Junior University Method for forming a nano-textured substrate
KR101108988B1 (ko) * 2010-04-16 2012-02-06 금호전기주식회사 표면 결정성 요철 구조의 전면 투명전극을 갖는 ｃｉｇｓ태양전지 모듈 및 그 제조방법
KR101194243B1 (ko) * 2010-04-20 2012-10-29 한국철강 주식회사 탠덤형 광기전력 장치 및 이의 제조 방법
JP2012064723A (ja) * 2010-09-15 2012-03-29 Mitsubishi Heavy Ind Ltd 光電変換装置の製造方法
KR20120085571A (ko) * 2011-01-24 2012-08-01 엘지이노텍 주식회사 태양 전지
CN103022161A (zh) * 2011-09-22 2013-04-03 吉富新能源科技(上海)有限公司 制作高导电高光反射低光损失之岛状成长结构背电极
TWI443846B (zh) * 2011-11-01 2014-07-01 Ind Tech Res Inst 透明導電層結構
CN104780479A (zh) * 2014-01-11 2015-07-15 富泰华精密电子（郑州）有限公司 具有通音孔的电子装置及电子装置通音孔的加工方法
CN109817731B (zh) * 2019-02-02 2021-10-12 京东方科技集团股份有限公司 一种光电二极管及其制作方法、电子设备
EP4224537A1 (en) * 2022-02-02 2023-08-09 Airbus Defence and Space GmbH A dual junction solar cell with light management features for space use, a photovoltaic assembly for space use including a dual junction solar cell, a satellite including the photovoltaic assembly and a method for manufacturing a dual junction solar cell for space use

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338623A (ja) * 1993-05-28 1994-12-06 Asahi Glass Co Ltd 薄膜太陽電池
JP2003188401A (ja) * 2001-10-09 2003-07-04 Mitsubishi Heavy Ind Ltd タンデム型シリコン系薄膜光電変換装置
JP2003298088A (ja) * 2002-04-02 2003-10-17 Kanegafuchi Chem Ind Co Ltd シリコン系薄膜光電変換装置
JP2005244073A (ja) * 2004-02-27 2005-09-08 National Institute Of Advanced Industrial & Technology 太陽電池及び太陽電池の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH670507A5 (ko) 1986-05-23 1989-06-15 Mettler Instrumente Ag
JPH03295110A (ja) * 1990-04-12 1991-12-26 Matsushita Electric Ind Co Ltd 透明性導電フィラーならびに該フィラーを用いた透明性導電樹脂膜
JP2974485B2 (ja) * 1992-02-05 1999-11-10 キヤノン株式会社 光起電力素子の製造法
FR2711276B1 (fr) * 1993-10-11 1995-12-01 Neuchatel Universite Cellule photovoltaïque et procédé de fabrication d'une telle cellule.
JP3029178B2 (ja) * 1994-04-27 2000-04-04 キヤノン株式会社 薄膜半導体太陽電池の製造方法
JP3792281B2 (ja) * 1995-01-09 2006-07-05 株式会社半導体エネルギー研究所 太陽電池
US6072117A (en) * 1996-02-27 2000-06-06 Canon Kabushiki Kaisha Photovoltaic device provided with an opaque substrate having a specific irregular surface structure
JP2984595B2 (ja) * 1996-03-01 1999-11-29 キヤノン株式会社 光起電力素子
JP3368176B2 (ja) * 1997-07-11 2003-01-20 キヤノン株式会社 酸化亜鉛薄膜の製造方法、それを用いた光起電力素子及び半導体素子基板の製造方法
US6951689B1 (en) * 1998-01-21 2005-10-04 Canon Kabushiki Kaisha Substrate with transparent conductive layer, and photovoltaic element
EP1100130B3 (en) * 1998-06-01 2008-10-29 Kaneka Corporation Silicon-base thin-film photoelectric device
JP2000252497A (ja) * 1999-02-26 2000-09-14 Kanegafuchi Chem Ind Co Ltd 薄膜光電変換装置の製造方法
JP2001085722A (ja) * 1999-09-17 2001-03-30 Mitsubishi Heavy Ind Ltd 透明電極膜の製造方法及び太陽電池
JP2003086025A (ja) * 2001-09-07 2003-03-20 Sanyo Electric Co Ltd 透明導電膜成膜基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338623A (ja) * 1993-05-28 1994-12-06 Asahi Glass Co Ltd 薄膜太陽電池
JP2003188401A (ja) * 2001-10-09 2003-07-04 Mitsubishi Heavy Ind Ltd タンデム型シリコン系薄膜光電変換装置
JP2003298088A (ja) * 2002-04-02 2003-10-17 Kanegafuchi Chem Ind Co Ltd シリコン系薄膜光電変換装置
JP2005244073A (ja) * 2004-02-27 2005-09-08 National Institute Of Advanced Industrial & Technology 太陽電池及び太陽電池の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450799B1 (ko) * 2013-03-04 2014-10-15 엘에스엠트론 주식회사 박막형 태양전지 및 그 제조방법

Also Published As

Publication number Publication date
JP4418500B2 (ja) 2010-02-17
TW200945603A (en) 2009-11-01
JP2009246030A (ja) 2009-10-22
EP2190029A1 (en) 2010-05-26
CN101779295A (zh) 2010-07-14
KR20100021673A (ko) 2010-02-25
TWI462310B (zh) 2014-11-21
WO2009119129A1 (ja) 2009-10-01
US20100269897A1 (en) 2010-10-28
EP2190029A4 (en) 2011-10-12
AU2009230536A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
KR100981900B1 (ko) 광전 변환 장치 및 그 제조 방법
KR101024288B1 (ko) 실리콘계 박막 태양전지
KR101247916B1 (ko) 텐덤 반도체 층 스택을 구비한 광전지 모듈 및 광전지 모듈의 제작 방법
JP5180590B2 (ja) 積層型光電変換装置
WO2011002086A1 (ja) 結晶シリコン系太陽電池およびその製造方法
KR20110031500A (ko) 광전 변환 장치
KR20100028113A (ko) 광전 변환 장치
KR20100028112A (ko) 광전 변환 장치
EP2485264A1 (en) Photoelectric conversion device
JP2005135986A (ja) 積層型光電変換装置
WO2012036074A1 (ja) 光電変換装置の製造方法
JP4875566B2 (ja) 光電変換装置の製造方法
JP4951699B2 (ja) 太陽電池モジュール及びその製造方法
WO2011004631A1 (ja) 光電変換装置の製造方法
JP2010251424A (ja) 光電変換装置
JP2011040796A (ja) 光電変換装置及びその製造方法
JP2009231616A (ja) 光電変換装置及びその製造方法
JP2012044226A (ja) 太陽電池モジュール

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee