KR20110031500A - 광전 변환 장치 - Google Patents

광전 변환 장치 Download PDF

Info

Publication number
KR20110031500A
KR20110031500A KR1020117003678A KR20117003678A KR20110031500A KR 20110031500 A KR20110031500 A KR 20110031500A KR 1020117003678 A KR1020117003678 A KR 1020117003678A KR 20117003678 A KR20117003678 A KR 20117003678A KR 20110031500 A KR20110031500 A KR 20110031500A
Authority
KR
South Korea
Prior art keywords
layer
less
photoelectric conversion
cell
micrometer
Prior art date
Application number
KR1020117003678A
Other languages
English (en)
Inventor
야스유키 고바야시
사토시 사카이
사네유키 고야
Original Assignee
미츠비시 쥬고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠비시 쥬고교 가부시키가이샤 filed Critical 미츠비시 쥬고교 가부시키가이샤
Publication of KR20110031500A publication Critical patent/KR20110031500A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022483—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of zinc oxide [ZnO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

기판측의 투명 전극층, 중간층, 및 이면측의 전극층의 구조가 최적화됨으로써, 취출 전류가 증대된 광전 변환 장치를 제공한다. 기판 (1) 상에, 적어도, 투명 전극층 (2) 과, 광전 변환층 (3) 과, 이면 전극층 (4) 을 구비하고, 상기 투명 전극층 (2) 의 상기 광전 변환층 (3) 이 형성되어 있는 측의 표면이, 산부 (2a) 와, 그 산부 (2a) 의 표면에 형성된 미소 요철부 (2b) 를 구비하고, 요철 구조의 피치가 1.2 ㎛ 이상 1.6 ㎛ 이하가 되고, 상기 산부 (2a) 의 높이가 0.2 ㎛ 이상 0.8 ㎛ 이하가 되고, 상기 미소 요철부 (2b) 에 있어서의 볼록부의 피치가 0.05 ㎛ 이상 0.14 ㎛ 이하가 되고, 상기 볼록부의 높이가 0.02 ㎛ 이상 0.1 ㎛ 이하가 되는 것을 특징으로 하는 광전 변환 장치 (100).

Description

광전 변환 장치{PHOTOELECTRIC CONVERSION DEVICE}
본 발명은, 광전 변환 장치에 관한 것으로, 특히 발전층을 제막에 의해 형성하는 박막계 태양 전지에 관한 것이다.
태양광의 에너지를 전기 에너지로 변환하는 태양 전지에 사용되는 광전 변환 장치로는, p 형 실리콘계 반도체 (p 층), i 형 실리콘계 반도체 (i 층) 및 n 형 실리콘계 반도체 (n 층) 의 박막을 플라즈마 CVD 법 등으로 제막하여 형성한 광전 변환층을 구비한 박막 실리콘계 광전 변환 장치가 알려져 있다.
박막 실리콘계 태양 전지의 변환 효율을 향상시키는 수법으로는, 태양광 입사측의 투명 전극층, 또는, 이면측의 금속층 표면에 텍스처 구조 (요철 표면) 를 형성함으로써, 박막 실리콘계 태양 전지의 광전 변환층의 광전 변환 효율을 향상시키는 수법을 들 수 있다. 투명 전극층 또는 금속층에 텍스처 구조가 있으면, 입사광이 산란되어 광로 길이가 길어지고, 광전 변환층에 흡수되는 광의 광량이 증가되기 때문에, 광전 변환 효율이 향상된다.
특허문헌 1 에는, 유리 기판 상에, 불연속인 복수의 산부에 의한 매크로한 텍스처와, 이 산부 사이를 매립하는 복수의 평탄부를 갖고, 산부 및 평탄부의 그 표면은, 미크로한 다수의 텍스처를 갖는 구조의 투명 도전성 산화물막이 부착된 기체를 개시하고 있다. 특히, 산부 사이의 피치가 0.7∼1.2 ㎛, 산부의 높이가 0.2∼2.0 ㎛ 인 것이 바람직한 것으로 기재되어 있다.
또, 박막 실리콘 재료 (비정질 실리콘, 비정질 실리콘 게르마늄, 미결정 실리콘 등) 의 막의 품질을 향상시키는 것 외에, 밴드 갭이 상이한 광전 변환층을 복수 적층한 다접합형 광전 변환 장치, 특히 광전 변환층을 3 층 적층한 트리플형 광전 변환 장치를 채용하는 것이 알려져 있다. 밴드 갭이 상이한 광전 변환층을 조합함으로써, 파장 범위가 넓은 태양광 에너지의 유효 이용을 도모함과 함께, 각 변환 소자에 있어서의 포톤 에너지의 변환 효율의 향상이 가능한 것이 주된 이유이다.
특허문헌 2 에는, 광 입사측으로부터 순서대로 제 1 층으로서 아모르퍼스 실리콘층, 제 2 층으로서 미결정 실리콘층, 및 제 3 층으로서 미결정 실리콘 게르마늄층이 적층된 광전 변환층을 갖는 광전 변환 장치가 개시되어 있다. 결정질 실리콘 게르마늄 i 층의 게르마늄 함유율이 40 at% 이상일 때, 미결정 실리콘 게르마늄 i 층이 장파장의 광을 흡수하는 데에 적당한 밴드 갭 길이가 되어, 제 3 층에서 충분한 전류를 얻을 수 있기 때문에, 전체적으로 효율의 개선을 볼 수 있는 것으로 기재되어 있다.
일본 공개특허공보 2005-347490호 (청구항 2, 청구항 5, [0044], [0045]) 일본 특허 제3684041호 (청구항 11, 청구항 16, [0198]∼[0199], 표 1, 표 2)
특허문헌 1 에는, 상기 서술한 표면 텍스처 구조를 갖는 투명 도전성 산화물막이 부착된 기체를 싱글형 태양 전지에 적용한 실시예가 개시되어 있다. 그러나, 다접합형 태양 전지에 적용한 경우나, 실리콘 게르마늄 i 층을 포함하는 광전 변환층을 형성한 경우의 전류에 대해서는 조금도 검토되어 있지 않다.
특허문헌 2 에 기재된 태양 전지는, 각 핀 (pin) 구조에서 발생시킨 전류를 정합시키면서, 취출 전류를 증가시키도록 최적화된 구조는 아니었다. 또, 실리콘 게르마늄 i 층의 게르마늄 농도는 40 at% 이상이 바람직한 것으로 되어 있지만, Si 와 비교하여 고가의 Ge 재료를 다량으로 사용함으로써, 원료 비용이 대폭 증대되는 것이 문제가 되고 있었다.
본 발명은, 기판측의 투명 전극층, 중간층, 및 이면측의 전극층 구조가 최적화됨으로써, 취출 전류가 증대된 광전 변환 장치, 및 광전 변환 장치의 취출 전류를 증대시키는 데에 바람직한 투명 전극층 구조를 구비하는 기판을 제공한다.
본 발명의 광전 변환 장치는, 기판 상에, 적어도, 투명 전극층과, 광전 변환층과, 이면 전극층을 구비하고, 상기 투명 전극층의 상기 광전 변환층이 형성되어 있는 측의 표면이, 산부 (山部) 와, 그 산부의 표면에 형성된 미소 요철부로 이루어지는 요철 구조를 구비하고, 상기 투명 전극층의 상기 요철 구조의 피치가 1.2 ㎛ 이상 1.6 ㎛ 이하가 되는 것을 특징으로 한다.
상기 발명에 있어서, 상기 산부의 높이가 0.2 ㎛ 이상 0.8 ㎛ 이하가 되는 것이 바람직하다. 상기 미소 요철부에 있어서의 볼록부의 피치가 0.05 ㎛ 이상 0.14 ㎛ 이하가 되는 것이 바람직하다. 상기 볼록부의 높이가 0.02 ㎛ 이상 0.1 ㎛ 이하가 되는 것이 바람직하다.
투명 전극층의 광전 변환층측의 표면이, 산부와 산부의 표면에 형성된 미소 요철부를 구비하는 요철 구조가 되고, 산부 및 미소 요철부의 형상이 상기 서술한 범위로 설정된 광전 변환 장치는, 광 산란에 의해 광로 길이가 증가되기 때문에, 취출 전류가 증가한다. 본 발명에 의하면, 전류를 정합시키면서, 광로 길이 증가 효과에 의해 광전 변환층의 막 두께를 얇게 해도 취출 전류의 증대를 도모할 수 있다. 또한 본 발명의 광전 변환 장치는, 광전 변환층의 막 두께를 얇게 할 수 있기 때문에, 제조시의 원료 비용을 저감할 수 있다.
상기 발명에 있어서, 상기 광전 변환층이, 적어도, 상기 기판에 가장 가까운 제 1 셀층과, 그 제 1 셀층 상에 형성된 제 2 셀층을 구비하고, 상기 제 1 셀층과 상기 제 2 셀층 사이에, 상기 제 2 셀층이 형성되어 있는 측의 표면이 정현 곡선으로 나타내는 요철 구조로 된 제 1 중간 컨택트층을 구비하고, 그 제 1 중간 컨택트층의 평균 막 두께가, 0.03 ㎛ 이상 0.09 ㎛ 이하가 되고, 상기 제 1 중간 컨택트층의 상기 요철 구조의 높이가, 0 ㎛ 이상 0.42 ㎛ 이하가 되는 것이 바람직하다.
또, 상기 광전 변환층이, 상기 제 2 셀층 상에 형성된 제 3 셀층을 추가로 구비하고, 상기 제 2 셀층과 상기 제 3 셀층 사이에 상기 제 3 셀층이 형성되어 있는 측의 표면이 정현 곡선으로 나타내는 요철 구조로 된 제 2 중간 컨택트층을 구비하고, 그 제 2 중간 컨택트층의 평균 막 두께가, 0.03 ㎛ 이상 0.09 ㎛ 이하가 되고, 상기 제 2 중간 컨택트층의 상기 요철 구조의 높이가, 0.22 ㎛ 이상 0.7 ㎛ 이하가 되는 것이 바람직하다.
이와 같이, 제 1 중간 컨택트층의 제 2 셀층측의 표면 형상이나, 제 2 중간 컨택트층의 제 3 셀층측의 표면 형상을 상기 서술한 범위로 설정함으로써, 각 셀층의 막 두께를 얇게 할 수 있음과 함께, 취출 전류를 더욱 증대시킬 수 있다.
상기 발명에 있어서, 상기 광전 변환층이 결정질 실리콘 게르마늄 i 층을 구비하고, 그 결정질 실리콘 게르마늄 i 층 중의 게르마늄 농도가, 10 원자% 이상 35 원자% 이하가 되는 것이 바람직하다.
결정질 실리콘 게르마늄 i 층을 구비하는 광전 변환 장치에서는, 상기 서술한 구조의 투명 전극층을 형성함으로써 광로 길이가 증대되기 때문에, 결정질 실리콘 게르마늄 i 층 중의 게르마늄 농도를 10 원자% 로부터 35 원자% 로 종래보다 낮게 한 경우에도, 충분한 취출 전류를 확보하는 것으로 판명되었다. 또, 전류를 정합시키면서 광전 변환층의 막 두께를 적정화시킨 결과, 특히 결정질 실리콘 게르마늄 i 층을 종래의 막 두께보다 얇게 할 수 있는 것을 알 수 있었다. 이 때문에, 원료 비용을 대폭 삭감할 수 있기 때문에 유리하다.
또, 본 발명의 광전 변환 장치는, 기판 상에, 적어도, 투명 전극층과, 광전 변환층과, 이면 전극층을 구비하고, 상기 투명 전극층의 상기 광전 변환층이 형성되어 있는 측의 표면이 V 자형의 요철 구조를 갖고, 상기 투명 전극층의 상기 요철 구조의 피치가 0.3 ㎛ 이상 5 ㎛ 이하가 되고, 기판에 평행한 면에 대한 상기 투명 전극층의 상기 요철 구조의 볼록부의 경사가 15°이상 60°이하가 되고, 상기 광전 변환층이 결정질 실리콘 게르마늄 i 층을 구비하고, 그 결정질 실리콘 게르마늄 i 층 중의 게르마늄 농도가, 10 원자% 이상 35 원자% 이하가 되는 것을 특징으로 한다.
투명 전극층의 광전 변환층측의 표면이 상기 서술한 형상으로 설정된 광전 변환 장치는, 광 산란에 의해 광로 길이가 증대되기 때문에, 결정질 실리콘 게르마늄 i 층 중의 게르마늄 농도를 10 원자% 로부터 35 원자% 로 종래보다 낮게 한 경우에도, 충분한 취출 전류를 확보할 수 있다. 전류를 정합시키면서 광전 변환층의 막 두께를 적정화시킨 결과, 종래의 막 두께보다 광전 변환층의 막 두께, 특히 결정질 실리콘 게르마늄 i 층의 막 두께를 얇게 할 수 있는 것으로 판명되었다. 이 때문에, 원료 비용을 대폭 삭감함과 함께, 높은 출력을 나타내는 광전 변환 장치로 할 수 있다.
또, 본 발명은, 기판 상에 투명 산화물을 포함하는 투명 전극층이 형성되고, 그 투명 전극층의 상기 기판과 반대측의 표면이, 산부와, 그 산부의 표면에 형성된 미소 요철부로 이루어지는 요철 구조를 구비하고, 상기 투명 전극층의 상기 요철 구조의 피치가 1.2 ㎛ 이상 1.6 ㎛ 이하가 되고, 상기 산부의 높이가 0.2 ㎛ 이상 0.8 ㎛ 이하가 되고, 상기 미소 요철부에 있어서의 볼록부의 피치가 0.05 ㎛ 이상 0.14 ㎛ 이하가 되고, 상기 볼록부의 높이가 0.02 ㎛ 이상 0.1 ㎛ 이하가 되는 것을 특징으로 하는 광전 변환 장치용 기판을 제공한다.
투명 전극층의 기판과 반대측의 표면이 상기 서술한 형상으로 설정된 기판을 이용하면, 광전 변환층의 막 두께가 얇아도 취출 전류가 큰 광전 변환 장치를 제조할 수 있다. 특히, 광전 변환층에 결정질 실리콘 게르마늄 i 층을 포함하는 광전 변환 장치로 한 경우에, 막 두께를 얇게 할 수 있음과 함께, 게르마늄 농도를 종래보다 낮게 할 수 있다.
상기 표면 구조를 갖는 투명 전극층을 형성함으로써, 광전 변환층의 막 두께를 얇게 하면서 취출 전류의 증대를 도모할 수 있다. 특히, 광전 변환층에 결정질 실리콘 게르마늄 i 층을 포함하는 광전 변환 장치에서는, 결정질 실리콘 게르마늄 i 층의 막 두께를 얇게 할 수 있음과 함께, i 층 중의 게르마늄 농도를 종래보다 낮게 할 수 있기 때문에, 원료 비용의 대폭적인 삭감을 실현할 수 있다.
도 1 은, 제 1 실시형태에 관련된 광전 변환 장치의 구성을 나타내는 개략도이다.
도 2 는, 제 1 실시형태에 관련된 광전 변환 장치의 제조 방법을 사용하여 태양 전지 패널을 제조하는 일 실시형태를 설명하는 개략도이다.
도 3 은, 제 1 실시형태에 관련된 광전 변환 장치의 제조 방법을 사용하여 태양 전지 패널을 제조하는 일 실시형태를 설명하는 개략도이다.
도 4 는, 제 1 실시형태에 관련된 광전 변환 장치의 제조 방법을 사용하여 태양 전지 패널을 제조하는 일 실시형태를 설명하는 개략도이다.
도 5 는, 제 1 실시형태에 관련된 광전 변환 장치의 제조 방법을 사용하여 태양 전지 패널을 제조하는 일 실시형태를 설명하는 개략도이다.
도 6 은, 투명 전극층의 요철 구조의 피치와, 제 1 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 7 은, 투명 전극층의 산부의 높이와, 제 1 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 8 은, 투명 전극층의 미소 요철부의 피치와, 제 1 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 9 는, 투명 전극층의 미소 요철부의 높이와, 제 1 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 10 은, 기판측 반사 억제층의 제 1 셀층측 표면에 있어서의 요철 형상의 피치와, 제 1 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 11 은, 기판측 반사 억제층의 제 1 셀층측 표면에 있어서의 요철 형상의 높이와, 제 1 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 12 는, 제 1 셀층의 제 1 중간 컨택트층측 표면에 있어서의 요철 형상의 피치와, 제 1 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 13 은, 제 1 셀층의 제 1 중간 컨택트층측 표면에 있어서의 요철 형상의 높이와, 제 1 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 14 는, 제 1 중간 컨택트층의 제 2 셀층측 표면에 있어서의 요철 형상의 피치와, 제 1 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 15 는, 제 1 중간 컨택트층의 제 2 셀층측 표면에 있어서의 요철 형상의 높이와, 제 1 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 16 은, 제 1 중간 컨택트층의 평균 막 두께와, 제 1 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 17 은, 제 1 중간 컨택트층의 요철 구조의 최대 높이와, 제 1 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 18 은, 제 2 중간 컨택트층의 평균 막 두께와 ,제 1 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 19 는, 제 2 중간 컨택트층의 요철 구조의 높이와, 제 1 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 20 은, 이면측 투명층의 평균 막 두께와, 제 1 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 21 은, 제 2 실시형태에 관련된 광전 변환 장치의 구성을 나타내는 개략도이다.
도 22 는, 제 1 중간 컨택트층의 평균 막 두께와, 제 2 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 23 은, 제 1 중간 컨택트층의 요철 구조의 높이와, 제 2 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 24 는, 제 2 중간 컨택트층의 평균 막 두께와, 제 2 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 25 는, 제 2 중간 컨택트층의 요철 구조의 높이와, 제 2 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 26 은, 이면측 투명층의 평균 막 두께와, 제 2 실시형태에 관련된 트리플형 태양 전지 셀의 단락 전류의 관계를 나타내는 그래프이다.
도 27 은, 실시예 1 및 비교예의 트리플형 태양 전지 셀에 대해, 결정질 실리콘 게르마늄 i 층 중의 Ge 농도와, 단락 전류 11 mA/㎠ 를 실현할 수 있는 각 셀층의 i 층 막 두께의 관계를 나타내는 그래프이다.
도 28 은, 실시예 2 및 비교예의 트리플형 태양 전지 셀에 대해, 결정질 실리콘 게르마늄 i 층 중의 Ge 농도와, 단락 전류 11 mA/㎠ 를 실현할 수 있는 각 셀층의 i 층의 막 두께의 관계를 나타내는 그래프이다.
<제 1 실시형태>
제 1 실시형태에 관련된 광전 변환 장치를, 트리플형 태양 전지를 예로 들어 설명한다.
도 1 은, 제 1 실시형태에 관련된 트리플형 태양 전지의 구성을 나타내는 개략도이다. 광전 변환 장치 (100) 는, 기판 (1), 투명 전극층 (2), 광전 변환층 (3) 으로서의 제 1 셀층 (91) (비정질 실리콘계), 제 2 셀층 (92) (결정질 실리콘계), 및 제 3 셀층 (93) (결정질 실리콘 게르마늄계), 및 이면 전극층 (4) 을 구비한다. 투명 전극층 (2) 과 제 1 셀층 (91) 사이에 기판측 반사 억제층 (7) 이 형성된다. 제 1 셀층 (91) 과 제 2 셀층 (92) 사이에 제 1 중간 컨택트층 (5a) 이 형성된다. 제 2 셀층 (92) 과 제 3 셀층 (93) 사이에 제 2 중간 컨택트층 (5b) 이 형성된다. 제 3 셀층 (93) 과 이면 전극층 (4) 사이에 이면측 투명층 (8) 이 형성된다.
또한, 결정질 실리콘계란, 비정질 실리콘계 이외의 실리콘계를 의미하는 것이고, 미결정 실리콘이나 다결정 실리콘도 포함된다.
제 1 실시형태에 관련된 광전 변환 장치의 제조 방법을, 태양 전지 패널을 제조하는 공정을 예로 들어 설명한다. 도 2 내지 도 5 는, 본 실시형태의 태양 전지 패널의 제조 방법을 나타내는 개략도이다.
(1) 도 2(a)
기판 (1) 으로서 소다 플로트 유리 기판 (예를 들어 1.4 m × 1.1 m × 판 두께 : 3.5 ㎜∼4.5 ㎜) 을 사용한다. 기판 단면은 열 응력이나 충격 등에 의한 파손 방지에 코너 모따기나 R 모따기 가공되어 있는 것이 바람직하다.
(2) 도 2(b)
투명 전극층 (2) 은, 불소가 도프된 산화주석 (SnO2) 등, 산화 주석을 주성분으로 하고, 막 두께 약 400 ㎚ 이상 800 ㎚ 이하의 투명 도전막이 된다. 투명 전극층 (2) 은, 광전 변환층 (3) 측의 표면에, 산부 (2a) 와, 산부 (2a) 의 표면에 형성된 미소 요철부 (2b) 로 이루어지는 요철 구조를 갖는다.
요철 구조의 피치는, 도 1 에 나타내는 구조의 가로 폭으로 나타내고, 투명 전극층 표면의 반복 단위에 상당한다. 본 실시형태에 있어서, 요철 구조의 피치는, 1.2 ㎛ 이상 1.6 ㎛ 이하가 된다.
산부 (2a) 의 높이 (도 1 에 「h」로서 나타낸다) 는, 0.2 ㎛ 이상 0.8 ㎛ 이하가 된다.
미소 요철부 (2b) 의 피치는, 1 개 물결의 폭에 상당한다. 본 실시형태에서는, 0.05 ㎛ 이상 0.14 ㎛ 이하가 된다. 미소 요철부 (2b) 의 높이는, 0.02 ㎛ 이상 0.1 ㎛ 이하가 된다.
투명 전극층 (2) 은, 상압 CVD 법, 증착법, 스퍼터링법 등에 의해 형성할 수 있다. 상압 CVD 법을 사용하여 산화 주석막을 형성하는 경우, 사염화주석 분압, 수증기 분압, 제막 온도 등의 제막 조건에 의해, 투명 전극층의 표면 형상을 제어하는 것이 가능하다. 또, 스퍼터링법으로 산화 주석막을 형성하는 경우에는, 스퍼터 가스 압력, 제막 온도를 변화시킴으로써, 임의의 밀도로 결정립을 형성시킬 수 있다. 이 때문에, 스퍼터링법에 의해 산화 주석막을 형성해도, 제막 조건의 조정에 의해, 표면 형상을 제어할 수 있다.
상기 요철 구조를 갖는 투명 전극층의 형성에서는, 나노 임프린트법을 사용하여, 기판 상에 소정 형상의 산부를 갖는 패턴을 형성한 후, 스퍼터링법에 의해 패턴 표면에 산화 주석막을 제막해도 된다. 상기 서술한 바와 같이, 스퍼터링 조건을 적절히 설정함으로써, 산부에 소정 형상의 미소 요철부를 갖는 산화 주석막을 제막할 수 있다. 또는, 나노 임프린트법에 의해 패턴 형성된 레지스트막을 형성한 기판에, 스퍼터링법에 의해 산화 주석막을 제막한 후, 레지스트를 에칭함으로써, 레지스트 상에 붙은 산화 주석막을 제거한다. 이로써, 부분적으로 산화 주석막이 형성된 패턴 구조를 제조한다. 그 후, 추가로 산화 주석막을 스퍼터 제막함으로써, 소정 형상의 요철 구조를 갖는 산화 주석막으로 기판을 피복한다.
본 실시형태에서는, 투명 전극층 (2) 과 기판 (1) 사이에 알칼리 배리어막(도시되지 않음) 을 형성해도 된다. 알칼리 배리어막은, 산화 실리콘막 (SiO2) 을 50 ㎚∼150 ㎚, 열 CVD 장치로 약 500 ℃ 에서 제막 처리한다.
제 1 실시형태에서는, 투명 전극층 (2) 과 제 1 셀층 (91) 사이에 기판측 반사 억제층 (7) 을 형성한다. 기판측 반사 억제층 (7) 에 의해, 투명 전극층 (2) 과 제 1 셀층 (91) 사이의 광 반사가 억제되고, 제 1 셀층 (91) 에 대한 투과광이 증가한다. 기판측 반사 억제층 (7) 은, 예를 들어 TiO2 막 등, 제 1 셀층 (91) 에 가까운 굴절률을 갖는 재료로 구성되고, 막 두께 0.002 ㎛ 에서 0.06 ㎛ 가 된다. 기판측 반사 억제층 (7) 의 막 두께는 광학적으로는 두꺼운 것이 좋지만, 너무 두꺼우면 도전성이 열화된다. 기판측 반사 억제층 (7) 의 막 두께는, 태양 전지의 단락 전류, 개방 전압, 형상 인자, 및 특히 효율이 최대가 되는 조건으로 적절히 결정된다.
기판측 반사 억제층 (7) 의 광전 변환층측 표면의 형상은, 투명 전극층 (2) 과 거의 동형상의 산부와, 산부의 표면에 형성된 미소 요철부를 갖는다. 기판측 반사 억제층 (7) 표면의 미소 요철부의 피치는, 0.05 ㎛ 이상 0.14 ㎛ 이하가 된다. 또, 기판측 반사 억제층 (7) 표면의 미소 요철부의 높이는, 0.02 ㎛ 이상 0.1 ㎛ 이하가 된다.
(3) 도 2(c)
그 후, 기판 (1) 을 X-Y 테이블에 설치하고, YAG 레이저의 제 1 고조파 (1064 ㎚) 를, 도면의 화살표에 나타내는 바와 같이, 투명 전극막의 막면측으로부터 조사한다. 가공 속도에 적절해지도록 레이저 파워를 조정하고, 투명 전극막을 발전 셀의 직렬 접속 방향에 대해 수직인 방향으로, 기판 (1) 과 레이저 광을 상대 이동시켜, 홈 (10) 을 형성하도록 폭 약 6 ㎜ 내지 15 ㎜ 의 소정 폭의 직사각형상으로 레이저 에칭한다.
(4) 도 2(d)
제 1 셀층 (91) 으로서, 비정질 실리콘 박막으로 이루어지는 p 층, i 층 및 n 층을, 플라즈마 CVD 장치에 의해 제막한다. SiH4 가스 및 H2 가스를 주원료로 하고, 감압 분위기 : 30 Pa 이상 1000 Pa 이하, 기판 온도 : 약 200 ℃ 에서, 투명 전극층 (2) 상에 태양광이 입사되는 측으로부터 비정질 실리콘 p 층, 비정질 실리콘 i 층, 비정질 실리콘 n 층의 순서로 제막한다. 비정질 실리콘 p 층은 비정질의 B 도프 실리콘을 주로 하고, 막 두께 10 ㎚ 이상 30 ㎚ 이하이다. 비정질 실리콘 i 층은, 막 두께 150 ㎚ 이상 350 ㎚ 이하이다. 비정질 실리콘 n 층은, 비정질 실리콘에 미결정 실리콘을 함유하는 P 도프 실리콘을 주로 하고, 막 두께 30 ㎚ 이상 50 ㎚ 이하이다. 비정질 실리콘 p 층과 비정질 실리콘 i 층의 사이에는, 계면 특성의 향상을 위해서 버퍼층을 형성해도 된다.
상기와 같이 하여 형성된 제 1 셀층 (91) 의 제 1 중간 컨택트층 (5a) 측의 표면은, 투명 전극층의 산부보다 낮은 산부를 갖는 요철 구조의 표면에, 미소 요철부가 형성된 표면 형상이 된다. 제 1 셀층 (91) 의 미소 요철부의 형상은, 피치가 0.05 ㎛ 이상 0.18 ㎛ 이하, 높이가 0 ㎛ 이상 0.1 ㎛ 이하가 된다.
제 1 셀층 (91) 과 제 2 셀층 (92) 사이에, 접촉성을 개선함과 함께 전류 정합성을 취하기 위해서 반 (半) 반사막이 되는 제 1 중간 컨택트층 (5a) 을 형성한다. 제 1 중간 컨택트층 (5a) 은, 제 1 셀층 (91) 을 완전히 피복한다. 평균 막 두께는 0.03 ㎛ 이상 0.09 ㎛ 이하가 된다.
제 1 컨택트층 (5a) 의 제 2 셀층 (92) 측 표면은, 예를 들어 정현 곡선으로 나타내고, 투명 전극층의 산부보다 높은 산부를 갖는 요철 구조가 된다. 제 1 실시형태에서는, 제 1 중간 컨택트층 (5a) 의 제 2 셀층 (92) 측의 최대 높이를, 요철 구조에 있어서의 산-골짜기 사이의 거리, 즉, 정현 곡선의 물결의 중심으로부터의 최대 편차 (진폭) 의 2 배로부터, 하지인 투명 전극층의 산부의 높이를 뺀 차분으로 정의한다. 또한, 정현 곡선의 물결의 중심은, 바로 아래의 제 1 셀층 표면으로부터 제 1 컨택트층 (5a) 의 평균 막 두께만큼 높은 위치에 있다. 또, 정현 곡선이 제 1 셀층 표면보다 낮은 위치에 오는 경우에는, 그 부분에 있어서 제 1 셀층이 노출된다.
제 1 실시형태에 있어서의 제 1 중간 컨택트층 (5a) 의 최대 높이는, 0 ㎛ 이상 0.42 ㎛ 이하가 된다. 제 1 중간 컨택트층 (5a) 의 제 2 셀층 (92) 측 표면에는, 미소 요철부가 형성된다. 이 미소 요철부의 피치는, 0.05 ㎛ 이상 0.2 ㎛ 이하가 되고, 높이는 0 ㎛ 이상 0.08 ㎛ 이하가 된다.
제 1 중간 컨택트층 (5a) 으로서 GZO (Ga 도프 ZnO) 막이, 타겟 : Ga 도프 ZnO 소결체를 사용하여 스퍼터링 장치에 의해 제막된다. 제 1 컨택트층 (5a) 의 제 2 셀층측 표면 형상은, 스퍼터 가스 압력이나 제막 온도 등의 제막 조건을 설정 변경함으로써 제어 가능하다.
기판을 타겟과 평행한 위치로부터 기울여 제막하는 경사 스퍼터를 사용함으로써, 제 1 셀층 표면의 산부에만 제 1 중간 컨택트층으로서 GZO 막을 형성하는 것이 가능하다.
또, 나노 임프린트법에 의해, 제 1 셀층 상에 레지스트를 패턴화하여 도포하고 나서 GZO 막을 제막한 후, 레지스트만을 에칭한다. 이로써, 레지스트 상에 제막된 GZO 막만을 제거하여, 제 1 셀층의 산부에만 GZO 막이 제막된 패턴 구조를 제조한다. 그 후, 패턴 구조 상에 GZO 막을 전체면에 균일하게 제막한다. 이로써, 소정 형상의 제 1 중간 컨택트층을, 제 1 셀층 (91) 을 완전히 피복하여 형성할 수 있다.
제 1 중간 컨택트층 (5a) 상에, 플라즈마 CVD 장치에 의해, 감압 분위기 : 3000 Pa 이하, 기판 온도 : 약 200 ℃, 플라즈마 발생 주파수 : 40 MHz 이상 100 MHz 이하에서, 제 2 셀층 (92) 으로서의 결정질 실리콘 p 층, 결정질 실리콘 i 층, 및 결정질 실리콘 n 층을 순차 제막한다. 결정질 실리콘 p 층은 B 도프한 미결정 실리콘을 주로 하고, 막 두께 10 ㎚ 이상 50 ㎚ 이하이다. 결정질 실리콘 i 층은 미결정 실리콘을 주로 하고, 막 두께는 1.0 ㎛ 이상 3.0 ㎛ 이하이다. 결정질 실리콘 n 층은 P 도프한 미결정 실리콘을 주로 하고, 막 두께 20 ㎚ 이상 50 ㎚ 이하이다. 제 2 셀층 (92) 의 제 2 중간 컨택트층 (5b) 측 표면은, 제 1 중간 컨택트층 (5a) 의 표면 형상보다 완만한 경사의 요철 형상이 된다.
미결정 실리콘을 주로 하는 i 층막을 플라즈마 CVD 법으로 형성할 때에, 플라즈마 방전 전극과 기판 (1) 표면의 거리 d 는, 3 ㎜ 이상 10 ㎜ 이하로 하는 것이 바람직하다. 3 ㎜ 보다 작은 경우, 대형 기판에 대응하는 제막실 내의 각 구성 기기 정밀도로부터 거리 d 를 일정하게 유지하기 어려워짐과 함께, 너무 가까워 방전이 불안정해질 우려가 있다. 10 ㎜ 보다 큰 경우, 충분한 제막 속도 (1 ㎚/s 이상) 를 얻기 어려워짐과 함께, 플라즈마의 균일성이 저하되어 이온 충격에 의해 막질이 저하된다.
제 2 셀층 (92) 과 제 3 셀층 (93) 사이에, 제 2 중간 컨택트층 (5b) 으로서 GZO 막을 스퍼터링법에 의해 형성한다.
도 1 에 나타내는 바와 같이, 제 2 중간 컨택트층 (5b) 은, 제 2 셀층 (92) 을 부분적으로 피복한다. 제 2 중간 컨택트층 (5b) 의 제 3 셀층 (93) 측 표면은, 예를 들어 정현 곡선으로 나타내는 모자상 형상이 된다. 제 2 셀층 (92) 표면보다 제 2 중간 컨택트층 (5b) 의 정현 곡선이 상측에 존재할 때, 제 2 셀층은 제 2 중간 컨택트층에 의해 부분적으로 피복되고, 일부가 노출된다. 이 노출 부분의 기판면 내에서의 면적을 개구율로 규정하면, 개구율은 약 40 % 가 된다. 이와 같은 제 2 셀층을 부분적으로 피복하는 제 2 중간층은, 예를 들어 경사 스퍼터링법에 의해 형성할 수 있다.
제 2 중간 컨택트층 (5b) 의 제 3 셀층 (93) 측 표면의 요철 구조를 정현 함수로 나타냈을 때, 요철 구조의 높이 (산-골짜기 사이의 거리, 즉, 정현 곡선의 진폭의 2 배) 는, 0.22 ㎛ 이상 0.7 ㎛ 이하가 된다. 제 2 셀층까지 제막하면, 제 2 셀층의 표면에 투명 전극층의 표면 형상의 영향이 나오지 않기 때문에, 제 1 실시형태에서의 제 2 중간 컨택트층 (5b) 의 제 3 셀층 (93) 측의 요철 구조의 높이는, 제 2 중간 컨택트층의 최대 높이와 일치한다. 또, 개구부를 갖는 제 2 중간 컨택트층 (5b) 의 평균 막 두께는, 개구부에도 제 2 중간 컨택트층이 존재하는 것으로 가정하여 평균화한 막 두께가 된다. 본 실시형태에 있어서, 제 2 중간 컨택트층 (5b) 의 평균 막 두께는, 0.03 ㎛ 이상 0.09 ㎛ 이하가 된다.
또한, 정현 곡선의 물결의 중심은, 바로 아래의 제 2 셀층 표면으로부터 제 2 컨택트층 (5b) 의 평균 막 두께만큼 높은 위치에 있다. 또, 정현 곡선이 제 2 셀층 표면보다 낮은 위치에 오는 경우에는, 그 부분에 있어서 제 2 셀층이 노출된다.
제 2 중간 컨택트층 (5b) 상에, 제 3 전지층 (93) 으로서 결정질 실리콘 박막으로 이루어지는 p 층, 결정질 실리콘 게르마늄 박막으로 이루어지는 i 층, 및 결정질 실리콘 박막으로 이루어지는 n 층을, 플라즈마 CVD 장치에 의해 제막한다. SiH4 가스, GeH4 가스 및 H2 가스를 주원료로 하고, 감압 분위기 : 3000 Pa 이하, 기판 온도 : 약 200 ℃, 플라즈마 발생 주파수 : 40 MHz 이상 100 MHz 이하에서, p 층, i 층, n 층의 순서로 제막한다. 또한, p 층, n 층 제막시에는 GeH4 가스는 사용하지 않는다. 결정질 실리콘 게르마늄 i 층 중의 게르마늄 원자와 실리콘 원자의 합에 대한 게르마늄 원자의 비율 (이하, Ge 조성비로 칭한다) 은, 원료 가스의 유량비를 조정함으로써 제어한다. 본 실시형태에 있어서, Ge 조성비는, 10 원자% 이상 35 원자% 이하가 되는 것이 바람직하다. 결정질 실리콘 p 층은 보론 도프된 결정질 실리콘막이며, 막 두께 10 ㎚ 이상 50 ㎚ 이하이다. 결정질 실리콘 게르마늄 i 층의 막 두께는, 1.0 ㎛ 이상 4.0 ㎛ 이하이다. 결정질 실리콘 n 층은 인 도프된 결정질 실리콘막이며, 막 두께 10 ㎚ 이상 50 ㎚ 이하이다.
제 3 셀층 (93) 의 이면측 투명층 (8) 측 표면은, 제 2 중간 컨택트층 표면보다 경사가 완만해진다.
(5) 도 2(e)
기판 (1) 을 X-Y 테이블에 설치하고, 레이저 다이오드 여기 YAG 레이저의 제 2 고조파 (532 ㎚) 를 도면의 화살표에 나타내는 바와 같이, 광전 변환층 (3) 의 막면측으로부터 조사한다. 펄스 발진 : 10 kHz 내지 20 kHz 로서, 가공 속도에 적절해지도록 레이저 파워를 조정하고, 투명 전극층 (2) 의 레이저 에칭 라인의 약 100 ㎛ 에서 150 ㎛ 의 가로측을, 홈 (11) 을 형성하도록 레이저 에칭한다. 또 이 레이저는 기판 (1) 측으로부터 조사해도 되고, 이 경우에는 광전 변환층 (3) 의 비정질 실리콘계의 제 1 셀층에서 흡수된 에너지로 발생하는 높은 증기압을 이용하여 광전 변환층 (3) 을 에칭할 수 있으므로, 더욱 안정적인 레이저 에칭 가공을 실시하는 것이 가능해진다. 레이저 에칭 라인의 위치는 전공정에서의 에칭 라인과 교차하지 않게 위치 결정 공차를 고려하여 선정한다.
제 3 셀층 (93) 상에, 접촉 저항 저감과 광 반사 향상을 목적으로, 이면측 투명층 (8) 으로서 GZO 막을 스퍼터링법에 의해 형성한다. 이면측 투명층 (8) 의 평균 막 두께는, 0.23 ㎛ 이상 0.36 ㎛ 이하가 된다. 이면측 투명층 (8) 의 이면 전극층 (4) 측 표면은 평탄해진다. 이것은, 이면측 투명층을 두껍게 형성함으로써 하지층의 요철 형상의 영향이 작아지기 때문이다. 또, 화학 기계 연마 (CMP) 법에 의해, 이면측 투명층 표면을 에칭함으로써, 표면을 평탄화하는 것도 가능하다.
또, 이면측 투명층 (8) 으로서, GZO 막의 제막에 이어, GZO 막보다 저굴절률의 투명층 (예를 들어 SiO2 막) 을 제막해도 된다. 이로써, 이면측에서의 반사율을 더욱 향상시켜, 광전 변환층으로 반사하는 광의 광량을 증대시킬 수 있다.
(6) 도 3(a)
이면 전극층 (4) 으로서 Ag 막/Ti 막을, 스퍼터링 장치에 의해, 감압 분위기, 제막 온도 : 150 ℃ 내지 200 ℃ 에서 제막한다. 본 실시형태에서는, Ag 막 : 150 ㎚ 이상 500 ㎚ 이하, 이것을 보호하는 것으로서 방식 (防食) 효과가 높은 Ti 막 : 10 ㎚ 이상 20 ㎚ 이하를 이 순서로 적층한다. 또는, 이면 전극층 (4) 을, 25 ㎚ 내지 100 ㎚ 의 막 두께를 갖는 Ag 막과, 15 ㎚ 내지 500 ㎚ 의 막 두께를 갖는 Al 막의 적층 구조로 해도 된다.
(7) 도 3(b)
기판 (1) 을 X-Y 테이블에 설치하고, 레이저 다이오드 여기 YAG 레이저의 제 2 고조파 (532 ㎚) 를, 도면의 화살표에 나타내는 바와 같이, 기판 (1) 측으로부터 조사한다. 레이저 광이 광전 변환층 (3) 에서 흡수되고, 이 때 발생하는 높은 가스 증기압을 이용하여 이면 전극층 (4) 이 폭렬하여 제거된다. 펄스 발진 : 1 kHz 이상 10 kHz 이하로서 가공 속도에 적절해지도록 레이저 파워를 조정하고, 투명 전극층 (2) 의 레이저 에칭 라인의 250 ㎛ 내지 400 ㎛ 의 가로측을, 홈 (12) 을 형성하도록 레이저 에칭한다.
(8) 도 3(c) 와 도 3(a)
기판 단부에 있어서의 레이저 에칭 가공부의 단락을 방지하기 위해, 주위 막제거 처리를 실시한다. 기판 (1) 을 X-Y 테이블에 설치하고, 레이저 다이오드 여기 YAG 레이저의 제 2 고조파 (532 ㎚) 를 기판 (1) 측으로부터 조사한다. 레이저 광이 투명 전극층 (2) 과 광전 변환층 (3) 에서 흡수되고, 이 때 발생되는 높은 가스 증기압을 이용하여 이면 전극층 (4) 이 폭렬하고, 이면 전극층 (4)/광전 변환층 (3)/투명 전극층 (2) 이 제거된다. 펄스 발진 : 1 kHz 이상 10 kHz 이하로서 가공 속도에 적절해지도록 레이저 파워를 조정하고, 기판 (1) 의 단부로부터 5 ㎜ 내지 20 ㎜ 의 위치를 도 3(c) 에 나타내는 바와 같이, X 방향 절연 홈 (15) 을 형성하도록 레이저 에칭한다. 또한, 도 3(c) 에서는, 광전 변환층 (3) 이 직렬로 접속된 방향으로 절단된 X 방향 단면도가 되어 있기 때문에, 원래이면 절연 홈 (15) 위치에는 이면 전극층 (4)/광전 변환층 (3)/투명 전극층 (2) 의 막 연마 제거를 한 주위 막 제거 영역 (14) 이 있는 상태 (도 3(a) 참조) 가 나타나야 하는 것이지만, 기판 (1) 의 단부에 대한 가공의 설명의 편의상, 이 위치에 Y 방향 단면을 나타내어 형성된 절연 홈을 X 방향 절연 홈 (15) 으로서 설명한다. 이 때, Y 방향 절연 홈은 후공정에서 기판 (1) 주위 막 제거 영역의 막면 연마 제거 처리를 실시하므로, 형성할 필요가 없다.
절연 홈 (15) 은 기판 (1) 의 단으로부터 5 ㎜ 내지 15 ㎜ 의 위치에서 에칭을 종료시킴으로써, 태양 전지 패널 단부로부터의 태양 전지 모듈 (6) 내부에 대한 외부 습분 침입의 억제에 유효한 효과를 나타내므로 바람직하다.
또한, 이상까지의 공정에 있어서의 레이저 광은 YAG 레이저로 되어 있지만, YVO4 레이저나 화이버 레이저 등을 동일하게 사용할 수 있는 것이다.
(9) 도 4 (a : 태양 전지막면측에서 본 도면, b : 수광면의 기판측에서 본 도면)
후공정의 EVA 등을 개재한 백시트 (24) 와의 건전한 접착·시일면을 확보하기 위해서, 기판 (1) 주변 (주위 막 제거 영역 (14)) 의 적층막은, 단차가 있음과 함께 박리되기 쉬우므로, 이 막을 제거하여 주위 막 제거 영역 (14) 을 형성한다. 기판 (1) 의 단으로부터 5∼20 ㎜ 에서 기판 (1) 의 전체 주위에 걸쳐 막을 제거할 때에, X 방향은 전술한 도 3(c) 공정에서 형성한 절연 홈 (15) 보다 기판단 측에 있어서, Y 방향은 기판 단측부 부근의 홈 (10) 보다 기판단 측에 있어서, 이면 전극층 (4)/광전 변환층 (3)/투명 전극층 (2) 을 지석 연마나 블라스트 연마 등을 이용하여 제거한다.
연마 찌꺼기나 지립은 기판 (1) 을 세정 처리하여 제거하였다.
(10) 도 5(a)(b)
단자함 (23) 의 장착 부분은 백시트 (24) 에 개구 관통창을 형성하여 집전판을 취출한다. 이 개구 관통창 부분에는 절연재를 복수층으로 설치하여 외부로부터의 습분 등의 침입을 억제한다.
직렬로 나열된 일방단의 태양 전지 발전 셀과, 타방 단부의 태양 전지 발전 셀로부터 동박을 사용하여 집전하여 태양 전지 패널 이측의 단자함 (23) 부분으로부터 전력을 취출할 수 있도록 처리한다. 동박은 각 부와의 단락을 방지하기 위해서 동박 폭보다 넓은 절연 시트를 배치한다.
집전용 동박 등이 소정 위치에 배치된 후에, 태양 전지 모듈 (6) 의 전체를 덮고, 기판 (1) 으로부터 튀어나오지 않도록 EVA (에틸렌아세트산비닐 공중합체) 등에 의한 접착 충전재 시트를 배치한다.
EVA 위에, 방수 효과가 높은 백시트 (24) 를 설치한다. 백시트 (24) 는 본 실시형태에서는 방수 방습 효과가 높도록 PET 시트/Al 박/PET 시트의 3 층 구조로 이루어진다.
백시트 (24) 까지를 소정 위치에 배치한 것을, 라미네이터에 의해 감압 분위기에서 내부의 탈기를 실시하여 약 150∼160 ℃ 에서 프레스하면서, EVA 를 가교시켜 밀착시킨다.
(11) 도 5(a)
태양 전지 모듈 (6) 의 이측에 단자함 (23) 을 접착제로 장착한다.
(12) 도 5(b)
동박과 단자함 (23) 의 출력 케이블을 땜납 등으로 접속하고, 단자함 (23) 의 내부를 봉지제 (포팅제) 로 충전하여 밀폐한다. 이것으로 태양 전지 패널 (50) 이 완성된다.
(13) 도 5(c)
도 5(b) 까지의 공정에 의해 형성된 태양 전지 패널 (50) 에 대해 발전 검사 그리고, 소정의 성능 시험을 실시한다. 발전 검사는, AM 1.5, 전천 일사 기준 태양광 (1000 W/㎡) 의 솔러 시뮬레이터를 사용하여 실시한다.
(14) 도 5(d)
발전 검사 (도 5(c)) 에 전후하여, 외관 검사를 시작하고 소정의 성능 검사를 실시한다.
도 1 에 나타내는 구조 모델의 트리플형 태양 전지에 대해, 유리 기판측으로부터 광이 입사된 경우의 FDTD (Finite Difference Time Domain) 법에 의한 광학 해석 계산을 실시하였다. 도 1 의 각 층의 구성 및 막 두께를 이하와 같이 설정하였다.
투명 전극층 (F 도프 SnO2 막) : 460 ㎚
기판측 반사 억제층 (TiO2 막) : 0.04 ㎛
제 1 셀층 비정질 실리콘 p 층 : 10 ㎚
비정질 실리콘 i 층 : 200 ㎚
결정질 실리콘 n 층 : 40 ㎚
제 2 셀층 결정질 실리콘 p 층 : 30 ㎚
결정질 실리콘 i 층 : 1.7 ㎛
결정질 실리콘 n 층 : 30 ㎚
제 3 셀층 결정질 실리콘 p 층 : 30 ㎚
결정질 실리콘 게르마늄 i 층 : 1.5 ㎛, Ge 농도 : 20 %
결정질 실리콘 n 층 : 30 ㎚
제 2 중간 컨택트층 개구율 : 40 %
이면측 투명층 (GZO 막/SiO2 막) SiO2 막 : 0.02 ㎛
이면 전극층 (Ag 막) : 160 ㎚
해석에서는, 변동시키는 수치 이외의 각 표면 형상 및 막 두께를 하기의 대표값으로 설정하여 계산을 실시하였다.
투명 전극층의 요철 구조 피치 : 1.5 ㎛
투명 전극층의 산부 높이 : 0.8 ㎛
투명 전극층의 산부가 요철 구조의 1 피치에서 차지하는 비율 : 35 %
투명 전극층의 미소 요철부 피치 : 0.1 ㎛, 높이 : 0.1 ㎛
기판측 반사 억제층의 제 1 셀층측 표면의 미소 요철부 피치 : 0.1 ㎛, 높이 : 0.1 ㎛
제 1 셀층의 제 1 중간 컨택트층측 표면의 미소 요철부 피치 : 0.1 ㎛, 높이 : 0.1 ㎛
제 1 중간 컨택트층 (GZO 막) 평균 막 두께 : 0.08 ㎛
제 1 중간 컨택트층 최대 높이 : 0.42 ㎛
제 1 중간 컨택트층의 제 2 셀층측 표면의 미소 요철부 피치 : 0.05 ㎛, 높이 : 0.08 ㎛,
제 2 중간 컨택트층 (GZO 막) 평균 막 두께 : 0.03 ㎛, 요철 구조의 높이 : 0.7 ㎛
이면측 투명층 GZO 막 : 0.23 ㎛
또한, 제 1 중간 컨택트층의 제 2 셀층측 표면에 있어서의 요철 구조의 높이는, 상기한 GZO 막의 최대 높이와 투명 전극층의 산부의 높이의 합으로 하였다.
도 6 내지 도 20 은, 트리플형 태양 전지 셀의 각 층의 표면 형상 및 막 두께가 셀 단락 전류에 주는 영향을 나타내는 그래프이다. 각 도면에 있어서, 세로축은 제 1 셀층 내지 제 3 셀층에서 발생한 단락 전류의 합이다. 광학 해석 계산에 의해 0.33 % 이상의 전류값 차가 얻어지면, 실제로 제조한 태양 전지 셀에 있어서도 우위인 차이가 있다고 할 수 있다.
도 6 에 나타내는 바와 같이, 요철 구조의 피치를 1.2 ㎛ 이상 1.6 ㎛ 이하, 특히 1.3 ㎛ 이상 1.5 ㎛ 이하의 범위에서, 단락 전류의 증가가 보인다.
도 7 에 나타내는 바와 같이, 투명 전극층의 산부의 높이를 0.2 ㎛ 이상 0.8 ㎛ 이하, 특히 0.3 ㎛ 이상 0.8 ㎛ 이하의 범위에서, 단락 전류 증가가 확인된다.
투명 전극층의 미소 요철부의 피치를 0.05 ㎛ 이상 0.14 ㎛ 이하로 함으로써, 도 8 에 나타내는 바와 같이 단락 전류가 증가된다. 또, 도 9 에 나타내는 바와 같이, 투명 전극층의 미소 요철부의 높이가 0.02 ㎛ 이상 0.1 ㎛ 이하의 범위에서 단락 전류가 증가된다. 특히, 0.03 ㎛ 이상 0.1 ㎛ 이하의 범위로 함으로써, 단락 전류를 보다 증대시킬 수 있다.
이와 같이, 투명 전극층 표면의 광전 변환층측 표면의 형상을 상기 범위 내로 최적화함으로써, 트리플형 태양 전지 셀의 단락 전류를 증대시킬 수 있다. 이 결과, 태양 전지 셀의 출력을 증대시킬 수 있다.
도 10 및 도 11 에 나타내는 바와 같이, 기판측 반사 억제층의 제 1 셀층측의 표면 형상을 최적화함으로써, 트리플형 태양 전지 셀의 단락 전류를 증대시킬 수 있다. 기판측 반사 억제층의 제 1 셀층측 표면의 미소 요철부의 피치를 0.05 ㎛ 이상 0.14 ㎛ 이하, 특히 0.09 ㎛ 이상 0.11 ㎛ 이하로 하면 단락 전류가 증가된다. 기판측 반사 억제층의 제 1 셀층측 표면의 미소 요철부의 높이는, 셀 단락 전류에 대한 영향이 크다. 기판측 반사 억제층의 제 1 셀층측 표면의 미소 요철부의 높이를 0.02 ㎛ 이상 0.1 ㎛ 이하, 바람직하게는 0.03 ㎛ 이상 0.1 ㎛ 이하, 특히 바람직하게는 0.05 ㎛ 이상 0.1 ㎛ 이하로 함으로써, 셀 단락 전류를 대폭 증대시킬 수 있다.
도 12 및 도 13 에 나타내는 바와 같이, 제 1 셀층의 제 1 중간 컨택트층측의 표면 형상을 최적화함으로써, 트리플형 태양 전지 셀의 단락 전류를 증대시킬 수 있다. 제 1 셀층의 제 1 중간 컨택트층 표면의 미소 요철부를 피치가 0.05 ㎛ 이상 0.18 ㎛ 이하, 바람직하게는 0.07 ㎛ 이상 0.15 ㎛ 이하, 높이가 0 ㎛ 이상 0.1 ㎛ 이하, 바람직하게는 0.07 ㎛ 이상 0.1 ㎛ 이하로 함으로써, 셀 단락 전류를 증대시킬 수 있다.
도 14 및 도 15 에 나타내는 바와 같이, 제 1 중간 컨택트층의 제 2 셀층 표면의 미소 요철부를, 피치가 0.05 ㎛ 이상 0.2 ㎛ 이하, 높이가 0 ㎛ 이상 0.08 ㎛ 이하, 바람직하게는 0.03 ㎛ 이상 0.08 ㎛ 이하의 범위로 함으로써, 셀 단락 전류를 증대시킬 수 있다. 단, 제 1 중간 컨택트층 표면의 미소 요철이 셀 단락 전류에 주는 영향은, 다른 인자와 비교하여 약간 작다.
도 16 에 나타내는 바와 같이, 제 1 중간 컨택트층의 평균 막 두께를 0.03 ㎛ 이상 0.09 ㎛ 이하, 바람직하게는 0.05 ㎛ 이상 0.09 ㎛ 이하로 함으로써, 단락 전류를 증대시킬 수 있다. 또, 도 17 에 나타내는 바와 같이, 제 1 중간 컨택트층의 최대 높이를 0 ㎛ 이상 0.42 ㎛ 이하, 바람직하게는 0.08 ㎛ 이상 0.42 ㎛ 이하로 함으로써, 단락 전류를 증대시킬 수 있다.
제 2 중간 컨택트층의 평균 막 두께는, 0.03 ㎛ 이상 0.09 ㎛ 의 범위로 하는 것이 바람직하다. 단, 도 18 로부터 분명한 바와 같이, 제 1 실시형태의 태양 전지 셀의 단락 전류에 주는 영향이 작다.
도 19 에 나타내는 바와 같이, 제 2 중간 컨택트층의 요철 구조의 높이를 0.22 ㎛ 이상 0.7 ㎛ 이하, 바람직하게는 0.3 ㎛ 이상 0.7 ㎛ 이하로 함으로써, 단락 전류를 증대시킬 수 있다.
도 20 에 나타내는 바와 같이, 이면측 투명층의 GZO 막 두께는, 태양 전지 셀의 단락 전류 향상에 기여한다. 이면측 투명층의 GZO 막 두께를 0.23 ㎛ 이상 0.36 ㎛ 이하로 함으로써, 단락 전류를 증대시킬 수 있다.
<제 2 실시형태>
제 2 실시형태에 관련된 광전 변환 장치를 트리플형 태양 전지를 예로 들어 설명한다.
도 21 은, 제 2 실시형태에 관련된 트리플형 태양 전지의 구성을 나타내는 개략도이다. 층 구성 및 각 층의 조성은, 제 1 실시형태의 태양 전지와 동일하다.
제 2 실시형태의 태양 전지에 있어서, 투명 전극층 (2) 의 기판측 반사 억제층 (7) 측 표면은, V 자형의 요철 구조를 갖는다. 요철 구조의 피치는, 도 21 에 나타내는 구조의 가로 폭으로 나타내고, V 자형 형상의 반복 단위에 상당한다. 본 실시형태에 있어서, 요철 구조의 피치는, 0.3 ㎛ 이상 5 ㎛ 이하가 된다. V 자형 형상 표면의 기판면에 대한 각도를 앙각 θ 로 했을 때, 앙각 θ 는, 15°이상 60°이하가 된다.
상기의 표면 형상을 갖는 투명 전극층 (산화 주석막) 은, 상압 CVD 법 등에 의해 형성된다. 상압 CVD 법을 사용한 경우, 표면 형상은, 사염화주석 분압, 수증기 분압 제막 온도 등의 제막 조건을 적절히 설정함으로써 제어할 수 있다.
제 2 실시형태의 기판측 반사 억제층 (7) (예를 들어 TiO2 막) 은, 막 두께 0.002 ㎛ 내지 0.06 ㎛ 가 된다. 기판측 반사 억제층 (7) 의 제 1 셀층 (91) 측 표면은, 투명 전극층 (2) 을 모방한 큰 요철 구조의 표면에 미소 요철부가 형성된 표면 형상을 갖는다. 또한, 미소 요철부가 소실되는 경우도 있다. 이 미소 요철부의 형상은, 제 1 실시형태와 동일하게 된다.
제 2 실시형태의 제 1 셀층 (91) 의 제 1 중간 컨택트층 (5a) 측의 표면은, 기판측 반사 억제층 (7) 보다 완만한 경사의 큰 요철 구조의 표면에, 미소 요철부가 형성된 표면 형상이 된다. 제 1 셀층 (91) 의 미소 요철부의 형상은, 제 1 실시형태와 동일하게 된다.
제 2 실시형태의 제 1 중간 컨택트층 (5a) 의 제 2 셀층 (92) 측의 표면은, 예를 들어 정현 곡선으로 나타내는 큰 요철 구조의 표면에, 미소 요철부가 형성된 표면 형상이 된다.
제 1 중간 컨택트층 (5a) 의 제 2 셀층 (92) 측 표면을 정현 곡선으로 나타냈을 때의 요철 구조의 높이는, 0.22 ㎛ 이상 0.64 ㎛ 이하가 된다. 또, 제 1 중간 컨택트층 (5a) 의 평균 막 두께는, 0.03 ㎛ 이상 0.09 ㎛ 이하가 된다. 제 2 실시형태의 제 1 중간 컨택트층 (5a) 의 미소 요철부의 형상은, 제 1 실시형태와 동일하게 된다. 여기서, 제 2 실시형태에 있어서의 제 1 중간 컨택트층 (5a) 의 제 2 셀층 (92) 측 표면의 요철 구조의 높이는, 제 1 중간 컨택트층 (5a) 의 최대 높이와 일치한다.
제 2 실시형태의 제 2 중간 컨택트층 (5b) 의 제 3 셀층 (93) 측의 표면은, 예를 들어 정현 곡선으로 나타내는 큰 요철 구조를 갖는다. 제 2 실시형태에 있어서, 제 2 중간 컨택트층 (5b) 은, 개구율 40 % 이다.
제 2 중간 컨택트층 (5b) 을 정현 곡선으로 나타냈을 때의 요철 구조의 높이는, 0.22 ㎛ 이상 0.64 ㎛ 이하가 된다. 또, 제 2 중간 컨택트층 (5b) 의 평균 막 두께는, 0.03 ㎛ 이상 0.09 ㎛ 이하가 된다. 여기서, 제 2 실시형태에 있어서의 제 2 중간 컨택트층 (5b) 의 제 3 셀층 (93) 측 표면의 요철 구조의 높이는, 제 2 중간 컨택트층 (5b) 의 최대 높이와 일치한다.
제 2 실시형태의 이면측 투명층 (8) 에 있어서의 GZO 막의 이면 전극측 표면은 평탄해진다. 이면측 투명층 (8) 의 평균 막 두께는, 0.23 ㎛ 이상 0.4 ㎛ 이하가 된다.
도 21 에 나타내는 구조 모델의 트리플형 태양 전지에 대해, 유리 기판측으로부터 광이 입사된 경우의 구조 해석 계산을 실시하였다. 도 21 의 각 층에 대해, 투명 전극층의 막 두께 : 700 ㎚, 기판측 반사 억제층의 막 두께 : 0.06 ㎛, 제 1 셀층의 비정질 실리콘 i 층 : 200 ㎚, 제 2 셀층의 결정질 실리콘 i 층 : 1.6 ㎛, 제 3 셀층의 결정질 실리콘 게르마늄 i 층 : 1.6 ㎛, Ge 농도 : 20 %, 제 2 중간 컨택트층 : 개구율 40 % 로 한 것 이외에는, 제 1 실시형태와 구조 및 막 두께를 동일하게 하였다.
해석에서는, 수치 변동시키는 표면 형상 이외의 각 표면 형상 및 막 두께를 하기의 대표값으로 설정하여 계산을 실시하였다.
투명 전극층의 피치 : 1 ㎛
투명 전극층의 앙각 : 30°
기판측 반사 억제층의 제 1 셀층측 표면의 미소 요철 피치 : 0.1 ㎛, 높이 : 0.1 ㎛
제 1 셀층의 제 1 중간 컨택트층측 표면의 미소 요철 피치 : 0.1 ㎛, 높이 : 0.1 ㎛
제 1 중간 컨택트층 (GZO 막) 평균 막 두께 : 0.03 ㎛, 요철 구조 높이 : 0.7 ㎛
제 1 중간 컨택트층의 제 2 셀층측 표면의 미소 요철 피치 : 0.05 ㎛, 높이 : 0.08 ㎛
제 2 중간 컨택트층 (GZO 막) 평균 막 두께 : 0.06 ㎛, 요철 구조 높이 0.64 ㎛
이면측 투명층 GZO 막 : 0.4 ㎛
도 22 내지 도 26 은, 트리플형 태양 전지 셀의 각 층의 표면 형상 및 막 두께가 셀 단락 전류에 주는 영향을 나타내는 그래프이다. 각 도면에 있어서, 세로축은 제 1 셀층 내지 제 3 셀층에서 발생한 단락 전류의 합이다. 또한, 제 1 셀층의 제 1 중간 컨택트층측 표면의 미소 요철, 제 1 중간 컨택트층의 제 2 셀층측 표면의 미소 요철, 및 제 2 중간 컨택트층의 제 3 셀층측 표면의 미소 요철에 대해서는, 제 1 실시형태와 동일한 경향이 얻어졌다.
도 22 는, 제 1 중간 컨택트층의 평균 막 두께가 셀 단락 전류에 주는 영향을 나타낸다. 제 1 중간 컨택트층의 평균 막 두께가 증가함에 따라, 단락 전류가 감소하였다. 제 1 중간 컨택트층의 평균 막 두께를 0.03 ㎛ 이상 0.09 ㎛ 이하, 바람직하게는 0.03 ㎛ 이상 0.08 ㎛ 이하로 함으로써, 높은 단락 전류의 태양 전지로 할 수 있다.
도 23 에 나타내는 바와 같이, 제 1 중간 컨택트층의 요철 구조 높이는, 제 2 실시형태의 태양 전지 셀의 단락 전류 향상에 대한 기여가 크다. 제 1 중간 컨택트층의 요철 구조 높이를 0.22 ㎛ 이상 0.64 ㎛ 이하, 바람직하게는 0.25 ㎛ 이상 0.64 ㎛ 이하로 함으로써, 단락 전류를 대폭 증대시킬 수 있다.
도 24 에 나타내는 바와 같이, 제 2 중간 컨택트층의 평균 막 두께를 0.03 ㎛ 이상 0.09 ㎛ 이하, 바람직하게는 0.03 ㎛ 이상 0.08 ㎛ 이하로 함으로써, 높은 단락 전류의 태양 전지로 할 수 있다.
도 25 에 나타내는 바와 같이, 제 2 중간 컨택트층의 요철 구조 높이는, 제 2 실시형태의 태양 전지 셀의 단락 전류 향상에 기여한다. 제 2 중간 컨택트층의 요철 구조 높이를 0.22 ㎛ 이상 0.64 ㎛ 이하, 바람직하게는 0.25 ㎛ 이상 0.64 ㎛ 이하로 함으로써, 단락 전류를 대폭 증대시킬 수 있다.
도 26 은, 이면측 투명층의 GZO 막 두께가 셀 단락 전류에 주는 영향을 나타낸다. 이면측 투명층의 GZO 막 두께를 0.23 ㎛ 이상 0.4 ㎛ 이하, 바람직하게는 0.38 ㎛ 이상 0.4 ㎛ 이하로 함으로써, 단락 전류를 증대시킬 수 있다.
상기 실시형태에서는, 트리플형 태양 전지에 대해 설명했는데, 본 발명은, 이 예에 한정되는 것은 아니다. 예를 들어, 결정질 실리콘 게르마늄 i 층을 구비하는 싱글형 태양 전지, 탠덤형 태양 전지에도 동일하게 적용할 수 있다.
<실시예>
(실시예 1)
도 1 에 나타내는 구조 모델의 트리플형 태양 전지에 대해, 각 층의 구성 및 막 두께를 이하와 같이 설정하였다.
투명 전극층 (F 도프 SnO2 막) : 460 ㎚
기판측 반사 억제층 (TiO2 막) : 0.04 ㎛
제 1 셀층 비정질 실리콘 p 층 : 10 ㎚
결정질 실리콘 n 층 : 40 ㎚
제 2 셀층 결정질 실리콘 p 층 : 30 ㎚
결정질 실리콘 n 층 : 30 ㎚
제 3 셀층 결정질 실리콘 p 층 : 30 ㎚
결정질 실리콘 n 층 : 30 ㎚
제 1 중간 컨택트층 (GZO 막) : 0.08 ㎛ (평균 막 두께)
제 2 중간 컨택트층 (GZO 막) : 0.03 ㎛ (평균 막 두께), 개구율 : 40 %
이면측 투명층 GZO 막 : 0.23 ㎛
SiO2 막 : 0.02 ㎛
이면 전극층 (Ag 막) : 160 ㎚
각 층의 표면 형상은, 상기 제 1 실시형태의 표면 형상의 대표값으로 설정하였다.
제 3 셀층의 실리콘 게르마늄 i 층의 Ge 농도를 10 % 내지 35 % 의 범위 내의 값으로 했을 때의, 셀 단락 전류 11 mA/㎠ 가 얻어지는 각 셀층의 i 층 막 두께를 FDTD 법에 의한 광학 해석에 의해 계산하였다.
(실시예 2)
도 21 에 나타내는 구조 모델의 트리플형 태양 전지에 대해, 각 층의 구성 및 막 두께를 이하와 같이 설정하였다.
투명 전극층 (F 도프 SnO2 막) : 700 ㎚
기판측 반사 억제층 (TiO2 막) : 0.06 ㎛
제 1 셀층 비정질 실리콘 p 층 : 10 ㎚
결정질 실리콘 n 층 : 40 ㎚
제 2 셀층 결정질 실리콘 p 층 : 30 ㎚
결정질 실리콘 n 층 : 30 ㎚
제 3 셀층 결정질 실리콘 p 층 : 30 ㎚
결정질 실리콘 n 층 : 30 ㎚
제 1 중간 컨택트층 (GZO 막) : 0.03 ㎛ (평균 막 두께)
제 2 중간 컨택트층 (GZO 막) : 0.06 ㎛ (평균 막 두께)
이면측 투명층 GZO 막 : 0.23 ㎛
SiO2 막 : 0.02 ㎛
이면 전극층 (Ag 막) : 160 ㎚
각 층의 표면 형상은, 상기 제 2 실시형태의 표면 형상의 대표값으로 설정하였다.
제 3 셀층의 실리콘 게르마늄 i 층의 Ge 농도를 10 % 에서 35 % 의 범위 내의 값으로 했을 때의, 셀 단락 전류 11 mA/㎠ 가 얻어지는 각 셀층의 i 층 막 두께를 FDTD 법에 의한 광학 해석에 의해 계산하였다.
(비교예)
도 21 과 동일한 구조 모델을 갖는 트리플형 태양 전지 셀에 대해, 제 1 중간 컨택트층과 제 2 중간 컨택트층 각각을 0 ㎚ (즉, 제 1 및 제 2 중간 컨택트층을 형성하지 않는다), 이면측 투명층을 GZO 막 : 80 ㎚ 만, 투명 전극층의 요철 구조의 피치 : 0.3 ㎛ 로 한 것 이외에는, 각 층의 구성 및 막 두께를 실시예 2 와 동일하게 하였다. 또, 비교예에서는, 실시예 2 에서 적용한 각 층의 표면 형상은 설정하지 않고, 각 층 바로 아래의 표면에 평행한 표면 형상으로 하였다. 또, 제 3 셀층의 실리콘 게르마늄 i 층의 Ge 농도를 40 % 로 하였다.
비교예의 트리플형 태양 전지 셀에 대해, 셀 단락 전류 11 mA/㎠ 가 얻어지는 각 셀층의 i 층 막 두께를 FDTD 법에 의한 광학 해석에 의해 계산하였다.
도 27 에, 실시예 1 및 비교예의 트리플형 태양 전지 셀에 대해, 각 Ge 농도로 단락 전류 11 mA/㎠ 를 실현할 수 있는 각 셀층의 i 층의 막 두께를 나타낸다. 도 28 에, 실시예 2 및 비교예의 트리플형 태양 전지 셀에 대해, 각 Ge 농도로 단락 전류 11 mA/㎠ 를 실현할 수 있는 각 셀층의 i 층의 막 두께를 나타낸다. 동 도면에 있어서, 가로축은 Ge 농도, 세로축은 i 층 막 두께이다.
어느 구조에서도, 제 1 셀층 i 층의 막 두께는 거의 동일하였다.
실시예 1 및 실시예 2 의 태양 전지 셀에서는, 비교예보다 제 2 셀층 i 층의 막 두께를 대폭 저감시킬 수 있었다. 실시예의 제 2 셀층 i 층은, Ge 농도에 의해 거의 변화되지 않았다.
실시예 1 에서는, 비교예보다 제 3 셀층 i 층의 막 두께를 저감시킬 수 있었다. 특히, Ge 농도 10 % 내지 35 % 의 범위에서는, 제 3 셀층 i 층의 막 두께를, 2000 ㎚ 이하로 대폭 저감시킬 수 있었다. 또, 각 셀층 i 층의 막 두께의 합은, 가장 큰 Ge 농도 10 % 의 경우에서도 3120 ㎚ 이며, 비교예의 각 셀층 i 층의 막 두께의 합 (6230 ㎚) 보다 저감시킬 수 있었다.
실시예 2 에서는, Ge 농도 15 % 내지 35 % 의 범위로 함으로써, 제 3 셀층 i 층의 막 두께를 비교예의 막 두께 이하로 저감시킬 수 있었다. 또, 각 셀층 i 층의 막 두께의 합은, 가장 큰 Ge 농도 10 % 및 15 % 의 경우에도 4200 ㎚ 이고, 비교예의 각 셀층 i 층의 막 두께의 합보다 저감시킬 수 있었다.
이와 같이, 실시예의 태양 전지 셀은, 비교예의 태양 전지 셀과 동일 전류 출력이면서, 각 셀층 i 층의 막 두께가 저감되기 때문에, 저비용화를 실현할 수 있다. 특히, 제 3 셀층의 실리콘 게르마늄 i 층의 막 두께를 저감시킬 수 있기 때문에, 대폭적인 비용 절감이 가능해진다.
1 : 기판
2 : 투명 전극층
2a : 산부
2b : 미소 요철부
3 : 광전 변환층
4 : 이면 전극층
5a : 제 1 중간 컨택트층
5b : 제 2 중간 컨택트층
6 : 태양 전지 모듈
7 : 기판측 반사 억제층
8 : 이면측 투명층
91 : 제 1 셀층
92 : 제 2 셀층
93 : 제 3 셀층
100 : 광전 변환 장치

Claims (9)

  1. 기판 상에, 적어도, 투명 전극층과, 광전 변환층과, 이면 전극층을 구비하고,
    상기 투명 전극층의 상기 광전 변환층이 형성되어 있는 측의 표면이, 산부와, 상기 산부의 표면에 형성된 미소 요철부로 이루어지는 요철 구조를 구비하고,
    상기 투명 전극층의 상기 요철 구조의 피치가 1.2 ㎛ 이상 1.6 ㎛ 이하가 되는 것을 특징으로 하는 광전 변환 장치.
  2. 제 1 항에 있어서,
    상기 산부의 높이가, 0.2 ㎛ 이상 0.8 ㎛ 이하가 되는 것을 특징으로 하는 광전 변환 장치.
  3. 제 1 항에 있어서,
    상기 미소 요철부에 있어서의 볼록부의 피치가, 0.05 ㎛ 이상 0.14 ㎛ 이하가 되는 것을 특징으로 하는 광전 변환 장치.
  4. 제 1 항에 있어서,
    상기 미소 요철부에 있어서의 볼록부의 높이가, 0.02 ㎛ 이상 0.1 ㎛ 이하가 되는 것을 특징으로 하는 광전 변환 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 광전 변환층이, 적어도, 상기 기판에 가장 가까운 제 1 셀층과, 상기 제 1 셀층 상에 형성된 제 2 셀층을 구비하고,
    상기 제 1 셀층과 상기 제 2 셀층 사이에, 상기 제 2 셀층이 형성되어 있는 측의 표면이 정현 곡선으로 나타내는 요철 구조로 된 제 1 중간 컨택트층을 구비하고,
    상기 제 1 중간 컨택트층의 평균 막 두께가, 0.03 ㎛ 이상 0.09 ㎛ 이하가 되고,
    상기 제 1 중간 컨택트층의 상기 요철 구조의 높이가, 0 ㎛ 이상 0.42 ㎛ 이하가 되는 것을 특징으로 하는 광전 변환 장치.
  6. 제 5 항에 있어서,
    상기 광전 변환층이, 상기 제 2 셀층 상에 형성된 제 3 셀층을 추가로 구비하고,
    상기 제 2 셀층과 상기 제 3 셀층 사이에, 상기 제 3 셀층이 형성되어 있는 측의 표면이 정현 곡선으로 나타내는 요철 구조로 된 제 2 중간 컨택트층을 구비하고,
    상기 제 2 중간 컨택트층의 평균 막 두께가, 0.03 ㎛ 이상 0.09 ㎛ 이하가 되고,
    상기 제 2 중간 컨택트층의 상기 요철 구조의 높이가, 0.22 ㎛ 이상 0.7 ㎛ 이하가 되는 것을 특징으로 하는 광전 변환 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 광전 변환층이 결정질 실리콘 게르마늄 i 층을 구비하고, 상기 결정질 실리콘 게르마늄 i 층 중의 게르마늄 농도가, 10 원자% 이상 35 원자% 이하가 되는 것을 특징으로 하는 광전 변환 장치.
  8. 기판 상에, 적어도, 투명 전극층과, 광전 변환층과, 이면 전극층을 구비하고,
    상기 투명 전극층의 상기 광전 변환층이 형성되어 있는 측의 표면이 V 자형의 요철 구조를 갖고,
    상기 투명 전극층의 상기 요철 구조의 피치가 0.3 ㎛ 이상 5 ㎛ 이하가 되고, 기판에 평행한 면에 대한 상기 투명 전극층의 상기 요철 구조의 볼록부의 경사가 15°이상 60°이하가 되고,
    상기 광전 변환층이 결정질 실리콘 게르마늄 i 층을 구비하고, 상기 결정질 실리콘 게르마늄 i 층 중의 게르마늄 농도가, 10 원자% 이상 35 원자% 이하가 되는 것을 특징으로 하는 광전 변환 장치.
  9. 기판 상에 투명 산화물을 포함하는 투명 전극층이 형성되고,
    상기 투명 전극층의 상기 기판과 반대측의 표면이, 산부와, 상기 산부의 표면에 형성된 미소 요철부로 이루어지는 요철 구조를 구비하고,
    상기 투명 전극층의 상기 요철 구조의 피치가 1.2 ㎛ 이상 1.6 ㎛ 이하가 되고, 상기 산부의 높이가 0.2 ㎛ 이상 0.8 ㎛ 이하가 되고,
    상기 미소 요철부에 있어서의 볼록부의 피치가 0.05 ㎛ 이상 0.14 ㎛ 이하가 되고, 상기 볼록부의 높이가 0.02 ㎛ 이상 0.1 ㎛ 이하가 되는 것을 특징으로 하는 광전 변환 장치용 기판.
KR1020117003678A 2009-02-27 2009-08-11 광전 변환 장치 KR20110031500A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-047346 2009-02-27
JP2009047346A JP2010205804A (ja) 2009-02-27 2009-02-27 光電変換装置

Publications (1)

Publication Number Publication Date
KR20110031500A true KR20110031500A (ko) 2011-03-28

Family

ID=42665196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117003678A KR20110031500A (ko) 2009-02-27 2009-08-11 광전 변환 장치

Country Status (7)

Country Link
US (1) US20110126903A1 (ko)
EP (1) EP2403002A1 (ko)
JP (1) JP2010205804A (ko)
KR (1) KR20110031500A (ko)
CN (1) CN102124570A (ko)
TW (1) TW201032335A (ko)
WO (1) WO2010097975A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120085571A (ko) * 2011-01-24 2012-08-01 엘지이노텍 주식회사 태양 전지
KR101283140B1 (ko) 2011-01-26 2013-07-05 엘지이노텍 주식회사 태양전지 및 이의 제조방법
US9445494B2 (en) 2011-05-23 2016-09-13 Sharp Kabushiki Kaisha Wiring substrate and display panel comprising same
JP5773194B2 (ja) * 2011-07-11 2015-09-02 国立大学法人東京農工大学 太陽電池の製造方法
KR20130081484A (ko) * 2012-01-09 2013-07-17 엘지전자 주식회사 박막 태양 전지
US9105775B2 (en) 2012-06-28 2015-08-11 International Business Machines Corporation Textured multi-junction solar cell and fabrication method
US8940580B2 (en) 2012-06-28 2015-01-27 International Business Machines Corporation Textured multi-junction solar cell and fabrication method
JP6002264B1 (ja) 2015-03-19 2016-10-05 株式会社東芝 太陽電池モジュール
TWI596788B (zh) * 2015-11-10 2017-08-21 財團法人工業技術研究院 雙面光電轉換元件
US10741705B2 (en) * 2017-07-14 2020-08-11 The Board Of Trustees Of The University Of Illinois Optoelectronic device having an antireflective surface

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4732621A (en) * 1985-06-17 1988-03-22 Sanyo Electric Co., Ltd. Method for producing a transparent conductive oxide layer and a photovoltaic device including such a layer
JP3684041B2 (ja) 1996-08-28 2005-08-17 キヤノン株式会社 光起電力素子
FR2832706B1 (fr) * 2001-11-28 2004-07-23 Saint Gobain Substrat transparent muni d'une electrode
US20050189012A1 (en) * 2002-10-30 2005-09-01 Canon Kabushiki Kaisha Zinc oxide film, photovoltaic device making use of the same, and zinc oxide film formation process
JP4745614B2 (ja) * 2004-01-27 2011-08-10 三菱重工業株式会社 太陽光発電装置
JP2005347490A (ja) 2004-06-02 2005-12-15 Asahi Glass Co Ltd 透明導電性酸化物膜付き基体およびその製造方法ならびに光電変換素子
JP2006120745A (ja) * 2004-10-20 2006-05-11 Mitsubishi Heavy Ind Ltd 薄膜シリコン積層型太陽電池
AU2007346981B2 (en) * 2007-02-16 2013-08-22 Mitsubishi Heavy Industries, Ltd. Photovoltaic device and process for producing same

Also Published As

Publication number Publication date
EP2403002A1 (en) 2012-01-04
US20110126903A1 (en) 2011-06-02
TW201032335A (en) 2010-09-01
WO2010097975A1 (ja) 2010-09-02
CN102124570A (zh) 2011-07-13
JP2010205804A (ja) 2010-09-16

Similar Documents

Publication Publication Date Title
KR20110031500A (ko) 광전 변환 장치
JP4418500B2 (ja) 光電変換装置及びその製造方法
JP5330723B2 (ja) 光電変換装置
JP5022341B2 (ja) 光電変換装置
WO2010052953A1 (ja) 光電変換装置の製造方法及び光電変換装置
WO2010050035A1 (ja) 光電変換装置の製造方法
WO2009119125A1 (ja) 光電変換装置
US8507312B2 (en) Photoelectric-conversion-device fabrication method
JP5254917B2 (ja) 光電変換装置の製造方法
WO2011040078A1 (ja) 光電変換装置
WO2010064455A1 (ja) 光電変換装置
WO2011061956A1 (ja) 光電変換装置
JP2011066213A (ja) 光電変換装置及びその製造方法
JP4875566B2 (ja) 光電変換装置の製造方法
KR101116945B1 (ko) 광전 변환 장치의 제조 방법 및 광전 변환 장치
WO2012036074A1 (ja) 光電変換装置の製造方法
KR20110036061A (ko) 광전 변환 장치의 제조 방법
WO2011033885A1 (ja) 光電変換装置
JP2010251424A (ja) 光電変換装置
JP2010135637A (ja) 光電変換装置
JP2008251914A (ja) 多接合型光電変換装置
JP2009231616A (ja) 光電変換装置及びその製造方法
JP2011040796A (ja) 光電変換装置及びその製造方法
JP2012253078A (ja) 多接合型光電変換装置の製造方法
JP2011077380A (ja) 光電変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application