KR100925822B1

KR100925822B1 - 유도전동기의 제어장치

Info

Publication number: KR100925822B1
Application number: KR1020070084389A
Authority: KR
Inventors: 고키 야마모토; 도시아키 오쿠야마; 히로유키 도미타; 요시타카 이와지; 고이치로 나가타
Original assignee: 가부시키가이샤 히다치 산키시스템
Priority date: 2007-01-15
Filing date: 2007-08-22
Publication date: 2009-11-06
Also published as: EP1944862A3; CN101227166B; EP1944862B1; US20080169783A1; TWI358888B; JP5271543B2; KR20080067275A; US7671558B2; EP1944862A2; JP2008199881A; TW200830689A; CN101227166A

Abstract

본 발명은 전동기 정수의 변동에 의한 제어성능의 열화를 방지하는 것이다.

이를 위하여 본 발명에서는 d축 전류 기준 지령값과 주기적으로 변화하는 주기신호(ΔId^**)의 값에 의거하여 d축 전류 기준 신호를 생성하는 회로와, 제어대상의 유도전동기(30)에 흐르는 d축 전동기 전류와, 상기 d축 전류 기준 신호가 일치하도록 상기 전동기 전류를 제어하는 d축 전류 제어기와, 상기 d축 전동기 전류와 상기 d축 전류 기준 신호(Id^*)와의 편차에 의거하여 유도전동기의 전동기 정수를 동정연산하고, 상기 유도전동기에 인가되는 전압을 상기 동정연산된 전동기 정수에 의거하여 연산되는 보상전압을 이용하여 제어하는 정수 동정수단(1)을 구비하고, 상기 동정연산된 전동기 동정정수에 의거하여 유도전동기를 제어하는 제어정수가 설정된다.

Description

유도전동기의 제어장치{CONTROL DEVICE FOR AN INDUCTION MOTOR}

전동기 정수에 의거하여 제어하는 유도전동기의 제어장치에 관한 것이다.

유도전동기는, 고정자 권선이 발생하는 회전자계와 회전자 권선에 흐르는 유도전류와의 상호작용에 의하여 회전 토오크를 발생한다. 고정자 권선과 회전자 권선은 전동기 등가회로로 표현되고, 1차측 저항, 2차측 저항 및 누락 인덕턴스의 각 전동기 정수가, 유도전동기의 전압전류 특성을 결정한다.

특허문헌 1 내지 3에 기재된 전동기의 제어방법은, 제어장치에 설정된 전동기 정수를 사용하여 회전속도지령(ωr^*)에 실속도가 따르도록, 인버터 출력전류, 전압을 제어하고 있다. 이와 같은 제어방식에서는 전동기 등가회로의 1차 저항 등의 실제값과, 제어에 사용되는 전동기 정수가 일치하고 있으면 양호한 제어특성을 얻을 수 있다. 특허문헌 4의 기술에는 이 전동기 정수를 동정하고, 이 동정결과에 의거하여 제어연산정수를 제어장치에 설정하고 있는 기술이 개시되어 있다. 이 정수동정방법에 의하면 d축 전류의 지령값과 d축 전류의 편차에 따라 1차 저항과 누락 인덕턴스를 동정하고 있다. 이 방법에서는 1차 저항은 주파수 지령값 및 q축 전류의 적어도 한쪽이 기설정된 값 이하인 경우의 특정운전조건으로 동정되고, 누락 인덕턴스는 주파수지령값 및 q축 전류가 모두 기설정된 값 이상인 경우의 특정운전조건으로 동정된다.

[특허문헌 1]

일본국 특개평6-105580호 공보

[특허문헌 2]

일본국 특개평6-284771호 공보

[특허문헌 3]

일본국 특개평8-317698호 공보

[특허문헌 4]

일본국 특개평9-191699호 공보

그러나, 실제의 전동기 정수는 전동기의 온도에 의하여 변동한다. 이 전동기 정수의 변동에 의하여 제어장치에 설정된 전동기 정수와 실제의 전동기 정수에 오차가 생기면, 제어성능이 열화되거나, 불안정하게 되기도 하는 경우가 있다. 또 특허문헌 4에 기재된 방법은 모든 전동기 정수를 차례로 동정할 수 있어 비로소 하나하나의 전동기 정수의 동정이 완료되기 때문에, 동정에 시간이 걸린다는 문제점이 있다. 또 전동기 정수를 측정하기 위한 운전조건이 결핍되면, 각 전동기 정수를 동정할 수 없고, 이 결과, 운전조건에 따라서는 정밀도가 부족하게 된다. 또한 제어장치는 d축 전류의 기본파 성분의 변동에 의거하여 동정을 행하고 있기 때문에, 인버터의 데드타임이나 소자의 온전압 강하에 의한 오차가 혼입된 경우에, 정수변동분과의 분리를 할 수 없기 때문에 동정 정밀도가 열화된다.

따라서 본 발명은 이와 같은 문제가 없는 전동기 정수 실제값의 변동에 의한 제어성능의 열화를 방지할 수 있는 유도전동기의 제어장치를 제공하는 것을 과제로 한다.

상기 과제를 해결하기 위하여 본 발명의 유도전동기의 제어장치는, d축 전류 기준 지령값과 주기적으로 변화하는 주기신호의 값에 의거하여 d축 전류 기준 신호를 생성하는 회로와, 제어대상의 유도전동기에 흐르는 d축 전동기 전류와, 상기 d축 전류 기준 신호가 일치하도록, 상기 d축 전동기 전류를 제어하는 d축 전류 제어 기와, 상기 d축 전동기 전류와 상기 d축 전류 기준 신호의 편차에 의거하여 상기 유도전동기의 전동기 정수를 동정연산하고, 상기 유도전동기에 인가되는 전압을, 상기 동정연산된 전동기 정수에 의거하여 연산되는 보상전압을 이용하여 제어하는 정수 동정수단을 구비하고, 상기 동정연산된 전동기 동정정수에 의거하여 상기 유도전동기를 제어하는 제어정수를 설정하는 것을 특징으로 한다.

본 발명에 의하면 전동기 정수 실제값의 변동에 의한 제어성능의 열화를 방지할 수 있다.

(제 1 실시형태)

본 발명의 제 1 실시형태인 유도전동기의 제어장치에 대하여 도 1, 도 2 및 도 3을 사용하여 설명한다.

도 1의 구성도에서 유도전동기의 제어장치(300)에는 3상의 유도전동기(30)가 접속되어 있고, 전류검출기(14)가 유도전동기(30)의 전류(I)를 검출하고 있다. 이 전류검출기(14)는 U상, V상, W상 중 어느 2상의 전류를 검출하고 있다. 또한 3상 전류의 합은 제로이기 때문에 다른 1상의 전류는 일의적으로 정해진다.

유도전동기의 제어장치(300)는, 여자전류지령 발생기(17)가 생성하는 d축 전류 지령값(Id^*)과, 속도지령 발생기(18)가 생성하는 속도 지령값(ωr^*)을 목표로, 인버터(INV)(10)를 사용하여 유도전동기(30)를 구동하는 것이다. 또한 인버터(10) 의 기능은 파워 스위칭소자에 의하여 실현되나, 이하에서 설명하는 각 기능은 CPU (Central Proccesing Unit), ROM(Read Only Memory), RAM(Random Access Memory) 등으로 구성된 컴퓨터와, ROM, RAM 등에 저장된 프로그램에 의하여 실현된다.

또, 유도전동기(30)는 고정자 권선에 발생한 회전자계와, 회전자에 미끄럼이 생겼을 때에 회전자 권선에 흐르는 유도전류와의 상호작용에 의하여 회전 토오크가 발생한다. 또 유도전동기(30)는, 여자축(자속축)인 d축의 d축 전압지령(Vd^*)과, d축에 전기적으로 직교하는 방향의 q축 전압지령(Vq^*)에 따라 좌표 변환기(12)가 3상 전압지령(VU^*, Vv^*, Vw^*)을 생성하고, PWM(Pulse Width Moduration)변환기(11)가 PWM 제어에 의하여 인버터(10)의 출력전압을 3상 전압지령(Vu^*, Vv^*, Vw^*)에 따라 제어한다.

d축 전압지령(Vd^*) 및 q축 전압지령(Vq^*)은 속도제한기(19)에서 회전속도 추정값(ωr^＾) 및 속도지령값(ωr^*)에 의거하여 연산된 q축 전류지령값(Iq^*)과, d축 전류지령값(Id^*)과, d축 전류 제어기(20)의 출력인 전압변동분(ΔVd)과, q축 전류제어기(21)의 출력인 전압변동분(ΔVq)을 포함한 복수의 신호에 의거하여 생성된다. 여기서 전압변동분(ΔVd)은, 주기적으로 변화하는 신호인 주기신호(ΔId^**와 Id^*)가 가산된 d축 전류 기준 신호와, d축 전동기 전류(Id)의 편차에 의거하여 생성되고, 전압변동분(ΔVq)은 Iq^*와 q축 전동기 전류(Iq)와의 편차에 의거하여 생성된다. 이에 의하여 Id = Id^*, Iq = Iq^* 가 되도록 제어된다.

또, 좌표변환기(15)는 전동기 전류(I)에 의거하여 d축 전동기 전류(Id)와 q 축 전동기 전류(Iq)를 연산하고, 속도추정기(22)는 q축 전압변동분(ΔVq), 각주파수 지령값(ω1^*, Iq^*및 Iq)에 의거하여 유도전동기(30)의 각속도를 추정하고, 각속도 추정값(ωr＾)을 출력한다. 속도추정기(23)는 Id^*와 Iq^*에 의거하여 전동기의 미끄럼속도 추정값(ωs^)을 연산하고, 주파수 연산기(24)는 ωr＾과 미끄럼속도 추정값(ωs＾)을 입력하고 ω1^*=ωr^+ωs＾를 연산하여 각주파수 지령값(ω1^*)을 출력한다. 또한 이 ω1^*은 적분기(16)에 의하여 각도 지령값(θ^*)으로 변환되어 좌표변환기(12, 15)에 입력된다.

본 실시형태의 특징 구성인 정수 동정기(1)는, 주기신호(ΔId^**)를 생성하고, 이 주기신호(ΔId^**)와, 출력신호(ΔVd)에 의거하여 유도전동기(30)의 전동기 정수의 변화분을 동정한다. 이 전동기 정수는, 유도전동기(30)를 등가회로로 표현하였을 때의 1차 저항값(r1)과, 1차 환산 2차 저항값(r2') 및 누락 인덕턴스(Lσ)를 포함하고 있다. 또한 정수 동정기(1)는 동정한 전동기 동정정수에 의거하여 전압보상값(ΔVd^**)을 출력한다. 또 정수 동정기(1)에 의하여 동정된 전동기 정수의 변화분[Δ(r1+r2'), Δr1, Δr2', 및 ΔLσ]은 전압지령 연산기(13), 속도추정기(22) 및 미끄럼속도 추정기(23)에 적절하게 입력되어 전동기 정수가 재설정(보정)된다.

다음에 각 기능에 대하여 상세하게 설명한다.

전압지령 연산기(13)는 d축 전류지령값(Id^*), q축 전류지령값(Iq^*) 및 전압변동분(ΔVd, ΔVq)이 입력되고, 출력전압 지령값(Vd^*, Vq^*)을 수학식 (1), 수학식 (2)에 따라 연산한다.

여기서, r1^*, Lσ^*, M^*, L2^*, φ2d^*는, 각각 유도전동기(30)의 1차 저항 설정값, 누락 인덕턴스 설정값, 상호 인덕턴스 설정값, 2차 인덕턴스 설정값, d축 2차 자속 지령값이다.

한편, 유도전동기(30)에 관하여 일반적으로 수학식 (3), (4), (5), (6)의 관계가 성립한다. 애스터리스크(*)가 없는 것은 전동기 정수의 실제값이다. r2는 2차 저항이고, 수학식 (7)의 r2'는 1차 환산 2차 저항이며, φ2q는 q축 2차 자속이 고, ωs는 미끄럼속도이며, 수학식 (8)의 T2는 전동기 2차 시정수이고, s는 미분 연산자이다. 또 L2는 2차 인덕턴스이고, M은 상호 인덕턴스이며, Lσ는 누락 인덕턴스이다.

또한 2차 자속의 방향이 d축과 평행이 되도록, q축 2차 자속(φ2q)을

라 하면, 수학식 (5)로부터 정상상태(s=0)에서는 d축 2차 자속(φ2d)은 수학식 (10)이 된다.

또, 수학식 (6), (10)으로부터 미끄럼속도의 추정값(ωs＾)은 수학식 (11)로 나타낸다.

미끄럼속도 추정기(23)는, 수학식 (11)에 의거하여 유도전동기(30)의 미끄럼속도 추정값(ωs^)을 출력한다.

속도 추정기(22)는, Iq, Iq^* 및 q축 전압변동(ΔVq)에 의거하여 유도전동기(30)의 각속도 추정값(ωr^)을 수학식 (12)에 따라 연산한다.

단, T1은 추정응답을 정하는 제어정수이다.

유도전동기(30)의 d축 전동기 전압(Vd) 및 q축 전동기 전압(Vq)은, 수학식 (3), (4), (5) 및 (6)에 의하여, 수학식 (13), (14)로 나타낼 수 있다.

Id^*=Id, Iq^*=Iq라 하면, (기준의) 전압 지령값을 나타내는 수학식 (1), (2)는 전동기 전압을 나타내는 수학식 (13), (14)에 일치하게 되고, 전동기 정수의 변동에 의한 d축 전압변동분(ΔVd) 및 q축 전압변동분(ΔVq)은, d축 전류 제어기(20) 및 q축 전류제어기(21)에 의하여 d축 전류지령(Id^*)과 d축 전류(Id)의 편차 및 q축 전류지령(Iq^*)과 q축 전류(Iq)의 편차에 따라 보상된다. 이상이 전류제어기부착 속도센서 리스 벡터제어의 기본동작이다.

다음에 정수 동정기(1)의 동작원리를 설명한다.

전동기 정수 동정시는, d축 전류지령값(Id^*)에 주기전류 변화분 지령(Idh^*)을 가산하기 때문에, d축 전류 제어기(20)의 출력인 전압 변동분(ΔVd)은 기본파 전압 변동분(ΔVdb)과 주기전압 변동분[ΔVdh(=ΔVd^**)]의 합이 된다. 뒤에서 설명하는 바와 같이 ΔVd를 적산하면 상기 ΔVdb는 전동기 정수동정에 무관계하게 된 다. 그러므로 정수동정에 관계되는 부분만을 고려하면, 전압지령 연산기(13)의 출력(Vd^*)은 수학식 (15)로 나타낸다.

한편, d축 전동기전압(Vd)의 Idh에 관계하는 성분은 수학식 (13)으로부터 수학식 (16)으로 나타낼 수 있다.

Idh^*=Idh라 하면, 수학식 (15), (16)으로부터, d축 전류 제어기(20)의 출력의 주기전압 변동분(ΔVdh)은 수학식 (17)로 나타낸다.

단,

즉, (r1 + r2') 및 Lσ의 기준값으로부터의 변동[Δ(r1+r2'), ΔLσ]이 있으면, d축 전류 제어기(20)에는 기준값으로부터의 변동에 따라 변동분(ΔVdh)이 발생한다. 수학식 (17)에 의하여 ΔVdh에는 Δ(r1 + r2')와 ΔLσ가 포함된다. 본 실시형태는 ΔVd로부터 Δ(r1 + r2')와 ΔLσ를 각각 독립으로 동정하는 것이다.

수학식 (17)에서 알 수 있는 바와 같이 ΔVdh에는 Idh≠ 0일 때에 Δ(r1+r2')에 관계되는 성분이 포함된다. 또 Idh가 변화할 때에 ΔLσ에 관계되는 성분이 포함되어, Idh가 일정할 때에는 ΔLσ에 관계되는 성분은 0이 된다. 따라서 d축 전류지령에 주기적으로 변화하는 전류성분으로서 방형파상 신호를 중첩하는 경우에는 ΔVdh 에 포함되는 성분은, Idh가 대략 일정기간에 있어서 Δ(r1+r2')에 관계하는 성분이 지배적이고, 한편 Idh의 변화기간, 즉 상승기간, 또는 하강기간에 있어서는 ΔLσ에 관계하는 성분이 지배적이다.

따라서, 방형파상 신호의 극성이 양인 기간은 그대로 ΔVdh를, 이 방형파상 신호의 극성이 음인 기간은 -1을 승산한 -ΔVdh를, 방형파상 신호가 대략 일정기간에서만 적분하면 Δ(r1+r2')에 관계하는 성분을 적산할 수 있고, 한편 마찬가지로 하여 ΔVdh와 -ΔVdh를 방형파상 신호의 변화기간에서만 적분하면 ΔLσ에 관계하는 성분을 적산할 수 있다.

또, 전동기 정수는 ΔVd를 적분함으로써 동정되기 때문에, 기본파 전압 변동분(ΔVdb)(직류성분)은 소거되기 때문에, 인버터(10)의 데드타임이나 소자의 온전압강하에 의한 오차가 혼입하지 않는다. 따라서 상기한 정밀도 열화의 문제가 해소된다.

다음에 정수 동정기(1)로부터 출력되는 전압 보상값(ΔVd^**)의 연산을, (r1^*+ r2'^*)설정값과 Δ(r1+r2')에 관계하는 적분값의 합 및 Lσ^* 설정값과 ΔLσ에 관계하는 적분값의 합에 의거하여 행하고, 전압지령 연산기(13)에서 ΔVd^**를 가산하면 ΔVdh는 마침내 0에 수속되기 때문에, Δ(r1+r2')에 관계하는 적분값 및 ΔLσ에 관계하는 적분값이 일정값에 수속되게 되고, 결과적으로 저항변동분[Δ(r1+r2')] 및 누락 인덕턴스 변동분(ΔLσ)이 각각 독립으로 동정된다. ΔVdh=0에의 수속은, 정수변동에 따르는 전류편차(Δid≠Δid^**)가 ΔVd^**에 의하여 보상되어 Δid=Δid^**가 되는 결과에 의한 것이다. 상세를 이하에 설명한다.

본 실시형태의 특징부분인 정수 동정기(1)의 상세구성을 도 2에 나타낸다. 도 2는 d축 전류 제어기(20), 유도전동기(30)의 d축 회로, 전압지령 연산기(13)의 d축 주요연산 및 정수 동정기(1)의 연산내용을 설명하는 도면이다.

d축 회로에만 착안하여 나타내면, 유도전동기(30)는 입력이 d축 전압지령값 (Vd^*)이고, 출력이 d축 전동기 전류(Id)인 1차 지연요소로 표현되고 있으며, 이 일시 지연요소는 1차 저항값(r1), 1차 환산 2차 저항값(r2') 및 누락 인덕턴스(Lσ)를 포함하고 있다. Id는 d축 전류 제어기(20)의 입력에 귀환되어 있고, 전류지령값(Id^*)과 주기신호(ΔId^**)를 가산한 전류 기준 신호를 목표값으로서 제어된다.

(r1^*) 25는, 1차 저항 설정값이고, (r1^*+r2'^*)26은 1차 저항값 + 1차 환산 2 차 저항 설정값이고, (Lσ*)27은 누락 인덕턴스 설정값이다. 정수 동정기(1)는 동정신호 발생기(100)와, 저항 동정부(110)와, 누락 인덕턴스 동정부(120)와, (r1+r2')동기신호 발생기(103)와, Lσ 동기신호 발생기(104)를 구비하고 있다.

동정신호 발생기(100)에는 방형파 발생기(101)와 1차 지연회로(102)가 포함되고, 방형파 발생기(101)는 방형파 신호(직사각형파 신호)를 출력하고, 그 방형파 신호가 1차 지연회로(102)에 입력된다. 1차 지연회로(102)는 기설정된 게인(Kh) 등을 승산하여 주기신호인 방형파상 동정신호(ΔId^**)를 발생한다. 이 동정신호(ΔId^**)를 d축 전류지령값(Id^*)에 가산하여 전류 기준 신호를 생성한다. 또한 정수 동정기(1)는 저항 동정부(110) 및 누락 인덕턴스 동정부(120)를 이용하여 유도전동기(30)의 저항변동분[Δ(r1+r2')] 및 누락 인덕턴스 변동분(ΔLσ)을 각각 독립으로 동정한다.

도 3(a)에 방형파상 동정신호(ΔId^**)를 나타내고, 도 3(b)에 ΔVd의 파형을 나타내며, 도 3(c)에 (r1+r2' ) 동기신호를 나타내고, 도 3(d)에 Lσ동기신호의 파형을 나타낸다. 도 3(a)의 방형파상 동정신호(ΔId^**)는 1차 지연회로(102)(도 2)에 의하여 상승 및 하강에 지연이 생기고 있다. 도 3(b)의 ΔVd 신호는 과도 변화기간(지연시간)(TL)과, 반전시각까지의 나머지 기설정된 기간(Tr)으로 이루어진다. 도 3(c)에 나타내는 (r1+r2') 동기신호 발생기(103)(도 2)로부터의 동기신호는, 도 3(a) 의 방형파상 동정신호와 동기하고 있고, ΔVd의 과도변화기간(TL)에서 0이 되 고, 다른 기간(Tr)에서 방형파상 동정신호가 양일 때 +1, 음일 때 -1이 되는 신호이다.

다시 도 2로 되돌아가 저항 동정부(110)는 d축 전류 제어기(20)의 출력인 전압 변동분(ΔVd)과 (r1+r2') 동기신호 발생기(103)의 출력을 승산하고, 적분기(105)가 이 승산된 신호를 적분하며, 이것에 의하여 저항변동분[Δ(r1+r2')]이 동정된다.

합성 저항 분리기(106)는, 저항 변동분[Δ(r1+r2')]의 동정값에 의거하여 Δr1과 Δr2'로 분리된다. 구체적으로는 유도전동기 정수의 1차 저항값(r1)과 2차 저항값(r2)의 변동비율이 동일하다고 가정함으로써, 수학식 (20)과 (21), 또는 수학식 (21)과 (22)를 이용하여 분리할 수 있다.

여기서 r1^*, r2^*는 1차 저항 기준값, 2차 저항 기준값이다.

한편, 누락 인덕턴스 동정부(120)는, 누락 인덕턴스 변동분(ΔLσ)의 동정을행하는 것이고, ΔVd와 Lσ동기신호 발생기(104)의 출력신호를 승산하고, 승산값을 적분기(107)에서 적분하여 누락 인덕턴스 변동분(ΔLσ)을 동정한다. 도 3(d)에 나타내는 Lσ동기신호 발생기(104)(도 2)로부터의 출력신호는, 도 3(a)에 나타내는 방형파 발생기(101)(도 2)가 생성하는 방형파 동정신호와 동기하고 있고, ΔVd의 과도변화기간(TL)에서 방형파 신호가 양일 때 +1, 음일 때 -1, ΔVd의 과도 변화기간을 포함하지 않는 다른 기간(Tr)에서 0이 되는 신호이다.

다시 도 2로 되돌아가 전압보상값(ΔVd^**)의 연산은, 전동기 정수 중, (r1+r2')에 대해서는, (r1^*+r2'^*)설정값 26과 동정된 저항 변동분[Δ(r1+r2')]을 가산한 값에, 동정신호(ΔId^**)를 승산함으로써 행한다. 한편, 누락 인덕턴스(Lσ)에 대해서는 Lσ^* 설정값 27과 동정된 누락 인덕턴스 변동분(ΔLσ)을 가산한 값에, ΔId^**의 미분값에 상당하는 미분기(108)로부터의 출력을 승산함으로써 행한다.

다음에 전압보상값(ΔVd^**)의 연산을, (r1^*+r2'^*)설정값과 Δ(r1+r2')에 관계하는 적분값[적분기(105)의 출력]의 합 및 Lσ^* 설정값과 ΔLσ에 관계하는 적분값[적분기(107)의 출력]의 합에 의거하여 행하고, 전압지령 연산기(13)에서 가산하면결과적으로 ΔVdh는 0에 수속되기 때문에, Δ(r1+r2')에 관계하는 적분값 및 ΔLσ 에 관계하는 적분값이 일정값에 수속하게 되고, 저항 변동분[Δ(r1+r2') 및 누락 인덕턴스 변동분(ΔLσ)이 각각 독립으로 동정된다. 또 합성 저항분리기(106)에 의하여 분리된 Δr1, Δr2' 및 적분기(107)의 출력인 누락 인덕턴스 변동분(ΔLσ)이 전동기 동정정수로서 산출되고, 이들 값이 설정값(r1^*, 2'^*, Lσ^*)에 가산되어 제어장치(300)의 제어정수로서 설정된다. 환언하면 전동기 동정정수에 의거하여 제어장치(300)의 제어정수가 설정된다.

이상 설명한 바와 같이 본 실시형태에 의하면, 동정된 전동기 동정정수인 저항변동분(Δr1, Δr2') 및 누락 인덕턴스 변동분(ΔLσ)과 기준값이 가산되어 제어장치(300)의 제어정수가 설정되기 때문에, 전동기 정수의 설정오차나 운전 중에 있어서의 변동에 의한 속도 및 토오크의 제어성능의 열화를 방지할 수 있다.

(제 2 실시형태)

상기한 제 1 실시형태에서는 방형파 발생기(101)를 이용하여 d축 전류지령값에 방형파상 신호(직사각형파상 신호)를 가산하였으나, 정현파 신호를 가산할 수도 있다.

제 2 실시형태의 정수 동정기에 대하여 도 4 및 도 5를 이용하여 설명한다. 도 4에서 동정 신호 발생기(200)는, 정현파 발생기(201)에 의하여 구성되어 있고, 또 (r1+r2')동기신호 발생기(203), Lσ 동기신호 발생기(204)가 도 2의 제 1 실시형태와 다르고, 그것 이외는 도 2와 동일하기 때문에 동일한 번호를 붙이고 설명을 생략한다. 먼저 동작원리를 설명한다.

수학식 (l7)의 Idh를 진폭이 Ids, 각주파수(ω)의 정현파(Ids·sinωt)라 하면, 수학식 (17)은 수학식 (24)로 변형된다.

이 수학식 (24)를 t에 대하여 0에서부터 π/ω까지 적분하면 수학식 (25)가 된다.

한편, 수학식 (24)를 t에 대하여 π/(2ω)에서부터 3π/(2ω)까지 적분하면 수학식 (26)이 된다.

따라서, d축 전류지령값에 주기적으로 변화하는 전류성분으로서 정현파를 중첩하는 경우에는, n을 정수라 하면, t=nπ/ω부터 t=(n+1)π/ω의 기간의 적분에 의하여 Δ(r1+r2')에 관계하는 성분을 연산할 수 있고, t=(n+1/2)π/ω부터 t=(n+ 3/2)π/ω까지의 기간의 적분에 의하여 ΔLσ에 관계하는 값을 연산할 수 있다. 다음에 전압 보상값(ΔVd^**)의 연산을, (r1^*+r2'^*)설정값 26과 상기 Δ(r1+r2')에 관 계하는 적분값의 합 및 Lσ^* 설정값 27과 ΔLσ에 관계하는 적분값의 합에 의거하여 행하고, 전압지령 연산기(13)에서 가산하면, ΔVds는 0에 수속되기 때문에, Δ(r1+ r2')에 관계하는 적분값 및 ΔLσ에 관계하는 적분값이 일정값에 수속되게 되고, 이 결과, 저항 변동분[Δ(r1+r2')] 및 누락 인덕턴스 변동분(ΔLσ)을 각각 독립으로 동정할 수 있다. 이상이 동작원리이다. 다음에 도 4, 도 5를 이용하여 실시예를 설명한다.

도 4의 정수 동정기(1)에서 동정신호 발생기(200)는 정현파 발생기(201)로 구성되고, 정현파 신호를 기설정된 진폭으로 출력하여 동정신호(ΔId^**)를 발생시킨다. 상기 동정신호(ΔId^**)를 d축 전류지령값(Id^*)에 가산하여 전류 기준 신호로 한다. 이 전류 기준 신호에 대한 d축 전류의 편차에 의거하여 d축 전류 제어기(20)의 출력인 전압 변동분(ΔVd)을, 정수 동정기(1)에 입력함으로써 유도전동기(30)의 저항 변동분 [Δ(r1+r2')] 및 누락 인덕턴스 변동분(ΔLσ)을 각각 독립으로 동정한다.

도 5(a)에 정현파 동정신호를 나타내고, 도 5(b)에 ΔVd의 파형을 나타내며, 도 5(c)에 (r1+r2')동기신호를 나타내고, 도 5(d)에 Lσ 동기신호를 나타낸다. 저항변동분[Δ(r1+r2')]의 동정은, 저항 동정부(110)(도 4)에서 d축 전류 제어기(20)의 출력인 전압변동분(ΔVd)과 (r1+r2')동기신호 발생기(203)(도 4)의 출력을 승산하고, 적분기(105)로 이 승산된 신호를 적분하여 동정할 수 있다. 도 5(c)에 나타내는 바와 같이, (r1+r2')동기신호 발생기(203)(도 4)의 출력신호는, 정현파 신호 와 동기하고 있고, t=nπ/ω부터 t=(n+1)π/ω까지의 기간에 있어서 정현파 신호가 양일 때 +1, 음일 때 -1이 되는 신호이다.

한편, 누락 인덕턴스 변동분(ΔLσ)의 동정은, 누락 인덕턴스 동정부(120)에서 ΔVd와 Lσ 동기신호 발생기(204)의 출력을 승산하고, 승산값을 적분기(107)에서 적분하여 동정할 수 있다. 도 5(d)에 나타내는 바와 같이 Lσ 동기신호 발생기(204)의 출력신호는, 정현파 신호에 대하여 π/2만큼 위상이 진행되어 있고, t=(n+1/2)π/ω부터 t=(n+3/2)π/ω까지의 기간에서 정현파 신호의 기울기가 양일 때 +1, 음일 때 -1이 되는 신호이다.

(변형예)

본 발명은 상기한 실시형태에 한정되는 것이 아니라, 예를 들면 이하와 같은 변형이 가능하다.

(1) 제 1 실시형태에서는 방형파상 신호를 중첩하고, 제 2 실시형태에서는 정현파 신호를 중첩하였으나, 삼각파도 주기신호이기 때문에 이 삼각파를 중첩할 수 있다. 또한 도 6에 삼각파 동정신호, ΔVd, (r1+r2')동기신호와 Lσ 동기신호의 동작파형의 일례를 나타낸다.

(2) 상기 각 실시형태에서는 속도 지령값(ωr^*)을 목표로 하는 속도제어를 행하였으나, 토오크제어를 행하는 형태도 본 발명에 포함된다.

(3) 상기 각 실시형태에서는 1차 저항값과 1차 환산 2차 저항값과의 합의 변동분[Δ(r1+r2')]을 동정하였으나, 이것은 1차 저항값의 변동분(Δr1)과 1차 환산 2차 저항값의 변동분(Δr2')과의 합(Δr1+Δr2')을 동정하는 것과 동일하다.

(4) 상기 각 실시형태에서는 1차 저항값과 1차 환산 2차 저항값과의 합의 변동분[Δ(r1+r2')]과 누락 인덕턴스의 변동분(ΔLσ)을 동정하였으나, (r1^*+r2'^*)설정값 26과 Lσ^* 설정값 27을 0으로 설정한 한 경우, 또는 설정값 26, 27을 삭제한 경우는 (r1+r2')와 Lσ의 값을 동정할 수 있다.

도 1은 본 발명의 제 1 실시형태에 의한 유도전동기의 제어장치의 구성도,

도 2는 본 발명의 제 1 실시형태의 정수 동정기의 구성도,

도 3은 본 발명의 제 1 실시형태에서의 방형파 동정신호, 동기신호의 파형을 나타내는 도,

도 4는 본 발명의 제 2 실시형태의 정수 동정기의 구성도,

도 5는 본 발명의 제 2 실시형태에서의 정현파 동정신호, 동기신호의 파형을 나타내는 도,

도 6은 본 발명의 변형예에서의 삼각파 동정신호, 동기신호의 파형을 나타내는 도면이다.

※ 도면의 주요부분에 대한 부호의 설명

1 : 정수 동정기 10 : 인버터

11 : PWM 발생기 12 : 좌표 변환기

13 : 전압지령 연산기 14 : 전류 검출기

15 : 좌표 변환기 16 : 적분기

17 : 여자전류지령 발생기 18 : 속도지령 발생기

19 : 속도 제어기 20 : d축 전류 제어기

21 : q축 전류 제어기 22 : 속도 추정기

23 : 미끄럼속도 추정기 24 : 주파수 연산기

25 : 1차 저항 설정값

26 : 1차 저항 + 1차 환산 2차 저항 설정값

27 : 누락 인덕턴스 설정값 30 : 유도전동기

100 : 동정신호 발생기 101 : 방형파 발생기

102 : 1차 지연회로 103 : r1+r2'동기신호 발생기

104 : Lσ 동기신호 발생기 105 : 적분기

106 : 합성저항 분리기 107 : 적분기

108 : 미분기 110 : 저항 동정부

120 : 누락 인덕턴스 동정부 200 : 동정신호 발생기

201 : 정현파 발생기 203 : r1+r2'동기신호 발생기

204 : Lσ 동기신호 발생기 300 : 제어장치

Claims

d축 전류 기준 지령값과 주기적으로 변화하는 주기신호의 값에 의거하여 d축 전류 기준 신호를 생성하는 회로와,

제어대상의 유도전동기에 흐르는 d축 전동기 전류와, 상기 d축 전류 기준 신호가 일치하도록, 상기 d축 전동기 전류를 제어하는 d축 전류 제어기와,

상기 d축 전동기 전류와 상기 d축 전류 기준 신호와의 편차에 의거하여, 상기유도전동기의 전동기 정수를 동정연산하고, 상기 유도전동기에 인가되는 전압을, 상기 동정연산된 전동기 정수에 의거하여 연산되는 보상전압을 이용하여 제어하는 정수 동정수단을 구비하고, 상기 동정연산된 전동기 동정정수에 의거하여, 상기 유도전동기를 제어하기 위한 제어정수를 설정하는 것을 특징으로 하는 유도전동기의 제어장치.
제 1항에 있어서,

상기 동정연산은,

상기 d축 전동기 전류와 상기 d축 전류 기준 신호와의 편차에 의거하여, 상기 d축 전동기 전류와 상기 d축 전류 기준 신호가 일치하도록, 상기 d축 전동기 전류를 제어하기 위한, 상기 유도전동기에 인가되는 전압의 d축 전압 변동분을 생성하는 상기 d축 전류 제어기의 출력을 이용하는 것을 특징으로 하는 유도전동기의 제어장치.
제 1항에 있어서,

상기 주기신호는, 방형파상 신호이고,

상기 유도전동기의 1차 저항값을 r1이라 하고, 1차 환산 2차 저항값을 r2'라 하였을 때,

상기 정수 동정수단은,

상기 방형파상 신호의 일정 진폭기간에 있어서, 상기 d축 전동기 전류와 상기 d축 전류 기준 신호와의 편차에 따른 값, 또는 상기 d축 전류 제어기의 출력인 d 축 전압 변동분을 적분함으로써 상기 전동기 정수에 포함되는 상기 1차 저항값(r1) 및 상기 1차 환산 2차 저항값(r2')의 합성저항값의 변동분[Δ(r1+r2')]을 상기 전동기 정수로서 동정연산하는 것을 특징으로 하는 유도전동기의 제어장치.
제 1항에 있어서,

상기 주기신호는, 방형파상 신호이고,

상기 정수 동정수단은, 상기 방형파상 신호의 과도 변화기간에 있어서, 상기 d축 전동기 전류와 상기 d축 전류 기준 신호와의 편차에 따른 값, 또는 상기 d축 전류 제어기의 출력인 d축 전압 변동분을 적분함으로써 상기 유도전동기의 1차 환산 누락 인덕턴스의 변동분을 상기 전동기 정수로서 동정연산하는 것을 특징으로 하는 유도전동기의 제어장치.
제 1항에 있어서,

상기 주기신호는, 각주파수(ω)의 정현파신호, 또는 삼각파신호이고,

상기 정수 동정수단은, n을 정수라 하였을 때, 상기 정현파신호 또는 상기 삼각파신호를 nπ/ω부터 (n+1)π/ω까지의 기간에 있어서, 상기 d축 전동기 전류와 상기 d축 전류 기준 신호와의 편차에 따른 값, 또는 상기 d축 전류 제어기의 출력인 d축 전압 변동분의 부호를, 상기 주기신호가 양일 때 동일 부호, 음일 때 다른 부호로 하여 적분함으로써, 상기 유도전동기의 1차 저항과 1차 환산 2차 저항과의 합성저항값의 변동분을 동정연산하고, 또는 (n+1/2)π/ω부터 (n+3/2)π/ω까지의 기간에 있어서, 상기 편차에 따른 값, 또는 상기 d축 전압 변동분의 부호를, 상기 주기신호가 양일 때 동일 부호, 음일 때 다른 부호로 하여 적분함으로써, 상기 유도전동기의 누락 인덕턴스의 변동분을 상기 전동기 정수로서 동정연산하는 것을 특징으로 하는 유도전동기의 제어장치.
제 3항 또는 제 5항에 있어서,

상기 유도전동기의 1차 저항값을 r1이라 하고, 1차 환산 2차 저항값을 r2'라 하며, 변동전의 1차 저항 기준값을 r1^*이라 하고, 2차 저항 기준값을 r2^*라 하였을 때,

1차 저항 변동분(Δr1) 및 1차 환산 2차 저항 변동분(Δr2')은,

상기 합성저항값의 변동분[Δ(r1+r2')]으로부터 상기 기준값(r1^*, r2^*)을 이용하여 분리연산되는 것을 특징으로 하는 유도전동기의 제어장치.
제 6항에 있어서,

변동전의 기준값인 1차 저항 설정값(r1^*)에 상기 1차 저항 변동분(Δr1)을 가산하고, 또는 변동전의 기준값인 1차 환산 2차 저항 설정값(r2'^*)에 상기 1차 환산 2차 저항 변동분(Δr2')을 가산하여 상기 제어정수를 구하는 것을 특징으로 하는 유도전동기의 제어장치.
제 1항에 있어서,

상기 주기신호는, 방형파상 신호이고,

상기 유도전동기의 1차 저항값을 r1이라 하고, 1차 환산 2차 저항값을 r2'라 하였을 때,

상기 정수 동정수단은,

상기 방형파상 신호의 일정 진폭기간에 있어서, 상기 d축 전동기 전류와 상기 d축 전류 기준 신호와의 편차에 따른 값, 또는 상기 d축 전류 제어기의 출력인 d축 전압 변동분을 적분함으로써, 상기 전동기 정수에 포함되는 상기 1차 저항값(r1) 및 상기 1차 환산 2차 저항값(r2')의 합성저항값(r1+r2')을 상기 전동기 정수로서 동정연산하는 것을 특징으로 하는 유도전동기의 제어장치.
제 1항에 있어서,

상기 주기신호는, 방형파상 신호이고,

상기 정수 동정수단은, 상기 방형파상 신호의 과도 변화기간에 있어서 상기 d축 전동기 전류와 상기 d축 전류 기준 신호와의 편차에 따른 값, 또는 상기 d축 전류 제어기의 출력인 d축 전압 변동분을 적분함으로써, 상기 유도전동기의 1차 환산 누락 인덕턴스를 상기 전동기 정수로서 동정연산하는 것을 특징으로 하는 유도전동기의 제어장치.
제 1항에 있어서,

상기 주기신호는, 각주파수(ω)의 정현파신호, 또는 삼각파신호이고,

상기 정수 동정수단은, n을 정수라 하였을 때, 상기 정현파신호 또는 상기 삼각파신호를 nπ/ω부터 (n+1)π/ω까지의 기간에 있어서, 상기 d축 전동기 전류와 상기 d축 전류 기준 신호와의 편차에 따른 값, 또는 상기 d축 전류 제어기의 출력인 d축 전압 변동분의 부호를, 상기 주기신호가 양일 때 동일 부호, 음일 때 다른 부호로 하여 적분함으로써 상기 유도전동기의 1차 저항과 1차 환산 2차 저항과의 합성저항값을 동정연산하고, 또는 (n+1/2)π/ω부터 (n+3/2)π/ω까지의 기간에 있어서, 상기 편차에 따른 값, 또는 상기 d축 전압변동분의 부호를, 상기 주기신호가 양일 때 동일 부호, 음일 때 다른 부호로 하여 적분함으로써 상기 유도전동기의 누락 인덕턴스를 상기 전동기 정수로서 동정연산하는 것을 특징으로 하는 유도전동기의 제어장치.
제 8항 또는 제 10항에 있어서,

상기 유도전동기의 1차 저항값을 r1이라 하고, 1차 환산 2차 저항값을 r2'라 하며, 변동전의 1차 저항 기준값을 r1^*이라 하고, 2차 저항 기준값을 r2^*라 하였을 때,

1차 저항(r1) 및 1차 환산 2차 저항(r2')은,

상기 합성저항값(r1+r2')으로부터 상기 기준값(r1^*, r2^*)을 이용하여 분리 연산되는 것을 특징으로 하는 유도전동기의 제어장치.