KR100908777B1 - 종형 뱃치 처리 장치 및 반도체 처리 시스템 - Google Patents

종형 뱃치 처리 장치 및 반도체 처리 시스템 Download PDF

Info

Publication number
KR100908777B1
KR100908777B1 KR1020060015506A KR20060015506A KR100908777B1 KR 100908777 B1 KR100908777 B1 KR 100908777B1 KR 1020060015506 A KR1020060015506 A KR 1020060015506A KR 20060015506 A KR20060015506 A KR 20060015506A KR 100908777 B1 KR100908777 B1 KR 100908777B1
Authority
KR
South Korea
Prior art keywords
processing
region
gas
vertical batch
semiconductor
Prior art date
Application number
KR1020060015506A
Other languages
English (en)
Other versions
KR20060093057A (ko
Inventor
히로유끼 마쯔우라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20060093057A publication Critical patent/KR20060093057A/ko
Application granted granted Critical
Publication of KR100908777B1 publication Critical patent/KR100908777B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/139—Associated with semiconductor wafer handling including wafer charging or discharging means for vacuum chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/14—Wafer cassette transporting

Abstract

종형 뱃치 처리 장치는 복수의 피처리체 상의 반도체 산화막을 제거하기 위해, 상기 반도체 산화막보다도 용이하게 분해 혹은 승화하는 중간체막으로 상기 반도체 산화막을 변환하도록 구성된다. 이 장치는, 처리 영역의 외측에 배치된 제1 공급구로부터 상기 처리 영역에 대해 제1 처리 가스를 공급하는 제1 처리 가스 공급계와, 상기 제1 공급구와 상기 처리 영역 사이에 배치된 제2 공급구로부터 상기 처리 영역에 대해 제2 처리 가스를 공급하는 제2 처리 가스 공급계를 포함한다. 상기 제1 공급구와 상기 제2 공급구 사이에, 상기 제1 처리 가스를 여기함으로써 제1 활성종을 생성하는 플라즈마 생성 영역이 배치된다. 상기 제1 활성종과 상기 제2 처리 가스의 반응에 의해, 상기 중간체막을 형성하기 위해 상기 반도체 산화막과 반응하는 반응 물질이 생성된다.
Figure R1020060015506
산화막, 가스 공급계, 처리 가스, 플라즈마 생성 영역, 중간체막

Description

종형 뱃치 처리 장치 및 반도체 처리 시스템{VERTICAL BATCH PROCESSING APPARATUS AND SEMICONDUCTOR PROCESSING SYSTEM}
도1은 본 발명의 제1 실시 형태에 관한 반도체 처리 시스템을 도시한 개략 사시도.
도2는 도1에 도시한 처리 시스템의 개략 횡단 평면도.
도3은 도1에 도시한 처리 시스템의 종형 뱃치 주처리 장치를 도시한 개략 종단 측면도.
도4는 도1에 도시한 처리 시스템의 전처리 영역측을 도시한 종단 측면도.
도5는 도1에 도시한 처리 시스템의 막 변환 장치(종형 뱃치 전처리 장치)를 도시한 종단 측면도.
도6은 도5에 도시한 막 변환 장치의 횡단 평면도.
도7은 도5에 도시한 막 변환 장치의 정류판을 도시한 평면도.
도8은 도1에 도시한 처리 시스템의 열처리 장치를 도시한 종단 측면도.
도9는 실리콘 산화막과 실리콘막에 대한 에칭량의 온도 의존성을 나타낸 그래프.
도10은 규불화 암모늄의 증기압 곡선을 나타낸 그래프.
도11은 도1에 도시한 처리 시스템에서 사용 가능한 제1 실시 형태의 변경예에 관한 막 변환 장치(종형 뱃치 전처리 장치)를 도시한 종단 측면도.
도12의 (a) 및 (b)는 도11에 도시한 막 변환 장치의 플라즈마 생성 영역의 다른 2개의 태양을 확대하여 도시한 횡단 평면도.
도13은 본 발명의 제2 실시 형태에 관한 반도체 처리 시스템을 도시한 개략 사시도.
도14는 도13에 도시한 처리 시스템의 개략 횡단 평면도.
도15는 도13에 도시한 처리 시스템의 종형 뱃치 전처리 장치를 도시한 종단 측면도.
도16은 도13에 도시한 처리 시스템에서 사용 가능한 제2 실시 형태의 변경예에 관한 종형 뱃치 전처리 장치를 도시한 종단 측면도.
도17은 본 발명의 제3 실시 형태에 관한 반도체 처리 시스템을 도시한 개략 사시도.
도18은 도17에 도시한 처리 시스템의 개략 횡단 평면도.
도19는 도17에 도시한 처리 시스템의 종형 뱃치 전처리 장치를 도시한 종단 측면도.
도20은 도17에 도시한 처리 시스템에서 사용 가능한 제3 실시 형태의 변경예에 관한 종형 뱃치 전처리 장치를 도시한 종단 측면도.
<도면의 주요 부분에 대한 부호의 설명>
2 : 처리 시스템
4 : 하우징
5 : 핸들링 영역
6 : 분리벽
8 : 주처리 영역
10 : 전처리 영역
12 : 개구
14 : 슬라이드 도어
16 : I/O 테이블
18 : 반송 용기
20 : 반송 포트 유닛
30 : 진공 배기 라인
40 : 주처리 장치
42 : 막 변환 장치
44 : 열처리 장치
46 : 이동 탑재 아암 유닛
50 : 보트 시프터
62 : 매니폴드
64 : 히터
66, 90 : 웨이퍼 보트
72, 92 : 덮개
74 : 회전축
80 : 밀봉 부재
94 : 처리 용기
106 : 공급 헤드 영역
114, 116 : 공급 파이프
118 : 도파관
120 : 마이크로파 발생기
121 : 플라즈마 생성 영역
124 : 정류판
128 : 배기 버퍼 영역
130 : 진공 배기계
132 : 압력 제어 밸브
136 : 냉각 기구
138 : 열매체 통로
140 : 냉각 매체원
142 : 셔터 부재
144 : 제어부
166 : 석영 튜브
168 : 온도 측정 소자
[문헌 1] 일본 특허 공개 제2003-133284호 공보
[문헌 2] 일본 특허 공개 제2001-284307호 공보
[문헌 3] 일본 특허 공개 제2002-100574호 공보
본 발명은 반도체 웨이퍼 등의 피처리체 상의 반도체 산화막을 제거하기 위해 사용되는 종형 뱃치(batch) 처리 장치와, 상기 장치를 포함하는 반도체 처리 시스템 등에 관한 것이다. 여기서, 반도체 처리라 함은, 웨이퍼나 LCD(Liquid Crystal Display)나 FPD(Flat Panel Display)용 글래스 기판 등의 피처리체 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 상기 피처리체 상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 다양한 처리를 의미한다.
반도체 집적 회로를 구성하는 반도체 디바이스의 제조에 있어서는, 피처리체, 예를 들어 반도체 웨이퍼에 성막, 산화, 확산, 개질, 어닐, 에칭 등의 각종 처리가 실시된다. 이들 처리는, 종형의(이른바, 뱃치식의) 처리 장치에 있어서 행할 수 있다. 이 경우, 우선 반도체 웨이퍼가 웨이퍼 카세트로부터 종형의 웨이퍼 보트 상에 이동 탑재되어 다단으로 지지된다. 예를 들어, 웨이퍼 카세트에는 25매의 웨이퍼를 수용할 수 있고, 웨이퍼 보트에는 30 내지 150매의 웨이퍼를 적재할 수 있다. 다음에, 웨이퍼 보트가 처리 용기의 하방으로부터 그 내부에 로드되는 동시에, 처리 용기가 기밀하게 폐쇄된다. 다음에, 처리 가스의 유량, 처리 압력, 처리 온도 등의 각종 처리 조건이 제어된 상태에서 소정의 처리가 행해진다.
최근, 반도체 집적 회로의 가일층의 동작 속도의 고속화, 고집적화, 고미세화 및 박막화의 요구가 강해지고 있다. 예를 들어, 게이트 절연막 등의 박막의 성막 처리의 경우, 처리 전에 반도체 웨이퍼 표면에 자연 산화막(웨이퍼가 Si인 경우는 SiO2)이 존재하는 경우가 있다. 자연 산화막은, 반도체 디바이스의 전기적 특성을 열화시키거나, 혹은 반도체 디바이스가 불량품이 되는 원인이 된다. 그래서, 각 처리를 행하기 직전에 반도체 웨이퍼 표면에 부착되어 있는 자연 산화막을 제거하고, 웨이퍼 표면의 활성 상태를 유지한 상태에서 이 표면에 성막을 행하는 것이 바람직하다.
자연 산화막을 제거하는 방법으로서, HF 베이퍼나 희석 HF액을 이용한 습식법에 의해 자연 산화막을 직접적으로 제거하는 방법이 알려져 있다. 그러나, 이 경우에는 웨이퍼 표면에 불소가 잔류하기 때문에 바람직하지 않다. 그래서, 일본 특허 공개 제2003-133284호 공보(특허 문헌1)는, 건식법에 의한 자연 산화막의 제거 기술을 개시한다. 이 기술에서는, 우선 플라즈마에 의해 활성화된 활성종(래디컬)과 불소계의 에칭 가스, 예를 들어 NF3을 반응시켜 중간 물질(NHxFy : x, y는 정수)을 형성한다. 다음에, 이 중간 물질과 자연 산화막을 반응시켜 규불화 암모늄[(NH4)2 SiF6]으로 이루어지는 중간체막을 형성한다. 다음에, 이 중간체막을 가열함으로써 이를 분해 혹은 승화시켜 가스로서 제거한다.
특허 문헌 1에 개시되는 기술에 있어서는, 프로세스 챔버와 가열 챔버가 상 하로 연통 가능하게 배치된다. 그러나, 규불화 암모늄을 형성하는 장치 구조나 재질이 명확하지 않다. 또한, 웨이퍼의 반입으로부터 처리를 경유하여 반출하기까지의 반송 루트가 시스템적으로 명확하지 않다.
일본 특허 공개 제2001-284307호 공보(특허 문헌 2)에도 관련 기술이 개시된다. 특허 문헌 2에 개시되는 기술에서는, 종형의 반응실의 일측에 반응실과 연통된 종형의 부가 챔버가 배치된다. 부가 챔버에 H2 가스나 N2 가스가 공급되는 동시에 그 상단부로부터 마이크로파가 조사되어 상기 가스가 플라즈마화된다. 이 경우에는, 상기 가스를 충분히 활성화할 수 없을 가능성이 있다.
일본 특허 공개 제2002-100574호 공보(특허 문헌 3)에도 관련 기술이 개시된다. 특허 문헌 3에 개시되는 기술에서는, 종형의 처리실 내로 그 측면측으로부터 활성종과 에칭 가스가 공급된다. 이 경우, 이 처리실 내의 배기를 처리실의 하부 방향으로부터 행하도록 하고 있으므로 처리실 내의 흐름에 치우침이 발생된다.
본 발명의 목적은, 반도체 웨이퍼 등의 피처리체 상의 반도체 산화막을 제거하기 위해 높은 신뢰성으로 사용 가능한 종형 뱃치 처리 장치와, 상기 장치를 포함하는 반도체 처리 시스템을 제공하는 것을 목적으로 한다.
본 발명의 제1 시점은, 복수의 피처리체 상의 반도체 산화막을 제거하기 위해 상기 반도체 산화막보다도 용이하게 분해 혹은 승화하는 중간체막으로 상기 반도체 산화막을 변환하도록 구성된 종형 뱃치 처리 장치이며,
상기 피처리체를 수납하는 기밀한 처리 영역을 형성하도록 구성된 처리 용기와,
상기 처리 영역 내에서 상기 피처리체를 서로 간격을 두고 적층된 상태로 보유 지지하는 홀더와,
상기 처리 영역의 외측에 배치된 제1 공급구로부터 상기 처리 영역에 대해 제1 처리 가스를 공급하는 제1 처리 가스 공급계와,
상기 제1 공급구와 상기 처리 영역 사이에 배치된 제2 공급구로부터 상기 처리 영역에 대해 제2 처리 가스를 공급하는 제2 처리 가스 공급계와,
상기 제1 공급구와 상기 제2 공급구 사이에 배치되고, 상기 제1 처리 가스를 여기함으로써 제1 활성종을 생성하는 플라즈마 생성 영역과,
상기 처리 영역을 사이에 두고 상기 제2 공급구와 대향하는 위치에 배치된 배기구로부터 상기 처리 영역 내를 진공 배기하는 배기계를 구비하고,
상기 제1 활성종과 상기 제2 처리 가스의 반응에 의해 상기 중간체막을 형성하기 위해 상기 반도체 산화막과 반응하는 반응 물질이 생성된다.
본 발명의 제2 시점은, 반도체 처리 시스템이며,
밀폐 상태의 핸들링 영역을 형성하도록 구성된 하우징과,
복수의 피처리체를 수용 가능한 반송 용기를 배치하도록 상기 하우징 상에 배치되고, 상기 핸들링 영역 내의 밀폐 상태를 깨는 일 없이 상기 반송 용기를 상기 핸들링 영역에 대해 개방할 수 있도록 구성되는 반송 포트 유닛과,
상기 피처리체에 대해 반도체 처리를 실시하기 위해 상기 하우징에 접속된 종형 뱃치 주처리 장치와,
상기 피처리체에 대해 전처리를 실시하기 위해 상기 하우징에 접속되고, 상기 피처리체 상의 반도체 산화막을 제거하기 위해 상기 반도체 산화막보다도 용이하게 분해 혹은 승화하는 중간체막으로 상기 반도체 산화막을 변환하도록 구성된 종형 뱃치 전처리 장치와,
상기 핸들링 영역 내에 배치되고, 상기 반송 용기와 상기 종형 뱃치 주처리 장치와 상기 종형 뱃치 전처리 장치 사이에서 상기 피처리체를 직접적 혹은 간접적으로 반송하는 반송 기구를 구비하고,
상기 종형 뱃치 전처리 장치는,
상기 피처리체를 수납하는 기밀한 처리 영역을 형성하도록 구성된 처리 용기와,
상기 처리 영역 내에서 상기 피처리체를 서로 간격을 두고 적층된 상태로 보유 지지하는 홀더와,
상기 처리 영역의 외측에 배치된 제1 공급구로부터 상기 처리 영역에 대해 제1 처리 가스를 공급하는 제1 처리 가스 공급계와,
상기 제1 공급구와 상기 처리 영역 사이에 배치된 제2 공급구로부터 상기 처리 영역에 대해 제2 처리 가스를 공급하는 제2 처리 가스 공급계와,
상기 제1 공급구와 상기 제2 공급구 사이에 배치되고, 상기 제1 처리 가스를 여기함으로써 제1 활성종을 생성하는 플라즈마 생성 영역과,
상기 처리 영역을 사이에 두고 상기 제2 공급구와 대향하는 위치에 배치된 배기구로부터 상기 처리 영역 내를 진공 배기하는 배기계를 구비하고,
상기 제1 활성종과 상기 제2 처리 가스의 반응에 의해 상기 중간체막을 형성하기 위해 상기 반도체 산화막과 반응하는 반응 물질이 생성된다.
이하에, 본 발명의 실시 형태에 대해 도면을 참조하여 설명한다. 또한, 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는 동일 부호를 붙이고, 중복 설명은 필요한 경우에만 행한다.
<제1 실시 형태>
[반도체 처리 시스템]
도1은 본 발명의 제1 실시 형태에 관한 반도체 처리 시스템을 도시한 개략 사시도이다. 도2는 도1에 도시한 처리 시스템의 개략 횡단 평면도이다. 도1 및 도2에 도시한 바와 같이, 이 처리 시스템(2)은 전체가 입방체 혹은 직방체와 같은 상자 형상으로 형성된 기밀성의 하우징(4)을 갖는다. 『하우징(4)의 내부에는, 피처리체인 반도체(전형적으로는 실리콘) 웨이퍼를 취급하기 위한 밀폐 상태의 핸들링 영역(5)이 형성된다.』 하우징(4)은, 예를 들어 알루미늄 등의 금속 재료에 의해 성형되고, 그 내면은 예를 들어 내부식성의 피막, 예를 들어 알루마이트 피막(산화 알루미늄)에 의해 피복된다. 또한, 하우징(4)을, 예를 들어 스테인레스 스틸 등의 다른 금속으로 형성하도록 해도 좋다.
도2에 도시한 바와 같이, 핸들링 영역(5)은 분리벽(6)에 의해 주처리 영역(8)과 전처리 영역(10)의 2개의 방으로 기밀하게 구획 분리된다. 분리벽(6)은, 예 를 들어 알루미늄 등의 금속 재료에 의해 성형되고, 그 표면이 알루마이트 등의 내부식성의 피막에 의해 피복된다. 분리벽(6)에는, 피처리체인 반도체 웨이퍼를 삽통할 수 있는 크기의 횡폭을 갖는 개구(12)가 형성된다. 개구(12)는 구동부(도시하지 않음)에 연결된 슬라이드 도어(14)에 의해 개폐된다. 슬라이드 도어(14)의 주변부에는 O링 등으로 이루어지는 밀봉 부재(14A)가 부착되어, 슬라이드 도어(14)를 폐쇄하였을 때의 기밀성이 확보된다.
주처리 영역(8)을 구획하는 하우징(4)의 벽의 외측, 구체적으로는 전방측에는, 선반 형상으로 이루어진『I/O 테이블』(16)이 배치된다. I/O 테이블(16)은 피처리체인 반도체 웨이퍼(W)를 복수매, 예를 들어 10매 내지 25매 정도 수용 가능한 카세트 등의 반송 용기(18)를 적재할 수 있도록 구성된다. 도1 및 도2에 있어서는, I/O 테이블(16) 상에는 2개의 반송 용기(18)가 적재된다.
I/O 테이블(16)과 주처리 영역(8) 사이의 하우징(4)의 벽에는, 반송 포트 유닛(20)이 배치된다. 『반송 포트 유닛(20)은 핸들링 영역(5) 내의 밀폐 상태를 깨는 일 없이, 반송 용기(18)를 핸들링(5)에 대해 개방할 수 있도록 구성된다.』 구체적으로는, 반송 포트 유닛(20)은 하우징(4)의 벽을 관통하도록 배치된 로드 로크 박스(22)를 갖는다. 로드 로크 박스(22)의 양측에는, 게이트 밸브(24, 26)에 의해 기밀하게 폐쇄되는 개구가 각각 형성된다. 로드 로크 박스(22)는, 내부에 반송 용기(18)를 수용하는 크기로 설정된다. 한 쪽 대기측의 게이트 밸브(24)를 개방 상태로 함으로써, I/O 테이블(16)과 로드 로크 박스(22)의 사이에서 반송 용기(18)의 반출입을 행한다. 다른 쪽 주처리 영역(8)측의 게이트 밸브(26)를 개방 상태로 함 으로써, 로드 로크 박스(22) 내에 설치된 반송 용기(18) 내와 주처리 영역(8) 내의 사이에서 웨이퍼(W)의 반출입을 행한다.
로드 로크 박스(22)에는 내부에 불활성 가스로서 예를 들어 N2 가스를 공급하는 불활성 가스 라인(28)과, 내부를 진공 배기하는 진공 배기 라인(30)이 접속된다. 주처리 영역(8)에는 내부에 불활성 가스로서 예를 들어 N2 가스를 공급하는 불활성 가스 라인(32)과, 내부를 진공 배기하는 진공 배기 라인(36)이 접속된다. 전처리 영역(10)에는, 내부에 불활성 가스로서 예를 들어 N2 가스를 공급하는 불활성 가스 라인(34)과, 내부를 진공 배기하는 진공 배기 라인(38)이 접속된다.
주처리 영역(8)의 깊이측의 천정부에는, 웨이퍼(W)에 대해 주반도체 처리를 실시하기 위한 주처리 장치(종형 뱃치 주처리 장치)(40)가 접속된다. 주반도체 처리는, 예를 들어 웨이퍼(W)의 표면에『게이트 절연막용 실리콘 산화막, 전극용 폴리실리콘막, 선택 에피층』등을 형성하는 성막 처리로 이루어진다.
전처리 영역(10)의 천정부에는, 막 변환 장치(종형 뱃치 전처리 장치)(42)와 열처리 장치(종형 뱃치 열처리 장치)(44)가 나란히 접속된다. 본 실시 형태에서는, 막 변환 장치(42)가 전방측에 배치되고, 열처리 장치(44)가 후방측에 배치된다. 막 변환 장치(42)는, 웨이퍼 표면에 존재하는 자연 산화막(SiO2)을 보다 용이하게 분해 혹은 승화하는 중간체막으로 변환하는 처리(중간체막 형성 공정)를 행한다. 열처리 장치(44)는 중간체막을 가열함으로써 분해 혹은 승화시켜 제거하는 처리(중간체막 제거 공정)를 행한다. 막 변환 장치(42)와 열처리 장치(44)는 각각 다양한 구성예가 존재하며, 그 상세에 대해서는 후술한다.
중간체막 형성 공정과 중간체막 제거 공정에서, 이른바 전처리가 구성된다. 이 전처리를 행함으로써, 웨이퍼 표면에 형성되어 있던 자연 산화막이 완전히 제거되어, 웨이퍼 표면이 활성화된 상태가 된다. 이 표면이 활성화 상태가 된 웨이퍼 상에, 주처리 장치(40)에 의해 소정의 박막, 예를 들어 게이트 절연막 등이 퇴적된다.
반송 용기(18), 주처리 영역(8) 및 전처리 영역(10) 사이에서 웨이퍼(W)를 반송하기 위해, 주처리 영역(8) 내에는 로드 로크 박스(22)에 면하여 이동 탑재 아암 유닛(46)이 배치된다. 이동 탑재 아암 유닛(46)은, 예를 들어 굴신(屈伸) 및 회전(선회) 가능한 다관절 아암을 구비한다. 다관절 아암은, 예를 들어 볼나사 등으로 이루어지는 수직 구동부(48)에 부착되어 상하 이동 가능해진다. 이동 탑재 아암 유닛(46)은, 선단부에 설치한 피크(46A)에 의해 웨이퍼(W)를 보유 지지하고, 후술하는 주처리 장치(40)의 웨이퍼 보트나 막 변환 장치(42)의 웨이퍼 보트에 대해 웨이퍼(W)의 이동 탑재를 행한다.
도4는 도1에 도시한 처리 시스템(2)의 전처리 영역(10)측을 도시한 종단 측면도이다. 막 변환 장치(42)와 열처리 장치(44)는, 처리 용기의 하단부의 로드 포트를 폐쇄하는 덮개(92) 및 웨이퍼 보트(홀더)(90)를 공용한다. 웨이퍼 보트(90)에는, 한번에 복수매의 웨이퍼에 대해 처리를 실시하기 위해 복수매, 예를 들어 20 내지 100매 정도의 웨이퍼를 다단으로 보유 지지하도록 구성된다. 전처리 영역(10)의 바닥부에는, 덮개(92) 및 웨이퍼 보트(90)를 이동시키기 위한 보트 시프터 (50)(도2 참조)가 배치된다. 구체적으로는, 보트 시프터(50)는 웨이퍼 보트(90) 등을 상하 방향으로 승강시키는 예를 들어 수직 볼나사 등으로 이루어지는 수직 구동부(50A)와, 수직 구동부(50A)의 전체를 수평 방향으로 이동시키는 예를 들어 수평 볼나사 등으로 이루어지는 수평 구동부(50B)를 포함한다. 따라서, 보트 시프터(50), 막 변환 장치(42)와 열처리 장치(44) 사이에서 웨이퍼 보트(90) 등을 이동시킬 수 있는 동시에, 웨이퍼 보트(90)를 각 장치(42, 44) 내에 각각 로드 및 언로드할 수 있다.
처리 시스템(2)의 전체 동작은, 예를 들어 컴퓨터로 이루어지는 시스템 제어부(52)(도2 참조)에 의해 제어된다. 시스템 제어부(52)는, 처리 시스템(2)의 동작 전체를 제어하기 위한 프로그램을 기억하는 기억 매체를 포함하는 기억부(54)를 갖는다. 기억 매체는, 예를 들어 자기 디스크[가요성 디스크, 하드디스크(일예는 기억부(54)에 포함되는 하드디스크) 등], 광디스크(CD, DVD 등), 마그네트 옵티칼 디스크(MO 등), 반도체 메모리 등이다. 처리 시스템(2)의 동작을 제어하는 컴퓨터는, 기억 매체에 기억된 프로그램 지령을 판독하고, 이를 프로세서 상에서 실행함으로써 다양한 처리를 실행한다.
[주처리 장치]
도3은 도1에 도시한 처리 시스템(2)의 주처리 장치(종형 뱃치 주처리 장치)(40)를 도시한 개략 종단 측면도이다. 주처리 장치(40)는 이 전체가 예를 들어 주처리 영역(8)의 천정판(4A)(도1 참조)에 의해 지지된다. 주처리 장치(40)는, 웨이퍼(W)를 수용하는 기밀한 처리 영역을 형성하므로, 예를 들어 하단부가 개방된 석영제의 원통체로 이루어지는 종형 처리 용기(60)를 갖는다. 처리 용기(60)의 천정부에는 배기구가 형성되고, 배기구에 예를 들어 직각으로 횡방향으로 굴곡된 배기 라인(86)이 연속 설치된다. 배기 라인(86)에는 압력 제어 밸브 및 진공 펌프 등이 개재 설치된 진공 배기계(도시하지 않음)가 접속된다. 이 배기계에 의해, 처리 용기(60) 내를 진공 배기할 수 있다.
처리 용기(60)의 하단부는, 예를 들어 스테인레스 스틸제의 통체 형상의 매니폴드(62)에 의해 지지된다. 처리 용기(60)의 하단부와 매니폴드(62)의 상단부 사이에는, O링 등의 밀봉 부재(82)가 개재되어 이 부분의 기밀성이 유지된다. 매니폴드(62)의 하단부에는 덮개(72)에 의해 개폐되는 로드 포트가 형성되고, 이를 통해 웨이퍼 보트(홀더)(66)가 로드 및 언로드된다. 『 웨이퍼 보트(66)는 석영제이고, 예를 들어 20 내지 100매 정도의 웨이퍼(W)를 대략 같은 피치로 다단으로 지지 가능해진다.』
웨이퍼 보트(66)는 석영제의 보온통(70)을 거쳐서 회전대(68) 상에 적재된다. 회전대(68)는 매니폴드(62)의 하단부 로드 포트를 개폐하는 덮개(72)를 관통하는 회전축(74)의 상단부에 지지된다. 덮개(72)의 회전축(74)이 관통하는 부분에는, 예를 들어 자성 유체 시일(76)이 개재 설치되어, 회전축(74)을 기밀하게 밀봉하면서 회전 가능하게 지지한다. 덮개(72)의 주변부와 매니폴드(62)의 하단부 사이에는, 예를 들어 O링 등으로 이루어지는 밀봉 부재(80)가 개재 설치되어 처리 용기(60) 내의 밀봉성을 유지한다. 회전축(74)은, 예를 들어 보트 엘리베이터 등의 승강 기구(78)에 지지된 아암(78A)의 선단부에 배치된 회전 구동부(77)에 부착된 다. 승강 기구(78)에 의해 웨이퍼 보트(66) 및 덮개(72) 등이 일체적으로 승강된다.
처리 용기(60)의 측부에는, 이를 둘러싸도록 원통 형상의 히터(64)가 배치된다. 히터(64)에 의해, 처리 용기(60) 내의 처리 영역의 분위기가 가열되고, 따라서 처리 영역 내의 반도체 웨이퍼(W)가 가열된다. 히터(64)의 외주에는 단열재가 배치되어 열적 안정성이 확보된다. 매니폴드(62)에는 각종 가스(성막용 처리 가스나 N2 가스 등의 불활성 가스)를 처리 용기(60) 내에 공급하기 위한 각종 가스 공급계(84)가 접속된다.
주처리 장치(40)는 장치 전체의 동작을 제어하는 컴퓨터 등으로 이루어지는 제어부(88)를 구비한다. 제어부(88)는 시스템 제어부(52)의 지배하에서 동작하고, 자연 산화막이 제거된 웨이퍼 표면 상에 소정의 성막 처리를 실시하도록 주처리 장치(40)의 동작을 제어한다. 제어부(88)는 이에 부수되는 기억부(90)에 미리 기억된, 성막 처리의 처리 레시피, 예를 들어 형성되는 막의 막 두께나 조성에 따라서 성막 처리를 행한다. 이 기억부에는 또한, 처리 가스 유량과 막의 막 두께나 조성과의 관계 등이 미리 제어 데이터로서 기억된다. 따라서, 제어부(88)는 이들 기억된 처리 레시피나 제어 데이터를 기초로 하여 가스 공급계, 배기계, 승강 기구. 히터 등을 제어할 수 있다.
[막 변환 장치]
도5는 도1에 도시한 처리 시스템(2)의 막 변환 장치(종형 뱃치 전처리 장치 )(42)를 도시한 종단 측면도이다. 도6은 도5에 도시한 막 변환 장치(42)의 횡단 평면도이다. 막 변환 장치(42)는 이 전체가 예를 들어 전처리 영역(10)의 천정판(4B)(도1 참조)에 의해 지지된다. 막 변환 장치(42)는 웨이퍼(W)를 수용하는 기밀한 처리 영역(95)을 형성하기 위해, 예를 들어 하단부가 개방된 원통체로 이루어지는 종형 처리 용기(94)를 갖는다. 처리 용기(94)의 하단부에는 덮개(92)에 의해 개폐되는 로드 포트(94A)(도4 참조)가 형성되고, 이를 통해 웨이퍼 보트(90)(홀더)가 로드 및 언로드된다.
처리 용기(94) 및 덮개(92)는 각각 예를 들어 알루미늄 등의 금속 재료로 이루어지고, 각각의 내면은 후술하는 제2 처리 가스(할로겐 원소를 포함하는 가스)에 대해 내부식성이 큰 막, 예를 들어 알루마이트 피막(Al2O3)에 의해 피복된다. 또한, 처리 용기(94)는 접지된다. 웨이퍼 보트(90)는 예를 들어 알루미늄 등의 금속 재료로 이루어지고, 그 표면은 제2 처리 가스에 대해 내부식성이 큰 막, 예를 들어 알루마이트 피막에 의해 피복된다. 웨이퍼 보트(90)는, 예를 들어 20 내지 100매 정도의 웨이퍼(W)를 대략 같은 피치로 다단으로 지지 가능해진다.
웨이퍼 보트(90)는 회전대(102) 상에 적재되고, 회전대(102)는 덮개(92)를 관통하는 회전축(100)의 상단부에 지지된다. 덮개(92)의 회전축(100)이 관통하는 부분에는, 예를 들어 자성 유체 시일(98)이 개재 설치되어, 회전축(100)을 기밀하게 밀봉하면서 회전 가능하게 지지한다. 덮개(92)의 주변부와 처리 용기(94)의 하단부 사이에는, 예를 들어 O링 등으로 이루어지는 밀봉 부재(96)가 개재 설치되어 처리 용기(94) 내의 밀봉성을 유지한다. 회전축(100)은, 예를 들어 보트 시프터(50)의 수직 구동부(50A)의 아암(104)의 선단부에 배치된 회전 구동부(99)에 부착된다. 수직 구동부(50A)에 의해, 웨이퍼 보트(90) 및 덮개(92) 등이 일체적으로 승강된다.
처리 용기(94)의 일측벽에는, 처리 용기(94)에 일체적으로 부착된 벽 부분에 의해 외측으로 돌출하는 세로로 긴 공급 헤드 영역(106)이 형성된다. 공급 헤드 영역(106)의 길이는, 웨이퍼 보트(90)의 높이 방향의 대략 전체의 길이를 커버할 수 있는 길이로 설정된다. 공급 헤드 영역(106)에는 처리 용기(94) 내에 제1 처리 가스(질소 원자 및 수소 원자를 포함하는 가스)를 공급하는 제1 가스 공급계(122)와, 처리 용기(94) 내에 제2 처리 가스(할로겐 원소를 포함하는 가스)를 공급하는 제2 가스 공급계(108)가 접속된다. 제1 처리 가스는 플라즈마화에 의해 활성화된 상태로 공급 헤드 영역(106)에 공급되는 한편, 제2 처리 가스는 플라즈마화되지 않은 상태로 공급 헤드 영역(106)에 공급된다.
제2 가스 공급계(108)는, 플라즈마화되지 않은 제2 처리 가스로서 불화 가스, 예를 들어 NF3을 유량 제어하면서 공급하도록 구성된다. 구체적으로는, 제2 가스 공급계(108)는 공급 헤드 영역(106)의 길이 방향에 따라 설치된 분산 노즐(110)을 갖는다. 분산 노즐(110)에는 보트 상에 적층된 웨이퍼(W)가 실질적으로 전체에 걸치도록 수직 방향으로 배열된 복수의 가스 구멍(110A)이 형성된다. 각 가스 구멍(110A)으로부터 수평 방향으로 제2 처리 가스가 분사되고, 처리 용기(94)의 중심 방향을 향해 공급된다. 분산 노즐(110)은 제1 및 제2 처리 가스에 대해 내부식성이 큰 재료, 예를 들어 표면이 알루마이트 피막으로 피복된 알루미늄에 의해 구성된다.
한편, 제1 가스 공급계(122)는 공급 헤드 영역(106)에 활성종을 공급하기 위한 활성종 공급부(112)에 조립된다. 구체적으로는, 활성종 공급부(112)는 공급 헤드 영역(106)의 높이 방향의 대략 중앙부에 형성한 개구(114)에 연결된 공급 파이프(116)를 갖는다. 공급 파이프(116)의 도중의 플라즈마 생성 영역(121)에 도파관(118)을 거쳐서 마이크로파 발생기(120)가 접속된다. 공급 파이프(114)의 단부에, 제1 처리 가스를 유량 제어하면서 공급하도록 제1 가스 공급계(122)가 접속된다. 제1 처리 가스는 플라즈마 생성 영역(121)에 있어서, 마이크로파 발생기(120)로부터의 마이크로파에 의해 플라즈마화되는 동시에 활성화된다. 이에 의해 발생된 활성종은, 개구(114)로부터 공급 헤드 영역(106) 내에 공급되어 확산한다.
마이크로파 발생기(120)의 마이크로파의 주파수로서는, 예를 들어 2.45 GHz가 이용되지만, 이 대신에 다른 주파수, 예를 들어 400 MHz를 이용하도록 해도 좋다. 플라즈마화되는 처리 가스(제1 처리 가스)로서는, 예를 들어 N2 가스와 H2 가스와 NH3 가스의 조합을 이용할 수 있지만, 이 대신에 N2 가스와 H2 가스의 조합, 혹은 NH3 가스만을 단독으로 이용할 수도 있다.
상기한 바와 같이 생성된 제1 처리 가스에 유래되는 N2, H2, NH3 가스 등의 활성종과, 제2 처리 가스인 NF3 가스는 공급 헤드 영역(106) 내에서 합류한다. 이에 의해, 가스의 반응이 발생되어 중간 물질(에칭제 : NHxFy : x, y는 정수)이 생성된다. 다음에, 이 중간 물질이 웨이퍼(W) 상의 자연 산화막(SiO2)과 반응하면, 자연 산화막보다도 용이하게 분해 혹은 승화하는 규불화 암모늄[(NH4)2SiF6]으로 이루어지는 중간체막이 형성된다.
공급 헤드 영역(106)의 세로로 긴 개구 부분에는, 활성종 및 제2 처리 가스의 흐름을 층류 상태로 정류하기 위한 정류판(124)이 배치된다. 도7은 도5에 도시한 막 변환 장치(42)의 정류판(124)을 도시한 평면도이다. 구체적으로는, 정류판(124)은 예를 들어 두께가 10 mm 정도인 알루미늄판에 소정의 간격으로 다수의 가스 유통 구멍(슬릿)(126)을 마련함으로써 형성된다. 정류판(124)은 공급 헤드 영역(106)의 세로로 긴 개구 부분에 끼워 넣어짐으로써 부착된다. 정류판(124)의 표면 전체는 내부식성을 높이도록 예를 들어 알루마이트 피막에 의해 피복된다. 정류판(124)의 전체는 접지된다. 또한, 분산 노즐(110)은 공급 헤드 영역(106) 내측이 아닌, 정류판(124)의 내측의 처리 용기(94) 내에 배치할 수 있다.
처리 용기(94)의 공급 헤드 영역(106)의 반대측에는, 처리 용기(94)에 일체적으로 부착된 벽 부분에 의해 외측으로 돌출되는 세로로 긴 배기 버퍼 영역(128)이 형성된다. 배기 버퍼 영역(128)은 웨이퍼 보트(90)의 높이를 충분히 커버할 수 있는 길이를 갖는다. 배기 버퍼 영역(128)은 중앙에 형성된 배기구(129)를 거쳐서 압력 제어 밸브(132)나 진공 펌프(도시하지 않음)가 개재 설치된 진공 배기계(130) 에 접속된다. 진공 배기계(130)는 배기 버퍼 영역(128)을 거쳐서 처리 용기(94) 내를 진공 배기하는 동시에, 용기 내를 소정의 진공압으로 유지한다. 처리 용기(94)의 천정부에는 압력계(134)가 배치되고, 압력계(134)의 검출치를 기초로 하여 압력 제어 밸브(132)가 제어된다.
처리 용기(94)에는 용기벽을 냉각하기 위한 냉각 기구(136)가 배치된다. 구체적으로는, 냉각 기구(136)는 처리 용기(94)의 벽 내에 형성된 열매체 통로(138)를 갖는다. 열매체 통로(138)에 냉각 매체원(140)으로부터 냉각 매체를 흐르게 함으로써, 처리 용기(94)가 냉각되어 소정 온도로 유지된다. 처리 용기(94)의 하단부의 로드 포트(94A)에 근접하여 셔터 부재(142)(도4 참조)가 배치되고, 슬라이드 기구(도시하지 않음)에 의해 구동된다. 셔터 부재(142)는 웨이퍼 보트(90)가 언로드되어 덮개(92)가 하방으로 강하되었을 때에 로드 포트(94A)를 피복한다.
막 변환 장치(42)는 장치 전체의 동작을 제어하는 컴퓨터 등으로 이루어지는 제어부(144)를 구비한다. 제어부(144)는 시스템 제어부(52)의 지배하에서 동작하고, 웨이퍼 표면 상의 자연 산화막을 중간체막으로 변환하는 처리를 실시하도록 막 변환 장치(42)의 동작을 제어한다. 제어부(144)는 이에 부수되는 기억부(146)에 미리 기억된, 처리 레시피에 따라서 소정의 변환 처리를 행한다. 이 기억부에는 또한, 처리 가스 유량과 처리 진행과의 관계 등이 미리 제어 데이터로서 기억된다. 따라서, 제어부(144)는 이들 기억된 처리 레시피나 제어 데이터를 기초로 하여 가스 공급계, 배기계, 플라즈마 생성계, 승강 기구 등을 제어할 수 있다.
[열처리 장치]
도8은 도1에 도시한 처리 시스템(2)의 열처리 장치(종형 뱃치 열처리 장치)(44)를 도시한 종단 측면도이다. 열처리 장치(44)는 이 전체가 예를 들어 전처리 영역(10)의 천정판(4B)(도1 참조)에 의해 지지된다. 열처리 장치(44)는 웨이퍼(W)를 수용하는 기밀한 열처리 영역(151)을 형성하기 위해, 예를 들어 하단부가 개방된 원통체로 이루어지는 종형 처리 용기(150)를 갖는다. 처리 용기(150)의 하단부에는 덮개(92)에 의해 개폐되는 로드 포트(150A)(도4 참조)가 형성되고, 이를 통해 웨이퍼 보트(90)(홀더)가 로드 및 언로드된다.
처리 용기(150)는 예를 들어 알루미늄 등의 금속 재료로 이루어지고, 그 내면은 내부식성이 큰 막, 예를 들어 알루마이트 피막(Al2O3)에 의해 피복된다. 또한, 여기서는 석영을 깎는 제2 처리 가스를 이용하지 않으므로 처리 용기(150)의 구성 재료로서 석영(SiO2)이나 다른 금속 재료, 예를 들어 스테인레스 스틸 등을 이용해도 좋다. 덮개(92), 회전대(102), 웨이퍼 보트(90) 등은, 전술한 바와 같이 막 변환 장치(42)와 공용된다. 덮개(92)의 주변부와 처리 용기(150)의 하단부 사이에는, 예를 들어 O링 등으로 이루어지는 밀봉 부재(96)가 개재 설치되어 처리 용기(15O) 내의 밀봉성을 유지한다.
처리 용기(150)의 외측에는, 열처리 영역(151)에 따라 연장되도록 원통체 형상의 외측 히터(152)가 배치된다. 외측 히터(152)는 주로 처리 용기(150)를 외측으로부터 직접적으로 가열한다. 처리 용기(150)의 내부에는 열처리 영역(151)에 따라 연장되도록, 즉 이 중에 로드되는 웨이퍼(90)를 둘러싸도록 내측 히터(154)가 배치된다. 내측 히터(154)는 웨이퍼 보트(90)에 보유 지지되는 웨이퍼(W)를 직접적으로 가열한다. 내측 히터(154)는 내열성이 있고 또한 웨이퍼(W)에 대한 오염의 우려가 적은 예를 들어 카본 와이어 히터(154A)로 이루어진다. 카본 와이어 히터(154A)는 처리 용기(150)의 높이 방향으로 연장하도록 U자 형상으로 굴곡 성형하여 천정부에 지지되고, 웨이퍼 보트(90)의 주위에 복수개, 예를 들어 4개 균등하게 배치된다. 또한, 도4에 있어서는 카본 와이어 히터(154A)는 2개만을 도시한다. 이와 같이, 웨이퍼(W)를 직접적으로 가열함으로써, 이를 급속히 승온하여 웨이퍼 표면에 형성되는 규불화 암모늄으로 이루어지는 중간체막을 분해 혹은 승화시켜 제거할 수 있다.
처리 용기(150)의 천정부에는 배기구(156)가 형성되고, 배기구(156)에 예를 들어 직각으로 횡방향으로 굴곡된 배기 라인(157)이 연속 설치된다. 배기 라인(157)에는 압력 제어 밸브(158) 및 진공 펌프 등(도시하지 않음)이 개재 설치된 진공 배기계(160)가 접속된다. 이 배기계(160)에 의해, 처리 용기(150) 내를 진공 배기하는 동시에 용기 내를 소정의 진공압으로 유지한다. 처리 용기(150)의 측벽에는 압력계(162)가 배치되고, 압력계(162)의 검출치를 기초로 하여 압력 제어 밸브(158)가 제어된다.
처리 용기(150)에는, 내부에 불활성 가스를 공급하기 위한 불활성 가스 공급계(164)가 배치된다. 도시예에서는 불활성 가스 공급계(164)는 처리 용기(150)의 천정부로부터 용기 바닥부를 향해 삽통된 예를 들어 표면이 알루마이트 처리된 알루미늄제의 가스 노즐(164A)을 갖는다. 불활성 가스 공급계(164)는 불활성 가스로 서 예를 들어 N2 가스를 처리 용기(150) 내의 바닥부측에 유량 제어하면서 공급한다.
처리 용기(150)의 천정부로부터는 석영 튜브(166)가 삽통되고, 그 내부에 소정 간격으로 복수의 예를 들어 열전쌍으로 이루어지는 온도 측정 소자(168)가 수용된다. 온도 측정 소자(168)는 웨이퍼(W)의 온도를 높이 방향으로 구분된 존(Zone)마다 검출한다. 이 검출치는, 예를 들어 마이크로 컴퓨터 등으로 이루어지는 제어부(170)에 입력되어 웨이퍼 온도가 제어된다.
처리 용기(150)의 하단부의 로드 포트(150A)에 근접하여 셔터 부재(172)(도4 참조)가 배치되고, 슬라이드 기구(도시하지 않음)에 의해 구동된다. 셔터 부재(172)는 웨이퍼 보트(90)가 언로드되어 덮개(92)가 하방으로 강하되었을 때에, 로드 포트(150A)를 피복한다.
열처리 장치(44)는 장치 전체의 동작을 제어하는 컴퓨터 등으로 이루어지는 제어부(170)를 구비한다. 제어부(170)는 시스템 제어부(52)의 지배하에서 동작하고, 웨이퍼 표면 상의 중간체막을 가열하여 제거하는 열처리를 실시하도록 열처리 장치(44)의 동작을 제어한다. 제어부(170)는 이에 부수되는 기억부(173)에 미리 기억된 처리 레시피에 따라서 소정의 처리를 행한다. 이 기억부에는 또한, 온도와 처리 가스 유량과 처리 진행과의 관계 등이 미리 제어 데이터로서 기억된다. 따라서, 제어부(170)는 이들 기억된 처리 레시피나 제어 데이터를 기초로 하여 가스 공급계, 배기계, 히터, 승강 기구 등을 제어할 수 있다.
[반도체 처리 시스템의 동작]
우선, 반도체 웨이퍼(W)의 전체적인 흐름에 대해 설명한다. 또한, 여기서는 웨이퍼(W)는 실리콘 기판으로 이루어지는 것으로 한다. 또한, 하우징(4) 내의 전체가 불활성 가스로서 예를 들어 N2 분위기로 설정되어 있는 것이라 가정한다.
도1 및 도2에 도시한 바와 같이, 처리 시스템(2)의 I/O 테이블(16)에, 그 내부에 웨이퍼(W)가 수용된 반송 용기(18)가 적재된다. 다음에, 반송 용기(18) 중 하나가, 개방된 게이트 밸브(24)를 거쳐서 로드 로크 박스(22) 내로 수용된다. 다음에, 게이트 밸브(24)가 폐쇄되어 로드 로크 박스(22)의 내부 분위기가 N2 가스로 치환된다. 그리고, 내측의 게이트 밸브(26)가 개방된다.
다음에, 주처리 영역(8)과 전처리 영역(10)을 구획하는 분리벽(6)에 설치한 슬라이드 도어(14)가 개방된다. 다음에, 주처리 영역(8) 내에 설치한 이동 탑재 아암 유닛(46)을 굴신, 선회 및 상하 이동시킴으로써 반송 용기(18) 내의 웨이퍼(W)를 막 변환 장치(42)의 하방으로 강하된 웨이퍼 보트(90)(도4도 참조)에 이동 탑재한다. 상기 이동 탑재 조작은, 웨이퍼 보트(90)에 웨이퍼(W)가 예를 들어 만재(滿載) 상태가 될 때까지 행한다. 이 때, 웨이퍼(W)의 표면에는 대기 중에 청정 공기 등에 도출되었으므로 자연 산화막(SiO2)이 존재한다.
웨이퍼(W)의 이동 탑재가 종료된 후, 슬라이드 도어(14)를 폐쇄한다. 다음에 보트 시프터(50)의 수직 구동부(50A)(도2 참조)를 구동하고, 웨이퍼 보트(90)를 막 변환 장치(42)의 처리 용기(94) 내에 로드한다(도5 참조). 다음에, 처리 용기 (94) 내에서 변환 처리를 행하고, 웨이퍼 표면의 자연 산화막을 규불화 암모늄으로 이루어지는 중간체막으로 변환한다. 또한, 여기서의 변환 처리, 즉 중간체막 형성의 과정은 후술한다.
중간체막 형성 공정이 종료된 후, 보트 시프터(50)에 의해 웨이퍼(W)가 탑재되는 웨이퍼 보트(90)를 강하시켜 처리 용기(94)로부터 언로드한다. 다음에, 보트 시프터(50)에 의해 웨이퍼 보트(90)를 열처리 장치(44)의 하방까지 수평 이동한다. 다음에, 웨이퍼 보트(90)를 상승시켜 이를 열처리 장치(44)의 처리 용기(150) 내에 그 하방으로부터 로드한다. 다음에, 외측 히터(152) 및 내측 히터(154)에 의해 처리 용기(150) 내의 웨이퍼(W)를 소정의 온도까지 승온하여 유지한다. 이에 의해, 웨이퍼 표면의 중간체막을 분해 혹은 승화시켜 제거하는 열처리를 행한다. 이 때에 발생된 가스는, 용기 내에 공급되는 N2 가스와 함께 혹은 단독으로 진공 배기된다. 이에 의해, 웨이퍼(W)의 표면은 자연 산화막이 부착되지 않은 활성 상태가 된다.
중간체막 제거 공정이 종료된 후, 보트 시프터(50)에 의해 웨이퍼(W)가 탑재되는 웨이퍼 보트(90)를 강하시켜 처리 용기(150)로부터 언로드한다. 다음에, 보트 시프터(50)에 의해 웨이퍼 보트(90)를 수평 이동시켜, 도4에 도시한 바와 같이 막 변환 장치(42)의 하방의 홈 포지션에 배치한다.
이 일련의 조작 중, 분리벽(6)에 설치한 슬라이드 도어(14)는 폐쇄되고, 웨이퍼(W)에 악영향을 미치는 중간체막의 비말(飛沫) 등이 주처리 영역(8)에 유입되 는 것을 방지한다. 또한, 웨이퍼 보트(90)를 하방으로 강하시키고 있을 때에는, 막 변환 장치(42)와 열처리 장치(44)의 각 처리 용기(94, 150)의 하단부의 로드 포트(94A, 150A)는 각각의 셔터 부재(142, 172)에 의해 피복된다.
다음에, 분리벽(6)의 슬라이드 도어(14)를 개방함으로써 주처리 영역(8)과 전처리 영역(10)을 연통시킨다. 다음에, 주처리 영역(8) 내의 이동 탑재 아암 유닛(46)을 구동함으로써, 웨이퍼 보트(90) 내의 웨이퍼(W)를 주처리 장치(40)의 하방으로 강하된 웨이퍼 보트(66)(도3 참조)에 모두 이동 탑재한다. 웨이퍼 보트(66)로의 이동 탑재가 종료된 후, 웨이퍼 보트(66)를 주처리 장치(40)의 처리 용기 (60) 내에 로드하고, 웨이퍼(W)의 활성 상태의 표면에 대해 주처리, 예를 들어 성막 처리 예를 들어 게이트 절연막을 형성하는 처리를 행한다. 게이트 절연막은, 예를 들어 SiO2나 HfSiO, HfO2 등의 이른바 high-k(고비 유전율) 재료로 이루어질 수 있다.
주처리가 종료된 후, 웨이퍼 보트(66)를 하강시켜 처리 용기(60)로부터 언로드한다. 다음에, 이동 탑재 아암 유닛(46)을 이용하여 처리 완료된 웨이퍼(W)를, 로드 로크 박스(22) 내의 빈 반송 용기(18)에 이동 탑재한다. 이동 탑재 종료 후에, 반송 용기(18)를 외측의 I/O 테이블(16)측으로 취출함으로써 일련의 동작이 완료된다. 이와 같이, 이 처리 시스템(2)에 따르면 피처리체의 표면의 산화막의 제거 처리(전처리)와, 성막 등의 주처리를 연속적으로 효율적으로 행할 수 있다. 『또한, 전처리에 의해 표면이 활성화 상태가 된 웨이퍼(W)는 하우징(4) 내의 불활성 가스인 N2 가스 분위기 내를 반송하여 바로 주처리 장치(40) 내에 로드된다. 이로 인해, 두 번째 웨이퍼 표면에 자연 산화막이 부착되는 일은 없다.』
[막 변환 장치의 동작]
도5에 도시한 바와 같이, 덮개(92)에 의해 처리 용기(94) 내를 밀폐한 상태에서 웨이퍼 보트(90)를 회전시킨다. 또한, 처리 용기(94) 내를 진공화하면서 제2 가스 공급계(108)로부터 제2 처리 가스로서 NF3 가스를 공급한다. 또한, 제1 가스 공급계(122)에 의해 제1 처리 가스로서 N2 가스, H2 가스 및 NH3 가스를 각각 공급한다. 또한, NF3 가스는 캐리어 가스로서 불활성 가스, 예를 들어 N2 가스와 함께 흐르게 하도록 해도 좋다. 이 제1 처리 가스는 플라즈마 생성 영역(121)에 있어서, 활성종 공급부(112)의 마이크로파 발생기(120)로부터 전달되는 예를 들어 2. 45 GHz의 마이크로파에 의해 플라즈마화된다. 이에 의해, 제1 처리 가스가 활성화되어 활성종이 형성된다.
이 활성종은, 개구(114)로부터 상하 방향으로 연장되는 공급 헤드 영역(106) 내로 유입되어 영역(106) 내에서 상하 방향으로 확산한다. 이 활성종은, 분산 노즐(110)의 각 가스 구멍(110A)으로부터 분사되는 NF3 가스와 혼합된다. 이 혼합 가스는 정류판(124)에 의해 수평 방향으로 정류되면서 층류 상태가 되어 웨이퍼 보트(90)에 유지되는 각 웨이퍼(W) 사이에 유입된다. 이 때, 혼합 가스가 웨이퍼(W)의 표면의 자연 산화막과 후술하는 바와 같이 반응하여 규불화 암모늄으로 이루어지는 중간체막이 형성된다. 웨이퍼(W) 사이를 통과한 잔류 가스는, 반대측의 가늘고 긴 배기 버퍼 영역(128)을 거쳐서 진공 배기계(130)로부터 계 밖으로 배출된다.
이 때의 반응 메카니즘은 다음과 같아진다. 즉, 제1 처리 가스의 활성종, 예를 들어 N*, H*, NH*, NH2*, NH3*(이하, "*"는 활성종을 나타냄)가 NF3과 반응하면, 중간 물질(에칭제 : NHxFy : x, y는 정수)이 생성된다. 다음에, 이 중간 물질이 웨이퍼 표면의 자연 산화막(SiO2)과 반응하여 중간체막인 규불화 암모늄[(NH4)2SiF6]과 물(H2O)이 생성된다. 규불화 암모늄은 자연 산화막보다도 용이하게 분해 혹은 승화할 수 있다.
막 변환 처리시의 처리 용기(94) 내의 압력은, 예를 들어 100 내지 400 Pa 정도이다. 막 변환 처리시에, 혼합 가스는 높은 온도를 갖고, 이로 인해 웨이퍼(W)는 혼합 가스에 의해 가열되는 경향이 있다. 그러나, 처리 용기(94)에 설치한 냉각 기구(136)의 열매체 통로(138)에 냉각 매체로서 예를 들어 냉각수를 흐르게 함으로써, 웨이퍼 온도를 실온 정도, 예를 들어 20 내지 30 ℃로 냉각 유지하여, 중간체막을 선택성 좋게 효율적으로 생성할 수 있다.
막 변환 처리시에, 웨이퍼(W)의 온도를 실온 정도로 유지하는 이유는, 다음과 같다. 도9는 실리콘 산화막(자연 산화막)과 실리콘막(폴리실리콘)에 대한 에칭량의 온도 의존성을 나타낸 그래프이다. 또한, 여기서 에칭량이라 함은,『상술한 에천트』와 반응하여 형성되는 중간체막의 막 두께를 나타낸다. 도9에 있어서, 선(L1)은 자연 산화막을 나타내고, 선(L2)은 실리콘막을 나타낸다.
도9에 나타낸 바와 같이, 실리콘막에 대한 에칭량은 온도에 관계없이 대략 일정한 데 반해, 자연 산화막의 에칭량은 온도가 저하할수록 증가한다. 즉, 온도가 저하할수록 실리콘막에 대한 선택성이 커진다. 그러나, 과도하게 웨이퍼(W)를 냉각하면, 막 변환 장치(42)의 처리 용기(94)의 외벽에 대기 중의 수분에 의한 결로가 발생하므로 바람직하지 않다. 따라서, 기초 실리콘막에 손상을 주는 일 없이 이 실리콘막에 대해 선택성 좋게 자연 산화막을 에칭하기 위해서는, 상술한 바와 같이 웨이퍼 온도를 20 내지 30 ℃ 정도의 범위 내로 설정하는 것이 바람직하다.
상술한 바와 같이, 막 변환 장치(42)에 따르면 웨이퍼(W) 표면의 자연 산화막을 효율적으로 중간체막으로 변환할 수 있다. 공급 헤드 영역(106)으로부터 처리 용기(94)의 중심을 향해 유출하는 제2 처리 가스와 활성종의 혼합 가스는, 정류판(124)에 의해 정류되어 층류 상태가 된다. 이로 인해, 이에 난류가 발생되는 것을 방지할 수 있고, 웨이퍼 표면에 균일하게 혼합 가스를 노출하여 접촉시킬 수 있다. 처리 용기(94), 덮개(92), 웨이퍼 보트(90) 및 정류판(124) 등의 용기 내 분위기에 노출되는 부재는 내부식성이 있는 예를 들어 알루마이트 피막에 의해 피복된 금속 재료(알루미늄)에 의해 형성된다. 이로 인해, 이들 각 부재가 부식되는 것을 방지할 수 있다. 또한, 처리 완료된 웨이퍼(W)를 하방으로 언로드한 후에는, 처리 용기(94)의 하단부의 로드 보트(94A)를 셔터 부재(142)(도4 참조)로 폐쇄하여 중간체막의 비산을 방지한다.
[열처리 장치의 동작]
도8에 도시한 바와 같이, 덮개(92)에 의해 처리 용기(150) 내를 밀폐한 상태 로 웨이퍼 보트(90)를 회전시키고, 웨이퍼(W)를 소정의 온도까지 승온 유지하면서 처리 용기(150) 내를 진공화한다. 열처리 장치(44)의 아이들링시에도 외측 히터(152)는 온 상태로 하여 처리 용기(150)를 일정한 온도 이상으로 설정해 둔다. 막 변환 장치(42)에서 처리가 종료된 실온의 웨이퍼(W)가 처리 용기(150) 내에 로드되면, 내측 히터(154)를 온하고 웨이퍼(W)를 승온한다. 이 경우, 용기 자체는 미리 가열되므로 웨이퍼(W)의 온도를 소정의 온도까지 신속하게 승온할 수 있다.
이와 같이, 웨이퍼(W)를 고온으로 가열함으로써, 웨이퍼 표면에 형성되어 있던 규불화 암모늄[(NH4)2SiF6]으로 이루어지는 중간체막은, SiF4, NH3, HF, H2O 등의 가스로 분해 혹은 그대로 승화하여 가스가 되어 제거된다. 이에 의해, 웨이퍼 표면은 수소 종단된 청정한 활성 상태의 실리콘 표면이 노출된 상태가 된다. 이 열처리에 있어서, 분해 가스나 승화 가스의 배출을 촉진시키기 위해, 불활성 가스 공급계(164)로부터 불활성 가스, 예를 들어 N2 가스를 유량 제어하면서 공급하도록 해도 좋다.
열처리시의 처리 용기(150) 내의 프로세스 압력은 가능한 한 낮은 쪽이 좋고, 예를 들어 1 내지 1000 Pa 정도로 유지한다. 또한 웨이퍼 온도는, 150 내지 250 ℃의 범위가 바람직하다. 도10은 규불화 암모늄의 증기압 곡선을 나타낸 그래프이다. 도10에 나타낸 바와 같이, 온도가 높아질수록 규불화 암모늄의 분해 혹은 승화가 빨라진다. 웨이퍼 온도가 250 ℃보다도 높아지면, 웨이퍼에 전공정에서 형성되는 각종 막에 열적 손상을 주기 때문에 바람직하지 않다. 또한, 웨이퍼 온도 가 150 ℃보다도 낮으면 분해 혹은 승화가 대폭 저하되어 바람직하지 않다.
처리 용기(150) 내에 카본 와이어 히터(154A)로 이루어지는 내측 히터(154)가 배치된다. 이에 의해, 웨이퍼(W)를 신속하게 승온하여 효율적으로 중간체막을 제거할 수 있을 뿐만 아니라, 웨이퍼(W)에 대해 오염이 발생되는 것도 방지할 수 있다. 처리 용기(150)는 앞의 막 변환 장치(42)의 처리 용기(94)와 마찬가지로 내측 표면을 알루마이트 피막 등의 내부식성막에 의해 덮은 금속 재료(알루미늄)에 의해 형성된다. 이로 인해, 중간체막의 분해나 승화에 수반하여 발생된 부식성 가스에 대해 내구성을 갖게 할 수 있다. 또한, 처리 완료된 웨이퍼(W)를 하방에 언로드한 후에는, 처리 용기(150)의 하단부의 로드 포트(150A)를 셔터 부재(172)(도4 참조)로 폐쇄하여, 전처리 영역(10) 내에 대한 방열이나 파티클의 비산을 방지한다.
[제1 실시 형태의 변경예의 막 변환 장치]
도11은 도1에 도시한 처리 시스템(2)에서 사용 가능한 제1 실시 형태의 변경예에 관한 막 변환 장치(종형 뱃치 전처리 장치)(200)를 도시한 종단 측면도이다. 도12의 (a) 및 (b)는 도11에 도시한 막 변환 장치(200)의 플라즈마 생성 영역이 다른 2개의 태양을 확대하여 도시한 횡단 평면도이다. 이 변경예의 장치(20O)는 처리 가스 공급계 및 플라즈마를 생성하는 기구를 제외하고 도5에 도시한 장치(42)와 기본적으로 동일한 구성을 갖는다. 도5에 도시한 장치(42)에서는 플라즈마를 생성하기 위해 예를 들어 2.45 GHz의 마이크로파를 이용하였지만, 도11에 도시한 장치(200)에서는 예를 들어 13,56 MHz의 고주파 전력을 이용한다.
즉, 이 막 변환 장치(200)에서는, N2, H2, NH3 가스 등의 제1 처리 가스는 개구(114)로부터 직접적으로 세로로 긴 공급 헤드 영역(106) 내로 공급된다. 또한, 공급 헤드 영역(106)은 플라즈마를 생성하여 활성종을 형성하기 위한 플라즈마 생성 영역(202)으로서도 기능하도록 구성된다. 구체적으로는, 플라즈마 생성 영역(202)은 공급 헤드 영역(106)의 길이 방향에 따라 설치된 예를 들어 표면이 알루마이트 처리된 알루미늄제의 전극(204)을 갖는다. 전극(204)에는, 예를 들어 13.56 MHz의 고주파 전력을 인가하는 고주파 전원(206)이 급전선(208)을 거쳐서 접속된다. 급전선(208)에는 고주파에 의한 플라즈마의 생성 효율을 높이기 위해 임피던스를 정합시키는 매칭 회로(210)가 개재 설치된다.
일태양에 있어서, 도12의 (a)에 도시한 바와 같이 공급 헤드 영역(106)을 구획하는 벽의 대향면에, 서로 대향하도록 한 쌍의 전극(204)이 배치된다. 공급 헤드 영역(106)의 벽에 대해 전기적으로 전극(204)의 절연을 도모하기 위해, 예를 들어 알루미나 등으로 이루어지는 절연 부재(212)가 사이에 개재 설치된다. 또한, 절연 부재(212)의 양측에는 밀봉성을 확보하기 위해 예를 들어 O링 등의 밀봉 부재(214)가 개재된다. 전극(204)에는 가동시에 이를 냉각하기 위한 냉각수로(216)가 형성되어, 전극(204)이 고주파 전력에 의해 가열되는 것을 방지한다. 한 쌍의 전극(204) 사이에 급전선(208)을 거쳐서 고주파 전원(206)이 접속된다. 따라서, 도12의 (a) 중의 화살표(218)로 나타낸 바와 같이, 한 쌍의 전극(204) 사이에 전계를 발생시킬 수 있다.
다른 태양에 있어서, 도12의 (b)에 도시한 바와 같이 도12의 (a)에 도시한 한 쌍의 전극(204) 중 어느 한 쪽, 여기서는 하측의 전극(204)만이 배치된다. 전극(204)과 접지되는 처리 용기(94) 사이에 급전선(208)을 거쳐서 고주파 전원(206)이 접속된다. 따라서, 도12의 (b) 중의 화살표(220)로 나타낸 바와 같이, 전극(204)과 처리 용기(94)측의 접지되는 부분[공급 헤드 영역(106)의 벽이나 정류판(이온 실드 플레이트)(124)을 포함함] 사이에 전계를 발생시킬 수 있다.
공급 헤드 영역(106)의 세로로 긴 개구 부분에는, 접지된 이온 실드 플레이트(224)가 배치된다. 이온 실드 플레이트(224)는 공급 헤드 영역(106) 내에서 발생된 플라즈마가 처리 용기(94)의 내측으로 누설되어 들어오는 것을 방지한다. 구체적으로는, 이온 실드 플레이트(224)는 제1 실시 형태의 정류판(124)과 마찬가지로 구성된다. 도7에 도시한 바와 같이, 이온 실드 플레이트(224)는 예를 들어 두께가 10 mm 정도인 알루미늄판에 소정의 간격으로 다수의 가스 유통 구멍(126)을 마련함으로써 형성된다. 이온 실드 플레이트(224)는, 공급 헤드 영역(106)의 세로로 긴 개구 부분에 끼워 넣어짐으로써 부착된다. 이온 실드 플레이트(224)의 표면 전체는 내부식성을 높이도록, 예를 들어 알루마이트 피막에 의해 피복된다. 이온 실드 플레이트(224)의 전체는 접지된다.
이온 실드 플레이트(224)가 배치됨으로써, 플라즈마가 공급 헤드 영역(106)으로부터 누출되는 일이 없어진다. 이에 의해, 처리 용기(94) 내의 웨이퍼(W)가 플라즈마 손상을 받는 것을 방지할 수 있다. 또한, 활성종을 포함하는 가스는 이온 실드 플레이트(224)에 의해 정류되어 층류 상태가 된다. 제2 가스 공급계(108) 의 분산 노즐(110)은 공급 헤드 영역(106) 내측이 아닌, 이온 실드 플레이트(224)보다도 용기 내측에 배치된다. 이에 의해, 제2 처리 가스인 NF3 가스는 플라즈마화되지 않게 된다.
도11에 도시한 장치(200)도 도5에 도시한 장치(42)와 동일한 작용을 나타낸다. 즉, 제1 가스 공급계(122)에 의해 제1 처리 가스로서 N2 가스, H2 가스 및 NH3 가스가 공급 파이프(110)를 거쳐서 공급 헤드 영역(106) 내에 공급되어, 영역(106) 내에서 상하 방향으로 확산한다. 제1 처리 가스는, 고주파 전원(206)으로부터 전극(204)에 인가되는 고주파 전력에 의해 플라즈마화되는 동시에 활성화되어 활성종이 형성된다. 이 활성종은 이온 실드 플레이트(224)의 정류 기능에 의해 정류되면서 층류 상태가 되어 수평 방향으로 흐른다. 이 활성종은 분산 노즐(110)의 각 가스 구멍(110A)으로부터 분사되는 NF3 가스와 혼합되어, 층류 상태로 웨이퍼 보트(90)에 유지되는 각 웨이퍼(W) 사이로 유입된다. 이 때, 혼합 가스가 웨이퍼(W) 표면의 자연 산화막과 전술한 바와 같이 반응하여 규불화 암모늄으로 이루어지는 중간체막이 형성된다. 그리고, 웨이퍼(W) 사이를 통과한 잔류 가스는 공급 헤드 영역(106)의 반대측의 가늘고 긴 배기 버퍼 영역(128)을 거쳐서 진공 배기계(130)로부터 계 밖으로 배출된다.
도11에 도시한 장치(200)인 경우, 공급 헤드 영역(106)의 개구부에 이온 실드 플레이트(224)가 배치되므로 플라즈마가 공급 헤드 영역(106)으로부터 누출되지 않는다. 이로 인해, 처리 용기(94) 내의 웨이퍼(W)가 플라즈마 손상을 받는 것을 방지할 수 있다. 또한, 고주파 전력의 주파수는 13.56 MHz에 한정되지 않고, 다른 주파수 예를 들어 27 MHz, 40 MHz 등을 이용하도록 해도 좋다.
<제2 실시 형태>
[반도체 처리 시스템]
도13은 본 발명의 제2 실시 형태에 관한 반도체 처리 시스템을 도시한 개략 사시도이다. 도14는 도13에 도시한 처리 시스템의 개략 횡단 평면도이다. 제2 실시 형태의 처리 시스템(230)에서는, 제1 실시 형태의 막 변환 장치(42)에 열처리 기능을 조합한 전처리 장치(종형 뱃치 전처리 장치)(232)를 구비한다.
구체적으로는, 처리 시스템(230)은 도1에 도시한 하우징(4)으로부터 열처리 장치(44)(도1 참조)에 대응하는 부분을 제거한 형상의 기밀성 하우징(4X)을 갖는다. 도14에 도시한 바와 같이, 하우징(4X)의 내부에는, 피처리체인 반도체(전형적으로는 실리콘) 웨이퍼를 취급하기 위한 밀폐 상태의 핸들링 영역(5X)이 형성된다. 핸들링 영역(5X)은 도2와 동일한 주처리 영역(8)과, 도2에 도시한 전처리 영역(10)의 대략 절반의 바닥 면적을 갖는 전처리 영역(10X)을 구비한다. 전처리 장치(232)는 막 변환 장치(42)(도1 참조)에 대응하는 위치에서, 전처리 영역(10X)의 천정부에 접속된다. 전처리 영역(10X)에 있어서, 웨이퍼 보트(90)는 횡방향으로 이동시킬 필요가 없으므로, 보트 시프터(50)는 수평 구동부(50B)(도2 참조)는 불필요하며 수직 구동부(50A)만으로 구성된다.
그 밖의 점에 있어서, 이 처리 시스템(230)은 제1 실시 형태의 처리 시스템(2)과 거의 마찬가지로 구성된다. 따라서, 처리 시스템(230)에 따르면, 제1 실시 형태의 처리 시스템(2)과 동일한 효과 외에 설비 비용이나 점유 면적을 삭감하는 것이 가능해진다.
[전처리 장치]
도15는 도13에 도시한 처리 시스템(230)의 종형 뱃치 전처리 장치(232)를 도시한 종단 측면도이다. 전처리 장치(232)는 도5에 도시한 막 변환 장치(42)와 기본적으로 동일한 구성을 갖지만, 가열 불활성 가스 공급계(233)를 더 구비한다. 즉, 전처리 장치(232)는 도5에 도시한 막 변환 장치(42)에 가열 불활성 가스 공급계(233)를 추가함으로써 구성된다.
가열 불활성 가스 공급계(233)는 정류판(124)보다도 용기 내측에 배치된 분산 노즐(234)을 갖는다. 분산 노즐(234)에는 보트 상에 적층된 웨이퍼(W)가 실질적으로 전체에 걸치도록 수직 방향으로 배열된 복수의 가스 구멍(234A)이 형성된다. 각 가스 구멍(234A)으로부터 수평 방향으로 가열 불활성 가스가 분사되어, 처리 용기(94)의 중심 방향을 향해 공급된다. 분산 노즐(234)은 제1 및 제2 처리 가스에 대해 내부식성이 큰 재료, 예를 들어 표면이 알루마이트 피막으로 피복된 알루미늄에 의해 구성된다.
분산 노즐(234)에는 기체 가열기(236)를 개재 설치한 가스 통로(238)가 접속되어, 불활성 가스로서 예를 들어 N2 가스를 가열한다. 기체 가열기(236)는 예를 들어 800 내지 1000 ℃ 정도로 N2 가스를 가열할 수 있는 능력을 갖는다.
처리 용기(94)에는 용기벽을 선택적으로 냉각 및 가열하기 위한 온조 기구(242)가 배치된다. 구체적으로는, 온조 기구(242)는 처리 용기(94)의 벽 내에 형성된 열매체 통로(138)를 갖는다. 열매체 통로(138)에 열매체원(240)으로부터 냉각 매체 및 가열 매체를 택일적으로 흐르게 함으로써, 처리 용기(94)가 소정의 온도로 유지된다. 예를 들어, 온조 기구(242)는 중간체막의 형성시에는 냉각 매체를 공급하고, 중간체막을 가열하여 제거할 때에는 가열 매체를 공급한다. 여기서, 냉각 매체로서 예를 들어 칠러를 이용할 수 있다.
중간체막 형성 공정을 행하는 경우에는, 가열 불활성 가스 공급계(233)의 동작을 완전히 정지시킨 상태에서, 도5에 도시한 막 변환 장치(42)와 마찬가지로 동작시킨다. 즉, 제1 가스 공급계(122)로부터 제1 처리 가스를 공급하는 동시에, 이를 마이크로파 발생기(120)로부터의 마이크로파에 의해 생성되는 플라즈마에 의해 활성화하여 활성종을 형성한다. 이 활성종을 제2 가스 공급계(108)로부터 공급되는 제2 처리 가스인 NF3 가스와 혼합시키면서 공급 헤드 영역(106)으로부터 웨이퍼(W) 상에 확산시킨다. 이에 의해, 웨이퍼 표면의 자연 산화막(SiO2)과 반응시켜 규불화 암모늄으로 이루어지는 중간체막을 형성한다. 이 때, 온조 기구(242)의 열매체원(240)은 냉각 매체를 열매체 통로(138)에 흐르게 하여 처리 용기(94)를 냉각한다. 이에 의해, 웨이퍼(W)의 온도를 예를 들어 10 내지 20 ℃ 정도의 실온으로 유지한다.
이와 같이, 소정의 시간만큼 중간체막 형성 공정에 행하였으면, 다음에 중간 체막 제거 공정으로 이행한다. 즉, 제1 및 제2 처리 가스의 공급을 정지하는 동시에, 마이크로파의 공급도 정지한다. 그리고, 가열 불활성 가스 공급계(233)의 동작을 개시하여, 기체 가열기(236)로 가열한 N2 가스를 분산 노즐(234)의 각 가스 구멍(234A)으로부터 분사한다. 이에 의해, 웨이퍼(W)를 가열하여 중간체막을 분해 혹은 승화시켜 제거한다.
이 때, 기체 가열기(236)에서는 N2 가스를 예를 들어 800 내지 1000 ℃ 정도로 가열함으로써 웨이퍼(W)를 150 내지 250 ℃ 정도까지 가열한다. 또한 이 때의 처리 용기(94) 내의 프로세스 압력은 100 내지 80 kPa 정도의 범위 내에서, 중간체막의 분해 속도 혹은 승화 속도가 충분히 커지도록 설정한다. 이 경우, 열매체원(240)은 열매체 통로(138)에 냉각 매체 대신에 가열 매체를 흐르게 하여 처리 용기(94)를 예를 들어 60 내지 80 ℃ 정도로 가열한다. 이에 의해, 중간체막의 분해 혹은 승화를 촉진시킨다. 이와 같이, 소정의 시간만큼 중간체막 제거 공정을 행함으로써 전처리를 완료한다. 이 이후는, 주처리 장치(40)에서의 처리가 행해진다.
이상과 같이, 전처리 장치(232)에서는 중간체막 형성 공정과 중간체막 제거 공정을 1대의 장치 내에서 연속하여 행한다. 이로 인해, 설비 비용을 삭감할 수 있을 뿐만 아니라 스루풋도 향상시킬 수 있고, 게다가 처리 시스템(230)의 점유 면적도 삭감할 수 있다.
[제2 실시 형태의 변경예의 전처리 장치]
도16은 도13에 도시한 처리 시스템(230)에서 사용 가능한 제2 실시 형태의 변경예에 관한 종형 뱃치 전처리 장치(250)를 도시한 종단 측면도이다. 이 변경예의 전처리 장치(250)는 도11에 도시한 막 변환 장치(200)에, 도15를 참조하여 설명한 열불활성 가스 공급계(233)와 온조 기구(242)를 추가함으로써 구성된다.
가열 불활성 가스 공급계(233)는 정류판(124)보다도 용기 내측에서 제2 가스 공급계(108)의 분산 노즐(110)에 나란히 배치된 분산 노즐(234)을 갖는다. 전술한 바와 같이, 중간체막 제거 공정시에 분산 노즐(234)의 각 가스 구멍(234A)으로부터 가열된 불활성 가스, 예를 들어 N2 가스가 분사된다.
중간체막 형성 공정을 행하는 경우에는, 가열 불활성 가스 공급계(233)의 동작을 완전히 정지시킨 상태에서, 도11에 도시한 막 변환 장치(42)와 마찬가지로 동작시킨다. 즉, 제1 가스 공급계(122)로부터 제1 처리 가스를 공급 헤드 영역(106)으로 공급하는 동시에, 이를 고주파 전원(206)으로부터의 고주파 전력에 의해 생성되는 플라즈마에 의해 활성화하여 활성종을 형성한다. 이 활성종을, 이온 실드 플레이트(224)를 거쳐서 처리 용기(94)의 내측으로 공급하여, 제2 가스 공급계(108)로부터 공급되는 NF3 가스와 혼합시키면서 웨이퍼(W) 상에 확산시킨다. 이에 의해, 웨이퍼 표면의 자연 산화막(SiO2)과 반응시켜 규불화 암모늄으로 이루어지는 중간체막을 형성한다. 이 때, 온조 기구(242)의 열매체원(240)은 냉각 매체를 열매체 통로(138)에 흐르게 하여 처리 용기(94)를 냉각한다. 이에 의해, 웨이퍼(W)의 온도를 예를 들어 10 내지 20 ℃ 정도의 실온으로 유지한다.
이와 같이, 소정의 시간만큼 중간체막 형성 공정에 행하였으면, 다음에 중간 체막 제거 공정으로 이행한다. 즉, 제1 및 제2 처리 가스의 공급을 정지하는 동시에, 고주파 전력의 공급도 정지한다. 그리고, 가열 불활성 가스 공급계(233)의 동작을 개시하여, 기체 가열기(236)로 가열한 N2 가스를 분산 노즐(234)의 각 가스 구멍(234A)으로부터 분사한다. 이에 의해, 웨이퍼(W)를 가열하여 중간체막을 분해 혹은 승화시켜 제거한다.
이 때, 기체 가열기(236)에서는 N2 가스를 예를 들어 800 내지 1000 ℃ 정도로 가열함으로써 웨이퍼(W)를 150 내지 250 ℃ 정도까지 가열한다. 또한 이 때의 처리 용기(94) 내의 프로세스 압력은 100 내지 80 kPa 정도의 범위 내에서, 중간체막의 분해 속도 혹은 승화 속도가 충분히 커지도록 설정한다. 이 경우, 열매체원(240)은 열매체 통로(138)에 냉각 매체 대신에 가열 매체를 흐르게 하여 처리 용기(94)를 예를 들어 60 내지 80 ℃ 정도로 가열한다. 이에 의해, 중간체막의 분해 혹은 승화를 촉진시킨다. 이와 같이, 소정의 시간만큼 중간체막 제거 공정을 행함으로써 전처리를 완료한다. 이 이후는, 주처리 장치(40)에서의 처리가 행해진다.
이상과 같이, 전처리 장치(250)에서는 중간체막 형성 공정과 중간체막 제거 공정을 1대의 장치 내에서 연속하여 행한다. 이로 인해, 설비 비용을 삭감할 수 있을 뿐만 아니라 스루풋도 향상시킬 수 있고, 게다가 처리 시스템(230)의 점유 면적도 삭감할 수 있다.
<제3 실시 형태>
[반도체 처리 시스템]
도17은 본 발명의 제3 실시 형태에 관한 반도체 처리 시스템을 도시한 개략 사시도이다. 도18은 도17에 도시한 처리 시스템의 개략 횡단 평면도이다. 제3 실시 형태의 처리 시스템(260)에서는, 제2 실시 형태의 전처리 장치(232)와 동일한 기능의 전처리 장치(262)를 구비하지만, 이는 하우징(4Y)의 측부에 배치된다.
구체적으로는, 처리 시스템(260)은 도1에 도시한 하우징(4)으로부터 전처리 영역(10)에 대응하는 부분을 제거한 형상의 기밀성 하우징(4Y)을 갖는다. 도18에 도시한 바와 같이, 하우징(4Y)의 내부에는 피처리체인 반도체(전형적으로는 실리콘) 웨이퍼를 취급하기 위한 밀폐 상태의 핸들링 영역(5Y)이 형성되고, 이는 도2와 동일한 주처리 영역(8)만을 구비한다. 전처리 장치(262)는 도2의 전처리 영역(10)의 슬라이드 도어(14)의 외측에 위치하도록 하우징(4Y)의 측부에 접속된다. 전처리 장치(262)에 있어서, 웨이퍼 포트는 수직 및 수평 방향으로 이동시킬 필요가 없으므로 보트 시프터(50)는 배치되어 있지 않다.
그 밖의 점에 있어서, 이 처리 시스템(260)은 제1 실시 형태의 처리 시스템(2)과 거의 동일하게 구성된다. 따라서, 처리 시스템(260)에 따르면 제1 실시 형태의 처리 시스템(2)과 동일한 효과 외에 설비 비용이나 점유 면적을 삭감하는 것이 가능해진다.
[전처리 장치]
도19는 도17에 도시한 처리 시스템(260)의 종형 뱃치 전처리 장치(262)를 도시한 종단 측면도이다. 전처리 장치(262)는 단면이 대략 반타원 형상으로 성형된 처리 용기(94)를 갖는다. 처리 용기(94)의 일측벽에 웨이퍼(W)를 반출입하는 세로 로 긴 로드 보트(264)(도18 참조)가 형성된다. 로드 보트(264)를 하우징(4Y)에 설치한 슬라이드 도어(14)를 향하게 하도록 처리 용기(94)가 하우징(4Y)의 측면에 직접적으로 부착 고정된다. 슬라이드 도어(14)는 처리 용기(94)의 로드 포트(264)를 기밀하게 개폐할 수 있도록 구성된다. 슬라이드 도어(14)도 처리 용기(94)를 구획하는 일부로 되어 있으므로, 클리닝 가스 등에 노출되는 슬라이드 도어(14)의 표면은, 예를 들어 알루마이트 처리 등이 실시되어 내부식성 막으로 피복된다.
처리 용기(94) 내의 웨이퍼 보트(90)에 대한 웨이퍼(W)의 이동 탑재는, 슬라이드 도어(14)를 예를 들어 횡방향으로 슬라이드시켜 로드 포트(264) 개방한 상태에서 행한다. 따라서, 전처리 장치(262)에서는 웨이퍼 포트(90)를 처리 용기(94)에 대해 로드 및 언로드할 필요가 없다. 이로 인해, 처리 용기(94)의 바닥부는 고정 상태로 되어 있고, 이 바닥부에 자성 유체 시일(98)을 거쳐서 회전축(100)이 회전 가능하게 지지된다. 이로 인해, 여기서는 앞의 각 실시 형태에서 필요했던 보트 시프터(50)[도2에 도시한 수직 구동부(50A)나 수평 구동부(50B)도 포함함]는 불필요해진다. 전처리 장치(262)의 전체 동작은, 도15에 도시한 전처리 장치(232)와 동일하므로 여기서는 그 설명을 생략한다.
[제3 실시 형태의 변경예의 전처리 장치]
도20은 도17에 도시한 처리 시스템(260)에서 사용 가능한, 제3 실시 형태의 변경예에 관한 종형 뱃치 전처리 장치(270)를 도시한 종단 측면도이다. 이 변경예의 전처리 장치(250)는 도16에 도시한 막 변환 장치(250)에, 도19를 참조하여 설명한 변경점을 추가함으로써 구성된다.
전처리 장치(270)는 단면이 대략 반타원 형상으로 성형된 처리 용기(94)를 갖는다. 처리 용기(94)의 일측벽에 웨이퍼(W)를 반출입하는 세로로 긴 로드 포트(264)(도18 참조)가 형성된다. 로드 포트(264)를 하우징(4Y)에 설치한 슬라이드 도어(14)를 향하게 하도록, 처리 용기(94)가 하우징(4Y)의 측면에 직접적으로 부착 고정된다. 슬라이드 도어(14)는 처리 용기(94)의 로드 포트(264)를 기밀하게 개폐할 수 있도록 구성된다. 슬라이드 도어(14)도 처리 용기(94)를 구획하는 일부로 되어 있으므로, 클리닝 가스 등에 노출되는 슬라이드 도어(14)의 표면은 예를 들어 알루마이트 처리 등이 실시되어 내부식성 막으로 피복된다.
처리 용기(94) 내의 웨이퍼 보트(90)에 대한 웨이퍼(W)의 이동 탑재는, 슬라이드 도어(14)를 예를 들어 횡방향으로 슬라이드시켜, 로드 포트(264)를 개방한 상태에서 행한다. 따라서, 전처리 장치(270)에서는, 웨이퍼 보트(90)를 처리 용기(94)에 대해 로드 및 언로드할 필요가 없다. 이로 인해, 처리 용기(94)의 바닥부는 고정 상태로 되어 있고, 이 바닥부에 자성 유체 시일(98)을 거쳐서 회전축(100)이 회전 가능하게 지지된다. 전처리 장치(270)의 전체 동작은 도16에 도시한 전처리 장치(250)와 동일하므로, 여기서는 그 설명을 생략한다.
또한, 제3 실시 형태의 경우 처리 용기(94)의 단면 형상은 대략 반타원 형상(도17 및 도18 참조)에 한정되지 않으며, 다른 형상이라도 좋고 예를 들어 단면 사각 형상으로 형성해도 좋다.
<제1 내지 제3 실시 형태에 공통된 사항>
이상의 실시 형태에서는 반송 포트 유닛(20)으로서 로드 로크 박스(22)를 이 용한 경우가 예시된다. 이 대신에, 예를 들어 반송 용기(18)로서 스미프 박스(상표)나 FOOP(상표)와 같이 N2 가스가 충전 밀봉되는 용기를 이용할 수 있다. 이 경우, 반송 포트 유닛(20)은 이들의 특수한 용기 전용의 구조로 할 수 있다. 전형적으로는, 반송 포트를 기밀하게 폐쇄 가능한 도어에, 스미프 박스 등의 덮개를 개폐하는 구동부가 배치된다. 스미프 박스 등은 반송 포트에 기밀하게 압박되어, 그 덮개가 도어의 구동부에서 제거된다. 그리고, 도어가 덮개와 함께 반송 포트로부터 이동함으로써, 스미프 박스 등이 기밀 상태로 핸들링 영역에 대해 개방된다.
이상의 실시 형태에서는 핸들링 영역 내의 전체에 불활성 가스(N2)를 충전한 경우가 예시된다. 이 대신에, O2 가스 성분을 거의 포함하지 않는 진공 상태로 핸들링 영역 내를 유지하도록 해도 좋다. 본 발명은, 자연 산화막 대신에 열 CVD나 플라즈마 CVD 등의 프로세스에 의해 형성한 SiO2막을 제거하는 경우에도 적용할 수 있다. 제2 처리 가스로서는 NF3 가스에 한정되지 않고, 다른 할로겐 원소를 포함하는 가스, 예를 들어 N2F4(테트라플루오로히드라진) 등을 이용할 수 있다. 또한, 불활성 가스로서는 N2 가스에 한정되지 않고, Ar 가스, He 가스 등의 다른 불활성 가스도 사용할 수 있다. 주처리 장치(40)에서 행하는 주처리는 성막 처리에 한정되지 않고, 본 발명은 웨이퍼의 활성면에 처리를 행할 필요가 있는 다양한 처리에 적용할 수 있다.
부가적인 이점들 및 변형들은 당업자들에게 자명할 것이다. 그러므로, 본 발명은 그 광의의 특징들에 있어서 본 명세서에 개시되고 설명된 특정 상세 사항들 및 대표적인 실시예들로 한정되지 않는다. 따라서, 첨부된 청구항들과 그들의 등가물들에 의해 정의되는 포괄적인 발명의 개념의 사상 또는 범위로부터 벗어나지 않고서 다양한 변형들이 만들어질 수 있다.
본 발명에 따르면, 반도체 웨이퍼 등의 피처리체 상의 반도체 산화막을 제거하기 위해 높은 신뢰성으로 사용 가능한 종형 뱃치 처리 장치와, 상기 장치를 포함하는 반도체 처리 시스템을 제공할 수 있다.

Claims (40)

  1. 복수의 피처리체 상의 반도체 산화막을 제거하기 위해, 상기 반도체 산화막보다도 용이하게 분해 혹은 승화하는 중간체막으로 상기 반도체 산화막을 변환하도록 구성된 종형 뱃치 처리 장치이며,
    상기 피처리체를 수납하는 기밀한 처리 영역을 형성하도록 구성된 처리 용기와,
    상기 처리 영역 내에서 상기 피처리체를 서로 간격을 두고 적층한 상태로 보유 지지하는 홀더와,
    상기 처리 영역의 외측에 배치된 제1 공급구로부터 상기 처리 영역에 대해 제1 처리 가스를 공급하는 제1 처리 가스 공급계와,
    상기 제1 공급구와 상기 처리 영역 사이에 배치된 제2 공급구로부터 상기 처리 영역에 대해 제2 처리 가스를 공급하는 제2 처리 가스 공급계와,
    상기 제1 공급구와 상기 제2 공급구 사이에 배치되고, 상기 제1 처리 가스를 여기함으로써 제1 활성종을 생성하는 플라즈마 생성 영역과,
    상기 처리 영역을 사이에 두고 상기 제2 공급구와 대향하는 위치에 배치된 배기구로부터 상기 처리 영역 내를 진공 배기하는 배기계
    를 구비하고,
    상기 제1 활성종과 상기 제2 처리 가스의 반응에 의해 상기 중간체막을 형성하기 위해 상기 반도체 산화막과 반응하는 반응 물질이 생성되고,
    상기 제2 공급구는, 적층된 상기 피처리체의 전체에 걸치도록 수직 방향으로 배열된 복수의 공급구 부분을 구비하는, 종형 뱃치 처리 장치.
  2. 제1항에 있어서, 상기 처리 용기에 일체적으로 부착된 제1 벽 부분에 의해 상기 처리 영역의 측방에서 공급 헤드 영역이 형성되고, 상기 제1 활성종은 상기 공급 헤드 영역으로부터 상기 처리 영역에 대해 공급되는, 종형 뱃치 처리 장치.
  3. 제2항에 있어서, 상기 공급 헤드 영역과 상기 처리 영역 사이에 가스의 흐름을 층류 형상으로 정류하는 정류판이 배치되고, 상기 정류판은 적층된 상기 피처리체의 전체에 걸치도록 수직 방향으로 배열된 복수의 슬릿을 구비하는, 종형 뱃치 처리 장치.
  4. 제2항에 있어서, 상기 공급 헤드 영역과 상기 처리 영역 사이에 플라즈마의 통과를 방지하는 이온 실드 플레이트가 배치되는 종형 뱃치 처리 장치.
  5. 제4항에 있어서, 상기 이온 실드 플레이트는 가스의 흐름을 층류 형상으로 정류하기 위해, 적층된 상기 피처리체의 전체에 걸치도록 수직 방향으로 배열된 복수의 슬릿을 구비하는, 종형 뱃치 처리 장치.
  6. 제2항에 있어서, 상기 제1 공급구는 상기 공급 헤드 영역 밖에 배치되고, 상기 플라즈마 생성 영역은 상기 제1 공급구와 상기 공급 헤드 영역 사이에 배치되고, 상기 제2 공급구는 상기 공급 헤드 영역 내에 개방되는, 종형 뱃치 처리 장치.
  7. 제2항에 있어서, 상기 제1 공급구는 상기 공급 헤드 영역 내에 개방되고, 상기 플라즈마 생성 영역은 상기 공급 헤드 영역 내에 배치되고, 상기 제2 공급구는 상기 공급 헤드 영역과 상기 처리 영역 사이에 배치되는, 종형 뱃치 처리 장치.
  8. 제2항에 있어서, 상기 제1 벽 부분의 반대측에서 상기 처리 용기에 일체적으로 부착된 제2 벽 부분에 의해 상기 처리 영역의 측방에서 배기 버퍼 영역이 형성되고, 상기 배기구는 상기 배기 버퍼 영역에 접속되는, 종형 뱃치 처리 장치.
  9. 제1항에 있어서, 상기 플라즈마 생성 영역은 마이크로파 발생기로부터 공급되는 마이크로파에 의해 상기 제1 처리 가스를 여기하도록 구성되는, 종형 뱃치 처리 장치.
  10. 제9항에 있어서, 상기 마이크로파는 2.45 GHz 또는 400 MHz의 주파수를 갖는, 종형 뱃치 처리 장치.
  11. 제1항에 있어서, 상기 플라즈마 생성 영역은 고주파 전원으로부터 공급되는 고주파 전력에 의해 상기 제1 처리 가스를 여기하도록 구성되는, 종형 뱃치 처리 장치.
  12. 제11항에 있어서, 상기 고주파 전력은 13.56 MHz의 주파수를 갖는, 종형 뱃치 처리 장치.
  13. 삭제
  14. 제1항에 있어서, 상기 처리 용기 및 상기 홀더는 내부식성 막으로 피복된 금속 재료로 구성되는, 종형 뱃치 처리 장치.
  15. 제1항에 있어서, 상기 처리 용기를 냉각하는 냉각 기구를 더 구비하는 종형 뱃치 처리 장치.
  16. 제1항에 있어서, 상기 처리 용기는 상기 피처리체를 상기 홀더와 함께 상기 처리 용기에 대해 로드 및 언로드하기 위해 하단부에 형성된 로드 포트와, 상기 로드 포트를 기밀하게 폐쇄하는 덮개를 구비하는, 종형 뱃치 처리 장치.
  17. 제16항에 있어서, 상기 덮개가 제거되었을 때에 상기 로드 포트를 피복하는 셔터 부재를 더 구비하는 종형 뱃치 처리 장치.
  18. 제1항에 있어서, 상기 처리 용기는 상기 피처리체를 상기 처리 용기에 대해 로드 및 언로드하기 위해 측벽에 형성된 세로로 긴 로드 포트와, 상기 로드 포트를 기밀하게 폐쇄하는 슬라이드 도어를 구비하는, 종형 뱃치 처리 장치.
  19. 제1항에 있어서, 상기 제1 처리 가스는 질소 원자 및 수소 원자를 포함하는 가스를 구비하고, 상기 제2 처리 가스는 할로겐 원소를 포함하는 가스를 구비하는, 종형 뱃치 처리 장치.
  20. 제19항에 있어서, 상기 반도체 산화막은 실리콘 산화막을 구비하는, 종형 뱃치 처리 장치.
  21. 제1항에 있어서, 상기 중간체막을 분해 혹은 승화시키도록 상기 처리 영역 내에서 상기 피처리체를 가열하는 가열 기구를 더 구비하는 종형 뱃치 처리 장치.
  22. 제21항에 있어서, 상기 가열 기구는, 상기 처리 영역에 대해 가열된 불활성 가스를 공급하는 불활성 가스 공급계를 구비하는, 종형 뱃치 처리 장치.
  23. 제22항에 있어서, 상기 불활성 가스 공급계는, 적층된 상기 피처리체의 전체에 걸치도록 수직 방향으로 배열된 복수의 공급구 부분으로부터 상기 불활성 가스를 공급하도록 구성되는, 종형 뱃치 처리 장치.
  24. 제21항에 있어서, 상기 처리 용기를 선택적으로 냉각 및 가열하는 온조 기구를 더 구비하는 종형 뱃치 처리 장치.
  25. 제24항에 있어서, 상기 온조 기구는 상기 처리 용기의 벽 내에 형성된 유로와, 상기 유로에 냉각 매체 및 가열 매체를 택일적으로 공급하는 부재를 구비하는, 종형 뱃치 처리 장치.
  26. 밀폐 상태의 핸들링 영역을 형성하도록 구성된 하우징과,
    복수의 피처리체를 수용 가능한 반송 용기를 배치하도록 상기 하우징 상에 배치되고, 상기 핸들링 영역 내의 밀폐 상태를 깨는 일 없이 상기 반송 용기를 상기 핸들링 영역에 대해 개방할 수 있도록 구성되는 반송 포트 유닛과,
    상기 피처리체에 대해 반도체 처리를 실시하기 위해 상기 하우징에 접속된 종형 뱃치 주처리 장치와,
    상기 피처리체에 대해 전처리를 실시하기 위해 상기 하우징에 접속되고, 상기 피처리체 상의 반도체 산화막을 제거하기 위해 상기 반도체 산화막보다도 용이하게 분해 혹은 승화하는 중간체막으로 상기 반도체 산화막을 변환하도록 구성된 종형 뱃치 전처리 장치와,
    상기 핸들링 영역 내에 배치되고, 상기 반송 용기와 상기 종형 뱃치 주처리 장치와 상기 종형 뱃치 전처리 장치 사이에서 상기 피처리체를 직접적 혹은 간접적으로 반송하는 반송 기구
    를 구비하고, 상기 종형 뱃치 전처리 장치는,
    상기 피처리체를 수납하는 기밀한 처리 영역을 형성하도록 구성된 처리 용기와,
    상기 처리 영역 내에서 상기 피처리체를 서로 간격을 두고 적층한 상태로 보유 지지하는 홀더와,
    상기 처리 영역의 외측에 배치된 제1 공급구로부터 상기 처리 영역에 대해 제1 처리 가스를 공급하는 제1 처리 가스 공급계와,
    상기 제1 공급구와 상기 처리 영역 사이에 배치된 제2 공급구로부터 상기 처리 영역에 대해 제2 처리 가스를 공급하는 제2 처리 가스 공급계와,
    상기 제1 공급구와 상기 제2 공급구 사이에 배치되고, 상기 제1 처리 가스를 여기함으로써 제1 활성종을 생성하는 플라즈마 생성 영역과,
    상기 처리 영역을 사이에 두고 상기 제2 공급구와 대향하는 위치에 배치된 배기구로부터 상기 처리 영역 내를 진공 배기하는 배기계
    를 구비하고,
    상기 제1 활성종과 상기 제2 처리 가스의 반응에 의해 상기 중간체막을 형성하기 위해 상기 반도체 산화막과 반응하는 반응 물질이 생성되는, 반도체 처리 시스템.
  27. 제26항에 있어서, 상기 종형 뱃치 주처리 장치는 상기 반도체 처리로서 성막 처리를 행하도록 구성되는, 반도체 처리 시스템.
  28. 제26항에 있어서, 상기 종형 뱃치 전처리 장치는 상기 중간체막을 분해 혹은 승화시키도록 상기 처리 영역 내에서 상기 피처리체를 가열하는 가열 기구를 더 구비하는, 반도체 처리 시스템.
  29. 제26항에 있어서, 상기 반송 기구는 상기 피처리체를 직접적으로 반송하는 피처리체 반송 부재와, 상기 피처리체를 보유 지지하는 홀더를 반송하는 홀더 반송 부재를 구비하는, 반도체 처리 시스템.
  30. 제26항에 있어서, 상기 반송 포트 유닛은, 게이트 밸브가 배치된 개구를 양측에 갖고, 또한 내부가 압력 조정 가능한 로드 로크 박스를 구비하는, 반도체 처리 시스템.
  31. 제26항에 있어서, 상기 핸들링 영역 내를 진공 배기하는 라인과, 상기 핸들링 영역 내에 불활성 가스를 공급하는 라인이 상기 하우징에 접속되는, 반도체 처리 시스템.
  32. 제26항에 있어서, 상기 핸들링 영역은 구획 도어에 의해 개폐되는 접속 포트를 거쳐서 접속된 주처리 영역과 전처리 영역을 구비하고, 상기 주처리 영역 및 상기 전처리 영역은 서로 독립적으로 압력 조정 가능하고, 상기 종형 뱃치 주처리 장치는 상기 주처리 영역에 접속되고, 상기 종형 뱃치 전처리 장치는 상기 전처리 영역에 접속되는, 반도체 처리 시스템.
  33. 제26항에 있어서, 상기 종형 뱃치 전처리 장치는 상기 하우징의 천정부에 접속되는, 반도체 처리 시스템.
  34. 제26항에 있어서, 상기 종형 뱃치 전처리 장치는 상기 하우징의 측벽에 접속되는, 반도체 처리 시스템.
  35. 제26항에 있어서, 상기 종형 뱃치 주처리 장치는 상기 하우징의 천정부에 접속되는, 반도체 처리 시스템.
  36. 제26항에 있어서, 상기 중간체막을 분해 혹은 승화시키도록 상기 피처리체를 가열하기 위해 상기 하우징에 접속된 종형 뱃치 열처리 장치를 더 구비하고,
    상기 종형 뱃치 열처리 장치는,
    상기 피처리체를 서로 간격을 두고 적층한 상태로 수납하는 기밀한 열처리 영역을 형성하도록 구성된 열처리 용기와,
    상기 열처리 영역 내를 진공 배기하는 배기계와,
    상기 열처리 영역에 따라 연장하도록 상기 열처리 용기 내에 배치된 내측 히터와,
    상기 열처리 영역에 따라 연장하도록 상기 열처리 용기 밖에 배치된 외측 히터를 구비하는, 반도체 처리 시스템.
  37. 제36항에 있어서, 상기 종형 뱃치 열처리 장치는 상기 열처리 용기 내에 불활성 가스를 공급하는 불활성 가스 공급계를 더 구비하는, 반도체 처리 시스템.
  38. 제36항에 있어서, 상기 내측 히터는 상기 열처리 용기의 길이 방향에 따라 삽입된 복수의 U자 형상의 카본 와이어 히터를 구비하는, 반도체 처리 시스템.
  39. 제36항에 있어서, 상기 열처리 용기는 상기 홀더를 상기 열처리 용기에 대해 로드 및 언로드하기 위해 하단부에 형성된 로드 포트와, 상기 로드 포트를 기밀하게 폐쇄하는 덮개를 구비하고, 상기 종형 뱃치 열처리 장치는 상기 덮개가 제거되었을 때에 상기 로드 포트를 피복하는 셔터 부재를 더 구비하는, 반도체 처리 시스템.
  40. 제36항에 있어서, 상기 종형 뱃치 열처리 장치의 상기 열처리 영역은 상기 종형 뱃치 전처리 장치의 상기 홀더를 수납하도록 구성되고, 상기 반송 기구는 상기 종형 뱃치 전처리 장치로부터 상기 종형 뱃치 열처리 장치로 상기 피처리체를 보유 지지하는 상기 홀더를 반송하는 홀더 반송 부재를 구비하는, 반도체 처리 시스템.
KR1020060015506A 2005-02-18 2006-02-17 종형 뱃치 처리 장치 및 반도체 처리 시스템 KR100908777B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00043245 2005-02-18
JP2005043245A JP4475136B2 (ja) 2005-02-18 2005-02-18 処理システム、前処理装置及び記憶媒体

Publications (2)

Publication Number Publication Date
KR20060093057A KR20060093057A (ko) 2006-08-23
KR100908777B1 true KR100908777B1 (ko) 2009-07-22

Family

ID=36911280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060015506A KR100908777B1 (ko) 2005-02-18 2006-02-17 종형 뱃치 처리 장치 및 반도체 처리 시스템

Country Status (5)

Country Link
US (1) US7815739B2 (ko)
JP (1) JP4475136B2 (ko)
KR (1) KR100908777B1 (ko)
CN (1) CN100550319C (ko)
TW (1) TWI353020B (ko)

Families Citing this family (195)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10086511B2 (en) 2003-11-10 2018-10-02 Brooks Automation, Inc. Semiconductor manufacturing systems
US20070269297A1 (en) * 2003-11-10 2007-11-22 Meulen Peter V D Semiconductor wafer handling and transport
US20050230350A1 (en) * 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
US7780793B2 (en) * 2004-02-26 2010-08-24 Applied Materials, Inc. Passivation layer formation by plasma clean process to reduce native oxide growth
US20070123051A1 (en) * 2004-02-26 2007-05-31 Reza Arghavani Oxide etch with nh4-nf3 chemistry
US8267634B2 (en) 2005-11-07 2012-09-18 Brooks Automation, Inc. Reduced capacity carrier, transport, load port, buffer system
US20080107507A1 (en) * 2005-11-07 2008-05-08 Bufano Michael L Reduced capacity carrier, transport, load port, buffer system
EP1945541B1 (en) * 2005-11-07 2013-04-10 Brooks Automation, Inc. Transport system
JP4527670B2 (ja) * 2006-01-25 2010-08-18 東京エレクトロン株式会社 加熱処理装置、加熱処理方法、制御プログラムおよびコンピュータ読取可能な記憶媒体
WO2008024225A2 (en) 2006-08-18 2008-02-28 Brooks Automation, Inc. Reduced capacity carrier, transport, load port, buffer system
JP5259125B2 (ja) * 2006-08-24 2013-08-07 富士通セミコンダクター株式会社 基板処理方法、半導体装置の製造方法、基板処理装置および記録媒体
JP2008088529A (ja) * 2006-10-04 2008-04-17 Ulvac Japan Ltd 膜形成方法および膜形成装置
KR100932964B1 (ko) * 2006-12-12 2009-12-21 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 반응 용기
US20080173238A1 (en) * 2006-12-12 2008-07-24 Hitachi Kokusai Electric Inc. Substrate processing apparatus, method of manufacturing semiconductor device, and reaction vessel
US8950998B2 (en) * 2007-02-27 2015-02-10 Brooks Automation, Inc. Batch substrate handling
JP2009094165A (ja) * 2007-10-04 2009-04-30 Ulvac Japan Ltd 熱処理方法、及び熱処理装置
JP5084525B2 (ja) * 2008-01-22 2012-11-28 株式会社アルバック 基板処理装置、及び基板処理方法
US7994002B2 (en) * 2008-11-24 2011-08-09 Applied Materials, Inc. Method and apparatus for trench and via profile modification
JP5140608B2 (ja) * 2009-01-16 2013-02-06 株式会社アルバック 真空処理装置及び真空処理方法
WO2011024777A1 (ja) * 2009-08-27 2011-03-03 株式会社アルバック 真空処理装置及び真空処理方法
KR101458195B1 (ko) * 2009-09-25 2014-11-05 주식회사 티지오테크 배치식 에피택셜층 형성장치 및 그 형성방법
JP2011108692A (ja) * 2009-11-12 2011-06-02 Ulvac Japan Ltd Ｃｍｏｓデバイス用シリコンウェハの製造方法
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
WO2012002393A1 (ja) * 2010-06-28 2012-01-05 株式会社アルバック 酸化膜の除去方法
EP2465972B1 (en) * 2010-12-15 2017-05-03 NCD Co., Ltd. Method and system for thin film deposition
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
JP5589878B2 (ja) * 2011-02-09 2014-09-17 東京エレクトロン株式会社 成膜装置
JP2012174782A (ja) * 2011-02-18 2012-09-10 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
US8771539B2 (en) 2011-02-22 2014-07-08 Applied Materials, Inc. Remotely-excited fluorine and water vapor etch
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
JP5661523B2 (ja) * 2011-03-18 2015-01-28 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5614352B2 (ja) * 2011-03-29 2014-10-29 東京エレクトロン株式会社 ローディングユニット及び処理システム
US9512520B2 (en) * 2011-04-25 2016-12-06 Applied Materials, Inc. Semiconductor substrate processing system
JP2012248779A (ja) * 2011-05-31 2012-12-13 Spp Technologies Co Ltd 酸化シリコンのエッチング装置、そのエッチング方法、及びそのエッチングプログラム
US8771536B2 (en) 2011-08-01 2014-07-08 Applied Materials, Inc. Dry-etch for silicon-and-carbon-containing films
JP2013038109A (ja) * 2011-08-03 2013-02-21 Ulvac Japan Ltd 酸化膜の除去方法及びバッチ式半導体デバイス製造装置
US8679982B2 (en) 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
US8679983B2 (en) 2011-09-01 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and nitrogen
US8927390B2 (en) 2011-09-26 2015-01-06 Applied Materials, Inc. Intrench profile
US8808563B2 (en) 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
WO2013070436A1 (en) 2011-11-08 2013-05-16 Applied Materials, Inc. Methods of reducing substrate dislocation during gapfill processing
US9997384B2 (en) * 2011-12-01 2018-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for transporting wafers between wafer holders and chambers
US10006146B2 (en) * 2012-03-28 2018-06-26 Kookje Electric Korea Co., Ltd. Cluster apparatus for treating substrate
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9023734B2 (en) 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US8765574B2 (en) 2012-11-09 2014-07-01 Applied Materials, Inc. Dry etch process
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal
US9064816B2 (en) 2012-11-30 2015-06-23 Applied Materials, Inc. Dry-etch for selective oxidation removal
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US8801952B1 (en) 2013-03-07 2014-08-12 Applied Materials, Inc. Conformal oxide dry etch
US10170282B2 (en) 2013-03-08 2019-01-01 Applied Materials, Inc. Insulated semiconductor faceplate designs
US9446467B2 (en) * 2013-03-14 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrate rinse module in hybrid bonding platform
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
CN104103485B (zh) * 2013-04-15 2016-09-07 中微半导体设备(上海)有限公司 电感耦合等离子体装置
US8895449B1 (en) 2013-05-16 2014-11-25 Applied Materials, Inc. Delicate dry clean
US9114438B2 (en) 2013-05-21 2015-08-25 Applied Materials, Inc. Copper residue chamber clean
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
US8956980B1 (en) 2013-09-16 2015-02-17 Applied Materials, Inc. Selective etch of silicon nitride
US8951429B1 (en) 2013-10-29 2015-02-10 Applied Materials, Inc. Tungsten oxide processing
US9236265B2 (en) 2013-11-04 2016-01-12 Applied Materials, Inc. Silicon germanium processing
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US9117855B2 (en) 2013-12-04 2015-08-25 Applied Materials, Inc. Polarity control for remote plasma
US9263278B2 (en) 2013-12-17 2016-02-16 Applied Materials, Inc. Dopant etch selectivity control
US9287095B2 (en) 2013-12-17 2016-03-15 Applied Materials, Inc. Semiconductor system assemblies and methods of operation
US9190293B2 (en) 2013-12-18 2015-11-17 Applied Materials, Inc. Even tungsten etch for high aspect ratio trenches
US9287134B2 (en) 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US9396989B2 (en) 2014-01-27 2016-07-19 Applied Materials, Inc. Air gaps between copper lines
US9293568B2 (en) 2014-01-27 2016-03-22 Applied Materials, Inc. Method of fin patterning
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US9499898B2 (en) 2014-03-03 2016-11-22 Applied Materials, Inc. Layered thin film heater and method of fabrication
US9299575B2 (en) 2014-03-17 2016-03-29 Applied Materials, Inc. Gas-phase tungsten etch
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9299538B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9136273B1 (en) 2014-03-21 2015-09-15 Applied Materials, Inc. Flash gate air gap
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9269590B2 (en) 2014-04-07 2016-02-23 Applied Materials, Inc. Spacer formation
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9847289B2 (en) 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
US9406523B2 (en) 2014-06-19 2016-08-02 Applied Materials, Inc. Highly selective doped oxide removal method
US9378969B2 (en) 2014-06-19 2016-06-28 Applied Materials, Inc. Low temperature gas-phase carbon removal
US9425058B2 (en) 2014-07-24 2016-08-23 Applied Materials, Inc. Simplified litho-etch-litho-etch process
US9378978B2 (en) 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9159606B1 (en) 2014-07-31 2015-10-13 Applied Materials, Inc. Metal air gap
US9165786B1 (en) 2014-08-05 2015-10-20 Applied Materials, Inc. Integrated oxide and nitride recess for better channel contact in 3D architectures
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355856B2 (en) 2014-09-12 2016-05-31 Applied Materials, Inc. V trench dry etch
US9368364B2 (en) 2014-09-24 2016-06-14 Applied Materials, Inc. Silicon etch process with tunable selectivity to SiO2 and other materials
US9478434B2 (en) 2014-09-24 2016-10-25 Applied Materials, Inc. Chlorine-based hardmask removal
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US9299583B1 (en) 2014-12-05 2016-03-29 Applied Materials, Inc. Aluminum oxide selective etch
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US9502258B2 (en) 2014-12-23 2016-11-22 Applied Materials, Inc. Anisotropic gap etch
US9343272B1 (en) 2015-01-08 2016-05-17 Applied Materials, Inc. Self-aligned process
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9373522B1 (en) 2015-01-22 2016-06-21 Applied Mateials, Inc. Titanium nitride removal
US9449846B2 (en) 2015-01-28 2016-09-20 Applied Materials, Inc. Vertical gate separation
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
KR101720620B1 (ko) * 2015-04-21 2017-03-28 주식회사 유진테크 기판처리장치 및 챔버 세정방법
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
WO2017163376A1 (ja) * 2016-03-24 2017-09-28 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US9721789B1 (en) 2016-10-04 2017-08-01 Applied Materials, Inc. Saving ion-damaged spacers
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US20180108642A1 (en) * 2016-10-13 2018-04-19 Globalfoundries Inc. Interposer heater for high bandwidth memory applications
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
CN106756888B (zh) * 2016-11-30 2018-07-13 江苏菲沃泰纳米科技有限公司 一种纳米镀膜设备旋转货架装置
CN106622824B (zh) * 2016-11-30 2018-10-12 江苏菲沃泰纳米科技有限公司 一种等离子体聚合涂层装置
US11339477B2 (en) * 2016-11-30 2022-05-24 Jiangsu Favored Nanotechnology Co., LTD Plasma polymerization coating apparatus and process
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
CN111373519B (zh) * 2017-11-16 2021-11-23 应用材料公司 高压蒸气退火处理设备
US11011401B2 (en) * 2017-11-28 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Modular pressurized workstation
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
JP7105751B2 (ja) * 2019-01-10 2022-07-25 東京エレクトロン株式会社 処理装置
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
CN110408914B (zh) * 2019-08-28 2021-07-20 理想晶延半导体设备(上海)股份有限公司 管式沉积系统
KR102516340B1 (ko) * 2020-09-08 2023-03-31 주식회사 유진테크 기판 처리 장치 및 기판 처리 장치의 운용 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020024554A (ko) * 2000-09-25 2002-03-30 엔도 마코토 기판 처리 장치 및 기판 처리 방법
JP2002100574A (ja) 2000-09-25 2002-04-05 Hitachi Kokusai Electric Inc 基板処理装置
JP2003059899A (ja) 2001-08-09 2003-02-28 Hitachi Kokusai Electric Inc 基板処理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444083B1 (en) * 1999-06-30 2002-09-03 Lam Research Corporation Corrosion resistant component of semiconductor processing equipment and method of manufacturing thereof
JP3479020B2 (ja) * 2000-01-28 2003-12-15 東京エレクトロン株式会社 熱処理装置
JP2001284307A (ja) 2000-03-29 2001-10-12 Ftl:Kk 半導体の表面処理方法
US20020124867A1 (en) 2001-01-08 2002-09-12 Apl Co., Ltd. Apparatus and method for surface cleaning using plasma
JP2003077974A (ja) * 2001-08-31 2003-03-14 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
JP3954833B2 (ja) 2001-10-19 2007-08-08 株式会社アルバック バッチ式真空処理装置
JP2003188149A (ja) 2001-12-17 2003-07-04 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP3912208B2 (ja) 2002-02-28 2007-05-09 東京エレクトロン株式会社 熱処理装置
JP2004128380A (ja) 2002-10-07 2004-04-22 Tokyo Electron Ltd 処理装置
JP2004128382A (ja) 2002-10-07 2004-04-22 Tokyo Electron Ltd 処理方法及び処理装置
JP3910151B2 (ja) 2003-04-01 2007-04-25 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP4329403B2 (ja) 2003-05-19 2009-09-09 東京エレクトロン株式会社 プラズマ処理装置
JP4833512B2 (ja) 2003-06-24 2011-12-07 東京エレクトロン株式会社 被処理体処理装置、被処理体処理方法及び被処理体搬送方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020024554A (ko) * 2000-09-25 2002-03-30 엔도 마코토 기판 처리 장치 및 기판 처리 방법
JP2002100574A (ja) 2000-09-25 2002-04-05 Hitachi Kokusai Electric Inc 基板処理装置
JP2003059899A (ja) 2001-08-09 2003-02-28 Hitachi Kokusai Electric Inc 基板処理装置

Also Published As

Publication number Publication date
JP2006229085A (ja) 2006-08-31
US20060185592A1 (en) 2006-08-24
US7815739B2 (en) 2010-10-19
JP4475136B2 (ja) 2010-06-09
CN100550319C (zh) 2009-10-14
KR20060093057A (ko) 2006-08-23
TW200636855A (en) 2006-10-16
CN1822328A (zh) 2006-08-23
TWI353020B (en) 2011-11-21

Similar Documents

Publication Publication Date Title
KR100908777B1 (ko) 종형 뱃치 처리 장치 및 반도체 처리 시스템
US7223702B2 (en) Method of and apparatus for performing sequential processes requiring different amounts of time in the manufacturing of semiconductor devices
JP4382750B2 (ja) 被処理基板上にシリコン窒化膜を形成するｃｖｄ方法
TWI815898B (zh) 蝕刻方法及蝕刻裝置
US7993705B2 (en) Film formation apparatus and method for using the same
CN110504157B (zh) 基板处理方法和基板处理装置
US10604839B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and method of processing substrate
US20020036066A1 (en) Method and apparatus for processing substrates
US20120285621A1 (en) Semiconductor chamber apparatus for dielectric processing
US20080233764A1 (en) Formation of Gate Insulation Film
CN106920760B (zh) 衬底处理装置及半导体器件的制造方法
JP2013084898A (ja) 半導体装置の製造方法及び基板処理装置
US20160153085A1 (en) Substrate processing apparatus
US20150050815A1 (en) Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus
US20060068606A1 (en) Method and apparatus for forming silicon nitride film
US10546753B2 (en) Method of removing silicon oxide film
KR102606417B1 (ko) 에칭 방법, 대미지층의 제거 방법, 및 기억 매체
US11942333B2 (en) Method of manufacturing semiconductor device, cleaning method, and non-transitory computer-readable recording medium
JP5410794B2 (ja) 基板処理装置
JP7034320B2 (ja) エッチング方法、エッチング残渣の除去方法、および記憶媒体
KR20210124909A (ko) 클리닝 방법 및 열처리 장치
US20050284572A1 (en) Heating system for load-lock chamber
JP2005259902A (ja) 基板処理装置
KR20240001666A (ko) 기판 처리 장치 및 기판 처리 방법
CN115116813A (zh) 等离子体处理装置、及等离子体处理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 11