KR100823823B1 - 타이밍 조정 장치 및 타이밍 조정 방법 - Google Patents

타이밍 조정 장치 및 타이밍 조정 방법 Download PDF

Info

Publication number
KR100823823B1
KR100823823B1 KR1020070001486A KR20070001486A KR100823823B1 KR 100823823 B1 KR100823823 B1 KR 100823823B1 KR 1020070001486 A KR1020070001486 A KR 1020070001486A KR 20070001486 A KR20070001486 A KR 20070001486A KR 100823823 B1 KR100823823 B1 KR 100823823B1
Authority
KR
South Korea
Prior art keywords
signal
amplification
control signal
phase difference
timing
Prior art date
Application number
KR1020070001486A
Other languages
English (en)
Other versions
KR20070075290A (ko
Inventor
가즈오 나가따니
히로요시 이시까와
노부까즈 후다바
하지메 하마다
도꾸로 구보
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070075290A publication Critical patent/KR20070075290A/ko
Application granted granted Critical
Publication of KR100823823B1 publication Critical patent/KR100823823B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C5/00—Amplitude modulation and angle modulation produced simultaneously or at will by the same modulating signal

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

선형 송신기용 증폭기의 전원 전압을 입력 신호 레벨에 따라서 절환하여, 왜곡이 적은 출력 신호를 높은 증폭 효율로 출력하는 송신기에 있어서의, 증폭기의 입력 신호와 전압 제어 신호의 타이밍을 조정하는 것을 과제로 한다. 타이밍 조정 장치는, 주신호 경로로부터의 송신 신호를 제어 신호 경로로부터의 전압 제어 신호에 따라서 증폭하는 전력 증폭 수단과, 증폭 전의 송신 신호의 진폭 또는 전력을 나타내는 증폭 전 신호 및 증폭 후의 신호의 진폭 또는 전력을 나타내는 피드백 신호에 기초하여, 주신호 경로 및 제어 신호 경로 간의 위상차를 구하는 타이밍 오차 검출 수단과, 위상차가 상쇄되도록 주신호 경로 및 제어 신호 경로의 양쪽 또는 한쪽의 지연량을 조정하는 수단을 가진다. 타이밍 오차 검출 수단은, 증폭 전 신호 또는 피드백 신호의 파형의 구배의 극성 변화점을 검출하는 수단과, 검출된 극성 변화점을 이용해서 위상차를 측정하는 위상차 측정 수단을 가진다.
Figure R1020070001486
타이밍 조정 장치, 입력 신호, 출력 신호, 전압 제어 신호, 전력 증폭 수단, 타이밍 오차 검출 수단, 위상차 측정 수단, 극성 변화점

Description

타이밍 조정 장치 및 타이밍 조정 방법{TIMING ADJUSTING APPARATUS AND TIMING ADJUSTING METHOD}
도 1은 종래의 증폭 제어 방법을 설명하기 위한 도면.
도 2는 증폭기의 모식적인 입출력 특성을 도시하는 도면.
도 3은 증폭기의 입력 신호, 출력 신호 및 제어 신호를 도시하는 도면.
도 4는 본 발명의 일 실시예에 의한 송신기의 부분 블록도.
도 5는 도 4의 타이밍 오차 검출부의 상세한 기능 블록도.
도 6a는 송신 신호 또는 전압 제어 신호의 디핑 및 디핑 간격을 도시하는 도면.
도 6b는 피드백 신호의 디핑 및 디핑 간격을 도시하는 도면.
도 7은 본 발명의 일 실시예에 의한 타이밍 조정 방법의 플로우차트.
도 8은 본 발명의 일 실시예에서 사용되는 타이밍 오차 검출부의 기능 블록도.
도 9는 본 발명의 일 실시예에서 사용되는 타이밍 오차 검출부의 기능 블록도.
도 10a는 송신 신호와 적분 구간의 관계를 도시하는 도면.
도 10b는 송신 신호, 전압 제어 신호 및 피드백 신호와 적분 구간의 관계를 도시하는 도면.
도 11a는 송신 신호와 적분 구간의 관계를 도시하는 도면.
도 11b는 송신 신호와 적분 구간의 관계를 도시하는 도면.
도 11c는 송신 신호, 전압 제어 신호 및 피드백 신호와 적분 구간의 관계를 도시하는 도면.
도 11d는 송신 신호, 전압 제어 신호 및 피드백 신호와 적분 구간의 관계를 도시하는 도면.
도 12a는 차신호의 시간 평균에 관련되는 영역을 도시하는 도면.
도 12b는 차신호의 시간 평균에 관련되는 영역을 도시하는 도면.
도 13은 스위치의 일례를 도시하는 도면.
도 14a는 수정 전후의 전압 제어 신호, 송신 신호 및 피드백 신호를 도시하는 도면.
도 14b는 수정 전후의 전압 제어 신호, 송신 신호 및 피드백 신호를 도시하는 도면.
도 15a는 투톤 신호를 도시하는 도면.
도 15b는 투톤 신호로부터 도출된 피드백 신호를 도시하는 도면.
<도면의 주요부분에 대한 부호의 설명>
41:주신호 경로
42:제어 신호 경로
43:피드백 신호 경로
412, 424:타이밍 조정 회로
414:변조부
416:증폭기
422:전압 제어 신호 생성부
432:복조부
434:타이밍 오차 검출부
51:지연부
52, 53:포락선 연산부
54, 55:디핑 간격 정보 추출부
56:오차 정보 축적부
57:지시 신호 생성부
81, 82:디핑 빈도 카운터
83:비교부
91:기울기 검출부
93, 94:적분기
95:비교기
[특허문헌 1] 일본 특허 공개 평3-174810호 공보
본 발명은, 고주파 대역에서 사용되는 증폭기의 기술 분야에 관한 것으로, 특히 전력 증폭기의 입력 신호와 전압 제어 신호의 타이밍을 조정하기 위한 장치 및 방법에 관련된다.
선형 송신 장치에서는 송신되는 신호는 선형으로 증폭되어 송신된다. 대소가 다양한 레벨의 신호를 선형으로 증폭하기 위해서는, 큰 레벨의 신호에 맞춰서 증폭기에 전력을 공급해야 한다. 그러나 항상 큰 전원 전압을 증폭기에 인가하는 것으로 하면, 소 신호를 증폭하는 경우에 증폭 효율이 현저하게 저하하게 되는 문제가 있다. 이것은 간이한 휴대 통신 장치나 소형의 배터리를 이용하는 장치에서 특히 불리하다. 이러한 문제에 대처하기 위해서, 증폭하려고 하는 신호 레벨에 따라서 증폭기에 인가하는 전원 전압을 적절하게 절환하는 기술이 있다(예를 들면, 특허 문헌 1 참조.).
도 1은 그러한 증폭 제어의 양태를 설명하기 위한 도면을 도시한다. 증폭기(앰프)는 송신 신호를 입력 신호로 하고, 전압 제어 신호에 따라서 그것을 증폭하여, 출력 신호를 출력한다. 전압 제어 신호는, 송신 신호의 진폭 레벨에 따라서 변화되는 신호이며, 엔벨로프 검출기로부터 도출된다. 진폭 레벨을 나타내는 신호는 포락선 신호나 엔벨로프 신호 등이라고 언급되어도 된다.
도 2는 증폭기의 모식적인 입출력 특성을 도시하는 도면이다. 횡축은 입력 신호의 전력 레벨을 나타내고, 종축은 출력 신호의 전력 레벨을 나타낸다. 도 2에는 3종류의 그래프가 도시되어 있다. 1개는 입력 전력이 a1 이하이면 선형의 입출 력 특성을 나타내지만 그것 이외에서는 입출력 특성은 비선형으로 되어버리는 양태를 나타낸다. 다른 2개도 마찬가지로, 입력 전력이 a2(a3) 이하이면 선형의 입출력 특성을 나타내지만 그것 이외에서는 입출력 특성은 비선형으로 되어버리는 양태를 나타낸다.
도 1의 엔벨로프 검출기는, 송신 신호의 레벨을 측정하고, 그것이 작은 값이면, 증폭기의 전압 제어 신호(v)를 v1로 설정한다(v=v1). 이에 따라 증폭기의 입출력 특성은 도 2의 (1)의 그래프처럼 되어, 레벨이 v1 이하인 소 신호가 선형으로 증폭된다. 반대로 송신 신호의 레벨이 크면, 엔벨로프 검출기는 증폭기의 전압 제어 신호(v)를 v3으로 설정한다(v=v3). 이에 따라 증폭기의 입출력 특성은 도 2의 (3)의 그래프처럼 되어, 큰 레벨의 신호라도 선형으로 증폭된다. 이와 같이 증폭기의 전원 전압을 입력 신호에 따라서 적절하게 변경함으로써, 선형으로 증폭된 출력 신호를 고효율로 얻을 수 있다. 실제로는 v1, v2, v3뿐만 아니라 다수의 전압이 연속적으로 또는 단계적으로 증폭기에 인가된다.
상기의 방법은 입력 신호의 레벨에 따라서 전원 전압을 적절하게 변경하므로, 입력 신호 및 전압 제어 신호의 타이밍이 적절하게 맞을 필요가 있다. 한편, 소자의 재료특성, 제조 프로세스, 제조 환경 등에 기인하여, 소자 특성(특히, 아날로그 소자의 특성)에 어느 정도의 변동이 발생한다. 그 결과, 송신 신호(입력 신호) 및 전압 제어 신호의 위상이 약간 어긋나게 될 것이 염려된다.
도 3은 증폭기의 입력 신호, 출력 신호 및 전압 제어 신호를 도시한다. 횡 축은 시간을 나타내고, 종축은 진폭 레벨을 나타낸다. 도시의 예에서는 원래 위상이 맞추어져 있어야 할 입력 신호 및 전압 제어 신호가 시간적으로 τ로 나타내어지는 양만큼 어긋나 있고, 그 결과 출력 신호가 본래의 파형과는 다른 파형으로 되어 있는 양태가 도시되어 있다. 예를 들면 T1로 나타내어지는 기간에서는, 입력 신호보다 큰 전압 제어 신호가 공급되어 있다. 이 경우, 입력 신호 자체는 선형으로 증폭될지도 모르지만, 필요한 전원 전압보다 큰 전압이 증폭기에 인가되므로, 증폭 효율이 떨어져 버린다. T2로 나타내어지는 기간에서는, 증폭기로 선형으로 증폭할 수 있는 최대 전압을 상회하는 레벨의 신호가 증폭기에 입력된다. 따라서 증폭기의 출력 신호는 입력 신호를 선형으로 증폭한 것으로부터 일탈하여, 비선형으로 증폭된 것으로 되어버린다. 또한, 도면 중 P1로 도시된 바와 같이, 출력 신호는 의도되지 않은 급격한 변화를 강요당하므로, 거기에 수반하는 불필요한 주파수 성분이 발생해버리는 것도 염려된다. 이와 같이 입력 신호와 전압 제어 신호의 타이밍이 적절하게 부합되어 있지 않으면, 신호의 열화나 불요파의 복사 등이 발생해버린다. 이러한 타이밍 어긋남의 문제는 개개의 제품마다 발생하므로, 그 보상도 개개로 행할 필요가 있다. 그러나 그러한 보상이나 조정을 자동적, 효율적으로 행하는 방법은 아직 발견되지 않은 반면, 그것을 수동으로 행하기에는 번거로워, 많은 제품을 조정하는 용도에는 부적합하다.
본 발명은, 상기의 문제를 감안하여 이루어진 것으로, 그 과제는, 선형 송신기용 증폭기의 전원, 전압을 입력 신호 레벨에 따라서 절환하여, 왜곡이 적은 출력 신호를 높은 증폭 효율로 출력하는 송신기에 있어서의, 증폭기의 입력 신호와 전압 제어 신호의 타이밍을 조정하는 장치 및 방법을 제공하는 것이다.
본 발명에서 사용되는 타이밍 조정 장치는, 주신호 경로로부터의 송신 신호를 제어 신호 경로로부터의 전압 제어 신호에 따라서 증폭하는 전력 증폭 수단과, 증폭 전의 송신 신호의 진폭 또는 전력을 나타내는 증폭 전 신호 및 증폭 후의 신호의 진폭 또는 전력을 나타내는 피드백 신호에 기초하여, 상기 주신호 경로 및 상기 제어 신호 경로 간의 위상차를 구하는 타이밍 오차 검출 수단과, 위상차가 상쇄되도록 상기 주신호 경로 및 상기 제어 신호 경로의 양쪽 또는 한쪽의 지연량을 조정하는 수단을 가진다. 상기 타이밍 오차 검출 수단은, 증폭 전 신호 또는 피드백 신호의 파형의 구배의 극성 변화점을 검출하는 수단과, 검출된 극성 변화점을 이용해서 상기 위상차를 측정하는 위상차 측정 수단을 가진다.
<실시 형태>
본 발명의 다양한 형태에서는, 증폭 전의 송신 신호의 진폭 또는 전력을 나타내는 증폭 전 신호 및 증폭 후의 신호의 진폭 또는 전력을 나타내는 피드백 신호에 기초하여, 주신호 경로 및 제어 신호 경로 간의 위상차를 구하고, 그 위상차가 상쇄되도록 주신호 경로 및 제어 신호 경로의 양쪽 또는 한쪽의 지연량을 조정하는 송신기가 사용된다. 증폭 전 신호 또는 피드백 신호의 파형의 구배의 극성 변화점이 검출되고, 검출된 극성 변화점을 이용해서 상기 위상차가 측정된다.
본 발명의 일 형태에서는, 극성 변화점끼리의 간격 및(또는) 극성 변화점의 수를 측정함으로써, 위상차의 유무가 판별된다. 극성 변화점은, 감소하는 파형이 증가하는 파형으로 변화되는 점(디핑점)에 대응해도 된다. 극성 변화점 중, 소정의 횟수를 상회하는 빈도로 출현하는 극성 변화점이 선별되어, 후단의 처리에 사용되어도 된다.
본 발명의 일 형태에서는, 증폭 전 신호가 증가하는 기간에 걸쳐 증폭 전 신호 및 피드백 신호의 양쪽 또는 한쪽이 적분되고, 증폭 전 신호가 감소하는 기간에 걸쳐 증폭 전 신호 및 피드백 신호의 양쪽 또는 한쪽이 적분된다. 적분값의 동일하거나 다름에 따라서 타이밍 어긋남의 유무가 적절하게 판정된다. 증폭 전 신호가 증가하는 기간은, 파형의 구배의 극성이 플러스인 기간에 대응하고, 증폭 전 신호가 감소하는 기간은, 파형의 구배의 극성이 마이너스인 기간에 대응해도 된다.
본 발명의 일 형태에서는, 증폭 전 신호가 증가하는 기간에 걸쳐, 증폭 전 신호 및 피드백 신호의 차분의 제1 시간 평균이 산출되고, 증폭 전 신호가 감소하는 기간에 걸쳐, 증폭 전 신호 및 피드백 신호의 차분의 제2 시간 평균도 산출된다. 제1 및 제2 시간 평균의 차분을 비교함으로써 타이밍 어긋남의 유무를 판별할 수 있다.
본 발명의 일 형태에서는, 송신 신호의 파형 및 일정 레벨의 파형을 극성 변화점마다 절환하여, 전압 제어 신호로서 출력된다. 송신 신호의 파형이 전압 제어 신호로서 출력되어 있을 경우에 피드백 신호를 적분하고, 제1 적분값이 산출된다. 일정 레벨의 파형이 전압 제어 신호로서 출력되어 있을 경우에 피드백 신호를 적분하여, 제2 적분값이 산출된다. 제1 및 제2 적분값을 비교함으로써 타이밍 어긋남 을 판별할 수 있다.
송신 신호로서 파형이 기지의 테스트 신호가 사용되어도 된다. 테스트 신호는 투톤 신호여도 된다.
[실시예 1]
도 4는 본 발명의 일 실시예에 의한 송신기의 부분 블록도를 도시한다. 대체로 도 4에는 송신 신호를 전송하는 주신호 경로(41), 제어 신호 경로(42) 및 증폭기로부터의 피드백 신호 경로(43)가 도시되어 있다. 주신호 경로(41)에는 타이밍 조정 회로(412)와, 변조기(Mod)(414)와, 증폭기(416)가 설치되어 있다. 제어 신호 경로(42)에는 전압 제어 신호 생성부(422)와, 타이밍 조정 회로(424)가 설치되어 있다. 피드백 경로(43)에는 복조부(432)와, 타이밍 오차 검출부(434)가 설치되어 있다.
증폭기(416)는, 거기에 인가되는 전압 제어 신호가 나타내는 전압 레벨 하에서, 송신 신호를 증폭하는 전력 증폭기이다.
전압 제어 신호 생성부(422)는 거기에 입력된 신호의 진폭 레벨을 산출 또는 측정한다. 신호가 직교 변조되어 있으면, 동상 성분 및 직교 성분의 제곱합의 평방근을 구함으로써, 신호의 크기가 산출된다. 진폭 레벨을 나타내는 신호는 포락선 신호라고도 불린다. 전압 제어 신호 생성부(422)는 거기에 입력된 신호의 진폭 레벨에 따라서, 증폭기(416)에 부여하는 전압 제어 신호를 도출한다. 이 신호는 도 2의 전압 제어 신호(v)에 상당한다.
타이밍 조정 회로(424)는 전압 제어 신호 생성부(422)로부터 출력된 전압 제 어 신호를 타이밍 오차 검출부(434)로부터의 지시에 따라서 시간 축 상에서 전후시킴으로써 전압 제어 신호의 타이밍을 조정하고, 조정 후의 전압 제어 신호를 증폭기(416)에 부여한다. 본 실시예에서는 송신 신호의 진폭 레벨에 기초하여 이하에 설명되는 것 같은 타이밍 조정이 이루어진다. 그러나 본 발명은 진폭 레벨의 처리에 한정되지 않고, 송신 신호의 전력(파워)레벨에 기초해서 타이밍 조정이 이루어져도 된다.
주신호 경로(41) 상의 타이밍 조정 회로(412)는 타이밍 오차 검출부(434)로부터의 지시에 따라서 송신 신호를 시간 축 상에서 전후시킴으로써 송신 신호의 타이밍을 조정하고, 조정 후의 송신 신호를 변조기(414)에 부여한다.
변조기(414)는 송신 신호를 무선신호로서 송신하기 위한 주파수 변환 처리를 행한다.
피드백 경로(43) 상의 복조기(416)는 증폭 후의 무선송신 신호를 베이스 밴드의 신호로 복귀시키기 위한 주파수 변환이나 필터링 등의 처리를 행한다.
타이밍 오차 검출부(434)는 복조부(432)로부터의 피드백 신호(Fb)에 기초해서 주신호 경로(41)와 피드백 경로(43) 사이의 위상차 외에 추가로, 주신호 경로(41)와 제어 신호 경로(42)의 위상차도 구한다. 타이밍 오차 검출부(434)는 타이밍 조정 회로(412, 424)에 부여하는 지시 신호를 생성한다. 지시 신호의 내용은, 거기에서 산출된 위상차가 상쇄되도록 하는 것이다.
도면 중 참조 번호 40으로 나타내어지는 프레임 내의 요소는, 설명의 편의상 디지털 신호 처리를 행하는 요소이다. 따라서 블록(40)과 증폭기(416)측의 사이에 는 디지털 아날로그 변환기나 아날로그 디지털 변환기 등의 요소가 도시는 되어 있지 않지만 실제로는 존재한다. 단, 본 발명은 디지털 영역에서도 아날로그 영역에서도 실현 가능하다.
도 5는 도 4의 타이밍 오차 검출부(434)의 상세한 기능 블록도를 도시한다. 타이밍 오차 검출부(434)는, 지연부(51), 포락선 연산부(52, 53), 디핑 간격 정보 추출부(54, 55), 오차 정보 축적부(56) 및 지시 신호 생성부(57)를 가진다.
지연부(51)는 송신 신호(Tx)를 일정 기간 늦춘다. 늦추는 기간은, 송신 신호(Tx)와 피드백 신호(Fb)의 타이밍이 맞도록 조정된다.
포락선 연산부(52, 53)는 거기에 입력된 신호의 진폭 레벨을 산출 또는 측정한다. 신호가 직교 변조되어 있으면, 동상 성분 및 직교 성분의 제곱합의 평방근을 구함으로써, 신호의 크기를 산출한다. 진폭 레벨을 나타내는 신호는 포락선 신호라고도 불린다.
디핑 간격 정보 추출부(54, 55)는 포락선 연산부(52, 53)로부터 취득한 진폭 정보에 기초하여, 송신 신호를 나타내는 파형 및 피드백 신호를 나타내는 파형의 피크점 및(또는) 디핑점을 특정한다. 디핑 간격 정보 추출부(54, 55)는, 특정된 디핑점끼리의 사이의 간격(인접하는 디핑점 사이의 간격)을 산출한다. 본 설명에 있어서 디핑점이란 신호 파형의 구배(기울기)의 극성이 변화되는 점 중, 시간 경과와 함께 마이너스로부터 플러스로 극성이 변화되는 점을 말한다. 또한, 피크점이란 신호 파형의 구배의 극성이 변화되는 점 중, 시간 경과와 함께 플러스로부터 마이너스로 극성이 변화되는 점을 말한다.
오차 정보 축적부(56)는 디핑 간격 정보 추출부(54, 55)로부터 얻어진 간격 정보를 축적하고, 지시 신호 생성부(57)에 부여한다. 얻어진 간격 정보 모두가 지시 신호 생성부(57)에 공급되어도 되고, 소정의 임계치를 상회하는 빈도로 출현한 간격 정보뿐이 지시 신호 생성부(57)에 공급되어도 된다. 신호 처리의 안정화를 도모하는 관점에서는 후자와 같이 하는 것이 바람직하다.
지시 신호 생성부(57)는 얻어진 간격 정보에 기초하여, 타이밍 조정 회로에 부여하는 지시 신호를 생성한다. 지시 신호는 타이밍 조정 회로의 양쪽 또는 한쪽이 어느 정도의 지연을 설정하면 되는지를 지시한다.
도 6a는 송신 신호 또는 전압 제어 신호의 엔벨로프 파형을 도시한다. 도면 중, 4개의 원으로 둘러싸인 디핑점이 도시되고, 인접하는 디핑점 사이의 디핑 간격은 3개 도시되어 있다. 가령 송신 신호와 전압 제어 신호의 타이밍이 맞춰져 있으면, 송신 신호에 관한 디핑 간격과 피드백 신호에 관한 디핑 간격은 모두 동등하다. 그러나, 그것들의 타이밍이 어긋나면, 디핑 간격은 상이한 값으로 된다. 도 6b는 피드백 신호의 엔벨로프 파형을 도시하고, 송신 신호와 전압 제어 신호의 타이밍이 τ만큼 어긋나 있는 것이 상정되어 있다. 도 6b에서는 7개의 디핑점이 출현되고, 장단이 다양한 디핑 간격이 새롭게 출현되어 있는 것을 알 수 있다. 이와 같이 디핑 간격의 종류나 길이가 변화된 것에 기초하여, 송신 신호 및 전압 제어 신호의 타이밍이 어긋나 있는 것이 판명된다. 지시 신호 생성부(57)는, 이 타이밍 어긋남을 보상하는 지연(위상차)을 타이밍 조정 회로(412 및(또는) 424)에 부여하기 위한 지시 신호를 작성하고, 출력한다. 위상차의 구체적인 산출 방법은 이하에 서 설명된다.
도 7은 본 발명의 일 실시예에 의한 타이밍 조정 방법의 플로우차트를 도시한다. 플로우는 스텝 S1에서 시작되어, 스텝 S2로 진행된다. 스텝 S2에서는 도 4의 증폭기(416)에 부여하는 전원 전압이, 임의의 전압 레벨(Vcc)로 일정하게 유지된다. 이 전압 레벨은 어느 송신 신호의 진폭 레벨보다도 큰 것이 바람직하다. 이러한 전압이 증폭기(416)에 인가되어 있으면, 증폭기(416)는 여하한 레벨의 송신 신호도 선형으로 증폭할 수 있다.
스텝 S3에서는 임의의 송신 신호를 증폭기(416)에 부여하여, 송신 신호(Tx)와 피드백 신호(Fb)의 위상차가 보상된다. 구체적으로는 송신 신호(Tx) 및 피드백 신호(Fb)의 위상차가 측정되고, 그 위상차가 보상되도록 도 4의 타이밍 조정 회로(412) 또는 도 5의 지연부(51)의 지연량이 조정된다.
스텝 S4에서는 타이밍 조정 회로(412, 424)의 양쪽 또는 한쪽을 이용하여, 주신호 경로 및 제어 신호 경로의 사이에 임의의 지연이 다시 도입된다. 도입되는 지연의 초기값은 제로여도 되고, 혹은 상당히 큰 값이어도 된다.
스텝 S5에서는 피드백 신호(Fb)에 기초해서 송신 신호(Tx) 및 전압 제어 신호(v)의 사이에 타이밍 어긋남이 존재하는지의 여부가 판정된다. 타이밍이 어긋나 있으면, 플로우는 스텝 S4로 되돌아가서, 경로 사이에 다른 지연량이 부여된다. 이후 타이밍 어긋남이 충분히 작아질 때까지, 전술한 마찬가지의 수순이 반복된다. 타이밍 어긋남이 충분히 작아지면, 플로우는 종료된다.
스텝 S4에서 경로 사이에 도입되는 지연량은, 임의의 스텝 폭으로 제로로부 터 서서히 늘려도 되고, 꽤 큰 값으로부터 서서히 줄여도 된다. 보다 효율적으로 타이밍 어긋남을 보상하는 관점에서는, 도입하는 지연량을 0, ±α, ±α±T, ±α±2T, …와 같이 변화시키는 것이 바람직하다. 여기에서, α는 디핑 간격의 최소값이며, T는 송신 신호의 심볼 기간을 나타낸다. 예를 들면, 도 6b에 도시되는 예에서는, 최소의 디핑 간격 α는 τ과 동등하다(α=τ). 따라서 송신 신호 및 전압 제어 신호 사이의 위상차를 α만큼 보상하면, 쌍방의 타이밍을 맞출 수 있다.
[실시예 2]
도 8은 본 발명의 제2 실시예에서 사용되는 타이밍 오차 검출부의 기능 블록도를 도시한다. 도 5에서 전술한 요소와 마찬가지의 요소에는 동일한 참조 번호가 붙여지고, 중복적인 설명은 생략된다. 타이밍 오차 검출부는, 포락선 연산부(52, 53) 및 오차 정보 축적부(56)의 사이에, 디핑 빈도 카운터(81, 82)와, 비교부(83)를 가진다.
디핑 빈도 카운터(81)는 송신 신호(Tx)의 디핑점의 출현 빈도를 측정한다. 디핑 빈도 카운터(82)는 피드백 신호(Fb)의 디핑점의 출현 빈도를 측정한다.
비교부(83)는 송신 신호 및 피드백 신호의 디핑 빈도를 비교하고, 비교 결과를 오차 정보 축적부(56)에 부여한다.
오차 정보 축적부(56)는 디핑 빈도에 관한 정보를 축적하고, 그것을 지시 신호 생성부(57)에 부여한다.
도 6a에 도시된 바와 같이, 송신 신호(Tx) 및 전압 제어 신호(v)의 타이밍이 맞춰져 있으면, 송신 신호의 디핑점의 출현 빈도와, 피드백 신호의 디핑점의 출현 빈도는 동등해질 것이다. 그러나 그것들의 타이밍이 어긋나 있으면, 출현 빈도는 동등하지 않게 된다. 보다 정확하게는 피드백 신호에 관한 디핑 빈도가, 송신 신호의 것보다 많이 관측되게 된다. 따라서 송신 신호 및 피드백 신호의 디핑 빈도를 비교함으로써, 송신 신호 및 전압 제어 신호의 타이밍 어긋남의 유무를 판정할 수 있다. 이러한 동작 원리에 의해, 타이밍 오차 검출부는 타이밍 오차를 검출할 수 있다.
[실시예 3]
도 9는 본 발명의 제3 실시예에서 사용되는 타이밍 오차 검출부의 기능 블록도를 도시한다. 도 5에서 전술한 요소와 마찬가지의 요소에는 동일한 참조 번호가 붙여지고, 중복적인 설명은 생략된다. 도 9에 도시되는 타이밍 오차 검출부는, 기울기 검출부(91), 적분기(93, 94), 비교부(95)를 가진다.
기울기 검출부(91)는 송신 신호를 나타내는 파형의 기울기 또는 구배를 산출한다. 기울기 검출부(91)는 제3 실시예뿐만 아니라, 제1 및 제2 실시예의 타이밍, 오차검출부에 구비되어 있어도 된다. 파형의 기울기 또는 구배는, 파형을 나타내는 함수의 미분계수로서 도출되어도 된다. 기울기 검출부(91)는 적분기(93, 94)에서의 적분 구간을 규정한다. 본 실시예에서는 송신 신호의 파형으로부터 도출된 적분 구간이 적분기(93, 94)에서 사용되지만, 다른 실시예에서는 피드백 신호의 파형으로부터 도출된 적분 구간이 적분기(93, 94)에서 사용되어도 된다. 본 실시예에서는, 파형의 구배의 극성이 플러스인 구간과, 파형의 구배의 극성이 마이너스인 구간이 2종류의 적분 구간으로서 준비된다. 전자는 상승 구간 또는 증가 구간이라 고 언급된다. 후자는 하강 구간 또는 감소 구간이라고 언급된다. 도 10a에서는 상승 구간이 Todd=T1, T3, T5, …로 규정되고, 하강 구간이 Teven=T2, T4, T6, …로 규정된다.
적분기(93)는 기울기 검출부(91)에 의해 규정된 적분 구간에서 송신 신호(Tx)를 적분하여, 출력한다. 적분기(94)는 기울기 검출부(91)에 의해 규정된 적분 구간에서 피드백 신호(Fb)를 적분하여, 출력한다. 적분 구간은 Todd 또는 Teven이다. 도 10b에 도시된 바와 같이, 송신 신호(Tx)로부터 도출된 적분 구간에서 피드백 신호(Fb)가 적분되는 점에 유의를 요한다.
비교부(95)는 각 적분기(93, 94)로부터 얻어진 적분값을 비교하고, 비교 결과를 지시 신호 생성부(57)에 부여한다.
도 11a, 도 11b는 송신 신호(Tx)와 적분 구간 Todd, Teven의 관계를 도시한다. 송신 신호(Tx)의 파형의 구배의 극성이 변화될 때마다 증가 구간 및 감소 구간이 교대로 나열되어 있는 양태가 도시되어 있다. 도 11a는, 송신 신호(Tx)를 증가 구간 Todd에 걸쳐 적분한 값 Sodd=∫Todd(Tx)dt가, 사선부의 면적에 상당하는 것을 도시한다. 도 11b는, 송신 신호(Tx)를 감소 구간 Teven에 걸쳐 적분한 값 Seven=∫Teven(Tx)dt가, 사선부의 면적에 상당하는 것을 도시한다. 도 11c, 11D는 피드백 신호(Fb)와 적분 구간 Todd, Teven의 관계를 도시한다. 이 경우에서, 송신 신호(Tx) 및 전압 제어 신호(v)의 타이밍은 약간 어긋나 있는 것이 상정되어 있다. 도 11c는, 피드백 신호(Tx)를 증가 구간 Todd에 걸쳐 적분한 값 Sodd=∫Todd(Fb)dt가, 사선부의 면적에 상당하는 것을 도시한다. 도 11d는, 피드백 신호(Tx)를 증가 구간 Teven에 걸쳐 적분한 값 Seven=∫Teven(Fb)dt가, 사선부의 면적에 상당하는 것을 도시한다.
전술한 바와 같이 송신 신호(Tx) 및 전압 제어 신호(v)의 타이밍이 맞춰져 있으면, 공통되는 적분 구간(Todd 또는 Teven)에서, 송신 신호(Tx)를 적분해도 피드백 신호(Fb)를 적분해도 마찬가지의 값으로 되는 것이 예상된다. 또한, 장시간에 걸쳐 적분을 행하면, 적분 구간 Todd에서 적분한 값과 적분 구간 Teven에서 적분한 값도 마찬가지의 값으로 되는 것이 예상된다. 그러나, 송신 신호(Tx) 및 전압 제어 신호(v)의 타이밍이 어긋나 있으면, 적분값은 다른 값으로 된다.
본 실시예에서는, 피드백 신호(Fb)를 한쪽의 적분 구간 Todd에서 적분한 것과, 피드백 신호(Fb)를 다른 쪽의 적분 구간 Teven에서 적분한 것이 사용된다. 타이밍 어긋남이 없으면 이것들은 동일한 값으로 될 것이다. 따라서 그것들의 차분 ΔS가 충분히 작은지의 여부를 판정함으로써(혹은 적분값의 대소를 비교함으로써), 송신 신호(Tx) 및 전압 제어 신호(v)의 타이밍 어긋남의 유무를 검출할 수 있다.
ΔS=∫Todd(Fb)dt-∫Teven(Fb)dt
또한，∫Todd(Fb)dt와 ∫Teven(Fb)dt의 대소 비교를 행함으로써(ΔS의 극성 또는 부호를 판정함으로써), 타이밍 어긋남의 방향을 예측할 수도 있다. 예를 들면 도 11a-도 11d를 참조하면, 도 11c의 사선부의 면적은, 도 11d의 사선부의 면적에 비교해서 작고, 도 11a의 사선부의 면적으로부터 크게 감소되어 있다. 도 11d의 사선부의 면적은 도 11b의 사선부의 면적으로부터 그다지 감소해서 되어 있지 않다. 이러한 면적의 대소 관계와, 송신 신호(Tx) 및, 피드백 신호(Fb)의 위상 관계로부터, 송신 신호(Tx) 및 전압 제어 신호(v)의 타이밍의 어긋난 방향을 추측할 수 있다.
또한, 타이밍 어긋남의 유무만이라면, 송신 신호(Tx)를 전 구간에서 적분한 것과, 피드백 신호(Fb)를 전 구간에서 적분한 것의 차분이 충분히 작은지의 여부를 검토함으로써 판정할 수 있다. 이렇게 하면，Todd 및 Teven의 적분 구간을 준비하지 않고 완료되지만, 피드백 신호(Fb)뿐만 아니라 송신 신호(Tx)도 적분할 필요가 있다.
ΔS=∫전 구간(Tx)dt-∫전 구간(Fb)dt
[실시예 4]
본 발명의 제4 실시예에서는 송신 신호(Tx) 및 피드백 신호(Fb)의 차분의 시간 평균이, 각 구간 Todd 및, Teven에서 산출되어, 그것들이 동등한지의 여부가 판정된다. 즉,
ΔS=Sodd-Seven
Sodd=∑1/(Todd)∫Todd(Tx-Fb)dt
Seven=∑1/(Teven)∫Teven(Tx-Fb)dt
가 산출된다. ΔS가 충분히 작은지의 여부를 판정함으로써, 타이밍 어긋남의 유무를 판정할 수 있다. 또한，Sodd=∫Todd(Tx-Fb)dt의 부분은 도 12a에 도시되는 사선부의 면적에 상당하고, Seven=∫Teven(Tx-Fb)dt의 부분은 도 12b에 도시되는 사선부의 면적에 상당한다. 따라서, Sodd 및 Seven, 즉 차분의 시간 평균은 타이밍이 맞춰져 있으면 제로가 되어야 할 양이다. 본 실시예에 따르면, Sodd 및 Seven 중 어느 것이 제로에 보다 가까운지, 및 ΔS가 충분히 작은지의 여부를 판별함으로써, 타이밍 어긋남의 유무 및 방향을 검출할 수 있다.
[실시예 5]
제1 내지 제4 실시예에서의 전압 제어 신호(v)는 타이밍이 어긋나 있을지도 모르는 점을 제외하고, 송신 신호(Tx)와 동일 형상의 파형이었다. 본 발명의 제5 실시예에서는, 파형의 수정된 전압 제어 신호(v')가 사용된다. 일례로서, 도 13에 도시되는 스위치가, 도 4의 전압 제어 신호 생성부(422)의 입력부에, 또는 타이밍 조정 회로(424) 및 증폭기(416)의 사이에 설치된다. 이 스위치는, 송신 신호 파형의 구배의 극성 변화점이 찾아올 때마다, 레벨이 변화되는 신호와 일정한 전원 레벨(Vcc)을 절환함으로써, 신호(v')를 작성하고, 그것을 증폭기(416)에 부여하도록 한다.
도 14a 상측의 파형(v)은 송신 신호(Tx)로부터 도출된 전압 제어 신호(v)를 도시한다. 도 14a 하측의 파형(v')은 송신 신호의 증가 구간에서는 그것을 제어 신호로 하고, 감소 구간에서는 고정 레벨(Vcc)을 제어 신호로 함으로써 생성된 전압 제어 신호를 나타낸다. 도 14a 하측에는 타이밍이 어긋난 송신 신호(Tx)도 도시되어 있다. 수정된 전압 제어 신호(v')를 이용해서 송신 신호(Tx)를 증폭하면, 도 14a 하측의 세로의 줄무늬 모양으로 도시되는 것 같은 파형의 피드백 신호(Fb')가 얻어진다. 도 14b 상측의 파형(v)은 송신 신호(Tx)로부터 도출된 전압 제어 신호(v)를 나타내고, 도 14a 상측의 파형과 동일하다. 도 14b 하측의 파형(v")은 송신 신호의 감소 구간에서는 그것을 제어 신호로 하고, 증가 구간에서는 고정 레벨(Vcc)을 제어 신호로 함으로써 생성된 전압 제어 신호를 나타낸다. 도 14b 하측에는 타이밍이 어긋난 송신 신호(Tx)도 도시되어 있다. 수정된 전압 제어 신호(v")를 이용해서 송신 신호(Tx)를 증폭하면, 도 14b 하측의 가로 줄무늬 모양으로 도시되는 것 같은 파형의 피드백 신호(Fb")가 얻어진다.
2종류의 피드백 신호(Fb', Fb")를 비교하면, 도 14a의 피드백 신호(Fb')는 송신 신호 파형으로부터 비교적 크게 일탈하고, 도 14b의 피드백 신호(Fb")는 송신 신호 파형에 비교적 가까운 것을 알 수 있다. 도면 중 태선으로 둘러싸인 영역은, 송신 신호 파형으로부터의 어긋남을 나타낸다. 따라서 피드백 신호(Fb')의 전 구간에 걸친 적분값과, 피드백 신호(Fb")의 전 구간에 걸친 적분값을 비교하면, 전자보다 후자가 커지는 것이 예상된다. 이러한 대소 관계에 기초하여, 송신 신호 및 전압 제어 신호의 타이밍의 어긋남을 검출할 수 있다.
보다 구체적으로는, 도 14a에 도시되는 것 같은 전압 제어 신호(v')를 증폭 기에 인가하면서 피드백 신호(Fb')를 적분하여, 제1 적분값이 산출된다. 다음에 도 14b에 도시되는 것 같은 전압 제어 신호(v")를 증폭기에 인가하면서 피드백 신호(Fb")를 적분하여, 제2 적분값이 산출된다. 그리고, 제1 및 제2 적분값의 비교를 행함으로써 타이밍 어긋남의 유무가 판정된다.
[실시예 6]
상기의 각 실시예에서는 임의의 파형의 송신 신호가 사용되어 있다. 그러나, 본 발명의 제6 실시예에서는, 특정의 파형을 갖는 테스트 신호가 사용되어, 타이밍 조정이 이루어진다. 도 15a는 그러한 테스트 신호에 사용되어도 되는 투톤(2tone) 신호를 도시한다. 이러한 신호가 이용되면, 도 15b에 도시된 바와 같이 신호 파형의 피크, 디핑, 디핑 간격 등을 정확하게 판별할 수 있고, 이것은 측정 정밀도를 향상시키는 관점에서 바람직하다. 전술한 바와 같이 피드백 신호 파형의 디핑 간격의 최소값(α)은, 송신 신호와 전압 제어 신호의 타이밍 어긋남(τ)과 일정한 관계(τ=±α, ±α±T, …)를 가진다. 따라서 투톤 신호의 주기가 타이밍 어긋남보다도 작으면(주파수가 너무 높으면), 그 일정한 관계를 이용해서 효과적으로 타이밍 어긋남을 보정하는 것이 곤란해진다. 따라서 보다 현실적으로는, 먼저 저주파수의 투톤 신호를 사용해서 타이밍 어긋남을 어림 계산하고, 나중에 고주파수의 투톤 신호를 사용해서 타이밍 어긋남을 미세 조정하는 것이 바람직하다. 테스트 신호는 투톤 신호로 한정되지 않고 다른 다양한 신호가 이용되어도 된다. 예를 들면 펄스 신호가 테스트 신호에 사용되어도 된다.
이상 본 발명이 다양한 실시예를 통해서 설명되어 왔지만, 각 실시예는 단독 으로 사용되어도 되고 적절하면 조합해서 사용되어도 된다. 또한, 각 실시예의 요소의 전부 또는 일부는 하드웨어로, 소프트웨어로 또는 그것들의 조합으로 실현되어도 된다.
이하, 본 발명에 의해 교시되는 수단을 예시적으로 열거한다.
(부기 1)
주신호 경로로부터의 송신 신호를 제어 신호 경로로부터의 전압 제어 신호에 따라서 증폭하는 전력 증폭 수단과,
증폭 전의 송신 신호의 진폭 또는 전력을 나타내는 증폭 전 신호 및 증폭 후의 신호의 진폭 또는 전력을 나타내는 피드백 신호에 기초하여, 상기 주신호 경로 및 상기 제어 신호 경로 간의 위상차를 구하는 타이밍 오차 검출 수단과,
위상차가 상쇄되도록 상기 주신호 경로 및 상기 제어 신호 경로의 양쪽 또는 한쪽의 지연량을 조정하는 수단
을 갖고,
상기 타이밍 오차 검출 수단은,
증폭 전 신호 또는 피드백 신호의 파형의 구배의 극성 변화점을 검출하는 수단과,
검출된 극성 변화점을 이용해서 상기 위상차를 측정하는 위상차 측정 수단
을 갖는 것을 특징으로 하는 타이밍 조정 장치.
(부기 2)
상기 위상차 측정 수단이, 극성 변화점끼리의 간격을 측정하는 수단을 포함 하는 것을 특징으로 하는 부기 1에 기재된 타이밍 조정 장치.
(부기 3)
상기 위상차 측정 수단이, 극성 변화점의 수를 측정하는 수단을 포함하는 것을 특징으로 하는 부기 1에 기재된 타이밍 조정 장치.
(부기 4)
상기 극성 변화점은, 감소하는 파형이 증가하는 파형으로 변화되는 점에 대응하는 것을 특징으로 하는 부기 1에 기재된 타이밍 조정 장치.
(부기 5)
극성 변화점 중, 소정의 횟수를 상회하는 빈도로 출현하는 극성 변화점이 선별되는 것을 특징으로 하는 부기 1에 기재된 타이밍 조정 장치.
(부기 6)
상기 위상차 측정 수단이,
증폭 전 신호가 증가하는 기간에 걸쳐 증폭 전 신호 또는 피드백 신호를 적분하는 제1 적분 수단과,
증폭 전 신호가 감소하는 기간에 걸쳐 증폭 전 신호 또는 피드백 신호를 적분하는 제2 적분 수단을 갖는 것을 특징으로 하는 부기 1에 기재된 타이밍 조정 장치.
(부기 7)
증폭 전 신호가 증가하는 기간은, 파형의 구배의 극성이 플러스의 기간인 것을 특징으로 하는 부기 6에 기재된 타이밍 조정 장치.
(부기 8)
증폭 전 신호가 감소하는 기간은, 파형의 구배의 극성이 마이너스의 기간인 것을 특징으로 하는 부기 5에 기재된 타이밍 조정 장치.
(부기 9)
상기 제1 적분 수단이, 증폭 전 신호가 증가하는 기간에 걸쳐 증폭 전 신호 및 피드백 신호를 적분하고,
상기 제2 적분 수단이, 증폭 전 신호가 감소하는 기간에 걸쳐 증폭 전 신호 및 피드백 신호를 적분하는 것을 특징으로 하는 부기 6에 기재된 타이밍 조정 장치.
(부기 10)
상기 제1 적분 수단이, 증폭 전 신호가 증가하는 기간에 걸쳐 피드백 신호를 적분하고,
상기 제2 적분 수단이, 증폭 전 신호가 감소하는 기간에 걸쳐 피드백 신호를 적분하는 것을 특징으로 하는 부기 6에 기재된 타이밍 조정 장치.
(부기 11)
상기 제1 적분 수단은, 증폭 전 신호가 증가하는 기간에 걸쳐, 증폭 전 신호 및 피드백 신호의 차분의 시간 평균을 산출하고,
상기 제2 적분 수단은, 증폭 전 신호가 감소하는 기간에 걸쳐, 증폭 전 신호 및 피드백 신호의 차분의 시간 평균을 산출하는 것을 특징으로 하는 부기 6에 기재된 타이밍 조정 장치.
(부기 12)
송신 신호의 파형 및 일정 레벨의 파형을 극성 변화점마다 절환하여, 전압 제어 신호로서 출력하는 수단을 더 갖는 것을 특징으로 하는 부기 1에 기재된 타이밍 조정 장치.
(부기 13)
송신 신호의 파형이 전압 제어 신호로서 출력되어 있을 경우에 피드백 신호를 적분하는 제1 적분 수단과,
일정 레벨의 파형이 전압 제어 신호로서 출력되어 있을 경우에 피드백 신호를 적분하는 제2 적분 수단을 갖는 것을 특징으로 하는 부기 12에 기재된 타이밍 조정 장치.
(부기 14)
상기 송신 신호로서 파형이 기지의 테스트 신호가 사용되는 것을 특징으로 하는 부기 1에 기재된 타이밍 조정 장치.
(부기 15)
상기 테스트 신호가, 투톤 신호인 것을 특징으로 하는 부기 14에 기재된 타이밍 조정 장치.
(부기 16)
전력 증폭기에서의 증폭 전의 송신 신호의 진폭 또는 전력을 나타내는 증폭 전 신호 및 증폭 후의 신호의 진폭 또는 전력을 나타내는 피드백 신호에 기초하여, 상기 주신호 경로 및 상기 제어 신호 경로 간의 위상차를 구하는 타이밍 오차 검출 스텝과,
위상차가 상쇄되도록 상기 주신호 경로 및 상기 제어 신호 경로의 쌍방 또는 한쪽의 지연량을 조정하는 스텝과,
주신호 경로로부터의 송신 신호를 제어 신호 경로로부터 전압 제어 신호에 따라서 증폭하는 전력 증폭 스텝
을 갖고,
상기 타이밍 오차 검출 스텝은, 증폭 전 신호 또는 피드백 신호의 파형의 구배의 극성 변화점을 검출하는 스텝과,
검출된 극성 변화점을 이용해서 상기 위상차를 측정하는 위상차 측정 스텝
을 갖는 것을 특징으로 하는 타이밍 조정 방법.
(부기 17)
전력 증폭기에서의 증폭 전의 송신 신호의 진폭 또는 전력을 나타내는 증폭 전 신호 및 증폭 후의 신호의 진폭 또는 전력을 나타내는 피드백 신호에 기초하여, 상기 주신호 경로 및 상기 제어 신호 경로 간의 위상차를 구하는 타이밍 오차 검출 스텝과,
위상차가 상쇄되도록 상기 주신호 경로 및 상기 제어 신호 경로의 양쪽 또는 한쪽의 지연량을 조정하는 스텝과,
주신호 경로로부터의 송신 신호를 제어 신호 경로로부터 전압 제어 신호에 따라서 증폭하는 전력 증폭 스텝
을 데이터 처리 장치에 실행시키는 소프트웨어로서,
상기 타이밍 오차 검출 스텝은,
증폭 전 신호 또는 피드백 신호의 파형의 구배의 극성 변화점을 검출하는 스텝과,
검출된 극성 변화점을 이용해서 상기 위상차를 측정하는 위상차 측정 스텝
을 갖는 것을 특징으로 하는 소프트웨어.
본 발명에 따르면, 선형 송신기용 증폭기의 전원, 전압을 입력 신호 레벨에 따라서 절환하여, 왜곡이 적은 출력 신호를 높은 증폭 효율로 출력하는 송신기에 있어서의, 증폭기의 입력 신호와 전압 제어 신호의 타이밍을 적절하게 맞출 수 있다.

Claims (10)

  1. 주신호 경로로부터의 송신 신호를 제어 신호 경로로부터의 전압 제어 신호에 따라서 증폭하는 전력 증폭 수단과,
    증폭 전의 송신 신호의 진폭 또는 전력을 나타내는 증폭 전 신호 및 증폭 후의 신호의 진폭 또는 전력을 나타내는 피드백 신호에 기초하여, 상기 주신호 경로 및 상기 제어 신호 경로 사이의 위상차를 구하는 타이밍 오차 검출 수단과,
    위상차가 상쇄되도록 상기 주신호 경로 및 상기 제어 신호 경로의 양쪽 또는 한쪽의 지연량을 조정하는 수단
    을 갖고,
    상기 타이밍 오차 검출 수단은,
    증폭 전 신호 또는 피드백 신호의 파형의 구배(勾配)의 극성 변화점을 검출하는 수단과,
    검출된 극성 변화점을 이용해서 상기 위상차를 측정하는 위상차 측정 수단
    을 갖는 것을 특징으로 하는 타이밍 조정 장치.
  2. 제1항에 있어서,
    상기 위상차 측정 수단이, 극성 변화점끼리의 간격을 측정하는 수단을 포함하는 것을 특징으로 하는 타이밍 조정 장치.
  3. 제1항에 있어서,
    상기 위상차 측정 수단이, 극성 변화점의 수를 측정하는 수단을 포함하는 것을 특징으로 하는 타이밍 조정 장치.
  4. 제1항에 있어서,
    상기 위상차 측정 수단이,
    증폭 전 신호가 증가하는 기간에 걸쳐 증폭 전 신호 또는 피드백 신호를 적분하는 제1 적분 수단과,
    증폭 전 신호가 감소하는 기간에 걸쳐 증폭 전 신호 또는 피드백 신호를 적분하는 제2 적분 수단을 갖는 것을 특징으로 하는 타이밍 조정 장치.
  5. 제4항에 있어서,
    상기 제1 적분 수단이, 증폭 전 신호가 증가하는 기간에 걸쳐 증폭 전 신호 및 피드백 신호를 적분하고,
    상기 제2 적분 수단이, 증폭 전 신호가 감소하는 기간에 걸쳐 증폭 전 신호 및, 피드백 신호를 적분하는 것을 특징으로 하는 타이밍 조정 장치.
  6. 제4항에 있어서,
    상기 제1 적분 수단이, 증폭 전 신호가 증가하는 기간에 걸쳐 피드백 신호를 적분하고,
    상기 제2 적분 수단이, 증폭 전 신호가 감소하는 기간에 걸쳐 피드백 신호를 적분하는 것을 특징으로 하는 타이밍 조정 장치.
  7. 제4항에 있어서,
    상기 제1 적분 수단은, 증폭 전 신호가 증가하는 기간에 걸쳐, 증폭 전 신호 및 피드백 신호의 차분의 시간 평균을 산출하고,
    상기 제2 적분 수단은, 증폭 전 신호가 감소하는 기간에 걸쳐, 증폭 전 신호 및 피드백 신호의 차분의 시간 평균을 산출하는 것을 특징으로 하는 타이밍 조정 장치.
  8. 제1항에 있어서,
    송신 신호의 파형 및 일정 레벨의 파형을 극성 변화점마다 절환하여, 전압 제어 신호로서 출력하는 수단을 더 갖는 것을 특징으로 하는 타이밍 조정 장치.
  9. 제8항에 있어서,
    송신 신호의 파형이 전압 제어 신호로서 출력되어 있을 경우에 피드백 신호를 적분하는 제1 적분 수단과,
    일정 레벨의 파형이 전압 제어 신호로서 출력되어 있을 경우에 피드백 신호를 적분하는 제2 적분 수단
    을 갖는 것을 특징으로 하는 타이밍 조정 장치.
  10. 전력 증폭기에서의 증폭 전의 송신 신호의 진폭 또는 전력을 나타내는 증폭 전 신호 및 증폭 후의 신호의 진폭 또는 전력을 나타내는 피드백 신호에 기초하여, 상기 주신호 경로 및 상기 제어 신호 경로 사이의 위상차를 구하는 타이밍 오차 검출 스텝과,
    위상차가 상쇄되도록 상기 주신호 경로 및 상기 제어 신호 경로의 양쪽 또는 한쪽의 지연량을 조정하는 스텝과,
    주신호 경로로부터의 송신 신호를 제어 신호 경로로부터 전압 제어 신호에 따라서 증폭하는 전력 증폭 스텝
    을 갖고,
    상기 타이밍 오차 검출 스텝은,
    증폭 전 신호 또는 피드백 신호의 파형의 구배의 극성 변화점을 검출하는 스텝과,
    검출된 극성 변화점을 이용해서 상기 위상차를 측정하는 위상차 측정 스텝
    을 갖는 것을 특징으로 하는 타이밍 조정 방법.
KR1020070001486A 2006-01-12 2007-01-05 타이밍 조정 장치 및 타이밍 조정 방법 KR100823823B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006005110A JP2007189438A (ja) 2006-01-12 2006-01-12 タイミング調整装置及びタイミング調整方法
JPJP-P-2006-00005110 2006-01-12

Publications (2)

Publication Number Publication Date
KR20070075290A KR20070075290A (ko) 2007-07-18
KR100823823B1 true KR100823823B1 (ko) 2008-04-21

Family

ID=36586082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070001486A KR100823823B1 (ko) 2006-01-12 2007-01-05 타이밍 조정 장치 및 타이밍 조정 방법

Country Status (5)

Country Link
US (1) US7782153B2 (ko)
EP (1) EP1808959B1 (ko)
JP (1) JP2007189438A (ko)
KR (1) KR100823823B1 (ko)
CN (1) CN100492889C (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927650B1 (ko) 2007-08-29 2009-11-20 한국전자통신연구원 이동통신 단말기용 송신기 및 그것의 송신 방법
US8055212B2 (en) * 2009-05-26 2011-11-08 ST-Erisson SA Transmitter phase shift determination and compensation
JP5365369B2 (ja) 2009-06-26 2013-12-11 富士通株式会社 送信装置、歪み補償装置及び歪み補償方法
JP5267389B2 (ja) * 2009-09-01 2013-08-21 富士通株式会社 送信装置及び送信方法
KR20120048955A (ko) * 2010-11-08 2012-05-16 한국전자통신연구원 포락선 제거 후 복원 선형화 송신기에서의 시간지연 측정방법 및, 그 측정장치
GB2514388A (en) * 2013-05-22 2014-11-26 Nujira Ltd Delay adjustment
WO2015186577A1 (ja) * 2014-06-02 2015-12-10 株式会社村田製作所 送信回路、高周波フロントエンド回路、送信信号の制御方法、および、高周波フロントエンドの送受信制御方法
JP6464224B2 (ja) * 2017-05-18 2019-02-06 ファナック株式会社 モータ駆動装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128933A (ja) 2002-10-03 2004-04-22 Matsushita Electric Ind Co Ltd 送信方法及び送信装置
JP2005057665A (ja) 2003-08-07 2005-03-03 Matsushita Electric Ind Co Ltd 送信装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03174810A (ja) 1989-09-29 1991-07-30 Nippon Telegr & Teleph Corp <Ntt> 線形送信装置
JP3174810B2 (ja) 1996-12-28 2001-06-11 株式会社ナニワ炉機研究所 溶解炉装置
GB9825414D0 (en) * 1998-11-19 1999-01-13 Symbionics Limted Linear RF power amplifier and transmitter
JP3709316B2 (ja) * 1999-05-28 2005-10-26 松下電器産業株式会社 通信装置及び通信方法
US6366177B1 (en) * 2000-02-02 2002-04-02 Tropian Inc. High-efficiency power modulators
US6937668B2 (en) * 2001-03-28 2005-08-30 Spectra Wireless, Inc. Method of and apparatus for performing modulation
FR2837639A1 (fr) * 2002-03-25 2003-09-26 Canon Kk Emetteur sans fil a consommation de puissance reduite
JP2004173249A (ja) * 2002-10-28 2004-06-17 Matsushita Electric Ind Co Ltd 送信機
US7480344B2 (en) * 2004-09-30 2009-01-20 Broadcom Corporation Architectural techniques for envelope and phase signal alignment in RF polar transmitters using power amplifier feedback
JP4323968B2 (ja) * 2004-01-14 2009-09-02 株式会社日立コミュニケーションテクノロジー 無線通信装置のタイミング調整方法
JP4518968B2 (ja) * 2004-01-26 2010-08-04 パナソニック株式会社 送信回路
US7333780B2 (en) * 2004-03-03 2008-02-19 Matsushita Electric Industrial Co., Ltd. Polar modulation transmission apparatus and radio communication apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128933A (ja) 2002-10-03 2004-04-22 Matsushita Electric Ind Co Ltd 送信方法及び送信装置
JP2005057665A (ja) 2003-08-07 2005-03-03 Matsushita Electric Ind Co Ltd 送信装置

Also Published As

Publication number Publication date
CN100492889C (zh) 2009-05-27
US7782153B2 (en) 2010-08-24
KR20070075290A (ko) 2007-07-18
CN101001077A (zh) 2007-07-18
JP2007189438A (ja) 2007-07-26
US20070159242A1 (en) 2007-07-12
EP1808959B1 (en) 2012-11-28
EP1808959A1 (en) 2007-07-18

Similar Documents

Publication Publication Date Title
KR100823823B1 (ko) 타이밍 조정 장치 및 타이밍 조정 방법
KR100815381B1 (ko) 타이밍 조정 장치 및 타이밍 조정 방법
RU2564680C2 (ru) Способ определения коэффициентов внесения предыскажений и тракт передачи
KR100825166B1 (ko) 왜곡 보상 장치 및 왜곡 보상 방법
KR101286784B1 (ko) 무선 장치 및 신호 처리 방법
KR100864558B1 (ko) 왜곡 보상 장치 및 왜곡 보상 방법
KR100858408B1 (ko) 전압 제어 신호 조정 장치 및 전압 제어 신호 조정 방법
JP2015511802A (ja) 装置特性化データを使用する包絡線追跡増段の包絡線整形および信号パス歪補償の決定
JP4815490B2 (ja) 入力信号の振幅に依存して伝送リンクの出力信号の振幅及び／位相を決定する方法及びシステム
US20060071711A1 (en) Arbitrary waveform predistortion table generation
KR20160013078A (ko) 전달 함수 조절
KR101663970B1 (ko) 증폭 스테이지에 대한 시간 정렬
JP5146086B2 (ja) 無線送信装置
US7902891B1 (en) Two point modulator using voltage control oscillator and calibration processing method
KR101099228B1 (ko) 왜곡 보정 제어 장치 및 왜곡 보정 제어 방법
WO2011001577A1 (ja) ポーラ変調回路を備える送信機
US20090104882A1 (en) Radio transmission apparatus
US8417193B2 (en) Transmitting device and method for determining target predistortion setting value
JP2008193665A (ja) 周波数変調回路
JP5217968B2 (ja) 送信装置
JP2005033533A (ja) 無線装置
JP2007281761A (ja) 送信装置
JP2008167077A (ja) Ｃｄｍａ変調波の検波回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee