KR20160013078A - 전달 함수 조절 - Google Patents

전달 함수 조절 Download PDF

Info

Publication number
KR20160013078A
KR20160013078A KR1020157035640A KR20157035640A KR20160013078A KR 20160013078 A KR20160013078 A KR 20160013078A KR 1020157035640 A KR1020157035640 A KR 1020157035640A KR 20157035640 A KR20157035640 A KR 20157035640A KR 20160013078 A KR20160013078 A KR 20160013078A
Authority
KR
South Korea
Prior art keywords
input signal
signal
envelope
amplification stage
input
Prior art date
Application number
KR1020157035640A
Other languages
English (en)
Inventor
니콜라스 수테
Original Assignee
스냅트랙, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스냅트랙, 인코포레이티드 filed Critical 스냅트랙, 인코포레이티드
Publication of KR20160013078A publication Critical patent/KR20160013078A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0286—Provision of wave shaping within the driver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Amplifiers (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 포락선 추적 증폭 스테이지에서의 제어를 위한 기법에 관한 것으로, 그 기법은 증폭기의 출력 신호의 표현을 결정하는 단계; 증폭기의 입력 신호의 표현을 결정하는 단계; 증폭기의 타겟 특징에 따라 입력 신호의 결정된 표현을 조정하는 단계; 조정된 입력과 출력의 결정된 표현을 비교하는 단계; 및 비교에 따라 제어 신호를 발생시키는 단계를 포함한다.

Description

전달 함수 조절{TRANSFER FUNCTION REGULATION}
본 발명은 포락선 추적 전력 증폭기(envelope tracking power amplifier)들에 관한 것이다.
포락선 추적 전력 증폭기 아키텍처들은 잘 알려져 있으며, 그러한 예가 도 1에 도시된다.
도 1에서, 입력 신호가 라인(22) 상에서 제공된다. 입력 신호는 전력 증폭기(18)의 입력에 전달되기 전에 송신기 RF 변조기 블록(20)에 제공된다. 전력 증폭기(18)는 라인(24) 상에서 입력 신호의 RF 증폭 버전을 RF 출력 신호로서 제공한다. 송신기 RF 변조기 블록(20)은 입력 신호를 변조하고, 그리고 또한 입력 신호를 RF 신호로 컨버팅한다.
라인(22) 상의 입력 신호는 또한, AM(진폭 변조(amplitude modulation)) 블록(12)에 대한 입력으로서 제공되며, AM 블록(12)은 입력 신호의 포락선을 표현하는 포락선 신호(envelope signal)를 자신의 출력에서 발생시킨다. 제어 입력을 포락선 추적 변조기(16)에 제공하기 전에, 포락선 신호는 포락선 추적 프로세싱 블록(14)에 의해 프로세싱된다. 포락선 추적 변조기는 포락선 추적 프로세싱 블록(14)에 의해 제공되는 포락선 추적 신호의 제어 하에 공급 전압을 전력 증폭기(18)에 제공한다.
포락선 추적 프로세싱 블록(14)은 지연 조정 블록(26), 성형-전 이득 및 오프셋 블록(pre-shaping gain and offset block)(28), 성형-후 이득 및 오프셋 블록(post-shaping gain and offset block)(32) 및 디지털-투-아날로그 컨버터 블록(34)을 포함할 수 있다. 당해 기술분야에 알려진 바와 같이, 포락선 추적 프로세싱 블록(14)은 통상적으로, 도 1에서 참조 번호 30에 의해 표기된 성형 블록(shaping block)을 포함한다.
따라서, 그리고 도 2를 참조하면, 단계(40)에서, 증폭될 입력 신호를 수신하고, 단계(42)에서, 수신된 입력 신호를 RF 입력 신호로 변조하는 것이 알려진다. 단계(44)에서 포락선 추적 변조기를 위해 포락선 신호가 발생될 수 있다. 그 다음으로, 단계(46)에서, 포락선 추적 공급 전압이 발생될 수 있다. 포락선 추적 공급 전압은 단계(48)에서, 공급 전압으로서 전력 증폭기에 제공된다. 전력 증폭기는 단계(50)에서 전력 증폭기에 대한 포락선 추적 공급 전압에 따라 변조된 수신 입력 신호를 증폭시키고, 단계(52)에서, 전력 증폭기의 출력에서 RF 출력 신호를 발생시킨다.
본 발명의 목표는 도 1에서 설명된 바와 같은 포락선 추적 아키텍처에 대한 개선을 제공하는 것, 그리고 특히, 포락선 경로에서의 성형을 위한 개선된 기법을 제공하는 것이다.
일 양상에서, 본 발명은 포락선 추적 증폭 스테이지에서의 제어를 위한 방법을 제공하며, 방법은: 증폭기의 출력 신호의 표현을 결정하는 단계; 증폭기의 입력 신호의 표현을 결정하는 단계; 증폭기의 타겟 특징(target characteristic)에 따라 입력 신호의 결정된 표현을 조정하는 단계; 조정된 입력과 출력의 결정된 표현을 비교하는 단계; 및 비교에 따라 제어 신호를 발생시키는 단계를 포함한다.
타겟 특징은 AM-AM 특징일 수 있고, 그리고 제어 신호는 진폭 제어 신호이고, 제어 신호는 포락선 신호에 적용된 성형 함수(shaping function)를 수정한다.
수정하는 단계는, 입력 신호에 따라 성형 함수를 인덱싱하고 그리고 상기 비교의 결과를 인덱싱된 성형 함수에 적용하고, 이에 의해, 성형 함수를 수정하는 단계를 포함할 수 있다.
타겟 특징은 PM-PM 특징일 수 있고, 그리고 제어 신호는 위상 제어 신호이고, 제어 신호는 증폭기에 적용된 입력 신호의 위상을 수정한다.
방법은 입력 신호의 표현을 결정하기 위해 증폭 스테이지에 대한 입력에서 신호를 측정하는 단계를 더 포함할 수 있다.
입력 신호를 측정하는 단계는 입력 신호를 복조하는 단계를 포함할 수 있다.
방법은 증폭 스테이지의 전력 증폭기에 대한 입력에서 신호를 변조하는 단계; 및 입력 신호의 표현을 결정하기 위해 변조하는 단계 전에 입력 신호를 측정하는 단계를 더 포함할 수 있다.
방법은 입력 신호의 표현을 결정하기 위해 포락선 경로의 포락선 신호에 따라 입력 신호를 측정하는 단계를 더 포함할 수 있다.
방법은 출력 신호의 표현을 결정하기 위해 출력 신호를 복조함으로써 출력 신호를 측정하는 단계를 더 포함할 수 있다.
양상에서, 본 발명은 포락선 경로 및 입력 신호 경로를 포함하는 포락선 추적 증폭 스테이지를 제공하며, 포락선 추적 증폭 스테이지는: 타겟 특징에 따라 입력 신호의 표현을 조정하기 위한 타겟 블록; 및 입력 신호의 조정된 표현을 출력 신호의 표현과 비교하고 그리고 제어 신호를 발생시키기 위한 비교기를 포함한다.
타겟 특징은 AM-AM 특징일 수 있고, 그리고 제어 신호는 진폭 제어 신호이고, 포락선 추적 증폭 스테이지는, 포락선 경로의 성형 테이블(shaping table)을 더 포함하고, 진폭 제어 신호는 포락선 신호에 적용된 성형 함수를 수정한다.
성형 테이블은 상기 비교에서 이용되는 측정된 입력 신호에 따라 조정될 수 있다.
성형 테이블은, 측정된 입력 신호에 대응하는 성형 함수 값을 조정함으로써 조정될 수 있고, 조정은 입력 신호와 대응 출력 신호 사이의 비교에 대응한다.
타겟 특징은 PM-PM 특징이고, 그리고 제어 신호는 위상 제어 신호이고, 포락선 추적 증폭 스테이지는, 증폭기에 대한 입력 경로에서 입력 신호를 수정하고 그리고 제어 신호를 수신하고 그리고 증폭기에 적용된 입력 신호의 위상을 수정하기 위한 엘리먼트를 더 포함한다.
입력 신호는, 입력 신호의 표현을 제공하기 위해 증폭 스테이지의 증폭기에 대한 입력에서 측정될 수 있다.
포락선 추적 증폭 스테이지는 입력 신호의 표현을 제공하기 위해 입력 신호를 측정하기 전에 증폭기에 대한 입력을 복조하기 위한 복조기를 더 포함할 수 있다.
포락선 추적 증폭 스테이지는 입력 신호에 대한 변조기를 더 포함할 수 있고, 입력 신호는 입력 신호의 표현을 제공하기 위해 변조기에 대한 입력에서 측정된다.
다른 양상에서는, 포락선 추적 증폭 스테이지의 변조된 파워 서플라이에 대한 입력을 제어하기 위한 방법이 제공되며, 방법은: 증폭될 신호를 표현하는 포락선 신호에 성형 함수를 적용하는 단계; 포락선 추적 증폭 스테이지의 입력 및 출력 신호들을 비교하는 단계; 및 상기 비교 및 입력 신호의 표현에 따라 포락선 신호에 적용된 성형 함수를 수정하는 단계를 포함한다.
방법은 증폭 스테이지의 타겟 성형 함수(target shaping function)에 따라 입력 신호를 조정하는 단계를 더 포함할 수 있고, 비교하는 단계는 조정된 입력 신호를 출력 신호와 비교하는 단계를 포함한다. 따라서, 비교는 실제 출력 신호를 타겟 출력 신호와 비교하며, 타겟 출력 신호는 (만약 있다면) 타겟 성형 함수에 따라 적응된 실제 입력 신호에 의해 표현된다.
수정하는 단계는 입력 신호에 따라 성형 함수를 인덱싱하고 그리고 상기 비교의 결과를 인덱싱된 성형 함수에 적용하고, 이에 의해, 성형 함수를 수정하는 단계를 포함할 수 있다. 인덱싱은 증폭되는 현재 입력 신호에 기초하고, 인덱싱은 대안적으로, 특정 입력 신호와 연관된 출력 신호, 또는 입력 신호의 일부 다른 표현에 의해 제공될 수 있다. 인덱싱은 비교가 연관되는 입력의 표시를 제공하기 위해 요구되지만, 이는 현재 입력 신호의 직접적인 표시 이외의 수단에 의해 제공될 수 있다.
방법은 증폭 스테이지에 대한 입력에서 신호를 측정하는 단계를 더 포함할 수 있다. 입력 신호를 측정하는 단계는 입력 신호를 복조하는 단계를 포함할 수 있다. 증폭 스테이지에 대한 입력에서의 신호는 무선 주파수 신호일 수 있고, 이러한 신호의 복조는 신호를 측정하기 전에 수행될 수 있다. 증폭 스테이지의 전력 증폭기에 대한 입력에서의 신호는 복조를 필요로 할 수 있다.
방법은 증폭 스테이지의 전력 증폭기에 대한 입력에서 신호를 변조하는 단계; 및 변조하는 단계 이전에 입력 신호를 측정하는 단계를 더 포함할 수 있다. 따라서, 입력 신호의 측정은 어떠한 복조도 필요로 하지 않을 수 있다.
방법은 포락선 경로의 포락선 신호에 따라 입력 신호를 측정하는 단계를 더 포함할 수 있다. 따라서, 포락선 경로의 포락선 신호는 입력 신호의 표현을 제공할 수 있다.
방법은 출력 신호를 복조함으로써 출력 신호를 측정하는 단계를 더 포함할 수 있다. 출력 신호는 무선 주파수 신호일 수 있다.
본 발명은 또한, 포락선 경로 및 신호 경로를 포함하는 포락선 추적 증폭 스테이지를 제공하며, 포락선 추적 증폭 스테이지는 증폭 스테이지의 입력 신호와 출력 신호를 비교하기 위한 비교기를 포함하며, 포락선 경로의 성형 테이블의 성형 함수는 상기 비교 및 입력 신호의 표현에 따라 조정된다.
성형 테이블은 상기 비교에서 이용되는 측정된 입력 신호에 따라 조정될 수 있다.
포락선 추적 증폭 스테이지는 증폭 스테이지에 대한 타겟 성형 함수에 따라 상기 비교 전에 입력 신호를 조정하기 위한 타겟 성형 블록을 더 포함할 수 있다.
성형 테이블은 측정된 입력 신호에 대응하는 성형 함수 값을 조정함으로써 조정될 수 있고, 조정은 그 입력 신호와 대응하는 출력 신호 사이의 비교에 대응한다.
입력 신호는 증폭 스테이지의 증폭기에 대한 입력에서 측정될 수 있다.
포락선 추적 증폭 스테이지는 입력 신호를 측정하기 전에 증폭기에 대한 입력을 복조하기 위한 복조기를 더 포함할 수 있다.
포락선 추적 증폭 스테이지는 입력 신호에 대한 변조기를 더 포함할 수 있고, 입력 신호는 변조기에 대한 입력에서 측정된다.
본 발명은 이제 첨부 도면들을 참조하여 예시로서 설명되며, 도면들에서:
도 1은 종래 기술에 따른 포락선 추적 전력 증폭기 아키텍처를 예시하고;
도 2는 도 1의 아키텍처와 연관된 방법을 예시하고;
도 3은 진폭 제어 신호가 발생되는 제 1 예시적인 개선된 포락선 추적 전력 증폭기 아키텍처를 예시하고;
도 4는 도 3의 개선된 아키텍처에 적용될 수 있는 방법을 예시하고;
도 5는 진폭 제어 신호 및 위상 제어 신호가 발생되는 제 2 예시적인 개선된 포락선 추적 전력 증폭기 아키텍처를 예시하고;
도 6은 도 5의 개선된 아키텍처에 적용될 수 있는 방법을 예시하고;
도 7은 진폭 제어 신호가 발생되는 제 3 예시적인 개선된 포락선 추적 전력 증폭기 아키텍처를 예시하고; 그리고
도 8은 도 7의 개선된 아키텍처에 적용될 수 있는 방법을 예시한다.
본 발명은 이제, 특정 실시예들 및 예시적인 구현들과 관련하여 예시로서 설명된다. 본 발명은 임의의 설명되는 실시예들 또는 예시적인 구현들의 세부사항들로 제한되지 않는다.
일반적으로, 본 발명은 전력 증폭기 또는 송신기 AM(진폭 변조) 전달 함수를 원하는 타겟 AM 전달 함수로 조절하는 방법을 제공한다.
도 3은 전력 증폭기 전달 함수가 조절되는 예시적인 어레인지먼트를 도시하고, 도 5는 송신기 전달 함수가 조절되는 예시적인 어레인지먼트를 도시한다. 이러한 맥락에서, 용어 '송신기'는 송신기 RF 변조기 블록(20)과 전력 증폭기(18)의 결합을 의미한다.
임의의 도면의 엘리먼트들이 이전의 도면에서 도시된 엘리먼트들에 대응하는 경우, 동일한 도면 번호들이 이용된다.
도 3은 제 1 예시적 어레인지먼트에 따른 예시적인 회로의 구현을 예시한다.
도 3의 어레인지먼트는, 성형이 실제 전력 증폭기 전달 함수와 타겟 전력 증폭기 전달 함수 사이의 에러 측정에 기초하도록, 성형이 발생되는 포락선 추적 경로를 적응시킨다.
도면들에서 성형이 에러로 인한 차이에 기초하고, 차이가 본 명세서에서 설명되지만, 실제로 성형은 신호들 사이의 임의의 비교에 기초할 수 있다. 이는 예컨대, 측정치, 이를테면, 에러보다는 상관관계(correlation) 또는 비율일 수 있다.
도 3의 포락선 추적 아키텍처는 도 1의 포락선 추적 아키텍처에 대응하지만, 복조기 블록들(60 및 66), AM 블록들(62 및 68), S/H(샘플 앤드 홀드(sample and hold)) 블록들(64 및 70), 타겟 진폭 블록(72), 에러 측정 또는 비교 블록(74), 및 스케일링 블록(76)의 부가를 갖는다.
라인(24) 상의 RF 출력 신호는 복조기(66)에 의해 검출되고, 복조기(66), AM 블록(68), 및 S/H 블록(70)은, 라인(24) 상의 RF 출력 신호의 포락선의 디지털 표현인 신호를 라인(71) 상에서 제공하도록 동작한다. 전력 증폭기의 출력을 표현하는, 라인(71) 상에서의 이러한 신호의 발생은 특정 구현에 좌우되지 않는다.
유사하게, 복조기 블록(60)은 전력 증폭기(18)에 대한 입력에서 RF 입력 신호를 수신하고, 복조기 블록(60), AM 블록(62), 및 S/H 블록(64)은 전력 증폭기(18)에 대한 RF 입력 신호의 포락선의 디지털 표현인 신호를 라인(63) 상에서 생성한다. 전력 증폭기에 대한 입력을 표현하는 라인(63) 상의 이러한 신호의 발생은 특정 구현에 좌우되지 않는다.
라인(63) 상에서의 전력 증폭기의 입력 포락선 신호의 측정치는 또한, 타겟 진폭 블록(72)에 입력으로서 제공된다.
타겟 진폭 블록은 타겟 AM-AM 특징을 저장하도록 적응된다. 타겟 진폭 블록(72)은 이러한 타겟 AM-AM 특징에 의해 조정되는 전력 증폭기에 대한 실제 입력 포락선인 전력 증폭기 AM 출력을 라인(73) 상에서 생성한다. 따라서, 타겟 진폭 블록(72)은 라인(73) 상에서 신호를 제공하고, 그 신호는, 전력 증폭기(18)에 적용되는 RF 입력 신호의 포락선인, 라인(63) 상에서의 신호의 함수이다.
타겟 진폭 블록(72)의 이러한 AM-AM 특징은 증폭 스테이지의 이상적인 AM-AM 특징이며, 증폭 스테이지의 타겟 AM-AM 특징을 충족시키기 위해 증폭기(18)에 의해 적용되도록 원해지는 AM-AM 특징을 라인(63) 상의 입력 신호의 표현에 적용하기 위해 제공된다.
증폭기(18)에 대한 공급 신호를 성형하는 포락선 경로의 성형 테이블(30)에 의해 증폭 스테이지의 AM-AM 특징이 달성되어서, 증폭기(18)는 원하는 AM-AM 특징을 충족시키는 증폭된 출력 신호를 제공한다. 포락선 경로의 성형 테이블은 타겟 AM-AM 특징이 충족될 때까지 성형을 적용한다.
타겟 진폭 블록(72)은 라인(63) 상에서 측정된 입력 신호에 이상적인 또는 원하는 AM-AM 특징을 적용하여서, 라인(73) 상의 입력 신호의 표현은 이상적인 AM-AM 특징에 따라 성형된다. 이는, 출력 신호에 대한 입력 신호의 후속 비교가 증폭기(18)의 AM-AM 특징을 제어하는데 있어서 포락선 경로의 성형 제어를 고려함을 의미한다.
AM-AM 특징은 선형 이득 특징만큼 단순하거나, 또는 효율성, 선형성 또는 광대역 잡음과 같은 시스템 레벨 파라미터들을 제어할 수 있는 더 정교한 어떤 것일 수 있다. 예컨대, 전력 증폭기의 크기의 감소를 허용하고 효율성 이익을 제공하는 피크 레벨들에서의 감소 및 피크 레벨들의 조절이 적용될 수 있거나, 또는 예컨대, 온도 시프트들로 인한 전력 증폭기(PA) 특징들의 변화들에 걸쳐 광대역 잡음 레벨들을 제어할 수 있는 성형 테이블의 하부 단부(lower end)가 조정될 수 있다.
라인(11) 상의 제어 신호는, 타겟 AM-AM 특징을 설정하도록 타겟 진폭 블록(72)에 제어를 제공한다. 라인(11) 상의 제어 신호는 시스템 파라미터들 또는 오브젝티브(objective)들일 수 있고, 타겟 진폭 블록(72)은 이러한 파라미터들을 예컨대, 룩업-테이블(LUT; look-up-table)에 적용할 수 있거나, 또는 알고리즘을 이용하여 타겟 AM-AM 특징을 결정할 수 있다. 대안적으로, 라인(11) 상의 제어 신호는 타겟 AM-AM 특징일 수 있다.
에러 측정 또는 비교 블록(74)은 2개의 입력 신호들을 수신하는데, 그 하나는 라인(73) 상에서 타겟 진폭 블록(72)에 의해 거기에 적용된 이상적인 또는 타겟 AM-AM 특징을 가진 전력 증폭기에 대한 입력의 실제 포락선이고, 다른 하나는 라인(71) 상의 출력 전력 증폭기의 실제 포락선이다.
에러 측정 또는 비교 블록(74)은 이러한 2개의 포락선 신호들을 비교하며, 라인(75) 상의 에러 측정 블록의 출력은 스케일 블록(76)의 입력에 제공된다. 이러한 실시예에서, 라인(75) 상에서의 에러 측정 또는 비교 블록(74)의 출력은 에러 측정 또는 비교 블록(74)의 입력들에서의 2개의 신호들 사이의 에러이다.
스케일 블록(76)은 바람직하게, 자신에 적용되는 신호를 스케일링하는 증폭기 또는 감쇠기이며, 라인(77) 상에서 제어 입력을 성형 블록에 전달한다.
따라서, 성형 블록(30)은 부가적으로, 라인(77) 상의 신호를 수신하며, 라인(77) 상의 신호는 실제 출력 신호와 증폭기의 이상적인 AM-AM 특징에 의해 조정된 실제 입력 신호의 비교에 따라 발생되고, 라인(77) 상의 신호는 에러를 표현한다.
라인(63) 상의 신호가 또한, 성형 블록(30)의 기입-인덱싱 포트(write-indexing port)에 직접적으로 제공되고, 업데이트되어야 하는 어드레스 또는 인덱스를 성형 블록(30)에 알린다. 라인(77) 상의 신호는 업데이트에서 적용되어야 하는 에러 값이며, 라인(63) 상의 신호는 업데이트되어야 하는 성형 블록(30)의 어드레스 또는 인덱스이다.
예들에서, 성형 함수에 대한 인덱스는 비교에서 또한 이용되는 입력 신호에 의해 제공된다. 그러나, 실시예들에서, 바로 그 입력 신호가 이용되지 않을 수 있는데: 인덱스는 일반적으로, 비교에서 이용되는 입력 신호를 표현하는 신호에 의해 제공된다. 출력 신호는 예컨대, 입력 신호의 표현이고, 입력 신호의 표현들은 다른 포인트들에서 그리고 다른 신호들에 의해 제공될 수 있다.
성형 테이블은 특정 입력(인덱스)에 대한 함수를 저장하고, 이러한 입력(인덱스)은 결정된 에러에 기초하여 업데이트되거나 수정된다.
성형 블록(30)은 설명된 어레인지먼트들에 따라 4개의 포트들을 갖는다. 2개의 포트들은 성형 블록의 입력들 및 출력들인데; 성형 블록(30)은 입력을 수신하고, 이러한 입력에 성형 함수를 적용하고, 그리고 그 다음으로, 적용된 성형 함수를 가진 입력(성형된 입력)인 출력을 발생시킨다.
제 3 포트는 라인(63) 상의 신호에 연결되고, 현재의 입력에 대해 특정 성형 함수를 선택하기 위해 성형 테이블을 인덱싱할 수 있다. 바람직한 어레인지먼트에서, 포인트마다(on a point-by-point basis) 적응되는 하나의 성형 함수를 가진 하나의 성형 테이블이 존재한다. 즉, 라인(3)은 업데이트될 성형 테이블 내의 포인트(또는 인덱스)를 선택하고, 그 특정 포인트에 대한 새로운 값은 라인(77) 상의 정정 값에 의해 주어진다.
제 4 포트는 선택된 성형 함수에 대해 이루어질 정정을 표현하는, 라인(77) 상의 에러 신호이다.
따라서, 성형 블록(30)이 이러한 비교로부터 결정된 에러에 기초하여 그리고 검출된 실제 입력 신호에 기초하여 성형 함수를 포락선 신호에 적용하도록, 성형 블록(30)이 적응된다.
도 3의 회로소자의 동작은 도 4의 흐름 프로세스에서 요약된다.
단계(402)에 의해 표기된 바와 같이, 증폭될 입력 신호가 수신되고, 단계(404)에 의해 표기된 바와 같이, 입력 신호가 RF로 변조된다. 단계(406)에서 포락선 추적 변조기를 위해 포락선 신호가 발생된다. 단계(408)에서 포락선 추적 공급 전압이 발생된다. 그 다음으로, 단계(410)에서, 포락선 추적 공급 전압이 전력 증폭기에 제공된다. 그 다음으로, 단계(412)에서, 수신된 입력 신호는 전력 증폭기에 대한 포락선 추적 공급 전압에 따라 증폭되고, 단계(414)에서, 출력 신호가 전력 증폭기의 출력에서 발생된다.
단계(416)에서, 실제 출력 신호와 전력 증폭기의 진폭 타겟 조정 입력 신호 사이에 비교가 이루어진다. 단계(418)에서, 포락선 신호의 발생은 이러한 비교에 따라 제어된다. 단계(420)에서, 포락선 신호의 발생은 또한, 업데이트하기 위해 성형 함수를 결정하는 현재의 입력 신호에 따라 제어된다.
성형 블록은 라인(77) 상에서 에러 정정 신호를 수신하고, 부가적으로 라인(63) 상에서 입력 신호의 표현을 수신한다. 따라서, 성형 함수는 에러 정정이 적용될 특정 입력 신호 인덱스를 알게 된다.
에러 신호는 AM 입력 레벨의 함수이며, 이는 2개의 잠재적 이점들을 갖는다.
첫 번째로, 성형 테이블을 실시간으로 업데이트할 필요가 없다. 이는 요건의 업데이트 대역폭 및 업데이트 측정을 상당히 낮춘다.
실제 구현에서, 업데이트의 속도는 선택적 샘플 앤드 홀드 블록들에 의해 결정된다.
예로서, 성형 함수는 온도의 변화들의 추적을 제공하기 위해 매우 서서히 추적될 수 있다.
두 번째로, 업데이트들을 적용할 때 올바른 포락선 추적 경로 성형 테이블 인덱스를 인덱싱하거나 참조하기가 용이하다. 라인(63) 상의 입력 신호의 표현은 이러한 인덱스를 제공한다.
원하는 전력 증폭기 전달 함수를 획득하기 위해서는 이러한 차이에 기초한 포락선 추적 경로 성형 함수의 폐루프 정정(closed loop correction)이 유리하다.
일반적으로, 에러 신호는 출력 신호와 성형된 입력 신호를 비교하는 것에 기초하고, (포락선 신호들에 의해 표현되는 바와 같은) 신호들의 진폭 또는 신호들의 파워와 같은 이러한 신호들의 임의의 특징이 비교될 수 있다.
도 3의 예시적인 어레인지먼트는 추가의 예시적인 어레인지먼트를 제공하기 위해 추가로 수정될 수 있다. 위에서 설명된 바와 같이, 도 3은, 출력 신호의 카피(copy)를 입력 신호의 표현과 비교함으로써 진폭 제어 신호가 발생되는 어레인지먼트를 개시하며, 입력 신호의 표현은 타겟 AM-AM 특징에 따라 조정된다. 이러한 추가의 예시적인 어레인지먼트에서, 위상 제어 신호는, 출력 신호의 표현을 입력 신호의 표현과 비교함으로써 발생되며, 입력 신호의 표현은 타겟 PM-PM 특징에 따라 조정된다.
설명된 예시적인 어레인지먼트에서, 위상 제어 신호의 발생은 진폭 제어 신호의 발생과 짝지어 도시된다. 실제로는, 제어 신호들 중 어느 하나 또는 제어 신호들 양쪽 모두가 발생될 수 있다.
도 5는 추가의 수정들이 이루어진 도 3의 어레인지먼트를 예시한다. 도 3의 엘리먼트들에 대응하는 도 5의 엘리먼트들은 다시 설명되지 않는데, 그 이유는 도 5의 그 엘리먼트들은 도 3의 설명된 엘리먼트들에 대응하기 때문이다.
도 5에서, 비교 블록(74') 및 타겟 위상 블록(72')의 포함에 의해, 도 3의 어레인지먼트가 추가로 수정된다. 도 3의 AM 블록(62)은 AM/PM 블록(62')이도록 수정되고, 도 3의 AM 블록(68)은 AM/PM 블록(68')이도록 수정된다.
타겟 위상 블록(72')은 라인(11') 상에서 제어 신호를 수신하며, 제어 신호는 바람직하게 증폭 스테이지에 대한 타겟 PM-PM 특징이다. 따라서, 타겟 위상 블록(72')은 타겟 PM-PM 특징을 라인(63) 상의 입력 신호에 적용하고, 비교 블록(74')은 이를 라인(71) 상의 출력 신호의 표현과 비교한다. 타겟 위상 블록(72')은 라인(63) 상의 신호의 PM 정보만을 검토하고(look at), 그리고 타겟 진폭 블록(72)은 라인(63) 상의 신호의 AM 정보만을 검토한다.
비교 블록(74')의 출력은, 비교에 따라 증폭기에 대한 입력 신호의 위상을 조정하기 위해, 송신기 RF 변조기 블록(20)에 입력으로서 제공된다.
AM/PM 블록들(62' 및 68')로의 AM 블록들(62 및 68)의 조정은 각각의 신호들의 위상이 포함되어 비교기(74')에서 비교되도록 허용한다.
도 5는 신호 라인(30)으로부터 성형 블록(30)으로의 입력 포트에 AM 블록(21)을 도입함으로써 도 3의 어레인지먼트를 추가로 수정한다. ET 경로의 성형 블록(30)의 '기입 인덱싱 포트(write indexing port)'는 AM 인덱싱 신호를 수신하고, 이러한 AM 블록(21)은 성형 블록(30)에 대한 적용을 위해 라인(63) 상의 신호의 AM 콘텐츠만을 도출한다.
도 5의 회로소자의 동작은 도 6의 흐름 프로세스에서 요약된다. 도 6은 도 4에 대응하며, 부가적인 단계들(421 및 423)을 가진다. 단계(421)에서, 실제 출력 신호와 전력 증폭기의 타겟 위상 조정 입력 신호 사이의 비교가 이루어진다. 단계(423)에서, 전력 증폭기에 대한 입력 신호는 그 비교에 따라 조정된다.
도 3은 진폭 제어 신호가 발생되는 제 1 예시적 어레인지먼트를 예시하고, 도 5는 부가적으로 위상 제어 신호가 발생되는 제 2 예시적 어레인지먼트를 예시한다. 위에서 언급된 바와 같이, 진폭 및 위상 제어 신호들 양쪽 모두가 발생될 수 있거나, 또는 구현들에서 이러한 신호들 중 하나만이 발생될 수 있다.
도 7은 도 3의 제 1 예시적 어레인지먼트에 기초하여, 제 3 예시적 어레인지먼트에 따른 예시적 회로의 어레인지먼트를 예시한다.
도 7의 이러한 대안적인 어레인지먼트에서, 도 3에서와 같은 전력 증폭기 전달 함수보다는 송신기 전달 함수가 정정된다. 위에서 언급된 바와 같이, 이러한 맥락에서, '송신기'는 송신기 RF 변조기 블록과 전력 증폭기의 결합을 의미한다.
도 7의 예시적 어레인지먼트에서 확인될 수 있는 바와 같이, 도 3의 회로소자와 유사한 회로소자가 제공된다. 그러나, 전력 증폭기(18)에 대한 입력보다는 송신 RF 변조기 블록(20)에 대한 입력으로부터의 입력이 취해진다. 이와 같이, 도 3의 복조기(60)는 요구되지 않으며; AM 블록(62)은 라인(22) 상의 입력을 직접적으로 수신하고, 이를 샘플-앤드-홀드 블록(64)에 제공한다. 도 7의 AM 블록(62) 대신에 AM 블록(12)의 출력이 또한 이용될 수 있음을 유의한다. 샘플-앤드-홀드 블록(64)의 출력은 지연 블록(80)에 적용된다. 지연 블록(80)은 송신 RF 변조기 블록(20)으로 인한 지연을 보상하기 위해, 그리고 에러 측정 또는 비교 블록(74)의 2개의 입력 신호들의 타이밍을 정렬하기 위해 제공된다. 지연 블록(80)의 출력은 성형 테이블(30)의 기입-인덱싱 포트에 대한 입력으로서, 그리고 또한, 타겟 진폭 블록(72)에 대한 입력으로서 라인(63) 상에서 제공되며, 타겟 진폭 블록(72)은 도 3의 어레인지먼트와 일치하는 타겟 AM-AM 특징을 저장한다.
다르게는, 도 7의 어레인지먼트가 도 3의 어레인지먼트와 일치하고, 전력 증폭기 단독의 성능 단독보다는 전체 송신기의 성능이 정정되는 어레인지먼트를 단지 예시한다. 이러한 정정 방법을 선택함으로써, 전력 증폭기의 입력 측 상에서, 어떠한 RF 다운-컨버전 또는 아날로그-투-디지털 컨버전 프로세스도 요구되지 않는다.
도 7의 어레인지먼트의 동작은 도 8의 프로세스에서 설명된다. 단계(610)에서, 증폭될 RF 입력 신호가 수신되고, 단계(612)에서, 이러한 수신된 입력 신호는 RF로 변조된다. 단계(614)에서, 포락선 추적 변조기에 대한 포락선 신호가 발생되고, 그 다음으로, 단계(616)에서, 이러한 포락선 신호에 따라 추적 공급 전압이 발생된다. 단계(618)에서, 포락선 추적 공급 전압이 전력 증폭기에 제공된다. 그 다음으로, 단계(620)에서, 수신된 입력 신호는 전력 증폭기에 대한 포락선 추적 공급 전압에 따라 증폭된다. 단계(622)에서, RF 출력 신호가 전력 증폭기의 출력에서 발생된다.
단계(624)에서, 실제 출력 신호와 입력 신호에 기초한 증폭기의 진폭 타겟 조정 입력 신호 사이의 비교가 이루어진다. 단계(626)에서, 포락선 신호의 발생은 이러한 비교에 따라 제어되며, 단계(628)에 의해 예시된 바와 같이, 이러한 포락선 신호의 제어는 또한 입력 신호에 따라 달성된다.
도 3 및 도 7의 어레인지먼트들로부터 이해될 수 있는 바와 같이, 전력 증폭기를 조절하는 것이 원해지든, 송신기 전달 함수를 조절하는 것이 원해지든 유사한 접근방식이 바람직하게 취해진다.
도 5의 기법에 따른 위상 제어 신호의 어떠한 발생도 도 7에 도시되지 않지만, 도 7의 예시적인 어레인지먼트가 도 5에 도시된 바와 같이 위상 제어 신호를 발생시키도록 적응될 수 있음이 명백해질 것이다.
설명되는 어레인지먼트들의 목적은, 온도 또는 시간에 걸친 전력 증폭기 특징의 시프트들로 인한 전력 증폭기의 선형성을 조절하는 것일 수 있다. 부가적으로, 전달 함수를, 포락선 추적 경로의 스윙 범위를 제한하면서 선형성의 레벨을 유지하는 것으로 조절하는 것이 바람직할 수 있다.
설명되는 어레인지먼트들의 다른 가능한 사용 예는, 예컨대, 전력 레벨에 걸쳐 전력 증폭기 출력 신호의 일정한 피크-대-평균(peak-to-average)을 유지하기 위해, 타겟 출력 전력 레벨과 대조적으로(versus) 전력 증폭기 특징들을 업데이트하는 것이다.
본원에서 제안된 시스템에 대해 잠재적으로 많은 사용들이 존재하고, 전달 타겟 함수는 본원에서 특정되지 않는다. 타겟 전달 함수는 최종 제품의 성능 요건에 따라 설정될 수 있는 포괄적 '타겟 성형' 블록으로서 설명된다. 당업자는 전달 타겟 함수를 설정하기 위한 구현 예들을 이해할 것이다.
본 발명은 특정한 유리한 실시예들 및 예시적인 구현들과 관련하여 본원에서 설명된다. 본 발명은 이러한 실시예들 및 구현들의 임의의 양상의 임의의 세부사항들로 제한되지 않는다. 본 발명의 범위는 첨부되는 청구항들에 의해 정의된다.

Claims (17)

  1. 포락선 추적 증폭 스테이지(envelope tracking amplification stage)에서의 제어를 위한 방법으로서,
    증폭기의 출력 신호의 표현을 결정하는 단계;
    상기 증폭기의 입력 신호의 표현을 결정하는 단계;
    상기 증폭기의 타겟 특징(target characteristic)에 따라 상기 입력 신호의 결정된 표현을 조정하는 단계;
    조정된 입력과 출력의 결정된 표현을 비교하는 단계; 및
    상기 비교에 따라 제어 신호를 발생시키는 단계
    를 포함하는,
    포락선 추적 증폭 스테이지에서의 제어를 위한 방법.
  2. 제 1 항에 있어서,
    상기 타겟 특징은 AM-AM 특징이고, 그리고
    상기 제어 신호는 진폭 제어 신호이고,
    상기 제어 신호는 포락선 신호에 적용된 성형 함수(shaping function)를 수정하는,
    포락선 추적 증폭 스테이지에서의 제어를 위한 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 수정하는 단계는, 상기 입력 신호에 따라 상기 성형 함수를 인덱싱하고 그리고 상기 비교의 결과를 인덱싱된 성형 함수에 적용하고, 이에 의해, 상기 성형 함수를 수정하는 단계를 포함하는,
    포락선 추적 증폭 스테이지에서의 제어를 위한 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 타겟 특징은 PM-PM 특징이고, 그리고
    상기 제어 신호는 위상 제어 신호이고,
    상기 제어 신호는 상기 증폭기에 적용된 상기 입력 신호의 위상을 수정하는,
    포락선 추적 증폭 스테이지에서의 제어를 위한 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 입력 신호의 표현을 결정하기 위해 상기 증폭 스테이지에 대한 입력에서 신호를 측정하는 단계
    를 더 포함하는,
    포락선 추적 증폭 스테이지에서의 제어를 위한 방법.
  6. 제 5 항에 있어서,
    상기 입력 신호를 측정하는 단계는 상기 입력 신호를 복조하는 단계를 포함하는,
    포락선 추적 증폭 스테이지에서의 제어를 위한 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 증폭 스테이지의 전력 증폭기에 대한 입력에서 신호를 변조하는 단계; 및
    상기 입력 신호의 표현을 결정하기 위해 상기 변조하는 단계 전에 상기 입력 신호를 측정하는 단계
    를 더 포함하는,
    포락선 추적 증폭 스테이지에서의 제어를 위한 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 입력 신호의 표현을 결정하기 위해 포락선 경로의 포락선 신호에 따라 상기 입력 신호를 측정하는 단계
    를 더 포함하는,
    포락선 추적 증폭 스테이지에서의 제어를 위한 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 출력 신호의 표현을 결정하기 위해 상기 출력 신호를 복조함으로써 상기 출력 신호를 측정하는 단계
    를 더 포함하는,
    포락선 추적 증폭 스테이지에서의 제어를 위한 방법.
  10. 포락선 경로 및 입력 신호 경로를 포함하는 포락선 추적 증폭 스테이지로서,
    타겟 특징에 따라 입력 신호의 표현을 조정하기 위한 타겟 블록; 및
    상기 입력 신호의 조정된 표현을 출력 신호의 표현과 비교하고 그리고 제어 신호를 발생시키기 위한 비교기
    를 포함하는,
    포락선 경로 및 입력 신호 경로를 포함하는 포락선 추적 증폭 스테이지.
  11. 제 10 항에 있어서,
    상기 타겟 특징은 AM-AM 특징이고, 그리고
    상기 제어 신호는 진폭 제어 신호이고,
    상기 포락선 추적 증폭 스테이지는,
    포락선 경로의 성형 테이블(shaping table)
    을 더 포함하고,
    상기 진폭 제어 신호는 포락선 신호에 적용된 성형 함수를 수정하는,
    포락선 경로 및 입력 신호 경로를 포함하는 포락선 추적 증폭 스테이지.
  12. 제 11 항에 있어서,
    상기 성형 테이블은 상기 비교에서 이용되는 측정된 입력 신호에 따라 조정되는,
    포락선 경로 및 입력 신호 경로를 포함하는 포락선 추적 증폭 스테이지.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 성형 테이블은, 측정된 입력 신호에 대응하는 성형 함수 값을 조정함으로써 조정되고,
    상기 조정은 상기 입력 신호와 대응하는 출력 신호 사이의 비교에 대응하는,
    포락선 경로 및 입력 신호 경로를 포함하는 포락선 추적 증폭 스테이지.
  14. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 타겟 특징은 PM-PM 특징이고, 그리고
    상기 제어 신호는 위상 제어 신호이고,
    상기 포락선 추적 증폭 스테이지는,
    증폭기에 대한 입력 경로에서 상기 입력 신호를 수정하고 그리고 상기 제어 신호를 수신하고 그리고 상기 증폭기에 적용된 상기 입력 신호의 위상을 수정하기 위한 엘리먼트
    를 더 포함하는,
    포락선 경로 및 입력 신호 경로를 포함하는 포락선 추적 증폭 스테이지.
  15. 제 10 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 입력 신호는 상기 입력 신호의 표현을 제공하기 위해 상기 증폭 스테이지의 증폭기에 대한 입력에서 측정되는,
    포락선 경로 및 입력 신호 경로를 포함하는 포락선 추적 증폭 스테이지.
  16. 제 15 항에 있어서,
    상기 입력 신호의 표현을 제공하기 위해 상기 입력 신호를 측정하기 전에 상기 증폭기에 대한 입력을 복조하기 위한 복조기
    를 더 포함하는,
    포락선 경로 및 입력 신호 경로를 포함하는 포락선 추적 증폭 스테이지.
  17. 제 10 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 입력 신호에 대한 변조기
    를 더 포함하고,
    상기 입력 신호는 상기 입력 신호의 표현을 제공하기 위해 상기 변조기에 대한 입력에서 측정되는,
    포락선 경로 및 입력 신호 경로를 포함하는 포락선 추적 증폭 스테이지.
KR1020157035640A 2013-05-22 2014-05-22 전달 함수 조절 KR20160013078A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB1309235.8A GB201309235D0 (en) 2013-05-22 2013-05-22 Transfer function regulation
GB1309235.8 2013-05-22
PCT/EP2014/060583 WO2014187920A1 (en) 2013-05-22 2014-05-22 Transfer function regulation

Publications (1)

Publication Number Publication Date
KR20160013078A true KR20160013078A (ko) 2016-02-03

Family

ID=48747170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157035640A KR20160013078A (ko) 2013-05-22 2014-05-22 전달 함수 조절

Country Status (9)

Country Link
US (1) US9793858B2 (ko)
EP (1) EP3000174A1 (ko)
JP (1) JP2016518800A (ko)
KR (1) KR20160013078A (ko)
CN (1) CN105229919B (ko)
BR (1) BR112015029178A2 (ko)
GB (1) GB201309235D0 (ko)
MX (1) MX350424B (ko)
WO (1) WO2014187920A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10158330B1 (en) 2017-07-17 2018-12-18 Qorvo Us, Inc. Multi-mode envelope tracking amplifier circuit
US10944365B2 (en) 2018-06-28 2021-03-09 Qorvo Us, Inc. Envelope tracking amplifier circuit
US11088618B2 (en) 2018-09-05 2021-08-10 Qorvo Us, Inc. PWM DC-DC converter with linear voltage regulator for DC assist
US10911001B2 (en) 2018-10-02 2021-02-02 Qorvo Us, Inc. Envelope tracking amplifier circuit
US10938351B2 (en) 2018-10-31 2021-03-02 Qorvo Us, Inc. Envelope tracking system
US10985702B2 (en) 2018-10-31 2021-04-20 Qorvo Us, Inc. Envelope tracking system
US11018638B2 (en) 2018-10-31 2021-05-25 Qorvo Us, Inc. Multimode envelope tracking circuit and related apparatus
US11031909B2 (en) 2018-12-04 2021-06-08 Qorvo Us, Inc. Group delay optimization circuit and related apparatus
US11082007B2 (en) 2018-12-19 2021-08-03 Qorvo Us, Inc. Envelope tracking integrated circuit and related apparatus
US11146213B2 (en) 2019-01-15 2021-10-12 Qorvo Us, Inc. Multi-radio access technology envelope tracking amplifier apparatus
US11025458B2 (en) * 2019-02-07 2021-06-01 Qorvo Us, Inc. Adaptive frequency equalizer for wide modulation bandwidth envelope tracking
US10998859B2 (en) 2019-02-07 2021-05-04 Qorvo Us, Inc. Dual-input envelope tracking integrated circuit and related apparatus
US11233481B2 (en) 2019-02-18 2022-01-25 Qorvo Us, Inc. Modulated power apparatus
US11374482B2 (en) 2019-04-02 2022-06-28 Qorvo Us, Inc. Dual-modulation power management circuit
US11082009B2 (en) 2019-04-12 2021-08-03 Qorvo Us, Inc. Envelope tracking power amplifier apparatus
US11018627B2 (en) 2019-04-17 2021-05-25 Qorvo Us, Inc. Multi-bandwidth envelope tracking integrated circuit and related apparatus
US11424719B2 (en) 2019-04-18 2022-08-23 Qorvo Us, Inc. Multi-bandwidth envelope tracking integrated circuit
US11031911B2 (en) 2019-05-02 2021-06-08 Qorvo Us, Inc. Envelope tracking integrated circuit and related apparatus
US11349436B2 (en) 2019-05-30 2022-05-31 Qorvo Us, Inc. Envelope tracking integrated circuit
US11539289B2 (en) 2019-08-02 2022-12-27 Qorvo Us, Inc. Multi-level charge pump circuit
US11309922B2 (en) 2019-12-13 2022-04-19 Qorvo Us, Inc. Multi-mode power management integrated circuit in a small formfactor wireless apparatus
US11349513B2 (en) 2019-12-20 2022-05-31 Qorvo Us, Inc. Envelope tracking system
US11539330B2 (en) 2020-01-17 2022-12-27 Qorvo Us, Inc. Envelope tracking integrated circuit supporting multiple types of power amplifiers
US11716057B2 (en) 2020-01-28 2023-08-01 Qorvo Us, Inc. Envelope tracking circuitry
US11728774B2 (en) 2020-02-26 2023-08-15 Qorvo Us, Inc. Average power tracking power management integrated circuit
US11196392B2 (en) 2020-03-30 2021-12-07 Qorvo Us, Inc. Device and device protection system
US11588449B2 (en) 2020-09-25 2023-02-21 Qorvo Us, Inc. Envelope tracking power amplifier apparatus
US11728796B2 (en) 2020-10-14 2023-08-15 Qorvo Us, Inc. Inverted group delay circuit
US11909385B2 (en) 2020-10-19 2024-02-20 Qorvo Us, Inc. Fast-switching power management circuit and related apparatus

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118617B2 (ja) * 1990-07-19 1995-12-18 沖電気工業株式会社 電力増幅装置及び送信装置
GB2370435A (en) 2000-12-22 2002-06-26 Nokia Mobile Phones Ltd A polar loop transmitter for a mobile phone
US7805115B1 (en) * 2003-06-02 2010-09-28 Analog Devices, Inc. Variable filter systems and methods for enhanced data rate communication systems
US7706467B2 (en) * 2004-12-17 2010-04-27 Andrew Llc Transmitter with an envelope tracking power amplifier utilizing digital predistortion of the signal envelope
US7518445B2 (en) 2006-06-04 2009-04-14 Samsung Electro-Mechanics Company, Ltd. Systems, methods, and apparatuses for linear envelope elimination and restoration transmitters
CN101090381A (zh) * 2006-06-04 2007-12-19 三星电机株式会社 用于多路径正交递归预失真的系统、方法以及装置
US7783269B2 (en) * 2007-09-20 2010-08-24 Quantance, Inc. Power amplifier controller with polar transmitter
CN101247153B (zh) 2008-03-13 2011-11-30 中兴通讯股份有限公司 一种提升功放效率的方法及其数字预失真宽带发信机
JP2011228999A (ja) * 2010-04-21 2011-11-10 Sumitomo Electric Ind Ltd 増幅回路及び無線通信装置
JPWO2012086830A1 (ja) * 2010-12-20 2014-06-05 日本電気株式会社 増幅装置およびその制御方法
JP5996559B2 (ja) * 2011-02-07 2016-09-21 スカイワークス ソリューションズ，インコーポレイテッドＳｋｙｗｏｒｋｓ Ｓｏｌｕｔｉｏｎｓ，Ｉｎｃ． 包絡線トラッキング較正のための装置および方法
GB2489040B (en) * 2011-03-17 2018-04-04 Snaptrack Inc Timing alignment for power amplifier
CN102723915B (zh) 2012-07-06 2016-02-24 厦门大学 一种适合硬件实现的查询表数字预失真方法和装置

Also Published As

Publication number Publication date
EP3000174A1 (en) 2016-03-30
BR112015029178A2 (pt) 2017-07-25
WO2014187920A1 (en) 2014-11-27
US20160126900A1 (en) 2016-05-05
JP2016518800A (ja) 2016-06-23
CN105229919B (zh) 2020-10-13
MX2015016027A (es) 2016-03-21
MX350424B (es) 2017-09-05
CN105229919A (zh) 2016-01-06
US9793858B2 (en) 2017-10-17
GB201309235D0 (en) 2013-07-03

Similar Documents

Publication Publication Date Title
US9793858B2 (en) Transfer function regulation
US10075134B2 (en) Delay adjustment
US8928403B2 (en) Envelope path processing for envelope tracking amplification stage
US6968163B2 (en) Method and transmission circuit for generating a transmission signal
US9190959B2 (en) Circuit, transceiver and mobile communication device
US7904045B2 (en) Phase detector comprising a switch configured to select a phase offset closest to a phase of an amplifier
US7570928B2 (en) System and method for low delay corrective feedback power amplifier control
US20100189193A1 (en) Polar modulation transmitter and polar modulation transmission method
US5598127A (en) Procedure and circuit for adaptive compensation of the gain distortions of a microwave amplifier with linearizer
US9166859B2 (en) Wireless communication apparatus and transmission power control method
JP2006253749A (ja) 歪み補償装置及びその方法
US8699976B2 (en) Transmitter with hybrid closed loop power control
US20100008410A1 (en) Continuous Open Loop Control to Closed Loop Control Transition
US7840193B2 (en) Transmitter and communication apparatus
US20070281637A1 (en) Transmission modulation apparatus
US7940859B2 (en) Transmission circuit and communication device
WO2003039010A1 (fr) Appareil d'emission et procede de commande automatique de gain
CN100471047C (zh) 用于产生发射信号的方法
JP4170883B2 (ja) 非線形歪補償方法および装置
US20160182099A1 (en) Systems and methods for efficient multi-channel satcom with dynamic power supply and digital pre-distortion
JP5803512B2 (ja) 高周波電力増幅装置、高周波電力増幅方法、送信装置
JP2008193665A (ja) 周波数変調回路
CN101114854B (zh) 用于时分双工系统的功率放大器的线性化控制装置和方法
CN103428133A (zh) 预失真的温度补偿装置、方法、预失真器以及发射机

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid