KR101663970B1

KR101663970B1 - 증폭 스테이지에 대한 시간 정렬

Info

Publication number: KR101663970B1
Application number: KR1020137033484A
Authority: KR
Inventors: 니콜라스 슈트
Original assignee: 스냅트랙, 인코포레이티드
Priority date: 2011-05-27
Filing date: 2012-05-28
Publication date: 2016-10-11
Also published as: GB201108979D0; EP2715934B1; KR20140035938A; WO2012163874A1; US20140179250A1; CN103918179A; US9231624B2; GB2491188A; CN103918179B; EP2715934A1

Abstract

본 발명은, 주 신호 경로와 크기 신호 경로를 포함하는 극성 증폭 스테이지를 교정하는 방법에 관한 것으로, 상기 방법은,
상기 주 신호 경로와 상기 크기 신호 경로에 대한 신호들을 생성하여(108,142), 선형 동작 모드와 포화 동작 모드 사이에서 증폭기(102)를 동작시키는 단계; 상기 증폭기(102)의 출력의 신호에서 상기 선형 및 포화 동작 모드들 사이에서 변화들을 나타내는 제 1 및 제 2 피크들을 검출하는 단계(114); 및 검출된 제 1 및 제 2 피크들의 크기 사이의 상대적인 차이에 의존하여 상기 주 신호 경로와 상기 크기 신호 경로 중 하나의 타이밍을 조정하는 단계;를 포함한다.

Description

증폭 스테이지에 대한 시간 정렬{TIME ALIGNMENT FOR AN AMPLIFICATION STAGE}

본 발명은 송신기에 적합하지만 이에 국한되지 않는 극성 증폭 스테이지(polar amplification stage)에 관한 것이다. 본 발명은 특히 배타적이지 않게 RF 증폭기에 전원을 제공하기 위하여 포락선 추적(ET) 변조기가 사용되는 증폭 스테이지에 관한 것이다.

극성 변조기들로도 알려진, 극성 증폭 스테이지들은 해당 기술분야에서 잘 알려져 있고, 송신을 위한 신호를 증폭하기 위하여 별도의 크기 및 주 신호 경로들이 사용되는 장치를 포함한다. 극성 증폭 스테이지들은 RF(무선 주파수) 증폭들을 위한 송신기들과 같은 송신기들에서 전형적으로 사용된다. 모바일 통신 시스템의 RF 구현은 극성 증폭 스테이지를 사용할 수 있다.

알려진 극성 증폭기들은 예컨대 포락선 추적(ET) 기술들 또는 포락선 제거 및 복원(EER) 기술들을 사용한다. 포락선 추적 증폭 스테이지에 있어서, 변조된 전원은, 증폭기에 의해 증폭될 입력 신호의 포락선(크기)에 의존하여 증폭기에 대해 생성되고, 증폭될 입력 신호는 증폭기의 입력으로서 제공된다.

이러한 증폭 스테이지에서 송신된 신호 내에서 왜곡을 최소화하는 것이 목표이다. 왜곡의 하나의 원인은 서로 동일하지 않은, (주 신호 경로 내에서) 주 신호가 겪는 전체 지연과, (크기 신호 경로 내에서) 크기 신호가 겪는 전체 지연의 결과인 것이 알려져 있다. 시스템 규격 요건에 부합하기 위하여, 주 신호 경로와 크기 신호 경로 내의 신호를 정렬시켜, 이들 신호들 사이의 임의의 타이밍 부정합이 허용된 범위 내에 드는 것을 보장하는 것이 필요하다. 경로들 내에서 타이밍 신호들의 임의의 부정합은 송신된 신호의 왜곡을 초래하고, 송신기의 효율을 감소시킬 수 있다.

도 1을 참조하면, 무선 주파수(RF) 전력 증폭기에 전원을 제공하기 위하여 포락선 추적(ET) 변조기가 사용되는 예시적으로 알려진 RF 증폭 구조의 구성요소들이 도시되었다.

도 1에 도시된 바와 같이, RF 전력 증폭기(102)는 입력 라인(136) 상에서 증폭될 RF 입력 신호를 수신하고, 라인(138) 상에서 변조된 전원 전압(V_supply)을 수신한다. RF 전력 증폭기(102)는 라인(140) 상에서 RF 출력 신호를 생성한다. 이러한 RF 전력 증폭기의 예시적인 구현은, 라인(140) 상의 RF 출력이 무선 송신 장비의 프런트엔드에 연결되는 모바일 통신 시스템들에서 찾을 수 있다.

신호 생성 블록(122)은 증폭기(102)에 의해 증폭될 기저대역 신호(미도시)를 수신한다. 신호 생성 블록은 라인(125a) 상에서 증폭될 입력 신호의 포락선을 나타내는 신호를 생성한다. 신호 생성 블록(122)은 증폭될 입력 신호의 I 및 Q 성분들을 라인들(125b 및 125c) 상에서 생성한다.

기저대역 입력 신호의 포락선 신호와 I 및 Q 성분들의 생성은 당업자에게 알려져 있다. 이러한 신호들의 생성을 위해 다양한 기술들이 구현될 수 있다.

도 1에 도시된 바와 같이, 증폭될 입력 신호의 포락선을 나타내는 라인(125a) 상의 포락선 신호는 디지털-아날로그 변환기(DAC;126a)에 의해 아날로그 신호로 변환되고, 선택적인 포락선 필터(128a)에 의해 필터링되고, 이후 ET 변조기(108)의 입력으로 제공된다. ET 변조기(108)는 다양한 기술들을 사용하여 구현될 수 있다. 예컨대, ET 변조기(108)는, 포락선 신호의 크기에 의존하여 복수의 공급 전압들 중 하나를 선택하기 위한 스위치 모드 전원과, 포락선 신호에 기초하여 선택된 공급 전압과 기준 신호 사이에 결정된 에러에 의존하여 선택된 공급 전압을 조정하기 위한 정정 및 조정 스테이지를 통합할 수 있다. 예시적인 포락선 추적 변조기는 미국특허 제7482869호에 기술되어 있다. ET 변조기(108)의 출력은 출력 필터(106)의 입력을 형성하고, 변조된 공급 전압은 이후 공급 피드(104)를 통해 제공되어, 라인(138) 상에서 공급 전압을 제공한다.

라인들(125b 및 125c) 상의 입력 신호의 기저대역 I 및 Q 성분들은 각 디지털-아날로그 변환기들(126b 및 126c)을 통해 아날로그 신호로 변환되고, 선택적으로 각 I 및 Q 필터들(128b 및 128c)을 통해 필터링된다. 입력 신호의 필터링된 I 및 Q 성분들은 벡터 변조기의 입력들로서 제공되고, 벡터 변조기는 각 곱셈기(130a 및 130b) 및 결합기(132)로서 도시되었다. 결합기(132)의 결합된 출력은 가변 이득 증폭기(134)의 입력을 형성하고, 가변 이득 증폭기의 출력은 선택적인 스테이지간 표면 탄성파(SAW) 필터(112)의 입력을 형성한다. 필터(112)의 출력은 RF 전력 증폭기(102)의 입력 라인(136) 상에 증폭될 RF 입력 신호를 제공한다.

해당 기술 분야에서 알려진 바와 같이, 포락선 신호가 디지털-아날로그 변환기(126a)로부터 전력 증폭기(102)의 라인(138) 상에서 공급 전압의 생성까지 따라가는 포락선 경로는 유닛들 마다를 기초로 제조 공차 내에서 변하는 지연들을 겪는다. 해당 기술 분야에서 알려진 바와 같이, 기저대역 신호들이 디지털-아날로그 변환기들(126b 및 126c)로부터 라인(136) 상에서 증폭될 RF 입력 신호의 생성까지 따라가는 입력 또는 RF 경로는 지연들을 겪는다.

일반적으로, 이러한 지연들은, 이들이 제조 공차들 보다 주로 적은 특정 공차들 내에 놓이는 것을 보장하기 위하여, 전력 증폭기의 최대 동작 효율을 보장하기 위하여, 및 특정 스펙트럼 방출 요건들(증폭된 출력 신호의 최소 왜곡과 같은)이 부합되는 것을 보장하기 위하여, 제어될 필요가 있다.

포락선 경로에서, 지연들은 필터(128a), 출력 필터(106) 및 공급 피드(104)와 같은 수 개의 스테이지들에 의해 도입될 수 있다. 덧붙여, 지연들은 ET 변조기(108) 자체 내에서 발생할 수 있다.

입력 또는 RF 경로 내에서 지연들은 각 I 및 Q 필터들(128b 및 128c) 및 스테이지간 SAW 필터(112)와 같은 수 개의 스테이지들에 의해 도입될 수 있다.

본 발명의 목표는, 주 신호 경로와 크기 신호 경로 사이의 상대적인 지연을 제어함으로써 증폭된 신호 내의 왜곡이 감소되는 극성 변조기를 위한 개선된 기술을 제공하는 것이다.

본 발명의 목표는 또한, RF 신호 경로와 포락선 신호 경로들 사이에서 상대적인 지연을 제어함으로써 증폭된 신호 내의 왜곡이 감소되는, RF 증폭기를 위한 포락선 추적 전원에 대한 개선된 기술을 제공하는 것이다.

일 양상에 있어서, 본 발명은, 주 신호 경로와 크기 신호 경로를 포함하는 극성 증폭 스테이지를 교정하는 방법을 제공하고, 이 방법은 선형 동작 모드와 포화 동작 모드 사이에서 증폭기를 동작시키기 위해, 주 신호 경로와 크기 신호 경로에 대한 신호들을 생성하는 단계; 증폭기의 출력의 신호 내에서 선형 및 포화 동작 모드들 사이에서 변화들을 나타내는 제 1 및 제 2 피크들을 검출하는 단계; 및 검출된 제 1 및 제 2 피크들의 크기 사이의 상대적인 차이에 의존하여 주 신호 경로와 크기 신호 경로 중 하나의 타이밍을 조정하는 단계;를 포함한다.

선형 및 포화 동작 모드들 사이에서 증폭기를 동작시키는 것은, 증폭기의 동작 모드를 선형 또는 포화 모드로부터 포화 또는 선형 모드로 각각 전환하고, 다시 되돌리는 것을 포함할 수 있다.

주 신호 경로와 크기 신호 경로에 대한 신호들을 생성하는 단계는, 상승하고 하강하는 기울기들을 갖는 증폭기에 대한 입력 경로를 위한 입력 신호를 생성하는 단계; 및 입력 경로 내의 신호에 대한 반대 기울기들을 갖는 증폭기에 대한 포락선 경로를 위한 입력 신호를 생성하는 단계;를 포함할 수 있다. 입력 경로 내의 입력 신호는 상승하는 기울기 뒤에 하강하는 기울기를 포함할 수 있고, 출력 신호 내의 제 1 피크는 증폭기가 선형 동작 모드로부터 포화 동작 모드로 변할 때의 조건에 대응하고, 출력 신호 내의 제 2 피크는 증폭기가 포화 동작 모드로부터 선형 동작 모드로 변할 때의 조건에 대응한다.

제 1 피크가 제 2 피크보다 크다고 결정되면, 크기 신호 경로의 타이밍은 주 신호 경로의 타이밍에 대해 지연될 수 있다. 제 1 피크가 제 2 피크보다 작다고 결정되면, 주 신호 경로의 타이밍은 크기 신호 경로의 타이밍에 대해 지연될 수 있다.

입력 신호들은 주기적일 수 있고, 단계들은 각 기간 동안 반복될 수 있다.

단계들은 동작의 교정 상태 동안 수행될 수 있고, 타이밍을 조정하는 단계는 정상 동작 상태 전에 인가될 수 있다.

다른 양상에 있어서, 본 발명은, 증폭기 입력에 대한 주 신호 경로와 증폭기 공급에 대한 크기 신호 경로를 포함하는 극성 증폭 스테이지를 제공하고, 이 장치는 주 신호 경로와 크기 신호 경로에 대해 선형 동작 모드와 포화 동작 모드 사이에서 증폭기를 동작시키도록 준비된 신호들을 생성하기 위한 신호 생성기; 증폭기의 출력의 신호에서 선형 및 포화 동작 모드들 사이에서 변화들을 나타내는 제 1 및 제 2 피크들을 검출하기 위한 검출기; 및 검출된 제 1 및 제 2 피크들의 크기 사이의 상대적인 차이에 의존하여 주 신호 경로와 크기 신호 경로 중 하나의 타이밍을 조정하기 위한 지연 조정 블록을 포함한다.

신호 생성기는, 증폭기의 동작 모드를 선형 또는 포화 모드로부터 포화 또는 선형 모드로 각각 전환하고, 다시 되돌림으로써, 선형 및 포화 동작 모드들 사이에서 증폭기를 동작시키는 신호를 생성하도록 구성될 수 있다.

신호 생성기는 상승하고 하강하는 기울기들을 갖는 증폭기에 대한 입력 경로를 위한 입력 신호를 생성하고, 입력 경로 내의 신호에 대한 반대 기울기들을 갖는 증폭기에 대한 포락선 경로를 위한 입력 신호를 생성하도록 구성될 수 있다.

신호 생성기는, 입력 경로 내의 입력 신호가 상승하는 기울기 뒤에 하강하는 기울기를 포함하도록, 입력 신호를 생성하기 위하여 구성될 수 있고, 출력 신호 내의 제 1 피크는 증폭기가 선형 동작 모드로부터 포화 동작 모드로 변할 때의 조건에 대응하고, 출력 신호 내의 제 2 피크는 증폭기가 포화 동작 모드로부터 선형 동작 모드로 변할 때의 조건에 대응한다.

제 1 피크가 제 2 피크보다 크다고 결정되면, 크기 신호 경로의 타이밍은 주 신호 경로의 타이밍에 대해 지연되도록 조정 블록이 구성될 수 있다.

제 1 피크가 제 2 피크보다 작다고 결정되면, 주 신호 경로의 타이밍은 크기 신호 경로의 타이밍에 대해 지연되도록 조정 블록이 구성될 수 있다.

신호 생성기는 주기적인 입력 신호들을 생성하도록 구성될 수 있고, 단계들은 각 기간 동안 반복될 수 있다.

타이밍 조정 블록은, 정상 동작 상태 전에 타이밍을 조정을 인가하도록 구성될 수 있다.

극성 증폭 스테이지는 포락선 추적 변조기일 수 있고, 크기 신호 경로는 포락선 신호 경로를 포함하고, 주 신호 경로는 증폭될 신호의 경로를 포함한다.

증폭 스테이지는 RF 증폭 스테이지가 될 수 있다.

본 발명은 이제 첨부된 도면들을 참조하여 예를 통해 기술될 것이다.

도 1은 포락선 추적 전원 또는 변조기를 통합하는 예시적인 RF 증폭 스테이지를 도시하는 도면.
도 2는 본 발명의 바람직한 실시예에 따른 포락선 추적 전원 또는 변조기를 통합하는 수정된 예시적인 RF 증폭 스테이지를 도시하는 도면.
도 3은 본 발명의 실시예들의 예시적인 장치에서의 파형들을 도시하는 도면.
도 4는 본 발명의 일 실시예의 예시적인 장치 내의 예시적인 파형들을 도시하는 도면.
도 5a는 감소하는 전원을 갖는 증폭기의 동작 원리를 도시하는 도면.
도 5b는 본 발명의 일 실시예의 예시적인 장치의 예시적인 파형을 도시하는 도면.
도 6은 본 발명의 일 실시예에서 도 2의 예시적인 RF 증폭 스테이지를 사용하는 단계들을 도시하는 도면.

본 발명은 일반적으로 극성 증폭 스테이지들에 적용될 수 있다. 다음의 설명에 있어서, 본 발명은 포락선 추적(ET) 극성 변조 기술을 통합하는 증폭 스테이지의 예에 대한 특정 참조를 통해 기술된다. 그러나 이것은 본 발명의 예시적인 구현을 설명하고, 본 발명의 이해를 돕기 위한 것이며, 본 발명은 이러한 특정 기술에 국한되지 않는다. 당업자는, 본 발명이 예컨대 포락선 제거 및 복원 기술들을 포함하는 다른 극성 송신기 기술들에서 구현될 수도 있음을 인식할 것이다. 당업자는 본 발명이 본 명세서에서 설명된 것보다 더 넓은 범위의 극성 증폭 송신기에서 사용될 수 있음을 인식할 것이다.

한 도면의 요소가 다른 도면의 요소에 대응하는 다음의 설명에서, 대응물을 표시하기 위하여 유사한 참조 번호들이 사용된다. 일 실시예 내의 특징들의 조합의 표현은 특징들의 조합이 일 실시예에 반드시 필수적인 제한을 나타내지 않고, 또한 실시예의 요소들이 다른 도시된 요소들 없이, 또는 도시되지 않은 다른 요소들과 함께 사용될 수 있는 가능성을 배제하지 않는다.

본 발명은 이제, 본 발명의 예시적인 실시예에 따라 도 1의 장치를 수정한, 도 2의 예시적인 RF 증폭 구조를 더 참조하여 기술될 것이다. 그러나, 본 발명 및 그 실시예들은 도 2에 도시된 예시적인 구조 및 구현의 적용 가능성에 국한되지 않는다.

도 2를 참조하면, RF 증폭 구조는 교정 제어 스테이지(142)를 포함하도록 적응되고, 본 발명의 예시적인 구현에 따라, 교정 제어 스테이지(142)는, 신호 생성 블록(122), 프로그램 가능한 지연 조정 블록(124), 및 측정 블록(120)을 포함한다.

도 2의 실시예에 도시된 바와 같이, 각각의 디지털-아날로그 변환기들(126a 내지 126c)에 대한 포락선 신호, 입력 신호의 I 성분, 및 신호의 Q 성분은 라인들(125a, 125b 및 125c) 상에서 각각 신호 생성 블록(122)에 의해 프로그램 가능한 지연 조정 블록(124)을 통해 생성된다.

신호 생성 블록(122)은 선택적으로 라인(156) 상에서 측정 및 정정 블록(120)에 대한 신호들을 생성하고, 측정 블록(120)은 라인(157) 상에서 프로그램 가능한 지연 조정 블록(124)에 대한 신호들을 생성한다.

다이오드(114)는 전력 검출기의 기능을 제공하기 위하여 라인(140) 상에서 전력 증폭기(102)의 출력에 연결된다. 다이오드(114)는 필터(118)에 추가로 연결되고, 필터(118)는 차례로 아날로그-디지털 변환기(116)에 연결되어, 다이오드(114)에 의해 검출된 신호의 디지털 및 필터링된 표현을 라인(121) 상에서 측정 블록(120)에 제공한다.

도시된 구현은 예시적이고, 본 발명은 측정 블록(120)에 피드백을 제공하기 위한 전력 검출기로서 다이오드의 사용에 국한되지 않는다. 일반적으로, 다이오드(114)는 라인(140) 상에서 RF 전력 증폭기(102)의 출력에서의 신호의 진폭 또는 전력을 나타내는 신호를 제공하는 기능 블록을 나타낸다. 대안적인 구현에 있어서, 검출은 예컨대 아날로그 디지털 변환기를 포함하는 수신기 체인을 사용하여 구현될 수 있고, 포락선의 검출은 디지털 영역에서 구현된다.

도 2의 예시적인 장치에 따른 RF 전력 증폭 스테이지의 적응은, 포락선 경로와 RF 경로 내에서 지연 불확실성을 감소시키고, 자가 교정으로 구현될 수 있는 교정 시스템을 제공한다.

본 발명의 원리들에 따라, 전력 증폭기는 압축을 통하거나 압축 없이 구동되어, 선형 동작 모드(압축 없는)와 및 포화 동작 모드(압축을 통한) 모두에서 동작하게 된다. 이것은 바람직하게 증가하고 감소하는 기울기를 갖는 RF 입력 경로에 대한 신호를 제공함으로써 달성되고, 동시에 포락선 경로는 RF 입력 경로 상의 신호의 기울기와 반대 기울기를 갖는 신호를 통해 구동된다.

이것은 도 3에 대해 도시되고, 도 3은 입력 포락선 경로에 인가될 수 있는 삼각형 신호를 (a)에서 도시하고, RF 입력 경로에 인가되는 역삼각형 신호를 (b)에 도시한다. 입력 포락선 경로에 대한 신호는 참조 번호 308로 표시되고, RF 입력 경로에 인가될 신호는 참조번호 310으로 표시된다.

도 3의 (a)와 (b)에 도시된 바와 같이, 신호들은 증가하는 기울기와 감소하는 기울기의 두 가지 뚜렷한 기울기를 갖고, 하나의 신호는 다른 신호의 반전이다.

위에서 언급한 바와 같이, RF 입력 경로와 포락선 경로에 인가된 신호의 레벨들은, 선형 및 포화 동작 모드들 모두가 전력 증폭기 내에서 얻어지도록, 설정된다. 이의 효과는, RF 입력 경로 내의 신호가 충분히 작을 때, 즉 포락선 경로 내의 신호에 의해 결정된, 전력 증폭기에 제공되는 전원 전압보다 낮을 때, 전력 증폭기는 선형 동작 모드에서 동작한다는 점이다. 선형 동작 모드에 있어서, 전력 증폭기의 출력 전력은 전력 증폭기의 입력 레벨의 강한 함수이다. RF 입력 경로 신호가 충분히 크게 되면, 즉 포락선 경로 내의 신호에 의해 전력 증폭기에 제공된 전원 전압보다 크면, 전력 증폭기는 포화 모드에서 동작하고, 전력 증폭기의 출력 레벨은 전력 증폭기의 공급 전압에 대한 포락선 경로 내의 신호의 강한 함수가 된다.

이것은, 각 경로 내의 반대 신호 기울기들로 인해, 전력 증폭기가 선형 동작 모드로부터 포화 (비-선형) 동작 모드로 변하는 시점에 전력 증폭기 출력 전압의 피크와, 전력 증폭기가 포화 (비-선형) 동작 모드로부터 선형 동작 모드로 변할 때의 피크가 존재함을 의미한다. 이것은 입력 신호들의 상향 및 하향 기울기들 도중에 모두 발생할 것이고, 이것은 따라서 두 가지 전력 증폭기 출력 전압 피크들을 생성한다.

도 3의 (a) 및 (b)의 입력 신호들의 단순한 예에 대해, RF 출력 신호는 도 3의 (c)에 도시되고, 참조 번호 312로 표시된다. 알 수 있는 바와 같이, RF 출력 신호는 두 가지 피크를 갖는다. 제 1 피크는 포화 동작으로부터 선형 동작으로의 변화 시점을 나타내고, 제 2 점은 선형 동작으로부터 포화 동작으로의 변화를 나타낸다.

도 3의 (a) 내지 (c)의 예에서 입력 신호가 삼각형 파형으로 도시되었지만, 본 발명은 임의의 특정 형태인 입력 신호들로 국한되지 않는다. 입력 신호는 예컨대 사인 파형 또는 임의의 다른 유형의 신호가 될 수 있다. 입력 신호들의 필요한 유일한 특성은 이들이 증가하고 감소하는 두 가지 뚜렷한 기울기들을 가져야 한다는 것과, 하나의 경로 내의 신호가 다른 경로 내의 신호의 반전이라는 점이다.

도 4를 참조하면, 추가 예가 도시되었다. 도 4에서, 파형(302)은 RF 입력 경로 상의 입력 전압을 나타내고, 이는 도시된 바와 같이 사인파 신호이다. 파형(304)은 ET 변조기에 의해 제공된 공급 전압을 나타낸다. 파형(306)은 전력 증폭기의 출력에서 전압을 나타낸다.

도 4에 도시된 바와 같이, 시간들(t₀ 과 t₁) 사이에서 증폭기는 비-선형 또는 포화 모드로 동작하고, 시간들(t₁ 과 t₂) 사이에서 증폭기는 선형 모드로 동작하고, 시간들(t₂ 과 t₃) 사이에서 증폭기는 포화 또는 비-선형 모드로 동작한다. 증폭기가 비선형으로부터 선형 모드로 변하는 시간에, 즉 시간(t₁)에 출력 신호에서 피크가 생성된다. 유사하게 증폭기가 선형으로부터 비선형 모드로 변하는 시간에, 즉 시간(t₂)에 출력 신호에서 피크가 발생한다.

시간들(t₁ 과 t₂)의 제 1 또는 제 2 피크에서 타이밍 오정렬이 존재하면, 약간 다른 동작 조건에서 발생하는 전력 증폭기의 동작 모드의 변화로 인해, 하나의 피크가 다른 피크보다 크게 된다. 예컨대, 전력 증폭기의 공급 전압에 대한 포락선 경로가 RF 입력 경로 상의 신호보다 약간 이른 신호를 갖는다면, 상승 측은 선형 모드로의 변화가 일찍 발생하도록 야기할 것이고, 제 1 피크는 제 2 피크보다 클 것이다. 유사하게, 선형 모드로부터의 변화 또한 약간 일찍 발생하고, 따라서 비선형 모드가 일찍 발생할 것이고, 제 2 피크는 크기가 약간 작을 것이다.

타이밍 오정렬이 존재할 때, 다른 피크보다 더 큰 피크의 발생을 추가적으로 이해하는 것을 돕기 위하여 도 5a 및 도 5b에 대한 참조가 이루어진다.

도 5a는, 증폭기 입력 전압에 대한 증폭기 출력 전압의 다수의 그래프들(550)을 포함하여, 증폭기 스테이지의 한 트랜지스터의 전형적인 디바이스 전달 특성을 주 그래프로서 도시한다. 다수의 그래프들(550)은 전력 증폭기의 공급 전압의 스위핑을 반영하여, 출력 전압이 더 높을수록, 공급 전압이 높아진다. 파형들(550)로 표시된 이러한 전달 특성은 해당 기술분야에서 잘-알려져 있다.

도 5a에 도시된 것은 또한 본 발명의 일 실시예에 따라 교정 동작 모드에서 증폭기에 대한 공급 전압의 그래프(552)이다. 도 5a의 설명에서, 포락선 경로 신호와 RF 입력 경로 신호 사이에 지연이 없는 교정 동작 모드에서의 조건이 표시된다. 도시된 바와 같이, 552는 입력 전압이 상승할 때 하강하는 공급 전압을 도시한다. 추가로 도시된 것은 하강 공급 전압(552)과 관련된 입력 전압에 대한 출력 전압의 그래프(554)이다.

도 5a에 도시된 바와 같이, 출력 전압은, 입력 전압에 따르는 트랜지스터 디바이스 특성의 정상 거동에 따라 증가한다. 그러나 시간(t_a)으로 표시된 일부 시점에서, 증폭기가 증가하는 입력 전압과 조합하여 감소하는 공급 전압(552)으로 인해 포화에 도달함에 따라, 출력 전압은 피크를 형성하고 하강하기 시작한다. 입력 전압이 계속 상승하고 공급 전압이 계속 감소함에 따라, 출력 전압의 기울기는 벗어나게 된다.

도 5b를 참조하면, 도 2의 회로에서 검출되는 피크 진폭들에서 차이들을 초래하는, 포락선 신호와 입력 신호 사이의 상대적인 지연들의 결과로서, 도 5a의 파형(554)의 피크의 진폭에 대한 영향이 도시되었다.

화살표(558)로 도시된 바와 같이, 디바이스 전달 특성 파형들(550)에 대해, 증가하는 공급 전압들에 대해 입력 전압이 증가함에 따라, 증폭기의 출력 전압은 증가한다.

화살표(560)에 의해 표시된 바와 같이, 본 발명에 따른 교정 동작 도중에, 입력 전압에 대한 공급 전압의 기울기는 입력 신호 경로와 포락선 신호 경로에서의 상대적인 지연에 의존하여 변할 것이다. 화살표(560)에 의해 표시된 바와 같이, 주어진 입력 전압에 대해, 순간적인 공급 전압은 상대적인 지연에 따라 변할 것이다.

도 5a의 공급 전압 파형(552)은 따라서 도 5b에서 공급 전압 파형들(552a 및 552b)로 대체된다. 도 5b는 도 5a에 대한 타이밍 오정렬을 나타낸다.

도 5a의 출력 전압 파형(554)은 또한 출력 전압 파형들(554a 및 554b)로 대체된다. 출력 전압 파형(554a)은 공급 전압(552a)와 관련되고, 출력 전압 파형(554b)은 공급 전압(552b)와 관련된다. 이들 출력 전압 파형들(554a 및 554b)은 포락선 및 입력 신호 경로들 사이의 타이밍 오정렬의 출력에서 피크들의 크기에 대한 영향을 도시한다.

공급 전압 파형(552a)에 대해, 대응하는 출력 전압 파형은 554a이고, 이는 출력 전압 레벨(A)에서 피크를 형성한다. 공급 전압 파형(552b)에 대해, 대응하는 출력 전압 파형은 554b이고, 이는 출력 전압 레벨(B)에서 피크를 형성한다. 전압 피크(B)는 전압 피크(A)보다 작다. 출력 전압(554b)은 출력 전압(554a)의 레벨만큼 높게 도달하지 못하고, 이는 감소하는 공급 전압(552b)이 공급 전압(552a)에 대한 입력 전압보다 낮은 입력 전압에서 도달하는 포화를 초래하기 때문이다. 공급 전압(552b)에 대해 증폭기는 낮은 입력 전압에 대해 포화로 진입하고, 따라서 공급 파형(554a)에 대한 것만큼 높은 피크에 도달할 수 없다. 일반적으로, 입력 파형과 비교하여 공급전압이 늦을수록, 선형 모드로부터 포화 모드로의 변화시 관련된 피크는 더 높게 될 것이다.

요약하면, 공급은 특정 레벨로 강하하고, 이후 증폭기 출력은 공급에 의해 좌우된다. 신호들의 반전 성질로 인해, 입력이 증가할 때 공급이 하락한다. 공급이 이르다면, 낮은 피크가 얻어진다. 공급이 늦다면, 높은 피크가 얻어진다.

피크들은 또한 지연 방향에 관한 정보를 제공한다. 제 1 피크가 제 2 피크보다 크다면, 전력 증폭기 공급 전압에 대한 포락선 경로 상의 신호는 지연될 필요가 있거나, 또는 대안적으로 RF 입력 경로 내의 신호는 전진될 필요가 있고, 제 2 피크가 제 1 피크보다 크다면, 전력 증폭기 전압 공급에 대한 포락선 경로 상의 신호는 전진될 필요가 있다(또는 RF 입력 경로 내의 신호는 지연될 필요가 있다).

도 2의 장치에 의해 예시된 본 발명의 원리들은 이제 도 6의 흐름도에서 설명된 예시적인 절차를 참조하여 더 기술된다.

단계(502)에서 언급된 바와 같이, 신호 생성 블록(122)은 포락선 경로 및 RF 입력 경로에 대해 제 1 및 제 2 신호들을 생성하도록 구성된다. 하나의 신호는 증가하고 감소하는 기울기들을 갖는 신호이고, 제 2 신호는 제 1 신호의 반전 신호이고, 반대 기울기들을 갖는다. 제 1 및 제 2 신호들은 신호 생성 블록(122)에 의해 독립적으로 생성될 수 있거나, 또는 하나의 신호가 하나의 경로에 대해 생성될 수 있고, 이후 다른 경로를 위해 반전될 수 있다.

단계(504)에서, 제 1 및 제 2 신호들은 포락선 경로와 입력 경로에 각각 인가된다. 신호들이 경로들 중 특별한 경로에 인가될 요건은 존재하지 않고, 단순한 요건은 두 경로들에 인가되는 신호가 반대 기울기를 가져야 한다는 것을 주목해야 한다. 예시적인 장치에 있어서, 제 1 신호는 포락선 경로에 의해 처리되고, 제 2 신호는 입력 경로에 의해 처리된다.

단계(506)에 의해 표시된 바와 같이, 다이오드 검출기(114)는 RF 증폭기의 출력의 전력을 검출하고, 이 출력은 다이오드(114), 필터(118) 및 아날로그-디지털 변환기(116)에 의해 형성된 피드백 경로를 통해 측정 블록(120)에 전달된다.

측정 블록(120)은 단계(508)에 의해 표시된 바와 같이, 제 1 피크를 검출하고 측정한다. 측정 블록은 이후 단계(510)에 의해 표시된 바와 같이 제 2 피크를 검출하고 측정한다. 도 2에 도시된 바와 같이, 측정 블록(120)은 신호 생성 블록(122)으로부터 신호를 수신하여, 측정 블록(120)은 검출된 피크를, 입력 경로와 포락선 경로에 대해 생성된 입력 신호들의 특별한 쌍과 관련시킬 수 있다. 예컨대, 라인(156) 상의 신호는 트리거를 측정 블록(122)에 제공하여 두 개의 검출된 피크와 단일 입력 시퀀스를 관련시킬 수 있다.

단계(512)에 의해 표시된 바와 같이, 측정 블록은 이후 제 1 및 제 2 검출된 피크들을 비교한다. 위에서 논의한 바와 같이, 측정 블록은 입력 및 포락선 경로들 중 어느 것이 다른 것보다 더 전진한 신호를 포함하는지에 대한 결정을 행한다. 하나의 신호가 다른 것보다 더 전진했다는 결정에 따라, 단계(514)에 의해 표시된 바와 같이 적절한 지연 또는 조정이 이루어진다. 제 2 피크보다 더 큰 제 1 피크가 검출되는 경우, 제 1 신호는 지연된다(또는 제 2 신호가 전진된다). 제 2 피크가 제 1 피크보다 더 크다는 결정의 경우, 제 2 신호는 지연된다(또는 제 1 신호가 전진된다). 동일한 제 1 및 제 2 피크들의 검출시, 어떠한 조정도 이루어지지 않는다.

조정은 바람직하게 측정 블록(120)에 의해 이루어지고, 측정 블록은 적절한 조정을, 피크들의 측정된 차이, 그리고 적절하다면 측정된 차이의 방향에 따라, 라인(157) 상에서 프로그램 가능한 지연 조정 블록(124)에 제공한다.

처리는 이후, 측정 블록(120)이 두 경로들 사이의 지연이 허용할 만한 공차 내에 드는 것으로 판정되었다고 결정할 때까지, 반복적으로 적용될 수 있다.

ADC(116)의 측정 타이밍 분해능 제한들은 피크들을 보간하기 위하여 피크 정보를 사후 처리함으로써 완화될 수 있다.

RF 입력 경로와 포락선 경로 내의 신호들 사이의 지연을 감소시키기 위한, 기술된 기술은 다수의 장점을 갖는다.

본 명세서에서 기술된 기술의 주된 장점은, 지연이 매우 큰 전력 증폭기의 출력 신호들에 기초하여 검출된다는 점이다. 이러한 기반으로, 특별하게 민감한 검출 디바이스에 대한 요건이 존재하지 않는다. 이 기술은 상대적으로, 양자화, 잡음 또는 차단 효과들에 대해 민감하지 않다.

기술된 기술의 제 2 장점은, 요구되는 지연 조정의 방향이 선형 모드로 진입하고 선형 모드를 빠져나갈 때 생성된 두 개의 피크들을 비교함으로써 전력 증폭기 출력에서 생성된 신호로부터 확인될 수 있다는 점이다. 이것은 지연 조정의 정정 방향의 검출이 필요하지 않다는 것을 의미한다. 정정 방향의 검출에는 추가적인 시간 및 처리 노력이 걸리고, 이는 본 기술에 의해 치유되는 문제가 아니다.

세 번째로, 진폭 차이로 인해 요구되는 지연 조정의 양(또는 신호 피크 차이들의 비율 또는 다른 특성)을 계산할 수 있다는 점이다. 지연이 피크 진폭들로부터 계산될 수 있다면, 검색 알고리즘에 대한 요건은 무시된다. 그러나, 공차들, 타이밍 설정 및 다른 실제 영향들은 지연 요건을 절대적으로 직접 계산하는 것을 비실용적으로 만들 수 있다. 그럼에도 불구하고, 지연의 일부 측정을 제공하는 능력이 제공된다.

본 발명은 본 명세서에서 본 발명의 이해 및 본 발명의 바람직한 구현의 이해를 위하여 유용한 특별한 예들 및 실시예들을 참조하여 기술되었다. 그러나, 본 발명은 임의의 주어진 실시예들의 세부사항들에 국한되지 않고, 또한 임의의 실시예의 세부 사항들은 상호 배타적이다. 본 발명의 범주는 첨부된 청구항들에 의해 한정된다.

Claims

주 신호 경로와 크기 신호 경로를 포함하는 극성 증폭 스테이지(polar amplification stage) 를 교정하는 방법에 있어서,
선형 동작 모드와 포화 동작 모드 사이에서 증폭기를 동작시키기 위해, 상기 주 신호 경로와 상기 크기 신호 경로에 대한 신호들을 생성하는 단계;
상기 증폭기의 출력의 신호에서 상기 선형 및 포화 동작 모드들 사이에서 변화들을 나타내는 제 1 및 제 2 피크들을 검출하는 단계; 및
상기 검출된 제 1 및 제 2 피크들의 크기 사이의 상대적인 차이에 의존하여 상기 주 신호 경로와 상기 크기 신호 경로 중 하나의 타이밍을 조정하는 단계를 포함하는, 극성 증폭 스테이지를 교정하는 방법.
제 1 항에 있어서,
상기 선형 및 포화 동작 모드들 사이에서 증폭기를 동작시키는 것은, 상기 증폭기의 동작 모드를 선형 또는 포화 모드로부터 포화 또는 선형 모드로 각각 전환하고, 다시 되돌리는 것을 포함하는, 극성 증폭 스테이지를 교정하는 방법.
제 1 항에 있어서,
상기 주 신호 경로와 상기 크기 신호 경로에 대한 신호들을 생성하는 단계는:
상승하고 하강하는 기울기들을 갖는 상기 증폭기에 대한 상기 주 신호 경로를 위한 입력 신호를 생성하는 단계; 및
상기 크기 신호 경로 내의 신호에 대한 반대 기울기들을 갖는 상기 증폭기에 대한 상기 크기 신호 경로를 위한 입력 신호를 생성하는 단계를 포함하는, 극성 증폭 스테이지를 교정하는 방법.
제 3 항에 있어서,
상기 주 신호 경로 내의 상기 입력 신호는 상승하는 기울기 뒤에 하강하는 기울기를 포함하고, 상기 출력 신호 내의 상기 제 1 피크는 상기 증폭기가 상기 선형 동작 모드로부터 상기 포화 동작 모드로 변할 때의 조건에 대응하고, 상기 출력 신호 내의 상기 제 2 피크는 상기 증폭기가 상기 포화 동작 모드로부터 상기 선형 동작 모드로 변할 때의 조건에 대응하는, 극성 증폭 스테이지를 교정하는 방법.
제 1 항에 있어서,
상기 제 1 피크가 상기 제 2 피크보다 크다고 결정되면, 상기 크기 신호 경로의 타이밍은 상기 주 신호 경로의 타이밍에 대해 지연되는, 극성 증폭 스테이지를 교정하는 방법.
제 1 항에 있어서,
상기 제 1 피크가 상기 제 2 피크보다 작다고 결정되면, 상기 주 신호 경로의 타이밍은 상기 크기 신호 경로의 타이밍에 대해 지연되는, 극성 증폭 스테이지를 교정하는 방법.
제 1 항에 있어서,
상기 신호들은 주기적이고, 상기 생성하는 단계, 상기 검출하는 단계, 및 상기 조정하는 단계는 각 기간 동안 반복되는, 극성 증폭 스테이지를 교정하는 방법.
제 1 항에 있어서,
상기 생성하는 단계, 상기 검출하는 단계, 및 상기 조정하는 단계는 교정 동작 상태 동안 수행되고, 상기 타이밍은 정상 동작 상태 전에 조정되는, 극성 증폭 스테이지를 교정하는 방법.
제 1 항에 있어서,
상기 극성 증폭 스테이지는 포락선 추적 변조기(envelope tracking modulator)이고, 상기 크기 신호 경로는 포락선 신호 경로를 포함하고, 상기 주 신호 경로는 증폭될 신호의 경로를 포함하는, 극성 증폭 스테이지를 교정하는 방법.
제 1 항에 있어서,
상기 증폭 스테이지는 RF 증폭 스테이지인, 극성 증폭 스테이지를 교정하는 방법.
증폭기 입력에 대한 주 신호 경로와 상기 증폭기의 공급에 대한 크기 신호 경로를 포함하는 극성 증폭 스테이지에 있어서:
선형 동작 모드와 포화 동작 모드 사이에서 상기 증폭기를 동작시키도록 구성된 상기 주 신호 경로와 상기 크기 신호 경로에 대한 신호들을 생성하기 위한 신호 생성기;
상기 증폭기의 출력의 신호에서 상기 선형 및 포화 동작 모드들 사이에서 변화들을 나타내는 제 1 및 제 2 피크들을 검출하기 위한 검출기; 및
상기 검출된 제 1 및 제 2 피크들의 크기 사이의 상대적인 차이에 의존하여 상기 주 신호 경로와 상기 크기 신호 경로 중 하나의 타이밍을 조정하기 위한 지연 조정 블록을 더 포함하는, 극성 증폭 스테이지.
제 11 항에 있어서,
상기 신호 생성기는 상기 증폭기의 동작 모드를 선형 또는 포화 모드로부터 포화 또는 선형 모드로 각각 전환하고, 다시 되돌림으로써, 상기 선형 및 포화 동작 모드들 사이에서 상기 증폭기를 동작시키는 신호들을 생성하도록 구성되는, 극성 증폭 스테이지.
제 11 항에 있어서,
상기 신호 생성기는:
상승하고 하강하는 기울기들을 갖는 상기 증폭기에 대한 상기 주 신호 경로를 위한 입력 신호를 생성하고;
상기 주 신호 경로 내의 신호에 대한 반대 기울기들을 갖는 상기 증폭기에 대한 상기 크기 신호 경로를 위한 입력 신호를 생성하도록 구성되는, 극성 증폭 스테이지.
제 13 항에 있어서,
상기 신호 생성기는, 상기 주 신호 경로 내의 상기 입력 신호가 상승하는 기울기 뒤에 하강하는 기울기를 포함하게 하여 상기 입력 신호를 생성하도록 구성되고, 상기 출력 신호 내의 상기 제 1 피크는 상기 증폭기가 상기 선형 동작 모드로부터 상기 포화 동작 모드로 변할 때의 조건에 대응하고, 상기 출력 신호 내의 상기 제 2 피크는 상기 증폭기가 상기 포화 동작 모드로부터 상기 선형 동작 모드로 변할 때의 조건에 대응하는, 극성 증폭 스테이지.
제 11 항에 있어서,
상기 조정 블록은, 상기 제 1 피크가 상기 제 2 피크보다 크다고 결정되면, 상기 크기 신호 경로의 타이밍이 상기 주 신호 경로의 타이밍에 대해 지연되도록 구성되는, 극성 증폭 스테이지.
제 11 항에 있어서,
상기 조정 블록은, 상기 제 1 피크가 상기 제 2 피크보다 작다고 결정되면, 상기 주 신호 경로의 타이밍이 상기 크기 신호 경로의 타이밍에 대해 지연되도록 구성되는, 극성 증폭 스테이지.
제 11 항에 있어서,
상기 신호 생성기는 주기적인 입력 신호들을 생성하도록 구성되는, 극성 증폭 스테이지.
제 11 항에 있어서,
상기 조정 블록은 정상 동작 상태 전에 상기 타이밍을 조정하도록 구성되는, 극성 증폭 스테이지.
제 11 항에 있어서,
상기 극성 증폭 스테이지는 포락선 추적 변조기이고, 상기 크기 신호 경로는 포락선 신호 경로를 포함하고, 상기 주 신호 경로는 증폭될 신호의 경로를 포함하는, 극성 증폭 스테이지.
제 11 항에 있어서,
상기 증폭 스테이지는 RF 증폭 스테이지인, 극성 증폭 스테이지.